JPH05136084A - 半導体装置の表面にメタライゼーシヨンを形成する方法 - Google Patents
半導体装置の表面にメタライゼーシヨンを形成する方法Info
- Publication number
- JPH05136084A JPH05136084A JP3330633A JP33063391A JPH05136084A JP H05136084 A JPH05136084 A JP H05136084A JP 3330633 A JP3330633 A JP 3330633A JP 33063391 A JP33063391 A JP 33063391A JP H05136084 A JPH05136084 A JP H05136084A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wafer
- implantation
- region
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000001465 metallisation Methods 0.000 title claims description 17
- 238000002513 implantation Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 36
- 239000003870 refractory metal Substances 0.000 claims description 12
- 239000007943 implant Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 229910008484 TiSi Inorganic materials 0.000 claims description 2
- 230000004913 activation Effects 0.000 claims 1
- 239000011819 refractory material Substances 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000003915 air pollution Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000000053 physical method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
- H01L21/2652—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
- H01L21/26553—Through-implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28537—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 半導体材料へのイオン注入後の金属/半導体
接合を有するダイオードまたはトランジスタ上に電極を
形成する方法。 【構成】 SiまたはGaAsウェハ1内の注入領域3
のアニールにはそのウェハ1を保護するために必要であ
る保護層6はW,Ti等の耐火金属からなり、これは電
極の形成のために除去する必要がない。本発明は注入を
用いるトランジスタおよび集積回路の製造に適用出来
る。
接合を有するダイオードまたはトランジスタ上に電極を
形成する方法。 【構成】 SiまたはGaAsウェハ1内の注入領域3
のアニールにはそのウェハ1を保護するために必要であ
る保護層6はW,Ti等の耐火金属からなり、これは電
極の形成のために除去する必要がない。本発明は注入を
用いるトランジスタおよび集積回路の製造に適用出来
る。
Description
【0001】
【産業上の利用分野】本発明はドーパントイオンが注入
される少くとも1つの領域を有する半導体装置の表面に
電極メタライゼーションを形成する方法に関する。この
方法はアニール中に半導体装置を被覆するための材料と
して耐火金属を使用することを含む。
される少くとも1つの領域を有する半導体装置の表面に
電極メタライゼーションを形成する方法に関する。この
方法はアニール中に半導体装置を被覆するための材料と
して耐火金属を使用することを含む。
【0002】
【従来の技術】単純なトランジスタであっても集積回路
であっても、いずれの種類の半導体装置は接合をつくる
ための少くとも二つの層を有しそしてそれら層の一方は
不純物の拡散またはイオン注入により形成されてその層
をドーピングしそしてその導電形式を変化させることは
周知である。
であっても、いずれの種類の半導体装置は接合をつくる
ための少くとも二つの層を有しそしてそれら層の一方は
不純物の拡散またはイオン注入により形成されてその層
をドーピングしそしてその導電形式を変化させることは
周知である。
【0003】シリコンはこれら二つの技術を容易に適用
しうるものであるが、例えばGaAs,AlGaAs,
InP等のようなIII −V族材料は注入のみが可能であ
り、高温で行われる拡散には不適当である。結晶格子を
可変的に破壊するイオン注入後に、その結晶格子を再び
組織化して注入物質を活性化するために加熱してアニー
ル操作を行う必要がある。その理由は注入前に半導体ウ
ェハが保護層内で被覆され、この保護層が高温(拡散温
度よりは低い)でのアニール中にこの材料の表面をシー
ルドするからである。
しうるものであるが、例えばGaAs,AlGaAs,
InP等のようなIII −V族材料は注入のみが可能であ
り、高温で行われる拡散には不適当である。結晶格子を
可変的に破壊するイオン注入後に、その結晶格子を再び
組織化して注入物質を活性化するために加熱してアニー
ル操作を行う必要がある。その理由は注入前に半導体ウ
ェハが保護層内で被覆され、この保護層が高温(拡散温
度よりは低い)でのアニール中にこの材料の表面をシー
ルドするからである。
【0004】
【発明が解決しようとする課題】この保護層は一般に誘
電体であり、少くとも1個の電極メタライゼーションの
形成を可能にするため少くとも1つの領域におけるそれ
を除去する必要がある。化学的であっても物理的であっ
てもあるいは衝撃であってもプラズマであってもその除
去(エッチング)処理は注入の完了した層を損傷させる
ことがある。本発明はこの誘電材料層(これは電極メタ
ライゼーション前に除去しなくてはならない)をマスク
として作用する耐火金属層(これは電極メタライゼーシ
ョン後に除去しうる)に代えることを提案するものであ
る。
電体であり、少くとも1個の電極メタライゼーションの
形成を可能にするため少くとも1つの領域におけるそれ
を除去する必要がある。化学的であっても物理的であっ
てもあるいは衝撃であってもプラズマであってもその除
去(エッチング)処理は注入の完了した層を損傷させる
ことがある。本発明はこの誘電材料層(これは電極メタ
ライゼーション前に除去しなくてはならない)をマスク
として作用する耐火金属層(これは電極メタライゼーシ
ョン後に除去しうる)に代えることを提案するものであ
る。
【0005】
【課題を解決するための手段】本発明によれば半導体材
料からなるウェハに少くとも1個の注入領域を含む半導
体装置の表面にメタライゼーションを行う方法は、この
注入領域のアニールを可能にするためにこのウェハに設
けられる保護層が耐火金属層であることを特徴とする。
料からなるウェハに少くとも1個の注入領域を含む半導
体装置の表面にメタライゼーションを行う方法は、この
注入領域のアニールを可能にするためにこのウェハに設
けられる保護層が耐火金属層であることを特徴とする。
【0006】
【実施例】本発明の方法の価値は1個の注入領域と1個
の電極のみを考えた図1に示す従来の方法と比較するこ
とにより明確となるものである。当業者には、半導体装
置の形式(ダイオード、トランジスタまたは集積回路)
によりこの注入領域は大きくも小さくもなり、あるいは
複数のメタライゼーションが必要であることは自明であ
る。このことは本発明においても同じである。
の電極のみを考えた図1に示す従来の方法と比較するこ
とにより明確となるものである。当業者には、半導体装
置の形式(ダイオード、トランジスタまたは集積回路)
によりこの注入領域は大きくも小さくもなり、あるいは
複数のメタライゼーションが必要であることは自明であ
る。このことは本発明においても同じである。
【0007】この従来技術によれば、注入領域に電極メ
タライゼーションをつくるにはまず半導体ウェハ1をS
iO2 ,Si3 N4 ,AlN等の誘電体層2で被覆す
る。図1(a)はこの方法の説明に必要な部分のみを示
しており、ウェハ1は基板と、異る性質の層と、溝等を
含む。層2はウェハ1の全体を被覆する。このようにウ
ェハが保護されたので、一つの領域がイオン注入(矢印
で示す)により変換される(図1(b))。この領域3
は例えば電界効果トランジスタの活性層あるいはp型シ
リコン基板内のn型の溝でありうる。注入後に、被覆層
2がアニールされる。
タライゼーションをつくるにはまず半導体ウェハ1をS
iO2 ,Si3 N4 ,AlN等の誘電体層2で被覆す
る。図1(a)はこの方法の説明に必要な部分のみを示
しており、ウェハ1は基板と、異る性質の層と、溝等を
含む。層2はウェハ1の全体を被覆する。このようにウ
ェハが保護されたので、一つの領域がイオン注入(矢印
で示す)により変換される(図1(b))。この領域3
は例えば電界効果トランジスタの活性層あるいはp型シ
リコン基板内のn型の溝でありうる。注入後に、被覆層
2がアニールされる。
【0008】製造中の装置のこの構造がこの注入領域3
上のメタライゼーションにより電気的なコンタクトを必
要とする場合には、誘電体層2は将来コンタクトとなる
位置で除去されねばならない。誘電体層を含むMOS、
MIS、IFGET等についてはその限りではない。
上のメタライゼーションにより電気的なコンタクトを必
要とする場合には、誘電体層2は将来コンタクトとなる
位置で除去されねばならない。誘電体層を含むMOS、
MIS、IFGET等についてはその限りではない。
【0009】図1(c)の構造を得るための誘電体層2
の除去は通常の処理であるがその欠点は周知である。層
2のエッチングが物理的方法、すなわちドライプロセス
(衝撃、RIE等)で行われる場合には、結晶格子がそ
の表面において破壊される。これは注入領域3の表面4
について特に大きい。層2のエッチングが化学的方法す
なわちウェットプロセスで行われる場合には、表面4は
汚染によりエッチング液のイオンを含むことになる。い
ずれの場合にも保護されない表面4が大気汚染にさらさ
れる。
の除去は通常の処理であるがその欠点は周知である。層
2のエッチングが物理的方法、すなわちドライプロセス
(衝撃、RIE等)で行われる場合には、結晶格子がそ
の表面において破壊される。これは注入領域3の表面4
について特に大きい。層2のエッチングが化学的方法す
なわちウェットプロセスで行われる場合には、表面4は
汚染によりエッチング液のイオンを含むことになる。い
ずれの場合にも保護されない表面4が大気汚染にさらさ
れる。
【0010】このとき、図1(d)に示すように、注入
領域3の上にコンタクトメタライゼーション5をつくる
ことは容易である。この金属−半導体接合の性質には無
関係に、すなわちそれがオーミック接合かショットキ接
合かには無関係に、表面4は前の処理中に劣化されてい
る。これは、注入領域3/メタライゼーション5間の接
合の物理特性が変化することを意味する。
領域3の上にコンタクトメタライゼーション5をつくる
ことは容易である。この金属−半導体接合の性質には無
関係に、すなわちそれがオーミック接合かショットキ接
合かには無関係に、表面4は前の処理中に劣化されてい
る。これは、注入領域3/メタライゼーション5間の接
合の物理特性が変化することを意味する。
【0011】この欠点を除くために本発明の方法は誘電
体層2を耐火金属層6に代えることを提案するものであ
る。本発明の方法を示す図2の内図2(a)と図2
(b)は従来の方法を示す図1(a)と図1(b)によ
く似ているが、SiO2 ,Si3 N4 またはAlNであ
る層2がW,Ti,WSi,TiSi,TaSi等のよ
うな耐火金属からなる厚さ約500オングストロームの
層6で置き代えられてい。図2(b)において、注入領
域3は、注入エネルギー10〜200KeVで耐火金属
層6を介してドーパントイオン(シリコンについては
B,As,P、GaAsについてはSe,Si(n),
Be,Mg(p))の注入により半導体ウェハ1内につ
くられる。
体層2を耐火金属層6に代えることを提案するものであ
る。本発明の方法を示す図2の内図2(a)と図2
(b)は従来の方法を示す図1(a)と図1(b)によ
く似ているが、SiO2 ,Si3 N4 またはAlNであ
る層2がW,Ti,WSi,TiSi,TaSi等のよ
うな耐火金属からなる厚さ約500オングストロームの
層6で置き代えられてい。図2(b)において、注入領
域3は、注入エネルギー10〜200KeVで耐火金属
層6を介してドーパントイオン(シリコンについては
B,As,P、GaAsについてはSe,Si(n),
Be,Mg(p))の注入により半導体ウェハ1内につ
くられる。
【0012】領域3に注入されたイオンは高温(850
℃で10分または950℃で4秒)で活性化されて例え
ば活性層3をつくる。ウェハ1を被覆する層6はこのア
ニール中にそれを保護する。従来技術に対する本質的な
相異点は金属層6が導電性であるに対し誘電体層2がそ
うでないことである。それ故、図2(c)に示すよう
に、金属層6により引き続き保護されるべきウェハ1の
表面および注入領域3の表面を開口させることなく所定
の位置に電極を設けることが可能である。これは電極と
注入層3の間の電気的コンタクトが耐火金属層6で形成
され、そして層3は物理的あるいは化学的に露出されて
いないため界面3/6に欠陥がなくあるいは化学的に汚
染されないように行うことが出来る。層7は電極の上部
メタライゼーションを形成する。その厚さは数オングス
トロームから1000オングストロームの範囲であり、
例えば金でつくられる。
℃で10分または950℃で4秒)で活性化されて例え
ば活性層3をつくる。ウェハ1を被覆する層6はこのア
ニール中にそれを保護する。従来技術に対する本質的な
相異点は金属層6が導電性であるに対し誘電体層2がそ
うでないことである。それ故、図2(c)に示すよう
に、金属層6により引き続き保護されるべきウェハ1の
表面および注入領域3の表面を開口させることなく所定
の位置に電極を設けることが可能である。これは電極と
注入層3の間の電気的コンタクトが耐火金属層6で形成
され、そして層3は物理的あるいは化学的に露出されて
いないため界面3/6に欠陥がなくあるいは化学的に汚
染されないように行うことが出来る。層7は電極の上部
メタライゼーションを形成する。その厚さは数オングス
トロームから1000オングストロームの範囲であり、
例えば金でつくられる。
【0013】電極の形成に用いられる工程を用いて要素
間の導電性接続トラックをつくると有利である。これら
トラックが注入領域上ではなくともこれは次のメタライ
ゼーションおよびエッチングを防止する。しかしなが
ら、耐火金属層6は半導体ウェハ1全体を覆いそしてそ
の上につくられる要素を短絡する。それ故図2(d)に
示すように、マスクとして作用する、メタライゼーショ
ン7でシールドされない破線で示される部分8のすべて
を除去するためにそれをエッチングする必要がある。こ
のエッチングは例えばCF4 またはSF4 系の反応性プ
ラズマエッチングのような周知の方法で行われる。
間の導電性接続トラックをつくると有利である。これら
トラックが注入領域上ではなくともこれは次のメタライ
ゼーションおよびエッチングを防止する。しかしなが
ら、耐火金属層6は半導体ウェハ1全体を覆いそしてそ
の上につくられる要素を短絡する。それ故図2(d)に
示すように、マスクとして作用する、メタライゼーショ
ン7でシールドされない破線で示される部分8のすべて
を除去するためにそれをエッチングする必要がある。こ
のエッチングは例えばCF4 またはSF4 系の反応性プ
ラズマエッチングのような周知の方法で行われる。
【0014】本発明の方法はアニール処理の前に少くと
も1つの注入を行うようになったシリコンまたはGaA
sのようなIII −V族の材料上にオーミックまたはショ
ットキコンタクトをつくるために使用出来る。耐火金属
は金属の性質、ドーパントイオンの注入についてのパラ
メータおよびアニールについてのパラメータ等、種々の
パラメータによりコーミックコンタクトまたはショット
キコンタクトを与えるものである。
も1つの注入を行うようになったシリコンまたはGaA
sのようなIII −V族の材料上にオーミックまたはショ
ットキコンタクトをつくるために使用出来る。耐火金属
は金属の性質、ドーパントイオンの注入についてのパラ
メータおよびアニールについてのパラメータ等、種々の
パラメータによりコーミックコンタクトまたはショット
キコンタクトを与えるものである。
【図1】従来の方法の工程を示す図。
【図2】本発明による方法の工程を示す図。
1 半導体ウェハ 2 誘電体層 3 注入領域 6 耐火金属層 7 メタライゼーション
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/28 H 7738−4M 29/48 S 7738−4M H 7738−4M 8617−4M H01L 21/265 T (72)発明者 ベロニーク、シユウオブ フランス国ベルサイユ、リユ、ベンジヤミ ン、フランクリン、15 (72)発明者 クリストフ、ガルニエ フランス国レシ、レジダンス、デユ、クワ テイ、14 (72)発明者 アンヌ‐マリ、グリソレ フランス国パリ、リユ、ド、ラベ、グル ー、43
Claims (3)
- 【請求項1】半導体材料からなるウェハ内に少くとも1
個の注入領域を含む半導体装置の表面にメタライゼーシ
ョンを形成する方法であって、前記注入領域のアニール
を可能とするために前記ウェハ上に設けられる保護層が
耐火金属層であることを特徴とする方法。 - 【請求項2】半導体材料のウェハ上に500オングスト
ローム程度の厚さの耐火材料からなる保護層を設ける段
階と、 この金属層を通して少くとも1個の注入領域にドーパン
トイオンを注入する段階と、 この注入領域をドーパインドイオンの活性化のために8
50−950℃で高温アニールする段階と、 前記注入領域直上の前記耐火金属層に少くとも1個の電
極メタライゼーションを形成する段階と、 前記電極メタライゼーションがマスクとして作用する領
域の外側の前記耐火金属層を物理的および化学的方法に
よりエッチングする段階と、 を備えていることを特徴とする請求項1記載の方法。 - 【請求項3】前記保護層の前記耐火金属はW,Ti,W
Si,TiSi,TaSiから選択されることを特徴と
する請求項1記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9015682 | 1990-12-14 | ||
FR9015682A FR2670604B1 (fr) | 1990-12-14 | 1990-12-14 | Procede de realisation des metallisations sur un dispositif semiconducteur. |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05136084A true JPH05136084A (ja) | 1993-06-01 |
Family
ID=9403252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3330633A Pending JPH05136084A (ja) | 1990-12-14 | 1991-12-13 | 半導体装置の表面にメタライゼーシヨンを形成する方法 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0490759A1 (ja) |
JP (1) | JPH05136084A (ja) |
FR (1) | FR2670604B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176336A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1641029A1 (en) * | 2004-09-27 | 2006-03-29 | STMicroelectronics S.r.l. | Process for manufacturing a Schottky contact on a semiconductor substrate |
-
1990
- 1990-12-14 FR FR9015682A patent/FR2670604B1/fr not_active Expired - Fee Related
-
1991
- 1991-12-10 EP EP91403344A patent/EP0490759A1/fr not_active Withdrawn
- 1991-12-13 JP JP3330633A patent/JPH05136084A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011176336A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
JP2011176337A (ja) * | 2005-06-20 | 2011-09-08 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド半導体素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
FR2670604A1 (fr) | 1992-06-19 |
FR2670604B1 (fr) | 1993-02-12 |
EP0490759A1 (fr) | 1992-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4609568A (en) | Self-aligned metal silicide process for integrated circuits having self-aligned polycrystalline silicon electrodes | |
US4512073A (en) | Method of forming self-aligned contact openings | |
US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
US4422885A (en) | Polysilicon-doped-first CMOS process | |
JP2003516631A (ja) | 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法 | |
KR19980033385A (ko) | 측면 방향 게터링을 이용한 반도체 장치 제조 방법 | |
JPH07105454B2 (ja) | ショットキーバイポーラトランジスタを有するcmos構造を製造する方法 | |
KR930004117B1 (ko) | 반도체장치의 제조방법 | |
KR940007668B1 (ko) | 갈륨비소 금속반도체 전계효과 트랜지스터의 제조방법 | |
US5041394A (en) | Method for forming protective barrier on silicided regions | |
US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
US6329697B1 (en) | Semiconductor device including a charge-dispersing region and fabricating method thereof | |
JPH0361338B2 (ja) | ||
JP3093620B2 (ja) | 半導体装置の製造方法 | |
US6187665B1 (en) | Process for deuterium passivation and hot carrier immunity | |
US5780347A (en) | Method of forming polysilicon local interconnects | |
US4553315A (en) | N Contact compensation technique | |
EP0417522B1 (en) | Method for forming protective barrier on silicided regions | |
JPH07326595A (ja) | 半導体装置の製造方法 | |
US4259779A (en) | Method of making radiation resistant MOS transistor | |
US4581076A (en) | Selectively implanting GaAs semiconductor substrates through a metallic layer | |
JPH05136084A (ja) | 半導体装置の表面にメタライゼーシヨンを形成する方法 | |
JP3167362B2 (ja) | バイポーラ型mos半導体装置の製造方法 | |
EP0614218A1 (en) | Method for manufacturing capacitor and MIS transistor | |
JPS6317227B2 (ja) |