JPH0846234A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0846234A JPH0846234A JP6178100A JP17810094A JPH0846234A JP H0846234 A JPH0846234 A JP H0846234A JP 6178100 A JP6178100 A JP 6178100A JP 17810094 A JP17810094 A JP 17810094A JP H0846234 A JPH0846234 A JP H0846234A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- compound semiconductor
- conductivity type
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 第一導電型の化合物半導体基板に第二導電型
領域をイオン注入により形成する際に改良された保護膜
を用い、化合物半導体基板の損傷を低減し高性能な化合
物半導体装置を製造する方法を提供する。 【構成】 第一導電型化合物半導体基板１の主面に薄膜
２を設けこれに所定形状のマスク膜を積層させて形成す
る工程と、前記薄膜を通して第一導電型化合物基板に不
純物のイオン注入を施すことにより第二導電型領域５を
形成する工程と、前記薄膜およびマスク膜を除去する工
程を含む化合物半導体装置の製造方法。
領域をイオン注入により形成する際に改良された保護膜
を用い、化合物半導体基板の損傷を低減し高性能な化合
物半導体装置を製造する方法を提供する。 【構成】 第一導電型化合物半導体基板１の主面に薄膜
２を設けこれに所定形状のマスク膜を積層させて形成す
る工程と、前記薄膜を通して第一導電型化合物基板に不
純物のイオン注入を施すことにより第二導電型領域５を
形成する工程と、前記薄膜およびマスク膜を除去する工
程を含む化合物半導体装置の製造方法。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体装置の製造
方法に係り、特にＨｇＣｄＴｅ半導体を用いた赤外線検
知用の化合物半導体装置を製造する方法に関する。
方法に係り、特にＨｇＣｄＴｅ半導体を用いた赤外線検
知用の化合物半導体装置を製造する方法に関する。
【０００２】
【従来の技術】化合物半導体装置、例えばＨｇＣｄＴｅ
基板を用いたプレーナ型フォトダイオードの断面図を図
７に示す。図７では第一導電型のＨｇＣｄＴｅ半導体基
板１の一主面の一部にイオン注入等で不純物を導入して
第二導電型の領域５が形成されている。該第一導電型の
領域と第二導電型によって形成されるｐ−ｎ接合表面及
び電極１２ａ、及び１２ｂの取付部分を除いた前記Ｈｇ
ＣｄＴｅ基板１の表面は保護膜、例えばＺｎＳ膜８によ
って覆われている。
基板を用いたプレーナ型フォトダイオードの断面図を図
７に示す。図７では第一導電型のＨｇＣｄＴｅ半導体基
板１の一主面の一部にイオン注入等で不純物を導入して
第二導電型の領域５が形成されている。該第一導電型の
領域と第二導電型によって形成されるｐ−ｎ接合表面及
び電極１２ａ、及び１２ｂの取付部分を除いた前記Ｈｇ
ＣｄＴｅ基板１の表面は保護膜、例えばＺｎＳ膜８によ
って覆われている。
【０００３】例に示す従来のフォトダイオードの製造工
程では、イオン注入時のマスクとしてフォトレジストが
用いられている。この場合、ＨｇＣｄＴｅ基板の表面が
高いエネルギーをもったイオンに直接曝されるため、大
きな損傷（具体的には結晶欠陥）を生じる。しかし、強
い熱処理を加えるとＨｇＣｄＴｅ基板そのものが変性し
てしまうため、該基板内に生じた損傷を回復させるため
の熱処理工程を採用することができない。この損傷を残
したままフォトダイオードを作製すると、該損傷に起因
する表面固定電荷の発生により、表面再結合電流、ある
いは表面トンネル電流が増加し、フォトダイオードの使
用状況である逆方向特性を劣化させ、フォトダイオード
の製造歩留りが低下する。
程では、イオン注入時のマスクとしてフォトレジストが
用いられている。この場合、ＨｇＣｄＴｅ基板の表面が
高いエネルギーをもったイオンに直接曝されるため、大
きな損傷（具体的には結晶欠陥）を生じる。しかし、強
い熱処理を加えるとＨｇＣｄＴｅ基板そのものが変性し
てしまうため、該基板内に生じた損傷を回復させるため
の熱処理工程を採用することができない。この損傷を残
したままフォトダイオードを作製すると、該損傷に起因
する表面固定電荷の発生により、表面再結合電流、ある
いは表面トンネル電流が増加し、フォトダイオードの使
用状況である逆方向特性を劣化させ、フォトダイオード
の製造歩留りが低下する。
【０００４】さらに、フォトレジストをマスクとしてイ
オン注入を行った場合には、上記のＨｇＣｄＴｅ基板表
面付近に生じる損傷の問題だけではなく、フォトレジス
トがイオン注入によって高いエネルギーをもったイオン
に曝されるためにその一部が変性し、該イオン注入後に
行われる該フォトレジストの除去工程を経ても、その一
部がＨｇＣｄＴｅ基板表面上に残存してしまう問題も生
じる。これはフォトダイオードの特性劣化をもたらすこ
とになり、従って製造歩留りの低下を生じる。しかし、
この不具合の発生を抑えるために該フォトレジストの除
去工程で強い薬品の使用、あるいは強い熱履歴を加える
と、ＨｇＣｄＴｅ基板そのものが変性し、結果としてフ
ォトダイオードの特性が劣化し、製造歩留りを低下させ
る。
オン注入を行った場合には、上記のＨｇＣｄＴｅ基板表
面付近に生じる損傷の問題だけではなく、フォトレジス
トがイオン注入によって高いエネルギーをもったイオン
に曝されるためにその一部が変性し、該イオン注入後に
行われる該フォトレジストの除去工程を経ても、その一
部がＨｇＣｄＴｅ基板表面上に残存してしまう問題も生
じる。これはフォトダイオードの特性劣化をもたらすこ
とになり、従って製造歩留りの低下を生じる。しかし、
この不具合の発生を抑えるために該フォトレジストの除
去工程で強い薬品の使用、あるいは強い熱履歴を加える
と、ＨｇＣｄＴｅ基板そのものが変性し、結果としてフ
ォトダイオードの特性が劣化し、製造歩留りを低下させ
る。
【０００５】これらの問題を回避する目的で、例えばＺ
ｎＳ膜、ＣｄＴｅ膜、Ｓｉ０2 膜、ＳｉＮx 膜等を表面
保護膜として用いる方法が試みられている。
ｎＳ膜、ＣｄＴｅ膜、Ｓｉ０2 膜、ＳｉＮx 膜等を表面
保護膜として用いる方法が試みられている。
【０００６】しかし、例えばＺｎＳ膜をイオン注入時の
保護膜として用いた場合には、ＺｎＳ膜とＨｇＣｄＴｅ
基板の密着性が不十分であり、工程中にＨｇＣｄＴｅ基
板表面からＺｎＳ膜が剥離して保護膜としての役割を十
分に果たせない場合がある。
保護膜として用いた場合には、ＺｎＳ膜とＨｇＣｄＴｅ
基板の密着性が不十分であり、工程中にＨｇＣｄＴｅ基
板表面からＺｎＳ膜が剥離して保護膜としての役割を十
分に果たせない場合がある。
【０００７】また、これとは別に例えばＣｄＴｅ膜を用
いた場合には、密着性には問題がないが、該ＣｄＴｅ膜
をそのままフォトダイオードの保護膜とするには電気的
特性が満足されない。従って、該ＣｄＴｅ膜をＨｇＣｄ
Ｔｅ基板表面から一度除去した後に、改めて電気的特性
を満足する別の保護膜を該ＨｇＣｄＴｅ基板表面上に形
成する必要があるが、ＨｇＣｄＴｅ基板上でＣｄＴｅ膜
のみを選択的に除去できるエッチング液がないため、こ
の方法を採用することは困難である。
いた場合には、密着性には問題がないが、該ＣｄＴｅ膜
をそのままフォトダイオードの保護膜とするには電気的
特性が満足されない。従って、該ＣｄＴｅ膜をＨｇＣｄ
Ｔｅ基板表面から一度除去した後に、改めて電気的特性
を満足する別の保護膜を該ＨｇＣｄＴｅ基板表面上に形
成する必要があるが、ＨｇＣｄＴｅ基板上でＣｄＴｅ膜
のみを選択的に除去できるエッチング液がないため、こ
の方法を採用することは困難である。
【０００８】さらに、ＳｉＯ2 膜、ないしＳｉＮx 膜
は、ＨｇＣｄＴｅとの物理的性質が大きく異なり、工程
中でＨｇＣｄＴｅ基板から剥離を生じたり、ＨｇＣｄＴ
ｅ基板内部に大きな応力を発生させ、該ＨｇＣｄＴｅ基
板表面付近に多くの結晶欠陥を生じてフォトダイオード
の特性を劣化させる問題があった。
は、ＨｇＣｄＴｅとの物理的性質が大きく異なり、工程
中でＨｇＣｄＴｅ基板から剥離を生じたり、ＨｇＣｄＴ
ｅ基板内部に大きな応力を発生させ、該ＨｇＣｄＴｅ基
板表面付近に多くの結晶欠陥を生じてフォトダイオード
の特性を劣化させる問題があった。
【０００９】
【発明が解決しようとする課題】上記したように従来の
化合物半導体装置の製造方法では、第一導電型の基板に
第二導電型領域をイオン注入法によって形成する場合
に、該基板の表面付近に高いエネルギーをもつイオンへ
の暴露に起因した大きな損傷を生じる、あるいはマスク
として用いたフオトレジストの除去の不具合を生じる等
して化合物半導体装置の特性劣化が生じる問題を有して
いる。また、これを解決するために種々の保護膜を用い
ることが試みられているが、満足すべき結果を得ること
のできる保護膜は得られていない。
化合物半導体装置の製造方法では、第一導電型の基板に
第二導電型領域をイオン注入法によって形成する場合
に、該基板の表面付近に高いエネルギーをもつイオンへ
の暴露に起因した大きな損傷を生じる、あるいはマスク
として用いたフオトレジストの除去の不具合を生じる等
して化合物半導体装置の特性劣化が生じる問題を有して
いる。また、これを解決するために種々の保護膜を用い
ることが試みられているが、満足すべき結果を得ること
のできる保護膜は得られていない。
【００１０】そこで本発明は、上記の問題点を解決する
ための新たな保護膜を提案し、高性能を有する化合物半
導体装置を高い歩留りで製造することのできる製造方法
を提供することを目的とする。
ための新たな保護膜を提案し、高性能を有する化合物半
導体装置を高い歩留りで製造することのできる製造方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る化合物半導
体装置の製造方法は、第一導電型化合物半導体基板の主
面に薄膜を設けこれに所定形状のマスク膜を積層させて
形成する工程と、前記薄膜を通して第一導電型化合物基
板に不純物のイオン注入を施すことにより第二導電型領
域を形成する工程と、前記薄膜およびマスク膜を除去す
る工程を含み、化合物半導体基板に第二導電型領域を選
択的に形成することを特徴とする。
体装置の製造方法は、第一導電型化合物半導体基板の主
面に薄膜を設けこれに所定形状のマスク膜を積層させて
形成する工程と、前記薄膜を通して第一導電型化合物基
板に不純物のイオン注入を施すことにより第二導電型領
域を形成する工程と、前記薄膜およびマスク膜を除去す
る工程を含み、化合物半導体基板に第二導電型領域を選
択的に形成することを特徴とする。
【００１２】また、前記における薄膜がＣｒ、Ｎｉ、Ｔ
ｉ、およびそれらの合金、ないしはＰｂＴｅ、ＰｂＳお
よびその三元素化合物等であり、膜厚を５ないし３０ｎ
ｍの範囲に形成することを特徴とする。
ｉ、およびそれらの合金、ないしはＰｂＴｅ、ＰｂＳお
よびその三元素化合物等であり、膜厚を５ないし３０ｎ
ｍの範囲に形成することを特徴とする。
【００１３】この場合、薄膜には化合物半導体基板内部
に過大な応力を生じさせることがなく、該基板との密着
性が良好で、さらに該基板との相互拡散が小さく、かつ
該基板と相互に反応しない方法によって容易に除去する
ことが可能であることが要求される。これに対して、Ｃ
ｒ、Ｎｉ、Ｔｉ、及びそれらの合金、ないしはＰｂＴ
ｅ、ＰｂＳ、及びその三元素化合物等を５ないし３０ｎ
ｍの厚さに形成して用いることで上記の条件を満足する
薄膜が得られる。
に過大な応力を生じさせることがなく、該基板との密着
性が良好で、さらに該基板との相互拡散が小さく、かつ
該基板と相互に反応しない方法によって容易に除去する
ことが可能であることが要求される。これに対して、Ｃ
ｒ、Ｎｉ、Ｔｉ、及びそれらの合金、ないしはＰｂＴ
ｅ、ＰｂＳ、及びその三元素化合物等を５ないし３０ｎ
ｍの厚さに形成して用いることで上記の条件を満足する
薄膜が得られる。
【００１４】上記の保護膜による化合物半導体基板表面
付近の損傷の低減の効果について、ＨｇＣｄＴｅ基板を
用いた場合を例にして説明する。
付近の損傷の低減の効果について、ＨｇＣｄＴｅ基板を
用いた場合を例にして説明する。
【００１５】図４にｐ型ＨｇＣｄＴｅ基板に不純物とし
て例えば１００ｋｅＶのＢ+ イオンを１０15ｃｍ-2の濃
度でイオン注入した場合におけるＢ+ イオンの該基板表
面からの深さ方向の濃度分布の一例を示す。この図から
分かるように、イオン注入された不純物は基板表面から
約１００ｎｍの深さでその濃度が最大となるようなピー
クをもったプロファィルとなる。
て例えば１００ｋｅＶのＢ+ イオンを１０15ｃｍ-2の濃
度でイオン注入した場合におけるＢ+ イオンの該基板表
面からの深さ方向の濃度分布の一例を示す。この図から
分かるように、イオン注入された不純物は基板表面から
約１００ｎｍの深さでその濃度が最大となるようなピー
クをもったプロファィルとなる。
【００１６】また、図５にはイオン注入後の基板の損傷
の密度の深さ方向分布の一例を示す。基板の表面付近で
欠陥の密度が大きく、深くなるに従って密度は低減する
様子が示されている。
の密度の深さ方向分布の一例を示す。基板の表面付近で
欠陥の密度が大きく、深くなるに従って密度は低減する
様子が示されている。
【００１７】ところで、半導体装置として動作するため
には、不純物が所定の濃度の範囲内にあって、かつ基板
内の損傷ができる限り少ないことが必須であることは周
知のことである。ここで、図４、図５から考察すると、
基板の損傷の度合いが大きい表面から５ないし５０ｎｍ
の範囲を除去して化合物半導体装置を作製しても、不純
物の濃度は所定の濃度の範囲内に保たれているので、該
装置の性能、及び歩留りの向上には有効であると推測さ
れる。
には、不純物が所定の濃度の範囲内にあって、かつ基板
内の損傷ができる限り少ないことが必須であることは周
知のことである。ここで、図４、図５から考察すると、
基板の損傷の度合いが大きい表面から５ないし５０ｎｍ
の範囲を除去して化合物半導体装置を作製しても、不純
物の濃度は所定の濃度の範囲内に保たれているので、該
装置の性能、及び歩留りの向上には有効であると推測さ
れる。
【００１８】この目的で、化合物半導体基板の表面に数
十ｎｍ程度の保護膜を形成し、この保護膜を通してイオ
ン注入を行う方法がとられることがあることは従来例の
項で述べた。該保護膜を厚くすることはイオン注入に起
因する基板内の損傷の低減に効果があるが、該保護膜が
厚くなると、該保護膜と該基板との間の物理定数の違い
に起因して膜内、及び基板内に応力が発生する。この応
力が大きくなると、特にここで例として示したＨｇＣｄ
Ｔｅのような柔らかい化合物半導体では、発生した内部
応力に抗しきれず結晶欠陥を発現することが知られてい
る。結晶欠陥の発現は、半導体表面の固定電荷の増大を
もたらし、半導体装置として動作する場合の表面再結合
電流あるいは表面トンネル電流の増加となって、結果と
して化合物半導体装置の製造歩留りを低下させる一因と
なる。従って、ここで使用する保護膜にはイオン注入に
よる損傷と内部応力の関係から適当な厚さの範囲がある
ことが推測される。
十ｎｍ程度の保護膜を形成し、この保護膜を通してイオ
ン注入を行う方法がとられることがあることは従来例の
項で述べた。該保護膜を厚くすることはイオン注入に起
因する基板内の損傷の低減に効果があるが、該保護膜が
厚くなると、該保護膜と該基板との間の物理定数の違い
に起因して膜内、及び基板内に応力が発生する。この応
力が大きくなると、特にここで例として示したＨｇＣｄ
Ｔｅのような柔らかい化合物半導体では、発生した内部
応力に抗しきれず結晶欠陥を発現することが知られてい
る。結晶欠陥の発現は、半導体表面の固定電荷の増大を
もたらし、半導体装置として動作する場合の表面再結合
電流あるいは表面トンネル電流の増加となって、結果と
して化合物半導体装置の製造歩留りを低下させる一因と
なる。従って、ここで使用する保護膜にはイオン注入に
よる損傷と内部応力の関係から適当な厚さの範囲がある
ことが推測される。
【００１９】さらに、保護膜を形成するにあたって、化
合物半導体基板と相互拡散し易い物質を用いて該保護膜
を形成すると、該保護膜からの該基板内への不純物の拡
散によって所定の不純物濃度を保つことが困難となり、
半導体装置を作製した場合には製造歩留りの低下をもた
らすことが考えられる。
合物半導体基板と相互拡散し易い物質を用いて該保護膜
を形成すると、該保護膜からの該基板内への不純物の拡
散によって所定の不純物濃度を保つことが困難となり、
半導体装置を作製した場合には製造歩留りの低下をもた
らすことが考えられる。
【００２０】また、保護膜を除去するにおいては、該保
護膜とのみ反応し、化合物半導体基板とは反応しない方
法によって該保護膜が除去できることが必要である。
護膜とのみ反応し、化合物半導体基板とは反応しない方
法によって該保護膜が除去できることが必要である。
【００２１】以上の考察をもとにして、その化学的性質
から保護膜として有効と考えられる元素を選択し、該保
護膜の厚さの効果を検討した。図６に保護膜を構成する
元素として例えばＣｒを選び、化合物半導体装置として
フォトダイオードを例としたときの、該フォトダイオー
ドの電気的特性、すなわち零バイアス抵抗×接合面積
（Ｒ0 Ａ）の該保護膜厚さ依存性を示す。この場合には
該保護膜の厚さが５ないし３０ｎｍの範囲においてばら
つきの少ない最大でかつほぼ一定のＲ0 Ａ値が得られて
いる。従って、該保護膜の厚さを５ｎｍないし３０ｎｍ
の範囲内で選べば良好なダイオードを製造することが可
能となる。
から保護膜として有効と考えられる元素を選択し、該保
護膜の厚さの効果を検討した。図６に保護膜を構成する
元素として例えばＣｒを選び、化合物半導体装置として
フォトダイオードを例としたときの、該フォトダイオー
ドの電気的特性、すなわち零バイアス抵抗×接合面積
（Ｒ0 Ａ）の該保護膜厚さ依存性を示す。この場合には
該保護膜の厚さが５ないし３０ｎｍの範囲においてばら
つきの少ない最大でかつほぼ一定のＲ0 Ａ値が得られて
いる。従って、該保護膜の厚さを５ｎｍないし３０ｎｍ
の範囲内で選べば良好なダイオードを製造することが可
能となる。
【００２２】また、ＨｇＣｄＴｅ基板とは反応しないエ
ッチング液、例えばＨＣｌを用いれば、該Ｃｒ膜は容易
に該基板から除去することが可能であり、しかもイオン
注入時に変性し、通常のフォトレジストの除去工程では
取り除くことのできないフォトレジストの残滓も同時に
容易に除去することができる。
ッチング液、例えばＨＣｌを用いれば、該Ｃｒ膜は容易
に該基板から除去することが可能であり、しかもイオン
注入時に変性し、通常のフォトレジストの除去工程では
取り除くことのできないフォトレジストの残滓も同時に
容易に除去することができる。
【００２３】
【作用】本発明の方法によれば、化合物半導体基板を用
いた半導体装置において、イオン注入によってｐ−ｎ接
合を形成したときの基板表面付近の損傷の低減と、マス
クの残滓の除去が可能となり、化合物半導体装置の製造
歩留りを向上させることができる。
いた半導体装置において、イオン注入によってｐ−ｎ接
合を形成したときの基板表面付近の損傷の低減と、マス
クの残滓の除去が可能となり、化合物半導体装置の製造
歩留りを向上させることができる。
【００２４】
【実施例】以下、本発明の一実施例として、例えば化合
物半導体基板にＨｇＣｄＴｅを用い、保護膜としてＣｒ
膜を用いた場合のプレーナ型フォトダイオードの製造方
法について図を用いて説明する。
物半導体基板にＨｇＣｄＴｅを用い、保護膜としてＣｒ
膜を用いた場合のプレーナ型フォトダイオードの製造方
法について図を用いて説明する。
【００２５】図１（ａ）に示すｐ型ＨｇＣｄＴｅ基板１
の一主面上の全面にＣｒ膜２を例えば真空蒸着法により
２０ｎｍの厚さに被着する（図１（ｂ））。
の一主面上の全面にＣｒ膜２を例えば真空蒸着法により
２０ｎｍの厚さに被着する（図１（ｂ））。
【００２６】次に該Ｃｒ膜上２の一部にフォトレジスト
３を形成し（図１（ｃ））、該フォトレジスト３をイオ
ン注人時のマスクとして使用して、不純物であるＢ+ イ
オン４をイオン注入し、前記ｐ型ＨｇＣｄＴｅ基板１の
表面付近の一部にｎ型ＨｇＣｄＴｅ領域５を形成する
（図１（ｄ））。
３を形成し（図１（ｃ））、該フォトレジスト３をイオ
ン注人時のマスクとして使用して、不純物であるＢ+ イ
オン４をイオン注入し、前記ｐ型ＨｇＣｄＴｅ基板１の
表面付近の一部にｎ型ＨｇＣｄＴｅ領域５を形成する
（図１（ｄ））。
【００２７】次にレジスト剥離剤及び有機溶剤を用いて
前記フォトレジスト３を除去する。このとき、マスクと
して用いたフォトレジスト３の一部に変性層６を生じて
いることがあり、該変性層６の部分が除去できないこと
があるが、残存する該変性層６はそのままにしておいて
よい（図２（ａ））。
前記フォトレジスト３を除去する。このとき、マスクと
して用いたフォトレジスト３の一部に変性層６を生じて
いることがあり、該変性層６の部分が除去できないこと
があるが、残存する該変性層６はそのままにしておいて
よい（図２（ａ））。
【００２８】次にエッチング液として例えばＨＣｌを用
いて、保護膜として用いた前記Ｃｒ膜２をエッチング除
去する。この工程によって前記のフォトレジストの変性
層６は前記Ｃｒ膜２と同時に容易に除去され、損傷の少
ないＨｇＣｄＴｅ表面７を得ることができる（図２
（ｂ））。
いて、保護膜として用いた前記Ｃｒ膜２をエッチング除
去する。この工程によって前記のフォトレジストの変性
層６は前記Ｃｒ膜２と同時に容易に除去され、損傷の少
ないＨｇＣｄＴｅ表面７を得ることができる（図２
（ｂ））。
【００２９】次に前記ＨｇＣｄＴｅ基板表面７の全面に
ＺｎＳ膜８を例えば真空蒸着法あるいはスパッタ法等に
より３００ｎｍ被着する（図２（ｃ））。
ＺｎＳ膜８を例えば真空蒸着法あるいはスパッタ法等に
より３００ｎｍ被着する（図２（ｃ））。
【００３０】次に前記ｎ型領域上５の表面の接合より内
側の部分、及びｐ型領域の一部にフォトレジスト９を形
成する（図２（ｄ））。
側の部分、及びｐ型領域の一部にフォトレジスト９を形
成する（図２（ｄ））。
【００３１】次にこのフォトレジストをマスクとして、
例えばＨＣｌ用いてＺｎＳ膜８の一部をエッチング除去
し、ＨｇＣｄＴｅ基板表面７の一部を霧出させて電極取
付用のコンタクト孔１０ａ、１０ｂを形成する（図３
（ａ））。次いでフォトレジスト９を除去して図３
（ｂ）の構造が作製できる。
例えばＨＣｌ用いてＺｎＳ膜８の一部をエッチング除去
し、ＨｇＣｄＴｅ基板表面７の一部を霧出させて電極取
付用のコンタクト孔１０ａ、１０ｂを形成する（図３
（ａ））。次いでフォトレジスト９を除去して図３
（ｂ）の構造が作製できる。
【００３２】次に厚いフォトレジスト１１によって電極
パターンを形成した後（図３（ｃ））、全面に電極とな
るべき金属膜１２ａ、１２ｂ、１２ｃを例えば真空蒸着
法により形成する（図３（ｄ））。次にフォトレジスト
１１を除去することにより不所望な金属膜１２ｃを除去
させ、図７に示す従来の製造方法によるフォトダイオー
ドと同様のフォトダイオードが完成する。
パターンを形成した後（図３（ｃ））、全面に電極とな
るべき金属膜１２ａ、１２ｂ、１２ｃを例えば真空蒸着
法により形成する（図３（ｄ））。次にフォトレジスト
１１を除去することにより不所望な金属膜１２ｃを除去
させ、図７に示す従来の製造方法によるフォトダイオー
ドと同様のフォトダイオードが完成する。
【００３３】上記実施例を適用したフォトダイオードで
は不純物をイオン注入する場合の保護膜をＣｒで形成し
ており、該Ｃｒ膜によってＨｇＣｄＴｅ基板表面付近に
発生する損傷を低減し、かつイオン注入のマスクに用い
たフォトレジストの変性層の残滓の除去が可能となっ
た。しかもこのとき前記Ｃｒ膜によって前記ＨｇＣｄＴ
ｅ基板表面付近に発生する応力は小さいため、該応力に
起因して前記基板表面付近に新たに発生する損傷はほと
んどない。これらの効果により、フォトダイオードの性
能と製造歩留りを向上させることができた。
は不純物をイオン注入する場合の保護膜をＣｒで形成し
ており、該Ｃｒ膜によってＨｇＣｄＴｅ基板表面付近に
発生する損傷を低減し、かつイオン注入のマスクに用い
たフォトレジストの変性層の残滓の除去が可能となっ
た。しかもこのとき前記Ｃｒ膜によって前記ＨｇＣｄＴ
ｅ基板表面付近に発生する応力は小さいため、該応力に
起因して前記基板表面付近に新たに発生する損傷はほと
んどない。これらの効果により、フォトダイオードの性
能と製造歩留りを向上させることができた。
【００３４】本実施例ではイオン注入時の保護膜として
Ｃｒを用いた例を示したが、Ｃｒ膜に限らず、Ｃｒ膜と
同様の性質をもつ膜であればＣｒ膜と代替することが可
能である。すなわち、内部応力の発生が小さく、化合物
半導体基板との密着性が良好で、該化合物半導体基板と
の相互拡散が小さく、かつ該化合物半導体基板とは相互
に反応しない方法で容易に除去することができればよ
い。このような膜としては、Ｎｉ、Ｔｉ、及びそれらの
合金、ないしはＰｂＴｅ、ＰｂＳ、及びその三元素化合
物等があり、これらのいずれを用いてもＣｒ膜を用いた
場合と同様の効果が得られた。
Ｃｒを用いた例を示したが、Ｃｒ膜に限らず、Ｃｒ膜と
同様の性質をもつ膜であればＣｒ膜と代替することが可
能である。すなわち、内部応力の発生が小さく、化合物
半導体基板との密着性が良好で、該化合物半導体基板と
の相互拡散が小さく、かつ該化合物半導体基板とは相互
に反応しない方法で容易に除去することができればよ
い。このような膜としては、Ｎｉ、Ｔｉ、及びそれらの
合金、ないしはＰｂＴｅ、ＰｂＳ、及びその三元素化合
物等があり、これらのいずれを用いてもＣｒ膜を用いた
場合と同様の効果が得られた。
【００３５】
【発明の効果】以上述べたように、本発明による保護膜
を化合物半導体基板表面に形成した後にマスクパターン
を形成し、この後に不純物のイオン注入によって該基板
内にｐ−ｎ接合を形成し、さらに該保護膜を除去するこ
とで、イオン注入に起因する基板表面付近の損傷を低減
し、かつ、マスクとして用いたフォトレジストの変性層
の残滓を容易に除去することが可能となった。これによ
って化合物半導体装置の性能と製造歩留りを向上させる
ことができた。
を化合物半導体基板表面に形成した後にマスクパターン
を形成し、この後に不純物のイオン注入によって該基板
内にｐ−ｎ接合を形成し、さらに該保護膜を除去するこ
とで、イオン注入に起因する基板表面付近の損傷を低減
し、かつ、マスクとして用いたフォトレジストの変性層
の残滓を容易に除去することが可能となった。これによ
って化合物半導体装置の性能と製造歩留りを向上させる
ことができた。
【００３６】なお、本発明の説明は単一のプレーナ型フ
ォトダイオードを例にして行ったが、単一のフォトダイ
オードあるいはプレーナ型のフォトダイオードに限定さ
れるものではなく、プレーナ型フォトダイオードアレ
イ、メサ型フォトダイオード、メサ型フォトダイオード
アレイへの適用も可能である。
ォトダイオードを例にして行ったが、単一のフォトダイ
オードあるいはプレーナ型のフォトダイオードに限定さ
れるものではなく、プレーナ型フォトダイオードアレ
イ、メサ型フォトダイオード、メサ型フォトダイオード
アレイへの適用も可能である。
【００３７】
【００３８】
【図１】（ａ）〜（ｄ）は本発明の一実施例に係るＨｇ
ＣｄＴｅフォトダイオードの製造方法の一部を示すいず
れも断面図。
ＣｄＴｅフォトダイオードの製造方法の一部を示すいず
れも断面図。
【００３９】
【図２】（ａ）〜（ｄ）は本発明の一実施例に係るＨｇ
ＣｄＴｅフォトダイオードの製造方法の一部を図１に引
き続いて示すいずれも断面図。
ＣｄＴｅフォトダイオードの製造方法の一部を図１に引
き続いて示すいずれも断面図。
【００４０】
【図３】（ａ）〜（ｄ）は本発明の一実施例に係るＨｇ
ｃｄＴｅフォトダイオードの製造方法の一部を図２に引
き続いて示すいずれも断面図。
ｃｄＴｅフォトダイオードの製造方法の一部を図２に引
き続いて示すいずれも断面図。
【００４１】
【図４】ｐ型ＨｇＣｄＴｅ基板に１００ｋｅＶのＢ+ イ
オンを濃度１０15ｃｍ-2でイオン注入した場合における
Ｂ+ イオンのＨｇＣｄＴｅ基板表面からの深さ方向の濃
度分布を示す線図。
オンを濃度１０15ｃｍ-2でイオン注入した場合における
Ｂ+ イオンのＨｇＣｄＴｅ基板表面からの深さ方向の濃
度分布を示す線図。
【００４２】
【図５】ｐ型ＨｇＣｄＴｅ基板に１００ｋｅＶのＢ+ イ
オンを濃度１０15ｃｍ-2でイオン注入した場合における
ＨｇＣｄＴｅ基板表面からの深さ方向の損傷の度合いを
示す線図。
オンを濃度１０15ｃｍ-2でイオン注入した場合における
ＨｇＣｄＴｅ基板表面からの深さ方向の損傷の度合いを
示す線図。
【００４３】
【図６】ｐ型ＨｇＣｄＴｅ基板上に保護膜としてＣｒ膜
を用いて作製したフオトダイオードのＲ0 Ａ値とＣｒ膜
の厚さの関係を示す線図。
を用いて作製したフオトダイオードのＲ0 Ａ値とＣｒ膜
の厚さの関係を示す線図。
【００４４】
【図７】従来の製造法によって作製したフォトダイオー
ドを示す断面図。
ドを示す断面図。
【００４５】
１…ｐ型ＨｇＣｄＴｅ基板 ２…Ｃｒ膜 ３，９…フォトレジスト ４…Ｂ+ イオン ５…ｎ型ＨｇＣｄＴｅ領域 ６…フォトレジストの変性層 ７…損傷の少ないＨｇＣｄＴｅ基板表面 ８…ＺｎＳ膜 １０ａ…コンタクト孔（カソード電極用） １０ｂ…コンタクト孔（アノード電極用） １１…厚いフォトレジスト １２ａ…電極金属（カソード電極） １２ｂ…電極金属（アノード電極） １２ｃ…不所望な電極金属（フォトレジスト上）
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 Ｑ Ｗ 29/201
Claims (2)
- 【請求項１】 第一導電型化合物半導体基板の主面に薄
膜を設けこれに所定形状のマスク膜を積層させて形成す
る工程と、前記薄膜を通して第一導電型化合物基板に不
純物のイオン注入を施すことにより第二導電型領域を形
成する工程と、前記薄膜およびマスク膜を除去する工程
を含み、化合物半導体基板に第二導電型領域を選択的に
形成することを特徴とする化合物半導体装置の製造方
法。 - 【請求項２】 薄膜がＣｒ、Ｎｉ、Ｔｉ、およびそれら
の合金、ないしはＰｂＴｅ、ＰｂＳおよびその三元素化
合物等であり、膜厚を５ないし３０ｎｍの範囲に形成す
ることを特徴とする請求項１記載の化合物半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178100A JPH0846234A (ja) | 1994-07-29 | 1994-07-29 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6178100A JPH0846234A (ja) | 1994-07-29 | 1994-07-29 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846234A true JPH0846234A (ja) | 1996-02-16 |
Family
ID=16042651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6178100A Pending JPH0846234A (ja) | 1994-07-29 | 1994-07-29 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246625A (ja) * | 2001-02-21 | 2002-08-30 | Sharp Corp | 太陽電池の製造方法 |
-
1994
- 1994-07-29 JP JP6178100A patent/JPH0846234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002246625A (ja) * | 2001-02-21 | 2002-08-30 | Sharp Corp | 太陽電池の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003516631A (ja) | 低漏れ電流保護化シリコンカーバイドデバイスおよび製造方法 | |
| US20010035560A1 (en) | Diode and method for manufacturing the same | |
| US20090230405A1 (en) | Diode having Schottky junction and PN junction and method for manufacturing the same | |
| US4098921A (en) | Tantalum-gallium arsenide schottky barrier semiconductor device | |
| US20020007846A1 (en) | Solar cell and method for fabricating the same | |
| US4474623A (en) | Method of passivating a semiconductor body | |
| JPH0846234A (ja) | 化合物半導体装置の製造方法 | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| JP2928058B2 (ja) | 固体撮像装置の製造方法 | |
| JPH03270174A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3289550B2 (ja) | 半導体装置の製造方法 | |
| JP3439593B2 (ja) | ＳｉＣ製ショットキーバリアダイオードの製造方法 | |
| KR101667669B1 (ko) | 쇼트키 배리어 다이오드 및 그 제조방법 | |
| JP2955983B2 (ja) | 赤外線検出器の製造方法 | |
| JP3505201B2 (ja) | 光起電力装置の製造方法 | |
| JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
| EP0194193B1 (fr) | Procédé de fabrication d'un circuit intégré à transistors MOS à électrodes en siliciure métallique | |
| JP2713232B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0730103A (ja) | 半導体装置の製造方法 | |
| JPS61232631A (ja) | 半導体装置 | |
| JPH0855999A (ja) | 半導体装置 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JP2002076270A (ja) | 化合物半導体装置及びその製造方法 | |
| JPS62221157A (ja) | 耐放射線半導体装置 | |
| JPH06268244A (ja) | 赤外線検知素子の製造方法 |