JP2713232B2 - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JP2713232B2 JP2713232B2 JP7136171A JP13617195A JP2713232B2 JP 2713232 B2 JP2713232 B2 JP 2713232B2 JP 7136171 A JP7136171 A JP 7136171A JP 13617195 A JP13617195 A JP 13617195A JP 2713232 B2 JP2713232 B2 JP 2713232B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- substrate
- conductivity type
- oxide film
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法に関するもので、特に半導体集積回路のボンディン
グパットの下に基板と異なる導電形の拡散層を有する半
導体集積回路の製造方法に関するものである。
方法に関するもので、特に半導体集積回路のボンディン
グパットの下に基板と異なる導電形の拡散層を有する半
導体集積回路の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路において、集積回
路中のトランジスタとトランジスタを分離する部分、す
なわちフィールド部分にはフィールド酸化膜上の配線材
料に加わる電圧によって基板が反転状態になることを防
止するために、基板と同一の導電型の拡散層を作成して
いた。しかし、この半導体集積回路はボンディングパッ
トにボンディングを行なった際、その熱的衝撃、機械的
衝撃によって、パット下のフィールド酸化膜及び層間絶
縁膜にクラックが発生し、クラックをリーク経路として
入力端子または出力端子と基板間にリーク電流が発生す
るという欠点があった。
路中のトランジスタとトランジスタを分離する部分、す
なわちフィールド部分にはフィールド酸化膜上の配線材
料に加わる電圧によって基板が反転状態になることを防
止するために、基板と同一の導電型の拡散層を作成して
いた。しかし、この半導体集積回路はボンディングパッ
トにボンディングを行なった際、その熱的衝撃、機械的
衝撃によって、パット下のフィールド酸化膜及び層間絶
縁膜にクラックが発生し、クラックをリーク経路として
入力端子または出力端子と基板間にリーク電流が発生す
るという欠点があった。
【０００３】上記従来技術の欠点を改善し、ボンディン
グパットにボンディングを行なう際の熱的衝撃によっ
て、ボンディングパット下の層間絶縁膜及びフィールド
酸化膜にクラックが発生したとしても、入力端子又は出
力端子と基板電位間にリーク電流が流れるのを防止する
ために、ボンディングパット下に基板と異なる導電形の
拡散層を形成することが、特開昭６４−６６９６３で提
案されている。
グパットにボンディングを行なう際の熱的衝撃によっ
て、ボンディングパット下の層間絶縁膜及びフィールド
酸化膜にクラックが発生したとしても、入力端子又は出
力端子と基板電位間にリーク電流が流れるのを防止する
ために、ボンディングパット下に基板と異なる導電形の
拡散層を形成することが、特開昭６４−６６９６３で提
案されている。
【０００４】図３は、特開昭６４−６６９６３で提案さ
れている従来のパット下逆導電型拡散層を有する集積回
路の製造工程断面図である。まず、図３（ａ）に示すよ
うに、Ｐ型基板（１）の表面に酸化膜（２ａ）を形成し
その上に窒化膜（３）を形成する。次いで後の工程でト
ランジスタを形成する領域上にフォトレジスト（４ａ）
を形成し、フォトレジスト（４ａ）をマスクとして窒化
膜（３）をエッチング除去する。次に反転防止拡散層を
形成する領域以外をフォトレジスト（４ｂ）で被覆し、
基板と同一導電型のＰ＋イオンを注入する（点線部
分）。
れている従来のパット下逆導電型拡散層を有する集積回
路の製造工程断面図である。まず、図３（ａ）に示すよ
うに、Ｐ型基板（１）の表面に酸化膜（２ａ）を形成し
その上に窒化膜（３）を形成する。次いで後の工程でト
ランジスタを形成する領域上にフォトレジスト（４ａ）
を形成し、フォトレジスト（４ａ）をマスクとして窒化
膜（３）をエッチング除去する。次に反転防止拡散層を
形成する領域以外をフォトレジスト（４ｂ）で被覆し、
基板と同一導電型のＰ＋イオンを注入する（点線部
分）。
【０００５】次に、図３（ｂ）に示すように、フォトレ
ジスト（４ｃ）（４ｃ´）をマスクとしボンデングパッ
トの形成する領域の下のみに基板と異なる導電型のＮ＋
イオンを注入する（点線部分）。次に、フォトレジスト
（４ｃ）（４ｃ´）を除去し、図３（ｃ）に示すよう
に、窒化膜（３）をマスクとしてフィールド酸化膜（２
ｂ）を形成する。このとき、フィールド酸化膜（２ｂ）
の形成と同時に、フィールド酸化膜（２ｂ）の下にボン
デングパット形成部には基板と異なるＮ＋拡散層（５
ｂ）、その他には基板と同じ導電型のＰ＋拡散層である
ガードリング（５ａ）が形成される。
ジスト（４ｃ）（４ｃ´）をマスクとしボンデングパッ
トの形成する領域の下のみに基板と異なる導電型のＮ＋
イオンを注入する（点線部分）。次に、フォトレジスト
（４ｃ）（４ｃ´）を除去し、図３（ｃ）に示すよう
に、窒化膜（３）をマスクとしてフィールド酸化膜（２
ｂ）を形成する。このとき、フィールド酸化膜（２ｂ）
の形成と同時に、フィールド酸化膜（２ｂ）の下にボン
デングパット形成部には基板と異なるＮ＋拡散層（５
ｂ）、その他には基板と同じ導電型のＰ＋拡散層である
ガードリング（５ａ）が形成される。
【０００６】次に、窒化膜（３）を除去した後、図３
（ｄ）に示すように、ゲート多結晶シリコン（７）、ソ
ース・ドレイン拡散層（５ｃ）、層間絶縁膜（６）、配
線アルミニウム（８）、ボンディングパット（８ａ）、
パッシペーション膜（９）を逐次形成する。この図３
（ｄ）のように、ボンディングパット下の構造はＰ型基
板にＮ型拡散層が形成されているもので、この集積回路
を動作させる場合、基板は接地電位とし、集積回路には
正電位を加えて動作させる。従ってもしボンディングパ
ット下のフィールド酸化膜及び層間絶縁膜にクラックが
発生したとしても、前記Ｎ型拡散層は正電位にバイアス
され、Ｐ型基板は接地電位であるから、このＰＮ接合は
逆バイアスとなり、リーク経路を遮断することができる
ものである。
（ｄ）に示すように、ゲート多結晶シリコン（７）、ソ
ース・ドレイン拡散層（５ｃ）、層間絶縁膜（６）、配
線アルミニウム（８）、ボンディングパット（８ａ）、
パッシペーション膜（９）を逐次形成する。この図３
（ｄ）のように、ボンディングパット下の構造はＰ型基
板にＮ型拡散層が形成されているもので、この集積回路
を動作させる場合、基板は接地電位とし、集積回路には
正電位を加えて動作させる。従ってもしボンディングパ
ット下のフィールド酸化膜及び層間絶縁膜にクラックが
発生したとしても、前記Ｎ型拡散層は正電位にバイアス
され、Ｐ型基板は接地電位であるから、このＰＮ接合は
逆バイアスとなり、リーク経路を遮断することができる
ものである。
【０００７】
【発明が解決しようとする課題】上記の従来の半導体集
積回路の製造においては、図３に示す製造工程の（ｂ）
に示すように、パット下の逆導電型拡散層を形成するた
めに、すなわち、ボンデングパットの形成する領域の下
のみに基板と異なる導電型のＮ＋イオンを注入する（点
線部分）するために、マスクとしてフォトレジスト（４
ｃ）（４ｃ´）を形成する工程が必要であり、そしてイ
オンを注入するもので、逆導電型拡散層を持たない半導
体集積回路の製造工程に比較して、その分だけ、製造工
程が長くなるという問題があった。
積回路の製造においては、図３に示す製造工程の（ｂ）
に示すように、パット下の逆導電型拡散層を形成するた
めに、すなわち、ボンデングパットの形成する領域の下
のみに基板と異なる導電型のＮ＋イオンを注入する（点
線部分）するために、マスクとしてフォトレジスト（４
ｃ）（４ｃ´）を形成する工程が必要であり、そしてイ
オンを注入するもので、逆導電型拡散層を持たない半導
体集積回路の製造工程に比較して、その分だけ、製造工
程が長くなるという問題があった。
【０００８】
【課題を解決するための手段】本発明は、フィールド酸
化膜の下に反転防止用の基板と同一導電形の拡散層を有
し、前記反転防止用の拡散層のうちボンディングパット
の下だけは基板と異なる導電形の拡散層を有する半導体
集積回路の製造方法において、基板に酸化膜を形成し、
反転防止用の基板と同一導電形の拡散層を形成し、トラ
ンジスタ領域、フィールド酸化膜、反転防止拡散層、ゲ
ート電極、ソース、ドレイン拡散層、層間絶縁膜を形成
した後、フォトレジストを塗布し、デプレショントラン
ジスタのチャネル領域及びパット部分を除去し、その
後、ゲート電極またはフィールド酸化膜及び層間絶縁膜
を透過可能なエネルギーで基板と逆導電型を持つ不純物
をイオン注入し、デプレショントランジスタ及びパット
下の逆導電型拡散層を同時に形成する工程含むことを特
徴とする半導体集積回路の製造方法である。
化膜の下に反転防止用の基板と同一導電形の拡散層を有
し、前記反転防止用の拡散層のうちボンディングパット
の下だけは基板と異なる導電形の拡散層を有する半導体
集積回路の製造方法において、基板に酸化膜を形成し、
反転防止用の基板と同一導電形の拡散層を形成し、トラ
ンジスタ領域、フィールド酸化膜、反転防止拡散層、ゲ
ート電極、ソース、ドレイン拡散層、層間絶縁膜を形成
した後、フォトレジストを塗布し、デプレショントラン
ジスタのチャネル領域及びパット部分を除去し、その
後、ゲート電極またはフィールド酸化膜及び層間絶縁膜
を透過可能なエネルギーで基板と逆導電型を持つ不純物
をイオン注入し、デプレショントランジスタ及びパット
下の逆導電型拡散層を同時に形成する工程含むことを特
徴とする半導体集積回路の製造方法である。
【０００９】また本発明は、上記半導体集積回路の製造
方法において、イオン注入源がリンの場合に、ゲート電
極またはフィールド酸化膜及び層間絶縁膜を透過可能な
注入エネルギーがおよそ１．１ＭｅＶ〜１．４ＭｅＶで
あることを特徴とする半導体集積回路の製造方法であ
る。
方法において、イオン注入源がリンの場合に、ゲート電
極またはフィールド酸化膜及び層間絶縁膜を透過可能な
注入エネルギーがおよそ１．１ＭｅＶ〜１．４ＭｅＶで
あることを特徴とする半導体集積回路の製造方法であ
る。
【００１０】
【作用】本発明においては、半導体集積回路内部のデプ
レショントランジスタのチャネル領域に行なうイオン注
入を層間絶縁膜及びゲート電極を透過するような高いエ
ネルギーで注入することにより、この際に同時にパット
下領域に層間絶縁膜及びフィールド酸化膜を透過して逆
導電型拡散層を形成することにより、専用のフォト・レ
ジスト工程を追加せずにパット下に逆導電型拡散層を形
成することができるものである。
レショントランジスタのチャネル領域に行なうイオン注
入を層間絶縁膜及びゲート電極を透過するような高いエ
ネルギーで注入することにより、この際に同時にパット
下領域に層間絶縁膜及びフィールド酸化膜を透過して逆
導電型拡散層を形成することにより、専用のフォト・レ
ジスト工程を追加せずにパット下に逆導電型拡散層を形
成することができるものである。
【００１１】
【実施例】本発明の実施例を図を参照して説明する。 ［実施例１］図１（ａ）〜（ｅ）は、本発明の第１の実
施例を示すもので、Ｐ型基板を用いた場合の製造工程断
面図である。まず、図１（ａ）のように、Ｐ型基板
（１）上に薄い酸化膜（２ａ）を形成し、その上に窒化
膜を形成する。次にフォトレジストを塗布し、露光、現
像を行うことによって、その後の工程でトランジスタを
形成する領域のみにフォトレジスト（４ａ）を残す。さ
らに、このフォトレジスト（４ａ）をマスクにして窒化
膜（３）をエッチングする。
施例を示すもので、Ｐ型基板を用いた場合の製造工程断
面図である。まず、図１（ａ）のように、Ｐ型基板
（１）上に薄い酸化膜（２ａ）を形成し、その上に窒化
膜を形成する。次にフォトレジストを塗布し、露光、現
像を行うことによって、その後の工程でトランジスタを
形成する領域のみにフォトレジスト（４ａ）を残す。さ
らに、このフォトレジスト（４ａ）をマスクにして窒化
膜（３）をエッチングする。
【００１２】次に、図１（ｂ）に示すように、フォトレ
ジストを塗布し、露光、現像によって、後工程でフィー
ルド領域となる部分を除去し、フォトレジスト（４ｂ）
にする。さらに、このフォトレジスト（４ｂ）をマスク
として、反転防止用の拡散層をイオン注入する（点線部
分）。次に、フォトレジスト（４ａ）、（４ｂ）を除去
した後、図１（ｃ）に示すように、窒化膜（３）をマス
クとして選択酸化を行うことによってフィールド酸化膜
（２ｂ）を形成する。このとき同時に反転防止用の拡散
層（５ａ）を活性化する。
ジストを塗布し、露光、現像によって、後工程でフィー
ルド領域となる部分を除去し、フォトレジスト（４ｂ）
にする。さらに、このフォトレジスト（４ｂ）をマスク
として、反転防止用の拡散層をイオン注入する（点線部
分）。次に、フォトレジスト（４ａ）、（４ｂ）を除去
した後、図１（ｃ）に示すように、窒化膜（３）をマス
クとして選択酸化を行うことによってフィールド酸化膜
（２ｂ）を形成する。このとき同時に反転防止用の拡散
層（５ａ）を活性化する。
【００１３】次に、上述した図１（ｃ）までに形成され
たフィールド、トランジスタ領域各々に、図１（ｄ）に
示すように、ソース、ドレイン拡散層（５ｃ）、層間絶
縁膜（６）、ゲート電極（７）を形成し、その後、デプ
レショントランジスタ及びパット下に逆導電型拡散層を
形成するために、フォトレジストを塗布し、露光、現像
によってイオン注入する箇所、すなわちトランジスタの
チャネル領域と、パット部分だけフォトレジストを除去
した状態にフォトレジスト（４ｃ）を形成する。そして
フォトレジスト（４ｃ）をマスクとして、逆導電型拡散
層を形成するために高いエネルギーでイオン注入を行う
（点線部分）。
たフィールド、トランジスタ領域各々に、図１（ｄ）に
示すように、ソース、ドレイン拡散層（５ｃ）、層間絶
縁膜（６）、ゲート電極（７）を形成し、その後、デプ
レショントランジスタ及びパット下に逆導電型拡散層を
形成するために、フォトレジストを塗布し、露光、現像
によってイオン注入する箇所、すなわちトランジスタの
チャネル領域と、パット部分だけフォトレジストを除去
した状態にフォトレジスト（４ｃ）を形成する。そして
フォトレジスト（４ｃ）をマスクとして、逆導電型拡散
層を形成するために高いエネルギーでイオン注入を行う
（点線部分）。
【００１４】一般的に、ゲート電極及びフィールド酸化
膜の厚さはおよそ３５００〜４５００Å程度であり、ま
た層間絶縁膜は７０００〜９０００Å程度である。両者
を加えた膜厚は１０５００Å〜１３５００Å程程にな
る。例えば、注入源をリンとした場合に、この膜厚を透
過させるのに必要な注入エネルギーはおよそ１．１Ｍｅ
Ｖ〜１．４ＭｅＶである。またパット下の逆導電型拡散
層を形成するには、上述した図１（ｂ）〜（ｃ）の工程
で形成した反転防止拡散層の注入量を大幅に上回る逆導
電型不純物を注入しなければならないが、一般には、反
転防止拡散層の不純物濃度は１×１０１３／ｃｍ２程で
あり、１×１０１４／ｃｍ２の逆導電型不純物を注入す
ればよい。この注入層は一般的な不純物濃度の基板を用
いた時に、デプレショントランジスタを同時に形成する
には十分な注入量である。
膜の厚さはおよそ３５００〜４５００Å程度であり、ま
た層間絶縁膜は７０００〜９０００Å程度である。両者
を加えた膜厚は１０５００Å〜１３５００Å程程にな
る。例えば、注入源をリンとした場合に、この膜厚を透
過させるのに必要な注入エネルギーはおよそ１．１Ｍｅ
Ｖ〜１．４ＭｅＶである。またパット下の逆導電型拡散
層を形成するには、上述した図１（ｂ）〜（ｃ）の工程
で形成した反転防止拡散層の注入量を大幅に上回る逆導
電型不純物を注入しなければならないが、一般には、反
転防止拡散層の不純物濃度は１×１０１３／ｃｍ２程で
あり、１×１０１４／ｃｍ２の逆導電型不純物を注入す
ればよい。この注入層は一般的な不純物濃度の基板を用
いた時に、デプレショントランジスタを同時に形成する
には十分な注入量である。
【００１５】次いで、パット下に逆導電型拡散層を形成
した（フィールド酸化膜（２ｂ）下のボンデングパット
（８ａ）形成部にＰ＋基板（１）と異なるＮ＋拡散層
（５ｂ）を形成）後に、図１（ｅ）の完成断面図に示す
ように、アルミニウム配線（８）、ボンデングパット
（８ａ）及びパッシベーション膜（９）を形成する。
した（フィールド酸化膜（２ｂ）下のボンデングパット
（８ａ）形成部にＰ＋基板（１）と異なるＮ＋拡散層
（５ｂ）を形成）後に、図１（ｅ）の完成断面図に示す
ように、アルミニウム配線（８）、ボンデングパット
（８ａ）及びパッシベーション膜（９）を形成する。
【００１６】［実施例２］図２（ａ）〜（ｅ）は、本発
明の第２の実施例を示すもので、Ｎ型基板を用いた場合
の製造工程断面図である。この第２の実施例は、上記第
１の実施例とＰ型、Ｎ型が各々全て反転するだけで、製
造工程は図１と同様である。すなわち、図２（ａ）のよ
うに、Ｎ型基板（１）上に薄い酸化膜（２ａ）を形成
し、窒化膜を形成し、フォトレジストを塗布し、露光、
現像を行うことによって、将来トランジスタを形成する
領域のみにフォトレジスト（４ａ）を残し、フォトレジ
スト（４ａ）をマスクにして窒化膜（３）をエッチング
する。
明の第２の実施例を示すもので、Ｎ型基板を用いた場合
の製造工程断面図である。この第２の実施例は、上記第
１の実施例とＰ型、Ｎ型が各々全て反転するだけで、製
造工程は図１と同様である。すなわち、図２（ａ）のよ
うに、Ｎ型基板（１）上に薄い酸化膜（２ａ）を形成
し、窒化膜を形成し、フォトレジストを塗布し、露光、
現像を行うことによって、将来トランジスタを形成する
領域のみにフォトレジスト（４ａ）を残し、フォトレジ
スト（４ａ）をマスクにして窒化膜（３）をエッチング
する。
【００１７】次に、図２（ｂ）のように、フォトレジス
トを塗布し、露光、現像によって、後工程でフィールド
領域となる部分を除去し、フォトレジスト（４ｂ）に
し、これをマスクとして、反転防止用の拡散層をイオン
注入する（点線部分）。次に、フォトレジスト（４
ａ）、（４ｂ）を除去し、図２（ｃ）のように、窒化膜
（３）をマスクとして選択酸化を行いフィールド酸化膜
（２ｂ）を形成し、同時に反転防止用の拡散層（５ａ）
を活性化する。次いで図１（ｄ）のように、ソース、ド
レイン拡散層（５ｃ）、層間絶縁膜（６）、ゲート電極
（７）を形成し、その後、デプレショントランジスタ及
びパット下に逆導電型拡散層を形成するために、フォト
レジスト（４ｃ）をマスクとして、逆導電型拡散層を形
成するために高いエネルギーでイオン注入を行う（点線
部分）。
トを塗布し、露光、現像によって、後工程でフィールド
領域となる部分を除去し、フォトレジスト（４ｂ）に
し、これをマスクとして、反転防止用の拡散層をイオン
注入する（点線部分）。次に、フォトレジスト（４
ａ）、（４ｂ）を除去し、図２（ｃ）のように、窒化膜
（３）をマスクとして選択酸化を行いフィールド酸化膜
（２ｂ）を形成し、同時に反転防止用の拡散層（５ａ）
を活性化する。次いで図１（ｄ）のように、ソース、ド
レイン拡散層（５ｃ）、層間絶縁膜（６）、ゲート電極
（７）を形成し、その後、デプレショントランジスタ及
びパット下に逆導電型拡散層を形成するために、フォト
レジスト（４ｃ）をマスクとして、逆導電型拡散層を形
成するために高いエネルギーでイオン注入を行う（点線
部分）。
【００１８】次いで、パット下に逆導電型拡散層を形成
した後に、図２（ｅ）のように、アルミニウム配線
（８）、ボンデングパット（８ａ）及びパッシベーショ
ン膜（９）を形成する。なお、この場合、基板は接地電
位ではなく、電源電圧電位に接続され、パットにはそれ
よりも低い電圧が加わった状態で動作する。従ってパッ
ト下クラックが発生した場合でもその下のＰＮ接合はや
はり逆バイアスとなる。
した後に、図２（ｅ）のように、アルミニウム配線
（８）、ボンデングパット（８ａ）及びパッシベーショ
ン膜（９）を形成する。なお、この場合、基板は接地電
位ではなく、電源電圧電位に接続され、パットにはそれ
よりも低い電圧が加わった状態で動作する。従ってパッ
ト下クラックが発生した場合でもその下のＰＮ接合はや
はり逆バイアスとなる。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
パット下の逆導電型拡散層を集積回路内部のデプレショ
ントランジスタを形成するフォトレジスト−イオン注入
工程で同時に形成するため、逆導電型拡散層を形成する
専用のフォトレジスト−イオン注入工程が不要となり、
短期間に信頼性の高い半導体集積回路を製造できるとい
う効果を奏するものである。
パット下の逆導電型拡散層を集積回路内部のデプレショ
ントランジスタを形成するフォトレジスト−イオン注入
工程で同時に形成するため、逆導電型拡散層を形成する
専用のフォトレジスト−イオン注入工程が不要となり、
短期間に信頼性の高い半導体集積回路を製造できるとい
う効果を奏するものである。
【図１】本発明の第１の実施例の製造工程を示す図。
【図２】本発明の第２の実施例の製造工程を示す図。
【図３】従来技術の製造工程を示す図。
１ 基板 ２ａ 酸化膜 ２ｂ フィールド酸化膜 ３ 窒化膜 ４ａ、４ｂ、４ｃ フォトレジスト ５ａ 基板と同一導電型の拡散層（ガードリング） ５ｂ 基板と異なる導電型の拡散層 ５ｃ ソース、ドレイン拡散層 ６ 層間絶縁膜 ７ ゲート電極 ８ 配線アルミニウム ８ａ ボンディングパット ９ パッシベーション膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−66963（ＪＰ，Ａ) 特開 平４−333248（ＪＰ，Ａ) 特開 平３−280441（ＪＰ，Ａ) 特開 昭63−166273（ＪＰ，Ａ) 特開 昭59−210667（ＪＰ，Ａ) 特開 昭52−28265（ＪＰ，Ａ) 特開 昭49−115276（ＪＰ，Ａ) 特開 昭57−166039（ＪＰ，Ａ) 実開 昭61−131856（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】 フィールド酸化膜の下に反転防止用の基
板と同一導電形の拡散層を有し、前記反転防止用の拡散
層のうちボンディングパットの下だけは基板と異なる導
電形の拡散層を有する半導体集積回路の製造方法におい
て、基板に酸化膜を形成し、反転防止用の基板と同一導
電形の拡散層を形成し、トランジスタ領域、フィールド
酸化膜、反転防止拡散層、ゲート電極、ソース、ドレイ
ン拡散層、層間絶縁膜を形成した後、フォトレジストを
塗布し、デプレショントランジスタのチャネル領域及び
パット部分を除去し、その後、ゲート電極またはフィー
ルド酸化膜及び層間絶縁膜を透過可能なエネルギーで基
板と逆導電型を持つ不純物をイオン注入し、デプレショ
ントランジスタ及びパット下の逆導電型拡散層を同時に
形成する工程含むことを特徴とする半導体集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136171A JP2713232B2 (ja) | 1995-05-10 | 1995-05-10 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7136171A JP2713232B2 (ja) | 1995-05-10 | 1995-05-10 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08306733A JPH08306733A (ja) | 1996-11-22 |
| JP2713232B2 true JP2713232B2 (ja) | 1998-02-16 |
Family
ID=15168991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7136171A Expired - Lifetime JP2713232B2 (ja) | 1995-05-10 | 1995-05-10 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713232B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016062967A (ja) | 2014-09-16 | 2016-04-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466963A (en) * | 1987-09-07 | 1989-03-13 | Nec Corp | Semiconductor integrated circuit |
-
1995
- 1995-05-10 JP JP7136171A patent/JP2713232B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08306733A (ja) | 1996-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4342149A (en) | Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| JP4066574B2 (ja) | 半導体装置の製造方法 | |
| JP3304621B2 (ja) | 半導体装置の製造方法 | |
| JP2713232B2 (ja) | 半導体集積回路の製造方法 | |
| JPH07326595A (ja) | 半導体装置の製造方法 | |
| JP2730535B2 (ja) | 半導体装置の製造方法 | |
| JP3141446B2 (ja) | 半導体装置の製造方法 | |
| US6207996B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003124303A (ja) | 半導体素子の製造方法 | |
| JPS6237547B2 (ja) | ||
| JP3439415B2 (ja) | 半導体装置の製造方法 | |
| JP2924395B2 (ja) | 半導体装置の製造方法 | |
| JPH0897212A (ja) | 半導体装置の製造方法 | |
| JP3363675B2 (ja) | 半導体装置の製造方法 | |
| JPH0355850A (ja) | 半導体装置の製造方法 | |
| JPS6146062A (ja) | ラテラルトランジスタ半導体装置の製造方法 | |
| JP3218777B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01308067A (ja) | 半導体装置 | |
| JPH0758330A (ja) | 電力用ｍｏｓ型半導体装置 | |
| JPH04246862A (ja) | 半導体集積回路及び半導体集積回路製造方法 | |
| JPH0422345B2 (ja) | ||
| JPS58175843A (ja) | 半導体集積回路の製造方法 | |
| JP3123598B2 (ja) | Ｌｓｉ及びその製造方法 | |
| JPH0695550B2 (ja) | 半導体装置 |