JP2002076270A - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法

Info

Publication number
JP2002076270A
JP2002076270A JP2000254388A JP2000254388A JP2002076270A JP 2002076270 A JP2002076270 A JP 2002076270A JP 2000254388 A JP2000254388 A JP 2000254388A JP 2000254388 A JP2000254388 A JP 2000254388A JP 2002076270 A JP2002076270 A JP 2002076270A
Authority
JP
Japan
Prior art keywords
compound semiconductor
conductivity type
diffusion resistance
layer
resistance layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000254388A
Other languages
English (en)
Inventor
Hiroyuki Kubo
博之 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000254388A priority Critical patent/JP2002076270A/ja
Publication of JP2002076270A publication Critical patent/JP2002076270A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 化合物半導体装置に形成された拡散抵抗層の
抵抗値を高め、なおかつ特性を安定させる。 【解決手段】化合物半導体装置1の表面にP型のイオン
を注入することによってP型拡散抵抗層3を形成し、N
型のイオンを注入することにより、P型拡散抵抗層3の
周囲を囲むようにN型島領域4を形成し、P型拡散抵抗
層3の表面にN型のイオンを注入することにより、P型
拡散抵抗層3の表面部分を極性的にキャンセルしてキャ
ンセル層5を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は拡散抵抗層が設けら
れた化合物半導体装置及びその製造方法に関し、特に拡
散抵抗層の高抵抗化を図った化合物半導体装置及びその
製造方法に関する。
【0002】
【従来の技術】近年、各種電子機器の小型化及び多機能
化に伴い、それに使用される各種化合物半導体装置の小
型化も急速に進められている。化合物半導体装置の小型
化に必要な要素の1つは、その化合物半導体装置に形成
される各種素子の小型化であり、特に、高抵抗化による
抵抗素子の小型化は、その重要課題の1つである。
【0003】化合物半導体装置では、その基板表面に不
純物を注入することによって形成された不純物拡散層を
抵抗素子として利用する場合が多く、その高抵抗化を図
る手段としては、その不純物拡散層に注入する不純物の
濃度を下げる方法、マスク寸法によって不純物拡散層の
線幅を狭くする方法等がある。
【0004】
【発明が解決しようとする課題】しかし、従来の化合物
半導体装置において不純物拡散層に注入する不純物の濃
度を下げた場合、不純物拡散層とその不純物拡散層が形
成されている化合物半導体基板との電位差によって、不
純物の濃度が低い不純物拡散層側に空乏層が広がり、不
純物拡散層の抵抗値が不安定になってしまうという問題
点がある。
【0005】また、マスク寸法によって不純物拡散層の
線幅を狭くした場合、この不純物拡散層に高い電圧を印
加した際にその電流値が飽和し、電圧と電流値との線形
性が失われることとなるため、印加する電圧によって抵
抗値が変動してしまうという問題点がある。
【0006】さらに、従来の化合物半導体装置における
不純物拡散層は、その表面に設けられる層間絶縁層の形
成時における薬品処理やCVD(chemical vapor depos
ition)のプラズマによってダメージを受け、その抵抗
値が変動してしまう場合があるという問題点がある。
【0007】本発明はこのような点に鑑みてなされたも
のであり、抵抗層の抵抗値が高く、特性が安定した化合
物半導体装置を提供することを目的とする。また、本発
明の他の目的は、抵抗層の抵抗値が高く、特性が安定し
た化合物半導体装置の製造方法を提供することである。
【0008】
【課題を解決するための手段】本発明では上記課題を解
決するために、拡散抵抗層が設けられた化合物半導体装
置において、ベース基板である化合物半導体基板と、前
記化合物半導体基板の表面に第1の導電型のイオンを注
入することによって形成された第1導電型拡散抵抗層
と、前記化合物半導体基板の表面に前記第1の導電型の
イオンとは極性が逆の第2の導電型のイオンを注入し、
前記第1導電型拡散抵抗層の周囲を囲むように形成され
た第2導電型島領域と、前記第1導電型拡散抵抗層の表
面に前記第2の導電型のイオンを注入し、前記第2導電
型拡散抵抗層の表面部分を極性的にキャンセルしたキャ
ンセル層とを有することを特徴とする化合物半導体装置
が提供される。
【0009】化合物半導体基板はベース基板となり、第
1導電型拡散抵抗層は、抵抗層として機能し、第2導電
型島領域は、電圧が印加されることにより、第1導電型
拡散抵抗層との接合部分付近に空乏層を生じ、第1導電
型拡散抵抗層に対する化合物半導体基板の電位の影響を
抑制し、キャンセル層は、層間絶縁層の形成時における
薬品処理やCVDのプラズマによるダメージを防止す
る。
【0010】また、拡散抵抗層が設けられた化合物半導
体装置の製造方法において、前記化合物半導体基板の表
面に第1の導電型のイオンを注入し、第1導電型拡散抵
抗層を形成する拡散抵抗層形成工程と、前記化合物半導
体基板の表面に前記第1の導電型のイオンとは極性が逆
の第2の導電型のイオンを注入し、前記第1導電型拡散
抵抗層の周囲を囲む第2導電型島領域を形成する島領域
形成工程と、前記第1導電型拡散抵抗層の表面に前記第
2の導電型のイオンを注入し、前記第2導電型拡散抵抗
層の表面部分を極性的にキャンセルしたキャンセル層を
形成するキャンセル層形成工程とを有することを特徴と
する化合物半導体装置の製造方法が提供される。
【0011】このようにすることにより、抵抗層の抵抗
値が高く、特性が安定した化合物半導体装置を製造する
ことが可能となる。
【0012】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図1は、本形態における化合物半
導体装置1の構成を示した断面図である。
【0013】化合物半導体装置1は、ベース基板である
化合物半導体基板2、化合物半導体基板2の表面に第1
の導電型であるP型のイオンを注入することによって形
成された第1導電型拡散抵抗層であるP型拡散抵抗層
3、化合物半導体基板2の表面に第1の導電型のイオン
とは極性が逆の第2の導電型であるN型のイオンを注入
し、第1導電型拡散抵抗層の周囲を囲むように形成され
た第2導電型島領域であるN型島領域4、第1導電型拡
散抵抗層の表面に第2の導電型のイオンを注入し、第2
導電型拡散抵抗層の表面部分を極性的にキャンセルした
キャンセル層5、第1導電型拡散抵抗層と電気的に接続
される第1の入出力端子層であるPコンタクト層8、電
極配線10及び導電層14、及び第2の入出力端子層で
あるPコンタクト層9、電極配線11及び導電層15、
第2導電型島領域に電圧を印加する電極層であるNコン
タクト層6、合金層12及び電極配線16、及び表面に
形成される層間絶縁層である層間絶縁膜7、13によっ
て構成されている。
【0014】化合物半導体基板2は、GaAs等の化合
物半導体であり、P型拡散抵抗層3は、この化合物半導
体基板2にMg等のP型イオンを注入した層、N型島領
域4は、Si等のN型イオンを注入した層、キャンセル
層5は、P型拡散抵抗層3にSi等のN型イオンを注入
した層である。Nコンタクト層6は、N型島領域4にS
i等のN型イオンを拡散した層であり、Pコンタクト層
8、9は、P型拡散抵抗層3に、Zn等のP型イオンを
注入した層である。また、電極配線10、11、導電層
14、15及び電極配線16は、Ti/Pt/Au等の
金属であり、合金層12は、AuGe/Ni等の金属で
あり、それぞれ蒸着、スパッタ等の方法によって形成さ
れる。層間絶縁膜7、13は、SiN等の絶縁体であ
り、CVD等の方法によって形成される。
【0015】ここで、P型拡散抵抗層3は、Pコンタク
ト層8、9と電気的に接続され、Pコンタクト層8は電
極配線10と、電極配線10は導電層14と、Pコンタ
クト層9は電極配線11と、電極配線11は導電層15
と、それぞれ電気的に接続されている。また、N型島領
域4は、Nコンタクト層6と電気的に接続され、Nコン
タクト層6は合金層12と、合金層12は電極配線16
と、それぞれ電気的に接続されている。
【0016】次に、化合物半導体装置1の製造工程につ
いて説明する。化合物半導体装置1の製造工程は、ベー
ス基板である化合物半導体基板2の表面に保護膜を形成
する保護膜形成工程、化合物半導体基板2の表面に第1
の導電型であるP型のイオンを注入し、第1導電型拡散
抵抗層であるP型拡散抵抗層3を形成する拡散抵抗層形
成工程、化合物半導体基板2の表面に第1の導電型のイ
オンとは極性が逆の第2の導電型であるN型のイオンを
注入し、第1導電型拡散抵抗層の周囲を囲む第2導電型
島領域であるN型島領域4を形成する島領域形成工程、
第1導電型拡散抵抗層の表面に第2の導電型のイオンを
注入し、第2導電型拡散抵抗層の表面部分を極性的にキ
ャンセルしたキャンセル層を形成するキャンセル層形成
工程、及び第1導電型拡散抵抗層と電気的に接続される
第1の入出力端子層及び第2の入出力端子層と、第2導
電型島領域に電圧を印加する電極層とを形成する電極形
成工程によって構成される。以下、これらの工程につい
て順次説明を行っていく。
【0017】保護膜形成工程について説明する。図2の
(a)は、保護膜形成工程によって保護膜であるスルー
膜17が形成された様子を示した断面図である。
【0018】スルー膜17はSiN等の絶縁膜であり、
CVD等の方法を用い、化合物半導体基板2の表面に5
0nm程度の厚みで形成する。スルー膜17が形成され
ると、次に、拡散抵抗層形成工程に移る。
【0019】図2の(b)は、拡散抵抗膜形成工程によ
ってP型拡散抵抗層3が形成された様子を示した断面図
である。P型拡散抵抗層3の形成を行う場合、まず、P
型拡散抵抗層3が形成される領域をパターンニングする
ためのレジスト18aをフォトリソグラフィー(photol
ithography)によって形成する。レジスト18aが形成
されると、そのレジスト18aをマスクとし、化合物半
導体基板2に対してP型イオンを2×1014(個/cm
2)程度注入し、P型拡散抵抗層3を形成する。
【0020】P型拡散抵抗層3が形成されると、次に、
島領域形成工程に移る。図2の(c)は、島領域形成工
程によってN型島領域4が形成された様子を示した断面
図である。
【0021】N型島領域4の形成を行う場合、まず、ウ
エット或いはドライエッチングによってレジスト18a
を除去し、代わりに、N型島領域4が形成される領域を
パターンニングするためのレジスト18bをフォトリソ
グラフィーによって形成する。ここで形成されるレジス
ト18bのパターンは、レジスト18aのパターンより
も広めに形成され、このレジスト18bをマスクとし、
化合物半導体基板2に対し、N型イオンを1×10
13(個/cm2)程度注入する。ここでのN型イオンの
注入は、注入されたN型イオンの濃度の化合物半導体基
板2におけるピーク位置が、拡散抵抗膜形成工程におい
て注入されたP型イオンの濃度のピーク位置よりも深く
なるように注入エネルギーを調整して行う。これによ
り、N型島領域4は、P型拡散抵抗層3の周囲を囲むよ
うに形成されることとなる。
【0022】N型島領域4が形成されると、次に、キャ
ンセル層形成工程に移る。図2の(d)は、キャンセル
層形成工程によってキャンセル層5が形成された様子を
示した断面図である。
【0023】キャンセル層5の形成は、レジスト18b
をマスクとし、P型拡散抵抗層3に対してN型イオンを
注入し、P型拡散抵抗層3に注入されたP型イオンをキ
ャンセルすることによって行われる。ここでのN型イオ
ンの注入は、注入されたN型イオンの濃度の化合物半導
体基板2におけるピーク位置が、P型拡散抵抗層3にお
けるP型イオンの濃度のピーク位置よりも浅くなるよう
にエネルギーを調整し、P型拡散抵抗層3よりも高濃度
のN型イオンを注入することによって行われる。なお、
図2の(d)では、島領域形成工程で用いたレジスト1
8bを、キャンセル層5のマスクとして利用することと
したが、島領域形成工程で用いたレジスト18bをウエ
ット或いはドライエッチングし、キャンセル層5形成の
ためのレジストを新たに形成することとしてもよい。
【0024】キャンセル層5が形成されると、次に電極
形成工程に移る。図3〜図5は、電極形成工程における
化合物半導体装置1の断面図である。まず、ウエット或
いはドライエッチングによってレジスト18bを除去
し、代わりに、P型拡散抵抗層3とN型島領域4とのp
n接合を逆バイアスにする電圧が印加されるNコンタク
ト層6が形成される領域がパターンニングされたレジス
ト18cをフォトリソグラフィーによって形成する。そ
して、そのレジスト18cをマスクとし、N型イオンを
150keV程度の注入エネルギーで、3.5×1013
(個/cm2)程度注入する(図3の(a))。
【0025】次に、ウエット或いはドライエッチングに
よってレジスト18c及びスルー膜17を除去した後、
800℃程度の温度によって熱処理を行い、注入したイ
オンを活性化させる(図3の(b))。
【0026】注入したイオンの活性化後、CVD等の方
法により、その表面に層間絶縁膜7を300nm程度成
膜する(図3の(c))。この際、前述のキャンセル層
形成工程で形成されたキャンセル層5によって、P型拡
散抵抗層3の表面が保護された状態となっているため、
層間絶縁膜7形成時における薬品処理やCVDのプラズ
マのダメージによってP型拡散抵抗層3が損傷すること
を防止し、その損傷により、P型拡散抵抗層3の抵抗値
が変動してしまうことを抑制することが可能となる。
【0027】層間絶縁膜7の形成後、さらにその表面
に、P型拡散抵抗層3の入出力部となるPコンタクト層
8、9の領域がパターンニングされたレジスト18dを
フォトリソグラフィーによって形成し、このレジスト1
8dをマスクとして層間絶縁膜7をウエット或いはドラ
イエッチングし、電極配線取り出し部21a、21bを
形成する(図3の(d))。
【0028】次に、レジスト18dをウエット或いはド
ライエッチングにより除去し、その後、電極配線取り出
し部21a、21bから600℃程度の温度でP型イオ
ンを拡散することにより、Pコンタクト層8、9を形成
する(図4の(a))。
【0029】Pコンタクト層8、9の形成後、蒸着、ス
パッタ等の方法により、Ti/Pt/Au等の金属を、
30nm/50nm/200nm程度の厚みに半導体基
板全体に堆積させ、さらに、堆積させたTi/Pt/A
u等の金属の電極配線取り出し部21a、21b付近以
外の部分をフォトリソグラフィー、イオンミング等の方
法によって除去し、電極配線10、11を形成する(図
4の(b))。
【0030】電極配線10、11の形成後、Nコンタク
ト層6の領域がパターニングされたレジスト18eをフ
ォトリソグラフィーによって形成し、このレジスト18
eをマスクとして、ウエット或いはドライエッチングに
よって層間絶縁膜7を除去し、Nコンタクト層6の電極
配線取り出し部22を形成する(図4の(c))。
【0031】電極配線取り出し部22の形成後、ウエッ
ト或いはドライエッチングによってレジスト18eを除
去する。その後、蒸着、スパッタ等の方法によってAu
Ge/Ni等の金属を170nm/40nmの厚みで半
導体基板全体に堆積し、リフトオフ等の方法で電極配線
取り出し部22以外の金属を除去した後、480℃程度
の温度で熱処理を行い、Nコンタクト層6とのコンタク
ト抵抗を低減させることにより合金層12を形成する
(図4の(d))。
【0032】合金層12の形成後、CVD等の方法によ
り、半導体基板全体に層間絶縁膜13を200nm程度
成膜する(図5の(a))。層間絶縁膜13の成膜後、
導体層及び電極配線を形成する領域がパターンニングさ
れたレジストをマスクにして、層間絶縁層13をウエッ
ト或いはドライエッチングする(図5の(b))。
【0033】その後、蒸着、スパッタ等の方法で、Ti
/Pt/Au等の金属を50nm/50nm/600n
m程度の厚みで半導体基板全体に堆積させ、フォトリソ
グラフィー、イオンミング等の方法により、不要な部分
を除去し、導体層14、15及び電極配線16を形成す
る(図5の(c))。
【0034】次に、化合物半導体装置1の動作について
説明する。電極配線16には、P型拡散抵抗層3とN型
島領域4とのpn接合を逆バイアスにする電圧が印加さ
れ、これにより、P型拡散抵抗層3とN型島領域4との
接合部分において空乏層が広がる。この空乏層により、
化合物半導体基板2の電位によるP型拡散抵抗層3への
影響を低減させることが可能となり、P型拡散抵抗層3
に注入されたイオン濃度が低い場合であっても、P型拡
散抵抗層3の抵抗値を安定させることができる。
【0035】また、空乏層の幅は、P型拡散抵抗層3と
N型島領域4との電位差によって決まるため、この空乏
層は、注入されたイオンの密度が低いN型島領域4側に
広がり、P型拡散抵抗層3側にはほとんど広がらない。
そのため、この空乏層の影響によるP型拡散抵抗層3の
抵抗値の変動も少ない。
【0036】このように、本形態では、化合物半導体基
板1の表面にP型のイオンを注入することによってP型
拡散抵抗層3を形成し、N型のイオンを注入することに
より、P型拡散抵抗層3の周囲を囲むようにN型島領域
4を形成することとしたため、N型島領域4に電圧を印
加し、P型拡散抵抗層3とN型島領域4とのpn接合を
逆バイアスにすることにより、P型拡散抵抗層3とN型
島領域4との接合部分において空乏層が広がり、この空
乏層により、化合物半導体基板2の電位によるP型拡散
抵抗層3への影響を低減させることが可能となり、P型
拡散抵抗層3に注入されたイオン濃度が低い場合であっ
ても、P型拡散抵抗層3の抵抗値を安定させることがで
きる。これにより、抵抗値が高く、特性が安定したP型
拡散抵抗層3を形成することが可能となる。
【0037】また、P型拡散抵抗層3の表面にN型のイ
オンを注入することにより、P型拡散抵抗層3の表面部
分を極性的にキャンセルしてキャンセル層5を形成する
こととしたため、層間絶縁膜7形成時における薬品処理
やCVDのプラズマのダメージによってP型拡散抵抗層
3が損傷することを防止し、その損傷により、P型拡散
抵抗層3の抵抗値が変動してしまうことを抑制すること
が可能となる。
【0038】
【発明の効果】以上説明したように本発明では、化合物
半導体基板の表面に第1の導電型のイオンを注入するこ
とによって第1導電型拡散抵抗層を形成し、第2の導電
型のイオンを注入することにより、第1導電型拡散抵抗
層の周囲を囲むように第2導電型島領域を形成すること
としたため、抵抗値が高く、特性が安定した抵抗層を形
成することが可能となる。
【0039】また、第1導電型拡散抵抗層の表面に第2
導電型のイオンを注入することにより、第1導電型拡散
抵抗層の表面部分を極性的にキャンセルしてキャンセル
層を形成することとしたため、層間絶縁膜形成時におけ
る薬品処理やCVDのプラズマのダメージによって第1
導電型拡散抵抗層が損傷することを防止し、その損傷に
より、第1導電型拡散抵抗層の抵抗値が変動してしまう
ことを抑制し、抵抗値が高く、特性が安定した抵抗層を
形成することが可能となる。
【図面の簡単な説明】
【図1】化合物半導体装置の構成を示した断面図であ
る。
【図2】(a)は、保護膜形成工程によって保護膜であ
るスルー膜が形成された様子を示した断面図、(b)
は、拡散抵抗膜形成工程によってP型拡散抵抗層が形成
された様子を示した断面図、(c)は、島領域形成工程
によってN型島領域が形成された様子を示した断面図、
(d)は、キャンセル層形成工程によってキャンセル層
が形成された様子を示した断面図である。
【図3】(a)〜(d)は、電極形成工程における化合
物半導体装置の断面図である。
【図4】(a)〜(d)は、電極形成工程における化合
物半導体装置の断面図である。
【図5】(a)〜(c)は、電極形成工程における化合
物半導体装置の断面図である。
【符号の説明】 1…化合物半導体装置、2…化合物半導体基板、3…P
型拡散抵抗層、4…N型島領域、5…キャンセル層、6
…Nコンタクト層、7、13…層間絶縁膜、8、9…P
コンタクト層、10、11…電極配線、14、15…導
電層、16…電極配線

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 拡散抵抗層が設けられた化合物半導体装
    置において、 ベース基板である化合物半導体基板と、 前記化合物半導体基板の表面に第1の導電型のイオンを
    注入することによって形成された第1導電型拡散抵抗層
    と、 前記化合物半導体基板の表面に前記第1の導電型のイオ
    ンとは極性が逆の第2の導電型のイオンを注入し、前記
    第1導電型拡散抵抗層の周囲を囲むように形成された第
    2導電型島領域と、 前記第1導電型拡散抵抗層の表面に前記第2の導電型の
    イオンを注入し、前記第2導電型拡散抵抗層の表面部分
    を極性的にキャンセルしたキャンセル層と、 を有することを特徴とする化合物半導体装置。
  2. 【請求項2】 前記第1導電型拡散抵抗層と電気的に接
    続される第1の入出力端子層及び第2の入出力端子層
    と、前記第2導電型島領域に、前記第1導電型拡散抵抗
    層と前記第2導電型島領域とのpn接合を逆バイアスに
    する電圧を印加する電極層とをさらに有することを特徴
    とする請求項1記載の化合物半導体装置。
  3. 【請求項3】 前記第2導電型島領域に注入された前記
    第2の導電型のイオンの濃度は、前記第1導電型拡散抵
    抗層に注入された前記第1の導電型のイオンの濃度より
    も低いことを特徴とする請求項1記載の化合物半導体装
    置。
  4. 【請求項4】 前記第1導電型拡散抵抗層は、前記化合
    物半導体基板の表面にP型のイオンが注入されたP型拡
    散抵抗層であり、前記第2導電型島領域は、前記化合物
    半導体基板の表面にN型のイオンが注入されたN型島領
    域であることを特徴とする請求項1記載の化合物半導体
    装置。
  5. 【請求項5】 拡散抵抗層が設けられた化合物半導体装
    置の製造方法において、 前記化合物半導体基板の表面に第1の導電型のイオンを
    注入し、第1導電型拡散抵抗層を形成する拡散抵抗層形
    成工程と、 前記化合物半導体基板の表面に前記第1の導電型のイオ
    ンとは極性が逆の第2の導電型のイオンを注入し、前記
    第1導電型拡散抵抗層の周囲を囲む第2導電型島領域を
    形成する島領域形成工程と、 前記第1導電型拡散抵抗層の表面に前記第2の導電型の
    イオンを注入し、前記第2導電型拡散抵抗層の表面部分
    を極性的にキャンセルしたキャンセル層を形成するキャ
    ンセル層形成工程と、 を有することを特徴とする化合物半導体装置の製造方
    法。
  6. 【請求項6】 ベース基板である化合物半導体基板の表
    面に保護膜を形成する保護膜形成工程をさらに有するこ
    とを特徴とする請求項5記載の化合物半導体装置の製造
    方法。
  7. 【請求項7】 前記第1導電型拡散抵抗層と電気的に接
    続される第1の入出力端子層及び第2の入出力端子層
    と、前記第2導電型島領域に、前記第1導電型拡散抵抗
    層と前記第2導電型島領域とのpn接合を逆バイアスに
    する電圧を印加する電極層とを形成する電極形成工程を
    さらに有することを特徴とする請求項5記載の化合物半
    導体装置の製造方法。
  8. 【請求項8】 前記第2導電型島領域に注入する前記第
    2の導電型のイオンの濃度は、前記第1導電型拡散抵抗
    層に注入する前記第1の導電型のイオンの濃度よりも低
    いことを特徴とする請求項5記載の化合物半導体装置の
    製造方法。
  9. 【請求項9】 前記第1導電型拡散抵抗層は、前記化合
    物半導体基板の表面にP型のイオンが注入されたP型拡
    散抵抗層であり、前記第2導電型島領域は、前記化合物
    半導体基板の表面にN型のイオンが注入されたN型島領
    域であることを特徴とする請求項5記載の化合物半導体
    装置の製造方法。
JP2000254388A 2000-08-24 2000-08-24 化合物半導体装置及びその製造方法 Pending JP2002076270A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000254388A JP2002076270A (ja) 2000-08-24 2000-08-24 化合物半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000254388A JP2002076270A (ja) 2000-08-24 2000-08-24 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2002076270A true JP2002076270A (ja) 2002-03-15

Family

ID=18743345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000254388A Pending JP2002076270A (ja) 2000-08-24 2000-08-24 化合物半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2002076270A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342897A (ja) * 2003-05-16 2004-12-02 Renesas Technology Corp 半導体装置
EP3193364A1 (en) * 2016-01-18 2017-07-19 Nexperia B.V. Apparatus and associated method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342897A (ja) * 2003-05-16 2004-12-02 Renesas Technology Corp 半導体装置
JP4583725B2 (ja) * 2003-05-16 2010-11-17 ルネサスエレクトロニクス株式会社 半導体装置
EP3193364A1 (en) * 2016-01-18 2017-07-19 Nexperia B.V. Apparatus and associated method
CN106992168A (zh) * 2016-01-18 2017-07-28 安世有限公司 装置及相关联方法
US10050101B2 (en) 2016-01-18 2018-08-14 Nexperia B.V. Apparatus and associated method
CN106992168B (zh) * 2016-01-18 2022-05-24 安世有限公司 装置及相关联方法

Similar Documents

Publication Publication Date Title
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
US20020008257A1 (en) Mosfet gate electrodes having performance tuned work functions and methods of making same
EP0881690B1 (fr) Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques
US7785974B2 (en) Methods of employing a thin oxide mask for high dose implants
US4561168A (en) Method of making shadow isolated metal DMOS FET device
KR20050094474A (ko) 반도체 소자 제조 방법
CN111370306A (zh) 晶体管的制作方法及全包围栅极器件结构
JP2004200445A (ja) 半導体装置およびその製造方法
JP2002076270A (ja) 化合物半導体装置及びその製造方法
US7060583B2 (en) Method for manufacturing a bipolar transistor having a polysilicon emitter
JPH08250484A (ja) 安定な砒素ドープ半導体素子の製造方法
US6667538B2 (en) Semiconductor device having semiconductor resistance element and fabrication method thereof
CN113488532A (zh) 一种p型氮化镓基器件的电极及其制备方法和用途
US9111756B2 (en) Integrated circuits with protected resistors and methods for fabricating the same
JP6055596B2 (ja) ホール素子
JP3205150B2 (ja) 半導体装置の製造方法
JP6641876B2 (ja) 半導体装置の製造方法
JP2005116725A (ja) 半導体装置及びその製造方法
CN110021561A (zh) 半导体装置及其形成方法
JP3156246B2 (ja) 電界効果型半導体装置並びに作製方法
KR101415599B1 (ko) Pn 접합 다이오드 제조방법
JP2835398B2 (ja) 電界効果トランジスタの製法
JP3651901B2 (ja) 横型バイポーラトランジスタの製造方法
KR19990056756A (ko) 아날로그 반도체 소자의 제조 방법
JPH03240281A (ja) GaAsホール素子