JP2004200445A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004200445A JP2004200445A JP2002367764A JP2002367764A JP2004200445A JP 2004200445 A JP2004200445 A JP 2004200445A JP 2002367764 A JP2002367764 A JP 2002367764A JP 2002367764 A JP2002367764 A JP 2002367764A JP 2004200445 A JP2004200445 A JP 2004200445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- etching
- effect transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 134
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000005669 field effect Effects 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 202
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 3
- 229910017401 Au—Ge Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002355 dual-layer Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910008812 WSi Inorganic materials 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
- H01L29/66871—Processes wherein the final gate is made after the formation of the source and drain regions in the active layer, e.g. dummy-gate processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/095—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being Schottky barrier gate field-effect transistors
Abstract
【課題】同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられたＦＥＴとｐｎ接合ダイオードとが構成された、半導体装置を能率的に製造できる方法を提供する。
【解決手段】半導体基板２上に、チャネル層３、エッチングストッパ層４、ｎ型兼用層、エッチングストッパ層６、ｐ型層７およびエッチングストッパ層８を形成し、ｐ型層７とエッチングストッパ層８を所定の領域においてエッチング除去し、ソース電極１２とドレイン電極１３とカソード電極１４を同時に形成し、ゲートリセス１５とゲート電極１９を形成するための開口１６とアノード電極形成のための開口１７とを有するマスク１８を形成し、エッチングストッパ層８でｐ型層７がエッチングされないようにしながら、ゲートリセス１５をエッチングにより形成し、次いで、ゲート電極とアノード電極とを同時に形成する。
【選択図】 図６
【解決手段】半導体基板２上に、チャネル層３、エッチングストッパ層４、ｎ型兼用層、エッチングストッパ層６、ｐ型層７およびエッチングストッパ層８を形成し、ｐ型層７とエッチングストッパ層８を所定の領域においてエッチング除去し、ソース電極１２とドレイン電極１３とカソード電極１４を同時に形成し、ゲートリセス１５とゲート電極１９を形成するための開口１６とアノード電極形成のための開口１７とを有するマスク１８を形成し、エッチングストッパ層８でｐ型層７がエッチングされないようにしながら、ゲートリセス１５をエッチングにより形成し、次いで、ゲート電極とアノード電極とを同時に形成する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関するもので、特に、同一半導体基板上に電界効果トランジスタとダイオードとが構成された、半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
同一半導体基板上に電界効果トランジスタ（ＦＥＴ）とダイオードとを構成するための技術として、たとえば、特開平８−３４０２１３号公報（特許文献１）に記載されたものや特開平８−２５５８３８号公報（特許文献２）に記載されたものなどがある。
【０００３】
特許文献１では、同一半導体基板上において、ショットキーダイオードのための活性層の一部をＦＥＴのための活性層と共通に形成することが記載されている。
【０００４】
他方、特許文献２では、同一半導体基板上において、ＰＩＮダイオードとＦＥＴとＨＢＴとを構成することが記載されている。ここでは、ＰＩＮダイオードとＦＥＴとＨＢＴとについて、それぞれ別に活性層を形成する方法が採用されている。
【０００５】
【特許文献１】
特開平８−３４０２１３号公報
【特許文献２】
特開平８−２５５８３８号公報
【０００６】
【発明が解決しようとする課題】
特許文献１によれば、ショットキーダイオードにおけるアノード電極のコンタクト層とＦＥＴにおけるドレインおよびソース電極のコンタクト層との共通化が図られるが、このようなコンタクト層を共通化するのみでは、活性層の成長工程について１層分しか省略することができず、そのため、工程の短縮効果およびコストダウン効果は未だ十分でない。また、特許文献１では、そこに開示される半導体装置の製造方法について明らかにされていないが、その製造方法において必要とされるであろうエッチング工程でのエッチング度合いのばらつきによって、ダイオードおよびＦＥＴの各特性についてのばらつきが大きくなることが予想される。
【０００７】
他方、特許文献２に記載の技術では、ダイオード、ＦＥＴおよびＨＢＴの各々のための活性層を、それぞれ、選択成長により形成するため、工程の短縮およびコストダウンについては十分とは言えない。
【０００８】
ところで、ＦＥＴのための活性層とダイオードのための活性層を一部共通化するだけでなく、製造工程数の削減のためには、ＦＥＴのための電極（ゲート電極、ドレイン電極およびソース電極）の少なくとも１つとダイオードのための電極（アノード電極およびカソード電極）の少なくとも１つとを、できれば同時に形成したいという要求がある。
【０００９】
なお、ショットキー接合をゲート電極に用いたＦＥＴとショットキー接合を有するダイオードとを、同一半導体基板上に構成する場合には、共通の活性層を備えていることから、上述のような要望を比較的容易に満たすことができる。
【００１０】
これに対して、同一半導体基板上に、ショットキー接合をゲート電極に用い、しかもゲートリセスが設けられたＦＥＴと、ｐｎ接合ダイオードとを構成する場合には、上述の場合に比べて、ＦＥＴのための電極とダイオードのための電極とを同時に形成することは、以下の理由により、それほど容易ではない。
【００１１】
すなわち、ＦＥＴにおけるコンタクト層上に形成されるドレイン電極およびソース電極を形成するに際して、コンタクト層と同じｎ型層上に形成されるダイオードのためのカソード電極を同時に形成することは、これら電極がともにｎ型層に対してオーミック電極であるため、同じ金属を用いて容易に実現化することができるが、ショットキー電極であるゲート電極やダイオードのためのｐ型層上に形成されるオーミック電極であるアノード電極については、ドレイン電極などとは金属の種類が異なるため、別工程で形成する必要がある。
【００１２】
なお、ゲート電極とドレイン電極およびソース電極とを同時に形成することは必ずしも不可能ではないが、特殊な工程が必要であり、コストダウンを進める上で、あまり現実的ではない。また、アノード電極とカソード電極とは、機能的にはオーミック電極である点で共通するが、これら電極を形成すべき半導体層がそれぞれｐ型層とｎ型層というように種類が異なるために電極材料を異ならせる必要があり、そのため、これらを同時に形成することはできない。
【００１３】
このような状況の下、せめて、ゲート電極とアノード電極とを同時に形成したいという要望が生じる。しかしながら、ゲート電極を形成するときには、ゲートリセス形成のためのマスクを形成して、リセスエッチングを行なって、さらに、そのマスクをそのまま利用して、ゲート電極を蒸着などによって形成するという工程を採用することが通常である。
【００１４】
このように、ゲートリセス形成のためのエッチング工程とゲート電極形成のための蒸着などの工程において、同じマスクを用いなければならないのは、同じマスクを用いることにより、ゲートリセスを形成したときの位置精度を維持しながら、ゲート電極を形成することが可能であるためであり、別のマスクを用いたり、一旦、マスクを外して再び配置したりすると、ゲート電極を高い位置精度で形成できなくなる。
【００１５】
上述のように、同じマスクを用いて、ゲートリセスの形成およびゲート電極の形成を行ないながら、ゲート電極の形成と同時にアノード電極を形成しようとすると、マスクには、アノード電極を形成すべき位置、すなわちｐ型層を露出させる位置に、開口を形成しておく必要がある。しかしながら、このように、ｐ型層を露出させる開口がマスクに形成されていると、ゲートリセス形成のためのエッチング工程において、ｐ型層までもがエッチングされてしまい、ダイオードを、所望の特性をもって形成することが困難になるという問題に遭遇する。
【００１６】
そこで、この発明の目的は、上述のような問題を解決し得る半導体装置の製造方法およびこの製造方法によって有利に製造されることができる半導体装置を提供しようとすることである。
【００１７】
【課題を解決するための手段】
この発明によれば、まず、次のような新規な構造を有する半導体装置が提供される。
【００１８】
すなわち、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成され、電界効果トランジスタの電極の少なくとも１つとダイオードの電極の少なくとも１つが、同時に形成された金属導体から構成されている、半導体装置が提供される。
【００１９】
上述した半導体装置において、電界効果トランジスタのソース電極およびドレイン電極とダイオードのカソード電極とが、同時に形成された金属導体から構成され、かつ、電界効果トランジスタのゲート電極とダイオードのアノード電極とが、同時に形成された金属導体から構成されていることが好ましい。
【００２０】
また、電界効果トランジスタの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが、半導体基板上にエピタキシャル成長により同時に形成される共通の活性層によって与えられることが好ましい。上述の場合、好ましくは、電界効果トランジスタのコンタクト層とダイオードのｎ型層とが、半導体基板上にエピタキシャル成長により同時に形成される共通のｎ型層によって与えられ、さらに好ましくは、半導体基板上に、電界効果トランジスタを構成するため、チャネル層およびその上にコンタクト層が積層され、コンタクト層の一部がダイオードのｎ型層を与え、ダイオードのｎ型層の上にダイオードのｐ型層が積層される。
【００２１】
上述のように、電界効果トランジスタの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが共通の活性層によって与えられる場合、好ましくは、電界効果トランジスタの活性層とダイオードの活性層とは、エッチングまたはイオン注入により互いに分離される。
【００２２】
この発明は、また、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成され、さらに上述のような構造を有する、半導体装置を有利に製造し得る方法にも向けられる。
【００２３】
この発明に係る半導体装置の製造方法は、まず、半導体基板を用意する工程を備え、この半導体基板上には、電界効果トランジスタのためのチャネル層、第１のエッチングストッパ層、電界効果トランジスタのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層、第２のエッチングストッパ層、ダイオードのためのｐ型層、ならびに第３のエッチングストッパ層が、この順序で、エピタキシャル成長により形成される。
【００２４】
次いで、第２のエッチングストッパ層においてエッチングを止めるようにしながら、ｐ型層および第３のエッチングストッパ層を、電界効果トランジスタを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、エッチング除去する工程が実施される。すなわち、ダイオードのｐ型層になる部分を残すように、エッチング除去される。
【００２５】
次に、ｎ型兼用層にオーミック接触するように、電界効果トランジスタのためのソース電極およびドレイン電極ならびにダイオードのためのカソード電極を同時に形成する工程が実施される。
【００２６】
次に、ｎ型兼用層における電界効果トランジスタのためのゲートリセスを形成すべき領域および第３のエッチングストッパ層の少なくとも一部を露出させる開口を有するマスクを形成する工程が実施される。
【００２７】
次に、上述のマスクを通してエッチングを実施し、第３のエッチングストッパ層によってｐ型層がエッチングされることを防止しながら、第１のエッチングストッパ層においてエッチングを止めるようにして、ｎ型兼用層にゲートリセスを形成する工程が実施される。
【００２８】
次いで、同じマスクを通して、チャネル層とショットキー接合する電界効果トランジスタのためのゲート電極を形成し、これと同時に、ｐ型層にオーミック接触するダイオードのためのアノード電極を形成する工程が実施され、その後、マスクが除去される。
【００２９】
この発明に係る半導体装置の製造方法において、ｐ型層および第３のエッチングストッパ層を、電界効果トランジスタを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、エッチング除去する工程の後、電界効果トランジスタを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、チャネル層およびｎ型兼用層に対して、エッチングまたはイオン注入を施すことが好ましい。
【００３０】
また、第３のエッチングストッパ層は、第１および第２のエッチングストッパ層の合計厚みより厚く形成されることが好ましい。
【００３１】
【発明の実施の形態】
図１ないし図８は、この発明の一実施形態を説明するためのもので、図８に完成品としての半導体装置１が示され、図１ないし図７は、この半導体装置１を製造するために実施される典型的な工程を順次示している。なお、図１ないし図８には、１個の半導体装置１を製造するための工程が図示されているが、実際には、比較的広い面積を有する半導体ウエハ上で複数個の半導体装置１が製造される。また、図１ないし図８に示した断面図は、どちらかといえば、厚み方向寸法が誇張されて図示され、また、図示された各要素の寸法関係については、各要素をより明確に図示することを優先したため、必ずしも正確ではないことを指摘しておく。
【００３２】
図１を参照して、まず、半導体基板２が用意される。半導体基板２は、たとえばＧａＡｓから構成される。
【００３３】
次に、半導体基板２上に、たとえばＭＢＥまたはＭＯＣＶＤなどの方法を適用して、電界効果トランジスタ（ＦＥＴ）およびダイオードのための活性層が、以下のように、エピタキシャル成長により形成される。
【００３４】
まず、ＦＥＴのためのチャネル層３が形成される。チャネル層３は、たとえばｎ型ＧａＡｓから構成される。
【００３５】
次に、チャネル層３上に、第１のエッチングストッパ層４が形成される、このエッチングストッパ層４は、たとえばＡｌＧａＡｓから構成される。
【００３６】
次に、第１のエッチングストッパ層４上に、ＦＥＴのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層５が形成される。ｎ型兼用層５は、たとえばｎ型ＧａＡｓから構成される。ｎ型兼用層５は、コンタクト抵抗を十分低くすることができる厚さおよび不純物濃度に設定される。通常、ｎ型兼用層５の厚さは１０〜１００ｎｍであり、ｎ型不純物濃度は、１Ｅ１８〜１Ｅ１９／ｃｍ3 の範囲の任意の値に設定される。
【００３７】
次に、ｎ型兼用層５上に、第２のエッチングストッパ層６が形成される。このエッチングストッパ層６も、前述した第１のエッチングストッパ層４と同様、たとえばＡｌＧａＡｓから構成される。
【００３８】
次に、第２のエッチングストッパ層６上に、ダイオードのためのｐ型層７が形成される。このｐ型層７は、たとえばｐ型ＧａＡｓから構成される。ｐ型層７の厚さおよび不純物濃度は、構成しようとするダイオードの機能に応じて設定される。たとえば、ダイオードがツェナーダイオードを実現する場合には、厚さ１０〜１００ｎｍで、ｐ型不純物濃度が５Ｅ１７〜１Ｅ１９／ｃｍ3 の範囲の任意の値に設定される。ダイオードがバラクターダイオードを実現する場合には、厚さ１０〜１００ｎｍで、ｐ型不純物濃度が１Ｅ１７〜１Ｅ１８／ｃｍ3 程度の範囲で深さ方向に傾斜を付けながら任意の値に設定される。
【００３９】
次に、ｐ型層７上に、第３のエッチングストッパ層８が形成される。このエッチングストッパ層も、前述した第１および第２のエッチングストッパ層４および６と同様、たとえばＡｌＧａＡｓから構成される。
【００４０】
第１、第２および第３のエッチングストッパ層４、６および８の各々の厚さは、後述するエッチング工程での選択比によって決定されるものであるが、通常、３〜２０ｎｍに選ばれる。なお、第３のエッチングストッパ層８にあっては、後述する工程からわかるように、第１および第２のエッチングストッパ層４および６の合計厚みより厚いことが好ましく、一例として、第１および第２のエッチングストッパ層４および６の各々の厚さの約３倍程度の厚さに設定される。
【００４１】
また、第２のエッチングストッパ層６は、ｐ型、ｎ型およびｉ型のいずれでもよく、このような型によって、ダイオードのｐｎ接合位置が変わる。第２のエッチングストッパ層６がｐ型の場合には、第２のエッチングストッパ層６とｎ型兼用層５との界面がダイオードのｐｎ接合面となり、第２のエッチングストッパ層６がｎ型の場合には、第２のエッチングストッパ層６とｐ型層７との界面がダイオードのｐｎ接合面となり、第２のエッチングストッパ層６がｉ型の場合には、第２のエッチングストッパ層６の厚み方向中央部がダイオードのｐｎ接合面となる。
【００４２】
エッチングストッパ層４、６および８の各々のキャリア濃度については、ＦＥＴやダイオードの機能を損なわないように選ばれる。
【００４３】
次に、図２に示すように、ｐ型層７におけるダイオードの活性層となるべき部分を覆うように、フォトリソグラフィ技術によって、マスク９が形成される。
【００４４】
次いで、同じく図２に示すように、マスク９を通してエッチングが実施され、それによって、ｐ型層７および第３のエッチングストッパ層８が、ＦＥＴを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、除去される。このエッチングは、第２のエッチングストッパ層６において止められる。このエッチング工程の結果、ダイオードのｐ型層７になる部分が残される。
【００４５】
このエッチングは、ドライエッチングであっても、ウエットエッチングであってもよい。ウエットエッチングを行なう場合には、エッチング液として、たとえば、リン酸、過酸化水素および水を含むもの、またはクエン酸、過酸化水素水および水を含むものを有利に用いることができ、このようにエッチング液を適切に使い分けたとき、ＡｌＧａＡｓからなる第２のエッチングストッパ層６においてエッチングを容易に止めることができる。
【００４６】
また、図示しないが、このエッチングによって、後のフォトリソグラフィ工程で使用するアライメントマークを同時に形成することが好ましい。
【００４７】
上述のエッチングが完了した後、有機溶剤や酸素プラズマを用いて、マスク９が除去される。
【００４８】
次に、図３に示すように、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、チャネル層３およびｎ型兼用層５に対して、イオン注入が施され、それによって、イオン注入領域１０が形成される。この実施形態では、イオン注入領域１０は、半導体基板２にまで届くように形成される。
【００４９】
より詳細には、ＦＥＴおよびダイオードの各々の活性層となるべき部分を覆うように、フォトリソグラフィ技術を用いて、マスク１１が形成され、このマスク１１を通して、ＦＥＴやダイオードの活性層となるべき部分以外の部分にイオン注入が施され、イオン注入領域１０が形成される。イオン注入領域１０は、高抵抗の領域になり、それによって、ＦＥＴを構成すべき領域とダイオードを構成すべき領域との分離が図られる。
【００５０】
上述のイオン注入にあたっては、たとえば酸素イオンが用いられ、この酸素イオンのエネルギーは、チャネル層３およびｎ型兼用層５の厚さに応じて設定される。なお、この実施形態では、イオン注入領域１０は、ＦＥＴを構成すべき領域とダイオードを構成すべき領域との間の分離だけでなく、図示しない隣り合うＦＥＴを構成すべき領域およびダイオードを構成すべき領域との間での分離をも達成するようにされる。
【００５１】
上述のように、イオン注入工程を終えた後、有機溶剤や酸素プラズマを用いて、マスク１１が除去される。
【００５２】
次に、図４に示すように、ｎ型兼用層５にオーミック接触するように、ＦＥＴのためのソース電極１２およびドレイン電極１３ならびにダイオードのためのカソード電極１４が同時に形成される。これら電極１２〜１４は、通常、リフトオフ法により形成される。
【００５３】
より詳細には、まず、図示しないが、フォトリソグラフィ技術を用いて、マスクが形成され、このマスクを通して、ｎ型兼用層５を構成するたとえばｎ型ＧａＡｓとオーミック接触する金属が蒸着される。その後、有機溶剤により、マスクを、その上に形成された不要な金属とともに剥離される。このようなマスクの剥離の結果、ｎ型兼用層５上に残された金属導体によって、ソース電極１２、ドレイン電極１３およびカソード電極１４が与えられる。
【００５４】
上述の蒸着工程において蒸着される金属としては、ｎ型兼用層５を構成するたとえばｎ型ＧａＡｓに対してオーミック接触し得るように、たとえばＡｕ−Ｇｅ混晶またはＩｎなどが用いられ、一例として、Ａｕ−Ｇｅ／Ｎｉ／Ａｕのような金属の積層構造が採用される。また、より良好なオーミック接触を得るため、４００℃程度の温度でアロイ（合金化）処理が施される。
【００５５】
次に、図５に示すように、ｎ型兼用層５におけるＦＥＴのためのゲートリセス１５（図６参照）および第３のエッチングストッパ層８の少なくとも一部をそれぞれ露出させる開口１６および１７を有するマスク１８が、フォトリソグラフィ技術を用いて形成される。
【００５６】
次に、図６に示すように、マスク１８の開口１６を通してエッチングが実施され、ｎ型兼用層５に、ＦＥＴの特性を調整するためのゲートリセス１５が形成される。このエッチングは、ドライエッチングであっても、ウエットエッチングであってもよい。ウエットエッチングを実施する場合には、エッチング液としては、たとえば、リン酸、過酸化水素水および水を含むもの、あるいはクエン酸、過酸化水素水および水を含むものを用いることができる。このエッチングは、第１のエッチングストッパ層４において、これを容易に止めることができる。
【００５７】
他方、マスク１８の開口１７においても、エッチングが生じる。しかしながら、第３のエッチングストッパ層８の存在により、ｐ型層７がエッチングされることは防止される。このような第３のエッチングストッパ層８の機能を考慮したとき、第３のエッチングストッパ層８は、第１および第２のエッチングストッパ層４および６の合計厚みより厚く形成されることが好ましい。
【００５８】
すなわち、このようなゲートリセス１８を形成するためのエッチングにおいては、まず、ｎ型兼用層５上の第２のエッチングストッパ層６がエッチングされ、これと同時に、ｐ型層７上の第３のエッチングストッパ層８においても、同じ厚みだけエッチングされる。次に、ｎ型兼用層５がエッチングされるときには、第３のエッチングストッパ層８はほとんどエッチングされない。そして、ｎ型兼用層５に対するエッチングを終えた時点で、このエッチングは終了するが、このエッチングの終了段階には、ｎ型兼用層５の下の第１のエッチングストッパ層４についても、多かれ少なかれ、エッチングされ、このエッチングされた分に応じて、第３のエッチングストッパ層８もエッチングされる。したがって、以上のようにしてエッチングが完了した時点においても、ｐ型層７上の第３のエッチングストッパ層８が残っているようにするためには、第３のエッチングストッパ層８の厚みは、第１および第２のエッチングストッパ層４および６の合計厚みより厚くされる必要がある。このようなことから、前述したように、第３のエッチングストッパ層８は、第１および第２のエッチングストッパ層４および６の合計厚みより厚くされることが好ましい。
【００５９】
次に、図７に示すように、同じマスク１８を通して、チャネル層３とショットキー接合するＦＥＴのためのゲート電極１９が形成され、これと同時に、ｐ型層７にオーミック接触するダイオードのためのアノード電極２０が形成される。
【００６０】
これらゲート電極１９およびアノード電極２０は、通常、リフトオフ法によって形成される。すなわち、マスク１８を通して、金属が蒸着され、その後、有機溶剤によって、マスク１８を、その上に形成された金属とともに剥離される。その結果、残された金属導体が、ゲート電極１９およびアノード電極２０の各々を与える。
【００６１】
上述のゲート電極１９およびアノード電極２０を構成するために用いられる金属は、チャネル層３を構成するたとえばｎ型ＧａＡｓとショットキー接合し、かつｐ型層７を構成するたとえばｐ型ＧａＡｓとオーミック接触するものであり、このような金属として、たとえば、Ｔｉ、Ｐｔ、Ｐｄ、Ｗ、ＷＳｉまたはＣｒ等が用いられる。一例として、ゲート電極１９およびアノード電極２０の各々には、Ｔｉ／Ｐｔ／Ａｕの金属の積層構造が採用される。また、アノード電極２０とｐ型層７との間でより良好なオーミック接触を実現するため、３００℃程度の温度でアロイ（合金化）処理が施される。
【００６２】
以上の段階で、図７に示すように、半導体基板２上において、ＦＥＴ２１およびダイオード２２がそれぞれ構成される。
【００６３】
次に、図８に示すように、たとえばＳｉＮからなる保護絶縁膜２３が形成され、次いで、回路を構成するための金属配線層２４が形成されることによって、たとえばＭＭＩＣのような半導体装置１が完成される。
【００６４】
このように、上述したような製造方法を適用すれば、結晶成長時に、通常のＦＥＴ用の成長工程に加えて、ダイオードのためのｐ型層７の形成工程を追加するだけで、ダイオードの機能を追加することができる。このように、結晶成長時に、単に１層の形成工程を追加するだけでよいので、実質的なコストアップをほとんど招かず、ダイオードの機能を付加することができる。
【００６５】
また、ダイオードのためのｐ型層を得るためのエッチングを正確に制御できるため、ダイオードが付加されていない場合と同様に特性上のばらつきを抑えることができる。
【００６６】
図９および図１０は、この発明の他の実施形態を説明するためのもので、図９は、前述した図３に対応し、図１０は、図８に対応している。図９および図１０において、図３および図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６７】
この実施形態は、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、エッチングが施されることを特徴としている。
【００６８】
前述した実施形態の場合と同様、図１および図２に示した各工程が実施された後、図９に示すように、ＦＥＴやダイオードの活性層となるべき部分を覆うように、フォトリソグラフィ技術を用いて、マスク３１が形成される。
【００６９】
次いで、マスク３１を通して、ドライエッチングまたはウエットエッチングを実施することにより、ＦＥＴやダイオードの活性層となるべき部分以外の部分において、チャネル層３およびｎ型兼用層５が除去される。このように、エッチングによる除去の結果、エッチング領域３２が形成され、このエッチング領域３２によって、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とが互いに分離される。
【００７０】
その後、マスク３１が除去され、次いで、前述した実施形態における図４、図５、図６および図７に示した各工程と実質的に同様の工程が実施される。そして、図１０に示すように、エッチング領域３２をも埋めるように、保護絶縁膜２３が形成され、次いで、金属配線層２４が形成されることによって、半導体装置１ａが完成される。
【００７１】
このような図９および図１０に示した実施形態におけるその他の構成や効果については、前述の図１ないし図８を参照して説明した実施形態の場合と同様である。
【００７２】
以上の図示した実施形態では、シングルリセス型ＦＥＴを示したが、ｎ型兼用層５とチャネル層３との間に、低抵抗層を挿入して、多段リセス型のＦＥＴを構成する場合であっても、図示した実施形態の場合と同様の効果を奏することができる。
【００７３】
【発明の効果】
以上のように、この発明に係る半導体装置の製造方法によれば、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられたＦＥＴとｐｎ接合ダイオードとが構成された、半導体装置を製造することができるが、この場合において、以下のように、ＦＥＴを構成するために必要な工程数をそれほど増加させることなく、ダイオードも構成することができる。
【００７４】
すなわち、まず、半導体基板上にエピタキシャル成長により形成されるものとしては、ＦＥＴのためのチャネル層、第１のエッチングストッパ層、ＦＥＴのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層、第２のエッチングストッパ層、ダイオードのためのｐ型層、ならびに第３のエッチングストッパ層であるが、これらのうち、ＦＥＴを構成する場合に比べて追加されるのは、ｐ型層および第３のエッチングストッパ層のみにすぎない。この点において、実質的なコストアップはほとんど招かない。
【００７５】
また、第２のエッチングストッパ層においてエッチングを止めるようにしながら、ｐ型層および第３のエッチングストッパ層を、ＦＥＴを構成すべき領域において、エッチング除去した後、ｎ型兼用層にオーミック接触するように、ＦＥＴのためのソース電極およびドレイン電極ならびにダイオードのためのカソード電極が同時に形成されるので、ダイオードのためのカソード電極を形成するための特別な工程が不要である。
【００７６】
また、ゲートリセスを形成するために形成されるマスクをゲート電極を形成する際にも用いるようにしながら、このマスクに、さらに、ダイオードのためのアノード電極を形成するための機能をも持たせているので、ゲート電極とアノード電極とを同時に形成することができる。この場合において、ゲートリセスの形成のためのエッチングにおいて、ｐ型層が不所望にもエッチングされることは、第３のエッチングストッパ層によって有利に防止される。
【００７７】
このようなことから、ＦＥＴを構成する場合に比べて、実質的な工程数の増加を招かずに、ダイオードを、同一半導体基板上に構成することができる。
【００７８】
この発明に係る半導体装置の製造方法において、第３のエッチングストッパ層の厚みを、第１および第２のエッチングストッパ層の合計厚みより厚くすると、前述したようなゲートリセスを形成するためのエッチング工程で、ｐ型層が不所望にもエッチングされることをより確実に防止することができる。
【００７９】
この発明に係る半導体装置の製造方法を用いると、以下のような新規な構造を有する半導体装置を有利に製造することができる。
【００８０】
すなわち、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられたＦＥＴとｐｎ接合ダイオードとが構成され、ＦＥＴの電極の少なくとも１つとダイオードの電極の少なくとも１つとが、同時に形成された金属導体から構成されている、半導体装置である。
【００８１】
より特定的には、ＦＥＴのソース電極およびドレイン電極とダイオードのカソード電極とが、同時に形成された金属導体から構成され、かつ、ＦＥＴのゲート電極とダイオードのアノード電極とが、同時に形成された金属導体から構成されている、半導体装置である。
【００８２】
また、ＦＥＴの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが、半導体基板上にエピタキシャル成長により同時に形成される共通の活性層によって与えられる、半導体装置を製造することができる。
【００８３】
より特定的には、ＦＥＴのコンタクト層とダイオードのｎ型層とが、共通のｎ型層すなわちｎ型兼用層によって与えられることができ、さらに特定的には、半導体基板上に、ＦＥＴを構成するため、チャネル層およびその上にコンタクト層が積層され、このコンタクト層の一部がダイオードのｎ型層を与え、ダイオードのｎ型層の上にダイオードのｐ型層が積層された構造を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置の製造方法に備える第１の工程によって得られた構造物を図解的に示す断面図である。
【図２】図１に示した第１の工程の後に実施される第２の工程により得られた構造物を図解的に示す断面図である。
【図３】図２に示した第２の工程の後に実施される第３の工程により得られた構造物を図解的に示す断面図である。
【図４】図３に示した第３の工程の後に実施される第４の工程により得られた構造物を図解的に示す断面図である。
【図５】図４に示した第４の工程の後に実施される第５の工程により得られた構造物を図解的に示す断面図である。
【図６】図５に示した第４の工程の後に実施される第６の工程により得られた構造物を図解的に示す断面図である。
【図７】図６に示した第６の工程の後に実施される第７の工程により得られた構造物を図解的に示す断面図である。
【図８】図７に示した第７の工程の後に実施される第８の工程により得られた構造物を図解的に示す断面図であり、得られた半導体装置１を示している。
【図９】この発明の他の実施形態による半導体装置の製造方法を説明するためのもので、図３に示した工程に対応する工程により得られた構造物を図解的に示す断面図である。
【図１０】図９に示した実施形態において、図８に示した工程に対応する工程により得られた構造物すなわち半導体装置１ａを図解的に示す断面図である。
【符号の説明】
１，１ａ 半導体装置
２ 半導体基板
３ チャネル層
４ 第１のエッチングストッパ層
５ ｎ型兼用層
６ 第２のエッチングストッパ層
７ ｐ型層
８ 第３のエッチングストッパ層
１０ イオン注入領域
１２ ソース電極
１３ ドレイン電極
１４ カソード電極
１５ ゲートリセス
１６，１７ 開口
１８ マスク
１９ ゲート電極
２０ アノード電極
２１ ＦＥＴ
２２ ダイオード
３２ エッチング領域
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関するもので、特に、同一半導体基板上に電界効果トランジスタとダイオードとが構成された、半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
同一半導体基板上に電界効果トランジスタ（ＦＥＴ）とダイオードとを構成するための技術として、たとえば、特開平８−３４０２１３号公報（特許文献１）に記載されたものや特開平８−２５５８３８号公報（特許文献２）に記載されたものなどがある。
【０００３】
特許文献１では、同一半導体基板上において、ショットキーダイオードのための活性層の一部をＦＥＴのための活性層と共通に形成することが記載されている。
【０００４】
他方、特許文献２では、同一半導体基板上において、ＰＩＮダイオードとＦＥＴとＨＢＴとを構成することが記載されている。ここでは、ＰＩＮダイオードとＦＥＴとＨＢＴとについて、それぞれ別に活性層を形成する方法が採用されている。
【０００５】
【特許文献１】
特開平８−３４０２１３号公報
【特許文献２】
特開平８−２５５８３８号公報
【０００６】
【発明が解決しようとする課題】
特許文献１によれば、ショットキーダイオードにおけるアノード電極のコンタクト層とＦＥＴにおけるドレインおよびソース電極のコンタクト層との共通化が図られるが、このようなコンタクト層を共通化するのみでは、活性層の成長工程について１層分しか省略することができず、そのため、工程の短縮効果およびコストダウン効果は未だ十分でない。また、特許文献１では、そこに開示される半導体装置の製造方法について明らかにされていないが、その製造方法において必要とされるであろうエッチング工程でのエッチング度合いのばらつきによって、ダイオードおよびＦＥＴの各特性についてのばらつきが大きくなることが予想される。
【０００７】
他方、特許文献２に記載の技術では、ダイオード、ＦＥＴおよびＨＢＴの各々のための活性層を、それぞれ、選択成長により形成するため、工程の短縮およびコストダウンについては十分とは言えない。
【０００８】
ところで、ＦＥＴのための活性層とダイオードのための活性層を一部共通化するだけでなく、製造工程数の削減のためには、ＦＥＴのための電極（ゲート電極、ドレイン電極およびソース電極）の少なくとも１つとダイオードのための電極（アノード電極およびカソード電極）の少なくとも１つとを、できれば同時に形成したいという要求がある。
【０００９】
なお、ショットキー接合をゲート電極に用いたＦＥＴとショットキー接合を有するダイオードとを、同一半導体基板上に構成する場合には、共通の活性層を備えていることから、上述のような要望を比較的容易に満たすことができる。
【００１０】
これに対して、同一半導体基板上に、ショットキー接合をゲート電極に用い、しかもゲートリセスが設けられたＦＥＴと、ｐｎ接合ダイオードとを構成する場合には、上述の場合に比べて、ＦＥＴのための電極とダイオードのための電極とを同時に形成することは、以下の理由により、それほど容易ではない。
【００１１】
すなわち、ＦＥＴにおけるコンタクト層上に形成されるドレイン電極およびソース電極を形成するに際して、コンタクト層と同じｎ型層上に形成されるダイオードのためのカソード電極を同時に形成することは、これら電極がともにｎ型層に対してオーミック電極であるため、同じ金属を用いて容易に実現化することができるが、ショットキー電極であるゲート電極やダイオードのためのｐ型層上に形成されるオーミック電極であるアノード電極については、ドレイン電極などとは金属の種類が異なるため、別工程で形成する必要がある。
【００１２】
なお、ゲート電極とドレイン電極およびソース電極とを同時に形成することは必ずしも不可能ではないが、特殊な工程が必要であり、コストダウンを進める上で、あまり現実的ではない。また、アノード電極とカソード電極とは、機能的にはオーミック電極である点で共通するが、これら電極を形成すべき半導体層がそれぞれｐ型層とｎ型層というように種類が異なるために電極材料を異ならせる必要があり、そのため、これらを同時に形成することはできない。
【００１３】
このような状況の下、せめて、ゲート電極とアノード電極とを同時に形成したいという要望が生じる。しかしながら、ゲート電極を形成するときには、ゲートリセス形成のためのマスクを形成して、リセスエッチングを行なって、さらに、そのマスクをそのまま利用して、ゲート電極を蒸着などによって形成するという工程を採用することが通常である。
【００１４】
このように、ゲートリセス形成のためのエッチング工程とゲート電極形成のための蒸着などの工程において、同じマスクを用いなければならないのは、同じマスクを用いることにより、ゲートリセスを形成したときの位置精度を維持しながら、ゲート電極を形成することが可能であるためであり、別のマスクを用いたり、一旦、マスクを外して再び配置したりすると、ゲート電極を高い位置精度で形成できなくなる。
【００１５】
上述のように、同じマスクを用いて、ゲートリセスの形成およびゲート電極の形成を行ないながら、ゲート電極の形成と同時にアノード電極を形成しようとすると、マスクには、アノード電極を形成すべき位置、すなわちｐ型層を露出させる位置に、開口を形成しておく必要がある。しかしながら、このように、ｐ型層を露出させる開口がマスクに形成されていると、ゲートリセス形成のためのエッチング工程において、ｐ型層までもがエッチングされてしまい、ダイオードを、所望の特性をもって形成することが困難になるという問題に遭遇する。
【００１６】
そこで、この発明の目的は、上述のような問題を解決し得る半導体装置の製造方法およびこの製造方法によって有利に製造されることができる半導体装置を提供しようとすることである。
【００１７】
【課題を解決するための手段】
この発明によれば、まず、次のような新規な構造を有する半導体装置が提供される。
【００１８】
すなわち、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成され、電界効果トランジスタの電極の少なくとも１つとダイオードの電極の少なくとも１つが、同時に形成された金属導体から構成されている、半導体装置が提供される。
【００１９】
上述した半導体装置において、電界効果トランジスタのソース電極およびドレイン電極とダイオードのカソード電極とが、同時に形成された金属導体から構成され、かつ、電界効果トランジスタのゲート電極とダイオードのアノード電極とが、同時に形成された金属導体から構成されていることが好ましい。
【００２０】
また、電界効果トランジスタの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが、半導体基板上にエピタキシャル成長により同時に形成される共通の活性層によって与えられることが好ましい。上述の場合、好ましくは、電界効果トランジスタのコンタクト層とダイオードのｎ型層とが、半導体基板上にエピタキシャル成長により同時に形成される共通のｎ型層によって与えられ、さらに好ましくは、半導体基板上に、電界効果トランジスタを構成するため、チャネル層およびその上にコンタクト層が積層され、コンタクト層の一部がダイオードのｎ型層を与え、ダイオードのｎ型層の上にダイオードのｐ型層が積層される。
【００２１】
上述のように、電界効果トランジスタの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが共通の活性層によって与えられる場合、好ましくは、電界効果トランジスタの活性層とダイオードの活性層とは、エッチングまたはイオン注入により互いに分離される。
【００２２】
この発明は、また、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成され、さらに上述のような構造を有する、半導体装置を有利に製造し得る方法にも向けられる。
【００２３】
この発明に係る半導体装置の製造方法は、まず、半導体基板を用意する工程を備え、この半導体基板上には、電界効果トランジスタのためのチャネル層、第１のエッチングストッパ層、電界効果トランジスタのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層、第２のエッチングストッパ層、ダイオードのためのｐ型層、ならびに第３のエッチングストッパ層が、この順序で、エピタキシャル成長により形成される。
【００２４】
次いで、第２のエッチングストッパ層においてエッチングを止めるようにしながら、ｐ型層および第３のエッチングストッパ層を、電界効果トランジスタを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、エッチング除去する工程が実施される。すなわち、ダイオードのｐ型層になる部分を残すように、エッチング除去される。
【００２５】
次に、ｎ型兼用層にオーミック接触するように、電界効果トランジスタのためのソース電極およびドレイン電極ならびにダイオードのためのカソード電極を同時に形成する工程が実施される。
【００２６】
次に、ｎ型兼用層における電界効果トランジスタのためのゲートリセスを形成すべき領域および第３のエッチングストッパ層の少なくとも一部を露出させる開口を有するマスクを形成する工程が実施される。
【００２７】
次に、上述のマスクを通してエッチングを実施し、第３のエッチングストッパ層によってｐ型層がエッチングされることを防止しながら、第１のエッチングストッパ層においてエッチングを止めるようにして、ｎ型兼用層にゲートリセスを形成する工程が実施される。
【００２８】
次いで、同じマスクを通して、チャネル層とショットキー接合する電界効果トランジスタのためのゲート電極を形成し、これと同時に、ｐ型層にオーミック接触するダイオードのためのアノード電極を形成する工程が実施され、その後、マスクが除去される。
【００２９】
この発明に係る半導体装置の製造方法において、ｐ型層および第３のエッチングストッパ層を、電界効果トランジスタを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、エッチング除去する工程の後、電界効果トランジスタを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、チャネル層およびｎ型兼用層に対して、エッチングまたはイオン注入を施すことが好ましい。
【００３０】
また、第３のエッチングストッパ層は、第１および第２のエッチングストッパ層の合計厚みより厚く形成されることが好ましい。
【００３１】
【発明の実施の形態】
図１ないし図８は、この発明の一実施形態を説明するためのもので、図８に完成品としての半導体装置１が示され、図１ないし図７は、この半導体装置１を製造するために実施される典型的な工程を順次示している。なお、図１ないし図８には、１個の半導体装置１を製造するための工程が図示されているが、実際には、比較的広い面積を有する半導体ウエハ上で複数個の半導体装置１が製造される。また、図１ないし図８に示した断面図は、どちらかといえば、厚み方向寸法が誇張されて図示され、また、図示された各要素の寸法関係については、各要素をより明確に図示することを優先したため、必ずしも正確ではないことを指摘しておく。
【００３２】
図１を参照して、まず、半導体基板２が用意される。半導体基板２は、たとえばＧａＡｓから構成される。
【００３３】
次に、半導体基板２上に、たとえばＭＢＥまたはＭＯＣＶＤなどの方法を適用して、電界効果トランジスタ（ＦＥＴ）およびダイオードのための活性層が、以下のように、エピタキシャル成長により形成される。
【００３４】
まず、ＦＥＴのためのチャネル層３が形成される。チャネル層３は、たとえばｎ型ＧａＡｓから構成される。
【００３５】
次に、チャネル層３上に、第１のエッチングストッパ層４が形成される、このエッチングストッパ層４は、たとえばＡｌＧａＡｓから構成される。
【００３６】
次に、第１のエッチングストッパ層４上に、ＦＥＴのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層５が形成される。ｎ型兼用層５は、たとえばｎ型ＧａＡｓから構成される。ｎ型兼用層５は、コンタクト抵抗を十分低くすることができる厚さおよび不純物濃度に設定される。通常、ｎ型兼用層５の厚さは１０〜１００ｎｍであり、ｎ型不純物濃度は、１Ｅ１８〜１Ｅ１９／ｃｍ3 の範囲の任意の値に設定される。
【００３７】
次に、ｎ型兼用層５上に、第２のエッチングストッパ層６が形成される。このエッチングストッパ層６も、前述した第１のエッチングストッパ層４と同様、たとえばＡｌＧａＡｓから構成される。
【００３８】
次に、第２のエッチングストッパ層６上に、ダイオードのためのｐ型層７が形成される。このｐ型層７は、たとえばｐ型ＧａＡｓから構成される。ｐ型層７の厚さおよび不純物濃度は、構成しようとするダイオードの機能に応じて設定される。たとえば、ダイオードがツェナーダイオードを実現する場合には、厚さ１０〜１００ｎｍで、ｐ型不純物濃度が５Ｅ１７〜１Ｅ１９／ｃｍ3 の範囲の任意の値に設定される。ダイオードがバラクターダイオードを実現する場合には、厚さ１０〜１００ｎｍで、ｐ型不純物濃度が１Ｅ１７〜１Ｅ１８／ｃｍ3 程度の範囲で深さ方向に傾斜を付けながら任意の値に設定される。
【００３９】
次に、ｐ型層７上に、第３のエッチングストッパ層８が形成される。このエッチングストッパ層も、前述した第１および第２のエッチングストッパ層４および６と同様、たとえばＡｌＧａＡｓから構成される。
【００４０】
第１、第２および第３のエッチングストッパ層４、６および８の各々の厚さは、後述するエッチング工程での選択比によって決定されるものであるが、通常、３〜２０ｎｍに選ばれる。なお、第３のエッチングストッパ層８にあっては、後述する工程からわかるように、第１および第２のエッチングストッパ層４および６の合計厚みより厚いことが好ましく、一例として、第１および第２のエッチングストッパ層４および６の各々の厚さの約３倍程度の厚さに設定される。
【００４１】
また、第２のエッチングストッパ層６は、ｐ型、ｎ型およびｉ型のいずれでもよく、このような型によって、ダイオードのｐｎ接合位置が変わる。第２のエッチングストッパ層６がｐ型の場合には、第２のエッチングストッパ層６とｎ型兼用層５との界面がダイオードのｐｎ接合面となり、第２のエッチングストッパ層６がｎ型の場合には、第２のエッチングストッパ層６とｐ型層７との界面がダイオードのｐｎ接合面となり、第２のエッチングストッパ層６がｉ型の場合には、第２のエッチングストッパ層６の厚み方向中央部がダイオードのｐｎ接合面となる。
【００４２】
エッチングストッパ層４、６および８の各々のキャリア濃度については、ＦＥＴやダイオードの機能を損なわないように選ばれる。
【００４３】
次に、図２に示すように、ｐ型層７におけるダイオードの活性層となるべき部分を覆うように、フォトリソグラフィ技術によって、マスク９が形成される。
【００４４】
次いで、同じく図２に示すように、マスク９を通してエッチングが実施され、それによって、ｐ型層７および第３のエッチングストッパ層８が、ＦＥＴを構成すべき領域およびダイオードのカソード電極を形成すべき領域において、除去される。このエッチングは、第２のエッチングストッパ層６において止められる。このエッチング工程の結果、ダイオードのｐ型層７になる部分が残される。
【００４５】
このエッチングは、ドライエッチングであっても、ウエットエッチングであってもよい。ウエットエッチングを行なう場合には、エッチング液として、たとえば、リン酸、過酸化水素および水を含むもの、またはクエン酸、過酸化水素水および水を含むものを有利に用いることができ、このようにエッチング液を適切に使い分けたとき、ＡｌＧａＡｓからなる第２のエッチングストッパ層６においてエッチングを容易に止めることができる。
【００４６】
また、図示しないが、このエッチングによって、後のフォトリソグラフィ工程で使用するアライメントマークを同時に形成することが好ましい。
【００４７】
上述のエッチングが完了した後、有機溶剤や酸素プラズマを用いて、マスク９が除去される。
【００４８】
次に、図３に示すように、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、チャネル層３およびｎ型兼用層５に対して、イオン注入が施され、それによって、イオン注入領域１０が形成される。この実施形態では、イオン注入領域１０は、半導体基板２にまで届くように形成される。
【００４９】
より詳細には、ＦＥＴおよびダイオードの各々の活性層となるべき部分を覆うように、フォトリソグラフィ技術を用いて、マスク１１が形成され、このマスク１１を通して、ＦＥＴやダイオードの活性層となるべき部分以外の部分にイオン注入が施され、イオン注入領域１０が形成される。イオン注入領域１０は、高抵抗の領域になり、それによって、ＦＥＴを構成すべき領域とダイオードを構成すべき領域との分離が図られる。
【００５０】
上述のイオン注入にあたっては、たとえば酸素イオンが用いられ、この酸素イオンのエネルギーは、チャネル層３およびｎ型兼用層５の厚さに応じて設定される。なお、この実施形態では、イオン注入領域１０は、ＦＥＴを構成すべき領域とダイオードを構成すべき領域との間の分離だけでなく、図示しない隣り合うＦＥＴを構成すべき領域およびダイオードを構成すべき領域との間での分離をも達成するようにされる。
【００５１】
上述のように、イオン注入工程を終えた後、有機溶剤や酸素プラズマを用いて、マスク１１が除去される。
【００５２】
次に、図４に示すように、ｎ型兼用層５にオーミック接触するように、ＦＥＴのためのソース電極１２およびドレイン電極１３ならびにダイオードのためのカソード電極１４が同時に形成される。これら電極１２〜１４は、通常、リフトオフ法により形成される。
【００５３】
より詳細には、まず、図示しないが、フォトリソグラフィ技術を用いて、マスクが形成され、このマスクを通して、ｎ型兼用層５を構成するたとえばｎ型ＧａＡｓとオーミック接触する金属が蒸着される。その後、有機溶剤により、マスクを、その上に形成された不要な金属とともに剥離される。このようなマスクの剥離の結果、ｎ型兼用層５上に残された金属導体によって、ソース電極１２、ドレイン電極１３およびカソード電極１４が与えられる。
【００５４】
上述の蒸着工程において蒸着される金属としては、ｎ型兼用層５を構成するたとえばｎ型ＧａＡｓに対してオーミック接触し得るように、たとえばＡｕ−Ｇｅ混晶またはＩｎなどが用いられ、一例として、Ａｕ−Ｇｅ／Ｎｉ／Ａｕのような金属の積層構造が採用される。また、より良好なオーミック接触を得るため、４００℃程度の温度でアロイ（合金化）処理が施される。
【００５５】
次に、図５に示すように、ｎ型兼用層５におけるＦＥＴのためのゲートリセス１５（図６参照）および第３のエッチングストッパ層８の少なくとも一部をそれぞれ露出させる開口１６および１７を有するマスク１８が、フォトリソグラフィ技術を用いて形成される。
【００５６】
次に、図６に示すように、マスク１８の開口１６を通してエッチングが実施され、ｎ型兼用層５に、ＦＥＴの特性を調整するためのゲートリセス１５が形成される。このエッチングは、ドライエッチングであっても、ウエットエッチングであってもよい。ウエットエッチングを実施する場合には、エッチング液としては、たとえば、リン酸、過酸化水素水および水を含むもの、あるいはクエン酸、過酸化水素水および水を含むものを用いることができる。このエッチングは、第１のエッチングストッパ層４において、これを容易に止めることができる。
【００５７】
他方、マスク１８の開口１７においても、エッチングが生じる。しかしながら、第３のエッチングストッパ層８の存在により、ｐ型層７がエッチングされることは防止される。このような第３のエッチングストッパ層８の機能を考慮したとき、第３のエッチングストッパ層８は、第１および第２のエッチングストッパ層４および６の合計厚みより厚く形成されることが好ましい。
【００５８】
すなわち、このようなゲートリセス１８を形成するためのエッチングにおいては、まず、ｎ型兼用層５上の第２のエッチングストッパ層６がエッチングされ、これと同時に、ｐ型層７上の第３のエッチングストッパ層８においても、同じ厚みだけエッチングされる。次に、ｎ型兼用層５がエッチングされるときには、第３のエッチングストッパ層８はほとんどエッチングされない。そして、ｎ型兼用層５に対するエッチングを終えた時点で、このエッチングは終了するが、このエッチングの終了段階には、ｎ型兼用層５の下の第１のエッチングストッパ層４についても、多かれ少なかれ、エッチングされ、このエッチングされた分に応じて、第３のエッチングストッパ層８もエッチングされる。したがって、以上のようにしてエッチングが完了した時点においても、ｐ型層７上の第３のエッチングストッパ層８が残っているようにするためには、第３のエッチングストッパ層８の厚みは、第１および第２のエッチングストッパ層４および６の合計厚みより厚くされる必要がある。このようなことから、前述したように、第３のエッチングストッパ層８は、第１および第２のエッチングストッパ層４および６の合計厚みより厚くされることが好ましい。
【００５９】
次に、図７に示すように、同じマスク１８を通して、チャネル層３とショットキー接合するＦＥＴのためのゲート電極１９が形成され、これと同時に、ｐ型層７にオーミック接触するダイオードのためのアノード電極２０が形成される。
【００６０】
これらゲート電極１９およびアノード電極２０は、通常、リフトオフ法によって形成される。すなわち、マスク１８を通して、金属が蒸着され、その後、有機溶剤によって、マスク１８を、その上に形成された金属とともに剥離される。その結果、残された金属導体が、ゲート電極１９およびアノード電極２０の各々を与える。
【００６１】
上述のゲート電極１９およびアノード電極２０を構成するために用いられる金属は、チャネル層３を構成するたとえばｎ型ＧａＡｓとショットキー接合し、かつｐ型層７を構成するたとえばｐ型ＧａＡｓとオーミック接触するものであり、このような金属として、たとえば、Ｔｉ、Ｐｔ、Ｐｄ、Ｗ、ＷＳｉまたはＣｒ等が用いられる。一例として、ゲート電極１９およびアノード電極２０の各々には、Ｔｉ／Ｐｔ／Ａｕの金属の積層構造が採用される。また、アノード電極２０とｐ型層７との間でより良好なオーミック接触を実現するため、３００℃程度の温度でアロイ（合金化）処理が施される。
【００６２】
以上の段階で、図７に示すように、半導体基板２上において、ＦＥＴ２１およびダイオード２２がそれぞれ構成される。
【００６３】
次に、図８に示すように、たとえばＳｉＮからなる保護絶縁膜２３が形成され、次いで、回路を構成するための金属配線層２４が形成されることによって、たとえばＭＭＩＣのような半導体装置１が完成される。
【００６４】
このように、上述したような製造方法を適用すれば、結晶成長時に、通常のＦＥＴ用の成長工程に加えて、ダイオードのためのｐ型層７の形成工程を追加するだけで、ダイオードの機能を追加することができる。このように、結晶成長時に、単に１層の形成工程を追加するだけでよいので、実質的なコストアップをほとんど招かず、ダイオードの機能を付加することができる。
【００６５】
また、ダイオードのためのｐ型層を得るためのエッチングを正確に制御できるため、ダイオードが付加されていない場合と同様に特性上のばらつきを抑えることができる。
【００６６】
図９および図１０は、この発明の他の実施形態を説明するためのもので、図９は、前述した図３に対応し、図１０は、図８に対応している。図９および図１０において、図３および図８に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００６７】
この実施形態は、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とを互いに分離するため、エッチングが施されることを特徴としている。
【００６８】
前述した実施形態の場合と同様、図１および図２に示した各工程が実施された後、図９に示すように、ＦＥＴやダイオードの活性層となるべき部分を覆うように、フォトリソグラフィ技術を用いて、マスク３１が形成される。
【００６９】
次いで、マスク３１を通して、ドライエッチングまたはウエットエッチングを実施することにより、ＦＥＴやダイオードの活性層となるべき部分以外の部分において、チャネル層３およびｎ型兼用層５が除去される。このように、エッチングによる除去の結果、エッチング領域３２が形成され、このエッチング領域３２によって、ＦＥＴを構成すべき領域とダイオードを構成すべき領域とが互いに分離される。
【００７０】
その後、マスク３１が除去され、次いで、前述した実施形態における図４、図５、図６および図７に示した各工程と実質的に同様の工程が実施される。そして、図１０に示すように、エッチング領域３２をも埋めるように、保護絶縁膜２３が形成され、次いで、金属配線層２４が形成されることによって、半導体装置１ａが完成される。
【００７１】
このような図９および図１０に示した実施形態におけるその他の構成や効果については、前述の図１ないし図８を参照して説明した実施形態の場合と同様である。
【００７２】
以上の図示した実施形態では、シングルリセス型ＦＥＴを示したが、ｎ型兼用層５とチャネル層３との間に、低抵抗層を挿入して、多段リセス型のＦＥＴを構成する場合であっても、図示した実施形態の場合と同様の効果を奏することができる。
【００７３】
【発明の効果】
以上のように、この発明に係る半導体装置の製造方法によれば、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられたＦＥＴとｐｎ接合ダイオードとが構成された、半導体装置を製造することができるが、この場合において、以下のように、ＦＥＴを構成するために必要な工程数をそれほど増加させることなく、ダイオードも構成することができる。
【００７４】
すなわち、まず、半導体基板上にエピタキシャル成長により形成されるものとしては、ＦＥＴのためのチャネル層、第１のエッチングストッパ層、ＦＥＴのためのコンタクト層およびダイオードのためのｎ型層を兼ねるｎ型兼用層、第２のエッチングストッパ層、ダイオードのためのｐ型層、ならびに第３のエッチングストッパ層であるが、これらのうち、ＦＥＴを構成する場合に比べて追加されるのは、ｐ型層および第３のエッチングストッパ層のみにすぎない。この点において、実質的なコストアップはほとんど招かない。
【００７５】
また、第２のエッチングストッパ層においてエッチングを止めるようにしながら、ｐ型層および第３のエッチングストッパ層を、ＦＥＴを構成すべき領域において、エッチング除去した後、ｎ型兼用層にオーミック接触するように、ＦＥＴのためのソース電極およびドレイン電極ならびにダイオードのためのカソード電極が同時に形成されるので、ダイオードのためのカソード電極を形成するための特別な工程が不要である。
【００７６】
また、ゲートリセスを形成するために形成されるマスクをゲート電極を形成する際にも用いるようにしながら、このマスクに、さらに、ダイオードのためのアノード電極を形成するための機能をも持たせているので、ゲート電極とアノード電極とを同時に形成することができる。この場合において、ゲートリセスの形成のためのエッチングにおいて、ｐ型層が不所望にもエッチングされることは、第３のエッチングストッパ層によって有利に防止される。
【００７７】
このようなことから、ＦＥＴを構成する場合に比べて、実質的な工程数の増加を招かずに、ダイオードを、同一半導体基板上に構成することができる。
【００７８】
この発明に係る半導体装置の製造方法において、第３のエッチングストッパ層の厚みを、第１および第２のエッチングストッパ層の合計厚みより厚くすると、前述したようなゲートリセスを形成するためのエッチング工程で、ｐ型層が不所望にもエッチングされることをより確実に防止することができる。
【００７９】
この発明に係る半導体装置の製造方法を用いると、以下のような新規な構造を有する半導体装置を有利に製造することができる。
【００８０】
すなわち、同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられたＦＥＴとｐｎ接合ダイオードとが構成され、ＦＥＴの電極の少なくとも１つとダイオードの電極の少なくとも１つとが、同時に形成された金属導体から構成されている、半導体装置である。
【００８１】
より特定的には、ＦＥＴのソース電極およびドレイン電極とダイオードのカソード電極とが、同時に形成された金属導体から構成され、かつ、ＦＥＴのゲート電極とダイオードのアノード電極とが、同時に形成された金属導体から構成されている、半導体装置である。
【００８２】
また、ＦＥＴの活性層の少なくとも一部とダイオードの活性層の少なくとも一部とが、半導体基板上にエピタキシャル成長により同時に形成される共通の活性層によって与えられる、半導体装置を製造することができる。
【００８３】
より特定的には、ＦＥＴのコンタクト層とダイオードのｎ型層とが、共通のｎ型層すなわちｎ型兼用層によって与えられることができ、さらに特定的には、半導体基板上に、ＦＥＴを構成するため、チャネル層およびその上にコンタクト層が積層され、このコンタクト層の一部がダイオードのｎ型層を与え、ダイオードのｎ型層の上にダイオードのｐ型層が積層された構造を得ることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による半導体装置の製造方法に備える第１の工程によって得られた構造物を図解的に示す断面図である。
【図２】図１に示した第１の工程の後に実施される第２の工程により得られた構造物を図解的に示す断面図である。
【図３】図２に示した第２の工程の後に実施される第３の工程により得られた構造物を図解的に示す断面図である。
【図４】図３に示した第３の工程の後に実施される第４の工程により得られた構造物を図解的に示す断面図である。
【図５】図４に示した第４の工程の後に実施される第５の工程により得られた構造物を図解的に示す断面図である。
【図６】図５に示した第４の工程の後に実施される第６の工程により得られた構造物を図解的に示す断面図である。
【図７】図６に示した第６の工程の後に実施される第７の工程により得られた構造物を図解的に示す断面図である。
【図８】図７に示した第７の工程の後に実施される第８の工程により得られた構造物を図解的に示す断面図であり、得られた半導体装置１を示している。
【図９】この発明の他の実施形態による半導体装置の製造方法を説明するためのもので、図３に示した工程に対応する工程により得られた構造物を図解的に示す断面図である。
【図１０】図９に示した実施形態において、図８に示した工程に対応する工程により得られた構造物すなわち半導体装置１ａを図解的に示す断面図である。
【符号の説明】
１，１ａ 半導体装置
２ 半導体基板
３ チャネル層
４ 第１のエッチングストッパ層
５ ｎ型兼用層
６ 第２のエッチングストッパ層
７ ｐ型層
８ 第３のエッチングストッパ層
１０ イオン注入領域
１２ ソース電極
１３ ドレイン電極
１４ カソード電極
１５ ゲートリセス
１６，１７ 開口
１８ マスク
１９ ゲート電極
２０ アノード電極
２１ ＦＥＴ
２２ ダイオード
３２ エッチング領域
Claims (9)
- 同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成され、
前記電界効果トランジスタの電極の少なくとも１つと前記ダイオードの電極の少なくとも１つとが、同時に形成された金属導体から構成されている、半導体装置。 - 前記電界効果トランジスタのソース電極およびドレイン電極と前記ダイオードのカソード電極とが、同時に形成された金属導体から構成され、かつ、前記電界効果トランジスタのゲート電極と前記ダイオードのアノード電極とが、同時に形成された金属導体から構成されている、請求項１に記載の半導体装置。
- 前記電界効果トランジスタの活性層の少なくとも一部と前記ダイオードの活性層の少なくとも一部とは、前記半導体基板上にエピタキシャル成長により同時に形成される共通の活性層によって与えられる、請求項１または２に記載の半導体装置。
- 前記電界効果トランジスタのコンタクト層と前記ダイオードのｎ型層とが、前記半導体基板上にエピタキシャル成長により同時に形成される共通のｎ型層によって与えられる、請求項３に記載の半導体装置。
- 前記半導体基板上に、前記電界効果トランジスタを構成するため、チャネル層およびその上に前記コンタクト層が積層され、前記コンタクト層の一部が前記ダイオードのｎ型層を与え、前記ダイオードのｎ型層の上に前記ダイオードのｐ型層が積層される、請求項４に記載の半導体装置。
- 前記電界効果トランジスタの活性層と前記ダイオードの活性層とは、エッチングまたはイオン注入により互いに分離されている、請求項３ないし５のいずれかに記載の半導体装置。
- 同一半導体基板上に、ショットキー接合をゲート電極に用いかつゲートリセスが設けられた電界効果トランジスタとｐｎ接合ダイオードとが構成された、半導体装置を製造する方法であって、
半導体基板を用意する工程と、
前記半導体基板上に、前記電界効果トランジスタのためのチャネル層、第１のエッチングストッパ層、前記電界効果トランジスタのためのコンタクト層および前記ダイオードのためのｎ型層を兼ねるｎ型兼用層、第２のエッチングストッパ層、前記ダイオードのためのｐ型層、ならびに第３のエッチングストッパ層を、この順序で、エピタキシャル成長により形成する工程と、
前記第２のエッチングストッパ層においてエッチングを止めるようにしながら、前記ｐ型層および前記第３のエッチングストッパ層を、前記電界効果トランジスタを構成すべき領域および前記ダイオードのカソード電極を形成すべき領域において、エッチング除去する工程と、
前記ｎ型兼用層にオーミック接触するように、前記電界効果トランジスタのためのソース電極およびドレイン電極ならびに前記ダイオードのためのカソード電極を同時に形成する工程と、
前記ｎ型兼用層における前記電界効果トランジスタのための前記ゲートリセスを形成すべき領域および前記第３のエッチングストッパ層の少なくとも一部を露出させる開口を有するマスクを形成する工程と、
前記マスクを通してエッチングを実施し、前記第３のエッチングストッパ層によって前記ｐ型層がエッチングされることを防止しながら、前記第１のエッチングストッパ層においてエッチングを止めるようにして、前記ｎ型兼用層に前記ゲートリセスを形成する工程と、
前記マスクを通して、前記チャネル層とショットキー接合する前記電界効果トランジスタのための前記ゲート電極を形成し、これと同時に、前記ｐ型層にオーミック接触する前記ダイオードのためのアノード電極を形成する工程と、
前記マスクを除去する工程と
を備える、半導体装置の製造方法。 - 前記ｐ型層および前記第３のエッチングストッパ層を、前記電界効果トランジスタを構成すべき領域および前記ダイオードのカソード電極を形成すべき領域において、エッチング除去する工程の後、前記電界効果トランジスタを構成すべき領域と前記ダイオードを構成すべき領域とを互いに分離するため、前記チャネル層および前記ｎ型兼用層に対して、エッチングまたはイオン注入を施す工程をさらに備える、請求項７に記載の半導体装置の製造方法。
- 前記第３のエッチングストッパ層は、前記第１および第２のエッチングストッパ層の合計厚みより厚く形成される、請求項７または８に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367764A JP4089419B2 (ja) | 2002-12-19 | 2002-12-19 | 半導体装置およびその製造方法 |
| US10/735,759 US20040124443A1 (en) | 2002-12-19 | 2003-12-16 | Semiconductor device and manufacturing method thereof |
| US11/021,664 US7029965B2 (en) | 2002-12-19 | 2004-12-22 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002367764A JP4089419B2 (ja) | 2002-12-19 | 2002-12-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200445A true JP2004200445A (ja) | 2004-07-15 |
| JP4089419B2 JP4089419B2 (ja) | 2008-05-28 |
Family
ID=32652627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002367764A Expired - Fee Related JP4089419B2 (ja) | 2002-12-19 | 2002-12-19 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20040124443A1 (ja) |
| JP (1) | JP4089419B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278768A (ja) * | 2005-03-29 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2007059880A (ja) * | 2005-07-08 | 2007-03-08 | Kovio Inc | Ｒｆｉｄタグを製造する方法およびｒｆｉｄタグを用いて形成される機構 |
| JP2007173742A (ja) * | 2005-12-26 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 窒化物半導体装置の製造方法 |
| JP2009152479A (ja) * | 2007-12-21 | 2009-07-09 | Sanken Electric Co Ltd | 双方向スイッチ |
| JP2009295650A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2011151155A (ja) * | 2010-01-20 | 2011-08-04 | Nec Corp | 電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7936041B2 (en) * | 2006-09-15 | 2011-05-03 | International Business Machines Corporation | Schottky barrier diodes for millimeter wave SiGe BICMOS applications |
| US8482078B2 (en) * | 2011-05-10 | 2013-07-09 | International Business Machines Corporation | Integrated circuit diode |
| US8513083B2 (en) | 2011-08-26 | 2013-08-20 | Globalfoundries Inc. | Methods of forming an anode and a cathode of a substrate diode by performing angled ion implantation processes |
| US8502320B2 (en) * | 2011-09-30 | 2013-08-06 | Broadcom Corporation | Zener diode structure and process |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5010377A (en) * | 1988-03-04 | 1991-04-23 | Harris Corporation | Isolated gate MESFET and method of trimming |
| ATE170333T1 (de) * | 1990-06-29 | 1998-09-15 | Canon Kk | Verfahren zum herstellen einer halbleiteranordnung mit schottky-übergang |
| EP0710984B1 (en) | 1994-11-02 | 2001-08-08 | Trw Inc. | Method of fabricating monolithic multifunction integrated circuit devices |
| JP2874596B2 (ja) | 1995-06-09 | 1999-03-24 | 日本電気株式会社 | モノリシック電圧制御発振器 |
-
2002
- 2002-12-19 JP JP2002367764A patent/JP4089419B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-16 US US10/735,759 patent/US20040124443A1/en not_active Abandoned
-
2004
- 2004-12-22 US US11/021,664 patent/US7029965B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006278768A (ja) * | 2005-03-29 | 2006-10-12 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2007059880A (ja) * | 2005-07-08 | 2007-03-08 | Kovio Inc | Ｒｆｉｄタグを製造する方法およびｒｆｉｄタグを用いて形成される機構 |
| JP2007173742A (ja) * | 2005-12-26 | 2007-07-05 | Toyota Central Res & Dev Lab Inc | 窒化物半導体装置の製造方法 |
| JP2009152479A (ja) * | 2007-12-21 | 2009-07-09 | Sanken Electric Co Ltd | 双方向スイッチ |
| JP2009295650A (ja) * | 2008-06-03 | 2009-12-17 | New Japan Radio Co Ltd | 半導体装置の製造方法 |
| JP2011151155A (ja) * | 2010-01-20 | 2011-08-04 | Nec Corp | 電界効果トランジスタ、電子装置、電界効果トランジスタの製造方法及び使用方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040124443A1 (en) | 2004-07-01 |
| US7029965B2 (en) | 2006-04-18 |
| US20050098832A1 (en) | 2005-05-12 |
| JP4089419B2 (ja) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103579327B (zh) | 高电子迁移率晶体管及其形成方法 | |
| US9805987B2 (en) | Self-aligned punch through stopper liner for bulk FinFET | |
| TW202137568A (zh) | 改良之氮化鎵結構 | |
| JP2008263146A (ja) | 半導体装置およびその製造方法 | |
| US20210050434A1 (en) | Integrated Circuit and Bipolar Transistor | |
| US20220130762A1 (en) | Semiconductor structure and manufacture method thereof | |
| CN109712892B (zh) | Mos器件的制作方法 | |
| JPH11354541A (ja) | 半導体装置およびその製造方法 | |
| JP4089419B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006339606A (ja) | 半導体装置及びその製造方法 | |
| CN111370306B (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| JP2006093617A (ja) | 半導体抵抗素子およびその製造方法 | |
| JP2008010467A (ja) | 半導体装置およびその製造方法 | |
| US20060237753A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20150091021A1 (en) | Method of Manufacturing Semiconductor Device and the Semiconductor Device | |
| JP6641876B2 (ja) | 半導体装置の製造方法 | |
| US9859123B1 (en) | Method for fabricating semiconductor device | |
| TW200849554A (en) | Semiconductor device and manufacturing method therefor | |
| JPH0543291B2 (ja) | ||
| JP4836334B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPH02122669A (ja) | 半導体装置の製造方法 | |
| JPH0677465A (ja) | 半導体装置 | |
| JP2008041784A (ja) | 保護素子及びこの保護素子を備えた半導体装置並びに半導体装置の製造方法 | |
| JP2006093616A (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH1064924A (ja) | 半導体装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4089419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |