JP2009152479A - 双方向スイッチ - Google Patents

双方向スイッチ Download PDF

Info

Publication number
JP2009152479A
JP2009152479A JP2007330690A JP2007330690A JP2009152479A JP 2009152479 A JP2009152479 A JP 2009152479A JP 2007330690 A JP2007330690 A JP 2007330690A JP 2007330690 A JP2007330690 A JP 2007330690A JP 2009152479 A JP2009152479 A JP 2009152479A
Authority
JP
Japan
Prior art keywords
main
electrode
bidirectional switch
semiconductor region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007330690A
Other languages
English (en)
Other versions
JP5369434B2 (ja
Inventor
Osamu Machida
修 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2007330690A priority Critical patent/JP5369434B2/ja
Priority to US12/336,106 priority patent/US7982240B2/en
Publication of JP2009152479A publication Critical patent/JP2009152479A/ja
Application granted granted Critical
Publication of JP5369434B2 publication Critical patent/JP5369434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】 双方向スイッチの低コスト化及び小型化が要求されている。
【解決手段】 双方向スイッチ１０は、主半導体領域１２上に第１及び第２の主電極１３，１４とゲート電極１５と第１及び第２のダイオード形成用電極１６，１７とを有する。第１及び第２の主電極１３，１４は主半導体領域１２にオーミック接触してＨＥＭＴから成る主半導体スイッチング素子２０のドレイン又はソースとして機能すると共に第１及び第２のダイオード２１，２２のカソードとして機能する。ゲート電極１５と第１及び第２のダイオード形成用電極１６，１７とは主半導体領域１２にショットキー接触している。第１及び第２のダイオード形成用電極１６，１７は第１及び第２のダイオード２１，２２としてのショットキーダイオードを形成する。
【選択図】図３

Description

本発明は、マトリックスコンバータ、交流電源回路等の電気回路に使用するための交流スイッチ即ち双方向スイッチに関する。
交流電流をオン・オフすることができる双方向スイッチ（交流スイッチ）としてトライアック即ち双方向性３端子サイリスタが知られている。しかし、トライアックは、ここに流れる電流が保持電流以下になるまでオン状態を継続する特性を有しているので、任意の時点でオフにできない。従って、任意の時点で電流をオフにすることが要求される時には、例えば、図１に示すように第１及び第２の主端子１、２間に互いに逆の方向性を有して直列に接続された第１及び第２のＩＧＢＴ即ち絶縁ゲート・バイポーラ・トランジスタＱ1、Ｑ2と、第１及び第２の絶縁ゲート・バイポーラ・トランジスタＱ1、Ｑ2に対して逆の方向性を有して並列接続された第１及び第２のダイオードＤ1、Ｄ2との組み合わせによって双方向スイッチ回路（双方向スイッチ）を構成した。なお、図１の第１及び第２の絶縁ゲート・バイポーラ・トランジスタＱ1、Ｑ2を、絶縁ゲート型又は接合型電界効果トランジスタ、又はバイポーラ・トランジスタに置き換えて双方向スイッチを構成すること、又は２つの絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）を互いに逆の方向性を有して並列接続して双方向スイッチを構成することもできる。図１及びこれに類似の双方向スイッチはノーマリオフ型の複数の半導体スイッチング素子を使用して構成される。図１のように複数の半導体スイッチング素子を組み合せた双方向スイッチは、回路構成が複雑になり、且つオン電圧及びオン抵抗が比較的高くなるという欠点を有する。また、図１及びこれに類似の双方向スイッチは、バンドギャップが比較的小さいシリコン半導体で形成されているので、高耐圧化が困難であるという欠点を有する。
図１の双方向スイッチ及びこれに類似の双方向スイッチの問題点を解決するための双方向スイッチがＷＯ２００４／１１４５０８号公報（特許文献１）に開示されている。この特許文献１に従う双方向スイッチＳＷは、図２に示すように第１及び第２の主端子１、２とゲート端子３と、第１及び第２の主端子１、２間に接続された化合物半導体から成るノーマリオン型主半導体スイッチング素子（例えばＨＥＭＴ）Ｑと、第１の主端子１にカソードが接続された第１のダイオードＤ1と、第２の主端子２にカソードが接続された第２のダイオードＤ2と、第１及び第２のダイオードＤ1、Ｄ2のアノードを相互に接続する共通導体４とを有している。この双方向スイッチを使用する時には、例えば、第１及び第２の主端子１、２に例えば交流電源６と負荷７とを含む電気回路５を接続し、ゲート端子３と共通導体４との間にゲート制御回路８を接続する。図２の双方向スイッチＳＷにおいて、第１の主端子１の電位が第２の主端子２の電位よりも高く且つゲート端子３の電位が共通導体４に対して負の時には、ノーマリオン型の主半導体スイッチング素子Ｑがオフになり、双方向スイッチＳＷもオフになる。双方向スイッチＳＷはゲートを中心にして対称的に形成されているので、第２の主端子２の電位が第１の主端子１の電位よりも高く且つゲート端子３の電位が共通導体４に対して負の時にも、主半導体スイッチング素子Ｑがオフになり、双方向スイッチＳＷもオフになる。ゲート端子３の電位を、共通導体４を基準にして主半導体スイッチング素子Ｑのしきい値以上の値（例えば零又は正電位）にした時には、主半導体スイッチング素子Ｑがオンになり、双方向スイッチＳＷもオンになる。
図２の双方向スイッチＳＷは少ない部品点数で構成できるという利点、及び主半導体スイッチング素子Ｑを窒化物半導体等の化合物半導体で構成することによって高耐圧化ができるという利点を有する。しかし、図２の双方向スイッチＳＷは主半導体スイッチング素子Ｑと、第１及び第２のダイオードＤ1、Ｄ2とが個別部品として構成されているので、大型且つコスト高になるという欠点、及びゲート端子を制御するための基準電位を簡単な構成で安定的に得ることが困難であるという欠点を有する。
ＷＯ ２００４／１１４５０８公開公報
従って、本発明が解決しようとする課題は、双方向スイッチの小型化及び低コスト化が要求されていることであり、本発明の目的はこの要求に応えることができる双方向スイッチを提供することにある。本発明の別の目的はこの要求に応えることができ且つ基準電位を安定化することができる双方向スイッチを提供することにある。
上記課題を解決するための本発明は、電気回路の電流をオン・オフするための双方向スイッチであって、
第１の主面と該第１の主面に対向する第２の主面とを有し且つ電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、
所定の間隔を有して前記主半導体領域の前記第１の主面上にそれぞれ配置され且つ前記主半導体領域の前記第１の主面にそれぞれオーミック接触している第１及び第２の主電極と、
前記主半導体領域の前記第１及び第２の主電極間部分を流れる電流を制御するために前記主半導体領域の前記第１の主面の前記第１及び第２の主電極の間に配置されたゲート手段（例えばショットキーゲート又は絶縁ゲート又はｐｎ接合ゲート）と、
前記主半導体領域の前記第１の主面の前記第１の主電極を基準にして前記ゲート手段と反対側の位置に配置された第１のダイオード形成用電極と、
前記主半導体領域の前記第１の主面の前記第２の主電極を基準にして前記ゲート手段と反対側の位置に配置された第２のダイオード形成用電極と、
前記第１のダイオード形成用電極と前記第２のダイオード形成用電極とを相互に接続するための接続手段と
を備えていることを特徴とする双方向スイッチに係わるものである。
なお、請求項２に示すように、更に、前記ゲート手段と前記接続手段との間に接続されたスイッチ制御回路を備えていることが望ましい。
また、請求項３に示すように、前記主半導体領域は２次元キャリアガス層を生じさせることができる第１及び第２の半導体層を有していることが望ましい。
また、請求項４に示すように、前記主半導体領域は電流通路として機能する第１導電型半導体層を有していることが望ましい。
また、請求項５に示すように、前記ゲート手段は、前記主半導体領域の前記第１の主面にショットキー接触しているゲート電極であることが望ましい。
また、請求項６に示すように、前記ゲート手段は、前記主半導体領域の前記第１の主面上に配置されたゲート絶縁膜と該ゲート絶縁膜上に配置されたゲート電極とから成ることが望ましい。
また、請求項７に示すように、前記第１及び第２のダイオード形成用電極は、前記主半導体領域の前記第１の主面にショットキー接触している電極であることが望ましい。
また、請求項８に示すように、前記主半導体領域は、更にｐｎ接合を得るために前記第１及び第２のダイオード形成用電極と前記第１導電型半導体層との間に第１及び第２の第２導電型半導体層を有し、前記第１及び第２のダイオード形成用電極は前記第１及び第２の第２導電型半導体層にオーミック接触した電極であることが望ましい。
また、請求項９に示すように、更に、前記半導体領域の前記他方の主面に電気的及び機械的に結合された一方の主面と該一方の主面に対向する他方の主面とを有する導電性基板と、前記導電性基板を前記接続手段に電気的に接続する導体とを有していることが望ましい。
また、請求項１０に示すように、前記接続手段は、前記半導体領域の前記第２の主面に電気的及び機械的に結合された一方の主面と該一方の主面に対向する他方の主面とを有する導電性基板と、前記導電性基板の前記他方の主面に形成された補助電極と、前記第１のダイオード形成用電極を前記導電性基板に電気的に接続する導体と、前記第２のダイオード形成用電極を前記導電性基板に電気的に接続する導体とから成ることが望ましい。
本発明は次の効果を有する。
（イ）共通の主半導体領域の第１の主面上に、第１及び第２の主電極と、ゲート手段と、第１及び第２のダイオード形成用電極とを設け、第１のダイオード形成用電極と第２のダイオード形成用電極とを相互に接続することによって特許文献１に開示されている双方向スイッチと同様な機能を有する双方向スイッチが構成されている。即ち、第１及び第２の主電極とゲート手段とによって主半導体スイッチング素子（例えばＨＥＭＴ）が構成され、第１及び第２の主電極と第１及び第２のダイオード形成用電極とよって第１及び第２のダイオードが構成されている。従って、第１及び第２のダイオードを個別部品とすることが不要になり、双方向スイッチの小型化及び低コスト化が可能になる。
（ロ）第１及び第２の主電極は、主半導体スイッチング素子（例えばＨＥＭＴ）の主電極（ソース又はドレイン）と第１及び第２のダイオードの電極（例えばカソード）との両方の機能を有するので、双方向スイッチの更なる小型化及び低コスト化が可能になる。また、主半導体スイッチング素子と第１及び第２のダイオードとの相互接続部分の長さを短くすることができる。これにより、相互接続部分の寄生インピーダンスを低減し、双方向スイッチの動作速度を高めることができる。
（ハ）第１及び第２のダイオードには負荷電流が流れないので、第１及び第２のダイオードを設けることによる主半導体領域のサイズの増大は少ない。
また、請求項９に示すように、主半導体領域に電気的及び機械的に結合された導電性基板を前記接続手段に電気的に接続することによって、導電性基板の電位を安定化することができる。即ち、ＨＥＭＴにおいて周知のように、ソース電極を基板に接続し、基板の電位をソース電極の電位にすることが望ましい。しかし、本願の双方向スイッチにおいて、第１及び第２の主電極間に正方向電圧が印加された時には第２の主電極がソース電極として機能し、第１及び第２の主電極間に負方向電圧が印加された時には第１の主電極がソース電極として機能する。従って、第１及び第２の主電極を固定的にソース電極とすることができない。しかし、基板電極を、接続導体を介して第１及び第２のダイオード形成用電極に接続すると、第１及び第２の主電極間に正方向電圧が印加された時と負方向電圧が印加された時のいずれにおいても、導電性基板がソース電極として機能する第１又は第２の主電極に近い電位になり、導電性基板の電位がソース電極に近い電位に安定化する。これにより、周知のＨＥＭＴにおける、ソース電極を基板に接続して基板の電位を安定化することと同様な効果を請求項９の発明によって得ることができ、ゲート手段による電流制御の動作安定化を図ることができる。
また、請求項１０の発明によれば、第１のダイオード形成用電極を導電性基板に電気的に接続する導体と、第２のダイオード形成用電極を導電性基板に電気的に接続する導体とを設けることによって、第１のダイオード形成用電極と第２のダイオード形成用電極との相互接続を容易に達成することができる。
次に図面を参照して本発明の実施形態を説明する。
図３に示す実施例１に従う交流スイッチ又は双方向スイッチング回路装置と呼ぶこともできる双方向スイッチ１０は、大別して基板１１と、主半導体領域１２と、第１及び第２の主電極１３，１４と、ノーマリオン型ゲート手段としてのゲート電極１５と、第１及び第２のダイオード形成用電極１６，１７と、接続導体１８とから成る。図４に図３の双方向スイッチ１０の等価回路と、双方向スイッチ１０に接続された交流電源６と負荷７とから成る電気回路５と、及びゲート制御回路８とが示されている。図４において第１の主電極１３は負荷７を介して交流電源６の一端に接続され、第２の主電極１４は交流電源６の他端に接続されている。図４で示すゲート制御回路８はゲート電極１５と接続導体１８との間に接続されている。図３に示すように双方向スイッチ１０は鎖線で区画して示す電界効果トランジスタの一種である高電子移動度トランジスタ即ちＨＥＭＴ（High Electron Mobility Transistor）と同様な構成の主半導体スイッチング素子２０とショットキーダイオード構成の第１及び第２のダイオード２１，２２とを有する。図４に示すように第１及び第２のダイオード２１，２２は互いに逆の方向を有して直列に接続され、この直列接続回路が主半導体スイッチング素子２０に並列に接続されている。次に図３の各部を詳しく説明する。
基板１１は主半導体領域１２をエピタキシャル成長で形成するための成長基板であって、一方の主面２３と該一方の主面２３に対向する他方の主面２４とを有する。この実施例の基板１１は導電性シリコン単結晶で形成されている。しかし、基板１１をシリコンカーバイト（ＳｉＣ）等の半導体、又はサファイア、セラミック等の絶縁体で形成することもできる。
主半導体領域１２は、基板１１から離れた第１の主面２５と該第１の主面２５に対向し且つ基板１１の一方の主面２３に接している第２の主面２６とを有し、バッファ層２７と電子走行層と呼ぶこともできる第１の半導体層２８と電子供給層と呼ぶこともできる第２の半導体層２９とで構成されている。
バッファ層２７は、基板１１の一方の主面２３上に窒化物半導体を周知のＭＯＣＶＤ法でエピタキシャル成長させることによって形成されている。図３では、図示を簡略化するためにバッファ層２３が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層２７はＡＩＮ（窒化アルミニウム）からなる第１のサブレイヤー（第１の副層）とＧａＮ（窒化ガリウム）から成る第２のサブレイヤー（第２の副層）とが交互に積層された多層構造バッファである。なお、このバッファ層２７は主半導体スイッチング素子２０、第１及び第２のダイオード２１，２２の動作に直接関係していないので、これを省くこともできる。また、バッファ層２７の半導体材料をＡｌＮ、ＧａＮ以外の窒化物半導体又は３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
第１の半導体層（電子走行層）２８は、この上の電子供給層としての第２の半導体層２９とのヘテロ接合面の近傍に電流通路（チャネル）としての２次元電子ガス層即ち２ＤＥＧ層３０（点線で示す）を得るためのものであって、バッファ層２７上にアンドープの第１の窒化物半導体を周知のＭＯＣＶＤ法で例えば０．３〜１０μｍの厚さにエピタキシャル成長させたものである。この第１の半導体層（電子走行層）２８を形成するための好ましい第１の窒化物半導体は、
ＡｌaＩｎbＧａ1-a-bＮ，
ここで、ａは０≦ａ＜１、ｂは０≦ｂ＜１を満足する数値、
である。しかし、第１の半導体層（電子走行層）２８を第１の窒化物半導体以外の化合物半導体で形成することもできる。
第２の半導体層２９は、第１の窒化物半導体よりも大きいバンドギャップを有し且つ第１の窒化物半導体よりも小さい格子定数を有する第２の窒化物半導体を第１の半導体層２８の上に好ましくは５〜１００ｎｍの厚みに周知のＭＯＣＶＤ法でエピタキシャル成長させたものから成る。この第２の半導体層２９を形成するための好ましい第２の窒化物半導体は、
ＡｌxＩｎyＧａ1-x-yＮ，
ここで、ｘは０＜ｘ＜１、ｙは０≦ｙ＜１を満足する数値、
である。
この第２の半導体層２９を、アンドープのＡｌxＩｎyＧａ1-x-yＮで形成する代わりに、ｎ型（第１導電型）の不純物を添加したＡｌxＩｎyＧａ1-x-yＮから成る窒化物半導体、又は別の組成の窒化物半導体、又は別の化合物半導体で形成することもできる。
第１の主電極１３は主半導体領域１２の主半導体スイッチング素子２０を構成する部分と第１のダイオード２１を構成する部分との境界上に配置され、主半導体スイッチング素子２０の第１の主電極部分（ソース又はドレイン部分）１３ａと第１のダイオード２１のカソード部分１３ｂとを有する。第１の主電極部分（ソース又はドレイン部分）１３ａと第１のダイオード２１のカソード部分１３ｂとを一体に形成することが小型化のために有効であるが、これ等を互いに離間させ、離間した第１の主電極部分（ソース又はドレイン部分）１３ａと第１のダイオード２１のカソード部分１３ｂとを電気的に接続する手段を設けることもできる。例えば、第１の主電極部分（ソース又はドレイン部分）１３ａと第１のダイオード２１のカソード部分１３ｂとの電気的接続を２ＤＥＧ層３０を利用して行うこと、又は別個の導体を用いて行うこともできる。本願では２ＤＥＧ層３０を利用して接続された第１の主電極部分（ソース又はドレイン部分）１３ａと第１のダイオード２１のカソード部分１３ｂとの組み合わせも第１の主電極と呼ぶことにする。第２の主電極１４は主半導体領域１２の主半導体スイッチング素子２０を構成する部分と第２のダイオード２２を構成する部分との境界上に配置され、主半導体スイッチング素子２０の第２の主電極部分（ドレイン又はソース部分）１４ａと第２のダイオード２２のカソード部分１４ｂとを有する。第２の主電極部分（ドレイン又はソース部分）１４ａと第２のダイオード２２のカソード部分１４ｂとを一体に形成することが小型化のために有効であるが、これ等を互いに離間させ、離間した第２の主電極部分（ドレイン又はソース部分）１４ａと第２のダイオード２２のカソード部分１４ｂとを電気的に接続する手段を設けることもできる。例えば、第２の主電極部分（ソース又はドレイン部分）１４ａと第２のダイオード２２のカソード部分１４ｂとの電気的接続を２ＤＥＧ層３０を利用して行うこと、又は別個の導体を用いて行うこともできる。本願では２ＤＥＧ層３０を利用して接続された第２の主電極部分（ソース又はドレイン部分）１４ａと第１のダイオード２１のカソード部分１４ｂとの組み合わせも第２の主電極と呼ぶことにする。第１及び第２の主電極１３、１４は主半導体領域１２の第１の主面２５即ち第２の半導体層２９の表面上にそれぞれオーミック（低抵抗性）接触されている。本実施例の第１及び第２の主電極１３，１４は、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体でそれぞれ形成されているが、これ以外の低抵抗性接触（オーミック接触）可能な金属で形成することもできる。なお、第２の半導体層２９は極めて薄いので、この厚み方向の抵抗は無視できるほど小さい。従って、第１及び第２の主電極１３，１４は、２ＤＥＧ層３０に電気的に結合されている。
ゲート電極１５は、第１及び第２の主電極１３，１４間の電流を制御するゲート手段であって、主半導体領域１２の第１の主面２５にショットキー接触している金属電極から成る。この金属電極は、例えば、Ｎｉ（ニッケル）とＡｕ（金）との積層体、又はＰｔ（白金）とＡｕ（金）との積層体で形成される。主半導体スイッチング素子２０の正方向耐圧と逆方向耐圧とを同一にするために、ゲート電極１５を中心にして主半導体スイッチング素子２０を対称的に形成することが望ましい。従って、図３では、ゲート電極１５が第１及び第２の主電極１３、１４の中間に配置され、第１の主電極１３とゲート電極１５との間隔及び第２の主電極１４とゲート電極１５との間隔は実質的に等しい。しかし、主半導体スイッチング素子２０に要求される耐圧を満足することができる範囲でゲート電極１５の位置を第１及び第２の主電極１３，１４の中間位置から少しずらすことができる。例えば、第１の主電極１３とゲート電極１５との間隔を基準にして第２の主電極１４とゲート電極１５との間隔を所定の範囲（例えばー２０％〜＋２０％）で変えることができる。
図３のＨＥＭＴ構成の主半導体スイッチング素子２０において、第２の半導体層２９が第１の半導体層２８にヘテロ接合されているので、第２の半導体層２９にピエゾ分極が生じる。また、第２の半導体層２９に自発分極も生じる。第２の半導体層２９に分極が生じると、第１及び第２の半導体層２８、２９の界面近傍に周知の２ＤＥＧ層３０が生じる。本実施例の主半導体スイッチング素子２０はノーマリオン型であるので、第１及び第２の主電極１３，１４間に第１の主電極１３の電位が第２の主電極１４の電位よりも高い電圧（正方向電圧）が印加されている時において、ゲート電極１５の電位がソースとして機能する第２の主電極１４の電位を基準にして零の時、又は第１及び第２の主電極１３，１４間に第１の主電極１３の電位が第２の主電極１４の電位よりも低い電圧（負方向電圧）が印加されている時において、ソースとして機能する第１の主電極１３を基準にして零の時であってもゲート電極１５の直下に２ＤＥＧ層３０が生じる。正方向電圧が印加されている主半導体スイッチング素子２０をオフにする時には、ソース電極として機能している第２の主電極１４を基準にしてゲート電極１５の電位を閾値よりも低い負の値（例えばー５Ｖ）にする。また、負方向電圧が印加されている主半導体スイッチング素子２０をオフにする時には、ソース電極として機能している第１の主電極１３を基準にしてゲート電極１５の電位をしきい値より低い負の値（例えばー５Ｖ）にする。ゲート電極１５の電位をソース電極に対して負の値にすると、第１の半導体層２８のゲート電極１５の直下の部分から電子が排除され、２ＤＥＧ層３０の分断が生じ、第１及び第２の主電極１３，１４間の電流が遮断される。
第１のダイオード形成用電極１６は主半導体領域１２の第１の主面２５の第１の主電極１３を基準にしてゲート電極１５と反対側の位置に配置され、主半導体領域１２にショットキー接触している。第２のダイオード形成用電極１７は主半導体領域１２の第１の主面２５の第２の主電極１４を基準にしてゲート電極１５と反対側の位置に配置され、主半導体領域１２にショットキー接触している。第１及び第２のダイオード形成用電極１６、１７はゲート電極１５と同一材料で同時に形成されたものであり、ショットキー接触可能な金属、例えばＮｉ（ニッケル）とＡｕ（金）との積層体、又はＰｔ（白金）とＡｕ（金）との積層体から成る。第１及び第２のダイオード形成用電極１６、１７は第１及び第２のダイオード２１，２２のアノードとして機能する。従って、正方向電圧の印加時において、第１のダイオード２１が逆バイアス状態になり、第２のダイオード２２が順バイアス状態になる。逆に、逆方向電圧の印加時において、第１のダイオード２１が順バイアス状態になり、第２のダイオード２２が逆バイアス状態になる。主半導体スイッチング素子２０がオン状態で第１のダイオード２１が順バイアス状態の時には、第１のダイオード形成用電極１６、第１の半導体層２９、２ＤＥＧ層３０、第１の半導体層２９、及び第１の主電極１３の経路が導通状態になる。主半導体スイッチング素子２０がオン状態で第２のダイオード２２が順バイアス状態の時には、第２のダイオード形成用電極１７、第１の半導体層２９、２ＤＥＧ層３０、第１の半導体層２９、及び第２の主電極１４の経路が導通状態になる。
接続導体１８は、第１及び第２のダイオード形成用電極１６、１７間を電気的に接続している。この実施例では、接続導体１８が、双方向スイッチ１０をより小型化するために主半導体領域１２の第１の主面２５上に配置された絶縁膜（図示せず）の上に形成されている。しかし、接続導体１８を金属ワイヤ等の外部接続部材とすることもできる。
次に、図３の双方向スイッチ１０の動作を説明する。この双方向スイッチ１０を使用する時には、図４で示すように、第１及び第２の主電極１３、１４に例えば交流電源６と負荷７とを含む電気回路５を接続し、ゲート電極１５と接続導体１８との間にゲート制御回路８を接続する。第１の主電極１３の電位が第２の主電極１４の電位よりも高く、且つゲート制御回路１９からゲート電極１５の電位をソースとして機能している第２の主電極１４に対して閾値電圧よりも小さい負の値にする信号が出力されている時には、ノーマリオン型の主半導体スイッチング素子２０がオフになり、双方向スイッチ１０もオフになる。なお、第１の主電極１３の電位が第２の主電極１４の電位よりも高い時には、接続導体は１８と第２の主電極１４との間の電位差は第２のダイオード２２の順バイアス電圧以上となることはなく、せいぜい約０．７Ｖである。従って、接続導体１８の電位をゲートの基準電位と考えることもできる。双方向スイッチ１０はゲートを中心にして対称的に形成されているので、第２の主電極１４の電位が第１の主電極１３の電位よりも高く、且つゲート制御回路１９からゲート電極１５の電位をソースとして機能している第１の主電極１３に対して閾値電圧よりも小さい負の値にする信号が出力されている時にも、主半導体スイッチング素子２０がオフになり、双方向スイッチ１０もオフになる。なお、第２の主電極１４の電位が第１の主電極１３の電位よりも高い時には接続導体１８と第１の主電極１３の電位差が第１のダイオード２１の順バイアス電圧以上となることはなく、せいぜい約０．７Ｖである。ゲート電極１５の電位を、ソースとして機能する第１の主電極１３又は第２の主電極１４を基準にして主半導体スイッチング素子２０の閾値以上の値（例えば零又は正電位）にする信号がゲート制御回路１９から出力されている時には、主半導体スイッチング素子２０がオンになり、双方向スイッチ１０もオンになる。
本実施例の双方向スイッチ１０は次の効果を有する。
（１） 共通の主半導体領域１２の第１の主面２５上に、第１及び第２の主電極１３，１４と、ゲート手段としてのゲート電極１５と、第１及び第２のダイオード形成用電極１６，１７とを設け、第１のダイオード形成用電極１６と第２のダイオード形成用電極１７とを相互に接続することによって特許文献１に開示されている双方向スイッチと同様に動作する双方向スイッチ１０が構成されている。即ち、主半導体スイッチング素子２０と第１及び第２のダイオード２１，２２が共通の主半導体領域１２を使用して形成されているので、従来の第１及び第２のダイオードを個別部品とする場合に比較して双方向スイッチ１０の小型化及び低コスト化が可能になる。なお、第１及び第２のダイオード２１，２２はゲートの基準電位の決定に寄与するものであり、負荷電流を流すものではない。従って、第１及び第２のダイオード２１，２２を形成するための主半導体領域１２のスペースは、主半導体スイッチング素子２０を形成するための主半導体領域１２のスペースよりも大幅に小さくできる。
（２）主半導体スイッチング素子２０は２ＤＥＧ層３０を使用したＨＥＭＴ構成の電界効果トランジスタであり、且つ第１及び第２のダイオード２１，２２も２ＤＥＧ層３０を使用したショットキーダイオードであるので、高速動作可能であり且つオン状態における抵抗が比較的小さい双方向スイッチ１０を提供できる。
（３）第１及び第２の主電極１３，１４は、主半導体スイッチング素子２０の主電極（ソース電極又はドレイン電極）と第１及び第２のダイオード２１，２２のカソード電極との両方の機能を有するので、双方向スイッチ１０の更なる小型化及び低コスト化が可能になる。また、第１及び第２のダイオード形成用電極１６、１７と第１及び第２の主電極１３，１４との間が外部導体を使用しないで２ＤＥＧ層３０で電気的に接続されているので、寄生インピーダンス成分が小さくなり、双方向スイッチ１０の高速動作が可能になる。
（４）主半導体領域１２が高耐圧化可能な窒化物半導体（窒化物系半導体）から成るので、主半導体スイッチング素子２０及び第１及び第２のダイオード２１，２２の高耐圧化が可能になる。
（５）第１及び第２のダイオード２１，２２のための第１及び第２のダイオード形成用電極１６，１７はゲート電極１５と同一材料で同時に形成されているので、第１及び第２のダイオード２１，２２を形成すための製造工程の増加を抑制できる。
次に、実施例２に従う双方向スイッチ１０ａを図５及び図６を参照して説明する。但し、この実施例２及び後述する別の実施例において図３及び図４と実質的に同一の部分には同一の参照符号を付してその説明を省略する。図５の変形された双方向スイッチ１０ａは、変形された主半導体スイッチング素子２０ａと第１及び第２のダイオード２１ａ，２２ａを除いて図３と同一に構成されている。変形された主半導体スイッチング素子１３ａ、第１及び第２のダイオード２１ａ，２２ａは、図５に示すように背面電極又は補助電極とも呼ぶことができる基板電極３１を導電性を有する基板１１の他方の主面２４に有する他は、図３の主半導体スイッチング素子２０、第１及び第２のダイオード２１，２２と同一に形成されている。基板電極３１は、導体３２によって接続導体１８に接続されている。即ち、基板電極３１は、導体３２と接続導体１８とを介して第１及び第２のダイオード形成用電極１６，１７に接続されている
図５の双方向スイッチ１０ａの等価回路が図６に示されている。図５及び図６に示す双方向スイッチ１０ａの基本的構成は図３及び図４に示す双方向スイッチ１０と同一であるので、図５及び図６に示す双方向スイッチ１０ａは、図３及び図４に示す双方向スイッチ１０と同一の作用効果を有する。更に、図５及び図６に示す双方向スイッチ１０ａは、基板１１に電気的に接続された基板電極３１を有し、基板電極３１が導体３２と接続導体１８とを介して第１及び第２のダイオード形成用電極１６，１７に接続されている。このため、基板１１の電位を安定化することができる。即ち、ＨＥＭＴにおいて周知のように、ソース電極又はドレイン電極を基板に接続し、基板の電位をソース電極又はドレイン電極の電位にすることが望ましい。しかし、図５の双方向スイッチ１０ａにおいて、第１及び第２の主電極１３，１４間に正方向電圧が印加された時には第２の主電極１４がソース電極として機能し、第１及び第２の主電極１３，１４間に負方向電圧が印加された時には第１の主電極１３がソース電極として機能する。従って、第１及び第２の主電極１３，１４を固定的にソース電極又はドレイン電極とすることができない。もし、基板１１がフローティング状態の時には、基板１１の電位は第１の主電極１３の電位と第２の主電極１４の電位との約中間の値になり、交流電源６の電圧の変化によって基板１１の電位も変化し、基板１１の電位が安定化しない。しかし、図５に示すように基板電極３１を第１及び第２のダイオード形成用電極１６，１７に接続すると、導電性基板１１がソース電極として機能する第１又は第２の主電極１３，１４に近い電位（せいぜい約０．７Ｖ）になり、導電性基板１１の電位がソース電極に近い電位に安定化する。従って、主半導体スイッチング素子２０ａの動作を安定化できる。
なお、基板電極３１を接続導体１８に接続する代りに図５で点線３２ａで示すようにゲート電極１５に接続することもできる。
図７に示す実施例３の双方向スイッチ１０ｂは、変形された主半導体スイッチング素子２０ｂと変形された第１及び第２のダイオード２１ｂ，２２ｂと変形された共通接続導体１８ａを除いて図３と同一に構成されている。変形された主半導体スイッチング素子１３ｂ、第１及び第２のダイオード２１ｂ，２２ｂは、図７に示すように背面電極又は補助電極とも呼ぶことができる基板電極３１を、導電性を有するシリコン基板１１ａの他方の主面２４に有する他は、図３の主半導体スイッチング素子２０、第１及び第２のダイオード２１，２２と同一に形成されている。
変形された共通接続導体１８ａは、導電性を有する基板１１ａと第１及び第２の接続導体４１，４３と第１及び第２の接続電極４２，４４とから成る。第１のダイオード形成用電極１６は第１の接続導体４１と第１の接続電極４２とを介して導電性を有する基板１１ａに接続され、第２のダイオード形成用電極１７は第２の接続導体４３と第２の接続電極４４とを介して導電性を有する基板１１ａに接続されている。従って、第１のダイオード形成用電極１６と第２のダイオード形成用電極１７は第１の接続導体４１と第１の接続電極４２と基板１１ａと第２の接続電極４４と第２の接続導体４３とを介して相互に接続されている。なお、第１及び第２のダイオード形成用電極１６、１７を基板電極３１に接続することもできる。ゲート制御回路１９はゲート電極１５と基板電極３１との間に接続されている。
図７に示す実施例３の双方向スイッチ１０ｂの等価回路は、図６に示す実施例２の双方向スイッチ１０ａの等価回路と実質的に同一である。従って、図７に示す実施例３の双方向スイッチ１０ｂは、図５に示す実施例２の双方向スイッチ１０ａと同一の作用効果を有する。更に、図７の第１及び第２のダイオード形成用電極１６、１７は基板１１ａを介して相互に接続されているので、第１及び第２のダイオード形成用電極１６、１７の相互接続のためのスペースが小さくなり、双方向スイッチ１０ｂを更に小型化することができる。また基板１１ａの電位の安定化が良好に達成される。
図８に示す実施例４に従う変形された双方向スイッチ１０ｃは、変形された主半導体領域１２ａを除いて図５と同一に構成されている。変形された主半導体領域１２ａは主半導体スイッチング素子２０ｃと第１及び第２のダイオード２１ｃ，２２ｃの全てに含まれている。図８の主半導体領域１２ａは電子走行層としての第１の半導体層２８と電子供給層としての第２の半導体層２９との間に例えばアンドープＡｌＮ又はＡｌＩｎＧａＮから成る周知のスペーサー層５１を配置し、主半導体領域１２ａの最も上に、表面電荷のコントロールのため等の目的で例えばアンドープＡｌＧａＮから成るキャップ層５２を配置し、主半導体領域１２ａにおける第１及び第２の主電極１３，１４の下の部分に斜線を付けて示すｎ型不純物注入領域から成るコンタクト領域５３，５４を設け、この他は図５に示されている実施例２の主半導体領域１２と実質的に同一に形成したものである。スペーサー層５０は２ＤＥＧ層３０における電子の移動度の低下を抑制する機能を有する。コンタクト領域５３，５４は第１及び第２の主電極１３，１４の接触抵抗の低減に寄与する。なお、第１及び第２の主電極１３，１４の下に凹部を設け、凹部の中に第１及び第２の電極１３、１４を設けることもできる。
図８の双方向スイッチ１０ｃは図５の双方向スイッチ１０ａと同様な作用効果も有する。なお、図３及び図７の主半導体領域１２を図８の主半導体領域１２ａに変形することができる。
図９の実施例５に従う双方向スイッチ１０ｄは、変形された主半導体領域１２ｂを除いて図５と同一に構成されている。図９の主半導体領域１２ｂはＭＥＳＦＥＴ（Metal Semiconductor Filed Effect Transistor）構成の主半導体スイッチング素子２０ｄが得られるように、例えばノンドープＧａＮから成る第１の半導体層２８ａと、該第１の半導体層２８ａにｎ型不純物（例えばＳｉ）をイオン注入することによって形成されたｎ型ＧａＮから成る第２の半導体層２９ａとから成る。図９の主半導体スイッチング素子２０ｄ、第１及び第２のダイオード２１ｄ，２２ｄは、主半導体領域１２ｂを除いて図５と同様に構成されている。
図９の主半導体領域１２ｂにおける第２の半導体層２９ａはチャネル層即ち電流通路として機能する。主半導体スイッチング素子２０ｄを構成するショットキー電極から成るゲート電極１５の電位がソースとして機能する第１の主電極１３又は第２の主電極１４の電位と同一の場合（ノーマリ時）において第２の半導体層２９ｂの電流通路はオン状態に保たれる。ソースとして機能する第１の主電極１３又は第２の主電極１４に対してゲート電極１５が負電位になると、電界効果によって第２の半導体層２９ｂの電流通路がオフになる。従って、図９の主半導体スイッチング素子２０ｄは図３、図５の主半導体スイッチング素子２０，２０ａと同様に使用することができる。第１及び第２のダイオード形成用電極１６，１７は主半導体領域１２ｂにおける第２の半導体層２９ａにショットキー接触し、ショットキーダイオードを形成している。図９の主半導体スイッチング素子２０ｄ、第１及び第２のダイオード２１ｄ，２２ｄは、図５の主半導体スイッチング素子２０ａ、第１及び第２のダイオード２１ａ，２２ａと同様な機能を有するので、図９の双方向スイッチ１０ｄは図５の双方向スイッチ１０ａと同様な効果を有する。なお、図３、図７及び図８の主半導体領域１２，１２ａを図９の主半導体領域１２ｂに変形することができる。
図１０の実施例６に従う双方向スイッチ１０ｅは、変形された主半導体領域１２ｃ、ゲート電極１５ａ、第１及び第２のダイオード形成用電極１６ａ，１７ａを除いて図９と同一に構成されている。変形された主半導体領域１２ｃは、ｎ型の第２の半導体層２９ａの上に窒化物半導体（窒化物系半導体）から成る第１、第２及び第３のｐ型半導体層６１、６２，６３を有する。第１のｐ型半導体層６１は、ゲート電極１５ａとｎ型の第２の半導体層２９ａとの間に配置され、ｎ型の第２の半導体層２９ａとの間のｐｎ接合によって接合型電界効果トタンジスタから成る主半導体スイッチング素子20ｅを提供する。第２及び第３のｐ型半導体層６２，６３は第１及び第２のダイオード形成用電極１６ａ、１７ａとｎ型の第２の半導体層２９ａとの間に配置され、ｎ型の第２の半導体層２９ａとの間のｐｎ接合によって第１及び第２のダイオード２１ｅ，２２ｅを提供する。ゲート電極１５ａ、第１及び第２のダイオード形成用電極１６ａ，１７ａはそれぞれ第第１、第2及び第3のｐ型半導体層６１，６２，６３にオーミック接触している。図１０の主半導体スイッチング素子２０ｅのゲート電極15にゲート制御回路8からソースとして機能している第1又は第2の主電極１４、15に対して閾値電圧以上の電圧が印加されると、主半導体スイッチング素子２０ｅはオンとなり、それ以下でオフとなる。図１０の主半導体スイッチング素子２０ｅ、第１及び第２のダイオード２１ｅ，２２ｅは図５の主半導体スイッチング素子２０ａ、第１及び第２のダイオード２１ａ，２２ａと同様に動作するので、図１０の双方向スイッチ１０ｅは図５の双方向スイッチ１０ａと同様な効果を有する。なお、図１０から基板電極３１を省くことができる。また、第１のｐ型半導体層６１のみをゲート電極１５ａの下に配置し、第2及び第3のｐ型半導体層６２，６３を省き、第１及び第２のダイオード形成用電極１６ａ，１７ａをショットキー電極にすることができる。また、第2及び第3のｐ型半導体層６２，６３のみを第１及び第２のダイオード形成用電極１６ａ，１７ａの下に配置し、第１のｐ型半導体層６１を省き、ゲート電極１５ａをショットキー電極又は別のゲート手段にすることができる。
図１１の実施例７に従う双方向スイッチ１０ｆは、変形された主半導体スイッチング素子２０ｆを除いて図５と同一に構成されている。変形された主半導体スイッチング素子２０ｆは、ゲート電極１５と主半導体領域１２との間に配置されたゲート絶縁膜７０を除いて図５と同一に構成されている。ゲート絶縁膜７０を伴った主半導体スイッチング素子２０ｆは、図５の主半導体スイッチング素子２０ａと同様に動作するので、図１１の実施例７に従う双方向スイッチ１０ｆは図５の双方向スイッチ１０ａと同様な効果を有する。なお、図１１のゲート絶縁膜７０と同様のものを図３、図７、図８、図９のゲート電極１５の下にも配置することができる。
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
（１） 主半導体領域１２〜１２ｃをＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ等の窒化物半導体又は窒化物系半導体、又はＡｌＰ、ＧａＰ、ＡｌＩｎＰ、ＧａＩｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ、ＩｎＮ、ＧａＡｓＰ等の３−５族化合筒半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（２） 主半導体スイッチング素子２０〜２０ｆに周知のフィールドプレートを設けることができる。
（３） 実施例１〜４、及び７のＨＥＭＴ構成の主半導体領域１２、１２ａの第２の半導体層２９をｐ型半導体から成る正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層３０に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。また、図９の実施例５のｎ型の第２の半導体層２９ａをｐ型半導体層に変形することもできる。また、図１０の実施例６のｎ型の第２の半導体層２９ａをｐ型半導体層に変形し、ｐ型半導体層６１，６２，６３をｎ型半導体層に変形することができる。
（４）図３、図５、図７、図８、図１１の実施例において、例えばゲート電極１５の下に対応させて第２の半導体層２９にリセスを形成して、このリセスの上にゲート電極１５を配置すること、又はゲート電極１５と第２の半導体層２９との間にｐ型半導体層を配置すること等によってノーマリオフ型のＨＥＭＴ構成の主半導体スイッチング素子を設けることができる。また、図９、図１０の実施例においても主半導体スイッチング素子２０ｄ，２０ｅをノーマリオフ型に変形することができる。
従来の双方向スイッチを示す回路である。 別の従来の双方向スイッチを示す回路図である。 本発明の実施例１に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 ゲート制御回路と電気回路を伴った図３の双方向スイッチの等価回路図である。 本発明の実施例２に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 ゲート制御回路を伴った図５の双方向スイッチの等価回路図である。 本発明の実施例３に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 本発明の実施例４に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 本発明の実施例５に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 本発明の実施例６に従うゲート制御回路を伴った双方向スイッチを示す断面図である。 本発明の実施例７に従うゲート制御回路を伴った双方向スイッチを示す断面図である。
符号の説明
１０〜１０ｆ 双方向スイッチ
１２〜１２ｃ 主半導体領域
１３，１４ 第１及び第２の主電極
１５ ゲート電極
１６，１７ 第１及び第２のダイオード形成用電極

Claims (10)

  1. 電気回路の電流をオン・オフするための双方向スイッチであって、
    第１の主面と該第１の主面に対向する第２の主面とを有し且つ電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、
    所定の間隔を有して前記主半導体領域の前記第１の主面上にそれぞれ配置され且つ前記主半導体領域の前記第１の主面にそれぞれオーミック接触している第１及び第２の主電極と、
    前記主半導体領域の前記第１及び第２の主電極間部分を流れる電流を制御するために前記主半導体領域の前記第１の主面の前記第１及び第２の主電極の間に配置されたゲート手段と、
    前記主半導体領域の前記第１の主面の前記第１の主電極を基準にして前記ゲート手段と反対側の位置に配置された第１のダイオード形成用電極と、
    前記主半導体領域の前記第１の主面の前記第２の主電極を基準にして前記ゲート手段と反対側の位置に配置された第２のダイオード形成用電極と、
    前記第１のダイオード形成用電極と前記第２のダイオード形成用電極とを相互に接続するための接続手段と
    を備えていることを特徴とする双方向スイッチ。
  2. 更に、前記ゲート手段と前記接続手段との間に接続されたゲート制御回路を備えていることを特徴とする請求項１記載の双方向スイッチ。
  3. 前記主半導体領域は２次元キャリアガス層を生じさせることができる第１及び第２の半導体層を有していることを特徴とする請求項１又は２記載の双方向スイッチ。
  4. 前記主半導体領域は電流通路として機能する第１導電型半導体層を有していることを特徴とする請求項１又は２記載の双方向スイッチ。
  5. 前記ゲート手段は、前記主半導体領域の前記第１の主面にショットキー接触しているゲート電極であることを特徴とする請求項１又は２又は３又は４記載の双方向スイッチ。
  6. 前記ゲート手段は、前記主半導体領域の前記第１の主面上に配置されたゲート絶縁膜と該ゲート絶縁膜上に配置されたゲート電極とから成ることを特徴とする請求項１又は２又は３又は４記載の双方向スイッチ。
  7. 前記第１及び第２のダイオード形成用電極は、前記主半導体領域の前記第１の主面にショットキー接触している電極であることを特徴とする請求項１又は２又は３又は４又は５記載の双方向スイッチ。
  8. 前記主半導体領域は、更にｐｎ接合を得るために前記第１及び第２のダイオード形成用電極と前記第１導電型半導体層との間に第１及び第２の第２導電型半導体層を有し、
    前記第１及び第２のダイオード形成用電極は前記第１及び第２の第２導電型半導体層にオーミック接触した電極であることを特徴とする請求項４記載の双方向スイッチ。
  9. 更に、前記主半導体領域の前記他方の主面に電気的及び機械的に結合された一方の主面と該一方の主面に対向する他方の主面とを有する導電性基板と、前記導電性基板を前記接続手段に電気的に接続する導体とを有していることを特徴とする請求項１乃至８のいずれか１つに記載の双方向スイッチ。
  10. 前記接続手段は、前記主半導体領域の前記第２の主面に電気的及び機械的に結合された一方の主面と該一方の主面に対向する他方の主面とを有する導電性基板と、前記導電性基板の前記他方の主面に形成された補助電極と、前記第１のダイオード形成用電極を前記導電性基板に電気的に接続する導体と、前記第２のダイオード形成用電極を前記導電性基板に電気的に接続する導体とから成ることを特徴とする請求項１乃至８のいずれか１つに記載の双方向スイッチ。
JP2007330690A 2007-12-21 2007-12-21 双方向スイッチ Active JP5369434B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007330690A JP5369434B2 (ja) 2007-12-21 2007-12-21 双方向スイッチ
US12/336,106 US7982240B2 (en) 2007-12-21 2008-12-16 Bidirectional electronic switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007330690A JP5369434B2 (ja) 2007-12-21 2007-12-21 双方向スイッチ

Publications (2)

Publication Number Publication Date
JP2009152479A true JP2009152479A (ja) 2009-07-09
JP5369434B2 JP5369434B2 (ja) 2013-12-18

Family

ID=40787541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007330690A Active JP5369434B2 (ja) 2007-12-21 2007-12-21 双方向スイッチ

Country Status (2)

Country Link
US (1) US7982240B2 (ja)
JP (1) JP5369434B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131018A (ja) * 2012-11-26 2014-07-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives 最適化された高電子移動度電流を有する双方向トランジスタ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE45989E1 (en) * 2006-11-20 2016-04-26 Panasonic Corporation Semiconductor device and method for driving the same
WO2011066862A1 (en) * 2009-12-03 2011-06-09 Epcos Ag Bipolar transistor with lateral emitter and collector and method of production
JP4968322B2 (ja) * 2009-12-28 2012-07-04 サンケン電気株式会社 交流−直流変換装置
JP5845568B2 (ja) * 2010-11-02 2016-01-20 富士通株式会社 半導体装置及びその製造方法
US9673285B2 (en) 2011-11-21 2017-06-06 Sensor Electronic Technology, Inc. Semiconductor device with low-conducting buried and/or surface layers
US9647076B2 (en) 2011-11-21 2017-05-09 Sensor Electronic Technology, Inc. Circuit including semiconductor device with multiple individually biased space-charge control electrodes
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
WO2016100805A1 (en) * 2014-12-19 2016-06-23 Sensor Electronic Technology, Inc. Semiconductor device with multiple space-charge control electrodes
CN107395195B (zh) * 2016-05-16 2020-11-13 上海瀚薪科技有限公司 一种可调式电压准位的宽能隙半导体元件
EP3605594B1 (en) * 2017-03-31 2024-05-29 Panasonic Holdings Corporation Bidirectional switch and bidirectional switch device comprising same
US10276576B2 (en) * 2017-07-05 2019-04-30 Micron Technology, Inc. Gated diode memory cells
US11477889B2 (en) 2018-06-28 2022-10-18 Black & Decker Inc. Electronic switch module with an integrated flyback diode
CN115548014B (zh) * 2021-05-25 2023-12-29 英诺赛科(苏州)科技有限公司 氮化物基双向切换器件和其制造方法
KR20240027679A (ko) 2021-06-28 2024-03-04 엔페이즈 에너지, 인코포레이티드 질화갈륨 양방향 고 전자 이동도 트랜지스터 기판 전압 관리 회로
CN114284355A (zh) * 2021-12-27 2022-04-05 西交利物浦大学 双栅极mis-hemt器件、双向开关器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2004200445A (ja) * 2002-12-19 2004-07-15 Murata Mfg Co Ltd 半導体装置およびその製造方法
WO2004114508A1 (ja) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. 交流スイッチ
JP2007208037A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4791072A (en) * 1984-06-15 1988-12-13 American Telephone And Telegraph Company, At&T Bell Laboratories Method for making a complementary device containing MODFET
US5536977A (en) * 1993-11-30 1996-07-16 Siliconix Incorporated Bidirectional current blocking MOSFET for battery disconnect switching
US6252258B1 (en) * 1999-08-10 2001-06-26 Rockwell Science Center Llc High power rectifier
WO2004109808A1 (ja) * 2003-06-05 2004-12-16 Mitsubishi Denki Kabushiki Kaisha 半導体装置およびその製造方法
JP4530171B2 (ja) * 2003-08-08 2010-08-25 サンケン電気株式会社 半導体装置
JP4810072B2 (ja) * 2004-06-15 2011-11-09 株式会社東芝 窒素化合物含有半導体装置
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5439725B2 (ja) * 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229566A (ja) * 2001-11-27 2003-08-15 Furukawa Electric Co Ltd:The 電力変換装置及びそれに用いるＧａＮ系半導体装置
JP2004186558A (ja) * 2002-12-05 2004-07-02 Furukawa Electric Co Ltd:The 電流遮断器付きＧａＮ系半導体装置
JP2004200445A (ja) * 2002-12-19 2004-07-15 Murata Mfg Co Ltd 半導体装置およびその製造方法
WO2004114508A1 (ja) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. 交流スイッチ
JP2007208037A (ja) * 2006-02-02 2007-08-16 Sanken Electric Co Ltd 半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014131018A (ja) * 2012-11-26 2014-07-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives 最適化された高電子移動度電流を有する双方向トランジスタ

Also Published As

Publication number Publication date
US20090159925A1 (en) 2009-06-25
JP5369434B2 (ja) 2013-12-18
US7982240B2 (en) 2011-07-19

Similar Documents

Publication Publication Date Title
JP5369434B2 (ja) 双方向スイッチ
JP5439725B2 (ja) 半導体スイッチング装置
JP5130906B2 (ja) スイッチ装置
US11699751B2 (en) Semiconductor device
JP5589850B2 (ja) 半導体装置及びその製造方法
US9129889B2 (en) High electron mobility semiconductor device and method therefor
US8772836B2 (en) Semiconductor device
JP5397825B2 (ja) 電界効果半導体装置
JP5548909B2 (ja) 窒化物系半導体装置
KR20130004707A (ko) 질화물 반도체 소자, 질화물 반도체 소자의 제조방법 및 질화물 반도체 파워소자
JP2006351691A (ja) 半導体装置
CN102318048A (zh) 半导体装置
JP2013069785A (ja) 窒化物半導体装置
JP7240480B6 (ja) エンハンスメント・モード及びデプレッション・モード・トランジスタの両者を有するモノリシック・マイクロ波集積回路
US9300223B2 (en) Rectifying circuit and semiconductor device
JP2008244002A (ja) 電界効果半導体装置
JP2018056506A (ja) 半導体装置
US20220384423A1 (en) Nitride-based semiconductor bidirectional switching device and method for manufacturing the same
JP5549081B2 (ja) 半導体装置及びその製造方法
JP2015056413A (ja) 窒化物半導体装置
JP2009060065A (ja) 窒化物半導体装置
JP2013183034A (ja) 電力用半導体装置
JP2009044035A (ja) 電界効果半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130902

R150 Certificate of patent or registration of utility model

Ref document number: 5369434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250