JP3205150B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3205150B2 JP3205150B2 JP31317493A JP31317493A JP3205150B2 JP 3205150 B2 JP3205150 B2 JP 3205150B2 JP 31317493 A JP31317493 A JP 31317493A JP 31317493 A JP31317493 A JP 31317493A JP 3205150 B2 JP3205150 B2 JP 3205150B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- impurity
- semiconductor substrate
- silicon nitride
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体基板に対し拡
散係数の大きい不純物層を形成する工程を含む半導体装
置の製造方法に関するものである。
散係数の大きい不純物層を形成する工程を含む半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体装置の性能を向上するため
には浅い導電層を実現することが重要である。拡散係数
の大きい不純物は容易に高濃度の導電層が得られるが、
浅く導電層を形成することが困難である。従来の技術に
おいて、半導体基板の表面に拡散係数の大きい不純物層
を形成する場合、熱拡散またはコヒーレント光を利用し
たランプ熱処理を採用している。
には浅い導電層を実現することが重要である。拡散係数
の大きい不純物は容易に高濃度の導電層が得られるが、
浅く導電層を形成することが困難である。従来の技術に
おいて、半導体基板の表面に拡散係数の大きい不純物層
を形成する場合、熱拡散またはコヒーレント光を利用し
たランプ熱処理を採用している。
【０００３】以下に従来の半導体装置の製造方法につい
て、図５ないし図８を参照しながら説明する。図５は従
来の半導体装置の製造方法における熱拡散の方法を示す
図である。この方法は、石英アンプル１の中に固形不純
物３および半導体基板２を設置し、ヒータ４の温度を上
げることにより固形不純物３を蒸発させ、半導体基板２
の表面に不純物を拡散させる方法である。この熱拡散の
方法による場合の拡散時間に対する不純物濃度プロファ
イルの変化を図６に示す。図６に示されるように、拡散
時間を長くすると基板表面の不純物濃度が高くなり、比
較的濃度の低いプルファイルの傾きが鈍化している。
て、図５ないし図８を参照しながら説明する。図５は従
来の半導体装置の製造方法における熱拡散の方法を示す
図である。この方法は、石英アンプル１の中に固形不純
物３および半導体基板２を設置し、ヒータ４の温度を上
げることにより固形不純物３を蒸発させ、半導体基板２
の表面に不純物を拡散させる方法である。この熱拡散の
方法による場合の拡散時間に対する不純物濃度プロファ
イルの変化を図６に示す。図６に示されるように、拡散
時間を長くすると基板表面の不純物濃度が高くなり、比
較的濃度の低いプルファイルの傾きが鈍化している。
【０００４】図７は従来の半導体装置の製造方法におけ
るコヒーレント光のランプ熱処理の方法を示す図であ
る。この方法は、不純物をイオン注入した半導体基板６
を石英チューブ５内に設置し、コヒーレント光のランプ
７により熱処理する方法である。このランプ熱処理の方
法による場合の拡散時間に対する不純物濃度プロファイ
ルの変化を図８に示す。図８に示されるように、拡散時
間を長くすると基板表面の不純物濃度が低下し、比較的
濃度の低いプルファイルの傾きが鈍化している。なお、
図８における破線は熱処理前の不純物濃度プロファイル
である。
るコヒーレント光のランプ熱処理の方法を示す図であ
る。この方法は、不純物をイオン注入した半導体基板６
を石英チューブ５内に設置し、コヒーレント光のランプ
７により熱処理する方法である。このランプ熱処理の方
法による場合の拡散時間に対する不純物濃度プロファイ
ルの変化を図８に示す。図８に示されるように、拡散時
間を長くすると基板表面の不純物濃度が低下し、比較的
濃度の低いプルファイルの傾きが鈍化している。なお、
図８における破線は熱処理前の不純物濃度プロファイル
である。
【０００５】
【発明が解決しようとする課題】上記の従来の方法で
は、熱拡散の場合、基板表面付近の濃度は高いが低濃度
のプロファイルの制御が困難である。また、基板表面の
状態により基板表面付近の濃度も制御が難しい。一方、
ランプ熱処理の場合、熱拡散の場合よりも低濃度プロフ
ァイルの急峻性はよいが、表面濃度の低下が現れ、後に
形成される電極金属との接触に問題を引き起こす。
は、熱拡散の場合、基板表面付近の濃度は高いが低濃度
のプロファイルの制御が困難である。また、基板表面の
状態により基板表面付近の濃度も制御が難しい。一方、
ランプ熱処理の場合、熱拡散の場合よりも低濃度プロフ
ァイルの急峻性はよいが、表面濃度の低下が現れ、後に
形成される電極金属との接触に問題を引き起こす。
【０００６】この発明の目的は、上記従来の問題点を解
決するもので、半導体基板に対し拡散係数の大きい不純
物の導電層を半導体基板表面に形成する際、半導体基板
表面から極めて浅い位置に、不純物濃度の高い導電層を
形成することのできる半導体装置の製造方法を提供する
ことである。
決するもので、半導体基板に対し拡散係数の大きい不純
物の導電層を半導体基板表面に形成する際、半導体基板
表面から極めて浅い位置に、不純物濃度の高い導電層を
形成することのできる半導体装置の製造方法を提供する
ことである。
【０００７】
【課題を解決するための手段】この目的を達成するため
にこの発明の半導体装置の製造方法は、第１導電型の不
純物のイオン注入により第１の不純物領域が表面に形成
され、かつ表面上に第１の絶縁膜が形成された半導体基
板の表面と第１の絶縁膜との界面に、第２導電型の不純
物の濃度が最も高くなるように第１の絶縁膜を介して第
２導電型の不純物をイオン注入することにより第１の不
純物領域内の半導体基板表面に第２の不純物領域を形成
する工程と、第１の絶縁膜の上に第２の絶縁膜を形成し
た後、熱処理する工程とを含む。
にこの発明の半導体装置の製造方法は、第１導電型の不
純物のイオン注入により第１の不純物領域が表面に形成
され、かつ表面上に第１の絶縁膜が形成された半導体基
板の表面と第１の絶縁膜との界面に、第２導電型の不純
物の濃度が最も高くなるように第１の絶縁膜を介して第
２導電型の不純物をイオン注入することにより第１の不
純物領域内の半導体基板表面に第２の不純物領域を形成
する工程と、第１の絶縁膜の上に第２の絶縁膜を形成し
た後、熱処理する工程とを含む。
【０００８】
【作用】この発明によれば、半導体基板に対し拡散係数
の大きい不純物の導電層を半導体基板表面に形成する
際、半導体基板上に形成した第１の絶縁膜を介して、第
１の絶縁膜と半導体基板表面との界面に不純物の濃度が
最も高くなるように第２導電型の不純物をイオン注入す
る。その後、第１の絶縁膜の上に第２の絶縁膜を形成し
た後、熱処理することにより第１の絶縁膜の下に導電層
が形成される。これにより、熱処理による基板表面付近
の濃度低下および低濃度領域の急峻性劣化を引き起こす
ことなく、半導体基板表面から極めて浅い位置に、不純
物濃度の高い導電層を形成することができる。
の大きい不純物の導電層を半導体基板表面に形成する
際、半導体基板上に形成した第１の絶縁膜を介して、第
１の絶縁膜と半導体基板表面との界面に不純物の濃度が
最も高くなるように第２導電型の不純物をイオン注入す
る。その後、第１の絶縁膜の上に第２の絶縁膜を形成し
た後、熱処理することにより第１の絶縁膜の下に導電層
が形成される。これにより、熱処理による基板表面付近
の濃度低下および低濃度領域の急峻性劣化を引き起こす
ことなく、半導体基板表面から極めて浅い位置に、不純
物濃度の高い導電層を形成することができる。
【０００９】
【実施例】この発明の実施例を説明する前にまず参考例
について説明する。図１は参考例の半導体装置の製造方
法を示す工程断面模式図である。図１において、１１は
ＧａＡｓ基板（半導体基板）、１２はイオン注入スルー
膜として使用する第１の絶縁膜であるシリコン窒化膜、
１３は熱処理保護膜として使用する第２の絶縁膜である
シリコン窒化膜、１４はＰ型導電層である。
について説明する。図１は参考例の半導体装置の製造方
法を示す工程断面模式図である。図１において、１１は
ＧａＡｓ基板（半導体基板）、１２はイオン注入スルー
膜として使用する第１の絶縁膜であるシリコン窒化膜、
１３は熱処理保護膜として使用する第２の絶縁膜である
シリコン窒化膜、１４はＰ型導電層である。
【００１０】以下、この参考例の半導体装置の製造方法
について説明する。まず、図１（ａ）に示すように、Ｇ
ａＡｓ基板１１上に、プラズマＣＶＤ法により第１の絶
縁膜であるシリコン窒化膜１２を400 Å形成する。その
後、ＧａＡｓ基板１１に対し拡散係数の大きいＰ型不純
物である亜鉛を、シリコン窒化膜１２を通してイオン注
入（図中の矢印）する。つぎに、図１（ｂ）に示すよう
に、プラズマＣＶＤ法により第２の絶縁膜であるシリコ
ン窒化膜１３を、第１の絶縁膜であるシリコン窒化膜１
２の上に形成する。その後、窒素雰囲気中で700 ℃，５
分間の熱処理を行ない、Ｐ型導電層１４を形成する。
について説明する。まず、図１（ａ）に示すように、Ｇ
ａＡｓ基板１１上に、プラズマＣＶＤ法により第１の絶
縁膜であるシリコン窒化膜１２を400 Å形成する。その
後、ＧａＡｓ基板１１に対し拡散係数の大きいＰ型不純
物である亜鉛を、シリコン窒化膜１２を通してイオン注
入（図中の矢印）する。つぎに、図１（ｂ）に示すよう
に、プラズマＣＶＤ法により第２の絶縁膜であるシリコ
ン窒化膜１３を、第１の絶縁膜であるシリコン窒化膜１
２の上に形成する。その後、窒素雰囲気中で700 ℃，５
分間の熱処理を行ない、Ｐ型導電層１４を形成する。
【００１１】図２（ａ）はイオン注入後の注入プロファ
イルを示す。この参考例では、シリコン窒化膜１２とＧ
ａＡｓ基板１１との界面に不純物である亜鉛の濃度ピー
クをもたせるため、注入条件を80keV 、8.0 ×1014ｃｍ
-2としている。なお、注入された不純物の濃度ピークが
シリコン窒化膜１２とＧａＡｓ基板１１との界面に位置
するように、シリコン窒化膜１２の膜厚を決定してい
る。図２（ａ）に示すように、シリコン窒化膜１２内の
亜鉛の濃度分布はＧａＡｓ基板１１との界面で1.9 ×10
20ｃｍ-3であり、ＧａＡｓ基板１１表面で5.4 ×1019ｃ
ｍ-3であり、この界面の濃度差が次工程の熱処理で重要
となる。
イルを示す。この参考例では、シリコン窒化膜１２とＧ
ａＡｓ基板１１との界面に不純物である亜鉛の濃度ピー
クをもたせるため、注入条件を80keV 、8.0 ×1014ｃｍ
-2としている。なお、注入された不純物の濃度ピークが
シリコン窒化膜１２とＧａＡｓ基板１１との界面に位置
するように、シリコン窒化膜１２の膜厚を決定してい
る。図２（ａ）に示すように、シリコン窒化膜１２内の
亜鉛の濃度分布はＧａＡｓ基板１１との界面で1.9 ×10
20ｃｍ-3であり、ＧａＡｓ基板１１表面で5.4 ×1019ｃ
ｍ-3であり、この界面の濃度差が次工程の熱処理で重要
となる。
【００１２】図２（ｂ）は熱処理後のキャリアプロファ
イルを示し、Ａは第１および第２の絶縁膜を形成したこ
の参考例の場合であり、比較例として、Ｂは第２の絶縁
膜を形成しないで第１の絶縁膜のみを形成した場合、Ｃ
は第１および第２の絶縁膜のどちらも形成しなかった場
合である。図２（ｂ）に示すように、熱処理後の亜鉛の
Ｐ型キャリアプロファイルは、この参考例の場合Ａに比
べ、第１の絶縁膜のみ形成した場合Ｂと第１および第２
の絶縁膜を形成しなかった場合Ｃは、ＧａＡｓ基板１１
表面付近のキャリア濃度が急激に低下し、低濃度付近の
急峻性が劣化している。
イルを示し、Ａは第１および第２の絶縁膜を形成したこ
の参考例の場合であり、比較例として、Ｂは第２の絶縁
膜を形成しないで第１の絶縁膜のみを形成した場合、Ｃ
は第１および第２の絶縁膜のどちらも形成しなかった場
合である。図２（ｂ）に示すように、熱処理後の亜鉛の
Ｐ型キャリアプロファイルは、この参考例の場合Ａに比
べ、第１の絶縁膜のみ形成した場合Ｂと第１および第２
の絶縁膜を形成しなかった場合Ｃは、ＧａＡｓ基板１１
表面付近のキャリア濃度が急激に低下し、低濃度付近の
急峻性が劣化している。
【００１３】この参考例では、第１の絶縁膜（シリコン
窒化膜１２）の上に第２の絶縁膜（シリコン窒化膜１
３）を形成しているため、第１の絶縁膜（シリコン窒化
膜１２）中の亜鉛の外部拡散が抑制され、半導体基板
（ＧａＡｓ基板１１）側への拡散が促進される。このた
め基板表面付近の濃度低下が抑制されている。また、第
２の絶縁膜（シリコン窒化膜１３）は第１の絶縁膜（シ
リコン窒化膜１２）のように外部ダメージを受けていな
いため、ＧａＡｓ基板１１からのＡｓ解離を防止し、こ
のため低濃度付近の急峻性も損なわれない。
窒化膜１２）の上に第２の絶縁膜（シリコン窒化膜１
３）を形成しているため、第１の絶縁膜（シリコン窒化
膜１２）中の亜鉛の外部拡散が抑制され、半導体基板
（ＧａＡｓ基板１１）側への拡散が促進される。このた
め基板表面付近の濃度低下が抑制されている。また、第
２の絶縁膜（シリコン窒化膜１３）は第１の絶縁膜（シ
リコン窒化膜１２）のように外部ダメージを受けていな
いため、ＧａＡｓ基板１１からのＡｓ解離を防止し、こ
のため低濃度付近の急峻性も損なわれない。
【００１４】以上のようにこの参考例によれば、第１の
絶縁膜（シリコン窒化膜１２）をスルー注入膜として用
い、第１の絶縁膜の上に第２の絶縁膜（シリコン窒化膜
１３）を形成して高温熱処理することにより、半導体基
板（ＧａＡｓ基板１１）に対し拡散係数の大きい不純物
の導電層を半導体基板表面に形成する際、半導体基板表
面から極めて浅い位置に、不純物濃度の高い導電層（Ｐ
型導電層１４）を形成することができる。その結果、Ｐ
Ｎ接合ダイオードやＰＮ接合電界効果トランジスタなど
浅い接合や導電層を有する半導体装置の性能を向上する
ことができる。
絶縁膜（シリコン窒化膜１２）をスルー注入膜として用
い、第１の絶縁膜の上に第２の絶縁膜（シリコン窒化膜
１３）を形成して高温熱処理することにより、半導体基
板（ＧａＡｓ基板１１）に対し拡散係数の大きい不純物
の導電層を半導体基板表面に形成する際、半導体基板表
面から極めて浅い位置に、不純物濃度の高い導電層（Ｐ
型導電層１４）を形成することができる。その結果、Ｐ
Ｎ接合ダイオードやＰＮ接合電界効果トランジスタなど
浅い接合や導電層を有する半導体装置の性能を向上する
ことができる。
【００１５】つぎに、この発明の実施例としてＰＮ接合
形ダイオードの製造方法を図面を参照しながら説明す
る。図３はこの発明による半導体装置の製造方法を適用
したＰＮ接合形ダイオードの製造工程を示す断面模式図
である。図３において、２１はシリコンを選択イオン注
入されたＧａＡｓ基板、２２は第１の絶縁膜であるシリ
コン窒化膜、２３はＮ型導電層、２４はホトレジスト、
２５は第２の絶縁膜であるシリコン窒化膜、２６はＰ型
導電層、２７はAu/AuGeNi のＮ型オーミック電極、２８
はPt/Ti のＰ型オーミック電極である。
形ダイオードの製造方法を図面を参照しながら説明す
る。図３はこの発明による半導体装置の製造方法を適用
したＰＮ接合形ダイオードの製造工程を示す断面模式図
である。図３において、２１はシリコンを選択イオン注
入されたＧａＡｓ基板、２２は第１の絶縁膜であるシリ
コン窒化膜、２３はＮ型導電層、２４はホトレジスト、
２５は第２の絶縁膜であるシリコン窒化膜、２６はＰ型
導電層、２７はAu/AuGeNi のＮ型オーミック電極、２８
はPt/Ti のＰ型オーミック電極である。
【００１６】以下、この実施例の半導体装置の製造方法
について説明する。まず、図３（ａ）に示すように、Ｎ
型不純物であるシリコンを選択イオン注入したＧａＡｓ
基板２１に、第１の絶縁膜であるシリコン窒化膜２２を
プラズマＣＶＤ法により400 Å堆積し、窒素雰囲気中で
820 ℃，15分間の熱処理を行ないＮ型導電層２３を形成
する。
について説明する。まず、図３（ａ）に示すように、Ｎ
型不純物であるシリコンを選択イオン注入したＧａＡｓ
基板２１に、第１の絶縁膜であるシリコン窒化膜２２を
プラズマＣＶＤ法により400 Å堆積し、窒素雰囲気中で
820 ℃，15分間の熱処理を行ないＮ型導電層２３を形成
する。
【００１７】つぎに、図３（ｂ）に示すように、ホトレ
ジスト２４を注入マスクとしてＰ型不純物である亜鉛を
選択イオン注入（図中の矢印）する。この際、第１の実
施例同様、シリコン窒化膜２２とＧａＡｓ基板２１に形
成したＮ型導電層２３との界面に不純物である亜鉛の濃
度ピークをもたせるため、注入条件を80keV 、8.0 ×10
14ｃｍ-2とする。
ジスト２４を注入マスクとしてＰ型不純物である亜鉛を
選択イオン注入（図中の矢印）する。この際、第１の実
施例同様、シリコン窒化膜２２とＧａＡｓ基板２１に形
成したＮ型導電層２３との界面に不純物である亜鉛の濃
度ピークをもたせるため、注入条件を80keV 、8.0 ×10
14ｃｍ-2とする。
【００１８】つぎに、図３（ｃ）に示すように、ホトレ
ジスト２４を除去し、第２の絶縁膜であるシリコン窒化
膜２５をプラズマＣＶＤ法により600 Å堆積し、窒素雰
囲気中で700 ℃，５分間の熱処理を行ないＰ型導電層２
６を形成する。つぎに、図３（ｄ）に示すように、第
１，第２の絶縁膜のシリコン窒化膜２２，２５を除去
し、通常のリフトオフ法によりAu/AuGeNi のＮ型オーミ
ック電極２７をＮ型導電層２３の表面に形成するととも
に、Pt/Ti のＰ型オーミック電極２８をＰ型導電層２６
の表面に形成して、ＰＮ接合形ダイオードを完成させ
る。
ジスト２４を除去し、第２の絶縁膜であるシリコン窒化
膜２５をプラズマＣＶＤ法により600 Å堆積し、窒素雰
囲気中で700 ℃，５分間の熱処理を行ないＰ型導電層２
６を形成する。つぎに、図３（ｄ）に示すように、第
１，第２の絶縁膜のシリコン窒化膜２２，２５を除去
し、通常のリフトオフ法によりAu/AuGeNi のＮ型オーミ
ック電極２７をＮ型導電層２３の表面に形成するととも
に、Pt/Ti のＰ型オーミック電極２８をＰ型導電層２６
の表面に形成して、ＰＮ接合形ダイオードを完成させ
る。
【００１９】図４はこのＰＮ接合形ダイオードの接合容
量（ＣD ）のバイアス電圧（ＶR ）依存性を示すもので
ある。図４において、Ｄはこの実施例を示し、比較のた
め従来の技術によるものをＣに示す。図４から明らかな
ように、バイアス電圧に対するＰＮ接合容量の変化は、
この実施例（Ｄ）の方が従来の技術（Ｅ）で得られる変
化より急峻である。一般的に接合容量の変化はＰ型とＮ
型の濃度差が大きく、かつ接合部のＰ型およびＮ型のキ
ャリアプロファイルが急峻な程大きい。
量（ＣD ）のバイアス電圧（ＶR ）依存性を示すもので
ある。図４において、Ｄはこの実施例を示し、比較のた
め従来の技術によるものをＣに示す。図４から明らかな
ように、バイアス電圧に対するＰＮ接合容量の変化は、
この実施例（Ｄ）の方が従来の技術（Ｅ）で得られる変
化より急峻である。一般的に接合容量の変化はＰ型とＮ
型の濃度差が大きく、かつ接合部のＰ型およびＮ型のキ
ャリアプロファイルが急峻な程大きい。
【００２０】以上のようにこの実施例によれば、ＧａＡ
ｓ基板２１に対し拡散係数の大きい亜鉛でＰ型導電層２
６を形成する際、シリコン窒化膜２２，２５からなる二
層の絶縁膜を用いたことにより、ＰＮ接合形ダイオード
においても接合容量が大きく、容量変化比の高い良好な
特性を得ることができる。なお、上記実施例では、半導
体基板をＧａＡｓ基板１１，２１とし、半導体基板に対
し拡散係数の大きな不純物を亜鉛としたが、ＧａＡｓ基
板１１，２１の場合、不純物はＰ型、Ｎ型に関係なく例
えばＮ型の硫黄であってもよい。また、半導体基板はシ
リコンの単元素半導体や他の化合物半導体でもよい。さ
らに、第１の絶縁膜はシリコン窒化膜１２，２２に限ら
ず、シリコン酸化膜やアルミ酸化膜などであってもよ
い。第２の絶縁膜もシリコン窒化膜１３，２５に限ら
ず、第１の絶縁膜同様、他の絶縁膜でもよく、またＷＳ
ｉのような高融点金属膜であってもよい。
ｓ基板２１に対し拡散係数の大きい亜鉛でＰ型導電層２
６を形成する際、シリコン窒化膜２２，２５からなる二
層の絶縁膜を用いたことにより、ＰＮ接合形ダイオード
においても接合容量が大きく、容量変化比の高い良好な
特性を得ることができる。なお、上記実施例では、半導
体基板をＧａＡｓ基板１１，２１とし、半導体基板に対
し拡散係数の大きな不純物を亜鉛としたが、ＧａＡｓ基
板１１，２１の場合、不純物はＰ型、Ｎ型に関係なく例
えばＮ型の硫黄であってもよい。また、半導体基板はシ
リコンの単元素半導体や他の化合物半導体でもよい。さ
らに、第１の絶縁膜はシリコン窒化膜１２，２２に限ら
ず、シリコン酸化膜やアルミ酸化膜などであってもよ
い。第２の絶縁膜もシリコン窒化膜１３，２５に限ら
ず、第１の絶縁膜同様、他の絶縁膜でもよく、またＷＳ
ｉのような高融点金属膜であってもよい。
【００２１】
【発明の効果】この発明の半導体装置の製造方法は、半
導体基板に対し拡散係数の大きい不純物の導電層を半導
体基板表面に形成する際、半導体基板上に形成した第１
の絶縁膜を介して、第１の絶縁膜と半導体基板表面との
界面に不純物の濃度が最も高くなるように第２導電型の
不純物をイオン注入する。その後、第１の絶縁膜の上に
第２の絶縁膜を形成した後、熱処理することにより第１
の絶縁膜の下に導電層が形成される。これにより、半導
体基板表面から極めて浅い位置に、不純物濃度の高い導
電層を形成することができる。その結果、ＰＮ接合の接
合容量が大きく、容量変化比の高い良好な特性を得るこ
とができるため、ＰＮ接合ダイオードやＰＮ接合電界効
果トランジスタなど浅い接合や導電層を有する半導体装
置の性能を向上することができる。
導体基板に対し拡散係数の大きい不純物の導電層を半導
体基板表面に形成する際、半導体基板上に形成した第１
の絶縁膜を介して、第１の絶縁膜と半導体基板表面との
界面に不純物の濃度が最も高くなるように第２導電型の
不純物をイオン注入する。その後、第１の絶縁膜の上に
第２の絶縁膜を形成した後、熱処理することにより第１
の絶縁膜の下に導電層が形成される。これにより、半導
体基板表面から極めて浅い位置に、不純物濃度の高い導
電層を形成することができる。その結果、ＰＮ接合の接
合容量が大きく、容量変化比の高い良好な特性を得るこ
とができるため、ＰＮ接合ダイオードやＰＮ接合電界効
果トランジスタなど浅い接合や導電層を有する半導体装
置の性能を向上することができる。
【図１】参考例の半導体装置の製造方法を示す工程断面
模式図である。
模式図である。
【図２】参考例における不純物の注入プロファイルおよ
びキャリアプロファイルの図である。
びキャリアプロファイルの図である。
【図３】この発明の実施例におけるＰＮ接合形ダイオー
ドの製造工程を示す断面模式図である。
ドの製造工程を示す断面模式図である。
【図４】この発明の実施例におけるＰＮ接合形ダイオー
ドの接合容量のバイアス電圧依存性を示す図である。
ドの接合容量のバイアス電圧依存性を示す図である。
【図５】従来の半導体装置の製造方法における熱拡散の
方法を示す図である。
方法を示す図である。
【図６】従来の熱拡散の方法による場合のキャリアプロ
ファイルの拡散時間依存性を示す図である。
ファイルの拡散時間依存性を示す図である。
【図７】従来の半導体装置の製造方法におけるコヒーレ
ント光のランプ熱処理の方法を示す図である。
ント光のランプ熱処理の方法を示す図である。
【図８】従来のランプ熱処理の方法による場合のキャリ
アプロファイルの拡散時間依存性を示す図である。
アプロファイルの拡散時間依存性を示す図である。
１１，２１ ＧａＡｓ基板（半導体基板） １２，２２ シリコン窒化膜（第１の絶縁膜） １３，２５ シリコン窒化膜（第２の絶縁膜） １４，２６ Ｐ型導電層
Claims (1)
- 【請求項１】 第１導電型の不純物のイオン注入により
第１の不純物領域が表面に形成され、かつ前記表面上に
第１の絶縁膜が形成された半導体基板の前記表面と前記
第１の絶縁膜との界面に、第２導電型の不純物の濃度が
最も高くなるように前記第１の絶縁膜を介して前記第２
導電型の不純物をイオン注入することにより前記第１の
不純物領域内の前記半導体基板表面に第２の不純物領域
を形成する工程と、 前記第１の絶縁膜の上に第２の絶縁膜を形成した後、熱
処理する工程とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31317493A JP3205150B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31317493A JP3205150B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169709A JPH07169709A (ja) | 1995-07-04 |
| JP3205150B2 true JP3205150B2 (ja) | 2001-09-04 |
Family
ID=18038002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31317493A Expired - Lifetime JP3205150B2 (ja) | 1993-12-14 | 1993-12-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3205150B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102382182B1 (ko) * | 2020-06-17 | 2022-04-05 | 주식회사 해광 | 이중 마루용 레벨링 포스트 및 이를 포함하는 이중 마루 설치 구조 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100249828B1 (ko) * | 1997-09-18 | 2000-04-01 | 정선종 | 확산방지막 형성방법 |
| JP6217719B2 (ja) * | 2015-09-07 | 2017-10-25 | 富士電機株式会社 | 窒化ガリウム半導体装置の製造方法 |
| JP7294098B2 (ja) * | 2019-12-05 | 2023-06-20 | 豊田合成株式会社 | ｐ型ＩＩＩ族窒化物半導体の製造方法 |
-
1993
- 1993-12-14 JP JP31317493A patent/JP3205150B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102382182B1 (ko) * | 2020-06-17 | 2022-04-05 | 주식회사 해광 | 이중 마루용 레벨링 포스트 및 이를 포함하는 이중 마루 설치 구조 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07169709A (ja) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| JPH09172173A (ja) | 半導体装置及びその製造方法 | |
| US4714948A (en) | HEMT with epitaxial narrow bandgap source/drain contacts isolated from wide bandgap layer | |
| GB2285175A (en) | High electron mobility transistor | |
| EP0013342A1 (fr) | Procédé de fabrication de transistors à effet de champ auto-alignés du type métal-semi-conducteur | |
| KR900005560B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5089428A (en) | Method for forming a germanium layer and a heterojunction bipolar transistor | |
| US4889824A (en) | Method of manufacture semiconductor device of the hetero-junction bipolar transistor type | |
| JP3205150B2 (ja) | 半導体装置の製造方法 | |
| US6635938B1 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04233762A (ja) | 室温で生成しうる銅−半導体複合体及びその形成方法 | |
| JPH0621099A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH08186249A (ja) | 半導体装置及びその製造方法 | |
| US6902992B2 (en) | Method of fabricating semiconductor device having semiconductor resistance element | |
| US6521504B1 (en) | Semiconductor device and method of fabricating the same | |
| JP2005116725A (ja) | 半導体装置及びその製造方法 | |
| JPH0523497B2 (ja) | ||
| JP2629162B2 (ja) | 半導体装置及びその製造方法 | |
| JP3255423B2 (ja) | ゲルマニウム層を形成する方法 | |
| JP3164042B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11135727A (ja) | 半導体装置およびその製造方法 | |
| JPH0547797A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02218164A (ja) | Ｍｉｓ型電界効果トランジスタ | |
| JPH05217937A (ja) | 半導体装置の製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |