JPH0247869A - 半導体装置の電極形成方法 - Google Patents

半導体装置の電極形成方法

Info

Publication number
JPH0247869A
JPH0247869A JP20086788A JP20086788A JPH0247869A JP H0247869 A JPH0247869 A JP H0247869A JP 20086788 A JP20086788 A JP 20086788A JP 20086788 A JP20086788 A JP 20086788A JP H0247869 A JPH0247869 A JP H0247869A
Authority
JP
Japan
Prior art keywords
active layer
etching
mask
semiconductor device
carrier concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20086788A
Other languages
English (en)
Other versions
JP2709086B2 (ja
Inventor
Hiroshi Noguchi
博司 野口
Kunihiko Hamada
邦彦 浜田
Susumu Fukuda
進 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP20086788A priority Critical patent/JP2709086B2/ja
Publication of JPH0247869A publication Critical patent/JPH0247869A/ja
Application granted granted Critical
Publication of JP2709086B2 publication Critical patent/JP2709086B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は半導体装置と外部回路との電気的な接続を得る
ために形成される半導体装置の電極形成方法に関する。
[従来の技術] 一般に、半導体装置では、外部回路との電気的な接続を
得るために、半導体基板上の外部回路との接続部分に接
触抵抗の低いオーム性の電極金属が形成されることが多
い。半導体装置の素子性能はこの接触抵抗の値により大
きく影響を受けるため、この接触抵抗の値は小さいこと
が望ましい。
ところで、半導体と金属間の接触抵抗は、一般に、半導
体表面近傍のキャリヤ濃度が高くなるほど小さくなる。
たとえば「ガリウム アーセナイド プロセシング テ
クニックス、 アーチツクハウス 1984年(G a
llium  A rsenide  P roees
sing  Techniques、  ARTECH
HOtJSE  +984)Jの第229頁には、ラル
フ・イー・ウィリアムス(Ralph  E  Wil
liams)により、ガリウムヒ素(GaAs)の半導
体基板では第2図に示すような表面近傍のキャリヤ濃度
Nとこの半導体基板上に形成したオーミック電極の接触
抵抗RCとの関係があることが報告されている。この第
2図からGaAs基板の表面近傍のキャリヤ濃度Nが小
さくなるにつれて接触抵抗RCが増加していることが分
かる。
また、活性層を形成するために不純物イオンとしてシリ
コン(S i)イオンを注入したGaAs基板中のキャ
リヤ濃度分布の一例を第3図に示す。この第3図におい
て、曲線り、はシリコンイオンを300KeVで注入し
たものの不純物分布を示し、曲線り、はシリコンイオン
を150KeVで注入したものの不純物分布を示す。上
記第3図から分かるように、キャリヤ濃度Nのピークは
、シリコンイオンを注入するエネルギの大小によって決
まり、シリコンイオンの注入エネルギが高くなるほど基
板表面近傍のキャリヤ濃度Nが小さくなる。
ところで、半導体基板に厚い活性層を必要とするような
半導体装置では、半導体基板に高いエネルギで不純物イ
オンを注入するので、半導体基板表面のキャリヤ濃度N
が小さくなり、外部回路との接続を得るために形成され
る電極金属との接触抵抗が大きくなってしまう。
この接触抵抗を小さくするための手法としては、次のよ
うな方法が周知である。
方法■ 半導体基板に高エネルギで不純物イオンを注入した後、
さらに比較的低エネルギで不純物イオンを再注入する方
法。
たとえば、300 KeVでSiイオン注入したGaA
s基板に、比較的底い150KeVでSiイオンを再注
入する。このようにすれば、GaAs基板中では、第3
図において曲線h3で示すようなキャリヤ濃度分布が得
られる。このキャリヤ濃度分布からも分かるように、低
エネルギでのSiイオンの再注入により、GaAs基板
と電極金属間の接触抵抗を低(することができる。
方法■ 半導体基板全面にイオン注入を行な、い、キャリヤ濃度
の小さい表面部分をエツチングにより除去する方法。
たとえば、300 KeVでSiイオン注入を行なった
GaAs基板の表面近傍の低キャリヤ濃度部分を、エツ
チングにより、たとえば第4図に斜線を付して示すよう
に除去すると、GaAs基板の表面部分に高キャリヤ濃
度部が露出する。よって、この高キャリヤ濃度部が露出
したGaAs基板にオーミック電極を形成することによ
り、低接触抵抗を得ることができる。
[発明が解決しようとする課題] ところで、上記従来の方法1.では、不純物イオンを高
いエネルギと低いエネルギとで2回半導体基板に注入し
なければならないので、半導体装置の生産性およびコス
ト面で不利であるという問題かあった。
また、上記従来の方法■、では、厚い活性層を得るため
に高エネルギで不純物イオンを注入したにもかかわらず
、不純物イオン注入後の半導体基板表面全面をエツチン
グすることで、活性層の厚さが薄くなってしまうという
問題があった。
本発明の目的は、活性層の厚みが厚く、しかも半導体基
板と電極金属間の接触抵抗が低い半導体装置を低コスト
で効率よく製造することのできる半導体装置の電極形成
方法を提供することである。
[課題を解決するための手段] このため、本発明は、半導体基板表面に不純物イオン注
入により形成した活性層の必要部分をマスクして他の部
分をエツチングにより除去した後、残った活性層の電極
形成箇所の上に位置しているマスクを除去し、このマス
ク除去部分を窓にして上記活性層を一部エッチングによ
り除去し、この活性層のエツチング部分にオーミック電
極を形成することを特徴としている。
[作用コ 半導体基板表面の活性層は、その電極形成箇所が充分な
キャリヤ濃度を有する深さまでエツチングされる。よっ
て、このエツチング部分とそれに形成された電極との間
の接触抵抗は小さくなる。
[発明の効果] 本発明によれば、半導体基板表面の活性層の電極形成箇
所が充分なキャリヤ濃度を有する深さまでエツチングさ
れるが、半導体基板表面の活性層の他の部分はエツチン
グされないので、活性層の厚みが厚く、しかも半導体基
板と電極間の接触抵抗も低くなる。
また、本発明によれば、不純物イオン注入により表面に
活性層を形成した後、電極形成箇所をエッチングすれば
よいので、不純物イオン注入工程が少なく、半導体装置
を低コストで効率よく製造することができる。
[実施例] 以下、添付の図面を参照して本発明の詳細な説明する。
表面全面に不純物イオンとしてSiイオンを注入して活
性層を形成したG a A s基板を有する半導体装置
に本発明を適用した実施例について第1図(a)ないし
第1図(「)により説明する。
先ず、第1図(a)に示すように、不純物イオンとして
SiイオンをGaAs基板l基板面に注入し、GaAs
基板1の全面に活性層2を形成する。この活性層2の半
導体装置を構成する部分のみを、第1図(b)に示すよ
うに、たとえばレジスト、5iOzおよびSi3N4等
のマスク3によりマスクする。
そして、第1図(C)に示すように、上記マスク3でマ
スクされた以外の活性層2を、エツチングにより除去す
る。
次いで、第1図(d)に示すように、上記エツチング後
に残された活性層2上のマスク3を部分的に除去して窓
4を開け、この窓4を通して、その下の活性層2をキャ
リヤ濃度が高い層に達するまで、エツチングする。
このエツチングにより形成された活性l12の凹部に、
第1図(e)に示すように、たとえばNi/AuGeの
オーミック電極5を形成した後、マスク3を除去する。
以上の工程により形成された半導体装置の平面図を第1
図(f)に示す。
このようにすれば、オーミック電極5がGaAs基板l
基板面層2のキャリヤ濃度が高い深さ位置にて活性層に
接触するので、オーミック電極5と活性層2との接触抵
抗が大幅に低下する。
上記実施例では、GaAs基板1の活性層2の表面のキ
ャリヤ濃度は5 X 10 l5cn+−”であるが、
0゜15μmの深さではキャリヤ濃度はI X l O
”cm−3であり、活性層2の表面から深さ0.15μ
mの位置では、キャリヤ濃度は表面の20倍となった。
このため、GaAs基板l基板面層2の表面にオーミッ
ク電極5を形成した場合の接触抵抗は10−’Ω・cm
”であったものが、上記実施例では、2XIO−5Ω”
 cm”と1150に低減された。
上記では、GaAs基板に不純物イオンとしてSiイオ
ンを注入する実施例について説明したが、Si基板、G
aP基板等の半導体基板材料を用い、n型およびp型用
の不純物イオンを注入することにより活性層を形成する
ものにも本発明を適用することができる。
本発明はホール素子、トランジスタあるいは集積回路等
のプロセス技術に適用することができる。
【図面の簡単な説明】
第1図(a)、第1図(b)、第1図(C)、第1図(
d)。 第1図(e)および第1図(f)はそれぞれ本発明に係
る半導体装置の電極形成方法の一実施例の電極形成工程
の説明図、 第2図はキャリヤ濃度と接触抵抗との関係を示す説明図
、 第3図はイオン注入によるキャリヤ濃度の説明図、 第4図は半導体基板の活性層を一部エッチングした後の
キャリヤ濃度分布の説明図である。 1−GaAs基板、   2・・・活性層、3・・・マ
スク、   4・・・窓、 5・・・オーミック電極(金属電極)。

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板表面に不純物イオン注入により形成し
    た活性層の必要部分をマスクして他の部分をエッチング
    により除去した後、残った活性層の電極形成箇所の上に
    位置しているマスクを除去し、このマスク除去部分を窓
    にして上記活性層を途中までエッチングにより除去し、
    この活性層のエッチング部分にオーミック電極を形成す
    ることを特徴とする半導体装置の電極形成方法。
JP20086788A 1988-08-09 1988-08-09 半導体装置の電極形成方法 Expired - Fee Related JP2709086B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20086788A JP2709086B2 (ja) 1988-08-09 1988-08-09 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20086788A JP2709086B2 (ja) 1988-08-09 1988-08-09 半導体装置の電極形成方法

Publications (2)

Publication Number Publication Date
JPH0247869A true JPH0247869A (ja) 1990-02-16
JP2709086B2 JP2709086B2 (ja) 1998-02-04

Family

ID=16431544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20086788A Expired - Fee Related JP2709086B2 (ja) 1988-08-09 1988-08-09 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JP2709086B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024046026A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 一种制备半导体器件的方法和装置以及半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024046026A1 (zh) * 2022-08-31 2024-03-07 华为技术有限公司 一种制备半导体器件的方法和装置以及半导体器件

Also Published As

Publication number Publication date
JP2709086B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
EP0725432B1 (en) Refractory gate heterostructure field effect transistor and method
JPH0714800A (ja) シリコン・オン・インシュレータ(soi)ウエハのシリコン基板の表側表面にコンタクトを形成する方法
JPS62136883A (ja) 自己整合電界効果トランジスタの製造方法
GB2113909A (en) Power mos fet
US3920861A (en) Method of making a semiconductor device
JPH01268072A (ja) 接合形電界効果トランジスタを製造する方法
US4804635A (en) Method of manufacture of galluim arsenide field effect transistors
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
USH291H (en) Fully ion implanted junction field effect transistor
US4060827A (en) Semiconductor device and a method of making the same
JPH0247869A (ja) 半導体装置の電極形成方法
CA1271850A (en) Method for fabricating a field-effect transistor with a self-aligned gate
EP0591607A2 (en) Isolated semiconductor device and production method thereof
US6902992B2 (en) Method of fabricating semiconductor device having semiconductor resistance element
JP3255698B2 (ja) 高安定ツェナーダイオード
JPS60225478A (ja) 化合物半導体装置の製造方法
JPS6057980A (ja) 半導体装置の製造方法
GB2140617A (en) Methods of forming a field effect transistor
JPS63181477A (ja) 半導体装置の製造方法
KR0168119B1 (ko) 반도체 소자 제조방법
KR100257525B1 (ko) 트랜지스터 형성방법
JPH0797634B2 (ja) 電界効果トランジスタとその製造方法
JPS6318679A (ja) バラクタダイオ−ドの製造方法
JPH08162477A (ja) 半導体装置の製造方法
JPS61294872A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees