JPH0714800A - シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法 - Google Patents

シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法

Info

Publication number
JPH0714800A
JPH0714800A JP6057624A JP5762494A JPH0714800A JP H0714800 A JPH0714800 A JP H0714800A JP 6057624 A JP6057624 A JP 6057624A JP 5762494 A JP5762494 A JP 5762494A JP H0714800 A JPH0714800 A JP H0714800A
Authority
JP
Japan
Prior art keywords
substrate
silicon
contact
insulator
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6057624A
Other languages
English (en)
Other versions
JP2589952B2 (ja
Inventor
Frederick T Brady
フレデリック・ティ・ブラディ
Nadim F Haddad
ナディム・エフ・ハダッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0714800A publication Critical patent/JPH0714800A/ja
Application granted granted Critical
Publication of JP2589952B2 publication Critical patent/JP2589952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 シリコン・オン・インシュレータ（ＳＯＩ）
ウエハのシリコン基板の表側表面にコンタクトを形成す
る。 【構成】 素子処理ステップの前に、トレンチがＳＯＩ
層２２、２４、２８を通して基板２０までエッチングさ
れる。このトレンチは素子処理の間に維持され、基盤２
０と同じドーパント型のソース／ドレイン注入時に開か
れる。メタライゼーション３０により基板とのオーミッ
ク・コンタクトが形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、シリコン・オン・イン
シュレータ（ＳＯＩ）ウエハの素子の処理に関し、特
に、ＳＯＩウエハのシリコン基板に対して表側表面のコ
ンタクトを形成する方法に関する。
【０００２】
【従来の技術】ＳＯＩ技術は、バルク・シリコン技術に
比べて多くの利点を持つことがわかっている。例えば、
高速性、低電力、単発的放射線撹乱に対する耐性等があ
る。しかし、実際にＳＯＩ素子を製品として生産する際
にいくつか課題のあることも確かである。例えば、シリ
コン基板はバイアスするか接地しなければならない。実
装プロセスの多くは、基板をパッケージの接地と電気的
に接触させなければならないものである。この方法に依
る際の欠点として、パッケージとの間に良好な電気接点
を得るためにウエハの裏側表面に対して余分なプロセス
が必要になる。ある実装法では、基板がパッケージ接地
と接触しないように、シリコン・チップがフリップ・チ
ップ接合される。場合によっては、パッケージの接地ピ
ンとは異なるバイアスを基板にかけるのが望ましい。
【０００３】
【発明が解決しようとする課題】本発明の目的は、基板
を接地しない際の欠点をなくすこと、ＳＯＩウエハの表
側からの基板に対する接触を容易にすること、及び電気
的に分離する埋込み酸化物層を通して基板をバイアスす
ることである。
【０００４】
【課題を解決するための手段】本発明の目的等に従っ
て、ＳＯＩウエハに表側コンタクトを形成するために下
記のプロセスが用いられる。 １．基板のコンタクト・リング及び基板コンタクトが求
められる他の領域を画成する。 ２．露出したコンタクト・リング内にトレンチを基板ま
でエッチングする。 ３．レジストを取り除き、標準処理を再開する。 ４．基板とは反対の型のドーパントを注入する時に基板
のコンタクト・リングをフォトレジストで覆う。 ５．注入時に、特にソース／ドレインの注入時に、基板
と同じ型のドーパントをドーピングする際にコンタクト
・リングを開く。 ６．標準処理を再開して素子の残りの部分を形成する。
【０００５】
【実施例】本発明を実施するために、他のステップの前
に、基板コンタクト領域が各回路を取り囲むリングまた
は開口１２としてフォトレジストにより画成される（図
１）。コンタクト領域は、簡単な構造にする場合は素子
を取り囲むのではなく、素子の近傍に小さい４角形等の
形状にすることができる。もちろん、コンタクト領域の
位置及び形状は任意に設定しうる。次に、露出領域１２
にシリコン膜と埋込み酸化物を通して、トレンチが基板
までエッチングされる。この詳細を図２に示す。シリコ
ン基板２０とＳｉＯ2 層２２及びこの上部のＳｉ層２４
はフォトレジスト２６で覆われる。コンタクト領域１２
はフォトレジスト２６によって画成される。薄い酸化物
（１００ ）２８は、フォトレジストをシリコン膜から
分離して汚染の問題をなくすために用いられる。フォト
レジストをマスクとして、シリコン層２４が標準的な手
段によりエッチングされ、続いてＳｉＯ2 層２２がシリ
コン表面２０まで標準的な方法でエッチングされる。フ
ォトレジスト２６が取り除かれて図３に示す断面が得ら
れる。エッチングされた領域のエッジの勾配はかなり緩
やかにするのが望ましい。これによりフォトレジストの
後処理と被着層によってトレンチ領域がコンフォーマル
に被覆される。
【０００６】基板のコンタクト・マスク及び後のマスク
上には特殊な位置合わせマークが置かれる。これは最初
の素子処理ステップとトレンチ画成ステップの間の２つ
のフォトリソグラフィ・レベルが正しく重なり合うよう
にするためである。このマークは図１の１４に示した。
【０００７】基板とは反対のドーパント型のドーパント
を用いた素子処理の間、基板への注入を防ぐためにトレ
ンチ領域をフォトレジスト等の物質でマスクする必要が
ある。
【０００８】ソース／ドレインのドーピングの間、ウエ
ハ基板と同じ型のドーパント種が露出基板に注入され
る。図４に示すように、Ｐ型基板へ注入する時、フォト
レジストは、Ｎ＋注入部のマスクとして用いられる。図
５では、ｐチャネル・トランジスタのソース／ドレイン
領域へ注入する時、トレンチ領域が開かれ、Ｐ＋注入部
がｐ型基板にぶつかり、基板に対するオーミック・コン
タクトが得られるようになる。
【０００９】素子のシリサイド化／メタライゼーション
により基板にオーミック・コンタクトを形成できる。次
にグラウンド線に、またはバイアス導体リード線にコン
タクトを形成することができる。
【００１０】ｐ型ウエハのプロセスは次の通りである。 基板コンタクト・リングを画成する。 露出リングにおいてトレンチを基板までエッチングす
る。 レジストを取り除く。 標準処理 ・ ・ ・ ｎ＋注入時に基板コンタクト・リングをフォトレジスト
で覆う。 ｐ＋ソース／ドレイン注入時にコンタクト領域を露出す
る。 残りの処理は標準。
【００１１】シリサイドの形成とメタライゼーションの
後の、ＳＯＩ素子に対する前面オーミック・コンタクト
の断面を図６に示す。ｐ＋領域３４は、金属コンタクト
・メタライゼーション３０が低温ポリシリコン・ガラス
３２により形成されたシリサイド・コンタクトの下にな
る。ここで得られるのは、ＳＯＩウエハの前面に対する
金属コンタクトであり、これはグラウンド電位またはバ
イアス電位として用いることができ、実装手段には依存
せず、シリコン基板２０の背面に電気的コンタクトを必
要としない。
【００１２】
【発明の効果】本発明によれば、トレンチを形成する工
程が必要なだけで、あとは標準の処理プロセスを利用す
ることにより、シリコン・オン・インシュレータ基板の
表側表面に簡単にコンタクトを形成できる。
【図面の簡単な説明】
【図１】基板コンタクトの平面図である。
【図２】コンタクトのエッチングを示す断面図である。
【図３】コンタクトのエッチングを示す断面図である。
【図４】基板のコンタクト領域でのドーピングを示す断
面図である。
【図５】基板のコンタクト領域でのドーピングを示す断
面図である。
【図６】本発明に従った、ＳＯＩ素子の基板に対する前
面オーミック・コンタクトを示す断面図である。
【符号の説明】
１２ 露出領域 ２０ シリコン基板 ２２ ＳｉＯ層 ２４ Ｓｉ層 ２６ フォトレジスト ２８ 薄い酸化物 ３０ 金属コンタクト・メタライゼーション ３２ 低温ポリシリコン・ガラス ３６ シリサイド層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ナディム・エフ・ハダッド アメリカ合衆国22124、バージニア州オー クトン、ベリーランド・ドライブ 2704

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】あるドーパント型を有するシリコン・オン
    ・インシュレータ基板の表側表面にコンタクトを形成す
    る方法であって、 通常の半導体素子処理の前に上記シリコン・オン・イン
    シュレータ基板の表面にトレンチ領域を画成するステッ
    プと、 シリコン・オン・インシュレータ層を上記基板までエッ
    チングするステップと、 トレンチを画成する物質を取り除いて通常の素子処理を
    継続するステップと、 上記基板と同じ型のドーパント種のイオン注入時に上記
    トレンチ領域を開けるステップと、 上記基板と異なる型のドーパント種のイオン注入時に上
    記トレンチ領域を覆うステップと、 通常の素子処理で上記トレンチ領域の部分に金属を被着
    して、上記シリコン・オン・インシュレータ基板の表側
    表面にオーミック・コンタクトを形成するステップと、 を含む方法。
  2. 【請求項２】シリコン・オン・インシュレータ・ウエハ
    において表側表面にコンタクトを形成する方法であっ
    て、 ａ）フォトレジストを用いて基板コンタクト領域を画成
    するステップと、 ｂ）露出したコンタクト領域にトレンチをエッチングす
    るステップと、 ｃ）上記フォトレジストを取り除き、通常の素子処理を
    継続するステップと、 ｄ）上記基板と反対の型のドーパントの注入時に上記基
    板を覆うステップと、 ｅ）上記基板と同じ型のドーパントの注入時に上記基板
    のトレンチ領域を開くステップと、 ｆ）残りの処理ステップを再開して、上記シリコン基板
    に対するオーミック・コンタクトを有する金属コンタク
    トを形成するステップと、 を含む方法。
JP6057624A 1993-04-30 1994-03-28 シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法 Expired - Lifetime JP2589952B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US054992 1993-04-30
US08/054,992 US5314841A (en) 1993-04-30 1993-04-30 Method of forming a frontside contact to the silicon substrate of a SOI wafer

Publications (2)

Publication Number Publication Date
JPH0714800A true JPH0714800A (ja) 1995-01-17
JP2589952B2 JP2589952B2 (ja) 1997-03-12

Family

ID=21994872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6057624A Expired - Lifetime JP2589952B2 (ja) 1993-04-30 1994-03-28 シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法

Country Status (3)

Country Link
US (1) US5314841A (ja)
EP (1) EP0622842A3 (ja)
JP (1) JP2589952B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521947B1 (en) 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US7226816B2 (en) 2000-05-31 2007-06-05 International Business Machines Corporation Method of forming connection and anti-fuse in layered substrate such as SOI
JP2008283216A (ja) * 2008-07-28 2008-11-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132303A (ja) * 1991-11-29 1994-05-13 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびその作製方法
US5756397A (en) * 1993-12-28 1998-05-26 Lg Semicon Co., Ltd. Method of fabricating a wiring in a semiconductor device
US5950099A (en) * 1996-04-09 1999-09-07 Kabushiki Kaisha Toshiba Method of forming an interconnect
US5770875A (en) * 1996-09-16 1998-06-23 International Business Machines Corporation Large value capacitor for SOI
US6300666B1 (en) 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics
US6358782B1 (en) * 1998-10-20 2002-03-19 Citizen Watch Co., Ltd. Method of fabricating a semiconductor device having a silicon-on-insulator substrate and an independent metal electrode connected to the support substrate
US6628159B2 (en) * 1999-09-17 2003-09-30 International Business Machines Corporation SOI voltage-tolerant body-coupled pass transistor
US6153912A (en) * 1999-10-25 2000-11-28 Advanced Micro Devices, Inc. SOI with conductive metal substrate used as VSS connection
US6355511B1 (en) * 2000-06-16 2002-03-12 Advanced Micro Devices, Inc. Method of providing a frontside contact to substrate of SOI device
US6465331B1 (en) * 2000-08-31 2002-10-15 Micron Technology, Inc. DRAM fabricated on a silicon-on-insulator (SOI) substrate having bi-level digit lines
US6638832B2 (en) 2000-12-21 2003-10-28 Bae Systems Information And Electronic Systems Integration, Inc. Elimination of narrow device width effects in complementary metal oxide semiconductor (CMOS) devices
US6603166B2 (en) 2001-03-14 2003-08-05 Honeywell International Inc. Frontside contact on silicon-on-insulator substrate
US6844224B2 (en) 2001-11-15 2005-01-18 Freescale Semiconductor, Inc. Substrate contact in SOI and method therefor
DE10303643B3 (de) * 2003-01-30 2004-09-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung von Substratkontakten bei SOI-Schaltungsstrukturen
DE10324433B4 (de) * 2003-05-28 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
US7150516B2 (en) * 2004-09-28 2006-12-19 Hewlett-Packard Development Company, L.P. Integrated circuit and method for manufacturing
DE102005010944B4 (de) * 2005-03-10 2009-09-10 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
US7692223B2 (en) * 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US7414289B2 (en) * 2006-07-17 2008-08-19 Advanced Micro Devices, Inc. SOI Device with charging protection and methods of making same
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
DE102007016257A1 (de) 2007-04-04 2008-10-09 X-Fab Semiconductor Foundries Ag Verfahren zur Herstellung eines elektrischen Trägerscheibenkontaktes mit vorderseitigem Anschluss
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US7675121B2 (en) 2007-10-08 2010-03-09 International Business Machines Corporation SOI substrate contact with extended silicide area
US8048753B2 (en) 2009-06-12 2011-11-01 Globalfoundries Inc. Charging protection device
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
US9324632B2 (en) 2014-05-28 2016-04-26 Globalfoundries Inc. Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
RU2617461C1 (ru) * 2015-10-15 2017-04-25 Акционерное общество "Концерн радиостроения "Вега" Способ подготовки кристаллической или поликристаллической подложки под металлизацию
US9893157B1 (en) 2017-01-09 2018-02-13 Globalfoundries Inc. Structures with contact trenches and isolation trenches

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474417A (ja) * 1990-07-16 1992-03-09 Matsushita Electron Corp 半導体装置の製造方法
JPH056938A (ja) * 1991-06-27 1993-01-14 Sony Corp 多層配線の形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911465A (en) * 1973-08-02 1975-10-07 Norman A Foss MOS photodiode
US4400865A (en) * 1980-07-08 1983-08-30 International Business Machines Corporation Self-aligned metal process for integrated circuit metallization
JPS57211267A (en) * 1981-06-22 1982-12-25 Toshiba Corp Semiconductor device and manufacture thereof
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
US5166086A (en) * 1985-03-29 1992-11-24 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US5081062A (en) * 1987-08-27 1992-01-14 Prahalad Vasudev Monolithic integration of silicon on insulator and gallium arsenide semiconductor technologies
JPH0714009B2 (ja) * 1987-10-15 1995-02-15 日本電気株式会社 Ｍｏｓ型半導体記憶回路装置
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
JP3108447B2 (ja) * 1991-03-08 2000-11-13 富士通株式会社 半導体装置及びその製造方法
US5057450A (en) * 1991-04-01 1991-10-15 International Business Machines Corporation Method for fabricating silicon-on-insulator structures
JP2603886B2 (ja) * 1991-05-09 1997-04-23 日本電信電話株式会社 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法
US5185535A (en) * 1991-06-17 1993-02-09 Hughes Aircraft Company Control of backgate bias for low power high speed CMOS/SOI devices
US5151374A (en) * 1991-07-24 1992-09-29 Industrial Technology Research Institute Method of forming a thin film field effect transistor having a drain channel junction that is spaced from the gate electrode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474417A (ja) * 1990-07-16 1992-03-09 Matsushita Electron Corp 半導体装置の製造方法
JPH056938A (ja) * 1991-06-27 1993-01-14 Sony Corp 多層配線の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6521947B1 (en) 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US7226816B2 (en) 2000-05-31 2007-06-05 International Business Machines Corporation Method of forming connection and anti-fuse in layered substrate such as SOI
JP2008283216A (ja) * 2008-07-28 2008-11-20 Oki Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US5314841A (en) 1994-05-24
JP2589952B2 (ja) 1997-03-12
EP0622842A2 (en) 1994-11-02
EP0622842A3 (en) 1995-02-08

Similar Documents

Publication Publication Date Title
JP2589952B2 (ja) シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法
US5635746A (en) Semiconductor device comprising a salicide structure
JP2004111900A (ja) 超微細ｓｏｉｍｏｓｆｅｔ及びその製造方法
JP2960925B2 (ja) 半導体素子及びその製造方法
JPH01268072A (ja) 接合形電界効果トランジスタを製造する方法
US11764060B2 (en) Field-effect transistors with a body pedestal
EP0622850B1 (en) Process for making an electrostatic discharge protect diode for silicon-on-insulator technology
US6534822B1 (en) Silicon on insulator field effect transistor with a double Schottky gate structure
KR19990002942A (ko) 에스오 아이(soi) 소자의 제조방법
EP0066675B1 (en) Processes for the fabrication of field effect transistors
US6255147B1 (en) Silicon on insulator circuit structure with extra narrow field transistors and method of forming same
US7105421B1 (en) Silicon on insulator field effect transistor with heterojunction gate
US11527409B2 (en) Contact slots forming method applying photoresists
CN110098150A (zh) 半导体结构及其形成方法
KR100305641B1 (ko) 에스오아이기판에형성되는반도체소자및그제조방법
JPH0472770A (ja) 半導体装置の製造方法
KR100555454B1 (ko) Soi 트랜지스터의 제조방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
KR0171981B1 (ko) 반도체 소자의 아이솔레이션 방법
KR100305018B1 (ko) 반도체소자의 소자분리방법
TW202111817A (zh) 包含浮動閘極之延伸汲極場效電晶體
KR101004813B1 (ko) 트랜지스터 제조 방법
KR940002777B1 (ko) Mos 트랜지스터 제조방법
KR100986631B1 (ko) 실리콘 온 인슐레이터 상의 극초대집적회로 반도체 소자및 그 제조방법
JP3182769B2 (ja) Ｃｍｏｓ半導体装置の製造方法