JPH056938A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPH056938A JPH056938A JP15639291A JP15639291A JPH056938A JP H056938 A JPH056938 A JP H056938A JP 15639291 A JP15639291 A JP 15639291A JP 15639291 A JP15639291 A JP 15639291A JP H056938 A JPH056938 A JP H056938A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plug
- conductive layer
- hole
- polysilicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 多層配線におけるスルーホール内に形成する
プラグと導電層の接触面積を増加し、接触抵抗を小さく
するようにしたものである。 【構成】 ポリシリコン膜１１上に、順次、ＳｉＯ2膜
１２，ポリシリコン膜（第２の導電層）１３，ＳｉＯ2
膜１４を積層した後、スルーホールを形成し、次に、ラ
イトエッチング（ウェットエッチング）することによ
り、ポリシリコン膜１３を挟むＳｉＯ2膜１２，１３を
エッチングにより後退させ、ポリシリコン膜１３の露出
面積を大きくした後プラグ（ポリシリコン＋タングステ
ン）を形成することで、プラグと導電層（ポリシリコン
膜１３）との接触面積を大きくし、接触抵抗を小さくす
る。
プラグと導電層の接触面積を増加し、接触抵抗を小さく
するようにしたものである。 【構成】 ポリシリコン膜１１上に、順次、ＳｉＯ2膜
１２，ポリシリコン膜（第２の導電層）１３，ＳｉＯ2
膜１４を積層した後、スルーホールを形成し、次に、ラ
イトエッチング（ウェットエッチング）することによ
り、ポリシリコン膜１３を挟むＳｉＯ2膜１２，１３を
エッチングにより後退させ、ポリシリコン膜１３の露出
面積を大きくした後プラグ（ポリシリコン＋タングステ
ン）を形成することで、プラグと導電層（ポリシリコン
膜１３）との接触面積を大きくし、接触抵抗を小さくす
る。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線の形成方法に
関し、更に詳しくは、例えばＳＯＩ（Ｓｉｌｉｃｏｎ−
Ｏｎ−Ｉｎｓｕｌａｔｏｒ）多層集積デバイスなどにお
ける多層配線構造のプラグの形成方法に係わる。
関し、更に詳しくは、例えばＳＯＩ（Ｓｉｌｉｃｏｎ−
Ｏｎ−Ｉｎｓｕｌａｔｏｒ）多層集積デバイスなどにお
ける多層配線構造のプラグの形成方法に係わる。
【０００２】
【従来の技術】従来、この種の多層配線の形成方法とし
ては、図７に示すように、第１の導電層１の上に、順次
第１の絶縁層２，第２の導電層３，第２の絶縁層４を積
層し、次にレジストパターン５をマスクとしてエッチン
グを行ないスルーホール６を形成し、その後、図８に示
すように、スルーホール６内に配線材料を埋め込んでプ
ラグ７を形成するという方法がとられている。
ては、図７に示すように、第１の導電層１の上に、順次
第１の絶縁層２，第２の導電層３，第２の絶縁層４を積
層し、次にレジストパターン５をマスクとしてエッチン
グを行ないスルーホール６を形成し、その後、図８に示
すように、スルーホール６内に配線材料を埋め込んでプ
ラグ７を形成するという方法がとられている。
【０００３】また、プラグ形成に適用できる技術とし
て、１９９０年秋季応用物理学会学術講演会予稿集第６
６８頁２８ａ−ＳＺＤ−１５に記載されたものが知られ
ている。この技術は、シリコン基板上にＰＳＧ膜，Ｓｉ
Ｎ膜を順次形成し、コンタクトホールを異方性エッチン
グにより開口した後、ＰＳＧとＳｉＮのフッ化水素溶液
のエッチングレートの違いを利用してＰＳＧ膜の開口径
を大きく形成し、その中に選択Ｗをシリコン基板上に成
長させるというものである。
て、１９９０年秋季応用物理学会学術講演会予稿集第６
６８頁２８ａ−ＳＺＤ−１５に記載されたものが知られ
ている。この技術は、シリコン基板上にＰＳＧ膜，Ｓｉ
Ｎ膜を順次形成し、コンタクトホールを異方性エッチン
グにより開口した後、ＰＳＧとＳｉＮのフッ化水素溶液
のエッチングレートの違いを利用してＰＳＧ膜の開口径
を大きく形成し、その中に選択Ｗをシリコン基板上に成
長させるというものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たような従来方法の前者を用いてプラグを形成した場
合、第２の導電層３とプラグ７の接触面積は、スルーホ
ール６の径寸法と、第２の導電層３の膜厚のみで決定さ
れるため、導電層の膜厚が薄くなると接触抵抗は大きく
なってしまう問題点がある。
たような従来方法の前者を用いてプラグを形成した場
合、第２の導電層３とプラグ７の接触面積は、スルーホ
ール６の径寸法と、第２の導電層３の膜厚のみで決定さ
れるため、導電層の膜厚が薄くなると接触抵抗は大きく
なってしまう問題点がある。
【０００５】また、上記した後者の技術は、コンタクト
ホール底部のプラグのコンタクト構造に関するものであ
って、この技術をスルーホールに適用したとしても、多
層配線の上層導電層とプラグの接触抵抗の増大を抑える
ことができない点で前者と同様の問題が生じる。
ホール底部のプラグのコンタクト構造に関するものであ
って、この技術をスルーホールに適用したとしても、多
層配線の上層導電層とプラグの接触抵抗の増大を抑える
ことができない点で前者と同様の問題が生じる。
【０００６】本発明は、このような従来の問題点に着目
して創案されたものであって、スルーホールに臨む導電
層とプラグとの接触抵抗を小さくする多層配線の形成方
法を得んとするものである。
して創案されたものであって、スルーホールに臨む導電
層とプラグとの接触抵抗を小さくする多層配線の形成方
法を得んとするものである。
【０００７】
【課題を解決するための手段】そこで、本発明は、第１
の導電層上に、順次、第１の絶縁層，第２の導電層及び
第２の絶縁層を積層し、前記第１の導電層と第２の導電
層を接続するためのスルーホールを形成し、該スルーホ
ール内にプラグを形成する多層配線の形成方法におい
て、前記スルーホール内に露出する第１の絶縁層および
または第２の絶縁層をエッチングして第２の導電層の積
層面の一部を露出させた後、プラグを形成することを、
その解決方法としている。
の導電層上に、順次、第１の絶縁層，第２の導電層及び
第２の絶縁層を積層し、前記第１の導電層と第２の導電
層を接続するためのスルーホールを形成し、該スルーホ
ール内にプラグを形成する多層配線の形成方法におい
て、前記スルーホール内に露出する第１の絶縁層および
または第２の絶縁層をエッチングして第２の導電層の積
層面の一部を露出させた後、プラグを形成することを、
その解決方法としている。
【０００８】
【作用】スルーホール内に露出する第１の絶縁層および
または第２絶縁層をエッチングすることにより、第２の
導電層の積層面の一部が露出し、スルーホール内での第
２導電層の露出面積が増加する。次に、プラグを形成す
ると、第２の導電層とプラグとの接触面積は、上記増大
した露出面積と同じであるため、第２の導電層とプラグ
の接触抵抗は小さくなる。
または第２絶縁層をエッチングすることにより、第２の
導電層の積層面の一部が露出し、スルーホール内での第
２導電層の露出面積が増加する。次に、プラグを形成す
ると、第２の導電層とプラグとの接触面積は、上記増大
した露出面積と同じであるため、第２の導電層とプラグ
の接触抵抗は小さくなる。
【０００９】
【実施例】以下、本発明に係る多層配線の形成方法の詳
細を図面に示す実施例に基づいて説明する。
細を図面に示す実施例に基づいて説明する。
【００１０】（第１実施例）先ず、本実施例では、図１
に示すように、基体（図示省略する）上に、例えば３０
００Åの膜厚で、第１の導電層としてのポリシリコン層
１１を堆積させた後、その上に第１の絶縁膜としてのＳ
ｉＯ2膜１２を例えば６０００Åの膜厚に堆積させる。
このＳｉＯ2膜１２の上には、第２の導電層としてのポ
リシリコン膜１３を例えば７００Åの膜厚に堆積させ
る。さらに、このポリシリコン膜１３の上に第２の絶縁
層としてのＳｉＯ2膜１４を例えば２５００Åの膜厚に
堆積させる。次に、フォトリソグラフィー技術を用いて
レジストパターン１５を形成し、次に、ドライエッチン
グ技術を用いて、同図に示すように、ポリシリコン膜１
１表面が露出するようなスルーホール１６を形成する。
なお、このスルーホール１６の径寸法は例えば５０００
Åである。
に示すように、基体（図示省略する）上に、例えば３０
００Åの膜厚で、第１の導電層としてのポリシリコン層
１１を堆積させた後、その上に第１の絶縁膜としてのＳ
ｉＯ2膜１２を例えば６０００Åの膜厚に堆積させる。
このＳｉＯ2膜１２の上には、第２の導電層としてのポ
リシリコン膜１３を例えば７００Åの膜厚に堆積させ
る。さらに、このポリシリコン膜１３の上に第２の絶縁
層としてのＳｉＯ2膜１４を例えば２５００Åの膜厚に
堆積させる。次に、フォトリソグラフィー技術を用いて
レジストパターン１５を形成し、次に、ドライエッチン
グ技術を用いて、同図に示すように、ポリシリコン膜１
１表面が露出するようなスルーホール１６を形成する。
なお、このスルーホール１６の径寸法は例えば５０００
Åである。
【００１１】次に、ウェットエッチング処理を施して、
図２に示すように、スルーホール１６に臨むＳｉＯ2膜
１２，１４を例えば５００Åの奥行きとなるよう等方性
エッチングする。このウェットエッチング処理は、例え
ば水：フッ酸（ＨＦ）＝１００：１のライトエッチング
を１０分間、又は水：フッ酸＝２００：５のライトエッ
チングを３分間行う。このような、ウェットエッチング
処理により、ポリシリコン膜１３の露出面積は、増加す
る。
図２に示すように、スルーホール１６に臨むＳｉＯ2膜
１２，１４を例えば５００Åの奥行きとなるよう等方性
エッチングする。このウェットエッチング処理は、例え
ば水：フッ酸（ＨＦ）＝１００：１のライトエッチング
を１０分間、又は水：フッ酸＝２００：５のライトエッ
チングを３分間行う。このような、ウェットエッチング
処理により、ポリシリコン膜１３の露出面積は、増加す
る。
【００１２】次に、図３に示すように、スルーホール１
６内壁にサイドウォールとしてのポリシリコン膜１７を
周知の方法で形成した後、選択Ｗ−ＣＶＤを行なってタ
ングステン１８を成長させることにより、ポリシリコン
膜１７及びタングステン１８から成るプラグが形成され
る。なお、このような選択ＷのＣＶＤの方法としては、
シラン還元法及び水素還元法を用いることができる。以
下に、シラン還元法及び水素還元法のＣＶＤ条件を示
す。
６内壁にサイドウォールとしてのポリシリコン膜１７を
周知の方法で形成した後、選択Ｗ−ＣＶＤを行なってタ
ングステン１８を成長させることにより、ポリシリコン
膜１７及びタングステン１８から成るプラグが形成され
る。なお、このような選択ＷのＣＶＤの方法としては、
シラン還元法及び水素還元法を用いることができる。以
下に、シラン還元法及び水素還元法のＣＶＤ条件を示
す。
【００１３】＜シラン還元法＞ ○ガス及びその流量 シラン（ＳｉＨ4）…７SCCM アルゴン（Ａｒ）…１５SCCM 六フッ化タングステン（ＷＦ6）…１０SCCM 水素（Ｈ2）…１０００SCCM ○温度…２６０℃（２４０〜２８０℃） ＜水素還元法＞ （第１段階） ○ガス及びその流量 水素（Ｈ2）…５００SCCM アルゴン（Ａｒ）…１０SCCM 六フッ化タングステン（ＷＦ6）…０．５SCCM ○温度…４５０〜４７０℃ （第２段階） ○ガス及びその流量 水素（Ｈ2）…５００SCCM アルゴン（Ａｒ）…１０SCCM 六フッ化タングステン（ＷＦ6）…５SCCM ○温度…４５０〜４７０℃ このようなポリシリコン膜１３とプラグ（ポリシリコン
膜１７）との接触面積の増加割合（γ）は、以下の式で
表わすことができる。
膜１７）との接触面積の増加割合（γ）は、以下の式で
表わすことができる。
【００１４】γ＝１＋α（α＋２）φ／２ｔ なお、ｔは導電層（ポリシリコン膜１３）の膜厚，φは
スルーホール径，αはスルーホールに臨む絶縁層を等方
性エッチングする長さがスルーホール半径の何倍かを示
す値である。
スルーホール径，αはスルーホールに臨む絶縁層を等方
性エッチングする長さがスルーホール半径の何倍かを示
す値である。
【００１５】本実施例においては、ｔ＝７００Å，φ＝
５０００Å，半径の２０％のオーバーエッチ（α＝０．
２）であるため、上式に代入すると、γ＝４．１とな
り、４．１倍の接触面積を得ることができたことにな
る。
５０００Å，半径の２０％のオーバーエッチ（α＝０．
２）であるため、上式に代入すると、γ＝４．１とな
り、４．１倍の接触面積を得ることができたことにな
る。
【００１６】（第２実施例）図４〜図６は、本発明の第
２実施例を示している。
２実施例を示している。
【００１７】本実施例では、先ず、図４に示すように、
ポリシリコン膜２１上に、順次、ＰＳＧ膜２２，ＳｉＯ
2膜２３，ＰＳＧ膜２４，ポリシリコン膜２５，ＰＳＧ
膜２６，ＳｉＯ2膜２７を積層し、レジストパターン２
８をマスクとしてスルーホール２９を開口する。
ポリシリコン膜２１上に、順次、ＰＳＧ膜２２，ＳｉＯ
2膜２３，ＰＳＧ膜２４，ポリシリコン膜２５，ＰＳＧ
膜２６，ＳｉＯ2膜２７を積層し、レジストパターン２
８をマスクとしてスルーホール２９を開口する。
【００１８】次に、図５に示すように、第１実施例と同
様のウェットエッチング処理を施して、スルーホール２
９に臨むＰＳＧ膜２２，２４，２６を等方性エッチング
して、第１の導電層であるポリシリコン膜２１、及び第
２の導電層であるポリシリコン膜２５の露出面積を増加
させる。
様のウェットエッチング処理を施して、スルーホール２
９に臨むＰＳＧ膜２２，２４，２６を等方性エッチング
して、第１の導電層であるポリシリコン膜２１、及び第
２の導電層であるポリシリコン膜２５の露出面積を増加
させる。
【００１９】次いで、スルーホール２９内に選択Ｗ−Ｃ
ＶＤ法により、タングステン３０を成長させることで、
図６に示すように、各導電層との接触面積の大きいプラ
グを形成することが可能となる。
ＶＤ法により、タングステン３０を成長させることで、
図６に示すように、各導電層との接触面積の大きいプラ
グを形成することが可能となる。
【００２０】なお、本実施例における接触面積の増加割
合も、上記した式を当て嵌めることができる。
合も、上記した式を当て嵌めることができる。
【００２１】以上、第１，第２実施例について説明した
が、本発明は、これらに限定されるものではなく、各種
の変更が可能である。
が、本発明は、これらに限定されるものではなく、各種
の変更が可能である。
【００２２】例えば、上記両実施例においては、プラグ
材料としてタングステン等を用いたが、これに限定され
るものではなく、例えば、アスペクト比が小さい場合に
は、Ａｌ高温バイアススパッタや、ＬＰ−ＣＶＤによる
ポリシリコンプラグの埋め込みが可能である。
材料としてタングステン等を用いたが、これに限定され
るものではなく、例えば、アスペクト比が小さい場合に
は、Ａｌ高温バイアススパッタや、ＬＰ−ＣＶＤによる
ポリシリコンプラグの埋め込みが可能である。
【００２３】また、上記両実施例における第１，２の導
電層や、第１，２の絶縁層の材料もこれらに限定される
ものではなく、適宜変更が可能であり、その成膜条件
や、等方性エッチングの条件も当然に変更可能である。
電層や、第１，２の絶縁層の材料もこれらに限定される
ものではなく、適宜変更が可能であり、その成膜条件
や、等方性エッチングの条件も当然に変更可能である。
【００２４】さらに、本発明は導電層が多数層ある場合
も、勿論適用されるものである。
も、勿論適用されるものである。
【００２５】
【発明の効果】以上の説明から明らかなように、本発明
に係る多層配線の形成方法によれば、導電層とプラグと
の接触面積を大きくできるため、接触抵抗を小さくでき
る効果がある。
に係る多層配線の形成方法によれば、導電層とプラグと
の接触面積を大きくできるため、接触抵抗を小さくでき
る効果がある。
【００２６】特に、導電層の膜厚薄くなるほどこの効果
は顕著となる。
は顕著となる。
【図１】本発明の第１実施例の工程を示す断面図。
【図２】本発明の第１実施例の工程を示す断面図。
【図３】本発明の第１実施例の工程を示す断面図。
【図４】本発明の第２実施例の工程を示す断面図。
【図５】本発明の第２実施例の工程を示す断面図。
【図６】本発明の第２実施例の工程を示す断面図。
【図７】従来例の断面図。
【図８】従来例の断面図。
１１…ポリシリコン膜（第１の導電層）、１２…ＳｉＯ
2膜（第１の絶縁層）、１３…ポリシリコン膜（第２の
導電層）、１４…第２の絶縁膜、１６…スルーホール、
１７…ポリシリコン膜、１８…タングステン。
2膜（第１の絶縁層）、１３…ポリシリコン膜（第２の
導電層）、１４…第２の絶縁膜、１６…スルーホール、
１７…ポリシリコン膜、１８…タングステン。
Claims (1)
- 【特許請求の範囲】 【請求項１】 第１の導電層上に、順次、第１の絶縁
層，第２の導電層及び第２の絶縁層を積層し、前記第１
の導電層と第２の導電層を接続するためのスルーホール
を形成し、該スルーホール内にプラグを形成する多層配
線の形成方法において、前記スルーホール内に露出する
第１の絶縁層およびまたは第２の絶縁層をエッチングし
て第２の導電層の積層面の一部を露出させた後、プラグ
を形成することを特徴とする多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15639291A JPH056938A (ja) | 1991-06-27 | 1991-06-27 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15639291A JPH056938A (ja) | 1991-06-27 | 1991-06-27 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056938A true JPH056938A (ja) | 1993-01-14 |
Family
ID=15626741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15639291A Pending JPH056938A (ja) | 1991-06-27 | 1991-06-27 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056938A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714800A (ja) * | 1993-04-30 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法 |
-
1991
- 1991-06-27 JP JP15639291A patent/JPH056938A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714800A (ja) * | 1993-04-30 | 1995-01-17 | Internatl Business Mach Corp <Ibm> | シリコン・オン・インシュレータ（ｓｏｉ）ウエハのシリコン基板の表側表面にコンタクトを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5312773A (en) | Method of forming multilayer interconnection structure | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JPH09139429A (ja) | 半導体装置の製造方法 | |
| JPH04277623A (ja) | 半導体装置の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH056938A (ja) | 多層配線の形成方法 | |
| JP2616134B2 (ja) | Ｓｏｉトランジスタ積層半導体装置とその製造方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH0456254A (ja) | 半導体装置の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JPH07240466A (ja) | 半導体装置の製造方法 | |
| JPH10256187A (ja) | 半導体装置及びその製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0653331A (ja) | 半導体装置及びその製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| JP2727574B2 (ja) | 半導体装置の製造方法 | |
| JPH05275547A (ja) | 半導体装置 | |
| JPH0577331B2 (ja) | ||
| JPH03280545A (ja) | 半導体装置の配線形成方法 | |
| JPH04298031A (ja) | ＴｉＷ／Ａｌ積層配線上のタングステン選択成長方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 |