JPS63284853A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63284853A JPS63284853A JP11970787A JP11970787A JPS63284853A JP S63284853 A JPS63284853 A JP S63284853A JP 11970787 A JP11970787 A JP 11970787A JP 11970787 A JP11970787 A JP 11970787A JP S63284853 A JPS63284853 A JP S63284853A
- Authority
- JP
- Japan
- Prior art keywords
- schottky junction
- junction electrode
- schottky
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 230000015556 catabolic process Effects 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000001133 acceleration Effects 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910018885 Pt—Au Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910003086 Ti–Pt Inorganic materials 0.000 description 1
- 229910008816 WSi3 Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体基板に不純物を
イオン注入して導電層を作成し、その上にショットキー
接合電極とオーミック電極を形成してなるプレーナー型
のショット・ダイオードの構造に関する。
イオン注入して導電層を作成し、その上にショットキー
接合電極とオーミック電極を形成してなるプレーナー型
のショット・ダイオードの構造に関する。
従来、この種の半導体装置は、第３図に示すような構造
をしていた。ショットキー・ダイオードの逆方向耐圧を
向上させるためにショットキー接合電極３とオーミック
電極９下に形成された濃度の高い導電層１２との距離を
離して、ショットキーの逆方向耐圧を嫁せぐ構造となっ
ていた。なお、第３図において１は半絶縁性のＧ ａ
Ａ ｓ基板、８はオーミック層、７は５ｉ０２膜である
。
をしていた。ショットキー・ダイオードの逆方向耐圧を
向上させるためにショットキー接合電極３とオーミック
電極９下に形成された濃度の高い導電層１２との距離を
離して、ショットキーの逆方向耐圧を嫁せぐ構造となっ
ていた。なお、第３図において１は半絶縁性のＧ ａ
Ａ ｓ基板、８はオーミック層、７は５ｉ０２膜である
。
上述した従来の半導体装置はショットキー接合電極３と
オーミック電極９下に形成した濃度の高い導電層１２と
の距離でショットキーの逆方向の耐圧が決まってしまい
、高耐圧のダイオードを作ろうとすると、ショットキー
接合電極と濃度の高い導電層間の距離を離さなければな
らないため、寄生抵抗が大きくなってしまったり、また
集積回路の素子として用いようとすると、集積度上問題
が起こる。
オーミック電極９下に形成した濃度の高い導電層１２と
の距離でショットキーの逆方向の耐圧が決まってしまい
、高耐圧のダイオードを作ろうとすると、ショットキー
接合電極と濃度の高い導電層間の距離を離さなければな
らないため、寄生抵抗が大きくなってしまったり、また
集積回路の素子として用いようとすると、集積度上問題
が起こる。
本発明の目的は、従来のプレーナー型のショットキー・
ダイオード構造においてショットキー接合電極に起る電
界集中をなくし、逆方向耐圧を向上することが出来る半
導体装置を提供することにある。
ダイオード構造においてショットキー接合電極に起る電
界集中をなくし、逆方向耐圧を向上することが出来る半
導体装置を提供することにある。
本発明の半導体装置は、半絶縁性半導体基板に不純物を
イオン注入して導電層を作成し、その上にショットキー
接合電極とオーミック電極を形成してなるプレーナー型
のショットキー・ダイオード構造を有する半導体装置に
おいて、ショットキー接合電極端に凹部を形成し、ショ
ットキーの逆方向耐圧を向上させることが出来る構造を
有している。
イオン注入して導電層を作成し、その上にショットキー
接合電極とオーミック電極を形成してなるプレーナー型
のショットキー・ダイオード構造を有する半導体装置に
おいて、ショットキー接合電極端に凹部を形成し、ショ
ットキーの逆方向耐圧を向上させることが出来る構造を
有している。
次に、本発明について図面を参照して説明する。
第１図（ｊ）は本発明の一実施例の縦断面図である。ま
ず、本発明の一実施例の半導体装置の製造方法を第１図
（ａ）〜（ｊ＞により説明する。
ず、本発明の一実施例の半導体装置の製造方法を第１図
（ａ）〜（ｊ＞により説明する。
第１図（ａ）に示すように、半絶縁性ＧａＡｓ基板１に
加速電圧５０ｋｅｖ、”ＳＬ” 、ｎ＝ｌＸ１０ ”ｃ
ｍ−２の条件でイオン注入して、導電層を作成する。そ
して、第１図（ｂ）に示すように、ＷＳｉ３を全面スパ
ッタし、ショットキー接合電極として残したい箇所だけ
レジスト４で覆う。そして、第１図（ｃ）に示すように
、ドライ・エツチングでＷＳｉをオーバー・エツチング
することにより、ショットキー接合電極端に凹部５を形
成する。そして、ショットキー接合電極をマスクとして
、加速電圧１００ｋｅｖ、 ２８Ｓｉ” 、ｎ＝５Ｘ
１０ ”ｃｒｎ−”の条件でイオン注入して濃度の高い
導電層１２を形成する。そして、第１図（ｄ）に示すよ
うに、全面にＳｉＮ膜６を成長させ、Ｈ２雰囲気中で８
００℃のアニールを行う。そして、第１図（ｅ）に示す
ようにＳｉＮ膜除去後、５ｉ０２膜７を全面に成長させ
、オーミック層を形成する箇所の窓明けを行なうための
レジスト１４を形成する。そして、第１図（ｆ）に示す
ように、ＳｉＯ□膜を除去し、そしてオーミック層８を
リフト・オフにより作成する。そして第１図（ｇ）に示
すように、５ｉ０２膜を除去する。そして、第１図（ｈ
）に示すように、全面に５ｉ０２膜１７を成長させ、そ
してオーミック層とのコンタクトをとる箇所の窓明けを
行うためのレジスト２４を形成する。次に、第１図（ｉ
）に示すように、５ｉ０２膜を除去し、そして全面にＴ
ｉ−Ｐｔ−Ａｕｕ層をスパッタして形成し、さらに第２
層配線加工するためにレジスト３４を形成する。次に、
ドライ・エツチングでＴｉ−Ｐｔ−Ａ ｕ層を除去する
ことにより、第１図（ｊ）に示されるようなＦＥＴ構造
を得ることができる。
加速電圧５０ｋｅｖ、”ＳＬ” 、ｎ＝ｌＸ１０ ”ｃ
ｍ−２の条件でイオン注入して、導電層を作成する。そ
して、第１図（ｂ）に示すように、ＷＳｉ３を全面スパ
ッタし、ショットキー接合電極として残したい箇所だけ
レジスト４で覆う。そして、第１図（ｃ）に示すように
、ドライ・エツチングでＷＳｉをオーバー・エツチング
することにより、ショットキー接合電極端に凹部５を形
成する。そして、ショットキー接合電極をマスクとして
、加速電圧１００ｋｅｖ、 ２８Ｓｉ” 、ｎ＝５Ｘ
１０ ”ｃｒｎ−”の条件でイオン注入して濃度の高い
導電層１２を形成する。そして、第１図（ｄ）に示すよ
うに、全面にＳｉＮ膜６を成長させ、Ｈ２雰囲気中で８
００℃のアニールを行う。そして、第１図（ｅ）に示す
ようにＳｉＮ膜除去後、５ｉ０２膜７を全面に成長させ
、オーミック層を形成する箇所の窓明けを行なうための
レジスト１４を形成する。そして、第１図（ｆ）に示す
ように、ＳｉＯ□膜を除去し、そしてオーミック層８を
リフト・オフにより作成する。そして第１図（ｇ）に示
すように、５ｉ０２膜を除去する。そして、第１図（ｈ
）に示すように、全面に５ｉ０２膜１７を成長させ、そ
してオーミック層とのコンタクトをとる箇所の窓明けを
行うためのレジスト２４を形成する。次に、第１図（ｉ
）に示すように、５ｉ０２膜を除去し、そして全面にＴ
ｉ−Ｐｔ−Ａｕｕ層をスパッタして形成し、さらに第２
層配線加工するためにレジスト３４を形成する。次に、
ドライ・エツチングでＴｉ−Ｐｔ−Ａ ｕ層を除去する
ことにより、第１図（ｊ）に示されるようなＦＥＴ構造
を得ることができる。
このようにショットキー接合電極端に凹部を形成するこ
とにより、ショットキーの逆方向耐圧を向上させること
が可能である。
とにより、ショットキーの逆方向耐圧を向上させること
が可能である。
次に、本発明の他の実施例を図面を参照して説明する。
第２図（ｋ）は本発明の第２の実施例の縦断面図である
。本発明の第２の実施例の半導体装置の製造方法を第２
図（ａ）〜（ｋ）により説明する。第２図（ａ）に示す
ように、半絶縁性ＧａＡｓ基板１に加速電圧５０ｋｅｖ
。
。本発明の第２の実施例の半導体装置の製造方法を第２
図（ａ）〜（ｋ）により説明する。第２図（ａ）に示す
ように、半絶縁性ＧａＡｓ基板１に加速電圧５０ｋｅｖ
。
”Ｓ Ｌ ” ＋ ｎ＝ Ｉ Ｘ １０１３ｃｍ−２の
条件でイオン注入して、導電層２を作成する。そして、
第２図（ｂ）に示すように、ＷＳｉ３を全面スパッタし
、シミツトキー接合電極として残したい箇所だけレジス
ト４で覆う。そして、第２図（ｃ）に示すように、ＷＳ
ｉ膜３をドライ・エツチングすることにより、ショット
キー接合電極１３を作成する。そしてショットキー接合
電極１３とオーミック電極を形成する箇所との開基外を
レジスト１４で覆う。そして、第２図（ｄ）に示すよう
に、ドライ・エツチングでＧａＡｓ面を少しエツチング
し凹部１５を形成する。そして、ショットキー接合電極
１３をマスクとして、加速電圧１００ｋｅｖ、”Ｓｉ”
、ｎ＝５Ｘ１０１３ｃｍ−２の条件でイオン注入して
、濃度の高い導電層１２を形成する。そして、第２図（
ｅ）に示すように、全面にＳｉＮ膜６を成長させ、Ｈ２
雰囲気中で８００℃のアニールを行なう。そして、第２
図（ｆ）に示すように、ＳｉＮ膜除去後、５ｉ０２膜７
を全面に成長させ、オーミック層を形成する箇所の窓明
けを行なうためのレジスト２４を形成する。そして、第
２図（ｇ）に示すように、Ｓ ｉ ０２膜を除去し、そ
してオーミック層８をリフト・オフにより作成する。そ
して第２図（ｈ）に示すように、５ｉ０２膜７を除去す
る。そして第２図（ｉ）に示すように、全面に５ｉ０２
膜１７を成長させ、そしてオーミック層とのコンタクト
をとる箇所の窓明けを行なうためのレジスト３４を形成
する。次に、第２図（ｊ）に示すように、５ｉ０２膜を
除去し、そして全面にＴｉ−Ｐｔ−Ａｕ層９をスパッタ
して形成し、さらに第２層配線加工するためのレジスト
４４を形成する。次にドライ・エツチングでＴｉ−Ｐｔ
−Ａｕ層を除去することにより、第２図（ｋ＞に示され
るようにＦＥＴ構造を得ることができる。このようにシ
ョットキー接合電極端に凹部を形成することによりショ
ットキーの逆方向耐圧を向上させることが可能である。
条件でイオン注入して、導電層２を作成する。そして、
第２図（ｂ）に示すように、ＷＳｉ３を全面スパッタし
、シミツトキー接合電極として残したい箇所だけレジス
ト４で覆う。そして、第２図（ｃ）に示すように、ＷＳ
ｉ膜３をドライ・エツチングすることにより、ショット
キー接合電極１３を作成する。そしてショットキー接合
電極１３とオーミック電極を形成する箇所との開基外を
レジスト１４で覆う。そして、第２図（ｄ）に示すよう
に、ドライ・エツチングでＧａＡｓ面を少しエツチング
し凹部１５を形成する。そして、ショットキー接合電極
１３をマスクとして、加速電圧１００ｋｅｖ、”Ｓｉ”
、ｎ＝５Ｘ１０１３ｃｍ−２の条件でイオン注入して
、濃度の高い導電層１２を形成する。そして、第２図（
ｅ）に示すように、全面にＳｉＮ膜６を成長させ、Ｈ２
雰囲気中で８００℃のアニールを行なう。そして、第２
図（ｆ）に示すように、ＳｉＮ膜除去後、５ｉ０２膜７
を全面に成長させ、オーミック層を形成する箇所の窓明
けを行なうためのレジスト２４を形成する。そして、第
２図（ｇ）に示すように、Ｓ ｉ ０２膜を除去し、そ
してオーミック層８をリフト・オフにより作成する。そ
して第２図（ｈ）に示すように、５ｉ０２膜７を除去す
る。そして第２図（ｉ）に示すように、全面に５ｉ０２
膜１７を成長させ、そしてオーミック層とのコンタクト
をとる箇所の窓明けを行なうためのレジスト３４を形成
する。次に、第２図（ｊ）に示すように、５ｉ０２膜を
除去し、そして全面にＴｉ−Ｐｔ−Ａｕ層９をスパッタ
して形成し、さらに第２層配線加工するためのレジスト
４４を形成する。次にドライ・エツチングでＴｉ−Ｐｔ
−Ａｕ層を除去することにより、第２図（ｋ＞に示され
るようにＦＥＴ構造を得ることができる。このようにシ
ョットキー接合電極端に凹部を形成することによりショ
ットキーの逆方向耐圧を向上させることが可能である。
以上説明したように本発明はショットキー接合電極端に
凹部形成することにより、ショットキー接合電極端に電
界集中をなくし、ショットキーの逆方向耐圧を向上でき
るという効果がある。
凹部形成することにより、ショットキー接合電極端に電
界集中をなくし、ショットキーの逆方向耐圧を向上でき
るという効果がある。
第１図（ａ）〜（ｊ）は本発明の一実施例およびその製
造方法を説明するために工程順に示した半導体素子の断
面図、第２−図（ａ）〜（ｋ＞は本発明の他の実施例及
びその製造方法を説明するために工程順に示した半導体
素子の断面図、第３図は従来の半導体装置の一例の断面
図である。 １・・・ＧａＡＳ基板、２・・・導電層、３・・・ＷＳ
ｉ層、１３・・・ショットキー接合電極、４．１４，２
４．３４．４４・・・レジスト、５，１５・・・凹部、
６・Ｓ ｉ Ｎ膜、７．１７−・−５ｉ０２膜、８・・
・オーミック１！（ＡｕＧｅ−Ｎｉ層） 、９−Ｔｉ−
Ｐｔ−Ａｕ層。 で 第１図 烏１図 兜２閃 第２図
造方法を説明するために工程順に示した半導体素子の断
面図、第２−図（ａ）〜（ｋ＞は本発明の他の実施例及
びその製造方法を説明するために工程順に示した半導体
素子の断面図、第３図は従来の半導体装置の一例の断面
図である。 １・・・ＧａＡＳ基板、２・・・導電層、３・・・ＷＳ
ｉ層、１３・・・ショットキー接合電極、４．１４，２
４．３４．４４・・・レジスト、５，１５・・・凹部、
６・Ｓ ｉ Ｎ膜、７．１７−・−５ｉ０２膜、８・・
・オーミック１！（ＡｕＧｅ−Ｎｉ層） 、９−Ｔｉ−
Ｐｔ−Ａｕ層。 で 第１図 烏１図 兜２閃 第２図
Claims (1)
- 半絶縁性半導体基板に不純物をイオン注入して導電層を
作成し、その上にショットキー接合電極とオーミック電
極を形成してなるプレーナー型のショットキー・ダイオ
ード構造を有する半導体装置において、ショットキー接
合電極端に凹部を形成し、ショットキーの逆方向耐圧を
向上させることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11970787A JPS63284853A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11970787A JPS63284853A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63284853A true JPS63284853A (ja) | 1988-11-22 |
Family
ID=14768103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11970787A Pending JPS63284853A (ja) | 1987-05-15 | 1987-05-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63284853A (ja) |
-
1987
- 1987-05-15 JP JP11970787A patent/JPS63284853A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748503B2 (ja) | 電界効果トランジスタの製造方法 | |
| US4700455A (en) | Method of fabricating Schottky gate-type GaAs field effect transistor | |
| US4895811A (en) | Method of manufacturing semiconductor device | |
| JPS63284853A (ja) | 半導体装置 | |
| JPH02134828A (ja) | ショットキー障壁接合ゲート型電界効果トランジスタの製造方法 | |
| JPH0439773B2 (ja) | ||
| JP3342260B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63129664A (ja) | 半導体装置の製造方法 | |
| JPS6364909B2 (ja) | ||
| JP2889240B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS62291070A (ja) | 半導体装置の製造方法 | |
| JPH0724259B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH01161873A (ja) | 半導体装置の製造方法 | |
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPS6070772A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0810704B2 (ja) | 半導体装置の製造方法 | |
| JPH04252035A (ja) | 電界効果トランジスタ | |
| JPS6298780A (ja) | 自己整列したＧａＡｓデジタル集積回路の製造方法 | |
| JPS63142872A (ja) | 自己整合型電界効果トランジスタの製造方法 | |
| JPH0156536B2 (ja) | ||
| JPH03159178A (ja) | 容量性ショットキダイオードの製造方法 | |
| JPS6272176A (ja) | 半導体装置の製造方法 | |
| JPH0247869A (ja) | 半導体装置の電極形成方法 | |
| JPS6037176A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61208877A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法 |