JP2808613B2 - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JP2808613B2 JP2808613B2 JP63248015A JP24801588A JP2808613B2 JP 2808613 B2 JP2808613 B2 JP 2808613B2 JP 63248015 A JP63248015 A JP 63248015A JP 24801588 A JP24801588 A JP 24801588A JP 2808613 B2 JP2808613 B2 JP 2808613B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- active layer
- gate electrode
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタに関し、特にGaAsショ
ットキー型の電界効果トランジスタに関する。
ットキー型の電界効果トランジスタに関する。
一般に電界効果トランジスタの高周波特性の向上が要
望されている。
望されている。
第４図は従来の電界効果トランジスタの一例の断面
図、第５図（ａ）〜（ｃ）は第４図の電界効果トランジ
スタの製造方法を説明するための工程順に示した半導体
チップの断面図である。
図、第５図（ａ）〜（ｃ）は第４図の電界効果トランジ
スタの製造方法を説明するための工程順に示した半導体
チップの断面図である。
第４図に示すように、ショットキー型の電界効果トラ
ンジスタは、GaAs基板１の表面のゲート電極２を挟んで
両側の表面下の上層にn+層3Aその下にｎ層3bからなる能
動層3Bを有し、n+層3Aの表面にはゲート電極２と離れて
両側に高不純物濃度エピタキシャル層5aとその上層にオ
ーミック電極６との有して構成されていた。
ンジスタは、GaAs基板１の表面のゲート電極２を挟んで
両側の表面下の上層にn+層3Aその下にｎ層3bからなる能
動層3Bを有し、n+層3Aの表面にはゲート電極２と離れて
両側に高不純物濃度エピタキシャル層5aとその上層にオ
ーミック電極６との有して構成されていた。
次にこの製造方法を説明する。
まず第５図（ａ）の点線に示すように、GaAs基板１の
上から加速エネルギー40KeV,ドース量４×1012cm-2のSi
イオン注入によりn-層を形成した後、ショットキー型の
ゲート電極２を形成する。
上から加速エネルギー40KeV,ドース量４×1012cm-2のSi
イオン注入によりn-層を形成した後、ショットキー型の
ゲート電極２を形成する。
次に、ゲート電極２をマスクとして加速エネルギー50
keV,ドース量１×1013cm-2のSiイオンを点線より深く注
入して上がn+層3aで下がｎ層3bの能動層3Bをゲート電極
２の両側に形成する。
keV,ドース量１×1013cm-2のSiイオンを点線より深く注
入して上がn+層3aで下がｎ層3bの能動層3Bをゲート電極
２の両側に形成する。
次に、第５図（ｂ）に示すように、SiO2絶縁膜の側壁
４を形成し、さらに第５図（ｃ）に示すように側壁４を
マスクとして気相成長法により高不純物濃度エピタキシ
ャル層5aを形成する。
４を形成し、さらに第５図（ｃ）に示すように側壁４を
マスクとして気相成長法により高不純物濃度エピタキシ
ャル層5aを形成する。
最後にAuGe・Niのオーミック電極６を形成する。
上述した従来の電界効果トランジスタは、Siイオン注
入層の表面に高不純物濃度エピタキシャル層を成長させ
ており、高不純物濃度エピタキシャル層の直下であるGa
As基板表面近傍は不純物濃度は低く濃度ピーク値はさら
に点線側に深く形成されているのでソース抵抗が大き
く、ショットキー型の電界効果トランジスタの高周波特
性を劣化させるという欠点があった。
入層の表面に高不純物濃度エピタキシャル層を成長させ
ており、高不純物濃度エピタキシャル層の直下であるGa
As基板表面近傍は不純物濃度は低く濃度ピーク値はさら
に点線側に深く形成されているのでソース抵抗が大き
く、ショットキー型の電界効果トランジスタの高周波特
性を劣化させるという欠点があった。
本発明の目的は、高周波特性のよい電界効果トランジ
スタを提供することにある。
スタを提供することにある。
本発明の電界効果トランジスタは、GaAs基板と、前記
GaAs基板の表面に設けられた能動層と、前記能動層の第
１の部分に選択的に形成されたゲート電極と、前記ゲー
ト電極の両側に位置する前記能動層の第２および第３の
部分に形成された高不純物濃度エピタキシャル層を有
し、前記能動層の前記第１の部分より前記第２および第
３の部分が高濃度で且つ深く形成されているショットキ
ー型の電界効果トランジスタにおいて、前記高不純物濃
度エピタキシャル層が前記能動層の前記第２および第３
の部分の濃度のピーク部近傍までの表面除去部表面に設
けられて構成されている。
GaAs基板の表面に設けられた能動層と、前記能動層の第
１の部分に選択的に形成されたゲート電極と、前記ゲー
ト電極の両側に位置する前記能動層の第２および第３の
部分に形成された高不純物濃度エピタキシャル層を有
し、前記能動層の前記第１の部分より前記第２および第
３の部分が高濃度で且つ深く形成されているショットキ
ー型の電界効果トランジスタにおいて、前記高不純物濃
度エピタキシャル層が前記能動層の前記第２および第３
の部分の濃度のピーク部近傍までの表面除去部表面に設
けられて構成されている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図、第２図
（ａ）〜（ｃ）は第１図の電界効果トランジスタの製造
方法を説明するための工程順に示した半導体チップの断
面図である。
（ａ）〜（ｃ）は第１図の電界効果トランジスタの製造
方法を説明するための工程順に示した半導体チップの断
面図である。
第１図の電界効果トランジスタは、能動層３のn+層3a
に表面除去部を有することが異る点以外は第４図の従来
の電界効果トランジスタと同様である。
に表面除去部を有することが異る点以外は第４図の従来
の電界効果トランジスタと同様である。
製造方法は、第５図（ａ）〜（ｂ）に示した従来と同
じ工程で第１図（ａ）に示すようにn+層3A及びｎ層3bの
能動層3Bを有する半導体チップを形成する。
じ工程で第１図（ａ）に示すようにn+層3A及びｎ層3bの
能動層3Bを有する半導体チップを形成する。
次に第２図（ｂ）に示すように、側壁４及びゲート電
極２をマスクとして、GaAs基板１の表面からn+層3A中の
イオン注入濃度のピーク位置近傍深さｄまでエッチング
より除去してn+薄層3aを有する能動層３を形成する。
極２をマスクとして、GaAs基板１の表面からn+層3A中の
イオン注入濃度のピーク位置近傍深さｄまでエッチング
より除去してn+薄層3aを有する能動層３を形成する。
次に第２図（ｃ）に示すように高濃度不純物エピタキ
シャル層５を成長させた後、従来と同様に高濃度不純物
エピタキシャル層５の上にAuGe・Niによりオーミック電
極を形成してショットキー型の電界効果トランジスタを
製造する。
シャル層５を成長させた後、従来と同様に高濃度不純物
エピタキシャル層５の上にAuGe・Niによりオーミック電
極を形成してショットキー型の電界効果トランジスタを
製造する。
高不純物濃度エピタキシャル層５は低抵抗を有するn+
薄層3aの表面に接しているので、ソース抵抗が低く従っ
て高周波特性が改善されている。
薄層3aの表面に接しているので、ソース抵抗が低く従っ
て高周波特性が改善されている。
第３図（ａ）〜（ｃ）は本発明の第２の実施例の断面
図である。
図である。
前述の第１の実施例にて説明したと同様にして第２図
（ｂ）の構造を得た後、側壁４を除去する。
（ｂ）の構造を得た後、側壁４を除去する。
次に第３図（ａ）に示すように、新たに絶縁膜７をゲ
ート電極２を含んで両側のn+層3aの１部の表面を含むよ
うに覆って形成する。
ート電極２を含んで両側のn+層3aの１部の表面を含むよ
うに覆って形成する。
次に絶縁膜７をマスクとして高不純物濃度エピタキシ
ャル層5aを成長し、最後に高不純物濃度エピタキシャル
層5aの表面にAuGe・Niによりオーミック電極６を形成す
る。
ャル層5aを成長し、最後に高不純物濃度エピタキシャル
層5aの表面にAuGe・Niによりオーミック電極６を形成す
る。
最後に第３図（ｃ）に示すように絶縁膜７をエッチン
グ除去してショットキー型の電界効果トランジスタを得
る。
グ除去してショットキー型の電界効果トランジスタを得
る。
本実施例では、n+層3Aの表面を除去した領域内に高不
純物濃度エピタキシャル層５を形成しているため、n+層
表面除去面の側面3cの影響をエピタキシャル成長時に受
けることがなく、ファセットの発生しないエピタキシャ
ル層が形成でき、後工程での電極・配線形成での配線切
れが少なくなる利点がある。
純物濃度エピタキシャル層５を形成しているため、n+層
表面除去面の側面3cの影響をエピタキシャル成長時に受
けることがなく、ファセットの発生しないエピタキシャ
ル層が形成でき、後工程での電極・配線形成での配線切
れが少なくなる利点がある。
以上説明したように本発明は、イオン注入により形成
した能動層の表面を除去してより高濃度層を露出し、そ
の表面に高不純物濃度エピタキシャル層を形成すること
により、ソース抵抗を低減して高周波特性に優れたショ
ットキ電界効果トランジスタを得ることができる効果が
ある。
した能動層の表面を除去してより高濃度層を露出し、そ
の表面に高不純物濃度エピタキシャル層を形成すること
により、ソース抵抗を低減して高周波特性に優れたショ
ットキ電界効果トランジスタを得ることができる効果が
ある。
第１図は本発明の第１の実施例の断面図、第２図（ａ）
〜（ｃ）は第１図の電界効果トランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図、
第３図（ａ）〜（ｃ）は本発明の第２の実施例の断面
図、第４図は従来の電界効果トランジスタの一例の断面
図、第５図（ａ）〜（ｃ）は第４図の電界効果トランジ
スタの製造方法を説明するための工程順に示した半導体
チップの断面図である。 １……GaAs基板、２……ゲート電極、３……能動層、3a
……ｎ層、3b……n+層、４……側壁、５……高不純物濃
度エピタキシャル層、15……ｎ′層表面除去面。
〜（ｃ）は第１図の電界効果トランジスタの製造方法を
説明するための工程順に示した半導体チップの断面図、
第３図（ａ）〜（ｃ）は本発明の第２の実施例の断面
図、第４図は従来の電界効果トランジスタの一例の断面
図、第５図（ａ）〜（ｃ）は第４図の電界効果トランジ
スタの製造方法を説明するための工程順に示した半導体
チップの断面図である。 １……GaAs基板、２……ゲート電極、３……能動層、3a
……ｎ層、3b……n+層、４……側壁、５……高不純物濃
度エピタキシャル層、15……ｎ′層表面除去面。
Claims (1)
- 【請求項１】GaAs基板と、前記GaAs基板の表面に設けら
れた能動層と、前記能動層の第１の部分に選択的に形成
されたゲート電極と、前記ゲート電極の両側に位置する
前記能動層の第２および第３の部分に形成された高不純
物濃度エピタキシャル層を有し、前記能動層の前記第１
の部分より前記第２および第３の部分が高濃度で且つ深
く形成されているショットキー型の電界効果トランジス
タにおいて、前記高不純物濃度エピタキシャル層が前記
能動層の前記第２および第３の部分の濃度のピーク部近
傍までの表面除去部表面に設けられたことを特徴とする
電気効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248015A JP2808613B2 (ja) | 1988-09-30 | 1988-09-30 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63248015A JP2808613B2 (ja) | 1988-09-30 | 1988-09-30 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294642A JPH0294642A (ja) | 1990-04-05 |
| JP2808613B2 true JP2808613B2 (ja) | 1998-10-08 |
Family
ID=17171928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63248015A Expired - Fee Related JP2808613B2 (ja) | 1988-09-30 | 1988-09-30 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808613B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117673129A (zh) * | 2022-08-31 | 2024-03-08 | 华为技术有限公司 | 一种制备半导体器件的方法和装置以及半导体器件 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163377A (ja) * | 1986-01-13 | 1987-07-20 | Nec Corp | ガリウム砒素集積回路の製造方法 |
-
1988
- 1988-09-30 JP JP63248015A patent/JP2808613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294642A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0571173B2 (ja) | ||
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| JP3667906B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2808613B2 (ja) | 電界効果トランジスタ | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| EP0305121B1 (en) | Heterojunction bipolar transistor | |
| JPH08125010A (ja) | 半導体装置の隔離構造とその製造方法 | |
| US4202002A (en) | Ion-implanted layers with abrupt edges | |
| JP2683552B2 (ja) | バイポーラトランジスタの製法 | |
| JPH10154809A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6354767A (ja) | バイポ−ラトランジスタとその製造方法 | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JP2861086B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH0362015B2 (ja) | ||
| JP2624253B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS6022506B2 (ja) | 半導体装置の製法 | |
| JPS59228718A (ja) | 半導体装置 | |
| JP2550715B2 (ja) | 半導体装置 | |
| KR930001558B1 (ko) | 바이폴라 트렌지스터의 제조방법. | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| JPS6378571A (ja) | バイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070731 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080731 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |