JP3667906B2 - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3667906B2 JP3667906B2 JP31385296A JP31385296A JP3667906B2 JP 3667906 B2 JP3667906 B2 JP 3667906B2 JP 31385296 A JP31385296 A JP 31385296A JP 31385296 A JP31385296 A JP 31385296A JP 3667906 B2 JP3667906 B2 JP 3667906B2
- Authority
- JP
- Japan
- Prior art keywords
- orientation
- layer
- semiconductor substrate
- groove
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title description 16
- 239000000758 substrate Substances 0.000 claims description 46
- 239000010410 layer Substances 0.000 claims description 29
- 239000002344 surface layer Substances 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000000034 method Methods 0.000 description 11
- 239000013256 coordination polymer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関し、さらに詳しくいえば、トレンチ型の縦型パワー半導体装置の製造方法の改善に関する。
【０００２】
【従来の技術】
以下で従来例に係る半導体装置について図面を参照しながら説明する。
この半導体装置は、図７に示すようなトレンチ型のパワーＭＯＳＦＥＴである。これを形成するには、図６に示すようなウエハ、すなわち基板１の面方位が（１００）であって、オリエンテーション・フラット面１Ａの面方位が（１１０）であり、チップ領域ＣＰがオリエンテーション・フラット面１Ａに平行にマトリクス状に配置され、セルＣＬがこのチップ領域ＣＰの辺に平行にマトリクス状に配置されたウエハを用いる。
【０００３】
図７のパワーＭＯＳＦＥＴにおいては、Ｎ+ 型の半導体基板１の表層にＮ- 型の共通ドレイン層２がエピタキシャル成長法によって形成され、この共通ドレイン層２の表層に、Ｐ+ 型の不純物が拡散されることでチャネル層３が形成されている。またチャネル層３の表層の一部には、Ｎ+ 型の不純物が拡散されることによりソース領域４が形成されており、これらを貫通するように溝（トレンチ）が設けられている。
【０００４】
このトレンチは、図６の拡大図に示すセルＣＬの一辺と平行になるように配置されているので、その側壁の面方位は図７に示すようにオリエンテーション・フラット面２の面方位と一致して（１１０）となり、トレンチの底面及び基板表面の面方位が（１００）となっている。
このトレンチの表層にはゲート絶縁膜５が形成され、ゲート絶縁膜５上にはこのトレンチを充填するようにポリシリコンゲート６が形成されている。
【０００５】
上記のパワーＭＯＳＦＥＴを製造するにおいては、トレンチを形成した後に熱酸化などで内壁及び底面に酸化膜を成長させる事によってゲート絶縁膜５を形成していた。
【０００６】
【発明が解決しようとする課題】
上記の半導体装置によれば、図７に示すようにトレンチの側壁の面方位が（１１０）となり、トレンチの底面及び基板表面の面方位が（１００）となる。
ゲート絶縁膜５を形成するには、上述のようにトレンチを形成した後に、熱酸化によって酸化膜をトレンチ内で成長させているが、酸化膜の形成工程においては、面方位が（１００）の場合が成長速度が最も遅く、次いで（１１１），（１１０）の順に速くなるので、面方位が（１１０）であるトレンチの側壁での酸化膜が、面方位が（１００）であるトレンチの底面及び基板表面での酸化膜よりも速く成長して、トレンチ側壁でのゲート絶縁膜の膜厚が厚くなる。
【０００７】
従って、トレンチの側壁のゲート酸化膜厚を所定の膜厚に設定すると、トレンチ底面の膜厚が側面の膜厚より薄くなり絶縁耐量が低下するという問題が生じ、また、トレンチの開口側の角部ＫＢに電界が集中することにより、この角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどという問題が生じる。
このような問題を改善するために、基板面の面方位とトレンチ側壁の面方位とを同じ（１００）にして、側壁と底面での成長速度を同じにして、トレンチ底部での絶縁耐量低下を抑止するという試みがなされていた（特開平２−４６７１６）。この方法によると、トレンチの側壁で成長する酸化膜と、底面で成長する酸化膜の膜厚を均一にすることでトレンチ底部での絶縁耐量低下を防止することができるが、トレンチ開口側の角部でのゲート破壊を防止するという点では、まだ十分ではなかった。
【０００８】
【課題を解決するための手段】
本発明は上記従来の欠点に鑑み成されたもので、図１に示すように、基板面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板と、前記半導体基板の表層に形成された一導電型のドレイン領域と、前記ドレイン領域の表層に設けられた逆導電型のチャネル領域と、前記チャネル領域と前記ドレイン領域とを貫通して形成された溝であって、その側壁の面方位が前記オリエンテーション・フラット面に対して４５°の角をなして（１００）となり、かつ開口の角部が切除され、切除後に露出する面の面方位が（１１０）となる溝と、前記溝の内壁及び前記角部を被覆するように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記溝を充填するように形成されたゲート電極と、前記溝の近傍に設けられ、一導電型の不純物拡散層よりなるソース領域とを有する事を特徴とする半導体装置や、
基板表面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板の表層に一導電型のドレイン領域層を形成し、前記ドレイン領域層の表層に逆導電型のチャネル領域層を形成する工程と、前記半導体基板の表面に第１の絶縁膜を形成し、前記チャネル領域層に一導電型の不純物を注入・拡散してソース領域を形成する工程と、前記ソース領域近傍の領域の前記第１の絶縁膜及び前記半導体基板を選択的にエッチングして、側壁の面方位が前記オリエンテーション・フラット面の面方位と４５°の角をなして（１００）になる溝を形成する工程と、前記溝の開口の角部を選択的に除去し、除去された後に現れる面の面方位を（１１０）とする工程と、前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成する工程と、前記溝を充填し、かつ前記半導体基板全面を被覆する導電体層を形成する工程と、前記導電体層をエッチングにより除去し、前記溝内に残存させてゲート電極を形成する工程とを有する事を特徴とする半導体装置の製造方法により、上記課題を解決するものである。
【０００９】
【発明の実施の形態】
以下で、本発明の実施形態に係るトレンチ構造のパワーＭＯＳＦＥＴについて図面を参照しながら説明する。しかしながら本発明は以下の実施形態に限るものではない。
図１は本実施形態に係るパワーＭＯＳＦＥＴの構造を説明する断面図であり、図２は本実施形態に係るパワーＭＯＳＦＥＴの製造に用いるウエハを説明する図である。
【００１０】
この半導体装置は、図２に示すようなウエハ、すなわち基板１１の面方位が（１００）であって、オリエンテーション・フラット面１０の面方位が（１１０）であるような通常使用されるウエハで形成されている。
しかし、ウエハのチップ領域ＣＰは従来と同様にオリエンテーション・フラット面１０に平行にマトリクス状に配置されているが、その中に配置するセルＣＬは、図２に示すように各々がこのチップ領域ＣＰの辺と４５°の角をなしつつ、マトリクス状に配置されている点が従来と異なる。
【００１１】
本実施形態に係るパワーＭＯＳＦＥＴにおいては、図１に示すようにＮ+ 型の半導体基板１１の表層にＮ- 型の共通ドレイン層１２がエピタキシャル成長法によって形成され、この共通ドレイン層１２の表層に、Ｐ+ 型の不純物が拡散されることでチャネル層１３が形成されている。
またチャネル層１３の表層の一部には、Ｎ+ 型の不純物が拡散されることによりソース領域１４が形成されており、これらを貫通するようにトレンチ（溝）が設けられている。
【００１２】
上記装置において、トレンチはセルＣＬの一辺と平行に形成されているので、その側壁の面方位はオリエンテーション・フラット面１０と４５°の角度をなすように形成されている。このため、このトレンチの側壁の面方位は図１に示すように基板面の面方位と同じ（１００）となる。
さらに、トレンチの角部ＫＢは切除されており、切除された後に現れる角部の面（後述の切除面）の面方位は（１１０）になるように設定されている。
【００１３】
そして、トレンチの内壁にはゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にはこのトレンチを充填するようにポリシリコンゲート１６が形成されている。
ゲート絶縁膜１５は、図１に示すようにトレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであって、また、角部ＫＢでの膜厚はトレンチ及び底面の膜厚よりも厚くなっている。どのようにしてこのようなゲート絶縁膜が形成されるかについては後述の製造方法で詳述する。
【００１４】
本実施形態に係る半導体装置によれば、図１に示すように、トレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであるため、トレンチ底部での絶縁耐量低下の問題を抑止する事が可能になる。
また、角部が切除されてなだらかになっているためこの部分で電界が集中しにくくなっており、しかも角部でのゲート絶縁膜１５の膜厚が他の領域よりも厚くなっているので、トレンチの開口側の角部ＫＢに電界が集中することにより、この角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどという問題を抑止する事が可能になる。
【００１５】
以下で、上記半導体装置の製造方法について図面を参照しながら説明する。図３〜図５は、本実施形態に係るパワーＭＯＳＦＥＴの製造方法を説明する断面図である。
まず、基板として図２に示すように、基板面の面方位が（１００）であって、オリエンテーション・フラット面１０の面方位が（１１０）である半導体基板１１を用意し、各々がオリエンテーション・フラット面１０に平行になるような複数のチップ領域ＣＰをマトリクス上に配置したのちに、このチップ領域ＣＰ内において、図２に示すように各々がこのチップ領域ＣＰの辺と４５°の角をなすような複数のセルＣＬをマトリクス状に配置する。
【００１６】
そして、図３に示すようにｎ+ 型のシリコンからなるこの半導体基板１１の表層にｎ- 型のドレイン層１２をエピタキシャル成長法で形成し、その表層にｐ+ 型のチャネル層１３を形成する。さらにそのチャネル層１３上にシリコン酸化膜１６を形成し、Ｎ+ 型不純物である例えば、砒素（Ａｓ）をドーズ量１×１０16ｃｍ-2の条件でチャネル層の表層に選択的に注入・拡散して、ソース領域１４を形成する。
【００１７】
その後、図３に示すようにソース領域１４近傍のシリコン酸化膜１６及び半導体基板１１を選択的にドライエッチングして幅１μｍ、深さ１．５〜３μｍ、好ましくは２μｍ程度のトレンチ１７を形成する。
このとき、トレンチ１７の形成方向を、セルＣＬの一辺と平行になるようにする。すると、このトレンチの側壁はオリエンテーション・フラット面１０に対して４５°の角をなすため、トレンチ１７の側壁の面方位は図２に示すように（１００）となる。
【００１８】
次に、図４に示すようにトレンチ１７の開口側の角部１８を、基板面と４５°の角をなすように斜め上方からエッチングして選択的に除去する。この除去された後の角部の面（以下でこれを切除面１８と称する）の面方位は（１１０）となる。
このようなトレンチ１７を形成した後に、図５に示すように全面を熱酸化して、トレンチ１７の内壁に膜厚５００Å程度のシリコン酸化膜からなるゲート絶縁膜１５を形成する。
【００１９】
この成長工程において、トレンチ１７の底面の面方位と側壁の面方位は共に（１００）であるため、酸化膜の成長速度は等しくなり、トレンチ１７の底面の膜厚と側壁の膜厚とは等しくなるので閾値電圧が場所によらず均一になる。
さらに、切除面１８の面方位は上述の通り（１１０）となる。この面における酸化膜の成長速度は、トレンチ１７の底面及び側壁の酸化膜の成長速度よりも速いので、図５に示すように切除面１８上で成長する酸化膜の膜厚をトレンチの底面及び側壁の酸化膜の膜厚よりも厚くすることができ、トレンチ１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形成する事が可能になる。
【００２０】
その後、全面にポリシリコンを堆積してトレンチ内を充填した後に、これをパターニングすることにより、図１に示すようなトレンチ型のパワーＭＯＳＦＥＴを製造する事ができる。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、基板面の面方位が（１００）であってオリエンテーション・フラット面１０の面方位が（１１０）である半導体基板１１を用意し、トレンチ１７を形成するときにその形成方向をオリエンテーション・フラット面１０と４５°の角をなすように形成しているので、オリエンテーション・フラット面１０の面方位とトレンチ１７の側壁の面方位をともに（１００）になる。
【００２１】
その後、トレンチ１７の角部を除去して面方位が（１１０）となる切除面１８を形成し、酸化することでゲート絶縁膜１５を形成しているので、トレンチ１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形成する事ができ、図１に示すような本実施形態に係る半導体装置を製造することが可能になる。
【００２２】
また、本実施形態においてはセルＣＬを４５°回転させることでトレンチ１７の側壁の面方位を（１００）となるようにしているので、オリエンテーション・フラット面１０が（１００）になるような特注の基板を用いなくて済み、オリエンテーション・フラット面が（１１０）という一般的に用いられる基板を使用する事ができるので、汎用性が高いという利点もある。
【００２３】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、トレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであるため、トレンチ底部の絶縁耐量低下を抑止する事が可能になる。
また、角部が切除されてなだらかになっているためこの部分で電界が集中しにくくなっており、しかも角部でのゲート絶縁膜の膜厚が他の領域よりも厚くなっているので、トレンチの開口側の角部に電界が集中することにより、ゲート絶縁膜が破壊してしまうなどという問題を抑止する事が可能になる。
【００２４】
また、本発明に係る半導体装置の製造方法によれば、基板面の面方位が（１００）でオリエンテーション・フラット面の面方位が（１１０）である半導体基板を用意し、トレンチの形成方向をオリエンテーション・フラット面と４５°の角をなすように形成してトレンチの側壁の面方位を（１００）にしたのちに、トレンチの角部を除去して面方位が（１１０）となる切除面を形成し、酸化することでゲート絶縁膜を形成しているので、トレンチの底面の膜厚と側壁の膜厚とが等しく、かつ角部での膜厚がこれらの膜厚よりも厚いゲート絶縁膜を形成する事ができ、上述の作用効果を奏する本発明に係る半導体装置を製造する事が可能になる。
【００２５】
さらに、本発明においてセルをオリエンテーション・フラット面と４５°の角をなすようにして溝の側壁の面方位を（１００）となるようにしているので、オリエンテーション・フラット面が（１００）になるような特注の基板を用いなくて済み、汎用性が高くなる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の構造を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造に用いる半導体基板を説明する図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する第１の断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する第２の断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する第３の断面図である。
【図６】従来例に係る半導体装置の製造に用いる半導体基板を説明する図である。
【図７】従来例に係る半導体装置の構造を説明する断面図である。
【発明の属する技術分野】
本発明は半導体装置及び半導体装置の製造方法に関し、さらに詳しくいえば、トレンチ型の縦型パワー半導体装置の製造方法の改善に関する。
【０００２】
【従来の技術】
以下で従来例に係る半導体装置について図面を参照しながら説明する。
この半導体装置は、図７に示すようなトレンチ型のパワーＭＯＳＦＥＴである。これを形成するには、図６に示すようなウエハ、すなわち基板１の面方位が（１００）であって、オリエンテーション・フラット面１Ａの面方位が（１１０）であり、チップ領域ＣＰがオリエンテーション・フラット面１Ａに平行にマトリクス状に配置され、セルＣＬがこのチップ領域ＣＰの辺に平行にマトリクス状に配置されたウエハを用いる。
【０００３】
図７のパワーＭＯＳＦＥＴにおいては、Ｎ+ 型の半導体基板１の表層にＮ- 型の共通ドレイン層２がエピタキシャル成長法によって形成され、この共通ドレイン層２の表層に、Ｐ+ 型の不純物が拡散されることでチャネル層３が形成されている。またチャネル層３の表層の一部には、Ｎ+ 型の不純物が拡散されることによりソース領域４が形成されており、これらを貫通するように溝（トレンチ）が設けられている。
【０００４】
このトレンチは、図６の拡大図に示すセルＣＬの一辺と平行になるように配置されているので、その側壁の面方位は図７に示すようにオリエンテーション・フラット面２の面方位と一致して（１１０）となり、トレンチの底面及び基板表面の面方位が（１００）となっている。
このトレンチの表層にはゲート絶縁膜５が形成され、ゲート絶縁膜５上にはこのトレンチを充填するようにポリシリコンゲート６が形成されている。
【０００５】
上記のパワーＭＯＳＦＥＴを製造するにおいては、トレンチを形成した後に熱酸化などで内壁及び底面に酸化膜を成長させる事によってゲート絶縁膜５を形成していた。
【０００６】
【発明が解決しようとする課題】
上記の半導体装置によれば、図７に示すようにトレンチの側壁の面方位が（１１０）となり、トレンチの底面及び基板表面の面方位が（１００）となる。
ゲート絶縁膜５を形成するには、上述のようにトレンチを形成した後に、熱酸化によって酸化膜をトレンチ内で成長させているが、酸化膜の形成工程においては、面方位が（１００）の場合が成長速度が最も遅く、次いで（１１１），（１１０）の順に速くなるので、面方位が（１１０）であるトレンチの側壁での酸化膜が、面方位が（１００）であるトレンチの底面及び基板表面での酸化膜よりも速く成長して、トレンチ側壁でのゲート絶縁膜の膜厚が厚くなる。
【０００７】
従って、トレンチの側壁のゲート酸化膜厚を所定の膜厚に設定すると、トレンチ底面の膜厚が側面の膜厚より薄くなり絶縁耐量が低下するという問題が生じ、また、トレンチの開口側の角部ＫＢに電界が集中することにより、この角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどという問題が生じる。
このような問題を改善するために、基板面の面方位とトレンチ側壁の面方位とを同じ（１００）にして、側壁と底面での成長速度を同じにして、トレンチ底部での絶縁耐量低下を抑止するという試みがなされていた（特開平２−４６７１６）。この方法によると、トレンチの側壁で成長する酸化膜と、底面で成長する酸化膜の膜厚を均一にすることでトレンチ底部での絶縁耐量低下を防止することができるが、トレンチ開口側の角部でのゲート破壊を防止するという点では、まだ十分ではなかった。
【０００８】
【課題を解決するための手段】
本発明は上記従来の欠点に鑑み成されたもので、図１に示すように、基板面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板と、前記半導体基板の表層に形成された一導電型のドレイン領域と、前記ドレイン領域の表層に設けられた逆導電型のチャネル領域と、前記チャネル領域と前記ドレイン領域とを貫通して形成された溝であって、その側壁の面方位が前記オリエンテーション・フラット面に対して４５°の角をなして（１００）となり、かつ開口の角部が切除され、切除後に露出する面の面方位が（１１０）となる溝と、前記溝の内壁及び前記角部を被覆するように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられ、前記溝を充填するように形成されたゲート電極と、前記溝の近傍に設けられ、一導電型の不純物拡散層よりなるソース領域とを有する事を特徴とする半導体装置や、
基板表面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板の表層に一導電型のドレイン領域層を形成し、前記ドレイン領域層の表層に逆導電型のチャネル領域層を形成する工程と、前記半導体基板の表面に第１の絶縁膜を形成し、前記チャネル領域層に一導電型の不純物を注入・拡散してソース領域を形成する工程と、前記ソース領域近傍の領域の前記第１の絶縁膜及び前記半導体基板を選択的にエッチングして、側壁の面方位が前記オリエンテーション・フラット面の面方位と４５°の角をなして（１００）になる溝を形成する工程と、前記溝の開口の角部を選択的に除去し、除去された後に現れる面の面方位を（１１０）とする工程と、前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成する工程と、前記溝を充填し、かつ前記半導体基板全面を被覆する導電体層を形成する工程と、前記導電体層をエッチングにより除去し、前記溝内に残存させてゲート電極を形成する工程とを有する事を特徴とする半導体装置の製造方法により、上記課題を解決するものである。
【０００９】
【発明の実施の形態】
以下で、本発明の実施形態に係るトレンチ構造のパワーＭＯＳＦＥＴについて図面を参照しながら説明する。しかしながら本発明は以下の実施形態に限るものではない。
図１は本実施形態に係るパワーＭＯＳＦＥＴの構造を説明する断面図であり、図２は本実施形態に係るパワーＭＯＳＦＥＴの製造に用いるウエハを説明する図である。
【００１０】
この半導体装置は、図２に示すようなウエハ、すなわち基板１１の面方位が（１００）であって、オリエンテーション・フラット面１０の面方位が（１１０）であるような通常使用されるウエハで形成されている。
しかし、ウエハのチップ領域ＣＰは従来と同様にオリエンテーション・フラット面１０に平行にマトリクス状に配置されているが、その中に配置するセルＣＬは、図２に示すように各々がこのチップ領域ＣＰの辺と４５°の角をなしつつ、マトリクス状に配置されている点が従来と異なる。
【００１１】
本実施形態に係るパワーＭＯＳＦＥＴにおいては、図１に示すようにＮ+ 型の半導体基板１１の表層にＮ- 型の共通ドレイン層１２がエピタキシャル成長法によって形成され、この共通ドレイン層１２の表層に、Ｐ+ 型の不純物が拡散されることでチャネル層１３が形成されている。
またチャネル層１３の表層の一部には、Ｎ+ 型の不純物が拡散されることによりソース領域１４が形成されており、これらを貫通するようにトレンチ（溝）が設けられている。
【００１２】
上記装置において、トレンチはセルＣＬの一辺と平行に形成されているので、その側壁の面方位はオリエンテーション・フラット面１０と４５°の角度をなすように形成されている。このため、このトレンチの側壁の面方位は図１に示すように基板面の面方位と同じ（１００）となる。
さらに、トレンチの角部ＫＢは切除されており、切除された後に現れる角部の面（後述の切除面）の面方位は（１１０）になるように設定されている。
【００１３】
そして、トレンチの内壁にはゲート絶縁膜１５が形成され、ゲート絶縁膜１５上にはこのトレンチを充填するようにポリシリコンゲート１６が形成されている。
ゲート絶縁膜１５は、図１に示すようにトレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであって、また、角部ＫＢでの膜厚はトレンチ及び底面の膜厚よりも厚くなっている。どのようにしてこのようなゲート絶縁膜が形成されるかについては後述の製造方法で詳述する。
【００１４】
本実施形態に係る半導体装置によれば、図１に示すように、トレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであるため、トレンチ底部での絶縁耐量低下の問題を抑止する事が可能になる。
また、角部が切除されてなだらかになっているためこの部分で電界が集中しにくくなっており、しかも角部でのゲート絶縁膜１５の膜厚が他の領域よりも厚くなっているので、トレンチの開口側の角部ＫＢに電界が集中することにより、この角部ＫＢにおいてゲート絶縁膜が破壊してしまうなどという問題を抑止する事が可能になる。
【００１５】
以下で、上記半導体装置の製造方法について図面を参照しながら説明する。図３〜図５は、本実施形態に係るパワーＭＯＳＦＥＴの製造方法を説明する断面図である。
まず、基板として図２に示すように、基板面の面方位が（１００）であって、オリエンテーション・フラット面１０の面方位が（１１０）である半導体基板１１を用意し、各々がオリエンテーション・フラット面１０に平行になるような複数のチップ領域ＣＰをマトリクス上に配置したのちに、このチップ領域ＣＰ内において、図２に示すように各々がこのチップ領域ＣＰの辺と４５°の角をなすような複数のセルＣＬをマトリクス状に配置する。
【００１６】
そして、図３に示すようにｎ+ 型のシリコンからなるこの半導体基板１１の表層にｎ- 型のドレイン層１２をエピタキシャル成長法で形成し、その表層にｐ+ 型のチャネル層１３を形成する。さらにそのチャネル層１３上にシリコン酸化膜１６を形成し、Ｎ+ 型不純物である例えば、砒素（Ａｓ）をドーズ量１×１０16ｃｍ-2の条件でチャネル層の表層に選択的に注入・拡散して、ソース領域１４を形成する。
【００１７】
その後、図３に示すようにソース領域１４近傍のシリコン酸化膜１６及び半導体基板１１を選択的にドライエッチングして幅１μｍ、深さ１．５〜３μｍ、好ましくは２μｍ程度のトレンチ１７を形成する。
このとき、トレンチ１７の形成方向を、セルＣＬの一辺と平行になるようにする。すると、このトレンチの側壁はオリエンテーション・フラット面１０に対して４５°の角をなすため、トレンチ１７の側壁の面方位は図２に示すように（１００）となる。
【００１８】
次に、図４に示すようにトレンチ１７の開口側の角部１８を、基板面と４５°の角をなすように斜め上方からエッチングして選択的に除去する。この除去された後の角部の面（以下でこれを切除面１８と称する）の面方位は（１１０）となる。
このようなトレンチ１７を形成した後に、図５に示すように全面を熱酸化して、トレンチ１７の内壁に膜厚５００Å程度のシリコン酸化膜からなるゲート絶縁膜１５を形成する。
【００１９】
この成長工程において、トレンチ１７の底面の面方位と側壁の面方位は共に（１００）であるため、酸化膜の成長速度は等しくなり、トレンチ１７の底面の膜厚と側壁の膜厚とは等しくなるので閾値電圧が場所によらず均一になる。
さらに、切除面１８の面方位は上述の通り（１１０）となる。この面における酸化膜の成長速度は、トレンチ１７の底面及び側壁の酸化膜の成長速度よりも速いので、図５に示すように切除面１８上で成長する酸化膜の膜厚をトレンチの底面及び側壁の酸化膜の膜厚よりも厚くすることができ、トレンチ１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形成する事が可能になる。
【００２０】
その後、全面にポリシリコンを堆積してトレンチ内を充填した後に、これをパターニングすることにより、図１に示すようなトレンチ型のパワーＭＯＳＦＥＴを製造する事ができる。
以上説明したように、本実施形態に係る半導体装置の製造方法によれば、基板面の面方位が（１００）であってオリエンテーション・フラット面１０の面方位が（１１０）である半導体基板１１を用意し、トレンチ１７を形成するときにその形成方向をオリエンテーション・フラット面１０と４５°の角をなすように形成しているので、オリエンテーション・フラット面１０の面方位とトレンチ１７の側壁の面方位をともに（１００）になる。
【００２１】
その後、トレンチ１７の角部を除去して面方位が（１１０）となる切除面１８を形成し、酸化することでゲート絶縁膜１５を形成しているので、トレンチ１７の底面の膜厚と側壁の膜厚とが等しく、かつ切除面１８での膜厚がこれらの膜厚よりも厚いゲート絶縁膜１５を形成する事ができ、図１に示すような本実施形態に係る半導体装置を製造することが可能になる。
【００２２】
また、本実施形態においてはセルＣＬを４５°回転させることでトレンチ１７の側壁の面方位を（１００）となるようにしているので、オリエンテーション・フラット面１０が（１００）になるような特注の基板を用いなくて済み、オリエンテーション・フラット面が（１１０）という一般的に用いられる基板を使用する事ができるので、汎用性が高いという利点もある。
【００２３】
【発明の効果】
以上説明したように、本発明に係る半導体装置によれば、トレンチの側壁の膜厚と、底面の膜厚とがほぼ同じであるため、トレンチ底部の絶縁耐量低下を抑止する事が可能になる。
また、角部が切除されてなだらかになっているためこの部分で電界が集中しにくくなっており、しかも角部でのゲート絶縁膜の膜厚が他の領域よりも厚くなっているので、トレンチの開口側の角部に電界が集中することにより、ゲート絶縁膜が破壊してしまうなどという問題を抑止する事が可能になる。
【００２４】
また、本発明に係る半導体装置の製造方法によれば、基板面の面方位が（１００）でオリエンテーション・フラット面の面方位が（１１０）である半導体基板を用意し、トレンチの形成方向をオリエンテーション・フラット面と４５°の角をなすように形成してトレンチの側壁の面方位を（１００）にしたのちに、トレンチの角部を除去して面方位が（１１０）となる切除面を形成し、酸化することでゲート絶縁膜を形成しているので、トレンチの底面の膜厚と側壁の膜厚とが等しく、かつ角部での膜厚がこれらの膜厚よりも厚いゲート絶縁膜を形成する事ができ、上述の作用効果を奏する本発明に係る半導体装置を製造する事が可能になる。
【００２５】
さらに、本発明においてセルをオリエンテーション・フラット面と４５°の角をなすようにして溝の側壁の面方位を（１００）となるようにしているので、オリエンテーション・フラット面が（１００）になるような特注の基板を用いなくて済み、汎用性が高くなる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体装置の構造を説明する断面図である。
【図２】本発明の実施形態に係る半導体装置の製造に用いる半導体基板を説明する図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を説明する第１の断面図である。
【図４】本発明の実施形態に係る半導体装置の製造方法を説明する第２の断面図である。
【図５】本発明の実施形態に係る半導体装置の製造方法を説明する第３の断面図である。
【図６】従来例に係る半導体装置の製造に用いる半導体基板を説明する図である。
【図７】従来例に係る半導体装置の構造を説明する断面図である。
Claims (3)
- 基板面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板と、
前記半導体基板の表層に形成された一導電型のドレイン領域と、
前記ドレイン領域の表層に設けられた逆導電型のチャネル領域と、
前記チャネル領域と前記ドレイン領域とを貫通して形成された溝であって、その側壁の面方位が前記オリエンテーション・フラット面に対して４５°の角をなして（１００）となり、かつ開口の角部が切除され、切除後に露出する面の面方位が（１１０）となる溝と、
前記溝の内壁及び前記角部を被覆するように設けられたゲート酸化膜と、
前記ゲート酸化膜上に設けられ、前記溝を充填するように形成されたゲート電極と、
前記溝の近傍に設けられ、一導電型の不純物拡散層よりなるソース領域とを有する事を特徴とする半導体装置。 - 基板表面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）である一導電型の半導体基板の表層に一導電型のドレイン領域層を形成し、前記ドレイン領域層の表層に逆導電型のチャネル領域層を形成する工程と、
前記半導体基板の表面に第１の絶縁膜を形成し、前記チャネル領域層に一導電型の不純物を注入・拡散してソース領域を形成する工程と、
前記ソース領域近傍の領域の前記第１の絶縁膜及び前記半導体基板を選択的にエッチングして、側壁の面方位が前記オリエンテーション・フラット面の面方位と４５°の角をなして（１００）になる溝を形成する工程と、
前記溝の開口の角部を選択的に除去し、除去された後に現れる面の面方位を（１１０）とする工程と、
前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成する工程と、
前記溝を充填し、かつ前記半導体基板全面を被覆する導電体層を形成する工程と、
前記導電体層をエッチングにより除去し、前記溝内に残存させてゲート電極を形成する工程とを有する事を特徴とする半導体装置の製造方法。 - 基板表面の面方位が（１００）であってオリエンテーション・フラット面の面方位が（１１０）であって、該オリエンテーション・フラット面に平行になるように、矩形のチップ領域が複数マトリクス状に配置されてなる一導電型の半導体基板を用意する工程と、
該半導体基板の前記チップ領域内に、各々が前記チップ領域の一辺と４５°の角をなすような複数のセルをマトリクス状に配置する工程と、
前記半導体基板の表層に一導電型のドレイン領域層を形成し、前記ドレイン領域層の表層に逆導電型のチャネル領域層を形成する工程と、
前記半導体基板の表面に第１の絶縁膜を形成し、前記チャネル領域層に一導電型の不純物を注入・拡散してソース領域を形成する工程と、
前記ソース領域近傍の領域の前記第１の絶縁膜及び前記半導体基板を選択的にエッチングし、前記セルの一辺と平行に配置され、その側壁が（１００）となる溝を形成する工程と、
前記溝の開口の角部を選択的に除去し、除去された後に現れる面の面方位を（１１０）とする工程と、
前記溝の内壁及び前記角部を酸化して、第２の絶縁膜を形成する工程と、
前記溝を充填し、かつ前記半導体基板全面を被覆する導電体層を形成する工程と、
前記導電体層をエッチングにより除去し、前記溝内に残存させてゲート電極を形成して、前記セル内に複数のトランジスタを形成する工程とを有する事を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31385296A JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31385296A JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154810A JPH10154810A (ja) | 1998-06-09 |
| JP3667906B2 true JP3667906B2 (ja) | 2005-07-06 |
Family
ID=18046287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31385296A Expired - Fee Related JP3667906B2 (ja) | 1996-11-25 | 1996-11-25 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3667906B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001345444A (ja) * | 1999-10-25 | 2001-12-14 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| JP3531613B2 (ja) | 2001-02-06 | 2004-05-31 | 株式会社デンソー | トレンチゲート型半導体装置及びその製造方法 |
| JP3875047B2 (ja) | 2001-06-22 | 2007-01-31 | シャープ株式会社 | 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置 |
| JP2003017698A (ja) * | 2001-07-04 | 2003-01-17 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2004047967A (ja) * | 2002-05-22 | 2004-02-12 | Denso Corp | 半導体装置及びその製造方法 |
| JP5152139B2 (ja) * | 2002-05-22 | 2013-02-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
| JP3715971B2 (ja) | 2003-04-02 | 2005-11-16 | ローム株式会社 | 半導体装置 |
| JP3915984B2 (ja) * | 2003-06-17 | 2007-05-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| JP5124922B2 (ja) * | 2005-08-22 | 2013-01-23 | 富士電機株式会社 | Ｍｏｓ型半導体素子 |
| JP2008282859A (ja) | 2007-05-08 | 2008-11-20 | Rohm Co Ltd | 半導体装置 |
| US9018699B2 (en) | 2011-09-22 | 2015-04-28 | Panasonic Intellectual Property Management Co., Ltd. | Silicon carbide semiconductor element and method for fabricating the same |
| JP2013232533A (ja) * | 2012-04-27 | 2013-11-14 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP6112700B2 (ja) * | 2012-08-17 | 2017-04-12 | ローム株式会社 | 半導体装置 |
| JP2016048747A (ja) * | 2014-08-28 | 2016-04-07 | 株式会社豊田中央研究所 | トレンチゲート電極を備えている半導体装置 |
| US9406750B2 (en) * | 2014-11-19 | 2016-08-02 | Empire Technology Development Llc | Output capacitance reduction in power transistors |
-
1996
- 1996-11-25 JP JP31385296A patent/JP3667906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10154810A (ja) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667906B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3699907B2 (ja) | 改良された低電圧パワーｍｏｓｆｅｔ素子およびその製造処理 | |
| JP4860858B2 (ja) | 低いオン抵抗を有する高電圧パワーｍｏｓｆｅｔ | |
| JP3400846B2 (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| JPH06350090A (ja) | 半導体装置の製造方法 | |
| US8487368B2 (en) | Low voltage power MOSFET device and process for its manufacture | |
| JPH0560649B2 (ja) | ||
| JP4030139B2 (ja) | 電力半導体装置及びその製造方法 | |
| JP2005510088A (ja) | 多結晶シリコンソースコンタクト構造を有するトレンチ金属酸化膜半導体電界効果トランジスタデバイス | |
| JPH11111710A (ja) | 半導体装置およびその製造方法 | |
| JP2004507882A (ja) | ゲート酸化層の完全性を向上させた半導体トレンチデバイス | |
| JP2585329B2 (ja) | 集積バイポーラトランジスタのコレクタコンタクト | |
| JP3854136B2 (ja) | 半導体素子のトランジスタ及びその製造方法 | |
| JP2002016080A (ja) | トレンチゲート型ｍｏｓｆｅｔの製造方法 | |
| JPH04321269A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| US5218214A (en) | Field oxide termination and gate oxide | |
| JPH09260663A (ja) | 半導体装置 | |
| JP3490857B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| EP0363670B1 (en) | MOS field-effect transistor | |
| JP2002299618A (ja) | 半導体装置とその製造方法 | |
| JP2003273354A (ja) | 半導体装置およびその製造方法 | |
| US5187113A (en) | Field oxide termination and gate oxide formation | |
| EP1032028B1 (en) | Improved semiconductor trench MOS device | |
| JP4127064B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050407 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |