JP3915984B2 - シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ - Google Patents

シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Download PDF

Info

Publication number
JP3915984B2
JP3915984B2 JP2003172269A JP2003172269A JP3915984B2 JP 3915984 B2 JP3915984 B2 JP 3915984B2 JP 2003172269 A JP2003172269 A JP 2003172269A JP 2003172269 A JP2003172269 A JP 2003172269A JP 3915984 B2 JP3915984 B2 JP 3915984B2
Authority
JP
Japan
Prior art keywords
trench
silicon
growth
flow rate
reaction vessel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003172269A
Other languages
English (en)
Other versions
JP2005011893A (ja
Inventor
知佐 吉田
雅広 島崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2003172269A priority Critical patent/JP3915984B2/ja
Priority to CNB2004800168204A priority patent/CN100428411C/zh
Priority to PCT/JP2004/008135 priority patent/WO2004114384A1/ja
Priority to EP04745765A priority patent/EP1638136A4/en
Publication of JP2005011893A publication Critical patent/JP2005011893A/ja
Application granted granted Critical
Publication of JP3915984B2 publication Critical patent/JP3915984B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はシリコンエピタキシャルウェーハの製造方法と、それにより製造されるエピタキシャルウェーハに関する。
【０００２】
【従来の技術】
【特許文献１】
特開２００１−１３９３９９号公報
【特許文献２】
特開２００１−１９６５７３号公報
【特許文献３】
特開２００２−１４１４０７号公報
【非特許文献１】
D.Kishimoto et.al., The Journal of
Crystal Growth, 240 (2002) 52
【非特許文献２】
水島 一郎他、応用物理、69 (2000) 1187
【非特許文献３】
H. Kuribayashi et. al., AVS 49th
International Symposium, SS-TuP12, Nov.3-8, (2002)
【０００３】
シリコン単結晶基板上にシリコン単結晶薄膜を気相エピタキシャル成長させたシリコンエピタキシャルウェーハ（以下、単にエピタキシャルウェーハともいう）中において、そのシリコン単結晶薄膜（以下、シリコンエピタキシャル層あるいは単にエピタキシャル層ともいう）に、イオン注入法により不純物元素のイオン注入層を形成し、さらに別のエピタキシャル層を形成して埋込層となす技術が知られている。ここで、エピタキシャルウェーハには、パワーＭＯＳＦＥＴや縦型バイポーラトランジスタ等の素子を作り込む際に、深さ方向に長い不純物添加領域（以下、本明細書では、縦方向添加領域と称する）を形成しなければならない場合がある。プレーナ型のＭＯＳＦＥＴでは不純物添加領域の面内が電流経路の主体となるのに対し、縦方向添加領域を作りこむことにより該領域の層厚方向に電流導通させることができ、素子のＯＮ抵抗を低減できる利点がある。
【０００４】
深い縦方向添加領域は、特許文献１のごとく、エピタキシャル層の成長工程とイオン注入工程とを繰り返して形成する方法もあるが、工数が増大しやすくコストアップにつながりやすい欠点がある。そこで、特許文献２及び特許文献３には、シリコン単結晶基板の主表面にエッチングによりトレンチ（溝）を形成し、この溝を埋めるように充填エピタキシャル層を成長して縦方向添加領域とする技術が開示されている。
【０００５】
近年、シリコンデバイスの高集積化に対応するため、縦方向添加領域を小断面寸法にてより深く形成することが望まれており、対応するトレンチも開口幅に対する深さのアスペクト比を相当に大きくしなければならない。特許文献２には、この場合の問題点として、充填エピタキシャル層をトレンチ内側面に成長するに伴い、その開口部分が塞がって、トレンチ内部に空隙（巣）が残留しやすくなることが指摘されている。また、この問題の具体的な解決方法としては、充填エピタキシャル層の成長を一旦止めて、新たにＨＣｌガスを導入し、開口を狭窄している不要なエピタキシャル層部分をエッチング除去してから充填エピタキシャル層の成長を再開する方法が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献２においては、トレンチ開口部において充填エピタキシャル層の成長が過剰になる根本的な原因については詳しく言及されていない。また、「開口が塞がりそうになれば層成長を止めてエッチングすればよい」という思想も対症療法的なものに過ぎず、本質的な解決にはなっていない。当然、エピタキシャル成長とエッチングとを何度も繰り返す工程は煩雑で面倒であり、コストアップを招くことにつながる。
【０００７】
本発明の課題は、充填エピタキシャル層の過剰成長によるトレンチ開口部の狭窄が生じにくく、ひいてはトレンチのアスペクト比が大きい場合であっても、トレンチ内の充填エピタキシャル層に対する空隙等の残留を効果的に抑制できるシリコンエピタキシャルウェーハの製造方法、及びトレンチのアスペクト比が大きいにもかかわらず、空隙等の残留が少ない高品質の充填エピタキシャル層が実現可能なシリコンエピタキシャルウェーハを提供することにある。
【０００８】
【課題を解決するための手段及び作用・効果】
本発明は、シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチの内部がシリコン単結晶からなる充填エピタキシャル層にて充填された構造を有するシリコンエピタキシャルウェーハの製造方法に係り、その第一は、
基板主表面の法線ベクトルαをトレンチの長手方向内側面（以下、単に「トレンチ内側面」ともいう）の法線ベクトルβに最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義し、トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき、｛１１１｝面の法線ベクトルが遷移面法線角度域の外に存在するように、基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定め、
ミラー指数（ｈ１ｋ１ｌ１）の基板主表面を有するシリコン単結晶基板を用意し、該基板主表面上にミラー指数（ｈ２ｋ２ｌ２）の長手方向内側面を有するトレンチを形成し、該トレンチの内部に充填エピタキシャル層を成長することを特徴とする。
【０００９】
また、本発明のシリコンエピタキシャルウェーハは、
シリコン単結晶基板の基板主表面にトレンチが形成され、当該トレンチの内部がシリコン単結晶からなる充填エピタキシャル層にて充填された構造を有するとともに、
基板主表面の法線ベクトルαをトレンチの長手方向内側面の法線ベクトルβに最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義し、トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき、｛１１１｝面の法線ベクトルが遷移面法線角度域の外に存在するように、基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定められてなることを特徴とする。
【００１０】
なお、以下の説明においては、ミラー指数を用いて結晶面指数を（ｈｋｌ）（結晶学的に対称な複数面を代表させて表す場合は記号｛ｈｋｌ｝を用いる）、結晶軸方位指数を［ｈｋｌ］（結晶学的に対称な複数方位を代表させて表す場合は記号＜ｈｋｌ＞を用いる）のように表示する。なお、ミラー指数の表示法においては、負の指数を表す負号は指数の上に付けるのが一般的であるが、本明細書では、便宜的に指数の前に負号を付ける表示を用いる。
【００１１】
シリコン単結晶基板の表面に現われる結晶面の法線ベクトルは、基板主表面ＭＰ及びトレンチ内側面ＷＰを含め、結晶の実体の存在する側から存在しない側へ向かう方向を有するものとして定義する。すると、図２０に示すように、トレンチの長手方向の開口エッジをなす領域は、基板主表面ＭＰの法線ベクトルαをトレンチ内側面ＷＰの法線ベクトルβに重ねるための遷移面法線角度域θにおいて、その法線ベクトルγが法線ベクトルα側から法線ベクトルβ側に向けて連続的（かつ単調に）に変化する曲面として、理想化して考えることができる（曲面は、向きの異なる法線ベクトルγを有した微小な平面の集合として近似できる）。トレンチの開口エッジ部の面形態を微細に議論すれば、結晶学的には面指数が連続的に変化することにはならないが、技術的には、図２０のごとく、これを指数が連続的に変化する曲面（例えばアール面）として幾何学的に理想化して考えても、開口エッジ部でのエピタキシャル層成長の概略挙動を把握する観点において何ら差し支えはない。
【００１２】
本発明者らは、トレンチ開口が、過剰な充填エピタキシャル層の成長により塞がれ易くなる根本要因の一つとして、充填エピタキシャル層の成長速度が、シリコン単結晶中の成長面方位に大きく依存し、かつ、トレンチ内側面とシリコン単結晶基板の基板主表面との面方位の相対関係にも影響されやすいことを見出した。具体的には、トレンチの開口エッジ部分を、基板主表面の面方位からトレンチ内側面の面方位に移り変わるための遷移面領域と考え、その遷移面領域が特定指数面、より詳しくは｛１１１｝面を含んでいるとき、開口エッジに関して基板主表面側とトレンチ内側面との双方に、トレンチ開口エッジ部を狭窄する充填エピタキシャル層の過剰成長部が形成されやすくなることがわかった。
【００１３】
図９に示すように、シリコンのエピタキシャル成長においては、｛１１１｝面上での成長速度が最も小さく、これを極小値として、｛１１１｝面からの角度的な隔たりに応じて成長速度は大きく変化する。成長速度が最も大きくなるのは｛１１０｝面である。主要な面指数について論ずれば、｛１００｝面上の成長速度は｛１１０｝面よりも３０％近く小さく、｛１１１｝面上でその値は｛１１０｝面上の値よりも５０％強小さい極小値を示す。例えば、図１０に示すごとく、トレンチの開口エッジをなす遷移面領域１５に（１１１）面（法線を［１１１］にて表している）が含まれていると、この［１１１］法線を与えるエッジ位置でエピタキシャル層１４の成長速度は最小となり、該エッジから基板２の主表面ＭＰ側及びトレンチ内側面ＷＰ側に離間するにつれて成長速度は急速に増加するので、過剰成長部３ｆの形成が著しくなる。このとき、基板主表面ＭＰの法線ベクトルをαとし、トレンチ内側面ＷＰの法線ベクトルをβとすれば、法線ベクトルαを法線ベクトルβに最小の回転角度にて重ねるための角度区間（遷移面法線角度域）に、成長速度が極小（かつ最小）となる（１１１）面の法線［１１１］が含まれることになる。
【００１４】
そこで、本発明においては、トレンチの長手方向の開口エッジをなす領域を上記遷移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき、｛１１１｝面の法線ベクトルが遷移面法線角度域の外に存在するように、基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、トレンチ内側面のミラー指数（ｈ２ｋ２ｌ２）とを定めてある。換言すれば、成長速度が最小となる｛１１１｝面が遷移面領域から排除されている。これにより、トレンチの開口エッジを境界とした基板主表面ＭＰ側及びトレンチ内側面ＷＰ側への充填エピタキシャル層の過剰成長、ひいてはトレンチ開口の狭窄を極めて効果的に抑制することができる。その結果、トレンチのアスペクト比が大きい場合であっても、トレンチ内の充填エピタキシャル層に対する空隙等の残留が生じにくくなり、製造歩留まりを向上させることができる。また、得られるシリコンエピタキシャルウェーハは、充填エピタキシャル層（縦方向添加領域に相当する）に空隙等の残留が少なく高品質である。
【００１５】
また、別の要因としては、次のようなことも考えられる。すなわち、トレンチの開口エッジに｛１１１｝面が含まれている場合、Ｓｉ含有吸着種（例えば原料ガス分子に由来したＳｉ含有ラジカルなどである）が開口エッジに吸着しようとしても、該｛１１１｝面上での成長速度が、基板主表面やトレンチ内側面を形成する他の面、例えば｛１００｝あるいは｛１１０｝面の成長速度よりも大幅に低いため、図１０に矢印Ｍで示すように、Ｓｉ析出に寄与できなかったＳｉ含有吸着種が、基板主表面側あるいはトレンチ内側面側に溢れ出す形でマイグレーションしやすくなる。その結果、｛１１１｝エッジの両側では、基板主表面側あるいはトレンチ内側面側に向けて、該マイグレーションの影響によりＳｉ含有吸着種の濃度が局所的に高くなり、かつ、面方位が｛１１１｝から離間するにつれて成長速度が増加するために、Ｓｉ含有吸着種の吸着ひいてはＳｉ析出成長が進みやすくなり、過剰成長がより顕著となる。換言すれば、開口エッジ領域に成長速度の小さい｛１１１｝エッジが含まれているために、その両側領域との成長速度差が、該｛１１１｝エッジの両側に優先的に原料が供給されるようなマイグレーションを発生させ、面方位に応じた静的な成長速度差から見積もられる以上に、｛１１１｝エッジとその両側領域とで成長量の差が拡大し、結果としてトレンチ開口を狭窄する過剰成長部の形成がより顕著になっている可能性がある。なお、上記のようなマイグレーションは、例えば非特許文献１において、｛１１１｝面及び｛１００｝面でのファセット形成挙動に類似性があるＧａＡｓ単結晶上にて確認されており、非特許文献２及び非特許文献３によれば、同様のマイグレーションがＳｉ単結晶上にて生じている可能性は非常に高い。しかし、本発明においては、開口エッジ領域から｛１１１｝面が排除されているために、上記のマイグレーションも同時に抑制されることとなり、トレンチ開口の狭窄を効果的に抑制することができる。
【００１６】
以上を簡単に要約すると、遷移面法線角度域の中間の角度位置に成長速度が最小となる｛１１１｝面が含まれているとき、遷移面領域において該｛１１１｝面からなるエッジ位置からトレンチ内側面と基板主表面のいずれの側にずれても、シリコンの成長速度が増加方向に変化するため、過剰成長部によるトレンチ開口の狭窄が生じやすくなる。従って、遷移面領域から｛１１１｝面を排除することにより、この不具合を抑制する。この場合、遷移面領域におけるシリコンの成長速度分布が、基板主表面側とトレンチの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定めることが、より好ましい態様であるといえる。つまり、遷移面領域において成長速度の極大値がエッジ位置に存在していれば、該エッジ位置からトレンチ内側面と基板主表面のいずれの側にずれても、シリコンの成長速度は減少方向に変化する。さらに、成長速度の小さい面が開口エッジから排除されていることにより、トレンチ内側面側及び基板主表面側へのＳｉ原料のマイグレーションも生じにくくなる。その結果、過剰成長部の形成が大幅に抑制され、トレンチ開口の狭窄をより効果的に防止できる。
【００１７】
なお、充填エピタキシャル層の成長に伴い、基板主表面のトレンチ外の領域にもエピタキシャル層が成長する場合があるが、このエピタキシャル層が不要な場合は、研磨により除去することができる。この研磨により、エピタキシャル層成長時にトレンチの開口エッジを形成していた部分が研磨により除去される場合がある。
【００１８】
シリコンエピタキシャルウェーハ用のシリコン単結晶基板としては、単結晶引き上げの容易性から（１００）基板が最も多用されており、価格的にも有利である。前述の特許文献２では、トレンチ形成を異方性のウェットエッチングにて形成するために、敢えて（１１０）基板を採用しているが、（１１０）基板を得るには、チョクラルスキー法や浮遊帯溶融法等により、［１１０］を主軸とするシリコン単結晶を成長する必要がある。しかし、［１１０］単結晶は、転位等の発生による多結晶化が特に進みやすく、とりわけ高濃度にドーピングした単結晶を高歩留まりで製造することはほとんど不可能に近いという問題がある。
【００１９】
上記のように基板主表面のミラー指数（ｈ１ｋ１ｌ１）が（１００）として定められる場合、トレンチは、深さ方向が基板厚さ方向と一致し、かつ長手方向内側面（トレンチ内側面）が、［１００］軸に関して晶帯をなす４つの｛１１０｝面のいずれかと５°以上４５°以下の角度で交差するように長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）が定められているのがよい。なお、面指数の異なる複数の結晶面が、共通の一つの結晶軸に対していずれも平行の関係にあるとき、それら結晶面は前記結晶軸に関して「晶帯をなしている」といい、その結晶軸を「晶帯軸」という。［１００］軸に関して晶帯をなす４つの｛１１０｝面は、（０１１）、（０-１１）、（０-１-１）及び（０１-１）（図１１参照）である。
【００２０】
図１３左に示すように、基板主表面が（１００）であり（ただし、４°程度までのオフアングルが付与されていてもよく、この場合も基板主表面は広義に（１００）面であると考える）、トレンチ内側面が（０１１）である場合、図１３右に示すように、両面の法線ベクトル（結晶軸方位指数）［１００］、［０１１］が規定する遷移面法線角度域θ内には、（１１１）面の法線ベクトル［１１１］が含まれている。従って、図１３左に示すように、（１００）面と（０１１）面とが交差するトレンチの開口エッジ部には（１１１）面が現われる。つまり、この開口エッジ部は、上記遷移面法線角度域θで連続的に変化する遷移面領域であると把握することができる。
【００２１】
図１５に、面方位が（１００）から（１１１）を経由して（０１１）に至る遷移面法線角度域θにおいて、エピタキシャル層の成長速度がどのように変化するかを示している。ただし、成長速度は、（１１１）面での値を６とした相対値により表している。これによると、角度域θの開始位置であるトレンチ内側面（０１１）は、全ての面の中で成長速度が最も大きく（相対値：１３）、逆に角度域θの途中に現われる（１１１）面は全ての面の中で成長速度が最も小さい（相対値：６）。そして、開口エッジをなす（１１１）面と基板主表面（１００）との成長速度差ΔＥ１は相対値にて４であり、トレンチ内側面（０１１）との成長速度差ΔＥ２は７である。該成長速度差の和ΔＥ１＋ΔＥ２は、その値が大きいほど開口エッジ部近傍で成長速度が大きくなる傾向があり、上記の場合、△Ｅ１＋△Ｅ２は相対値にて１１と大きい。また、開口狭窄への影響が大きいトレンチ内側面（０１１）側の成長速度差ΔＥ２は７と、とりわけ大きい。すなわち、図１０に示すごとく、これがトレンチ開口部で過剰成長部３ｆの形成が促進される大きな要因となっているのである。
【００２２】
ところが、トレンチ内側面が｛１１０｝面と一定の角度をもって交差していれば、図１３右の座標表示において、遷移面法線角度域θは＜１１１＞方向から外れる向きに回転し、成長速度が最も小さい｛１１１｝面がトレンチ開口部の遷移面領域に現われなくなるので、過剰成長部の形成を抑制することができる。図１１に示されるように、［１００］軸に関して晶帯をなす４つの｛１１０｝面の対称性から、トレンチ内側面と｛１１０｝面との交差角度は４５°以下にて考慮すればよい。この場合、トレンチ内側面と｛１１０｝との交差角度が極端に小さくては、指数が｛１１１｝に近い高指数面が遷移面領域に含まれることになり、効果が顕著でなくなるので、５゜以上に設定することが望ましい。また、図９に示す成長速度の相対値の観点からは、遷移面法線角度域θ内での成長速度の極小値を基準とした時の、成長速度差の和ΔＥ１＋ΔＥ２が上記の相対値にて８以下、特に、トレンチ内側面に係る成長速度差ΔＥ２が５以下となっていることが望ましい。
【００２３】
そして、より望ましくは、前述のごとく、基板主表面側とトレンチの長手方向内側面との中間の角度位置にて成長速度分布が極大値を示すものとなるように、上記の交差角度、ひいてはトレンチの長手方向内側面の面指数を定めるのがよい。一例をあげれば、［１００］軸に関して晶帯をなす４つの｛１００｝面のいずれかと一致するのがよい。図１２に示すように、基板主表面が（１００）であり、トレンチ内側面が（０１０）である場合、これら２つの面の遷移面法線角度域θ内に｛１１１｝面は現れない。この場合、遷移面法線角度域θには（１１０）面の法線が含まれる。図１４は、面方位が（１００）から（１１０）を経由して（０１０）に至る遷移面法線角度域θにおいて、エピタキシャル層の成長速度がどのように変化するかを示している。（１１０）面の位置にて、成長速度は極大（最大）となっている。トレンチ内側面（０１０）側の成長速度差ΔＥ２は約３となり、成長速度差の和ΔＥ１＋ΔＥ２は約６となる。いずれも、図１５の場合のΔＥ２＝７及び△Ｅ１＋ΔＥ２＝１１から大幅に縮小されていることがわかる。図１１に示すごとく、このときのトレンチ内側面である（０１０）と、対応する｛１１０｝面との交差角度は４５°である。
【００２４】
なお、図１４と図１５との比較から推測される通り、トレンチ内側面が（０１１）から（０１０）に変化する過程で、遷移面法線角度域θでの成長速度は極小傾向から極大傾向に変化する。従って、その途中の区間において、トレンチ内側面が（０１０）の場合よりも、成長速度の極大値、ひいては成長速度差ΔＥ２（あるいは和ΔＥ１＋ΔＥ２）がさらに小さくなる交差角度が存在しており、当該角度で過剰成長部の形成抑制がより最適化される可能性がある。ただし、トレンチ内側面が高指数面となった場合、充填エピタキシャル層の成長途上で、その成長面に面荒れが生じ、成長が却って不均一化する懸念もある。これに対し、トレンチ内側面が｛１００｝であればこのような懸念は生じず、かつ、過剰成長部の形成抑制効果も十分良好であるから、本発明にとりわけ好適な態様であることに変わりはない。
【００２５】
次に、本発明のシリコンエピタキシャルウェーハの製造方法の第二は、
トレンチを形成したシリコン単結晶基板を反応容器内に配置して予め定められた成長温度に加熱し、その状態で該反応容器内に原料ガスを供給して充填エピタキシャル層を成長するとともに、
原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を成長温度に一致させるのに必要な、反応容器への原料ガスの流量を原料ガス臨界流量としたとき、反応容器内に該原料ガス臨界流量よりも大きい流量にて原料ガスを供給しつつ成長温度にて充填エピタキシャル層を成長することを特徴とする。
【００２６】
本発明者がさらに検討したところ、トレンチ内側面上でのシリコンの成長を均一化して、充填エピタキシャル層内に空隙を生じにくくするには、原料ガスの濃度に対し成長速度が極端に鋭敏に変化しない低温域、具体的にはシリコン析出反応が反応律速となる温度域にて成長温度を設定することが有効であることがわかった。他方、トレンチは底が閉じた閉空間であり、特に微細なトレンチ（例えば開口幅が１μｍ以上３μｍ以下、トレンチ深さが２０μｍ以上５０μｍ以下）においては、内面との摩擦により生ずる拡散領域で事実上占められることから、トレンチ内には原料ガスを拡散でしか供給できなくなる。図１６左に示すように、供給される原料ガスの流量が小さいと、トレンチ開口付近でのシリコン析出により拡散してくる原料ガスの消費が相対的に顕著となり、トレンチの底部付近で原料ガス濃度が不足する。その結果、反応律速域であっても成長速度（Ｇ．Ｒ．）が低下し、トレンチ開口部でのシリコンの成長が相対的に進みやすくなって、開口狭窄の原因の一つとなる。
【００２７】
一般に、シリコンのエピタキシャル成長においては、原料ガスよりも大流量のキャリアガス（例えばＨ２ガス）を使用するから、原料ガスの供給流量を調整することは、反応容器内部ひいては基板上のトレンチの開口に供給される原料ガスの濃度が調整されることに対応する。図１７は、原料ガスとしてトリクロロシラン（ＴＣＳ：ＳｉＨＣｌ３）を用い、キャリアガスとしてのＨ２ガスの供給流量を５０リットル／分に固定する一方、原料ガスの供給流量を種々に設定し、それぞれの供給流量にて種々の成長温度におけるシリコンの成長速度を測定した結果をアレニウスプロットしたものである。いずれの原料ガス供給流量においても、プロット点は、勾配（すなわち、シリコン成長反応の見かけの活性化エネルギー）が異なる低温側の反応律速領域と高温側の供給律速領域とを示すことがわかる。遷移温度は、アレニウス平面上で低温側のプロット点と高温側のプロット点とに個別に直線回帰を施し、その回帰直線の交点が示す温度として定義する。そして、該遷移温度は、原料ガスの供給流量が多くなるほど高温側にシフトしている。この結果から、予め定めた成長温度が遷移温度と一致するような原料ガスの供給流量を原料ガス臨界流量として見出すことができる。例えば、成長温度が１０００℃付近であれば、原料ガス臨界流量は１１．５リットル／分前後である（この値は、成長容器毎に固有の値であり、容器の仕様が異なれば違う値になることがある）。
【００２８】
本発明の製造方法の第二においては、予め定められた成長温度に原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を一致させるために必要な、反応容器への原料ガスの流量（供給量）を原料ガス臨界流量としたとき、反応容器内に該原料ガス臨界流量よりも大きい流量にて原料ガスを供給する。図１７に示す通り、原料ガス供給流量の増加とともに遷移温度が高温側にシフトすることから、上記原料ガス臨界流量よりも原料ガス供給流量を増大させることは、成長温度は必ず反応律速領域内に設定されることを意味する。その結果、反応律速領域を保ちつつ、トレンチ開口位置での原料ガスの濃度を増加させることができるから、図１６右に示すように、トレンチ開口上部で多少原料ガスが消費されてもトレンチ底部まで十分な量の原料ガスを供給でき、トレンチ内側面に対し深さ方向の成長速度分布をより均一化することができる。その結果、トレンチ開口部でのシリコンの過剰成長を抑制することができ、開口狭窄を効果的に防止できる。該本発明の製造方法の第二は、既に説明した本発明の製造方法の第一と組み合わせるとより有効であり、上記の効果をさらに高めることができる。
【００２９】
上記効果がとりわけ顕著となるのは、原料ガス臨界流量にて原料ガスを反応容器内に供給したときの、反応容器内の原料ガス濃度と等しいか、又は、これよりも高い原料ガス濃度がトレンチの底において得られるように、原料ガスの反応容器への供給流量を定めた場合である。これにより、反応律速によりシリコン析出反応が継続するのに十分な原料ガス濃度が、トレンチ内側面の開口から底に至る深さ方向の全域に渡って確保され、該深さ方向の成長速度分布を大幅に均一化することができる。
【００３０】
この場合、反応容器内の圧力を常圧に保持しつつ原料ガスを供給することができる。「常圧」とは、１×１０５Ｐａに対し、圧力が±１０％の範囲に収まっていることをいう。常圧雰囲気下で原料ガスを反応容器内に供給して充填エピタキシャル層の成長を行なうことで、減圧雰囲気下で行なう場合よりも成長速度を高めることができ、製造能率の向上を図ることができる。成長速度が速いと、微細なトレンチの内側面上での成長速度分布の影響も受けやすくなり、空隙残留等の問題も生じやすいが、本発明の製造方法の第二（ひいては第一も）を採用することにより、こうした不具合が効果的に抑制され、製造能率の向上と歩留まりの向上とを両立させることができる。該効果は、原料ガスとして、シリコン析出の反応効率が高いトリクロロシランを用いた場合に特に著しい。
【００３１】
次に、トレンチ開口部でのシリコンの過剰成長を抑制するには、成長温度において充填エピタキシャル層の成長を阻害する成長阻害ガスを、原料ガスとともに反応容器内に供給することも有効である。成長阻害ガスは、原料ガスの分解反応を抑制するガス種を用いてもよいが、（析出した）シリコンに対するエッチングガスを採用することがより効果的である。すなわち、図１８に示すように、トレンチ内側面をなすシリコンに対してエッチング性を有するガスを、単独でトレンチの内部に供給したとすると、▲１▼に示すごとく、トレンチの開口付近でエッチング厚さが大きくなり、トレンチ底に近づくとガスの消費によりエッチング厚さは漸減する。他方、既に繰り返し説明しているごとく、原料ガスを供給してトレンチ内部をシリコン（充填エピタキシャル層）で充填する際には、▲２▼に示すように、開口付近ほど成長厚さが大きく、トレンチ底に近づくとガスの消費により成長厚さは漸減する。従って、原料ガスとエッチングガスとを反応容器内に同時に供給することで、▲１▼の深さ方向のエッチング厚さ分布と、▲２▼の深さ方向の成長厚さ分布とが相殺しあい、▲３▼に示すごとく、トレンチ開口部でのシリコンの過剰成長を効果的に抑制でき、トレンチ内側面上にて充填エピタキシャル層を均一に成長できる。エッチングガスとしては、塩化水素を用いることが上記効果を高める上で望ましい。
【００３２】
なお、特許文献２には、原料ガスの流通とエッチングガスの流通を交互に行なう方法が開示されているが、この方法は、原料ガスの流通を止めて代わりにエッチングガスを流すことにより過剰成長部を対症療法的に取り除く思想なので、非効率であるばかりでなく、トレンチ内面に過剰成長部が一旦は形成されることが前提となるため、過剰成長部だけを選択的に除去することが難しいこととも相俟って、トレンチ内側面上へ充填エピタキシャル層の均一成長を図ることは結局できないのである。
【００３３】
トレンチ内側面上への充填エピタキシャル層の均一成長を図るには、トレンチの開口付近では過剰成長部の発生がなるべく抑制され、かつ、シリコン成長に関しては不利な状況にあるトレンチ底部付近ではシリコンの成長がなるべく阻害されないようにすることが重要である。具体的には、エッチング反応をエッチングガスの供給律速となる温度域にて進行させることが有効である。エッチングガスの供給律速温度域を採用すれば、開口付近ではエッチングガスの濃度が高いためエッチング効果が迅速に現われ、過剰なシリコンの析出が抑制される一方、トレンチ底部側へ到達する頃には、開口付近での消費によりエッチングガスの濃度は減少するので、エッチング効果は速やかに縮小し、層成長を妨げることがなくなる。
【００３４】
図１９は、エッチングガスとして塩化水素を用い、キャリアガスとしてのＨ２ガスの供給流量を５０リットル／分に固定して、（１００）シリコン単結晶基板の主表面をエッチングしたときのエッチング速度を種々のエッチング温度について測定した結果を、アレニウスプロットにより示したものである。シリコンをエピタキシャル成長する場合（図１７参照）と同様、いずれのエッチングガス流量においても、プロット点は低温側の反応律速領域と高温側の供給律速領域とを明確に示すことがわかる。遷移温度は、ここでも、アレニウス平面上で低温側のプロット点と高温側のプロット点とに個別に直線回帰を施し、その回帰直線の交点が示す温度として定義する。そして、該遷移温度は、エッチングガスの供給流量が多くなるほど高温側にシフトしているので、予め定めた成長温度が遷移温度と一致するようなエッチングガスの供給流量をエッチングガス臨界流量として見出すことができる。例えば、成長温度が１０００℃付近であれば、エッチングガス臨界流量は１．０リットル／分前後である（この値は、成長容器毎に固有の値であり、容器の仕様が異なれば違う値になることがある）。
【００３５】
この場合は、シリコンのエッチングに係る反応律速領域と供給律速領域との遷移温度を成長温度に一致させるのに必要な、反応容器へのエッチングガスの流量をエッチングガス臨界流量としたとき、反応容器内にエッチングガス臨界流量よりも小さい流量にてエッチングガスを供給することが望ましいといえる。つまり、図１９において、上記エッチングガス臨界流量よりもエッチングガス流量を減少させることは、成長温度は必ず供給律速領域内に設定されることを意味する。その結果、供給律速領域を保ちつつ、トレンチ開口位置での選択的なエッチング進行を促進でき、トレンチ内側面に対する深さ方向のシリコンの成長速度分布をより均一化することができる。なお、エッチングガスの流量が過度に小さくなりすぎると、エッチング効果が十分に得られなくなることにつながるので、トレンチ開口部に過剰析出部が残留しない程度にエッチングガスの流量の下限を定めることが望ましい。
【００３６】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を用いて説明する。
図１は、本発明のシリコンエピタキシャルウェーハの一例を示す断面模式図である。シリコンエピタキシャルウェーハ１は、Ｐ、ＡｓあるいはＳｂがドープされたｎ型シリコン単結晶基板２の基板主表面ＭＰの、予め定められた方向に長手方向が一致する形で複数のトレンチ１１が一定間隔で形成され、当該トレンチ１１の内部が、Ｂがドープされたｐ型シリコン単結晶からなる充填エピタキシャル層３にて充填された構造を有する。隣接する充填エピタキシャル層３の間には、基板２に由来したｎ型層領域４が形成される。なお、図２に示すごとく、ｐ型シリコン単結晶基板２を用い、充填エピタキシャル層３をｎ型層領域として形成してもよい。なお、図３に示すように、トレンチ１１の深さｄは２０μｍ以上５０μｍ以下であり、トレンチ１１（充填エピタキシャル層３）の幅ｗ１は１μｍ以上３μｍ以下である。さらに、隣接する充填エピタキシャル層３，３間のｎ型層領域４（図２ではｐ型層領域４）の幅も１μｍ以上３μｍ以下である。
【００３７】
本実施形態では、基板主表面２の面指数は（１００）であり、トレンチ１１の内側面ＷＰの面指数は（０１０）である。また、トレンチ１１（充填エピタキシャル層３）の開口部の幅ｗ１は底部での幅ｗ２と略等しいが、ｗ１をｗ２よりも広く設定することもできる（この場合、内側面ＷＰの面指数は（０１０）よりも高指数面となる）。
【００３８】
以下、シリコンエピタキシャルウェーハ１の製造方法の一例について説明する。まず、図４に示すように、ｎ型のシリコン単結晶基板２の基板主表面に、周知のフォトリソグラフィー技術により、トレンチ形成用のウィンドウ１０ｗを有したシリコン酸化膜１０を熱酸化膜として形成する。そして、反応性イオンエッチング（Reactive Ion Etching）などのドライエッチング法（湿式エッチング法でもよいが、トレンチ内側面の急峻性を高めるにはドライエッチングの方が望ましい）により、ウィンドウ１０ｗ内に露出する表面から深さ方向に基板２をエッチングして、トレンチ１１を形成する。その後、シリコン酸化膜１０を湿式エッチングにより除去する。こうしたトレンチの形成方法は特許文献３等により周知であるので、詳細な説明は省略する。
【００３９】
次に、図５に示すように、基板主表面ＭＰ側にｐ型のシリコンエピタキシャル層１３を気相成長させる。ここでは、気相成長装置内にシリコン単結晶基板２を配置し、シリコン単結晶基板２を所定温度（例えば１１３０℃、水素雰囲気）で熱処理した後、充填エピタキシャル層３を気相成長する。
【００４０】
図７は気相成長装置１２１の一例を模式的に示す側面断面図である。この気相成長装置１２１は、偏平箱状に形成された反応容器１２２を備え、その一端に形成されたガス導入口１７１からの原料ガスＳＧが、流れ調整部１２４を経て容器本体１２３の内部空間に水平かつ一方向に供給される。そして、その容器本体１２３内において、サセプタ収容凹部１１０内に配設されたサセプタ１１２上にウェーハＷが略水平に１枚のみ配置される。反応容器１２２には、原料ガス導入口１７１が形成されているのと反対側の端部に、ベンチュリ状の絞り部１２９を介してガス排出口１２８が形成されている。導入された原料ガスＳＧは、ウェーハＷの表面上を通過した後ガス排出口１２８から排気される。原料ガスＳＧは例えばトリクロロシランガスが使用される。このトリクロロシランガスは、液体のトリクロロシラン（ＳｉＨＣｌ3）中に水素ガスをバブリングさせて一定濃度の混合気体とし、バルブ１０９により流量調整しつつ配管１０７に導かれる。他方、希釈用の水素ガスがバルブ１０５を介して配管１０８に導かれ、両者が最終的にさらに混合されてトリクロロシラン濃度が調整された形で原料ガス導入口１７１から反応容器１２２内に流入する。他方、ドーパントガス（ここでは、ｐ型の不純物添加を行なうので、例えばジボラン（Ｂ２Ｈ６）を使用する）は予め水素ガス等で希釈され、マスフローコントローラ１０４により流量調整されつつ配管１０６から反応容器１２２に供給される。ウェーハＷはサセプタ１１２とともにモータＭにより回転駆動され、さらに赤外線加熱ランプ１１１にて加熱されながら、原料ガスＳＧの供給を受けてエピタキシャル層が形成される。反応容器内の圧力は常圧であるが、外気の吸い込みを防止するために大気圧よりも少し加圧となるように圧力設定しておくとよい。
【００４１】
成長温度は８５０℃以上１１００℃以下の範囲で調整される。図１７を用いて既に説明したごとく、トリクロロシランからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を該成長温度に一致させるために必要な原料ガス臨界流量を予め見出しておき、反応容器１２２内に該原料ガス臨界流量よりも大きい流量にてトリクロロシランを供給する。より具体的には、原料ガス臨界流量にて原料ガスを反応容器内に供給したときの反応容器１２２内のトリクロロシランと等しいか、又は、これよりも高いトリクロロシラン濃度がトレンチ１１の底において得られるように、トリクロロシラン濃度の反応容器１２２への供給流量を定める。本実施形態においては、成長温度を１０００℃付近に設定する場合、図１７の１８．５リットル／分から４０リットル／分の条件を採用する。
【００４２】
さらに、トリクロロシランとともに反応容器１２２内には、エッチングガスとしての塩化水素が、バルブ１０３により流量調整されつつ配管１０２から供給すされる。図１９を用いて既に説明したごとく、シリコンのエッチングに係る反応律速領域と供給律速領域との遷移温度を成長温度に一致させるのに必要な、反応容器への塩化水素の流量をエッチングガス臨界流量としたとき、反応容器内にエッチングガス臨界流量よりも小さい流量にて塩化水素が供給される。本実施形態においては、成長温度を１０００℃付近に設定する場合、図１８の１．０リットル／分の条件を採用する。
【００４３】
図５に戻り、上記のようにしてエピタキシャル層１３の成長が進行すると、トレンチ１１の内部がシリコンエピタキシャル層で充填され、最終的に充填エピタキシャル層３となる。また、エピタキシャル層１３には、基板主表面ＭＰのトレンチ外の領域に堆積する不要な成長層１３ａを生ずるので、図６に示すように、これを研磨により除去すれば、図１に示すエピタキシャルウェーハ１が完成する。
【００４４】
このとき、上記工程の採用により、図８のような空隙１６ａ，１６ｂが充填エピタキシャル層３内に残留する不具合が効果的に防止される。その理由は、次の３つに要約できる。
（ポイント▲１▼）基板主表面ＭＰが（１００）であり、トレンチ内側面ＷＰが（０１０）であるから、両面の法線ベクトルαと法線ベクトルβとが作る遷移面法線角度域、つまりトレンチ１１の開口エッジ部に｛１１１｝面が含まれず、かつ、該遷移面法線角度域内には、図１４のごとく、成長速度が極大となる（１１０）面が含まれる。従って、開口エッジ部からトレンチ内側面ＷＰと基板主表面ＭＰとのいずれの側にずれても、シリコンの成長速度は減少方向に変化するため、トレンチ１１の開口を狭窄する過剰成長部の形成が抑制される。
【００４５】
（ポイント▲２▼）トリクロロシランの濃度に対し成長速度が極端に鋭敏に変化しない低温域、具体的にはシリコン析出反応が反応律速となる温度域にて成長温度が設定されている。そして、トレンチ開口上部で多少原料ガスが消費されてもトレンチ底部まで十分な濃度のトリクロロシランが供給されるよう、原料ガス臨界流量よりも大幅に高いトリクロロシラン流量が設定されている。その結果、反応律速によりシリコン析出反応が継続するのに十分なトリクロロシラン濃度が、トレンチ内側面ＷＰの開口から底に至る深さ方向の全域に渡って確保されるので、トレンチ１１の底部側の成長速度が開口側の成長速度に追いついて、該深さ方向の成長速度分布が均一化する。
【００４６】
（ポイント▲３▼）エッチングガスとしての塩化水素がトリクロロシランと同時に供給されており、トレンチ１１の開口付近での過剰成長部の発生が抑制されている。また、成長温度に対応したエッチングガス臨界流量よりも小さい流量にて塩化水素を供給しているので、エッチング反応は常に供給律速温度域で進行する。これにより、トレンチ１１の開口付近では塩化水素の濃度が高いためエッチング効果が迅速に現われ、過剰なシリコンの析出が抑制される一方、トレンチ底部側へ到達する頃には、開口付近での消費により塩化水素の濃度は減少するので、エッチング効果は速やかに縮小し、層成長を妨げることがない。これにより、トレンチ１１底部側の成長速度が開口側の成長速度に追いついて、該深さ方向の成長速度分布が均一化する。
【００４７】
なお、図８に示すように、充填エピタキシャル層３内に空隙が形成される状況を考察すれば、トレンチ１１の開口付近では過剰成長部の連結が生じやすくなり、その直下位置に第一の空隙１６ａが発生しやすい。他方、トレンチ１１の底部付近（つまり、トレンチ１１の深さをｄとして、ｄ／２位置よりも底部側）は、原料ガスの供給量が不足しがちであるため、第二の空隙１６ｂがいわば取り残される形で形成されやすい。従って、ポイント▲１▼及び▲３▼は、主に過剰成長部の形成抑制の方向から寄与し、ポイント▲２▼は、主にトレンチ底部側の充填エピタキシャル層３の成長促進の方向から寄与していると見ることもできる。そして、第一の空隙１６ａは、基板主表面ＭＰ上の不要な成長層１３ａを研磨する際に、その研磨深さを多少深く設定することである程度の除去が可能であるが、第二の空隙１６ｂは一度残留すれば修復は不可能であり、特にポイント▲２▼を工程上考慮することは非常に重要であるといえる。これにより、ｄ／２（より望ましくはｄ／５）位置よりも底部側に空隙１６ｂが残留しない充填エピタキシャル層３を有したエピタキシャルウェーハを実現することができる。
【００４８】
また、トレンチ内側面の成長がトレンチ底の成長よりも過剰に進んだ場合、トレンチの底上げが進む前にトレンチ内側面同士が先に連結し、充填エピタキシャル層においてトレンチ深さ方向に、両内側面の連結痕跡である面状欠陥部が形成されやすくなる。そして、トレンチ深さ方向のある領域にて、内側面の連結が部分的に生ずると、連結せずに取り残された周囲の領域が空隙部となって残留することになる。また、巨視的には上記のような空隙部が残留していないように見えても、図２１のＴＥＭ観察結果に示すように、面状欠陥部には多数の転位やナノメーター寸法のミクロボイドなどが残留していることが多い。その結果、デバイス作製プロセスにおいて、重金属などの不純物が面状欠陥部に入り込んで汚染の原因となったり、界面準位形成によるリーク電流の増加、あるいは耐圧低下など、大きな障害になることには変わりはない。これに対して、上記のようにトレンチ底の成長を十分に促進することにより、トレンチ内側面同士が連結する前にトレンチの底上げが十分早く進行するようになるため、図２１のＴＥＭ観察結果に示すように、上述のような面状欠陥部の形成を効果的に抑制できる。この場合、得られる充填エピタキシャル層は、上記の面状欠陥部が形成されていないか、また仮に形成されても、その欠陥底位置がトレンチ開口からｄ／５よりも底側に入りこむことを効果的に抑制でき、研磨等で簡単に除去できるようになる。
【図面の簡単な説明】
【図１】本発明のシリコンエピタキシャルウェーハの一例を模式的に示す断面図。
【図２】本発明のシリコンエピタキシャルウェーハの一例を模式的に示す断面図。
【図３】トレンチを拡大して示す断面模式図。
【図４】図１のウェーハの製造方法の一例を説明する第一工程図。
【図５】同じく第二工程図。
【図６】同じく第三工程図。
【図７】図５の工程にて使用する気相成長装置の一例を示す断面模式図。
【図８】従来の製造方法の問題点を説明する図。
【図９】シリコンのエピタキシャル成長における種々の結晶面上での成長速度を、（１１１）面からの角度の関数として表したグラフ。
【図１０】トレンチの開口エッジをなす遷移面領域の近傍に過剰成長部が形成される様子を模式的に示す斜視図。
【図１１】基板主表面が（１００）のシリコン単結晶基板における種々の面の方位関係を説明する図。
【図１２】基板主表面が（１００）であり、トレンチ内側面が（０１０）である場合の、遷移面法線角度域の説明図。
【図１３】基板主表面が（１００）であり、トレンチ内側面が（０１１）である場合の、遷移面法線角度域の説明図。
【図１４】面法線が［１００］から［１１０］を経由して［０１０］に至る遷移面法線角度域θにおいて、エピタキシャル層の成長速度がどのように変化するかを示すグラフ。
【図１５】面法線が［１００］から［１１１］を経由して［０１１］に至る遷移面法線角度域θにおいて、エピタキシャル層の成長速度がどのように変化するかを示すグラフ。
【図１６】反応律速域にて原料ガスを原料ガス臨界流量よりも増加させることによる効果を説明する図。
【図１７】原料ガスの供給流量を種々に設定し、各流量条件にて種々の成長温度におけるシリコンの成長速度を測定した結果をアレニウスプロットしたグラフ。
【図１８】原料ガスとともにエッチングガスを供給する効果を説明する図。
【図１９】エッチングガスの供給流量を種々に設定し、各流量条件にてシリコンのエッチング速度を種々のエッチング温度について測定した結果をアレニウスプロットしたグラフ。
【図２０】遷移面法線角度域と遷移面領域との概念を説明する図。
【図２１】面状欠陥部が形成された充填エピタキシャル層のＴＥＭ観察画像。
【図２２】面状欠陥部が排除された充填エピタキシャル層のＴＥＭ観察画像。
【符号の説明】
１ シリコンエピタキシャルウェーハ
２ シリコン単結晶基板
３ 充填エピタキシャル層
１１ トレンチ
１２２ 反応容器

Claims (13)

  1. シリコン単結晶基板の基板主表面に開口幅がトレンチ深さよりも小さいトレンチが形成され、当該トレンチの内部がシリコン単結晶からなる充填エピタキシャル層にて充填された構造を有するシリコンエピタキシャルウェーハの製造方法において、
    前記基板主表面の法線ベクトルαを前記トレンチの長手方向内側面の法線ベクトルβに最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義し、前記トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき、｛１１１｝面の法線ベクトルが前記遷移面法線角度域の外に存在するように、前記基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、前記トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定め、
    前記ミラー指数（ｈ１ｋ１ｌ１）の基板主表面を有するシリコン単結晶基板を用意し、該基板主表面上に前記ミラー指数（ｈ２ｋ２ｌ２）の長手方向内側面を有するトレンチを形成し、該トレンチの内部に前記充填エピタキシャル層を成長することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  2. 前記遷移面領域におけるシリコンの成長速度分布が、前記基板主表面側と前記トレンチの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、前記基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、前記トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定めることを特徴とする請求項１記載のシリコンエピタキシャルウェーハの製造方法。
  3. トレンチを形成した前記シリコン単結晶基板を反応容器内に配置して予め定められた成長温度に加熱し、その状態で該反応容器内に原料ガスを供給して前記充填エピタキシャル層を成長するとともに、
    前記原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を前記成長温度に一致させるのに必要な、前記反応容器への前記原料ガスの流量を原料ガス臨界流量としたとき、前記反応容器内に該原料ガス臨界流量よりも大きい流量にて前記原料ガスを供給しつつ前記成長温度にて前記充填エピタキシャル層を成長することを特徴とする請求項１又は請求項２に記載のシリコンエピタキシャルウェーハの製造方法。
  4. 前記成長温度において前記充填エピタキシャル層の成長を阻害する成長阻害ガスを、前記原料ガスとともに前記反応容器内に供給することを特徴とする請求項１ないし請求項３のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
  5. トレンチを形成したシリコン単結晶基板を反応容器内に配置して予め定められた成長温度に加熱し、その状態で該反応容器内に原料ガスを供給して前記充填エピタキシャル層を成長するとともに、
    前記原料ガスからのシリコン析出に係る反応律速領域と供給律速領域との遷移温度を前記成長温度に一致させるのに必要な、前記反応容器への前記原料ガスの流量を原料ガス臨界流量としたとき、前記反応容器内に該原料ガス臨界流量よりも大きい流量にて前記原料ガスを供給しつつ前記成長温度にて前記充填エピタキシャル層を成長するとともに、
    前記成長温度において前記充填エピタキシャル層の成長を阻害する成長阻害ガスを、前記原料ガスとともに前記反応容器内に供給することを特徴とするシリコンエピタキシャルウェーハの製造方法。
  6. 前記成長阻害ガスは、シリコンに対するエッチングガスであることを特徴とする請求項４又は請求項５に記載のシリコンエピタキシャルウェーハの製造方法。
  7. 前記エッチングガスが塩化水素であることを特徴とする請求項６記載のシリコンエピタキシャルウェーハの製造方法。
  8. シリコンのエッチングに係る反応律速領域と供給律速領域との遷移温度を前記成長温度に一致させるのに必要な、前記反応容器への前記エッチングガスの流量をエッチングガス臨界流量としたとき、前記反応容器内に前記エッチングガス臨界流量よりも小さい流量にて前記エッチングガスを供給することを特徴とする請求項６又は請求項７に記載のシリコンエピタキシャルウェーハ製造方法。
  9. 前記原料ガス臨界流量にて原料ガスを前記反応容器内に供給したとき の、該反応容器内の原料ガス濃度と等しいか、又は、これよりも高い原料ガス濃度が前記トレンチの底において得られるように、前記原料ガスの前記反応容器への供給流量を定めることを特徴とする請求項３ないしは請求項８のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
  10. 前記反応容器内の圧力を常圧に保持しつつ前記原料ガスを供給することを特徴とする請求項３ないし請求項９のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
  11. 前記原料ガスがトリクロロシランであることを特徴とする請求項３ないし請求項１０のいずれか１項に記載のシリコンエピタキシャルウェーハの製造方法。
  12. シリコン単結晶基板の基板主表面に開口幅がトレンチ深さよりも小さいトレンチが形成され、当該トレンチの内部がシリコン単結晶からなる充填エピタキシャル層にて充填された構造を有するシリコンエピタキシャルウェーハにおいて、
    前記基板主表面の法線ベクトルαを前記トレンチの長手方向内側面の法線ベクトルβに最小の回転角度にて重ねるための角度区間を遷移面法線角度域として定義し、前記トレンチの長手方向の開口エッジをなす領域を、該遷移面法線角度域にて法線ベクトルが連続的に変化する遷移面領域として考えたとき、｛１１１｝面の法線ベクトルが前記遷移面法線角度域の外に存在するように、前記基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、前記トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定められてなることを特徴とするシリコンエピタキシャルウェーハ。
  13. 前記遷移面領域におけるシリコンの成長速度分布が、前記基板主表面側と前記トレンチの長手方向内側面との中間の角度位置にて極大値を示すものとなるように、前記基板主表面のミラー指数（ｈ１ｋ１ｌ１）と、前記トレンチの長手方向内側面のミラー指数（ｈ２ｋ２ｌ２）とを定められてなることを特徴とする請求項１２記載のシリコンエピタキシャルウェーハ。
JP2003172269A 2003-06-17 2003-06-17 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ Expired - Lifetime JP3915984B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003172269A JP3915984B2 (ja) 2003-06-17 2003-06-17 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
CNB2004800168204A CN100428411C (zh) 2003-06-17 2004-06-10 制造硅外延晶片的方法和硅外延晶片
PCT/JP2004/008135 WO2004114384A1 (ja) 2003-06-17 2004-06-10 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
EP04745765A EP1638136A4 (en) 2003-06-17 2004-06-10 METHOD OF MANUFACTURING SILICON EPITAXIAL WAFERS AND SILICON EPITAXIAL WAFERS

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003172269A JP3915984B2 (ja) 2003-06-17 2003-06-17 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
JP2005011893A JP2005011893A (ja) 2005-01-13
JP3915984B2 true JP3915984B2 (ja) 2007-05-16

Family

ID=33534671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003172269A Expired - Lifetime JP3915984B2 (ja) 2003-06-17 2003-06-17 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Country Status (4)

Country Link
EP (1) EP1638136A4 (ja)
JP (1) JP3915984B2 (ja)
CN (1) CN100428411C (ja)
WO (1) WO2004114384A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI365491B (en) 2003-12-24 2012-06-01 Kao Corp Composition for cleaning semiconductor device
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
JP4865290B2 (ja) * 2005-10-06 2012-02-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
JP4788519B2 (ja) * 2006-08-07 2011-10-05 株式会社デンソー 半導体基板の製造方法
US20090273102A1 (en) 2005-10-06 2009-11-05 Syouji Nogami Semiconductor Substrate and Method for Manufacturing the Same
JP5200604B2 (ja) * 2008-03-19 2013-06-05 信越半導体株式会社 スーパージャンクション構造を有する半導体素子の製造方法
JP5056618B2 (ja) * 2008-06-26 2012-10-24 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
JP5702622B2 (ja) * 2011-02-14 2015-04-15 株式会社Sumco トレンチ埋め込みエピタキシャル成長条件の最適化方法
CN102693910A (zh) * 2011-03-23 2012-09-26 上海华虹Nec电子有限公司 沟槽的干法刻蚀方法
JP2014112594A (ja) * 2012-12-05 2014-06-19 Denso Corp スーパージャンクション構造を有する半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4141765A (en) * 1975-02-17 1979-02-27 Siemens Aktiengesellschaft Process for the production of extremely flat silicon troughs by selective etching with subsequent rate controlled epitaxial refill
US4278987A (en) * 1977-10-17 1981-07-14 Hitachi, Ltd. Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations
JPH05234901A (ja) * 1992-02-19 1993-09-10 Komatsu Ltd 結晶成長方法
JP3667906B2 (ja) * 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
JPH11135512A (ja) * 1997-10-31 1999-05-21 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP4415457B2 (ja) * 2000-06-05 2010-02-17 株式会社デンソー 半導体装置の製造方法
JP2002353451A (ja) * 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP4304034B2 (ja) * 2002-10-18 2009-07-29 富士電機ホールディングス株式会社 超接合半導体素子の製造方法
JP2004141407A (ja) 2002-10-24 2004-05-20 Crecia Corp ティシュペーパー箱

Also Published As

Publication number Publication date
EP1638136A1 (en) 2006-03-22
WO2004114384A1 (ja) 2004-12-29
EP1638136A4 (en) 2010-08-04
JP2005011893A (ja) 2005-01-13
CN100428411C (zh) 2008-10-22
CN1806313A (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
JP3915984B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5393772B2 (ja) 炭化珪素半導体装置の製造方法
KR101727544B1 (ko) 탄화 규소 반도체장치의 제조방법
US20130217213A1 (en) Production process of epitaxial silicon carbide single crystal substrate
US8890170B2 (en) Silicon carbide substrate, semiconductor device and method for manufacturing silicon carbide substrate
US9752254B2 (en) Method for manufacturing a single-crystal 4H—SiC substrate
WO2016140051A1 (ja) ＳｉＣエピタキシャルウェハ、ＳｉＣエピタキシャルウェハの製造方法
TW201818454A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP3801957B2 (ja) 気相成長装置及びエピタキシャルウェーハの製造方法
JP4894390B2 (ja) 半導体基板の製造方法
JP2013170104A (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4215572B2 (ja) シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP3893615B2 (ja) 気相成長装置およびエピタキシャルウェーハの製造方法
JP2010153483A (ja) 成膜装置、及び、成膜方法
JPH06151864A (ja) 半導体基板及びその製造方法
JP5200604B2 (ja) スーパージャンクション構造を有する半導体素子の製造方法
TWI851374B (zh) 具有超接面構造之半導體元件之製造方法
WO2024089963A1 (ja) スーパージャンクション構造を有する半導体素子の製造方法
JP3494467B2 (ja) 半導体薄膜の形成方法
TW201903827A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
KR102608830B1 (ko) 디바이스들 및 구조들을 제조하기 위한 선택적 방법들
JP2704224B2 (ja) 半導体素子及びその製法
JPH01179788A (ja) Ｓｉ基板上への３−５族化合物半導体結晶の成長方法
JPH02102520A (ja) 気相エピタキシヤル成長方法
TW202336300A (zh) 矽晶圓及磊晶矽晶圓

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070131

R150 Certificate of patent or registration of utility model

Ref document number: 3915984

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term