JP5702622B2 - トレンチ埋め込みエピタキシャル成長条件の最適化方法 - Google Patents

トレンチ埋め込みエピタキシャル成長条件の最適化方法 Download PDF

Info

Publication number
JP5702622B2
JP5702622B2 JP2011028071A JP2011028071A JP5702622B2 JP 5702622 B2 JP5702622 B2 JP 5702622B2 JP 2011028071 A JP2011028071 A JP 2011028071A JP 2011028071 A JP2011028071 A JP 2011028071A JP 5702622 B2 JP5702622 B2 JP 5702622B2
Authority
JP
Japan
Prior art keywords
growth
flow rate
epitaxial growth
rate
gas flow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011028071A
Other languages
English (en)
Other versions
JP2012169391A (ja
Inventor
彰二 野上
彰二 野上
智則 山岡
智則 山岡
柴田　巧
巧 柴田
松井　正樹
正樹 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Priority to JP2011028071A priority Critical patent/JP5702622B2/ja
Publication of JP2012169391A publication Critical patent/JP2012169391A/ja
Application granted granted Critical
Publication of JP5702622B2 publication Critical patent/JP5702622B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Description

本発明は、トレンチ内部にエピタキシャル層を成長させてトレンチ内部をエピタキシャル層で埋め込む際のエピタキシャル成長条件の最適化方法に関するものである。
従来、半導体基板の製造方法にあっては、トレンチ内部にエピタキシャル層を埋め込み、高アスペクト比の拡散層を形成する方法が提案されている。また、縦型ＭＯＳトランジスタであって、ドリフト領域にスーパジャンクション構造（Ｐ／Ｎコラム構造）とする場合において、トレンチ内部にエピタキシャル層を埋め込み、拡散層を形成する方法が提案されている。
しかし、トレンチ内部の埋め込みエピタキシャル層中に埋め込み不良（ボイド）が発生していると、そのボイドの上部においてブレークダウンが発生して耐圧が減少する不具合があった。この結果、埋め込みエピタキシャル層中の埋め込み不良発生により、半導体装置の性能が低下してしまう。詳しくは、前述のスーパジャンクション構造（Ｐ／Ｎコラム構造）の耐圧の低下を招いたり、埋め込み不良（ボイド）に起因する結晶欠陥の発生に伴い耐圧接合リーク歩留まりの低下を招いたり、トレンチでの埋め込み不良箇所においてレジストが残って工程内汚染を招くといったことが発生する。
そこで、上記問題を解決する方策として、本出願人らは、トレンチの内部を埋め込む際に、シリコンソースガスとハロゲン化物ガスを混合した混合ガスを原料ガスとして用い、トレンチのアスペクト比に応じて、エピタキシャル成長速度とハロゲン化物ガスの最適流量を設定し、ボイドを生じさせることなくエピタキシャル層をトレンチに確実に埋め込むことができ、トレンチ内部への埋め込み性を従来よりも向上させた半導体基板の製造方法を開示した（例えば、特許文献１参照。）。
特開２００７−１０３７４６号公報（段落［０００９］〜［００１０］）
しかし、上記従来の特許文献１に示された製造方法では、エピタキシャル成長速度とハロゲン化物ガスの標準流量の関係から導かれた規定しかなく、成長条件の設定として必ずしも十分とは言えなかった。
シリコンソースガスとハロゲン化物ガスのようなエッチングガスを混合した混合ガスを用いたエピタキシャル成長では、エッチングガスを添加しないシリコンソースガスのみのエピタキシャル成長に比べて、通常の成長温度や成長圧力だけでなく、シリコンソースガスの濃度やエッチングガスの濃度によっても成長反応が大きく変化するため、制御すべきパラメータが非常に多い。トレンチ内部をこのようなシリコンソースガスとエッチングガスを混合させた混合ガスを用いたエピタキシャル成長で埋め込む際には、通常のエピタキシャル成長で用いられる供給律速の成長条件ではなく、より反応律速となる成長条件が必要となる。それは、供給律速ではトレンチ開口部におけるエピタキシャル成長を抑制できないので、トレンチ内部にエピタキシャル層が埋め込まれるよりも早く、開口部が閉じられてしまい、結果として、ボイドを生じさせることなるためである。
成長条件を反応律速化するためには、通常、成長温度の低温化などによってエピタキシャル成長速度を低下させる方法が取られるが、エピタキシャル成長速度の低下はスループットを悪化させるため好ましくない手法である。また、成長温度以外の制御パラメータ、例えば、成長圧力、Ｈ2キャリアガス流量、シリコンソースガス流量、エッチングガス流量など、これら制御パラメータを変化させた場合、成長反応が反応律速化するのか供給律速化するのか明確な傾向が未だ解明されていない。特に上記制御パラメータを変化させると、エピタキシャルの成長条件は大きく変化してしまい、求めるべき成長条件とならない場合が殆どであるため、成長条件の設定が非常に難しいという問題があった。更に、実用性の面から、エピタキシャル成長速度をできるだけ高くし、かつ、安全性及びコスト面からも使用するシリコンソースガス流量を低減する必要があるため、これらの要件を含めて最適な条件を見出すことは容易ではなかった。
本発明の第１の目的は、トレンチ内部をエピタキシャル層で埋め込む際のエピタキシャル成長の制御パラメータを変更した際にエピタキシャルの成長反応の変化傾向を簡便に知ることができ、結果として、最適な成長条件を簡便に見つけ出すことが可能な、トレンチ埋め込みエピタキシャル成長条件の最適化方法を提供することにある。
本発明の第２の目的は、品質を保ちながら、よりエピタキシャル成長速度の早い条件を見出すことができ、生産性を向上させることが可能な、トレンチ埋め込みエピタキシャル成長条件の最適化方法を提供することにある。
本発明の第３の目的は、品質を保ちながら、シリコンソースガスの消費を抑え、安全かつ低コストで生産を行うことが可能な、トレンチ埋め込みエピタキシャル成長条件の最適化方法を提供することにある。
本発明の第１の観点は、シリコンソースガスにエッチングガスを混合した混合ガスを原料ガスとし、この原料ガスをＨ2（水素）キャリアガスで流通させることにより、シリコン基板表面に形成したトレンチ内部にエピタキシャル層を成長させてトレンチ内部をエピタキシャル層で埋め込む工程を含む半導体基板の製造方法における、トレンチ内部をエピタキシャル層で埋め込む際のエピタキシャル成長条件の最適化方法であって、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件をエピタキシャル成長速度のＨ2キャリアガスの流量依存性により求め、かつシリコンソースガスをジクロロシラン、エッチングガスをＨＣｌガスとするとき、Ｈ 2 キャリアガスの流量が、エピタキシャル成長速度から反応律速となる最小のＨＣｌガス流量を決定する工程と、エピタキシャル成長速度から反応律速となる最大のジクロロシランガス流量を決定する工程と、この決定したＨＣｌガス流量及びこの決定したジクロロシランガス流量に対し、エピタキシャル成長速度の変化が緩やかな範囲のＨ 2 キャリアガス流量を選択する工程とにより決定されることを特徴とする。但し、Ａはトレンチの幅であり、Ｂはトレンチの深さである。
本発明の第２の観点は、第１の観点に基づく発明であって、更にエピタキシャル成長速度のＨ2キャリアガスの流量依存性を用いた方法が、エピタキシャル成長温度、エピタキシャル成長圧力、シリコンソースガス流量及びエッチングガス流量がエピタキシャル成長における制御パラメータとしてそれぞれ任意に設定され、かつある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長には不十分な成長条件と認定された成長条件ａについて、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、成長条件ａにおけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求め、次に、成長条件ａにおける、制御パラメータのうち、少なくとも１つ以上の制御パラメータ数値を変更することにより設定された１又は２以上の成長条件ａ1、ａ2、ａ3・・について、成長条件ａと同様にＨ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求め、得られた成長条件ａ並びに成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係から、数値を変更した制御パラメータによって生じるエピタキシャル成長速度の変化傾向を調べる工程と、各制御パラメータを適宜変更して設定された成長条件について上記工程を複数回繰り返し、数値を変更した制御パラメータによって生じるエピタキシャル成長速度の変化傾向を調べることで、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な制御パラメータを、そのエピタキシャル成長におけるそれぞれの最適条件と設定することにより行われることを特徴とする。
本発明の第３の観点は、第１又は第２の観点に基づく発明であって、更にエピタキシャル成長における制御パラメータのうち、成長圧力数値を変更することにより設定された１又は２以上の成長条件ｂ1、ｂ2、ｂ3・・についてエピタキシャル成長試験を行い、成長条件ｂ1、ｂ2、ｂ3・・における成長圧力とトレンチ内部形状の成長角度との関係から、数値を変更した成長圧力条件によって生じるトレンチ内部形状の成長角度の変化傾向を調べることで、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な成長圧力条件を、そのエピタキシャル成長における成長圧力の最適条件と設定することを特徴とする。
本発明の第１又は第２の観点では、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件をエピタキシャル成長速度のＨ2キャリアガスの流量依存性により求める。Ｈ2キャリアガス流量に対するエピタキシャル成長速度の依存性は、成長温度、シリコンソースガス流量、エッチングガス流量などの制御パラメータの変化に対して、感度良く、反応律速化に依存した変化を示す。そのため、制御パラメータを変更した際にエピタキシャルの成長反応の変化傾向を簡便に知ることができ、結果として、最適な成長条件を簡便に見つけ出すことができる。また、この最適化方法によって、品質を保ちながら、よりエピタキシャル成長速度の早い条件を見出すことができるため、生産性を向上させることができる。更に、この最適化方法によって、品質を保ちながら、シリコンソースガスの消費を抑えられるため、安全かつ低コストで生産を行うことができる。
本発明の第３の観点では、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の成長圧力の最適条件をエピタキシャル成長時におけるトレンチ内部形状の成長角度より求める。
本発明実施形態の半導体基板の製造方法を示す工程図である。 そのエピタキシャル層が成膜される工程を示す図である。 エッチングガスの有無におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 エッチングガス流量０〜０．２０ｓｌｍにおけるトレンチ埋め込み特性を示す図である。 シリコンソースガス流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 シリコンソースガス流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図で、供給律速化を示す場合である。 成長温度を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 エッチングガス流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 シリコンソースガス／エッチングガス流量比一定とし、かつ流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 シリコンソースガス／エッチングガス流量比及び流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 シリコンソースガス流量及び成長圧力を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を示す図である。 成長圧力を変更した場合におけるトレンチ埋め込み特性を示す図である。 成長圧力を変更した場合における成長温度とエピタキシャル成長速度の関係を示す図である。 各成長圧力における埋め込み成長途中のトレンチ断面形状を示す図である。 成長圧力を変更した場合のトレンチ埋め込みエピの成長角度を示す図である。
次に本発明を実施するための形態を図面に基づいて説明する。
本発明は、図１（ａ）及び図１（ｂ）に示すような、シリコン基板１３表面に形成したトレンチ１４内部にエピタキシャル層１２を成長させて、トレンチ１４内部をエピタキシャル層１２で埋め込む工程を含む半導体基板の製造方法における、トレンチ１４内部をエピタキシャル層１２で埋め込む際のエピタキシャル成長条件の最適化方法である。
シリコン基板１３はリン、ヒ素、アンチモン等の不純物のドープされたＮ+型のシリコン単結晶基板であり、所定の間隔をあけて形成された複数の柱状エピタキシャル層１１はリン、ヒ素、アンチモン等の不純物のドープされたＮ型シリコン単結晶層であり、エピタキシャル層１２はホウ素、ガリウム、インジウム等の不純物のドープされたＰ型シリコン単結晶からなる。
また、複数の柱状エピタキシャル層１１は次のように形成される。具体的には、用意したＮ+型のシリコン基板１３の表面に原料ガスとしてシランガスを供給しながら、気相成長法により４００〜１２００℃の温度範囲でＮ型エピタキシャル層を成長させる。引き続き、Ｎ型エピタキシャル層の上にシリコン酸化膜を成膜し、このシリコン酸化膜に対して所定のトレンチが得られるように所定の形状にパターニングする。そして、このパターニングされたシリコン酸化膜をマスクにしてＮ型のエピタキシャル層に対して異方性エッチング（ＲＩＥ）、又は、アルカリ性異方性エッチング液（ＫＯＨ、ＴＭＡＨ等）によるウェットエッチングを行い、所定のアスペクト比（Ｂ／Ａ）を有するトレンチ１４を形成する。その後、マスクとして用いたシリコン酸化膜を除去する。このようにして、このシリコン基板１３表面に、所定の間隔をあけて複数の柱状エピタキシャル層１１をそれぞれ形成するとともに、その複数の柱状エピタキシャル層１１の間にトレンチ１４をそれぞれ形成する。
そして、図１（ｂ）に示すように、トレンチ１４の内面を含めて柱状エピタキシャル層１１の上にキャリアガスで原料ガスを供給しながら、気相成長法により４００〜１１５０℃の温度範囲でエピタキシャル層１２を成膜し、そのエピタキシャル層１２によりトレンチ１４内部を埋め込む。このトレンチ１４の内部をエピタキシャル層１２で埋め込む工程において、少なくとも埋め込み最終工程において、エピタキシャル層１２の成膜のために供給する原料ガスとして、シリコンソースガスとエッチングガスとの混合ガスを用いる。
具体的には、シリコンソースガスとして、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いる。特に、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いることが好ましい。エッチングガスにはハロゲン化物ガスが使用され、ハロゲン化物ガスとしては塩化水素（ＨＣｌ）、塩素（Ｃｌ2）、フッ素（Ｆ2）、三フッ化塩素（ＣｌＦ3）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）のいずれかを用いることが好ましく、特に塩化水素（ＨＣｌ）を用いることが好ましい。また、キャリアガスとしてＨ2を用いる。
シリコンソースガスとエッチングガスとの混合ガスを原料ガスとして供給すると、その内のハロゲン化物ガスはシリコンソースガスの分解反応や成長反応にも関与してより反応機構を複雑にすることで反応律速性が促進される。成長反応が反応律速化されることによって開口部での反応が抑制され、シリコン分子がトレンチ底面まで十分に廻り込んでエピタキシャル成長が進行する。これによりトレンチ１４開口部の成長速度は深い部位での成長速度よりも遅くなり、トレンチ１４側面上のエピタキシャル層１２に関してトレンチ１４底部よりトレンチ１４開口部の膜厚が小さくなり、図２（ａ）〜図２（ｃ）に示すように、トレンチ１４の内部にボイドを生じさせることなくエピタキシャル層１２で埋め込むことができる。
しかし、トレンチのアスペクト比や使用する原料ガスであるシリコンソースガスやエッチングガスの種類などが変更されると、エピタキシャル成長の制御パラメータをその都度設定し直す必要がある。
また、設定した成長条件がトレンチ内部を埋め込む際のエピタキシャル成長に適した条件であるかどうかは、実際にトレンチ構造を有する基板上に埋め込みエピタキシャル成長を実施した後で、トレンチ内部がボイドを生じさせることなく埋め込まれているかどうか、トレンチ内部の断面ＳＥＭ（走査型電子顕微鏡）等の評価によって確認する必要がある。
そして、この評価によって確認した結果、上記設定した成長条件が、トレンチ内部を埋め込む際のエピタキシャル成長に不適切な条件であった場合、通常、成長温度、成長圧力、Ｈ2キャリアガス流量、シリコンソースガス流量、エッチングガス流量のうち、いずれかの制御パラメータ、若しくは、複数の制御パラメータを変更して、実際にトレンチ構造を有する基板上に埋め込みエピタキシャル成長を実施した後で、トレンチ内部がボイドを生じさせることなく埋め込まれているかどうか、逐一トレンチ内部の断面ＳＥＭ等の評価によって確認する必要がある。
トレンチ内部の埋め込み性が良好なエピタキシャル成長を実施するためには、前述したように、反応律速成長である必要がある。反応律速成長にするための簡便な方法としては、(1) 成長温度の低温化、(2) エッチングガス流量の増加によるエッチングガスの高濃度化、(3) シリコンソースガス流量の増加によるシリコンソースガスの高濃度化が考えられ、これらの設定変更によってトレンチ内部を埋め込む際のエピタキシャル成長に必要な反応律速の成長条件に近づけてゆくことが可能で、埋め込み性を改善することができる。
しかし、(1) 成長温度の低温化や(2) エッチングガス流量の増加は、エピタキシャル成長速度を極端に遅くしてしまい、スループットが悪化するので好適な設定変更とはいえない。更に、成長温度を低温化する場合には、エピタキシャル層の結晶品質も悪化するため、この点からも好ましくない。また、(3) シリコンソースガス流量の増加は、条件によっては供給律速化する場合があり、結果としてエピタキシャル成長速度を高くできない場合が多い。この特性は、エッチングガスを添加しながらのエピタキシャル成長では、シリコンソースガスとエッチングガスの影響度合いが複雑で、一定の比率とならないことに起因すると推察される。また、Ｈ2キャリアガス流量によっても影響度合いは変化する。
従って、スループットと結晶品質の劣化を回避するためには、成長温度の低温化とエッチングガス流量の増加以外の設定変更を行うしかないが、この場合の制御パラメータの変更は、トレンチ内部を埋め込む際のエピタキシャル成長に必要な反応律速の成長条件を外してしまう場合が殆どであり、埋め込み性を改善してゆくことは容易ではなかった。また、どのような条件変更を行えば埋め込み性が改善されるのか、その傾向を知ることも困難であった。
トレンチ内部の埋め込みエピタキシャル成長で見られる複雑な反応特性は、エッチングガスが添加された状態で、シリコンソースガスとエッチングガスの影響度合いが一定でないことが原因になっていると考えられる。従って、個々の成長条件において、シリコンソースガスとエッチングガスの影響度合いを知ることができれば、複雑な反応特性を理解し、適切な成長条件を求めることが可能となる。
従来、反応特性を知るために、成長温度を変更して成長速度を測定し、アレニウスプロットからその程度を調べる手法が知られている。しかし、成長温度の低温化とエッチングガス流量の増加以外の反応条件の変化は、非常に微妙であり、アレニウスプロットによる評価は感度が不十分で適していなかった。
本発明は、このような問題を解決し、スループットや結晶品質を保ちながら埋め込み性を改善する最適なエピタキシャル成長条件を見出すための方法である。その特徴ある構成は、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件をエピタキシャル成長速度のＨ2キャリアガスの流量依存性により求めるところにある。Ｈ2キャリアガス流量に対するエピタキシャル成長速度の依存性は、成長温度、シリコンソースガス流量、エッチングガス流量などの制御パラメータの変化に対して、感度良く、反応律速化に依存した変化を示す。そのため、制御パラメータを変更した際にエピタキシャルの成長反応の変化傾向を簡便に知ることができ、結果として、最適な成長条件を簡便に見つけ出すことができる。また、この最適化方法によって、品質を保ちながら、よりエピタキシャル成長速度の早い条件を見出すことができるため、生産性を向上させることができる。更に、この最適化方法によって、品質を保ちながら、シリコンソースガスの消費を抑えられるため、安全かつ低コストで生産を行うことができる。本発明の最適化方法におけるトレンチのアスペクト比（Ｂ／Ａ）は５．１〜２４．６であることが好ましい。
以下、エピタキシャル成長速度のＨ2キャリアガスの流量依存性を用いた方法について詳述する。
先ず、エピタキシャル成長における制御パラメータとして、エピタキシャル成長温度、エピタキシャル成長圧力、シリコンソースガス流量及びエッチングガス流量をそれぞれ任意に設定し、これを成長条件ａとする。この設定した成長条件ａについて、ある特定のアスペクト比のトレンチ構造を有する基板上に埋め込みエピタキシャル成長を実施した後、トレンチ内部がボイドを生じさせることなく埋め込まれているかどうか、トレンチ内部の断面ＳＥＭ等の評価によって確認する。そして、この評価によって確認した結果、上記成長条件ａが不十分な成長条件と認定された場合、この成長条件ａについて、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、成長条件ａにおけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求める。
次に、成長条件ａにおける、制御パラメータのうち、少なくとも１つ以上の制御パラメータ数値を変更することにより１又は２以上の成長条件ａ1、ａ2、ａ3・・を設定する。そして、この設定された成長条件ａ1、ａ2、ａ3・・について、成長条件ａと同様にＨ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求める。
次に、得られた成長条件ａ並びに成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係から、数値を変更した制御パラメータによって生じるエピタキシャル成長速度の変化傾向を調べる。また、上記成長条件のみでは変化傾向が見出せない場合には、エピタキシャル成長温度とエッチングガス流量を除いた各制御パラメータを適宜変更して設定された成長条件について上記工程を複数回繰り返すことで、成長条件サンプル数を増やすことが好ましい。
以下、シリコンソースガスとしてジクロロシラン（ＤＣＳ）、エッチングガスとしてＨＣｌ、キャリアガスとしてＨ2を用いた具体例で説明する。
＜制御パラメータ：エッチングガス流量（エッチングガスの有無）＞
エッチングガス流量を０ｓｌｍ、０．１０ｓｌｍ、０．２０ｓｌｍにそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。エッチングガスの有無におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図３に示す。また、上記成長条件について、トレンチ埋め込み特性を評価した結果を図４に示す。図４は各エッチングガス流量におけるトレンチ埋め込み特性で、トレンチ埋め込みエピタキシャル成長の後、エッチングを行ってウェーハ断面をＳＥＭにより観察した結果である。なお、エッチングガス流量０ｓｌｍは、エッチングガスを添加しない、シリコンソースガスのみを原料ガスとした例である。
図３より明らかなように、エッチングガス流量を０ｓｌｍとした、即ちエッチングガスを添加しない例では、Ｈ2キャリアガス流量が低下するに従い、エピタキシャル成長速度が増加している。この成長条件は、エッチングガスの効果がないため、供給律速状態といえる。従って、この成長条件でトレンチ内の埋め込みエピタキシャル成長を実施すると、図４に示すようにトレンチ内部にボイドが生じる。図３に戻って、エッチングガス流量が０．１０ｓｌｍと少ない例では、Ｈ2キャリアガス流量が低下するに従い、一旦エピタキシャル成長速度が増加した後に低下している。この結果から、エッチングガス流量０ｓｌｍの例に比べて、反応が若干反応律速化していることが確認される。この時のトレンチ内の埋め込み特性は図４に示す通り、エッチングガス流量が０ｓｌｍの条件よりも改善している。図３に戻って、エッチングガス流量が０．２０ｓｌｍと多い例では、Ｈ2キャリアガス流量が低下するに従い、エピタキシャル成長速度が低下している。この結果から、エッチングガスの効果が０．１０ｓｌｍの成長条件に比べて大きく、より反応律速化していることが確認される。そしてトレンチ内の埋め込み特性については図４に示す通り完全にボイドが消滅している。
このように、成長速度のＨ2キャリアガス流量依存性が示す特性は、成長反応の反応律速の程度を示すものと考えられ、図４に示すようにトレンチ埋め込み特性との良い相関がある。このことは、成長速度のＨ2キャリアガス流量依存性を用いることによって、トレンチ埋め込みエピタキシャル条件の最適化が可能であることを示すものである。
そして、図３及び図４の結果から、トレンチ埋め込みエピタキシャル成長の条件として０．２０ｓｌｍ程度のエッチングガス流量が必要であることが判る。しかしながら、エッチングガス流量を０．２０ｓｌｍとすると、成長速度は図３にあるように最大でも０．０５μｍ／ｍｉｎ程度と非常に遅く、安全性及びスループットの点から好ましくない。一方、成長速度を高くするため、エッチングガス流量を０．１０ｓｌｍとすると図３にあるように成長速度は高くなるが、図４に示した通りボイドが発生し埋め込み特性が劣化する。
以上、成長速度及び埋め込み特性の両面から、図３における成長条件はいずれの条件も好ましくないと判断される。図３における成長条件から、成長速度と埋め込み性を両立していくための方法について以下に示す。
図３におけるエッチングガス流量０．１０ｓｌｍ及びシリコンソースガス流量０．１０ｓｌｍの条件では、ある程度の成長速度が得られているが、埋め込み性は十分でなく、埋め込み性を改善することが必要である。この条件を基本として埋め込み性を改善していくためには、より反応律速の成長条件となるようにガス流量若しくは成長温度を変えていく必要がある。反応律速の成長条件とするための方法として、成長温度を低温化する、エッチングガス流量を増加させる、或いはシリコンソースガス流量を増加させる方法がある。このうち、成長温度の低温化とエッチングガス流量の増加は、成長速度を低下させるため適当ではない。シリコンソースガス流量の増加は、反応律速ではなく供給律速へと成長反応を変化させるおそれがあり、何らかの方法によって成長反応の変化を確認する必要がある。
図５に、図３のエッチングガス流量０．１０ｓｌｍ及びシリコンソースガス流量０．１０ｓｌｍの条件から、シリコンソースガス流量を０．２０ｓｌｍ、０．３０ｓｌｍへと増加させた場合の成長速度のＨ2キャリアガス流量依存性を示す。ここでのＨ2キャリアガス流量に対する成長速度の変化は、シリコンソースガス流量が増加するに伴い、成長反応が反応律速化することを示している。そして、埋め込み特性についてもシリコンソースガス流量の増加に従って改善すると考えられる。併せて成長速度も高くなっており、理想的な状況である。
シリコンソースガス流量を増加させる場合、必ずしも、図５に示すような反応律速化を示す状態にはならない。例えば図６に示すように、シリコンソースガス流量の増加によって逆の供給律速化を示す場合がある。図６は、エッチングガス流量０．０５ｓｌｍ及びシリコンソースガス流量０．０５ｓｌｍ、エッチングガス流量０．１０ｓｌｍ及びシリコンソースガス流量０．０５ｓｌｍの条件での成長速度のＨ2キャリアガス流量依存性である。図６の場合、Ｈ2キャリアガス流量の低い領域で成長レートは高い傾向にあり、シリコンソースガス流量の増加によってもこの傾向は大きく変化しない。この結果は、シリコンソースガス流量の増加によっても成長反応が供給律速化したままであることを示しており、このような成長条件はトレンチ埋め込みエピタキシャル成長に適さないことが判る。
このように、成長速度のＨ2キャリアガス流量依存性を用いることによって、トレンチ埋め込みエピタキシャル成長に適した条件を具体的に見出していくことが可能となる。
また、ここでは適切なトレンチ埋め込みエピタキシャル成長条件を見出していく中で、エッチングガス流量依存性とシリコンソースガス流量依存性について述べたが、成長温度等、その他の制御パラメータについても、改めて成長速度のＨ2キャリアガス流量依存性を以下に示しておく。
＜制御パラメータ：成長温度＞
シリコンソースガス流量及びエッチングガス流量をともに０．１０ｓｌｍに不変にし、成長温度のみを９２０℃、９００℃にそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。成長温度を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図７に示す。
図７中の矢印で示すように、成長温度が９２０℃の例に比べて、成長温度が９００℃の例では、Ｈ2キャリアガス流量が低下するに従い、エピタキシャル成長速度が低下する傾向が確認できる。この結果から、成長温度が９００℃と低い例の方が埋め込み性が良好になると判断できる。それは、Ｈ2キャリアガス流量によるエピタキシャル成長速度の変化が、トレンチ内部の埋め込みエピタキシャル成長に必要な成長反応の反応律速化の度合いに大きく依存するからである。なお、図７に示すような結果ではエピタキシャル成長速度の低下の程度が顕著であるため、容易にその傾向を確認できるが、傾向が確認し難い場合には、Ｈ2キャリアガス流量が多いときのエピタキシャル成長速度を基準としたエピタキシャル成長速度比を求め、このエピタキシャル成長速度比からその傾向を確認しても良い。
＜制御パラメータ：エッチングガス流量＞
シリコンソースガス流量を０．１０ｓｌｍに不変にし、エッチングガス流量のみを０．１０ｓｌｍ、０．２０ｓｌｍ、０．３０ｓｌｍにそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。エッチングガス流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図８に示す。
図８中の矢印で示すように、エッチングガス流量が増加すると、Ｈ2キャリアガス流量が低下するに従い、エピタキシャル成長速度が低下する傾向が明確になっている。この傾向からエッチングガス流量が増加するほど反応律速化の程度が高まることが判る。
＜制御パラメータ：シリコンソースガス流量とエッチングガス流量（流量比率固定）＞
シリコンソースガスとエッチングガスの流量比を１：１に不変にし、これらの流量のみを０．０５ｓｌｍ、０．１０ｓｌｍ、０．１５ｓｌｍ、０．２０ｓｌｍ、０．３０ｓｌｍ、０．４０ｓｌｍ、０．５０ｓｌｍにそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。シリコンソースガス／エッチングガス流量比一定とし、かつ流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図９に示す。
図９に示すように、シリコンソースガス流量とエッチングガス流量比を一定にした場合でも、特性は一定傾向を示さず、様々なＨ2キャリアガス流量依存性を示しており、流量比一定でも流量の増減によって、反応律速化する場合や供給律速化する場合があることが判る。
＜制御パラメータ：シリコンソースガス流量及びエッチングガス流量（流量比率変更及び流量変更）＞
シリコンソースガスとエッチングガスの流量比を１（０．１０：０．１０ｓｌｍ）、２（０．１０：０．０５ｓｌｍ）、２（０．２０：０．１０ｓｌｍ）、０．５（０．０５：０．１０ｓｌｍ）、０．５（０．１０：０．２０ｓｌｍ）にそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。シリコンソースガス／エッチングガス流量比及び流量を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図１０に示す。
図１０に示すように、シリコンソースガス流量とエッチングガス流量比が同じ割合であっても、流量の違いによって、特性は一定傾向を示さず、様々なＨ2キャリアガス流量依存性を示しており、流量比一定でも流量の増減によって、反応律速化する場合や供給律速化する場合があることが判る。
＜制御パラメータ：シリコンソースガス流量及び成長圧力＞
成長圧力を４０Ｔｏｒｒ（約５．３３×１０3Ｐａ）とし、かつ、シリコンソースガス流量を０．１０ｓｌｍ、０．２０ｓｌｍ、０．３０ｓｌｍにそれぞれ変更した成長条件及び成長圧力を１２０Ｔｏｒｒ（約１．６０×１０4Ｐａ）とし、かつ、シリコンソースガス流量を０．１０ｓｌｍ、０．２０ｓｌｍ、０．３０ｓｌｍにそれぞれ変更した成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行った。シリコンソースガス流量及び成長圧力を変更した場合におけるＨ2キャリアガス流量とエピタキシャル成長速度の関係を図１１に示す。
成長圧力一定でシリコンソースガス流量を変更した例については、前述した通りの傾向であるが、図１１中の矢印で示すように、シリコンソースガス流量一定で成長圧力を変更した例をそれぞれ比べると、成長圧力が高くなることによって、Ｈ2キャリアガス流量が低下するに従い、エピタキシャル成長速度が高くなっている。この傾向から成長圧力が高まるほど供給律速化の程度が高まることが判る。
なお、成長圧力については、他の制御パラメータと異なり、エッチングガスの吸着反応にも影響を与えるため、成長速度のＨ2キャリアガス流量依存性から求められる反応律速化の程度のみを指標とすることができない。このため、成長圧力とトレンチ埋め込み特性の関係については独立して条件を設定することが必要である。
この、成長圧力とトレンチ埋め込み特性の関係について調べた結果を以下に示す。
＜制御パラメータ：成長圧力＞
成長圧力を４０Ｔｏｒｒ（約５．３３×１０3Ｐａ）、８０Ｔｏｒｒ（約１．０６×１０4Ｐａ）、２００Ｔｏｒｒ（約２．６６×１０4Ｐａ）、４００Ｔｏｒｒ（約５．３３×１０4Ｐａ）、６００Ｔｏｒｒ（約７．９８×１０4Ｐａ）にそれぞれ変更した成長条件について、トレンチ埋め込み特性を評価した結果を図１２に示す。図１２は各成長圧力におけるトレンチ埋め込み特性で、トレンチ埋め込みエピタキシャル成長の後、エッチングを行ってウェーハ表面及びウェーハ断面をＳＥＭにより観察した結果である。埋め込み性の良否によってウェーハ断面のボイドやウェーハ表面のピットが観察される。ウェーハ表面のピットについてはウェーハ断面のボイドよりも埋め込み特性に敏感であり、より微細な埋め込み不良を検出することができる。
図１２から明らかなように、埋め込み特性は圧力依存性を持ち、２００〜４００Ｔｏｒｒが最適な範囲であることが確認される。
また、成長圧力を４０Ｔｏｒｒ（約５．３３×１０3Ｐａ）、１２０Ｔｏｒｒ（約１．６０×１０4Ｐａ）、２００Ｔｏｒｒ（約２．６６×１０4Ｐａ）、４００Ｔｏｒｒ（約５．３３×１０4Ｐａ）にそれぞれ変更した成長条件について、成長温度のみを変更してエピタキシャル成長試験を行った。成長圧力を変更した場合における成長温度とエピタキシャル成長速度の関係を図１３に示す。
図１３に示すように、成長圧力が低いほど反応律速化しているが、図１２に示したように埋め込み特性については必ずしも成長圧力が低いほど良好にはならない。成長圧力依存性による埋め込み特性の変化については、反応律速化では説明できない特性であり、シリコン分子の拡散長と分子の吸着反応の間にトレードオフの関係があることが考えられる。このため先に示した通り、成長圧力については２００〜４００Ｔｏｒｒの条件で行うことが好ましい。
成長圧力の依存性について、更に明確にするため、埋め込み途中でのトレンチ形状を観察した結果を図１４に示す。この図１４は、深さが同一で幅の異なるトレンチが複数用意されているトレンチ基板に、各成長圧力で埋め込みエピタキシャル成長を途中まで実施した結果である。図１４から明らかなように、成長圧力によって埋め込み途中での成長角度が異なっていることが判る。ここで成長角度は、トレンチ埋め込みエピタキシャル成長を施している間の任意の時点における、トレンチ底面を０度としたときのトレンチ底部からトレンチ開口部までに連続的に形成されたエピタキシャル層の傾斜角度であり、ＳＥＭによる断面写真の結果から測定される。エピタキシャル成長を施す前のトレンチ壁部は約９０度である。なお、トレンチ底のコーナー部分で発生する比較的が浅い角度は含まない。また、任意の時点としたのは、エピタキシャル成長中の成長角度変化は殆ど無く、いずれの時点での観察でも同様の結果が得られるためである。また、図１５に成長圧力に対する成長角度の変化を示す。図１５から明らかなように、２００〜４００Ｔｏｒｒの成長圧力で成長角度が小さくなっており、この結果、埋め込み特性が良好になることが理解できる。更に、図１５との埋め込み特性との比較から、成長角度が８９度以下の成長角度であれば良好な埋め込み特性が得られることが判る。
このように、制御パラメータを変更した様々な成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、得られたＨ2キャリアガス流量とそのエピタキシャル成長速度との関係から、数値変更した制御パラメータにおける成長反応の変化傾向を簡便に知ることができる。そして、上記見出した変化傾向から、ある特定のアスペクト比のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な制御パラメータを、そのエピタキシャル成長におけるそれぞれの最適条件と設定する。
また、成長圧力については、成長圧力数値を変更した様々な成長条件についてエピタキシャル成長試験を行い、成長圧力とトレンチ内部形状の成長角度との関係から、数値変更した圧力条件によって生じるトレンチ内部形状の成長角度の変化傾向を簡便に知ることができる。そして、上記見出した変化傾向から、ある特定のアスペクト比のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な成長圧力条件を、そのエピタキシャル成長における成長圧力の最適条件と設定する。
本発明の半導体装置は、上記方法により求められた、ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件を用い、シリコン基板表面に形成したある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部にエピタキシャル層を成長させてトレンチ内部をエピタキシャル層で埋め込んだことを特徴とする。本発明の最適化方法により求められた最適条件を用いることで、ボイドを生じさせることなくトレンチ埋め込み特性に優れた半導体装置を提供することができる。
特に、上記最適条件を用いるとともに、成長圧力を２００〜４００Ｔｏｒｒ（約２．６６×１０4〜約５．３３×１０4Ｐａ）の範囲に設定することが好ましい。上記範囲の成長圧力は、埋め込み性が良好となるため、ボイドを生じさせることなくトレンチ埋め込み特性に優れた半導体装置を提供することができる。
次に、ある特定のアスペクト比（Ａ／Ｂ）を有するトレンチ基板のトレンチ埋め込みエピタキシャル成長条件について、本発明の最適化方法を用いた具体例を述べる。
(1) 先ずＤＣＳガスを一定流量に固定し、ＨＣｌガス流量をそれぞれ変更した各成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行う。そして、上記各成長条件におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求める。図３に示すような試験結果から、エピタキシャル成長速度のＨ2キャリアガス流量依存性を利用し、成長速度から反応律速となる最小のＨＣｌガス流量を決定する。
なお、ここで埋め込み性のみを追求してしまうと成長速度が遅くなってしまうため、適当なＨＣｌガス流量とはいえない。例えば図３に示すように、ＨＣｌ＝０．２０ｓｌｍは埋め込み性は良いものの成長速度が遅く生産には向かない。従って、ここで仮に決定されるＨＣｌ流量は図４に示すように、埋め込み性がまだ不十分でもよい。
(2) 次いで、ＨＣｌガスを上記(1)で決定した流量に固定し、ＤＣＳガス流量をそれぞれ変更した各成長条件について、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行う。そして、上記各成長条件におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求める。図５に示すような試験結果から、エピタキシャル成長速度のＨ2キャリアガス流量依存性を利用し、成長速度から反応律速となる最大のＤＣＳガス流量を決定する。
なお、Ｈ2キャリアガス流量の増加に伴い、成長速度が単調に減少するようであれば供給律速となっているので、そうならない範囲のＤＣＳガス最大流量を求める。
(3) 次に、上記(1)、(2)で決定したＨＣｌガス流量、ＤＣＳガス流量に対し、成長速度の変化が緩やかな範囲のＨ2キャリアガス流量を選択する。
そして、上記(1)〜(3)で求めた各制御パラメータを上記アスペクト比のトレンチ内部を埋め込む際のエピタキシャル成長の成長圧力を除いた最適条件と設定する。
(4) 成長圧力をそれぞれ変更した各成長条件についてエピタキシャル成長試験を行い、上記各成長条件における成長圧力とトレンチ内部形状の成長角度との関係から、成長圧力の最適条件を設定し、最後に上記(1)〜(3)で決定された最適条件を用いるとともに、設定した成長圧力の最適条件で、シリコン基板表面に形成した上記アスペクト比（Ｂ／Ａ）のトレンチ内部にエピタキシャル層を成長させてトレンチ内部をエピタキシャル層で埋め込む。
このように、トレンチ内部をエピタキシャル層で埋め込む際のエピタキシャル成長の制御パラメータを変更した際にエピタキシャルの成長反応の変化傾向を簡便に知ることができ、結果として、最適な成長条件を簡便に見つけ出すことが可能となる。また、品質を保ちながら、よりエピタキシャル成長速度の早い条件を見出すことができ、生産性を向上させることが可能となる。更に、品質を保ちながら、シリコンソースガスの消費を抑え、安全かつ低コストで生産を行うことが可能となる。
結果として、ボイドを生じさせることなくトレンチ埋め込み特性に優れた半導体装置を得ることができる。
１１ 柱状エピタキシャル層
１２ 埋め込みエピタキシャル層
１３ シリコン基板
１４ トレンチ

Claims (3)

  1. シリコンソースガスにエッチングガスを混合した混合ガスを原料ガスとし、この原料ガスをＨ2キャリアガスで流通させることにより、シリコン基板表面に形成したトレンチ内部にエピタキシャル層を成長させて前記トレンチ内部を前記エピタキシャル層で埋め込む工程を含む半導体基板の製造方法における、前記トレンチ内部を前記エピタキシャル層で埋め込む際のエピタキシャル成長条件の最適化方法であって、
    ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長の最適条件をエピタキシャル成長速度の前記Ｈ2キャリアガスの流量依存性により求め、かつ前記シリコンソースガスをジクロロシラン、前記エッチングガスをＨＣｌガスとするとき、前記Ｈ 2 キャリアガスの流量が、前記エピタキシャル成長速度から反応律速となる最小のＨＣｌガス流量を決定する工程と、前記エピタキシャル成長速度から反応律速となる最大のジクロロシランガス流量を決定する工程と、前記決定したＨＣｌガス流量及び前記決定したジクロロシランガス流量に対し、エピタキシャル成長速度の変化が緩やかな範囲のＨ 2 キャリアガス流量を選択する工程とにより決定されることを特徴とするトレンチ埋め込みエピタキシャル成長条件の最適化方法。
    但し、Ａはトレンチの幅であり、Ｂはトレンチの深さである。
  2. 前記エピタキシャル成長速度の前記Ｈ2キャリアガスの流量依存性を用いた方法が、
    エピタキシャル成長温度、エピタキシャル成長圧力、シリコンソースガス流量及びエッチングガス流量が前記エピタキシャル成長における制御パラメータとしてそれぞれ任意に設定され、かつある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長には不十分な成長条件と認定された成長条件ａについて、Ｈ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、前記成長条件ａにおけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求め、
    次に、前記成長条件ａにおける、前記制御パラメータのうち、少なくとも１つ以上の制御パラメータ数値を変更することにより設定された１又は２以上の成長条件ａ1、ａ2、ａ3・・について、前記成長条件ａと同様にＨ2キャリアガス流量のみを変更してエピタキシャル成長試験を行い、前記成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係を求め、
    前記得られた成長条件ａ並びに前記成長条件ａ1、ａ2、ａ3・・におけるＨ2キャリアガス流量とエピタキシャル成長速度との関係から、数値を変更した制御パラメータによって生じるエピタキシャル成長速度の変化傾向を調べる工程と、
    各制御パラメータを適宜変更して設定された成長条件について上記工程を複数回繰り返し、数値を変更した制御パラメータによって生じるエピタキシャル成長速度の変化傾向を調べることで、
    前記ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な制御パラメータを、そのエピタキシャル成長におけるそれぞれの最適条件と設定することにより行われる、請求項１記載の最適化方法。
  3. 前記エピタキシャル成長における制御パラメータのうち、成長圧力数値を変更することにより設定された１又は２以上の成長条件ｂ1、ｂ2、ｂ3・・についてエピタキシャル成長試験を行い、
    前記成長条件ｂ1、ｂ2、ｂ3・・における前記成長圧力と前記トレンチ内部形状の成長角度との関係から、数値を変更した成長圧力条件によって生じる前記トレンチ内部形状の成長角度の変化傾向を調べることで、
    前記ある特定のアスペクト比（Ｂ／Ａ）のトレンチ内部を埋め込む際のエピタキシャル成長において、反応律速状態を保ちつつ、かつ高いエピタキシャル成長速度を得ることが可能な成長圧力条件を、そのエピタキシャル成長における成長圧力の最適条件と設定する請求項１又は２記載の最適化方法。
JP2011028071A 2011-02-14 2011-02-14 トレンチ埋め込みエピタキシャル成長条件の最適化方法 Expired - Fee Related JP5702622B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011028071A JP5702622B2 (ja) 2011-02-14 2011-02-14 トレンチ埋め込みエピタキシャル成長条件の最適化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011028071A JP5702622B2 (ja) 2011-02-14 2011-02-14 トレンチ埋め込みエピタキシャル成長条件の最適化方法

Publications (2)

Publication Number Publication Date
JP2012169391A JP2012169391A (ja) 2012-09-06
JP5702622B2 true JP5702622B2 (ja) 2015-04-15

Family

ID=46973283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011028071A Expired - Fee Related JP5702622B2 (ja) 2011-02-14 2011-02-14 トレンチ埋め込みエピタキシャル成長条件の最適化方法

Country Status (1)

Country Link
JP (1) JP5702622B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658077B2 (en) 2020-09-18 2023-05-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor member and method for manufacturing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6055795B2 (ja) * 2014-06-26 2016-12-27 株式会社豊田中央研究所 半導体装置の製造方法
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
JP7303971B1 (ja) * 2022-10-25 2023-07-06 彰一 高見澤 スーパージャンクション構造を有する半導体素子の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200321A (ja) * 1989-12-27 1991-09-02 Nec Corp 気相エピタキシャル成長法
JP2727795B2 (ja) * 1991-06-21 1998-03-18 日本電気株式会社 多結晶シリコンの選択成長方法
JP3977920B2 (ja) * 1998-05-13 2007-09-19 富士通株式会社 半導体装置の製造方法
JP2002146539A (ja) * 2000-11-07 2002-05-22 Matsushita Electric Ind Co Ltd Ｃｖｄ成膜方法およびｃｖｄ成膜装置
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
JP3915984B2 (ja) * 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ
JP5015440B2 (ja) * 2005-09-29 2012-08-29 株式会社デンソー 半導体基板の製造方法
JP4865290B2 (ja) * 2005-10-06 2012-02-01 株式会社Ｓｕｍｃｏ 半導体基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11658077B2 (en) 2020-09-18 2023-05-23 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor member and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP2012169391A (ja) 2012-09-06

Similar Documents

Publication Publication Date Title
JP5015440B2 (ja) 半導体基板の製造方法
KR100844481B1 (ko) 반도체 장치의 제조 방법
KR100788539B1 (ko) 반도체 기판의 제조 방법
US9034721B2 (en) Method for manufacturing semiconductor substrate
JP5173140B2 (ja) 電気的に活性なドープト結晶性Ｓｉ含有膜の堆積方法
USRE44236E1 (en) Method for manufacturing semiconductor device
KR100838146B1 (ko) 반도체 기판 및 그 제조 방법
EP2413348B1 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
JP5702622B2 (ja) トレンチ埋め込みエピタキシャル成長条件の最適化方法
US7776710B2 (en) Manufacturing method of semiconductor wafer having a trench structure and epitaxial layer
JP2007103747A (ja) 半導体基板の製造方法
JP2006352092A (ja) 半導体基板及びその製造方法
JP2009231308A (ja) スーパージャンクション構造を有する半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150220

R150 Certificate of patent or registration of utility model

Ref document number: 5702622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees