KR100788539B1 - 반도체 기판의 제조 방법 - Google Patents

반도체 기판의 제조 방법 Download PDF

Info

Publication number
KR100788539B1
KR100788539B1 KR1020060097111A KR20060097111A KR100788539B1 KR 100788539 B1 KR100788539 B1 KR 100788539B1 KR 1020060097111 A KR1020060097111 A KR 1020060097111A KR 20060097111 A KR20060097111 A KR 20060097111A KR 100788539 B1 KR100788539 B1 KR 100788539B1
Authority
KR
South Korea
Prior art keywords
trench
gas
epitaxial layer
epitaxial
film
Prior art date
Application number
KR1020060097111A
Other languages
English (en)
Other versions
KR20070038889A (ko
Inventor
쇼지 노가미
도모노리 야마오카
쇼이치 야마우치
히토시 야마구치
다쿠미 시바타
Original Assignee
가부시키가이샤 섬코
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 섬코, 가부시키가이샤 덴소 filed Critical 가부시키가이샤 섬코
Publication of KR20070038889A publication Critical patent/KR20070038889A/ko
Application granted granted Critical
Publication of KR100788539B1 publication Critical patent/KR100788539B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C30B25/165—Controlling or regulating the flow of the reactive gases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

에피택셜막으로 트렌치의 개구에서의 폐쇄가 억제되고, 그에 의해 트렌치 내의 충전 구조가 개선된다.
반도체 기판의 제조 방법은 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환(circulation)시킴으로써 상기 트렌치(14)의 내부에 상기 에피택셜막(12)을 성장시켜 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 단계를 포함하고, 유사할로겐 가스(halogenoid gas)를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치의 내부를 상기 에피택셜막으로 충전시키는 최종 단계에, 재료 가스로서 순환되며, 상기 유사할로겐 가스의 표준 흐름 레이트(standard flow rate)가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막의 막 형성 속도가 Y㎛/min로 정의될 때, 상기 에피택셜층 내에 형성된 상기 트렌치의 애스펙트비는 10 미만인 경우, 식 Y＜0.2X+0.10이 충족되고, 상기 에피택셜층 내에 형성된 상기 트렌치의 애스펙트비는 10 이상 20 미만인 경우, 식 Y＜0.2X+0.05가 충족되며, 상기 에피택셜층 내에 형성된 상기 트렌치의 애스펙트비는 20 이상인 경우, 식 Y＜0.2X이 충족된다.

Description

반도체 기판의 제조 방법{MANUFACTURING METHOD OF SEMICONDUCTOR SUBSTRATE}
도 1은 본 발명의 일 실시예에 따르는 반도체 기판을 제조하는 방법을 도시하는 플로우차트이다.
도 2는 에피택셜막이 형성되는 단계를 도시하는 도면이다.
도 3은 트렌치의 애스펙트비가 15인 경우에 유사할로겐 가스(halogenoid gas)의 표준 흐름 레이트(standard flow rate)와 에피택셜막의 막 형성 속도 사이의 관계를 도시하는 도면이다.
도 4는 트렌치의 애스펙트비가 5인 경우에 유사할로겐 가스의 표준 흐름 레이트와 에피택셜막의 막 형성 속도 사이의 관계를 도시하는 도면이다.
도 5는 트렌치의 애스펙트비가 25인 경우에 유사할로겐 가스의 표준 흐름 레이트와 에피택셜막의 막 형성 속도 사이의 관계를 도시하는 도면이다.
본 발명은 에피택셜막이 트렌치의 내부에서 성장되며, 그것에 의해 트렌치의 내부가 에피택셜막으로 충전되는 반도체 기판을 제조하는 방법에 관한 것이다.
종래 기술에서는, 반도체 기판을 제조하는 방법에서, 에피택셜막이 트렌치 내에 충전되고, 그것에 의해 높은 애스펙트비의 확산층이 형성되는 제조 방법이 제안되어 있다(예컨대, 특허문헌 1 참조). 또한, 수직형 MOS 트랜지스터에서, 수퍼 접합(super junction) 구조(P/N 칼럼 구조)로 표류 영역(drift domain)이 생성되는 경우에, 에피택셜막이 트렌치 내에 충전되고, 그것에 의해 확산층이 형성되는 반도체 기판을 제조하는 방법이 제안되어 있다(예컨대, 특허문헌 2 참조).
특허문헌 1 : 일본 특허등록 3485081호 공보
특허문헌 2 : 일본 특허공개 2003-124464호 공보
그러나, 트렌치 내에 충전된 에피택셜막 내에 보이드(void)가 생성될 때, 보이드의 상부에 파손이 생기고 내(耐)압력이 저하하는 문제점이 있었다. 따라서, 충전된 에피택셜막 내의 보이드의 생성은 소자 성능을 저해한다. 구체적으로, 상술한 수퍼 접합 구조(P/N 칼럼 구조)의 내압력의 하락, 또는 보이드로부터 생기는 결정 결함의 생성을 수반하는 내압력 접합 누설의 하락, 또는 프로세스에서 불순물을 유발하는 트렌치 내의 보이드의 부분에 남는 절연 도료 등을 초래한다.
따라서, 본 발명의 목적은 에피택셜막을 갖는 트렌치의 개구의 폐쇄를 억제할 수 있고, 트렌치 내의 충전 구조를 개선할 수 있는 반도체 기판의 제조 방법을 제공하는 것이다.
청구항 1에 따르는 발명은 도 1에 도시된 바와 같이, 실리콘 기판(13)의 표 면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스(material gas)를 순환시켜 트렌치(14)의 내부에 에피택셜막(12)을 성장시키고 에피택셜막(12)으로 트렌치(14)의 내부를 충전시키는 단계를 포함하는 반도체 기판의 제조 방법을 제공한다.
본 발명은 상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 10 미만이고, 유사할로겐 가스를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 최종 단계에, 재료 가스로서 순환되며, 상기 유사할로겐 가스의 표준 흐름 레이트(standard flow rate)가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (1)이 충족된다.
Y＜0.2X+0.10 …… (1)
청구항 2에 따르는 발명은 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환시켜 트렌치(14)의 내부에 에피택셜막(12)을 성장시키고 에피택셜막(12)으로 트렌치(14)의 내부를 충전시키는 단계를 포함하는 반도체 기판의 제조 방법을 제공한다.
본 발명은 상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 10 이상 20 미만이고, 유사할로겐 가스를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 최종 단계에, 재료 가스로서 순환되며, 상기 유사할로겐 가스의 표준 흐름 레이트가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (2)가 충족된다.
Y＜0.2X+0.05 …… (2)
청구항 3에 따르는 발명은 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환시켜 트렌치(14)의 내부에 에피택셜막(12)을 성장시키고 에피택셜막(12)으로 트렌치(14)의 내부를 충전시키는 단계를 포함하는 반도체 기판의 제조 방법을 제공한다.
본 발명은 상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 20 이상이고, 유사할로겐 가스를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 최종 단계에, 재료 가스로서 순환되며, 상기 유사할로겐 가스의 표준 흐름 레이트가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (3)이 충족된다.
Y＜0.2X …… (3)
청구항 1 내지 3에 기재된 반도체 기판의 제조 방법에 따르면, 유사할로겐 가스가 재료 가스로 혼합되고, 유사할로겐 가스가 에칭 가스로서 역할을 하며, 에 칭 속도는 트렌치(14)의 내부에서 보다는 트렌치(14)의 개구에서 더욱 빨라진다. 그것에 의해, 에피택셜막(12)으로 트렌치(14)의 개구에서의 폐쇄가 억제되고, 트렌치(14)의 내부에 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치(14)의 내부를 충전시킬 수 있다. 또한, 상술한 식 (1)∼(3)을 충족시킴으로써, 트렌치(14)의 내부에 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치(14)의 내부를 정확하게 충전할 수 있게 되며, 따라서, 이전보다 더욱 정확하게 트렌치(14) 내로의 에피택셜막(12)의 충전 구조를 개선할 수 있다. 한편, 여기에서 애스펙트비(B/A)는 트렌치(14)의 깊이 B 대 트렌치(14)의 폭 A를 의미한다.
청구항 4에 따르는 발명은 청구항 1 내지 3 중 어느 한 항에 관한 것으로, 상기 유사할로겐 가스는 염화 수소, 염소, 플루오라이드, 클로린 트리플루오라이드, 플루오르화 수소 및 브롬화 수소 중 어느 하나이다.
청구항 4에 기재된 반도체 기판의 제조 방법에서는, 트렌치(14)의 개구에서의 에칭 동작을 정확하게 달성할 수 있고, 에피택셜막(12)으로 트렌치(14)의 개구에서의 폐쇄를 효율적으로 억제할 수 있다.
청구항 5에 따르는 발명은 청구항 1 내지 3 중 어느 한 항에 관한 것으로, 상기 소스 가스는 실란, 디실란, 디클로로실란, 트리클로로실란, 및 실리콘 테트라클로라이드 중 어느 하나이다.
청구항 6에 따르는 발명은 청구항 4에 관한 것으로, 상기 소스 가스는 실란, 디실란, 디클로로실란, 트리클로로실란, 및 실리콘 테트라클로라이드 중 어느 하나이다.
청구항 5 및 6에 기재된 반도체 기판의 제조 방법에서는, 결정화도를 더욱 높게 하는 바람직한 조건 하에서 반응의 레이트를 제어할 수 있고, 형성될 에피택셜막(12)의 결정화도가 저하되는 것을 억제할 수 있다.
본 발명에 따르는 반도체 기판의 제조 방법에서는, 유사할로겐 가스를 실리콘 소스 가스로 혼합함으로써 생성되는 혼합 가스가, 적어도 에피택셜막을 갖는 트렌치의 내부를 충전하는 최종 단계에서 재료 가스로서 순환되고, 따라서, 유사할로겐 가스는 에칭 가스로 작용하고, 그 에칭 속도는 트렌치의 내부에서보다 트렌치의 개구에서 더 빨라진다. 그것에 의해, 에피택셜막을 갖는 트렌치의 개구의 폐쇄가 억제되고, 트렌치의 내부에 보이드를 생성하지 않고 에피택셜막을 갖는 트렌치의 내부를 충전시킬 수 있다.
여기에서, 유사할로겐 가스의 표준 흐름 레이트가 Xslm이고, 실리콘 소스 가스의 순환에 의해 형성된 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 트렌치의 애스펙트비가 10 미만인 경우, 아래의 식 (1)이 충족되는 것이 필요하며, 트렌치의 애스펙트비가 10 이상 20 미만인 경우, 아래의 식 (2)가 충족되는 것이 필요하고, 트렌치의 애스펙트비가 20 이상인 경우, 아래의 식 (3)이 충족되는 것이 필요하다.
Y＜0.2X+0.10 …… (1)
Y＜0.2X+0.05 …… (2)
Y＜0.2X …… (3)
본 발명에서는, 상술한 식 (1) 내지 (3)을 충족시킴으로써, 트렌치의 내부에 보이드를 생성하지 않고 에피택셜막으로 트렌치의 내부를 정확하게 충전하는 것이 가능하고, 이전보다 더욱 정확하게 트렌치 내에 에피택셜막의 충전 형태를 향상시킬 수 있다.
이 경우에, 유사할로겐 가스가 염화 수소, 염소, 플루오라이드, 클로린 플루오라이드, 플루오르화 수소 및 브롬화 수소 중 어느 하나일 때, 트렌치의 개구 내의 에칭 동작을 정확하게 달성하는 것이 가능하고, 에피택셜막으로 트렌치의 개구에서의 폐쇄를 효율적으로 억제하는 것이 가능하며, 소스 가스가 실란, 디실란, 디클로로실란, 트리클로로실란, 및 실리콘 테트라클로라이드일 때, 결정도를 더 높게 하기 위한 바람직한 조건 하에서 반응의 레이트를 제어하는 것이 가능하고, 형성될 에피택셜막의 결정도가 저해되는 것을 억제하는 것이 가능하다.
이하 본 발명에 따르는 바람직한 실시예를 첨부하는 도면을 참조하여 더욱 상세히 설명한다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판으로서, N+형 실리콘 기판(13)이 준비되고, 이 실리콘 기판(13)의 표면 상에 에피택셜층(11)이 형성된다. 이 에피택셜층(11)이 부분적으로 에칭 및 제거되고, 복수의 원주형 에피택셜층(11)이 실리콘 기판(13)의 표면 상에 소정의 간격으로 각각 형성되며, 에피택셜막(12)이 복수의 에피택셜층(11) 사이의 트렌치(14) 내에 충전된다. 실리콘 기판(13)은 포스포, 비소, 안티몬 등과 같은 불순물로 도핑된 N+형 실리콘 단결정 기판이고, 에피택셜층(11)은 포스포, 비소, 안티몬 등과 같은 불순물로 도핑된 N형 실리콘 단결정 층이며, 에피택셜막(12)은 붕소, 갈륨, 인듐 등과 같은 불순물로 도핑된 P형 실리콘 단결정으로 만들어진다.
이어서, 그러한 반도체 장치의 본 발명의 제조 방법을 이하 설명한다.
먼저, 도 1(a)에 도시된 바와 같이, N+형 실리콘 기판(13)이 준비되고, 도 1(b)에 도시된 바와 같이, N형 에피택셜층(11)이 그 위에 형성된다. 더욱 구체적으로는, 재료 가스로서의 실란 가스가 실리콘 기판(13)의 표면 상으로 공급되는 동안, 에피택셜층(11)은 기상 성장법에 의해 400∼1200℃의 온도 범위에서 성장된다. 그 후, 도 1(c)에 도시된 바와 같이, 실리콘 산화막(15)이 N형 에피택셜층(11) 상에 형성되고, 도 1(d)에 도시된 바와 같이, 이 실리콘 산화막(15)이 특정 형상으로 패터닝되어 특정 트렌치를 얻는다. 그리고, 이러한 패터닝된 실리콘 산화막(15)을 마스크로서 이용하여, 이방성 에칭(RIE: Reactive Ion Etching) 또는 알칼리 이방성 에칭액(KOH, TMAH 등)에 의한 습식 에칭이 N형 에피택셜층(11) 상에서 실행되며, 도 1(e)에 도시된 바와 같이, 소정의 애스펙트비를 갖는 트렌치(14)가 형성된다. 그 후, 도 1(f)에 도시된 바와 같이, 마스크로서 사용된 실리콘 산화막(15)이 제거된다. 따라서, 이 실리콘 기판(13) 상에, 복수의 원주형 에피택셜층(11)이 소정 간격으로 각각 형성되고, 트렌치(14)가 복수의 에피택셜층(11) 사이의 내부에 각각 형성된다.
그리고, 도 1(g)에 도시된 바와 같이, 재료 가스가 트렌치(14)의 내부 표면을 포함하는 에피택셜층(11) 상에 공급되는 동안, 에피택셜막(12)이 기상 성장법에 의해 400∼1150℃의 온도 범위에서 형성되고, 트렌치(14)의 내부는 에피택셜막(12) 으로 충전된다. 에피택셜막(12)으로 트렌치(14)의 내부를 충전시키는 프로세스에서는, 적어도 그 최종 프로세스에서, 실리콘 소스 가스 및 유사할로겐 가스의 혼합 가스가 에피택셜막(12)의 막 형성을 위해 공급되는 재료 가스로서 사용된다.
더욱 구체적으로는, 실리콘 소스 가스로서, 실란(SiH4), 디실란(Si2H6), 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3) 및 실리콘 테트라클로라이드(SiCl4) 중 어느 하나가 사용된다. 특히, 실리콘 소스 가스로는 디클로로실란(SiH2Cl2), 트리클로로실란(SiHCl3) 및 실리콘 테트라클로라이드(SiCl4) 중 어느 하나를 사용하는 것이 바람직하다. 유사할로겐 가스로서, 염화 수소(HCl), 염소(Cl2), 플루오라이드(F2), 클로린 트리플루오라이드(ClF3), 플루오르화 수소(HF), 및 브롬화 수소(HBr) 중 하나를 사용하는 것이 바람직하고, 특히 염화 수소(HCl)를 사용하는 것이 바람직하다.
실리콘 소스 가스와 유사할로겐 가스의 혼합 가스가 재료 가스로서 공급될 때, 그 유사할로겐 가스는 에칭 가스로서 역할을 하고, 에칭 가스의 공급은 레이트 제어되어, 에칭 속도가 트렌치(14)의 내부에서 보다는 트렌치(14)의 개구에서 더 빨라진다. 바꿔 말하면, 도 2(a)에 도시된 바와 같이, 트렌치(14)가 실리콘 기판(130의 표면의 에피택셜층(11) 내에 형성될 때, 및 도 2(b)에 도시된 바와 같이, 재료 가스가 에피택셜층(11) 상에 공급되어 에피택셜막(12)이 성장될 때, 에칭 속도는 트렌치(14)의 내부에서 보다는 트렌치(14)의 개구에서 더 빨라진다. 이것이 에피택셜막(12)의 성장 속도의 관점에서 보면, 성장 속도는 트렌치(14)의 내부에서 더 빨라지고, 트렌치(14)의 개구에서 더 느려진다. 이것은 유사할로겐에 의한 에칭 반응이 트렌치(14)의 내부에서 보다는 트렌치(14)의 개구에서 더욱 현저하기 때문이고, 이 유사할로겐 가스의 작용은 실리콘 소스 가스의 분해 반응에 또한 참여하여 반응 메커니즘을 더욱 복잡하게 만들며, 그에 의해 반응 레이트 제어성이 촉진된다. 따라서, 트렌치(14)의 개구에서의 성장 속도는 트렌치(14)의 내부에서의 성장 속도보다 더 느려지고, 트렌치(14)의 측면 상의 에피택셜막(12)에 대하여, 트렌치(14)의 개구에서의 막 두께가 트렌치(14)의 하부에서의 막 두께보다 더 작아지며, 도 2(c)에 도시된 바와 같이, 트렌치(14)의 내부에 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치의 내부를 충전시킬 수 있다.
여기에서, 유사할로겐 가스의 표준 흐름 레이트가 Xslm으로 정의되고, 실리콘 소스 가스의 순환에 의해 형성되는 에피택셜막(12)의 막 형성 속도가 Y㎛/min으로 정의될 때, 본 발명에 따르는 반도체 기판의 제조 방법은 에피택셜층(11) 내에 형성되는 트렌치(14)의 애스펙트비가 10 미만인 경우에, 아래의 식 (1)이 충족되는 것을 특징으로 한다.
Y＜0.2X+0.10 …… (1)
또한, 본 발명에 따르는 반도체 기판의 제조 방법은 에피택셜층(11) 내에 형성되는 트렌치(14)의 애스펙트비가 10 이상 20 미만인 경우에, 아래의 식 (2)가 충족되는 것을 특징으로 한다.
Y＜0.2X+0.05 …… (2)
또한, 본 발명에 따르는 반도체 기판의 제조 방법은 에피택셜층(11) 내에 형성되는 트렌치(14)의 애스펙트비가 20 이상인 경우에, 아래의 식 (3)이 충족되는 것을 특징으로 한다. 그러나, 애스펙트비가 20 이상인 경우에는, 유사할로겐 가스의 표준 흐름 레이트가 0.1 slm(Standard Liter per Minute) 이상으로 제한되는 것이 바람직하다. 이것은 유사할로겐 가스의 표준 흐름 레이트가 0.1 slm 미만이면, 에피택셜막(12)의 막 형성 속도가 현저하게 저하하여, 반도체 기판의 산업 생산량의 저하를 초래하기 때문이다.
Y＜0.2X …… (3)
상기 관계식 (1)∼(3)은 유사할로겐 가스의 흐름 레이트가 더 작을수록, 또는 트렌치(14)의 애스펙트비가 높을수록, 성장 속도가 더 낮게 제어되어야 한다는 것을 나타낸다. 즉, 트렌치(14)의 내부에서의 에피택셜막(12)의 막 형성 속도는 재료 가스에 함유되는 실리콘 소스 가스의 순환량에 기초하지만, 트렌치(14)의 측면 상의 에피택셜막(12)의 막 두께가 개구에서 작아질 지의 여부는 재료 가스에 함유되는 유사할로겐 가스의 표준 흐름 레이트에 의존한다. 또한, 트렌치(14)의 내부에 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치의 내부를 충전시킬 수 있는지의 여부는 트렌치(1)의 깊이 B 대 트렌치(1)의 폭 A으로 표현되는 애스펙트비(B/A)에 부분적으로 기초하고 있다. 따라서, 이들 관계는 상술한 식 (1)∼(3)을 충족시키도록 만들어지면, 보이드를 생성하지 않고 트렌치(14)의 내부에 에피택셜막(12)을 정확히 충전시킬 수 있게 된다. 또한, 그러한 보이드를 생성하지 않고 트렌치(14)의 내부에 에피택셜막(12)을 충전시키면, 수퍼 접합 구조(P/N 칼럼 구 조)에 역바이어스를 인가하는 순간에 내압을 확보하여 접합 누설 전류를 제어할 수 있으며, 그에 의해 내압 수율 및 접합 누설 수율을 향상시킬 수 있다.
한편, 반응 레이트 제어된 조건 하에서 에피택셜막(12)을 형성하는 것이 바람직하다. 특히, 실리콘 소스 가스로서 실란(SiH4)이나 디실란(Si2H6)이 사용될 때, 막 형성 온도의 상한은 950℃로 된다. 실리콘 소스 가스로서 디클로로실란(SiH2Cl2)이 사용될 때, 막 형성 온도의 상한은 1100℃로 된다. 실리콘 소스 가스로서 트리클로로실란(SiHCl3)이 사용될 때, 막 형성 온도의 상한은 1150℃로 된다. 실리콘 소스 가스로서 실리콘 테트라클로라이드(SiCl4)가 사용될 때, 막 형성 온도의 상한은 1200℃로 된다. 또한, 막 형성 진공도가 표준압으로부터 100Pa까지의 범위에 있는 경우에는, 막 형성 온도의 하한은 800℃이고, 막 형성 진공도가 100∼1×10-5Pa의 범위에 있는 경우에는, 막 형성 온도의 하한은 600℃로 되는 것이 바람직하다.
또한, 도시하지는 않았지만, 그 후에, 에피택셜층(11)의 상부면 상의 에피택셜막(12)은 연마되어, 에피택셜층(11)(N형 실리콘층)이 노출된다. 그에 의해, P형 영역과 N형 영역이 횡방향으로 교대로 배열되는 반도체 기판이 얻어진다.
실시예
이어서, 본 발명에 따르는 실시예를 비교예와 함께 설명한다.
제1 실시예
N+형 실리콘 기판(13)을 준비하고, 그 상에 기상 성장법에 의해 에피택셜층(11)을 성장시키며, 에피택셜층(11) 상에 습식 에칭을 실행하였고, 실리콘 기판(13)의 표면 상에 소정의 원주형인 복수의 에피택셜층(11)을 각각 형성하였으며, 그에 의해 애스펙트비가 15인 트렌치(14)를 복수의 에피택셜층(11) 사이에 형성하였다. 그 후, 재료 가스가 트렌치(14)의 내부를 포함하는 에피택셜층(11)의 표면 상에 공급되는 동안에, 에피택셜층(11)을 기상 성장법에 의해 성장시켜, 트렌치(14)의 내부를 에피택셜막(12)으로 충전하였다. 재료 가스로는 실리콘 소스 가스와 유사할로겐 가스의 혼합 가스를 사용하였고, 실리콘 소스 가스로는 디클로로실란(SiH2Cl2)을 사용하였으며, 유사할로겐 가스로는 염화 수소(HCl)를 사용하였다. 이 경우에서의 에피택셜막의 막 형성 속도 및 염화 수소(HCl)의 표준 흐름 레이트는 변화하였고, 트렌치(14)의 내부가 에피택셜막(12)으로 충전된 복수의 반도체 기판이 얻어졌다.
그 후, 트렌치(14)의 내부를 충전한 에피택셜막(12)의 수직 단면이 보이게 되도록 이들 반도체 기판을 각각 절단하여 단면을 관측하였으며, 이에 의해 에피택셜막(12) 내에 보이드의 존부를 조사하였다. 이들 결과를 도 3에 도시하고 있다.
제2 실시예
형성된 트렌치(14)의 애스펙트비가 25인 것을 제외하고, 제1 실시예에서와 동일한 조건 및 절차 하에서 에피택셜층(11)에 트렌치(14)를 형성하였고, 제1 실시예에서와 동일한 조건 및 절차 하에서 에피택셜막(12)을 트렌치(14) 내에 충전시켰 으며, 그에 의해 복수의 반도체 기판이 얻어졌다.
트렌치(14)의 내부를 충전한 에피택셜막(12)의 수직 단면이 보이게 되도록 이들 반도체 기판을 각각 절단하여 단면을 관측하였으며, 이에 의해 에피택셜막(12) 내에 보이드의 존부를 조사하였다. 이들 결과를 도 5에 도시하고 있다.
제3 실시예
형성된 트렌치(14)의 애스펙트비가 5인 것을 제외하고, 제1 실시예에서와 동일한 조건 및 절차 하에서 에피택셜층(11)에 트렌치(14)를 형성하였고, 제1 실시예에서와 동일한 조건 및 절차 하에서 에피택셜막(12)을 트렌치(14) 내에 충전시켰으며, 그에 의해 복수의 반도체 기판이 얻어졌다.
트렌치(14)의 내부를 충전한 에피택셜막(12)의 수직 단면이 보이게 되도록 이들 반도체 기판을 각각 절단하여 단면을 관측하였으며, 이에 의해 에피택셜막(12) 내에 보이드의 존부를 조사하였다. 이들 결과를 도 4에 도시하고 있다.
<평가>
도 3 내지 도 5로부터 명백해지는 바와 같이, 상술한 식 (1)∼(3)을 충족하는 조건 하에서 반도체 기판 내에, 트렌치(14)의 내부에 형성되는 에피택셜막(12) 내에 보이드가 생성되지 않은 것을 알게 된다. 따라서, 상술한 식 (1)∼(3)을 충족하는 조건 하에서 에피택셜막(12)이 트렌치(14)의 내부에 형성되는 것을 특징으로 하는 본 발명에서는, 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치(14)의 내부를 정확하게 충전시킬 수 있음은 명백하다.
이상 설명한 바와 같이, 본 발명에 의하면, 보이드를 생성하지 않고 에피택셜막(12)으로 트렌치(14)의 내부를 정확하게 충전시킬 수 있다.

Claims (6)

  1. 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환(circulation)시킴으로써 상기 트렌치(14)의 내부에 상기 에피택셜막(12)을 성장시켜 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 단계를 포함하는 반도체 기판의 제조 방법으로서,
    상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 10 미만이고,
    유사할로겐 가스(halogenoid gas)를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 상기 최종 단계에, 상기 재료 가스로서 순환되며,
    상기 유사할로겐 가스의 표준 흐름 레이트(standard flow rate)가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (1)이 충족되고:
    Y＜0.2X+0.10 …… (1)
    여기에서, A는 상기 트렌치(14)의 폭이고, B는 상기 트렌치(14)의 깊이인, 반도체 기판의 제조 방법.
  2. 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택 셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환시킴으로써 상기 트렌치(14)의 내부에 상기 에피택셜막(12)을 성장시켜 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 단계를 포함하는 반도체 기판의 제조 방법으로서,
    상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 10 이상 20 미만이고,
    유사할로겐 가스를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 상기 최종 단계에, 상기 재료 가스로서 순환되며,
    상기 유사할로겐 가스의 표준 흐름 레이트가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (2)가 충족되고:
    Y＜0.2X+0.05 …… (2)
    여기에서, A는 상기 트렌치(14)의 폭이고, B는 상기 트렌치(14)의 깊이인, 반도체 기판의 제조 방법.
  3. 실리콘 기판(13)의 표면 상에 에피택셜층(11)을 성장시키는 단계, 이 에피택셜층(11) 내에 트렌치(14)를 형성하는 단계, 및 재료 가스를 순환시킴으로써 상기 트렌치(14)의 내부에 상기 에피택셜막(12)을 성장시켜 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 단계를 포함하는 반도체 기판의 제조 방법으 로서,
    상기 에피택셜층(11) 내에 형성된 상기 트렌치(14)의 애스펙트비(B/A)는 20 이상이고,
    유사할로겐 가스를 실리콘 소스 가스에 혼합함으로써 만들어진 혼합 가스가, 적어도 상기 트렌치(14)의 내부를 상기 에피택셜막(12)으로 충전시키는 상기 최종 단계에, 상기 재료 가스로서 순환되며,
    상기 유사할로겐 가스의 표준 흐름 레이트가 Xslm으로 정의되고, 상기 실리콘 소스 가스의 순환에 의해 형성된 상기 에피택셜막(12)의 막 형성 속도가 Y㎛/min로 정의될 때, 아래의 식 (3)이 충족되고:
    Y＜0.2X …… (3)
    여기에서, A는 상기 트렌치(14)의 폭이고, B는 상기 트렌치(14)의 깊이인, 반도체 기판의 제조 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 유사할로겐 가스는 염화 수소, 염소, 불소 가스(F2), 클로린 트리플루오라이드, 플루오르화 수소 및 브롬화 수소 중 어느 하나인, 반도체 기판의 제조 방법.
  5. 청구항 1 내지 3 중 어느 한 항에 있어서, 상기 소스 가스는 실란, 디실란, 디클로로실란, 트리클로로실란, 및 실리콘 테트라클로라이드 중 어느 하나인, 반도체 기판의 제조 방법.
  6. 청구항 4에 있어서, 상기 소스 가스는 실란, 디실란, 디클로로실란, 트리클로로실란, 및 실리콘 테트라클로라이드 중 어느 하나인, 반도체 기판의 제조 방법.
KR1020060097111A 2005-10-06 2006-10-02 반도체 기판의 제조 방법 KR100788539B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005293086A JP4865290B2 (ja) 2005-10-06 2005-10-06 半導体基板の製造方法
JPJP-P-2005-00293086 2005-10-06

Publications (2)

Publication Number Publication Date
KR20070038889A KR20070038889A (ko) 2007-04-11
KR100788539B1 true KR100788539B1 (ko) 2007-12-26

Family

ID=37887241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097111A KR100788539B1 (ko) 2005-10-06 2006-10-02 반도체 기판의 제조 방법

Country Status (5)

Country Link
US (1) US7364980B2 (ko)
JP (1) JP4865290B2 (ko)
KR (1) KR100788539B1 (ko)
CN (1) CN100555573C (ko)
DE (1) DE102006047169A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943463B2 (en) * 2009-04-02 2011-05-17 Micron Technology, Inc. Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon
CN102468133A (zh) * 2010-11-15 2012-05-23 上海华虹Nec电子有限公司 一种具有沟槽的半导体结构的形成方法
JP5702622B2 (ja) * 2011-02-14 2015-04-15 株式会社Sumco トレンチ埋め込みエピタキシャル成長条件の最適化方法
CN102184883A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 超结结构的深沟槽填充方法
CN102303844B (zh) * 2011-08-15 2014-07-09 上海先进半导体制造股份有限公司 Mems器件及其形成方法
CN103094107B (zh) * 2011-10-28 2016-06-08 上海华虹宏力半导体制造有限公司 一种深沟槽的硅外延填充方法
CN103094067B (zh) 2011-10-31 2015-10-14 上海华虹宏力半导体制造有限公司 一种半导体器件的制造方法
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
JP6372709B2 (ja) * 2016-04-20 2018-08-15 信越半導体株式会社 エピタキシャルウェーハの製造方法
JP6713885B2 (ja) * 2016-09-09 2020-06-24 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN110896027A (zh) * 2019-12-05 2020-03-20 中国科学院微电子研究所 一种半导体器件纳米线及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124464A (ja) 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555891B1 (en) * 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3915984B2 (ja) * 2003-06-17 2007-05-16 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP2003124464A (ja) 2001-10-16 2003-04-25 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法

Also Published As

Publication number Publication date
US7364980B2 (en) 2008-04-29
US20070082455A1 (en) 2007-04-12
DE102006047169A1 (de) 2007-04-12
CN1945796A (zh) 2007-04-11
JP4865290B2 (ja) 2012-02-01
KR20070038889A (ko) 2007-04-11
CN100555573C (zh) 2009-10-28
JP2007103746A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
KR100788539B1 (ko) 반도체 기판의 제조 방법
US9034721B2 (en) Method for manufacturing semiconductor substrate
JP4773716B2 (ja) 半導体基板の製造方法
JP5015440B2 (ja) 半導体基板の製造方法
US8501598B2 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
JP4879545B2 (ja) 半導体基板の製造方法
CN101278377B (zh) 半导体衬底及其制造方法
US20090267118A1 (en) Method for forming carbon silicon alloy (csa) and structures thereof
TW201913765A (zh) 半導體裝置及其形成方法
JP5702622B2 (ja) トレンチ埋め込みエピタキシャル成長条件の最適化方法
US7687804B2 (en) Method for fabricating a semiconductor structures and structures thereof
JP5200604B2 (ja) スーパージャンクション構造を有する半導体素子の製造方法
JP5566987B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161209

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 11