CN1945796A - 半导体衬底的制造方法 - Google Patents
半导体衬底的制造方法 Download PDFInfo
- Publication number
- CN1945796A CN1945796A CNA2006101375804A CN200610137580A CN1945796A CN 1945796 A CN1945796 A CN 1945796A CN A2006101375804 A CNA2006101375804 A CN A2006101375804A CN 200610137580 A CN200610137580 A CN 200610137580A CN 1945796 A CN1945796 A CN 1945796A
- Authority
- CN
- China
- Prior art keywords
- ditches
- irrigation canals
- gas
- epitaxial
- epitaxial film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 50
- 239000010703 silicon Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 48
- 125000002577 pseudohalo group Chemical group 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 24
- 238000011049 filling Methods 0.000 claims abstract description 23
- 230000002262 irrigation Effects 0.000 claims description 124
- 238000003973 irrigation Methods 0.000 claims description 124
- 239000007789 gas Substances 0.000 claims description 94
- 239000003595 mist Substances 0.000 claims description 10
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 7
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 6
- 229910000077 silane Inorganic materials 0.000 claims description 6
- 239000005049 silicon tetrachloride Substances 0.000 claims description 6
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 claims description 6
- 239000005052 trichlorosilane Substances 0.000 claims description 6
- 239000000460 chlorine Substances 0.000 claims description 5
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 5
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052801 chlorine Inorganic materials 0.000 claims description 4
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 3
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 3
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 11
- 238000002156 mixing Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910003902 SiCl 4 Inorganic materials 0.000 description 3
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000011835 investigation Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/16—Controlling or regulating
- C30B25/165—Controlling or regulating the flow of the reactive gases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Composite Materials (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
在具有外延膜的沟渠的开口处抑制封闭并由此改善沟渠中的填充形态。一种半导体衬底的制造方法包括在硅衬底13的表面上生长外延层11的步骤，在该外延层11中形成沟渠14的步骤，和用外延膜12填充沟渠14的内部的步骤，其中在用外延膜填充沟渠的内部中流通作为材料气体的通过将类卤基混合入硅源气体制造的混合气体，当类卤基气体的标准流速定义为Xslm和将通过流通硅源气体形成的外延膜的薄膜形成速度定义为Yμm/min时，在当沟渠的纵横比小于10的情况下，满足表达式Y＜0.2X+0.10，在沟渠的纵横比在10和小于20之间的情况下，满足表达式Y＜0.2X+0.05，在沟渠的纵横比是20或者更大的情况下，满足表达式Y＜0.2X。
Description
技术领域
[0001]
本发明涉及一种制造半导体衬底的方法，其中在沟渠的内部生长外延膜，从而沟渠的内部充满外延膜。
背景技术
[0002]
在现有技术中，在制造半导体衬底的方法中，已经提出了一种制造方法，其中在沟渠中填充外延膜，从而形成高纵横比的扩散层(例如，参考专利文献1)。另外，在当在垂直型MOS晶体管中时的情况下，将漂移范围做成特大的结结构(P/N柱状结构)，已经提出了其中在沟渠中填充外延膜从而形成扩散层的半导体衬底的制造方法(例如，参考专利文献2)。
[0003]
专利文献1
日本已审查专利申请公告No.3485081
[0004]
专利文献2
日本未审查专利申请公开No.2003-124464
[0005]
然而，当在填充在沟渠中的外延膜中产生空隙时，存在在空隙的上面的部分中出现击穿并且耐压下降的问题。因而，在填充的外延膜中产生空隙会使元件性能恶化。实质上，它引起上述特大结结构(P/N柱状结构)的耐压衰退，或者伴随着产生空隙的晶体缺陷的产生耐压结泄漏量衰退，或者抗蚀剂留在工艺过程中导致污染的沟渠中的空隙的部分中。
发明内容
[0006]
因此，本发明的目的是提供半导体衬底的制造方法，该方法可以在具有外延膜的沟渠的开口处抑制封闭并改善沟渠中的填充形态。
[0007]
根据权利要求1的发明提供一种半导体衬底的制造方法，该方法包括在硅衬底13的表面上生长外延层11的步骤，在该外延层11中形成沟渠14的步骤，和使材料气体流通并从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤，如图1所示。
[0008]
本发明特征在于形成在外延层11中的沟渠14的纵横比小于10，至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通，当将类卤基气体的标准流速定义为Xslm，通过硅源气体的流通而形成的外延膜12的薄膜形成速度定义为Yμm/min时，满足下列表达式(1)。
[0009]
Y＜0.2X+0.10 ……(1)
[0010]
根据权利要求2的发明提供一种半导体衬底的制造方法，该方法包括在硅衬底13的表面上生长外延层11的步骤，在外延层11中形成沟渠14的步骤，和使材料气体流通从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤
[0011]
本发明特征在于形成在外延层11中的沟渠14的纵横比在10和小于20之间，至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通，当将类卤基气体的标准流速定义为Xslm，通过硅源气体的流通形成的外延膜12的薄膜形成速度定义为Yμm/min时，满足下列表达式(2)
[0012]
Y＜0.2X+0.05 ……(2)
[0013]
根据权利要求3的发明提供一种半导体衬底的制造方法，该方法包括在硅衬底13的表面上生长外延层11的步骤，在外延层11中形成沟渠14的步骤，和使材料气体流通并从而在沟渠14的内部生长外延膜12和用外延膜12填充沟渠14的内部的步骤。
[0014]
本发明特征在于形成在外延层11中的沟渠14的纵横比是20或者更大，至少在用外延膜12填充沟渠14的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而形成的混合气体流通，当将类卤基气体的标准流速定义为Xslm，通过硅源气体的流通形成的外延膜12的薄膜形成速度定义为Yμm/min时，满足下列表达式(3)。
[0015]
Y＜0.2X ……(3)
[0016]
根据权利要求1至3描述的用于制造半导体衬底的方法，其中将类卤基气体混合到材料气体中，类卤基气体用作刻蚀气体，刻蚀速度在沟渠14的开口处比在沟渠14的内部快。从而，抑制用外延膜12在沟渠14的开口处封闭，能够用外延膜12填充沟渠14的内部，而在沟渠14的内部不引起空隙。另外，通过满足以上表达式(1)至(3)，能够用外延膜12精确地填充沟渠14的内部而在沟渠14的内部不引起空隙，因此，能够比以前更精确地提高填充到沟渠14中的外延膜12的填充组织。同时，在这里的纵横比(B/A)指得是沟渠14的深度B比沟渠14的宽度A。
[0017]
根据权利要求4的发明涉及根据权利要求1至3中任何一项，其中类卤基气体是氯化氢、氯、氟化物、三氟化氯、氟化氢和溴化氢中的任何一种。
[0018]
在权利要求4描述的半导体衬底的制造方法中，能够在沟渠14的开口精确地获得刻蚀作用，并用外延膜有效地抑制在沟渠14的开口处的封闭。
[0019]
根据权利要求5的发明涉及权利要求1至4中任何一项，其中源气体是硅烷、乙硅烷、二氯硅烷、三氯硅烷、和四氯化硅中的任何一种。
[0020]
在权利要求5描述的制造半导体衬底的方法中，能够在适合于热结晶度的优选条件下控制反应速率，并抑制待形成的外延膜12的结晶度的恶化。
[0021]
在根据本发明的用于制造半导体衬底的方法中，至少在用外延膜填充沟渠的内部的最后步骤中使作为材料气体的通过将类卤基气体混合到硅源气体而获得的混合气体流通，因此类卤基气体用作刻蚀气体，并且其刻蚀速度在沟渠的开口比在沟渠的内部快。从而，抑制了用外延膜在沟渠的开口处封闭，能够用外延膜填充沟渠的内部，而在沟渠的内部不引起空隙。
[0022]
在这里，当将类卤基气体的标准流速定义为Xslm，并且将通过硅源气体的流通而形成的外延膜12的薄膜形成速度定义为Yμm/min时，在沟渠的纵横比小于10的情况下，需要满足下面的表达式(1)，在沟渠的纵横比在10和小于20之间的情况下，需要满足下面的表达式(2)，以及在沟渠的纵横比是20或者更大的情况下，需要满足下面的表达式(3)。
[0023]
Y＜0.2X+0.10 ……(1)
Y＜0.2X+0.05 ……(2)
Y＜0.2X ……(3)
[0024]
在本发明中，通过满足以上表达式(1)至(3)，能够用外延膜精确地填充沟渠的内部而没有在沟渠的内部引起空隙，因此，能够比以前更精确地改善填充到沟渠中的外延膜的形态。
[0025]
在这种情况下，当类卤基气体是氯化氢、氯气、氟化物、三氟化氯、氟化氢、和溴化氢中的任何一种时，能够在沟渠的开口精确地获得刻蚀作用，并有效地抑制用外延膜在沟渠的开口封闭，当源气体是硅烷、乙硅烷、二氯硅烷、三氯硅烷、和四氯化硅中的任何一种时，能够在适合于热结晶度的优选条件下控制反应速率，并且抑制待形成的外延膜恶化。
附图的简要描述
[0026]
图1是显示根据本发明的实施例用于制造半导体衬底的方法的流程图；
图2是显示其中形成外延膜的步骤的图形；
图3是显示在沟渠的纵横比是15的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形；
图4是显示在沟渠的纵横比是5的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形；和
图5是显示在沟渠的纵横比是25的情况下在外延膜的薄膜形成速度和类卤基气体的标准流速之间关系的图形。
优选实施例的详细说明
[0027]
在下文参照附图更详细地描述根据本发明的优选实施例。
[0028]
首先，如图1所示，作为半导体衬底，制备N+型硅衬底13，并在该硅衬底13的表面上形成外延层11。部分地刻蚀和除去外延膜11，分别在硅衬底13的表面上按照预定间隔形成多个圆柱形外延层11，在多个外延层11之间的沟渠14中填充外延膜12。硅衬底13是用杂质例如磷、砷、锑等掺杂的N+型硅单晶衬底13，外延层11是用杂质例如磷、砷、锑等掺杂的N型硅单晶层，外延膜12由用杂质例如硼、镓、铟等掺杂的P型硅单晶组成。
[0029]
然后，在下文说明在上述半导体器件中本发明的制造方法。
[0030]
首先，如图1(a)所示，制备N+型硅衬底13，如图1(b)所示，在其上面形成N型外延层11。更具体地说，在将作为材料气体的硅烷气体供给硅衬底13的表面上的同时，通过汽相生长方法在400至1200℃的温度范围生长外延层11。然后，如图1(c)所示，在N型外延层11上形成氧化硅薄膜15，如图1(d)所示，将该氧化硅薄膜15图案化成指定的形状以便获得指定的沟渠。用该图案化的二氧化硅薄膜15作为掩模，在N型外延层11上执行各向异性刻蚀(RIE：反应离子刻蚀)，或者，用碱性各向异性刻蚀溶液(KOH，TMAH等)湿法刻蚀，如图1(e)所示，形成具有预定纵横比的沟渠14。其后，如图1(f)所示，除去用作掩模的二氧化硅薄膜15。因而，在该硅衬底13的表面上，分别以预定间隔形成多个圆柱形的外延层11，并分别在多个外延层11中间形成沟渠14。
[0031]
并且，如图1(g)所示，在将材料气体供给在包括沟渠14的内表面的外延层11上的同时，通过汽相生长方法在400至1150℃的温度范围形成外延膜12，沟渠14的内部充满外延膜12。在用外延膜12填充沟渠14的内部的工艺中，至少在其最后的工艺过程中，使用硅源气体和类卤基气体的混合气体作为为外延膜12的薄膜形成而提供的材料气体。
[0032]
更具体地说，作为硅源气体，使用硅烷(SiH4)、乙硅烷(Si2H6)、二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、和四氯化硅(SiCl4)中的任何一种。特别是，优选使用二氯甲硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、和四氯化硅(SiCl4)中的任何一个作为硅源气体。作为类卤基气体，优选使用氯化氢(HCl)、氯气(Cl2)、氟气(F2)、三氟化氯(ClF3)、氟化氢(HF)、和溴化氢(HBr)中的一种，特别，优选使用氯化氢(HCl)。
[0033]
当提供硅源气体和类卤基气体的混合气体作为材料气体时，其类卤基气体用作刻蚀气体，控制比率地供给刻蚀气体，刻蚀速度在沟渠14的开口比在沟渠14的内部快。换句话说，如图2(a)所示，当在硅衬底13的表面的外延层11中形成沟渠14，并且将材料气体供给到其上和生长外延膜12时，如图2B所示，刻蚀速度在沟渠14的开口比在沟渠14的内部快。如果从外延膜12的生长速度的观点考虑，生长速度在沟渠14的内部变快，在沟渠14的开口变慢。这是因为类卤基的刻蚀反应在沟渠14的开口比在沟渠14的内部更显著，并且该类卤基气体的作用还参与硅源气体的分解反应并且使反应机理更复杂，从而便于反应速率控制性能。因此，沟渠14的开口的生长速度比在沟渠14的内部慢，对于沟渠14的侧面上的外延膜12，沟渠14的开口处的膜厚小于沟渠14底部的膜厚，如图2(c)所示，能够用外延膜12填充沟渠的内部，而不在沟渠14的内部引起空隙。
[0034]
在这里，当将类卤基气体的标准流速定义为Xslm，并且将通过硅源气体的流通而形成的外延膜12的薄膜形成速度定义为Yμm/min时，根据本发明的半导体衬底的制造方法特征在于，在形成在外延层11中的沟渠14的纵横比小于10的情况下，满足下面表达式(1)。
[0035]
Y＜0.2X+0.10 ……(1)
[0036]
另外，根据本发明用于制造半导体衬底的方法特征在于，在形成在外延层11中的沟渠14的纵横比在10并且小于20之间的情况下，满足下面表达式(2)。
[0037]
Y＜0.2X+0.05 ……(2)
[0038]
而且，根据本发明的用于制造半导体衬底的方法特征在于，在形成在外延层11中的沟渠14的纵横比是20或者更大的情况下，满足下面表达式(3)。然而，在当纵横比是20或者更大的情况下，优选类卤基气体的标准流速限于0.1slm(标准公升每分钟)或者更大。这是因为，如果类卤基气体的标准流速小于0.1slm，则外延膜12的薄膜形成速度显著地衰退，导致半导体衬底的工业产量减少。
[0039]
Y＜0.2X ……(3)
[0040]
上述关系表达式(1)至(3)显示类卤基气体的流速越小，或者沟渠14的纵横比越高，控制生长速度就越低。也就是说，尽管沟渠14内部的外延膜12的薄膜形成速度基于包含材料气体中的硅源气体的流通量，但是沟渠14的侧面处的外延膜12的膜厚在开口处或者变小，或者不依赖于包含在材料气体中的类卤基气体的标准流速。而且，或者能够或者不能用外延膜12填充沟渠的内部而不在沟渠14的内部引起空隙部分地基于用沟渠的深度B比沟渠14的宽度A表示的纵横比(B/A)。因此，如果使这些关系满足以上表达式(1)至(3)，就能够在沟渠14的内部精确地填充外延膜12而不引起空隙。另外，在沟渠14的内部填充外延膜12而不引起上述空隙能够在向特大结结构(P/N柱状结构)施加反向偏压时确保耐压并控制结漏电流，从而提高耐压量和结泄漏量。
[0041]
同时，优选在反应速率受控的状态下形成外延膜12。特别地，当使用硅烷(SiH4)或者乙硅烷(Si2H6)作为硅源气体时，薄膜形成温度的上限为950℃。当使用二氯硅烷(SiH2Cl2)作为硅源气体时，薄膜形成温度的上限为1100℃。当使用三氯硅烷(SiHCl3)作为硅源气体时，薄膜形成温度的上限是1150℃。作为硅源气体，当使用四氯化硅(SiCl4)时，薄膜形成温度的上限是1200℃。而且，在薄膜形成真空度在从正常压力至100Pa的范围的情况下，薄膜形成温度的下限优选是800℃，在薄膜形成真空度是从100至1×10-5Pa的范围的情况下，薄膜形成温度的下限是600℃。
[0042]
而且，尽管未说明，其后，抛光外延层11的上表面上的外延膜12，并且暴露外延层11(N型硅层)。从而，获得其中P型范围并且N型范围在横向上交替地布置的半导体衬底。
实例
[0043]
然后，与比较例一起说明根据本发明的实例。
[0044]
第一实例
制备N+型硅衬底13，通过汽相生长法在其上面生长外延层11，在外延层11上进行湿法刻蚀，并且在硅衬底13的表面上，分别形成预定圆柱形的多个外延层11，从而在多个外延层11中间形成其纵横比是15的沟渠14。其后，在将材料气体提供在包括沟渠14的内部的外延层11的表面上的同时，通过汽相生长方法生长外延层12，沟渠14的内部用外延膜12充满。作为材料气体，使用硅源气体和类卤基气体的混合气体，作为硅源气体，使用二氯硅烷(SiH2Cl2)，作为类卤基气体，使用氯化氢(HCl)。在这种情况下改变外延膜的薄膜形成速度和氯化氢(HCl)的标准流速，获得其中沟渠14的内部充满外延膜12的多个半导体衬底。
[0045]
其后，分别切割这些半导体衬底以便显现用其填充沟渠14的内部的外延膜12的垂直剖面，观察该剖面，从而调查外延膜12中存在或者没有空隙。这些结果显示在图3中。
[0046]
第二实例
在与第一实例相同的条件和工序下在外延层11中形成沟渠14，除了形成的沟渠14的纵横比是25以外，在与第一实例相同的条件和工序下在沟渠14中填充外延膜12，从而获得多个半导体衬底。
[0047]
分别切割这些半导体衬底以便显现用其填充沟渠14的内部的外延膜12的垂直剖面，观察该剖面，从而调查外延膜12中存在或者没有空隙。这些结果显示在图5中。
[0048]
第三实例
在与第一实例相同的条件和工序下在外延层11中形成沟渠14，除了形成的沟渠14的纵横比是5以外，在与第一实例相同的条件和工序下在沟渠14中填充外延膜12，从而获得多个半导体衬底。
[0049]
分别切割这些半导体衬底以便显现用其填充沟渠14的内部的外延膜12的垂直剖面，观察该剖面，从而调查外延膜12中存在或者没有空隙。这些结果显示在图4中。
[0050]
<评价>
如从图3至图5表现的，众所周知在满足以上表达式(1)至(3)的条件下的半导体衬底中，在形成在沟渠14的内部中的外延膜12中不产生空隙。因此，在特征在于在满足以上表达式(1)至(3)的条件下在沟渠14的内部形成外延膜12的本发明中，显然能够用外延膜12精确地填充沟渠14的内部，而不引起空隙。
Claims (5)
1.一种制造半导体衬底的方法，包括：在硅衬底(13)的表面上生长外延层(11)的步骤，在该外延层(11)中形成沟渠(14)的步骤，和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤，其中
形成在外延层(11)中的沟渠(14)的纵横比(B/A)小于10，
至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而获得的混合气体流通，以及
当将类卤基气体的标准流速定义为Xslm，并且将通过硅源气体的流通而形成的外延膜(12)的薄膜形成速度定义为Yμm/min时，满足下列表达式(1)：
Y＜0.2X+0.10 ……(1)
其中，A是沟渠(14)的宽度，B沟渠(14)的深度。
2.一种制造半导体衬底的方法，包括在硅衬底(13)的表面上生长外延层(11)的步骤，在外延层(11)中形成沟渠(14)的步骤，和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤，其中
形成在外延层(11)中的沟渠(14)的纵横比(B/A)在10和小于20之间，
至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而获得的混合气体流通，以及
当将类卤基气体的标准流速定义为Xslm，并且将通过硅源气体的流通而形成的外延膜(12)的薄膜形成速度定义为Yμm/min时，满足下列表达式(2)：
Y＜0.2X+0.05. ……(2)
其中，A是沟渠(14)的宽度，B沟渠(14)的深度。
3.一种制造半导体衬底的方法，包括在硅衬底(13)的表面上生长外延层(11)的步骤，在外延层(11)中形成沟渠(14)的步骤，和使材料气体流通从而在沟渠(14)的内部生长外延膜(12)和用该外延膜(12)填充沟渠(14)的内部的步骤，其中
形成在外延层(11)中的沟渠(14)的纵横比(B/A)是20或以上，
至少在用外延膜(12)填充沟渠(14)的内部的最后步骤中使作为材料气体的通过将类卤基气体混合入硅源气体中而获得的混合气体流通，以及
当将类卤基气体的标准流速定义为Xslm，并且将通过硅源气体的流通而形成的外延膜(12)的薄膜形成速度定义为Yμm/min时，满足下列表达式(3)：
Y＜0.2.X ……(3)
其中，A是沟渠(14)的宽度，B沟渠(14)的深度。
4.根据权利要求1至3中任何一项的制造半导体衬底的方法，其中类卤基气体是氯化氢、氯气、氟化物、三氟化氯、氟化氢、和溴化氢中的任何一种。
5.根据权利要求1至4的一个的半导体衬底的制造方法，其中源气体是硅烷、乙硅烷、二氯甲硅烷、三氯硅烷、和四氯化硅的任何一个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005293086 | 2005-10-06 | ||
| JP2005293086A JP4865290B2 (ja) | 2005-10-06 | 2005-10-06 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1945796A true CN1945796A (zh) | 2007-04-11 |
| CN100555573C CN100555573C (zh) | 2009-10-28 |
Family
ID=37887241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101375804A Active CN100555573C (zh) | 2005-10-06 | 2006-09-29 | 半导体衬底的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7364980B2 (zh) |
| JP (1) | JP4865290B2 (zh) |
| KR (1) | KR100788539B1 (zh) |
| CN (1) | CN100555573C (zh) |
| DE (1) | DE102006047169A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN102303844A (zh) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
| CN102468133A (zh) * | 2010-11-15 | 2012-05-23 | 上海华虹Nec电子有限公司 | 一种具有沟槽的半导体结构的形成方法 |
| CN103094107A (zh) * | 2011-10-28 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种深沟槽的硅外延填充方法 |
| CN107808861A (zh) * | 2016-09-09 | 2018-03-16 | 瑞萨电子株式会社 | 半导体装置以及制造半导体装置的方法 |
| CN109075039A (zh) * | 2016-04-20 | 2018-12-21 | 信越半导体株式会社 | 外延晶片的制造方法 |
| CN110896027A (zh) * | 2019-12-05 | 2020-03-20 | 中国科学院微电子研究所 | 一种半导体器件纳米线及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7943463B2 (en) * | 2009-04-02 | 2011-05-17 | Micron Technology, Inc. | Methods of semiconductor processing involving forming doped polysilicon on undoped polysilicon |
| JP5702622B2 (ja) * | 2011-02-14 | 2015-04-15 | 株式会社Sumco | トレンチ埋め込みエピタキシャル成長条件の最適化方法 |
| CN103094067B (zh) | 2011-10-31 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
| JP6142496B2 (ja) * | 2012-10-12 | 2017-06-07 | 富士電機株式会社 | 半導体装置の製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| JP3973395B2 (ja) | 2001-10-16 | 2007-09-12 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| JP2003218037A (ja) * | 2002-01-21 | 2003-07-31 | Denso Corp | 半導体基板の製造方法 |
| JP3918565B2 (ja) * | 2002-01-21 | 2007-05-23 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3915984B2 (ja) * | 2003-06-17 | 2007-05-16 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
-
2005
- 2005-10-06 JP JP2005293086A patent/JP4865290B2/ja active Active
-
2006
- 2006-09-29 CN CNB2006101375804A patent/CN100555573C/zh active Active
- 2006-10-02 KR KR1020060097111A patent/KR100788539B1/ko active IP Right Grant
- 2006-10-05 DE DE102006047169A patent/DE102006047169A1/de not_active Ceased
- 2006-10-06 US US11/539,441 patent/US7364980B2/en active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102468133A (zh) * | 2010-11-15 | 2012-05-23 | 上海华虹Nec电子有限公司 | 一种具有沟槽的半导体结构的形成方法 |
| CN102184883A (zh) * | 2011-04-08 | 2011-09-14 | 上海先进半导体制造股份有限公司 | 超结结构的深沟槽填充方法 |
| CN102303844A (zh) * | 2011-08-15 | 2012-01-04 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
| CN102303844B (zh) * | 2011-08-15 | 2014-07-09 | 上海先进半导体制造股份有限公司 | Mems器件及其形成方法 |
| CN103094107A (zh) * | 2011-10-28 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种深沟槽的硅外延填充方法 |
| CN103094107B (zh) * | 2011-10-28 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 一种深沟槽的硅外延填充方法 |
| CN109075039A (zh) * | 2016-04-20 | 2018-12-21 | 信越半导体株式会社 | 外延晶片的制造方法 |
| CN107808861A (zh) * | 2016-09-09 | 2018-03-16 | 瑞萨电子株式会社 | 半导体装置以及制造半导体装置的方法 |
| CN107808861B (zh) * | 2016-09-09 | 2023-06-27 | 瑞萨电子株式会社 | 半导体装置以及制造半导体装置的方法 |
| CN110896027A (zh) * | 2019-12-05 | 2020-03-20 | 中国科学院微电子研究所 | 一种半导体器件纳米线及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102006047169A1 (de) | 2007-04-12 |
| KR100788539B1 (ko) | 2007-12-26 |
| KR20070038889A (ko) | 2007-04-11 |
| JP2007103746A (ja) | 2007-04-19 |
| JP4865290B2 (ja) | 2012-02-01 |
| US7364980B2 (en) | 2008-04-29 |
| US20070082455A1 (en) | 2007-04-12 |
| CN100555573C (zh) | 2009-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1945796A (zh) | 半导体衬底的制造方法 | |
| KR100950232B1 (ko) | 반도체 기판의 제조 방법 | |
| CN101060132A (zh) | 半导体器件及其制造方法 | |
| CN1139997C (zh) | 光电器件及其制造方法 | |
| JP5015440B2 (ja) | 半導体基板の製造方法 | |
| CN1288761C (zh) | 固体成像器件的制造方法 | |
| CN1822392A (zh) | 半导体器件 | |
| CN1196188C (zh) | 半导体器件的制造方法 | |
| CN101069264A (zh) | 具有选择性气体供应的选择性外延制程 | |
| CN1897289A (zh) | 图像传感器及其制造方法 | |
| CN1205674C (zh) | 异质结场效应晶体管 | |
| CN1285127C (zh) | 薄膜半导体器件及其制造该器件的方法 | |
| CN1738056A (zh) | 晶体管及其制造方法 | |
| US20170098694A1 (en) | Sic epitaxial wafer, manufacturing apparatus of a sic epitaxial wafer, fabrication method of a sic epitaxial wafer, and semiconductor device | |
| JP2007103747A (ja) | 半導体基板の製造方法 | |
| CN1893016A (zh) | 使用固相外延法形成半导体器件接触的方法 | |
| CN1866538A (zh) | 半导体衬底及其制造方法 | |
| CN1855492A (zh) | 半导体装置及其制造方法 | |
| CN1237620C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN101075560A (zh) | 半导体装置的制造方法 | |
| CN1697154A (zh) | 具有沟道隔离的半导体器件的制造方法 | |
| CN1489181A (zh) | 半导体装置的制造方法 | |
| CN1540742A (zh) | 半导体装置及其制造方法 | |
| CN1806313A (zh) | 制造硅外延晶片的方法和硅外延晶片 | |
| JP2012169391A (ja) | トレンチ埋め込みエピタキシャル成長条件の最適化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SHENGGAO CO., LTD. Free format text: FORMER NAME: CO., LTD.SUMCO |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Tokyo, Japan Co-patentee after: Denso Co., Ltd. Patentee after: Sheng Gao Limited by Share Ltd Address before: Tokyo, Japan Co-patentee before: Denso Co., Ltd. Patentee before: Good luck in the company |