CN103094107A - 一种深沟槽的硅外延填充方法 - Google Patents

一种深沟槽的硅外延填充方法 Download PDF

Info

Publication number
CN103094107A
CN103094107A CN2011103325618A CN201110332561A CN103094107A CN 103094107 A CN103094107 A CN 103094107A CN 2011103325618 A CN2011103325618 A CN 2011103325618A CN 201110332561 A CN201110332561 A CN 201110332561A CN 103094107 A CN103094107 A CN 103094107A
Authority
CN
China
Prior art keywords
silicon epitaxy
silicon
groove
hard mask
deep trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103325618A
Other languages
English (en)
Other versions
CN103094107B (zh
Inventor
刘继全
季伟
肖胜安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110332561.8A priority Critical patent/CN103094107B/zh
Publication of CN103094107A publication Critical patent/CN103094107A/zh
Application granted granted Critical
Publication of CN103094107B publication Critical patent/CN103094107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种深沟槽的硅外延填充方法，包括如下步骤：步骤1，在硅衬底上生长N型硅外延层；步骤2，采用硬掩膜的干法刻蚀在N型硅外延层上形成沟槽，沟槽刻蚀后沟槽顶部有硬掩膜；步骤3，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体在沟槽内进行第一硅外延生长，形成第一P型硅外延层；步骤4，采用硅烷、氢气和掺杂气体的混合气体在N型硅外延层上的硬掩膜上和第一P型硅外延层上进行生长，在第一P型硅外延层上形成第二P型硅外延层，在硬掩膜上形成多晶硅或非晶硅。本发明能解决深沟槽填充CMP研磨无法精确控制的问题，且提高了深沟槽硅外延填充的生产效率。

Description

一种深沟槽的硅外延填充方法
技术领域
本发明属于半导体集成电路制造工艺，具体涉及一种深沟槽的填充方法，尤其涉及一种深沟槽的硅外延填充方法。
背景技术
在传统MOSFET(金属-氧化层-半导体-场效晶体管)中，击穿电压随耗尽层(外延层)电阻率的降低而迅速下降，而通态电阻主要有外延层的电阻率来决定，二者是相互矛盾的，即如果要比较高的击穿电压，则通态电阻也会很高；如果要通态电阻低，则击穿电压也会很低。
在超级结MOSFET中，利用交替设置的n型漂移区和p型分割区构成漂移区。将每一个p型分割区设置在相邻的n型漂移区之间以形成p-n结。当MOSFET处于导通状态，漂移电流流经n型漂移区。相反，如果MOSFET处于截止状态，耗尽层从n型漂移区和p型分割区之间的每一个p-n结扩展到n型漂移区中。在这种情况下，由于通过从p型分割区的纵向两侧横向扩展耗尽区的最外端可以加速耗尽，所以将p型分割区同时耗尽。因此，MOSFET的击穿电压变高。此外，通过增加n型漂移区的杂质浓度可以降低MOSFET的导通电阻。
虽然超级结相对传统MOSFET具有较大的优势，但其制造工艺比较困难，主要是交替排列的p型和n形区形成困难，目前有两种主要的形成方法，一是多次外延法，即多次外延形成n漂移区。另一种方法为在N型硅衬底上生长N型厚外延层，然后在厚外延层上刻蚀深沟槽，最后用P型硅外延层填充沟槽，再用CMP(化学机械研磨)方法对沟槽顶部进行平坦化。第一种方法工艺实现较第二种容易，但成本较高；第二种方法工艺难度比较大，特别是深沟槽的硅外延填充，如何保证沟槽填充的质量同时要保持沟槽填充时间不要过长，是该工艺的主要难点。外延填充一般采用含氯的硅源气体和卤化氢的混合气体在沟槽内部生长，沟槽表面有掩模如SiO2，使其在沟槽表面不生长。由于SiO2上无硅生长，CMP只能按时间研磨，因无法保证机台的正常偏差，所以HM(Hard mask，硬掩膜，如SiO2)阻挡层容易被过磨以致损伤下面的外延层。
发明内容
本发明要解决的技术问题是提供一种深沟槽的硅外延填充方法，以解决深沟槽填充CMP研磨无法精确控制的问题。
为解决上述技术问题，本发明提供一种深沟槽的硅外延填充方法，其特征在于，包括如下步骤：
步骤1，在硅衬底上生长N型硅外延层；
步骤2，采用硬掩膜的干法刻蚀在N型硅外延层上形成沟槽，沟槽刻蚀后沟槽顶部有硬掩膜；
步骤3，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体在沟槽内进行第一硅外延生长，形成第一P型硅外延层；
步骤4，采用硅烷、氢气和掺杂气体的混合气体在N型硅外延层上的硬掩膜上和第一P型硅外延层上进行生长，在第一P型硅外延层上形成第二P型硅外延层，在硬掩膜上形成多晶硅或非晶硅。
在步骤2中，所述硬掩膜采用氧化物、氮化物或碳化物。
优选地，在步骤3中，所述含氯的硅源气体为SiCL4，SiHCL3，SiH2Cl2或SiH3Cl；所述卤化物气体为HF，HCL，CL2或F2；所述掺杂气体为B2H6。
在步骤3中，由于卤化物气体在沟槽顶部的刻蚀速率快，在沟槽底部的刻蚀速率慢，所以硅源气体和卤化物的混合气体在沟槽底部生长速率快，在沟槽顶部生长速率慢，即沟槽内进行第一硅外延生长是呈V字形向上生长。
优选地，在步骤4中，所述掺杂气体是B2H6。
优选地，在步骤4中，所述硅烷流量为100-1000sccm，所述氢气流量为10-1OOslm，所述生长温度为900-1100℃，生长压力为20-760Torr。
在步骤3和步骤4之间增加如下步骤：采用卤化氢气体对沟槽进行回刻，以扩大沟槽开口。优选地，所述卤化氢气体流量为0.1-5slm，温度为800-1150℃，压力为20-760Torr，刻蚀时间为5-600秒，回刻到V字形沟槽开口的最大宽度(d)＞V字形沟槽开口的深度(h)为止。
和现有技术相比，本发明具有以下有益效果：本发明在被完全填充或接近完全填充时，更改外延生长工艺，在HM表面生长多晶硅或非晶硅层，这样后续CMP就可以用终点控制法(即磨到HM时为研磨速率突然下降时为终点)来控制研磨量，以解决深沟槽填充CMP研磨无法精确控制的问题。此外，如图10所示，本发明方法中第二生长步骤(在第一P型硅外延层5上生长第二P型硅外延层6，在硬掩膜4上生长多晶硅或非晶硅7，见图4和图9)的生长速率要明显大于第一生长步骤(在沟槽内进行第一硅外延生长，形成第一P型硅外延层5，见图3和图7)的生长速率，可见本发明方法可以提高深沟槽硅外延填充的生产效率。
附图说明
图1是本发明实施例1的步骤1完成后的示意图。
图2是本发明实施例1的步骤2完成后的示意图。
图3是本发明实施例1的步骤3完成后的示意图。
图4是本发明实施例1的步骤4完成后的示意图。
图5是本发明实施例2的步骤1完成后的示意图。
图6是本发明实施例2的步骤2完成后的示意图。
图7是本发明实施例2的步骤3完成后的示意图。
图8是本发明实施例2的步骤4完成后的示意图。
图9是本发明实施例2的步骤5完成后的示意图。
图10是本发明方法中硅外延生长速率的示意图。
图11是本发明实施例1和实施例2的步骤3中硅源气体和卤化物的混合气体的沟槽填充方式示意图。
图中附图标记说明：
1是硅衬底，2是N型硅外延层，3是沟槽，4是硬掩膜，5是第一P型硅外延层，6是第二P型硅外延层，7是多晶硅或非晶硅，d是V字形沟槽开口的最大宽度，h是V字形沟槽开口的深度。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例1：
如图1-图4所示，本发明实施例1的一种深沟槽的硅外延填充方法，其制造流程为：
1.如图1所示，在硅衬底1上生长N型硅外延层2；
2.如图2所示，在N型硅外延层2上形成沟槽3，采用以氧化物、氮化物或碳化物为硬掩膜4(Hard mask)的干法刻蚀以形成沟槽3，沟槽3刻蚀后沟槽3顶部有硬掩膜4；
3.如图3所示，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体(含氯的硅源气体为SiCL4，SiHCL3，SiH2Cl2或SiH3Cl；卤化物气体为HF，HCL，CL2或F2；掺杂气体为B2H6)在沟槽内进行第一硅外延生长，形成第一P型硅外延层5；由于卤化物气体在沟槽顶部的刻蚀速率快，在沟槽底部的刻蚀速率慢，所以硅源气体和卤化物的混合气体在沟槽底部生长速率快，在沟槽顶部生长速率慢，即沟槽填充是呈V字形向上生长，见图11。为了保持沟槽填充效果，该步生长工艺采用含氯的硅源气体和卤化物气体以及氢气，掺杂气体的混合气体在沟槽内部生长，这样可以防止沟槽顶部的过快生长(因为氯原子对硅有刻蚀作用，硅烷无氯原子，采用含氯的硅源气体，可以防止沟槽顶部的过快生长)。
4.如图4所示，采用硅烷(SiH4)、氢气和掺杂气体的混合气体(掺杂气体为B2H6)在N型硅外延层2上的硬掩膜4上和第一P型硅外延层5上进行生长，在第一P型硅外延层5上形成第二P型硅外延层6，在硬掩膜4上形成多晶硅或非晶硅7，非晶硅又称无定形硅，是单质硅的一种形态。其中，硅烷流量为100-1000sccm，氢气流量为10-100slm，温度为900-1100℃，压力为20-760Torr。该步骤用SiH4，不用含氯的硅源气体的原因是：因氯原子在硬掩膜上对硅原子有迁移效果，因此含氯的硅源气体在硬掩膜成膜困难且非常不均匀，不利于CMP的控制。
实施例2：
如图5-图9所示，本发明实施例2的一种深沟槽的硅外延填充方法，其制造流程为：
1.如图5所示，在硅衬底1上生长N型硅外延层2；
2.如图6所示，在N型硅外延层2上形成沟槽3，采用以氧化物、氮化物或碳化物为硬掩膜4(Hard mask)的干法刻蚀以形成沟槽3，沟槽3刻蚀后沟槽3顶部有硬掩膜4；
3.如图7所示，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体(含氯的硅源气体为SiCL4，SiHCL3，SiH2C12或SiH3Cl；卤化物气体为HF，HCL，CL2或F2；掺杂气体为B2H6)在沟槽内进行第一硅外延生长，形成第一P型硅外延层5；由于卤化物气体在沟槽顶部的刻蚀速率快，在沟槽底部的刻蚀速率慢，所以硅源气体和卤化物的混合气体在沟槽底部生长速率快，在沟槽顶部生长速率慢，即沟槽填充是呈V字形向上生长，见图11。为了保持沟槽填充效果，该步生长工艺采用含氯的硅源气体和卤化物气体以及氢气，掺杂气体的混合气体在沟槽内部生长，这样可以防止沟槽顶部的过快生长(因为氯原子对硅有刻蚀作用，硅烷无氯原子，采用含氯的硅源气体，可以防止沟槽顶部的过快生长)。
4.如图8所示，采用卤化氢气体对沟槽进行回刻，以扩大沟槽开口；该步骤是实施例1中没有的，即属于本发明方法可选择的步骤；卤化氢气体流量为0.1-5slm，温度为800-1150℃，压力为20-760Torr，刻蚀时间为5-600秒，回刻到V字形沟槽开口的最大宽度d＞V字形沟槽开口的深度h为止(见图8)。
5.如图9所示，采用硅烷(SiH4)、氢气和掺杂气体的混合气体(掺杂气体为B2H6)在N型硅外延层2上的硬掩膜4上和第一P型硅外延层5上进行生长，在第一P型硅外延层5上形成第二P型硅外延层6，在硬掩膜4上形成多晶硅或非晶硅7。其中，硅烷流量为100-1000sccm，氢气流量为10-100slm，温度为900-1100℃，压力为20-760Torr。该步骤用SiH4，不用含氯的硅源气体的原因是：因氯原子在硬掩膜上对硅原子有迁移效果，因此含氯的硅源气体在硬掩膜成膜困难且非常不均匀，不利于CMP的控制。

Claims (8)

1.一种深沟槽的硅外延填充方法，其特征在于，包括如下步骤：
步骤1，在硅衬底上生长N型硅外延层；
步骤2，采用硬掩膜的干法刻蚀在N型硅外延层上形成沟槽，沟槽刻蚀后沟槽顶部有硬掩膜；
步骤3，采用含氯的硅源气体、卤化物气体、氢气以及掺杂气体的混合气体在沟槽内进行第一硅外延生长，形成第一P型硅外延层；
步骤4，采用硅烷、氢气和掺杂气体的混合气体在N型硅外延层上的硬掩膜上和第一P型硅外延层上进行生长，在第一P型硅外延层上形成第二P型硅外延层，在硬掩膜上形成多晶硅或非晶硅。
2.如权利要求1所述的深沟槽的硅外延填充方法，其特征在于，在步骤2中，所述硬掩膜采用氧化物、氮化物或碳化物。
3.如权利要求1所述的深沟槽的硅外延填充方法，其特征在于，在步骤3中，所述含氯的硅源气体为SiCL4，SiHCL3，SiH2Cl2或SiH3Cl；所述卤化物气体为HF，HCL，CL2或F2；所述掺杂气体为B2H6。
4.如权利要求1或3所述的深沟槽的硅外延填充方法，其特征在于，在步骤3中，由于卤化物气体在沟槽顶部的刻蚀速率快，在沟槽底部的刻蚀速率慢，所以硅源气体和卤化物的混合气体在沟槽底部生长速率快，在沟槽顶部生长速率慢，即沟槽内进行第一硅外延生长是呈V字形向上生长。
5.如权利要求1所述的深沟槽的硅外延填充方法，其特征在于，在步骤4中，所述掺杂气体为B2H6。
6.如权利要求1或5所述的深沟槽的硅外延填充方法，其特征在于，在步骤4中，所述硅烷流量为100-1000sccm，所述氢气流量为10-100slm，所述生长温度为900-1100℃，生长压力为20-760Torr。
7.如权利要求1所述的深沟槽的硅外延填充方法，其特征在于，在步骤3和步骤4之间增加如下步骤：采用卤化氢气体对沟槽进行回刻，以扩大沟槽开口。
8.如权利要求7所述的深沟槽的硅外延填充方法，其特征在于，所述卤化氢气体流量为0.1-5slm，温度为800-1150℃，压力为20-760Torr，刻蚀时间为5-600秒，回刻到V字形沟槽开口的最大宽度(d)＞V字形沟槽开口的深度(h)为止。
CN201110332561.8A 2011-10-28 2011-10-28 一种深沟槽的硅外延填充方法 Active CN103094107B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110332561.8A CN103094107B (zh) 2011-10-28 2011-10-28 一种深沟槽的硅外延填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110332561.8A CN103094107B (zh) 2011-10-28 2011-10-28 一种深沟槽的硅外延填充方法

Publications (2)

Publication Number Publication Date
CN103094107A true CN103094107A (zh) 2013-05-08
CN103094107B CN103094107B (zh) 2016-06-08

Family

ID=48206535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332561.8A Active CN103094107B (zh) 2011-10-28 2011-10-28 一种深沟槽的硅外延填充方法

Country Status (1)

Country Link
CN (1) CN103094107B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403267A (zh) * 2020-04-23 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽外延填充方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法
CN1945796A (zh) * 2005-10-06 2007-04-11 株式会社上睦可 半导体衬底的制造方法
CN1949461A (zh) * 2005-09-29 2007-04-18 株式会社电装 用于制造半导体器件的方法以及外延生长装置
US20100044785A1 (en) * 2008-01-15 2010-02-25 Murphy James J High aspect ratio trench structures with void-free fill material
JP4539052B2 (ja) * 2003-08-06 2010-09-08 富士電機システムズ株式会社 半導体基板の製造方法
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN102184883A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 超结结构的深沟槽填充方法
CN102468133A (zh) * 2010-11-15 2012-05-23 上海华虹Nec电子有限公司 一种具有沟槽的半导体结构的形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495294B1 (en) * 1999-10-28 2002-12-17 Denso Corporation Method for manufacturing semiconductor substrate having an epitaxial film in the trench
JP4539052B2 (ja) * 2003-08-06 2010-09-08 富士電機システムズ株式会社 半導体基板の製造方法
CN1691284A (zh) * 2004-03-31 2005-11-02 株式会社电装 半导体器件的制造方法
CN1949461A (zh) * 2005-09-29 2007-04-18 株式会社电装 用于制造半导体器件的方法以及外延生长装置
CN1945796A (zh) * 2005-10-06 2007-04-11 株式会社上睦可 半导体衬底的制造方法
US20100044785A1 (en) * 2008-01-15 2010-02-25 Murphy James J High aspect ratio trench structures with void-free fill material
CN101872724A (zh) * 2009-04-24 2010-10-27 上海华虹Nec电子有限公司 超级结mosfet的制作方法
CN102468133A (zh) * 2010-11-15 2012-05-23 上海华虹Nec电子有限公司 一种具有沟槽的半导体结构的形成方法
CN102184883A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 超结结构的深沟槽填充方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111403267A (zh) * 2020-04-23 2020-07-10 上海华虹宏力半导体制造有限公司 沟槽外延填充方法

Also Published As

Publication number Publication date
CN103094107B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN102169853B (zh) 集成电路结构的形成方法
CN106920776B (zh) 鳍式晶体管的形成方法
JP5217257B2 (ja) 半導体装置およびその製造方法
US9608117B2 (en) Semiconductor devices including a finFET
CN109326561B (zh) 鳍式场效晶体管的制造方法
CN102983171B (zh) 垂直无结环栅mosfet器件的结构及其制造方法
WO2016022260A1 (en) A method of modifying epitaxial growth shape on source drain area of transistor
CN102254827B (zh) 制造超结半导体器件的方法
CN102362336B (zh) 半导体衬底、半导体装置以及半导体衬底的制造方法
CN104576389A (zh) 鳍式场效应管及其制作方法
US20110169081A1 (en) Semiconductor device and method for manufacturing the same
CN105849905A (zh) 高迁移率晶体管
US9035377B2 (en) Semiconductor device
CN103035511A (zh) 制作无阻挡层的高压器件的零层光刻标记的方法
CN103000534B (zh) 沟槽式p型金属氧化物半导体功率晶体管制造方法
CN102468176B (zh) 超级结器件制造纵向区的方法
CN108538911A (zh) 优化的l型隧穿场效应晶体管及其制备方法
CN108831927A (zh) 超结金属氧化物半导体场效应晶体管及其制造方法
CN103094107A (zh) 一种深沟槽的硅外延填充方法
CN103730355B (zh) 一种超结结构的制造方法
CN101859699A (zh) 多晶硅淀积工艺
CN103545350B (zh) 一种横向高压器件漂移区的制造方法
CN107611080A (zh) 沟槽的外延填充方法
JP4304034B2 (ja) 超接合半導体素子の製造方法
CN207353256U (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant