CN103545350B - 一种横向高压器件漂移区的制造方法 - Google Patents

一种横向高压器件漂移区的制造方法 Download PDF

Info

Publication number
CN103545350B
CN103545350B CN201310526919.XA CN201310526919A CN103545350B CN 103545350 B CN103545350 B CN 103545350B CN 201310526919 A CN201310526919 A CN 201310526919A CN 103545350 B CN103545350 B CN 103545350B
Authority
CN
China
Prior art keywords
drift region
type impurity
bar
deep trouth
voltage device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310526919.XA
Other languages
English (en)
Other versions
CN103545350A (zh
Inventor
乔明
章文通
薛腾飞
祁娇娇
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201310526919.XA priority Critical patent/CN103545350B/zh
Publication of CN103545350A publication Critical patent/CN103545350A/zh
Application granted granted Critical
Publication of CN103545350B publication Critical patent/CN103545350B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及半导体技术，具体的说是涉及一种用于横向高压器件漂移区的耐压结构的工艺制造方法。本发明所述的制造方法主要步骤为：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。本发明的有益效果为，缓解了器件比导通电阻与耐压的矛盾关系，并且介质槽形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻。本发明尤其适用于横向高压器件漂移区的制造。

Description

一种横向高压器件漂移区的制造方法
技术领域
本发明涉及半导体技术，具体的说是涉及一种用于横向高压器件漂移区的耐压结构的工艺制造方法。
背景技术
传统功率器件为实现高击穿电压需要应用较长且掺杂浓度较低的漂移区，这将增大器件面积，导致器件的比导通电阻增大。为了缩短器件的漂移区长度，通过槽氧化层耐压来缩短漂移区的长度，进而降低器件的比导通电阻，在2013年的ISPSD会议上发表的“Ultra-lowSpecificOn-resistanceSOIHighVoltageTrenchLDMOSwithDielectricFieldEnhancementBasedonENBULFConcept”，该文提出了一种加入N型条和P型条的槽型漂移区结构。在反向偏压下，P条和N条提供的正负电荷增强了介质槽中的电通量密度，使得介质槽电场增强从而提高器件耐压，同时该结构垂直方向上类超结结构也能提高器件纵向耐压，而且该结构在器件表面使用临济击穿电场更高的介质槽承担器件耐压，从而这种结构在漂移区内引入P条和N条减小版图面积，缓解了器件比导通电阻与耐压的矛盾关系；另一方面，P型掺杂条辅助耗尽，增大器件的漂移区浓度从而降低器件比导通电阻。同时，利用一般的掺杂工艺无法得到高深宽比的P型条和N型条状结构。
发明内容
本发明所要解决的，就是针对上述问题，提出一种可以制造横向高压器件漂移区的耐压结构的工艺方法。
本发明解决上述技术问题所采用的技术方案是：一种横向高压器件漂移区的制造方法，其特征在于，包括以下步骤：
第一步：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；
第二步：在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；
第三步：在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。
具体的，每一步中进行刻蚀前均在横向高压器件漂移区上生长刻蚀阻挡层，所述刻蚀阻挡层为光刻胶或氧化层。
具体的，所述第一步中对第一深槽进行填充并形成第一导电类型杂质条的具体方法为：
通过外延生长对第一深槽进行填充，并在外延生长的同时掺杂第一杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分。
具体的，所述第二步中对第二深槽进行填充并形成第二导电类型杂质条的具体方法为：
通过外延生长对第二深槽进行填充，并在外延生长的同时掺杂第二杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分。
具体的，所述第三步中在第三深槽中填充介质形成介质槽为通过淀积法或氧化法填充氧化物形成介质槽，再利用平坦化工艺去除在生长介质过程中漂移区上产生的多余部分。
具体的，所述第一杂质为P型杂质，第一导电类型杂质条为P型杂质条，第二杂质为N型杂质，第二导电类型杂质条为N型杂质条。
具体的，所述第一杂质为N型杂质，第一导电类型杂质条为N型杂质条，第二杂质为P型杂质，第二导电类型杂质条为P型杂质条。
本发明的有益效果为，缓解了器件比导通电阻与耐压的矛盾关系，并且介质槽形成折叠漂移区，可缩小有源区面积，能够显著降低比导通电阻；在工艺上，实现了利用传统掺杂或者注入技术无法得到的本发明提出的PN条状耐压结构的工艺制造，同时制造过程中可以通过控制介质槽的深宽比，漂移区长度，N（P）型条的掺杂剂量，以及漂移区的浓度来控制器件的耐压；利用本发明所述的工艺，最高可实现BV=684V的耐压结构的制造。
附图说明
图1是横向高压器件的耐压结构示意图；
图2是本发明的先进行N型条掺杂的工艺流程图；
图3是本发明的先进行P型条掺杂的工艺流程图；
图4是本发明的工艺流程中完成第一次深槽刻蚀后的漂移区结构示意图；
图5是本发明的工艺流程中完成N型条外延掺杂后的漂移区结构示意图；
图6是本发明的工艺流程中完成N型条外延掺杂并进行第一次平坦化后的漂移区结构示意图；
图7是本发明的工艺流程中完成第二次深槽刻蚀后的漂移区结构示意图；
图8是本发明的工艺流程中完成P型条外延掺杂后的漂移区结构示意图；
图9是本发明的工艺流程中完成P型条外延掺杂并进行第二次平坦化后的漂移区结构示意图；
图10是本发明的工艺流程中完成第三次深槽刻蚀后的漂移区结构示意图；
图11是本发明的工艺流程中形成介质槽后的漂移区结构示意图；
图12是本发明的工艺流程中形成介质槽后并进行第三次平坦化后的漂移区结构示意图；
图13是耐压684V器件的等势分布图；
图14是耐压684V器件的掺杂浓度分布图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
本发明通过在漂移区利用刻蚀技术得到所需要深宽的条形槽后，外延掺杂得到PN条结构，在PN条之间加入特定宽度的介质槽，介质槽的深度与PN条保持一致，采用淀积或者氧化技术填充氧化物介质槽，从而得到可以制造横向高压器件漂移区的耐压结构。在制造过程中通过改变介质槽宽度，漂移区长度和掺杂剂量进而改变PN条浓度分布，可以得到具有不同击穿电压的耐压结构。
如图1所示，横向高压器件漂移区的耐压结构包括介质槽4，漂移区1，位于介质槽两侧是N型条掺杂2和P型掺杂条3。P型掺杂条3和N型漂移区形成类似超结结构。刻蚀工艺的阻挡层可以是介质层或者光刻胶以及两者的组合。在P型条和N型条之间引入介质槽是为了降低比导通电阻，缓解器件比导通电阻与耐压的矛盾关系。其中衬底5可以在体硅上也可以用于SOI器件。
如图2所示，为本发明的工艺流程示意图，本发明的制造过程中主要的工艺步骤为：深槽刻蚀、P型杂质外延填充、平坦化、深槽刻蚀、N型杂质外延填充、平坦化、深槽刻蚀、形成介质槽、平坦化，其中每次深槽刻蚀之前需要生长刻蚀阻挡层，该阻挡层可以是光刻胶，也可以是氧化层，视刻蚀工艺而定。
如图3所示，为本发明的另一种工艺流程的示意图，与上述图2的流程相同，不同的是N（P）型条的掺杂顺序与图2相反。
下面以图2的工艺流程为例介绍主要的工艺步骤：
第一步：刻蚀产生P型条所需的深槽，槽深根据需要确定，1是漂移区，在漂移区深槽刻蚀得到如图4所示的槽型区域；
第二步：利用硅的外延生长对深槽进行填充，填充过程中，边外延边掺杂P型杂质确保得到均匀或者不均匀的P型杂质条，如图5所示；
第三步：利用平坦化工艺去掉漂移区1上的外延掺杂多余部分，得到P型掺杂条3，如图6所示；
第四步：刻蚀填充N型掺杂条所需的深槽，槽深根据所需要的耐压确定，刻蚀得到如图7所示的深槽；
第五步：利用硅的外延生长对深槽进行填充，类似P型杂质条的填充，填充过程中，边外延边掺杂得到均匀或者不均匀的N型杂质条，如图8所示；
第六步：利用平坦化工艺去掉漂移区1上的外延掺杂多余部分，得到N型掺杂条2，如图9所示；
第七步：刻蚀填充介质所需的深槽，介质槽深宽根据所需要的耐压确定，保证介质槽同时和N型条以及P型条接触，如图10所示。
第八步：用淀积法或者氧化法填充氧化物介质槽，该过程中可以采取方法进行优化，保证填充介质层不会产生缺陷和界面开裂，如图11所示；
第九步：利用平坦化工艺去除生长介质产生的漂移区上的多余部分就得到了所需的耐压结构，如图12所示。
利用本发明所述的方法可得最高耐压为684V的耐压器件，其介质槽4宽度为9μm，漂移区1的掺杂浓度为2.5E15cm-3，N型掺杂条2浓度9E15cm-3，P型掺杂条3浓度为3.6E16cm-3，等势分布图如图13所示，浓度分布图如图14所示。

Claims (5)

1.一种横向高压器件漂移区的制造方法，其特征在于，包括以下步骤：
第一步：在横向高压器件漂移区上刻蚀出第一深槽，对第一深槽进行填充并形成第一导电类型杂质条；具体方法为：通过外延生长对第一深槽进行填充，并在外延生长的同时掺杂第一杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分；
第二步：在横向高压器件漂移区上刻蚀出第二深槽，对第二深槽进行填充并形成第二导电类型杂质条；
第三步：在横向高压器件漂移区上刻蚀出第三深槽，在第三深槽中填充介质形成介质槽，介质槽的两侧分别与第一导电类型杂质条和第二导电类型杂质条连接。
2.根据权利要求1所述的一种横向高压器件漂移区的制造方法，其特征在于，所述第二步中对第二深槽进行填充并形成第二导电类型杂质条的具体方法为：
通过外延生长对第二深槽进行填充，并在外延生长的同时掺杂第二杂质，再利用平坦化工艺去除漂移区上外延掺杂多余部分。
3.根据权利要求2所述的一种横向高压器件漂移区的制造方法，其特征在于，所述第三步中在第三深槽中填充介质形成介质槽为通过淀积法或氧化法填充氧化物形成介质槽，再利用平坦化工艺去除在生长介质过程中漂移区上产生的多余部分。
4.根据权利要求3所述的一种横向高压器件漂移区的制造方法，其特征在于，所述第一杂质为P型杂质，第一导电类型杂质条为P型杂质条，第二杂质为N型杂质，第二导电类型杂质条为N型杂质条。
5.根据权利要求3所述的一种横向高压器件漂移区的制造方法，其特征在于，所述第一杂质为N型杂质，第一导电类型杂质条为N型杂质条，第二杂质为P型杂质，第二导电类型杂质条为P型杂质条。
CN201310526919.XA 2013-10-30 2013-10-30 一种横向高压器件漂移区的制造方法 Expired - Fee Related CN103545350B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310526919.XA CN103545350B (zh) 2013-10-30 2013-10-30 一种横向高压器件漂移区的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310526919.XA CN103545350B (zh) 2013-10-30 2013-10-30 一种横向高压器件漂移区的制造方法

Publications (2)

Publication Number Publication Date
CN103545350A CN103545350A (zh) 2014-01-29
CN103545350B true CN103545350B (zh) 2016-04-06

Family

ID=49968632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310526919.XA Expired - Fee Related CN103545350B (zh) 2013-10-30 2013-10-30 一种横向高压器件漂移区的制造方法

Country Status (1)

Country Link
CN (1) CN103545350B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104218088B (zh) * 2014-07-14 2017-09-29 桂林电子科技大学 基于折叠漂移区的soi耐压结构及功率器件
CN111524798B (zh) * 2020-04-03 2022-05-03 电子科技大学 一种具有纵向线性变掺杂的深槽横向耐压区的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN103050540A (zh) * 2012-12-20 2013-04-17 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101645458A (zh) * 2008-08-08 2010-02-10 索尼株式会社 半导体器件和制造半导体器件的方法
CN103050540A (zh) * 2012-12-20 2013-04-17 电子科技大学 使用高介电常数槽结构的低比导通电阻的横向功率器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ultra-low specific on-resistance SOI high voltage trench LDMOS with dielectric field enhancement based on ENBULF concept;Wentong Zhang等;《Power Semiconductor Devices and ICs (ISPSD), 2013 25th International Symposium on》;20130530;329-332 *

Also Published As

Publication number Publication date
CN103545350A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
CN107316899B (zh) 半超结器件及其制造方法
CN101872724A (zh) 超级结mosfet的制作方法
CN102420251A (zh) 一种具有非均匀浮岛结构的vdmos器件
CN104347715B (zh) 包括边缘端接的半导体器件
CN106356401A (zh) 一种功率半导体器件的场限环终端结构
CN103779399A (zh) 一种具有超结结构的半导体器件
CN111969043A (zh) 高压三维耗尽超结ldmos器件及其制造方法
CN103715237B (zh) 半导体装置以及半导体装置的制造方法
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN105895533A (zh) 超结结构的制造方法
CN106024915A (zh) 一种超级结肖特基二极管
CN104409334A (zh) 一种超结器件的制备方法
CN104851915A (zh) 槽栅型化合物半导体功率vdmos器件及提高其击穿电压的方法
CN103545350B (zh) 一种横向高压器件漂移区的制造方法
CN104253050B (zh) 一种槽型横向mosfet器件的制造方法
CN110047930A (zh) Vdmos器件
CN105304693A (zh) 一种ldmos器件的制造方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN103730355B (zh) 一种超结结构的制造方法
CN106158922A (zh) 一种超结半导体器件的外延片及其制作方法
CN105097921A (zh) 一种vdmos晶体管结构及其制作方法
CN104617139B (zh) Ldmos器件及制造方法
CN102376533A (zh) 交替排列的p型和n型半导体薄层结构的制作方法及器件
CN205564757U (zh) 一种超低功耗半导体功率器件
CN104299992A (zh) 一种横向沟槽绝缘栅双极型晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160406

Termination date: 20191030

CF01 Termination of patent right due to non-payment of annual fee