CN104576389A - 鳍式场效应管及其制作方法 - Google Patents

鳍式场效应管及其制作方法 Download PDF

Info

Publication number
CN104576389A
CN104576389A CN201310479801.6A CN201310479801A CN104576389A CN 104576389 A CN104576389 A CN 104576389A CN 201310479801 A CN201310479801 A CN 201310479801A CN 104576389 A CN104576389 A CN 104576389A
Authority
CN
China
Prior art keywords
epitaxial loayer
fin
source
epitaxial
drain area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310479801.6A
Other languages
English (en)
Other versions
CN104576389B (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310479801.6A priority Critical patent/CN104576389B/zh
Priority to US14/503,348 priority patent/US9257538B2/en
Publication of CN104576389A publication Critical patent/CN104576389A/zh
Application granted granted Critical
Publication of CN104576389B publication Critical patent/CN104576389B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本申请公开了一种鳍式场效应管及其制作方法。其中,鳍式场效应管包括形成在半导体衬底上的介质层和鳍片、栅极结构及设置在鳍片上的外延层,外延层包括:在源漏区沟槽内沉积的第一外延层,第一外延层为碳掺杂浓度小于4W/O的硅层;在第一外延层上沉积的第二外延层,第二外延层为势垒金属层;在所第二外延层上沉积的第三外延层,第三外延层为金属层。应用本申请的技术方案,外延层在生长的过程中不会形成矩形的轮廓,外延层横向衍生的距离比较短,克服了现有技术中外延层之间距离过缩减的技术问题。

Description

鳍式场效应管及其制作方法
技术领域
本申请涉及半导体制造技术,具体而言,涉及一种鳍式场效应管及其制作方法。
背景技术
随着半导体技术的发展,半导体器件的性能稳步提高。从结构上来看,半导体器件也由单栅半导体器件发展为多栅半导体器件。目前,鳍式场效应晶体管(Fin field-effect transistors;Fin FETs)作为多栅半导体器件的代表被广泛使用。
图1示出了现有鳍式场效应管的立体结构示意图。如图1所示,现有鳍式场效应管包括半导体衬底10’,在半导体衬底10’上形成有突出的鳍片14’,介质层11’覆盖半导体衬底10’表面以及鳍片14’的一部分侧壁;栅极结构横跨在鳍片14’上,该栅极结构包括栅电极12’和位于栅电极12’两侧的栅电极间隙壁13’。
与平面晶体管相似,可在鳍式场效应晶体管的鳍片14’上的源极区与漏极区形成源极与漏极。然而,由于鳍式场效应晶体管的鳍片通常很窄,因此会发生电流聚焦(current crowding)现象。此外,要在较窄的鳍片源极/漏极上放置接触插塞很困难。为了解决鳍片体积较窄的问题,现有技术采用外延工艺在鳍片上形成了外延半导体层,从而增加了鳍片的体积。
然而,利用外延工艺增加鳍片体积的制作方法存在一些缺点,下面将结合图2进一步说明现有制作工艺存在的缺点。图2所示结构是在图1的基础上生长了外延层后的鳍式场效应晶体管结构示意图,是图1垂直于A-A方向的结构示意图。其中,外延层22’生长在鳍片14’的源漏区上。与传统的平面晶体管相比较,鳍式场效应晶体管的源漏区为鳍片14’的一部分,其体积并未被浅沟槽隔离区(shallow trench isolation;STI)局限,可根据半导体器件设计需要调整源漏区的体积。但由于外延层22’通常是由纯硅形成,这样在(111)结晶面上的生长率小于其他结晶面,外延层22’会横向延伸,并形成多个面8’(facet),这会造成相邻的鳍片上所生长的外延层之间的横向距离过度地减小。再者,如图3所示,由于相邻的鳍片上所生长的外延层之间的横向距离过度地减小,相邻的鳍片14’上所生长的外延层22’的融合也会造成不希望的空隙30’产生。
发明内容
本申请旨在提供一种鳍式场效应管及其制作方法,以解决现有技术中生长在鳍片上外延层的外表面会产生矩形(或近似矩形)的轮廓而造成的相邻鳍片上所生长的外延层之间距离过缩减的技术问题。
本申请提供的鳍式场效应管的制作方法,包括S101,在半导体衬底上形成鳍片,并在鳍片上形成栅极结构;S102,在鳍片上形成源漏区,并对源漏区进行刻蚀形成源漏区沟槽;S103,在源漏区沟槽内沉积第一外延层,第一外延层为碳掺杂浓度小于4W/O的硅层;S104,在第一外延层上沉积第二外延层,第二外延层为势垒金属层;以及S105,在第二外延层上沉积第三外延层,第三外延层为金属层。
本申请提供的鳍式场效应管,包括形成在半导体衬底上的介质层和鳍片、栅极结构及设置在鳍片上的外延层,外延层包括:在源漏区沟槽内沉积的第一外延层,第一外延层为碳掺杂浓度小于4W/O的硅层;在第一外延层上沉积的第二外延层,第二外延层为势垒金属层;在所第二外延层上沉积的第三外延层,第三外延层为金属层。
应用本申请的技术方案,外延层由碳掺杂浓度小于4W/O的硅形成的第一外延层、势垒金属形成的第二外延层和金属形成的第三外延层组成,由于鳍片上设置有源漏区沟槽,且与该源漏区沟槽直接接触的第一外延层的碳含量浓度较低,而设置在第一外延层上的第二外延层为势垒金属层,势垒金属层上又沉积有金属层,这样外延层在生长的过程中就不会形成多个面,也就不会形成矩形的轮廓,外延层横向衍生的距离比较短,相邻的外延层就不会粘在一起,从而克服了现有技术中生长在鳍片上外延层的外表面会产生矩形(或近似矩形)的轮廓而造成的相邻鳍片上所生长的外延层之间距离过缩减的技术问题。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施方式及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了现有鳍式场效应管的局部立体结构示意图;
图2示出了垂直于图1A-A方向的鳍式场效应管剖面结构示意图;
图3示出了相邻鳍片垂直于A-A方向的鳍式场效应管剖面结构示意图;
图4示出了本申请实施方式所提供的鳍式场效应管制作方法的流程示意图;
图5示出了鳍片源漏区刻蚀形成源漏区沟槽的剖面结构示意图(沿图1中的A-A方向);
图6示出了在图5的源漏区沟槽中形成第一外延层后的剖面结构示意图;
图7示出了在图6中的第一外延层上形成第二外延层后的剖面结构示意图;
图8示出了在图7中的第二外延层上形成第三外延层后的剖面结构示意图;以及
图9示出了根据图8的结构垂直于A-A方向的剖面结构示意图。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施方式及实施方式中的特征可以相互组合。下面将参考附图并结合实施方式来详细说明本申请。
为了便于描述,在这里可以使用空间相对术语,如“在……之上”、“在……上方”、“上面的”等,用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是,空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如,如果附图中的器件被倒置,则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而,示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位(旋转90度或处于其他方位),并且对这里所使用的空间相对描述作出相应解释。
从背景技术的介绍可以看出,现有鳍式场效应管存在相邻鳍片上所生长的外延层之间的横向距离过度减小的技术问题,所以本申请提出了一种鳍式场效应管制作方法,该制作方法的流程示意图如图4所示。
该鳍式场效应管的制作方法,包括S101,在半导体衬底上形成鳍片,并在鳍片上形成栅极结构;S102,在鳍片上形成源漏区,并对源漏区进行刻蚀形成源漏区沟槽;S103,在源漏区沟槽内沉积第一外延层,第一外延层为碳掺杂浓度小于4W/O的硅层;S104,在第一外延层上沉积第二外延层,第二外延层为势垒金属层;以及S105,在第二外延层上沉积第三外延层,第三外延层为金属层。应用本申请的技术方案,外延层不同于现有外延层的设置,由碳掺杂浓度小于4W/O的硅形成的第一外延层和、势垒金属形成的第二外延层组成和金属形成的第三外延层,由于鳍片上设置有源漏区沟槽,这样外延层可以有效地加压于源漏区沟槽,改善鳍式场效应管的性能;,且与该源漏区沟槽直接接触的第一外延层的碳含量浓度较低,而设置在第一外延层上的第二外延层为势垒金属层,势垒金属层上又沉积有金属层,破坏了硅原先规则的晶型结构,这样外延层在生长的过程中就不会形成多个面,也就不会形成矩形轮廓,外延层横向衍生的距离比较短,相邻的外延层就不会粘在一起,从而克服了现有技术中生长在鳍片上外延层的矩形(或近似矩形)轮廓而造成的相邻鳍片上所生长的外延层之间距离过度缩减的技术问题。即使由于相邻的鳍片之间间距很小时,外延层粘结在一起,由于势垒金属层及金属层的存在,应力强,其效果也将比现有技术中的好些。另外,由于第一外延层的碳含量浓度较低,这样也有利于外延层与鳍片的良好结合。
下面将结合附图5-9进一步说明本申请提供的鳍式场效应管制作方法。
执行步骤S101,在半导体衬底上形成鳍片,并在衬底上形成介质层以及栅极结构。
本申请的鳍式场效应管立体结构可以采用如图1中所示的结构。在半导体衬底上形成有突出的鳍片,鳍片可以是通过对半导体衬底刻蚀后得到的,当然,也可以借由衬底的顶端外延生长形成,介质层覆盖在半导体衬底的表面以及鳍片的侧壁的一部分;栅极结构横跨在鳍片上,覆盖鳍片的顶部和侧壁,栅极结构包括栅电极和位于栅电极两侧的栅电极间隙壁。其中,半导体衬底可以为硅衬底,半导体衬底内可以掺杂p型或n型掺杂物。在本申请的实施方式中,半导体衬底为n型掺杂半导体,掺杂物为P、As或Sb,通常,而言第V族(即N型)的掺杂剂均可以应用到本申请中。介质层覆盖在半导体衬底的表面以及鳍片的侧壁的一部分,此处的介质可以形成浅沟槽隔离区(shallow trench isolation;STI),其材料可以为氧化硅、氮化硅、低介电常数材料、或其组合,低介电常数材料可以为氟化硅玻璃、碳掺杂的氧化硅、黑金刚石、干凝胶、气凝胶等。该处介电层的形成可以采用化学气相沉积、高密度等离子体化学气相沉积等工艺形成。鳍片上的源漏区通常是采用离子注入的方法形成,在本申请的一种实施方式中,以氟化硼作为注入剂,注入的角度可以为0~15度,注入的剂量可以为2E14~3E15/cm3,注入能量可以为1.0KeV~5.0KeV,对于更多常规技术细节将不再赘述。
执行步骤S102,在鳍片的源漏区进行刻蚀形成源漏区沟槽。
图5示出了根据本申请实施方式的在形成有栅极结构的鳍片源漏区刻蚀形成源漏区沟槽的剖面结构示意图(沿图1中的A-A方向)。在本申请的实施方式中,源漏区沟槽是采用干法刻蚀的方法在鳍片14源漏区形成的。其中,刻蚀气体可以为HBr/Cl2/O2/He,气压为1mT至1000mT,功率为50W至1000W,偏电压为100V至500V,HBr的气流速度为10sccm至500sccm,Cl2的气流速度为0sccm至500sccm,O2的气流速度为0sccm至100sccm,He的气流速度为0sccm至1000sccm。因为,上述方法已经被本领域技术人员所公知,其常用或变形均在本申请保护的范围内,在此不再赘述。完成上述步骤后,即得到了如图5所示结构,在栅极结构两侧的鳍片源漏区形成有源漏区沟槽。本领域技术人员可以根据鳍型场效应管的设计尺寸调整源漏区沟槽需要刻蚀的深度和在鳍片水平延伸方向上的长度,在本实施方式中,源漏区沟槽的深度为45~55nm,优选为48-52nm,更优选为50nm;源漏区沟槽在鳍片水平延伸方向上的长度为20~30nm,优选为22-26nm,更优选为25nm。
执行步骤S103,在源漏区沟槽内沉积第一外延层,且该第一外延层是碳掺杂浓度小于4W/O的硅层。
图6示出了在图5的源漏区沟槽中形成第一外延层后的剖面结构示意图。在本申请的实施方式中,在源漏区沟槽内形成第一外延层23,第一外延层23为碳掺杂浓度小于4W/O的硅。该第一外延层23可以通过化学气相沉积法形成,通过调整含硅气体和含碳气体的分压调整形成的第一外延层中碳的含量;也可以先通过化学气相沉积法形成硅层,然后通过离子注入的方式在硅层中注入碳形成。此第一外延层的厚度较薄,例如大于0nm小于5nm,优选地,3nm。在第一外延层23的形成过程中,可在工艺气体(含硅气体和含碳气体)中加入蚀刻气体,例如HCl气体,以使第一外延层23选择性地在鳍片14上生长,但不会在栅极结构及介质层11上生长。
本申请中的第一外延层可根据如下工艺在现有的工艺腔中制备:
执行外延生长工艺的适宜温度取决于用于沉积含硅和碳材料的特定前驱物,工艺腔的温度可保持在250℃~1000℃的温度下,具体的温度本领域技术人员可根据实际情况确定。工艺腔通常可保持在约0.1~200Torr的压力下,该压力在沉积步骤期间可能波动,但是一般恒定。
沉积气体至少包含硅源、载气和碳源。在可选实施方式中,沉积气体可包括至少一种刻蚀剂,诸如氯化氢或氯气。
通常以在约5~500sccm的范围内,例如,10~300sccm的速度,并特别地50~200sccm的速度,更特别地从100sccm的速度将硅源提供到工艺腔中。在沉积含硅和碳的沉积气体中有用的硅源包括,但不限于,硅烷、卤化硅烷和有机硅烷。硅烷包括甲硅烷和具有经验式SixH(2x+2)的较高级硅烷,诸如乙硅烷、丙硅烷和丁硅烷等。卤化硅烷包括具有经验式X’ySixH(2x+2-y),其中,X’=F、Cl、Br或I,诸如六氯乙硅烷、四氯硅烷、二氯硅烷和三氯硅烷。有机硅烷包括具有经验式RySixH(2x+2-y)的化合物,其中,R=甲基、乙基、丙基或丁基,诸如甲基硅烷、二甲基硅烷、乙基硅烷、甲基乙硅烷、二甲基乙硅烷和六甲基乙硅烷。
硅源通常与载气一起输送到工艺腔中,载气具有约1~100slm的流速,例如从5~75slm的流速,以及特别地10~50slm的流速,例如25slm的流速。载气可包括氮气、氢气、氩、氦及其组合。惰性载气是优选地并包括氮气、氩、氦及其组合。载气可基于在外延工艺期间所用的前驱体和/或工艺温度来选择。
与硅源和载气一起提供到工艺腔以形成诸如硅碳材料的碳源,通常以0.1~20sccm的范围内,例如,0.5~10sccm的速度,并特别地1~5sccm的速度,更特别地2sccm的速度将硅源提供到工艺腔中。用于沉积含硅和碳化合物的碳源包括,但是不限于,有机硅烷、烷基、烯烃,以及乙基、丙基和丁基的炔。该碳源包括甲基硅烷、二甲基硅烷、乙基硅烷、甲烷、乙烯、乙炔、丙烷、丙烯、丁炔等。
执行步骤S104,在第一外延层23上沉积第二外延层24,第二外延层24为势垒金属层。
图7示出了在图6中的第一外延层上形成第二外延层后的剖面结构示意图。在本申请的实施方式中,在第一外延层23上形成第二外延层24,第二外延层为势垒金属层。该第二外延层24可以通过化学气相沉积法或原子层沉积法形成。势垒金属层可以是由金属氮化物形成,该金属氮化物包括氮化钨、氮化钛、氮化钽、氮化铝等,优选为氮化钨。在第二外延层24的形成过程中,可在工艺气体中加入蚀刻气体,例如HCl气体,以使第二外延层24选择性地在第一外延层23上生长,但不会在栅极结构及介质层11上生长。
在本申请的实施例中,氮化钨层通过化学气相沉积法形成。该化学气相沉积中使用的前驱体气体包括:WF6(六氟化钨),H2(氢气),N2(氮气),反应式为:WF6+H2+N2→WN+HF,WF6的流量为3~10sccm,N2的流量为50~200sccm,其中,反应开始阶段N2的流量大于反应结束阶段N2的流量。在本实施方式中,N2的流量逐渐变小,呈线性变化。H2的流量为100~1000sccm,而且在本实施方式中,使用的气体还包括Ar(氩)气,其流量为300~1000sccm。反应腔内的气压为3~5Torr,射频功率为200~500W,反应腔内的温度为400~500℃,反应时间为5~15秒。在本申请的其他实施方式中,前驱体气体还可以是WF6和NF3。此第二外延层的厚度较薄,例如0~3nm,优选地,2nm。
执行步骤S105,在第二外延层24上沉积第三外延层25,第三外延层25为势垒金属层。
图8示出了在图7中的第二外延层上形成第三外延层后的剖面结构示意图。在本申请的实施方式中,在第二外延层24上形成第三外延层25,第三外延层为金属层。该第三外延层25可以通过化学气相沉积法或原子层沉积法形成。金属层可以是由钨、铝或铜等制作,优选为钨。该金属层的沉积方法采用本领域的常规方法即可,由于该方法已经公知,在此不再赘述。第三外延层的厚度较厚,例如45~55nm,优选地,50nm。在第三外延层25的形成过程中,可在工艺气体中加入蚀刻气体,例如HCl气体,以使第三外延层25选择性地在第二外延层24上生长,但不会在栅极结构及介质层11上生长。
通过上述步骤S101至S105得到了一种鳍式场效应管,鳍式场效应管的鳍片上的外延层具有近椭圆形,外形弧线为曲线,这中外延层完全不同于现有近矩形的外延层。下面将结合图9具体描述本申请所提供的鳍式场效应管剖面结构示意图。
图9示出了根据图8的结构垂直于A-A方向的剖面结构示意图。外延层由碳掺杂浓度小于4W/O的硅形成的第一外延层和、势垒金属形成的第二外延层和金属形成的第三外延层组成,由于鳍片上设置有源漏区沟槽,且与该源漏区沟槽直接接触的第一外延层的碳含量浓度较低,而设置在第一外延层上的第二外延层为势垒金属层,势垒金属层上又沉积有金属层,这样外延层在生长的过程中就不会形成多个面,如图9所示,也就不会形成矩形轮廓,其外形轮廓近似于半椭圆形,外延层横向生长的距离比较短,相邻的外延层就不会生长在一起,从而克服了相邻鳍片上所生长的外延层之间距离过度缩减的技术问题。
综上,应用本申请的技术方案,外延层由碳掺杂浓度小于4W/O的硅形成的第一外延层和、势垒金属形成的第二外延层和金属形成的第三外延层组成,由于鳍片上设置有源漏区沟槽,且与该源漏区沟槽直接接触的第一外延层的碳含量浓度较低,而设置在第一外延层上的第二外延层势垒金属层,势垒金属层上又沉积有金属层,这样外延层在生长的过程中就不会形成多个面,也就不会形成矩形的轮廓,外延层横向衍生的距离比较短,相邻的外延层就不会粘在一起,从而克服了现有技术中生长在鳍片上外延层的外表面会产生矩形(或近似矩形)的轮廓而造成的相邻鳍片上所生长的外延层之间距离过缩减的技术问题。
以上所述仅为本申请的优选实施方式而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (17)

1.一种鳍式场效应管的制作方法,所述制作方法包括:
S101,在半导体衬底上形成鳍片,并在所述鳍片上形成栅极结构;
S102,在所述鳍片上形成源漏区,并对所述源漏区进行刻蚀形成源漏区沟槽;
S103,在所述源漏区沟槽内沉积第一外延层,所述第一外延层为碳掺杂浓度小于4W/O的硅层;
S104,在所述第一外延层上沉积第二外延层,所述第二外延层为势垒金属层;以及
S105,在所述第二外延层上沉积第三外延层,所述第三外延层为金属层。
2.根据权利要求1所述的制作方法,其特征在于,所述第一外延层的厚度大于0nm小于5nm。
3.根据权利要求1所述的制作方法,其特征在于,所述第二外延层的厚度为大于0nm小于3nm。
4.根据权利要求1所述的制作方法,其特征在于,所述第三外延层的厚度为45~55nm。
5.根据权利要求1所述的制作方法,其特征在于,所述势垒金属层的材质为金属氮化物,所述金属氮化物包括氮化钨。
6.根据权利要求5所述的制作方法,其特征在于,所述势垒金属层是通过以WF6、NF3为前驱体通过化学气相沉积法或原子层沉积法形成。
7.根据权利要求1所述的制作方法,其特征在于,金属层的材质为钨。
8.根据权利要求1所述的制作方法,其特征在于,所述源漏区沟槽的深度为45~55nm。
9.根据权利要求1所述的制作方法,其特征在于,所述源漏区沟槽在鳍片水平延伸方向上的长度为20~30nm。
10.一种鳍式场效应管,包括形成在半导体衬底上的介质层和鳍片、栅极结构及设置在所述鳍片上的外延层,其特征在于,所述外延层包括:
第一外延层,设置在鳍片的源漏区沟槽内,所述第一外延层为碳掺杂浓度小于4W/O的硅层;
第二外延层,设置在所述第一外延层上,所述第二外延层为势垒金属层;以及
第三外延层,设置在所述第二外延层上,所述第三外延层为金属层。
11.根据权利要求10所述的鳍式场效应管,其特征在于,所述第一外延层的厚度大于0nm小于5nm。
12.根据权利要求10所述的鳍式场效应管,其特征在于,所述第二外延层的厚度为大于0nm小于3nm。
13.根据权利要求10所述的鳍式场效应管,其特征在于,所述第三外延层的厚度为45~55nm。
14.根据权利要求10所述的鳍式场效应管,其特征在于,所述势垒金属层的材质为金属氮化物,所述金属氮化物包括氮化钨。
15.根据权利要求10所述的鳍式场效应管,其特征在于,金属层的材质为钨。
16.根据权利要求10所述的鳍式场效应管,其特征在于,所述源漏区沟槽的深度为45~55nm。
17.根据权利要求10所述的鳍式场效应管,其特征在于,所述源漏区沟槽在鳍片水平延伸方向上的长度为20~30nm。
CN201310479801.6A 2013-10-14 2013-10-14 鳍式场效应管及其制作方法 Active CN104576389B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310479801.6A CN104576389B (zh) 2013-10-14 2013-10-14 鳍式场效应管及其制作方法
US14/503,348 US9257538B2 (en) 2013-10-14 2014-09-30 Fin-type field effect transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310479801.6A CN104576389B (zh) 2013-10-14 2013-10-14 鳍式场效应管及其制作方法

Publications (2)

Publication Number Publication Date
CN104576389A true CN104576389A (zh) 2015-04-29
CN104576389B CN104576389B (zh) 2017-11-21

Family

ID=52808959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310479801.6A Active CN104576389B (zh) 2013-10-14 2013-10-14 鳍式场效应管及其制作方法

Country Status (2)

Country Link
US (1) US9257538B2 (zh)
CN (1) CN104576389B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591436A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN107785261A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8900958B2 (en) * 2012-12-19 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxial formation mechanisms of source and drain regions
CN104576389B (zh) * 2013-10-14 2017-11-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其制作方法
US9837537B2 (en) * 2014-02-17 2017-12-05 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
US9312388B2 (en) * 2014-05-01 2016-04-12 Globalfoundries Inc. Methods of forming epitaxial semiconductor material in trenches located above the source and drain regions of a semiconductor device
US9991384B2 (en) * 2015-01-15 2018-06-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including fin structures and manufacturing method thereof
US9773906B2 (en) * 2015-04-28 2017-09-26 Samsung Electronics Co., Ltd. Relaxed semiconductor layers with reduced defects and methods of forming the same
US9666581B2 (en) 2015-08-21 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with source/drain structure and method of fabrication thereof
US9679763B1 (en) 2015-11-20 2017-06-13 International Business Machines Corporation Silicon-on-insulator fin field-effect transistor device formed on a bulk substrate
US9911849B2 (en) 2015-12-03 2018-03-06 International Business Machines Corporation Transistor and method of forming same
US9537011B1 (en) 2015-12-14 2017-01-03 International Business Machines Corporation Partially dielectric isolated fin-shaped field effect transistor (FinFET)
US10115808B2 (en) * 2016-11-29 2018-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. finFET device and methods of forming
US10453943B2 (en) * 2016-11-29 2019-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. FETS and methods of forming FETS
CN109920735A (zh) * 2017-12-12 2019-06-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108733940B (zh) * 2018-05-28 2023-05-05 复旦大学 一种高性能硅基椭圆栅隧穿场效应晶体管
KR20210024367A (ko) * 2019-08-23 2021-03-05 삼성전자주식회사 반도체 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US20070161170A1 (en) * 2005-12-16 2007-07-12 Orlowski Marius K Transistor with immersed contacts and methods of forming thereof
US20110233679A1 (en) * 2010-03-25 2011-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including finfets and methods for forming the same
US20120211807A1 (en) * 2007-10-15 2012-08-23 Taiwan Semiconductor Manufacturing Comapny, Ltd. System and Method for Source/Drain Contact Processing
US20130113027A1 (en) * 2011-11-09 2013-05-09 Wen-Tai Chiang Metal Oxide Semiconductor Transistor and Manufacturing Method Thereof
CN103311124A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093468B2 (en) * 2013-03-13 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric cyclic depositon and etch process for epitaxial formation mechanisms of source and drain regions
US9048317B2 (en) * 2013-07-31 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure of semiconductor device
US9006805B2 (en) * 2013-08-07 2015-04-14 United Microelectronics Corp. Semiconductor device
CN104576389B (zh) * 2013-10-14 2017-11-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其制作方法
US9401415B2 (en) * 2014-02-14 2016-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device and method for forming the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060202266A1 (en) * 2005-03-14 2006-09-14 Marko Radosavljevic Field effect transistor with metal source/drain regions
US20070161170A1 (en) * 2005-12-16 2007-07-12 Orlowski Marius K Transistor with immersed contacts and methods of forming thereof
US20120211807A1 (en) * 2007-10-15 2012-08-23 Taiwan Semiconductor Manufacturing Comapny, Ltd. System and Method for Source/Drain Contact Processing
US20110233679A1 (en) * 2010-03-25 2011-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including finfets and methods for forming the same
US20130113027A1 (en) * 2011-11-09 2013-05-09 Wen-Tai Chiang Metal Oxide Semiconductor Transistor and Manufacturing Method Thereof
CN103311124A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 半导体器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107591436A (zh) * 2016-07-07 2018-01-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN107785261A (zh) * 2016-08-26 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
US9257538B2 (en) 2016-02-09
CN104576389B (zh) 2017-11-21
US20150102393A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
CN104576389B (zh) 鳍式场效应管及其制作方法
US20210159339A1 (en) Semiconductor device having doped epitaxial region and its methods of fabrication
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
US9805942B2 (en) Method of modifying epitaxial growth shape on source drain area of transistor
US9190471B2 (en) Semiconductor structure having a source and a drain with reverse facets
CN101593680B (zh) 使用选择沉积工艺制造mosfet器件的方法
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US10276688B2 (en) Selective process for source and drain formation
US7759213B2 (en) Pattern independent Si:C selective epitaxy
JP5636203B2 (ja) 半導体基板、半導体装置及び半導体基板の製造方法
US10256322B2 (en) Co-doping process for n-MOS source drain application
CN108305875A (zh) 使用用于源极/漏极限域的间隔物的半导体器件的制作方法
CN104576388B (zh) 鳍式场效应管及其制作方法
TWI705488B (zh) 用於n型金氧半導體源極汲極應用的共摻雜處理
CN106856191B (zh) 半导体结构及其形成方法
US20170148636A1 (en) Method for modifying epitaxial growth shape
US20230223257A1 (en) Methods of epitaxially growing boron-containing structures
CN106960792A (zh) Nmos晶体管及其形成方法
TW202414540A (zh) 形成p型摻雜矽鍺層之方法、使用此方法形成源極區及汲極區中之一或多者的方法、包含使用此方法形成源極區及汲極區中之一或多者的結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant