TWI705488B - 用於n型金氧半導體源極汲極應用的共摻雜處理 - Google Patents

用於n型金氧半導體源極汲極應用的共摻雜處理 Download PDF

Info

Publication number
TWI705488B
TWI705488B TW108109336A TW108109336A TWI705488B TW I705488 B TWI705488 B TW I705488B TW 108109336 A TW108109336 A TW 108109336A TW 108109336 A TW108109336 A TW 108109336A TW I705488 B TWI705488 B TW I705488B
Authority
TW
Taiwan
Prior art keywords
epitaxial
substrate
layer
single crystal
precursor
Prior art date
Application number
TW108109336A
Other languages
English (en)
Other versions
TW201946124A (zh
Inventor
鮑新宇
葉祉淵
華 仲
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/926,921 external-priority patent/US10256322B2/en
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW201946124A publication Critical patent/TW201946124A/zh
Application granted granted Critical
Publication of TWI705488B publication Critical patent/TWI705488B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一種包括使用選擇性磊晶成長形成的Si:As源極與汲極延伸和Si:As或Si:P源極與汲極特徵的裝置及形成此裝置的方法。藉由同時的膜形成與膜蝕刻沉積本文用於源極與汲極延伸和源極與汲極特徵的磊晶層，其中以相較於沉積在基板的非單晶區位上的沉積材料的較慢速率蝕刻單晶層上的已沉積材料。因此，磊晶層沉積在單晶表面上，而一層不沉積在相同基底材料(諸如，矽)的非單晶表面上。

Description

用於N型金氧半導體源極汲極應用的共摻雜處理
本發明的具體例大體上關於半導體製造處理與裝置的領域，更明確地，係關於用於基板上源極與汲極延伸之磊晶成長的方法及使用那些方法形成的裝置。
可靠地生產次半微米及更小的特徵對於半導體裝置之次世代的超大型積體電路(VLSI)與極大型積體電路(ULSI)是關鍵技術挑戰中的一種。隨著電路技術極限的推進，使用VLSI與ULSI技術製造的積體電路的縮減尺寸已在處理能力上提出額外要求。
由於電路密度增加以用於次世代裝置，諸如通孔、溝槽、觸點、閘極結構及其他特徵的互連的寬度減少至22 nm或更小尺寸，而在之間的介電材料的尺寸同樣地縮減。在能夠製造次世代裝置與結構的一方法學中，使用半導體裝置特徵的三維(3D)堆疊。尤其是，場效電晶體(其中基板的下方矽向上地或向外地投射成為延長的臺面或「鰭片」(鰭式場效電晶體，FinFET))通常被用於作為半導體裝置中的3D結構。藉由將電晶體佈置成三維而非習知的二維，更大數量的電晶體可座落在給定尺寸的積體電路(IC)裝置中且彼此非常靠近地定位。
FinFET裝置通常包括具有剖面中高深寬比的半導體鰭片，用於電晶體的通道及源極和汲極特徵形成在半導體鰭片上方。閘極電極形成在鰭片的一部分上方，以利用通道及源極與汲極特徵的增加之表面面積的優點以生產更快速、更可靠及控制更佳的半導體電晶體裝置。FinFET的進一步優點包括降低短通道效應並相較於覆蓋相同基板面積的等效二維電晶體結構允許更高的電流在其中流動。
通常，在N型金氧半導體(nMOS)處理流程以形成FinFET中，仿真閘極形成在鰭片上方，而在源極與汲極延伸形成在仿真閘極之下的鰭片側壁上與在從鰭片的兩側延伸之基板的相鄰表面上之前，側壁間隔物形成在仿真閘極的側壁上方。在典型處理中，藉由摻雜鰭片與相鄰矽基板表面的矽而形成源極與汲極延伸，此摻雜係藉由使用傾斜佈植束之離子佈植以進入鰭片側部，鰭片側部被間隔物及/或仿真閘極所遮蔽。在這些3D結構中，在同時地克服由間隔物及/或仿真閘極的存在致使的遮蔽，難以使用傾斜束並仍產生摻雜成分的相對均勻之濃度。側壁間隔物遮蔽鰭片的側壁之上部分，並因此發生具有朝向鰭片的頂部相較於在鰭片的基底處之較低摻雜物濃度的佈植摻雜物物種的非均勻濃度，造成不一致的電晶體效能。對於具有7 nm或更小厚度的鰭片，離子佈植的源極與汲極延伸具有非均勻摻雜輪廓濃度，其致使較低開啟電流及較高關閉漏電流，較低開啟電流係藉由創造出不期望的較短未摻雜通道長度，較高關閉漏電流使得即使當無電壓施加於閘極的通道處於不期望的開啟狀態。
因此，本領域中需要FINFET或其他三維裝置的均勻濃度、及/或可預測濃度、源極和汲極延伸的摻雜。
本文所述具體例大體上關於半導體裝置及製造半導體裝置的方法。
在一具體例中，提供一種在基板的單晶表面上或單晶表面上的特徵上選擇性形成輕度摻雜的矽砷(Si：As)磊晶層，接著在輕度摻雜的矽砷(Si：As)磊晶層上選擇性沉積高度摻雜的Si：As磊晶層或高度摻雜的磷矽(Si：P)磊晶層的方法。在此方法中，具有單晶表面和多晶及/或非晶表面兩者的基板被載入處理腔室並被加熱至期望的處理溫度。含有鹵化矽前驅物、砷前驅物、及載體氣體的氣體流動進入處理腔室，且加熱的基板被暴露於此氣體。此氣體與僅在整合至基板或座落於基板上之暴露的單晶表面上輕度摻雜的Si：As磊晶層反應並選擇性「成長」(即，藉由沉積處理而磊晶形成)輕度摻雜的Si：As磊晶層，而基板的暴露的多晶及/或非晶表面保持暴露，即在其上未被沉積。然後高度摻雜的Si：As或Si：P磊晶層被選擇性「成長」，即藉由在輕度摻雜的磊晶Si：As層上的沉積處理而磊晶地形成。
在另一具體例中，3D FinFET CMOS(互補式金氧半導體)裝置中的源極與汲極延伸及源極與汲極特徵由摻雜的磊晶層形成。在此具體例中，一或多個淺溝槽隔離(STI)區界定基板的主動區或基板上的主動區。未摻雜的單晶特徵座落在主動區內的基板上或整合地提供作為主動區內的基板。輕度摻雜的Si：As磊晶層沉積(成長)在基板的主動區內的單晶表面上，且因此在未摻雜的單晶特徵上。高度摻雜的Si：As或Si：P磊晶層接著沉積(成長)在輕度摻雜的Si：As磊晶層上。
在另一具體例中，沉積層的方法包括加熱在處理腔室中的基板至處理溫度，基板具有一或多個單晶表面及一或多個非單晶表面，流動處理氣體進入處理腔室，處理氣體包含鹵化矽前驅物、砷前驅物、及碳前驅物，及選擇性沉積磊晶Si:As:C層於一或多個單晶表面上。在某些具體例中，磊晶Si:As:C層包含磊晶Si:As與磊晶Si:As:C子層的組合。
在另一具體例中，形成裝置的方法包括在處理腔室中加熱基板至處理溫度，基板具有安置在基板上的一或多個特徵，基板與一或多個特徵至少具有單晶表面與非晶表面，流動氣體進入處理腔室，氣體包含鹵化矽烷、砷前驅物、及碳前驅物，及選擇性沉積磊晶Si:As:C層於單晶表面上。在某些具體例中，磊晶Si:As:C層包含磊晶Si:As與磊晶Si:As:C子層的組合。
在另一具體例中，半導體裝置包括基板，一或多個淺溝槽隔離區界定基板上的主動區，一或多個淺溝槽隔離區的每一者包含介電材料，未摻雜單晶特徵安置在基板上之主動區中，及第一磊晶矽層。第一磊晶矽層包括水平部分與垂直部分，水平部分座落於基板上，垂直部分正交於水平部分並鄰接未摻雜單晶特徵。水平部分具有第一端與第二端，第一端鄰近一或多個淺溝槽隔離區的一者，第二端鄰接未摻雜單晶特徵。第一端在從基板的一距離處具有第一砷濃度與第一碳濃度。垂直部分具有第三端與第四端，第三端鄰接水平部分的第二端，第四端在第三端的遠端處。第四端在從水平部分的一距離處具有第二砷濃度與第二碳濃度。在此，第一砷濃度與第二砷濃度具有小於約10%的變動，及第一碳濃度與第二碳濃度具有小於約10%的變動。在某些具體例中，半導體裝置進一步包括第一磊晶矽層上的第二磊晶矽層。在某些具體例中，第一磊晶矽層的水平部分在未摻雜單晶特徵與一或多個淺溝槽隔離區的一者之間的主動區上延伸，並終止鄰接於主動區與一或多個淺溝槽隔離區的一者的界面。在某些具體例中，第二磊晶矽層具有約2 x 1020 cm-3 與約5 x 1021 cm-3 之間的均勻砷濃度。在某些具體例中，第二磊晶矽層具有約2 x 1020 cm-3 與約5 x 1021 cm-3 之間的磷濃度。在某些具體例中，第一磊晶矽層具有約1 x 1020 cm-3 與約4 x 1021 cm-3 之間的砷濃度。在某些具體例中，第一磊晶矽層具有約1 x 1018 cm-3 與約1 x 1021 cm-3 之間的碳濃度。在某些具體例中，基板包含矽與鍺的一者或組合。在某些具體例中，第一磊晶矽層包括Si:As與Si:As:C子層的組合。
在另一具體例中，半導體裝置包括複數個單晶表面，包括基板的單晶表面及從基板的單晶表面延伸的未摻雜特徵、複數個非晶表面，包括安置在基板中的一或多個介電特徵的非晶表面、及一或多個輕度摻雜Si:As:C層，磊晶地形成在複數個單晶表面上。在此，一或多個輕度摻雜Si:As:C層的每一者在鄰近基板的下方單晶表面與未摻雜特徵的表面處具有均勻砷濃度與均勻碳濃度 。在某些具體例中，一或多個輕度摻雜Si:As:C層的每一者包括水平部分與垂直部分，水平部分形成在一或多個介電特徵的一者與未摻雜特徵之間的基板的單晶表面上，垂直部分正交於水平部分並形成在未摻雜特徵上。在某些具體例中，一或多個輕度摻雜Si:As:C層的至少一部分具有約1 x 1020 cm-3 與約4 x 1021 cm-3 之間的砷濃度。在某些具體例中，一或多個輕度摻雜Si:As:C層的至少一部分具有約1 x 1018 cm-3 與約1 x 1021 cm-3 之間的碳濃度。在某些具體例中，半導體裝置進一步包括磊晶地形成在一或多個輕度摻雜Si:As:C層上的一或多個高度摻雜特徵。在某些具體例中，一或多個高度摻雜特徵包括磊晶地形成的Si:As或Si:P特徵或其之組合。在某些具體例中，基板包含矽、鍺、或其之組合。在某些具體例中，一或多個高度摻雜特徵的至少一者具有約2 x 1020 cm-3 與約5 x 1021 cm-3 之間的均勻砷濃度。在某些具體例中，一或多個高度摻雜特徵的至少一者的至少一部分具有約2 x 1020 cm-3 與約5 x 1021 cm-3 之間的均勻磷濃度。在某些具體例中，一或多個輕度摻雜Si:As:C層的每一者共同延伸具有水平及垂直部分。在某些具體例中，一或多個輕度摻雜Si:As:C層的每一者包含Si:As與Si:As:C子層的組合。
在此敘述的具體例大體上關於半導體裝置和製造半導體裝置的方法。更明確地，在此敘述的具體例關於用於作為源極與汲極延伸的砷摻雜矽(Si:As)層的選擇性磊晶沉積(成長)，接著包含Si:As或磷摻雜矽(Si:P)的源極與汲極之選擇性磊晶形成的方法。在此揭示的方法提供用於自對準輕度與高度摻雜矽層的選擇性磊晶沉積(成長)，而不需要用於共同流動、非矽基底矽蝕刻、前驅物。輕度摻雜與高度摻雜矽磊晶層沒有使用離子佈植而提供源極與汲極延伸及源極與汲極的均勻摻雜並在相對低的處理溫度沉積(成長)。在源極與汲極延伸及鰭片的相鄰未摻雜通道之間的界面處之摻雜濃度是急遽變化(abrupt)且無遮蔽效應，使得流動跨越未摻雜通道的電流是一致且可預測的。因為不使用離子佈植以摻雜源極與汲極延伸，鰭片不暴露於離子佈植處理，離子佈植處理會不期望地將鰭片結構轉化成非晶結構及/或損害鰭片。
根據本文所述的具體例沉積(成長)的Si:As磊晶層被用於形成圖案化基板(諸如圖2C所示的基板212)上之自對準源極與汲極延伸及自對準源極與汲極區。使用本文的方法，諸如圖2C中源極與汲極延伸224的Si:As磊晶層藉由在下方單晶表面(諸如基板212的表面或鰭片216的表面)上沉積而能夠形成磊晶膜層的基底材料與來自合適基底材料前驅物與摻雜劑前驅物之摻雜劑的沉積會磊晶地成長，但不沉積基底材料與摻雜劑組成物於非晶表面(諸如一或多個淺溝槽隔離(STI)區214或間隔物222的表面)上或多晶表面(諸如仿真閘極218的表面)上。完成的源極與汲極延伸224及類似地形成之源極與汲極特徵226與228因而當其沉積(成長)時而自對準，因為源極與汲極延伸224形成在基板的單晶主動區上到達單晶主動區與界定主動區的STI區214之間的界面或邊界。再者，根據本文的具體例，在Si:As磊晶層的形成期間沉積在基板212上的任何非磊晶Si:As材料從基板212及/或基板212上的特徵之非單晶表面被同時地或依時地(temporally)選擇地蝕刻。
使用本文具體例之Si:As磊晶層的沉積包含使用鹵化矽前驅物(諸如三氯矽烷(TCS))與砷前驅物(諸如三級丁基砷(tertiarybutyl arsine；TBA))以成長Si:As材料作為基板212的單晶表面上磊晶層。TCS/TBA處理是選擇性的，意指TCS/TBA處理致使Si:As磊晶層沉積(成長)在單晶矽基板表面上，同時防止Si:As層(磊晶的或其他的)永久地形成在非單晶矽基板表面上。在此選擇性Si:As磊晶沉積處理中，形成在基板的非單晶矽表面上之任何矽膜沉積作為多晶及/或非晶膜，且其藉由與致使Si:As沉積之反應的副產物的反應而被同時地蝕刻掉，然而沉積(成長)在基板表面的單晶部分上的Si:As磊晶膜保持在單晶矽基板表面上以形成自對準Si:As磊晶層。此為可能的係因為當非晶與多晶矽及磊晶矽皆暴露至在用以沉積(成長)Si:As磊晶層的前驅物之反應期間產生的鹵素自由基時，非晶與多晶矽的蝕刻速率大於磊晶矽的蝕刻速率。因此，在本文的某些具體例中， TCS/TBA處理是自選擇性的(self-selective)，此意指藉由TCS(相對於另一來源)提供的氯自由基的量足以防止非單晶Si:As膜形成在非單晶表面上。
在本文所述處理中，用以沉積(成長)Si:As磊晶層的鹵化矽前驅物之分子的熱分解(催化)發生在前驅物分子與加熱的基板表面接觸時。表面催化沉積處理產生來自催化前驅物分子的鹵素自由基，及同時地在相同的位置中在基板表面上沉積矽膜的矽自由基。在鹵化矽前驅物的分解發生在基板或基板上特徵之單晶表面上處，磊晶As摻雜矽膜沉積(成長)在單晶表面上快過磊晶As摻雜矽膜藉由產生的鹵素自由基可被蝕刻掉。在分解發生在基板或基板的特徵上之多晶或非晶矽或其他介電表面上處，完成的Si:As膜沉積不會是單晶且分段的鹵素自由基當非單晶As摻雜矽材料一沉積時會蝕刻沉積在這些表面上的完成之非單晶As摻雜矽材料。因為鹵素自由基產生在與產生矽自由基處的相同位置，所以不需要獨立地擴散至基板的期望蝕刻區域，不同於諸如HCl的非矽基底矽蝕刻前驅物被額外地施用以沉積矽膜並選擇性移除其非磊晶部分。因此，在藉由催化分解鹵化矽前驅物之鹵素自由基的原位產生中，在來自前驅物之矽產生的相同位置與時間處，相較於藉由矽沉積前驅物與非矽基底矽蝕刻前驅物(諸如HCl或不含矽的另一鹵素前驅物)的共流動所提供的，容許更均勻的材料層沉積。在藉由本文所述具體例提供的沉積(成長)非磊晶處之同時的此As摻雜矽沉積與蝕刻容許在小表面區域面積上方之表面上均勻厚度的自對準及均勻摻雜Si:As磊晶層的沉積(成長)。例如，本文所述的具體例用於形成在3D結構中FinFET電晶體之矽鰭片之側部上的表面上及鄰接矽鰭片的基板表面上的源極與汲極延伸，且因此沉積均勻厚度與濃度的源極與汲極延伸於懸伸的(overhanging)延伸下方，諸如懸伸的間隔物或仿真閘極下方。
在一具體例中，鹵化矽前驅物是鹵化矽烷，諸如氯化矽烷，諸如一氯甲矽烷(MCS)、二氯矽烷(DCS)、三氯矽烷(TCS)、四氯化矽(STC)、六氯矽乙烷(HCDS)、八氯三矽烷(OCTS)、或前述物的組合。通常，氯化矽烷的熱穩定性隨著矽烷分子中氯原子的數目增加，例如，STC相較於TCS更為熱穩定且需要更高溫度以催化。MCS與DCS相較於TCS在較低溫度分解，但當MCS與DCS被催化時，MCS與DCS不產生許多氯自由基，此意指沉積在基板或基板上特徵上之矽表面上的完成矽材料的蝕刻速率低於對於類似磊晶矽沉積速率由使用TCS所造成的蝕刻速率。通常，在MCS及/或DCS沉積如上述的自選擇性磊晶層的處理情況下使用MCS及/或DCS之磊晶矽的沉積速率遠低於使用TCS以沉積上述的自選擇性磊晶層之磊晶矽的沉積速率。在此，鹵化矽前驅物的流率為約100 sccm與約10,000 sccm之間，諸如約100 sccm與約2000 sccm之間，諸如約100 sccm與約1500 sccm之間，諸如約500 sccm與約1000 sccm之間，例如約800 sccm。在一具體例中，鹵化矽前驅物是TCS。在另一具體例中，MCS及/或DCS添加至TCS以增加摻雜磊晶矽層的沉積速率。在此的流率係用於設置以處理300 mm直徑基板的腔室，且可接比例改變用於設置以處理不同尺寸基板的腔室。
在一具體例中，非鹵化矽前驅物添加至鹵化矽前驅物以增加磊晶矽層的沉積速率。非鹵化前驅物含有矽源，諸如矽烷、有機矽烷、或其組合。本文有用的矽烷包括矽烷(SiH4 )及帶有實驗式Sin H(2n+2) 之更高級的矽烷，諸如二矽烷(Si2 H6 )、三矽烷(Si3 H8 )、與四矽烷 (Si4 H10 )、及前述物的組合。本文有用的有機矽烷包括帶有實驗式Ry Sin H(2n+2-y )之化合物，其中R=甲基、乙基、丙基或丁基，諸如甲矽烷((CH3 )SiH3 )、二甲矽烷 ((CH3 )2 SiH2 )、乙矽烷((CH3 CH2 )SiH3 )、甲基二矽烷((CH3 )Si2 H5 )、二甲基二矽烷((CH3 )2 Si2 H4 )、六甲基二矽烷((CH3 )6 Si2 )、及前述物的組合。當期望矽磊晶層的碳摻雜時，有機矽烷除了提供矽源也提供碳源。
在此提供輕度摻雜與高度摻雜Si:As層的砷摻雜係藉由砷前驅物(諸如三氫化砷(AsH3 )、三丁基砷化氫(tributyl arsine)、或三級丁基砷(TBA))與TCS及於此被使用的額外的其他矽前驅物的共流動。砷前驅物的流率在約0.1 sccm與約100 sccm之間，諸如約0.1 sccm與約50 sccm之間，諸如約0.1 sccm與約20 sccm之間，諸如約0.1 sccm與約10 sccm之間，例如約4 sccm。決定Si:As材料中的砷濃度係藉由鹵化矽前驅物與於此被使用的額外的其他矽前驅物對於砷前驅物的比例。在一具體例中，TCS前驅物流率對於TBA前驅物流率的比率為約400:1與約1:1之間，諸如約300:1與約100:1之間，例如約200:1之TCS前驅物流率對於TBA前驅物流率的比率提供在沉積的Si:As磊晶層中約1.2 x 1021 cm-3 的砷化學濃度。
在一具體例中，提供額外的矽蝕刻劑前驅物係藉由含有鹵素的非矽基底矽蝕刻前驅物，諸如氯(Cl2 )、氯化氫(HCl)、三氯化硼(BCl3 )、四氯化碳(CCl4 )、三氟化氯(ClF3 )、或前述物的組合。當期望過選擇性時或當沉積處理為非自選擇性時，添加非矽基底矽蝕刻前驅物，過選擇性為非單晶矽的蝕刻速率超過且並非正好等於非單晶矽的沉積速率，非自選擇性為由於高基板溫度或處理溫度而發生的除了在基板的單晶表面上或形成在基板上的單晶表面上之Si:As磊晶層的期望沉積之外，在基板的非單晶表面上或形成在基板上之非單晶表面上的非單晶Si:As層的不期望沉積。高溫致使在非單晶矽表面上矽的沉積速率增加，相對於由於矽源前驅物的鹵素物種從這些表面的矽之固有蝕刻速率，及當矽沉積速率超過非單晶矽表面的矽蝕刻速率時，此處理不再是僅對於磊晶層沉積(成長)為選擇性。為了解決此問題，諸如HCL或其他鹵素前驅物的非矽基底矽蝕刻前驅物添加至前驅物TCS與TBA，其中處理溫度是高的，例如在大於約680 °C的處理溫度，以維持在單晶表面上摻雜矽的選擇性磊晶沉積(成長)。非矽基底矽蝕刻前驅物的流率當使用時為約0.1 sccm與約100 sccm之間，諸如約1 sccm與約50 sccm之間，諸如約1 sccm與約20 sccm之間，例如約10 sccm。在一具體例中，使用TCS前驅物與TBA前驅物，及其中處理溫度大於約680 °C，TCS前驅物流率對於HCL前驅物流率的比率為約2000:1與約4:1之間，諸如約100:1與約10:1之間，例如約80:1。
用於本文揭示的具體例的處理條件包括壓力、溫度、及/或載氣流率。保持處理腔室的壓力，使得反應區壓力在約1托與約760托之間，諸如約10托與450托之間。期望地保持基板的溫度，使得形成在基板的表面上或接近基板的表面之反應區是在約300 °C與約750 °C之間，諸如約400 °C與約750 °C之間，諸如約400 °C 與680 °C之間，諸如約400 °C與約500 °C之間。在處理期間的較低溫度期望地容許總熱預算的降低消耗，用於形成下方的積體電路或其他半導體裝置，隨著減少的裝置尺寸、降低的擴散容忍度、及具有對於熱誘發變化較低抗性之新材料的持續導入，總熱預算持續地縮減。
在一具體例中，鹵化矽前驅物是TCS，砷前驅物是TBA，且不使用額外蝕刻劑。TCS與TBA處理的益處包括較低處理溫度、對於在基板的下方單晶表面上或形成在基板上沉積(成長)Si:As磊晶層的自選擇性、合理的沉積速率、及在高到足以被用於源極與汲極延伸及/或源極與汲極特徵的摻雜水準處的Si:As的磊晶沉積(成長)。相較於例如HCl之需要超過約700 °C之活化溫度以作為有效蝕刻劑的許多一般的矽蝕刻劑源，TCS在較低溫度分解，而TBA相較於砷化氫在較低溫度分解。藉由TBA提供的氫自由基促進TCS在較低處理溫度的分解，諸如低於約300 °C，儘管需要較高的溫度以在TCA存在下分解大部分的TBA，諸如低於約500 °C。在TCS(相對於其他前驅物)存在下之TBA較低的分解溫度容許足夠高濃度的砷摻雜，完成的Si:As可用於形成輕度摻雜源極與汲極延伸及高度摻雜源極及/或汲極特徵兩者。當與TCS、TBA共流動改善TCS分解的速率，使得磊晶層的沉積速率增加約10倍，例如從約每分鐘1埃 (Å/分)至約10 Å/分。此外，TCA與TBA處理執行在足夠低的溫度，在非單晶矽表面上的非晶及/或多晶矽的沉積速率不超過沉積的材料之蝕刻速率。當與使用其他前驅物的選擇性磊晶矽處理比較時，與TCA、TBA結合促進在較低溫度之輕度摻雜與高度摻雜Si:As層的較高沉積速率，且不具有負面影響於TCA的自選擇性以形成磊晶層。
在此，以諸如氫、氬、氦、氮、或前述物的組合之載氣(例如氫或氮)稀釋鹵化矽前驅物與砷前驅物。對於300 mm直徑基板，載氣具有流率為約每分鐘1標準升 (SLM)至約100 SLM之間，諸如約2 SLM與約10 SLM之間。在另一具體例中，載氣被省略。在一具體例中，在TCS與TBA處理中，TCS前驅物流率對於載氣流率的比例為約1:50與約1:1之間。
使用關於上述Si:As層的類似處理條件，可形成Si:P(磷摻雜矽)磊晶層。形成Si:P層係使用以下至少一者：鹵化矽前驅物、或與非矽基底矽蝕刻前驅物結合的非鹵化矽前驅物及磷前驅物，諸如磷化氫(PH3)，或烷基膦，諸如三甲膦((CH3 )3 P)、叔丁基膦((CH3 )3 CPH2 )、二甲膦((CH3 )2 PH)、三乙膦((CH3 CH2 )3 P)、及二乙膦((CH3 CH2 )2 PH)、或前述物的組合。磷前驅物具有流率為約0.1 sccm與約100 sccm之間，諸如約0.1 sccm與約50 sccm之間，諸如約0.1 sccm與約20 sccm之間，諸如約0.1 sccm與約10 sccm之間。在一具體例中，額外地使用非矽基底矽蝕刻前驅物以進一步增強處理的選擇性。當使用其他處理條件，諸如用於矽前驅物、載氣、及非矽基底矽蝕刻前驅物的流率，以及處理溫度與壓力係如上所述。
圖1為繪示在基板的單晶表面上或形成在基板上選擇性形成輕度摻雜與高度摻雜磊晶矽層的方法100的流程圖。圖2A-2C繪示根據圖1的方法之在3D FinFET CMOS裝置上源極與汲極延伸和源極及/或汲極特徵的形成。方法100開始於行動110，將圖案化基板載入第一處理腔室。圖案化基板繪示在圖2A，其中基板212具有第一圖案200。第一圖案200包含單晶表面，諸如基板212的表面與鰭片216的表面、非晶表面，諸如一或多個STI區214與間隔物222的表面、及多晶表面，諸如仿真閘極218的表面。第一處理腔室保持在約10托與約450托之間的壓力。
方法100繼續於活動120，加熱基板212至約400 °C與約750 °C之間的第一處理溫度，諸如約400 °C與約680 °C之間。
方法100繼續於活動130，將第一氣體流入第一處理腔室。在此，第一氣體至少含有鹵化矽前驅物、砷前驅物、及諸如氬的載氣。
方法100繼續於活動140，選擇性沉積(成長)輕度摻雜Si:As磊晶層於一或多個單晶表面上。在此，輕度摻雜Si:As磊晶層用於形成源極與汲極延伸224於基板212的單晶表面上或形成在基板上之單晶表面上，諸如基板212的表面與包括鰭片216的側表面之鰭片216的暴露表面，如圖2B所示。Si:As層，磊晶的或其他的，不形成在諸如一或多個STI區214、間隔物222、及仿真閘極218之非單晶表面上，因為在其上沉積的矽在處理期間被蝕刻去除。因為輕度摻雜Si:As磊晶層僅形成在單晶表面上，源極與汲極延伸224自對準於在需要源極與汲極226與228存在的單晶表面上方，且不需要進一步基板處理以界定其位置。
方法100繼續於活動150，將基板傳送至群集處理腔室系統中的第二處理腔室，而不將基板暴露於系統氣氛的外部。第二處理腔室保持在約10托與約450托之間的壓力。第二處理腔室可為設置以在基板上執行沉積的熱處理腔室。
方法100繼續於活動160，將基板加熱至約400 °C與約750 °C之間的第二處理溫度。
方法100繼續於活動170，將第二氣體流入第二處理腔室。第二氣體至少含有矽前驅物、載氣、及摻雜劑前驅物，諸如砷前驅物或磷前驅物。矽前驅物氣體是鹵化矽前驅物或非鹵化前驅物。在某些具體例中，諸如那些不使用鹵化矽前驅物的具體例，氣體進一步包含非矽基底矽蝕刻前驅物。
方法100終止於活動180，選擇性沉積(成長)高度摻雜Si:As或Si:P磊晶層於先前形成的輕度摻雜Si:As磊晶層上，諸如源極與汲極延伸224。高度摻雜Si:As或Si:P磊晶層被用於形成源極特徵226及/或汲極特徵228，如圖2C所示。因為高度摻雜Si:As或Si:P磊晶層將僅沉積(成長)於基板的單晶矽表面上，源極與汲極特徵226與228是自對準的且不需要進一步基板處理以界定其位置。在另一具體例中，輕度摻雜與高度摻雜層兩者為Si:As磊晶矽且活動160至180發生在如用於活動110至140的相同處理腔室中。
在另一具體例中，方法100包括藉由將碳前驅物與鹵化矽前驅物及氬前驅物共流動，形成碳摻雜磊晶Si:As層，在此為磊晶Si:As:C層或子層。在此的碳前驅物之實例包括單甲基矽烷(MMS或CH3 -SiH3 )、二甲基矽烷((CH3 )2 SiH2 )、乙矽烷((CH3 CH2 )SiH3 )、二甲基二矽烷((CH3 )2 Si2 H4 )、六甲基二矽烷((CH3 )6 Si2 )、三甲基矽烷((CH3 )3 SiH)、矽基環丁烷(SiC3 H8 )、甲基三氯矽烷(CH3 SiCl3 )、四氯化碳(CCl4 )、溴三氯甲烷(CCl3 Br)、及前述物的組合。在此，調整碳前驅物對於鹵化矽前驅物的比例，使得Si:As:C層或至少一部分的Si:As:C層(諸如Si:As:C子層)中的碳化學濃度為約1 x 1018 cm-3 與約1 x 1021 cm-3 之間。
在某些具體例中，鹵化矽前驅物包含TCS，砷前驅物包含TBA或AsH3 ，及碳前驅物包含MMS。決定Si:As:C材料中碳濃度係藉由鹵化矽前驅物與額外其他矽前驅物(當使用時)對於碳前驅物的比例。在某些具體例中，例如在碳前驅物包含MMS的具體例中，碳前驅物的流率為約0.05 sccm與約20 sccm之間，諸如約0.05 sccm與約10 sccm之間，例如約0.05 sccm與約1 sccm之間，或小於約1 sccm。在一具體例中，TCS前驅物流率對於MMS前驅物流率的比例為約400:1與約1:1之間，諸如約300:1與約100:1之間。
圖2C繪示根據本文述具體例形成之3D FinFET裝置210。3D FinFET裝置210具有一或多個STI區214在基板212的表面向內地延伸，STI區214環繞並因此界定主動區，在主動區內，鰭片216從基板212的基底表面垂直地延伸。在此，一或多個STI區214含有非晶介電材料，諸如二氧化矽，且基板212包含單晶材料，諸如結晶矽。鰭片216也包含單晶材料，諸如磊晶地成長或沉積的矽或磊晶地成長或沉積的矽/鍺，其中鰭片216包含矽/鍺，鍺濃度為鰭片材料的約10原子%與約80原子%之間。
仿真閘極218(亦當作犧牲閘極)沉積在鰭片216之上，而間隔物222形成在仿真閘極218的側部上。在此，仿真閘極218包含多晶材料，諸如多晶矽，而間隔物222包含非晶介電材料，諸如氮化矽。鰭片216已被橫向地蝕刻，使得其從間隔物222的外部邊緣凹陷距離X(如圖2A所示)。在此，距離X為約1 nm與約15 nm之間，諸如約3 nm與10 nm之間，諸如約5 nm與10 nm之間，例如約6 nm。
源極與汲極延伸224包含根據圖1所述的方法沉積(成長)之輕度摻雜Si:As磊晶層。源極與汲極延伸224選擇性地沉積(成長)在鰭片216的暴露側部之單晶表面上與藉由一或多個STI區214界定之主動區內的基板212之上。源極與汲極延伸224的每一者包含具有水平部分與垂直部分的連續層，水平部分在基板212之上，垂直部分實質上與水平部分正交並鄰接鰭片216。源極與汲極延伸224的水平部分與鰭片216及STI區214之間的基板212之表面共延伸，而源極與汲極延伸224的垂直部分與鰭片216的側部之表面在水平部分上方共延伸。在此使用時，與基板212共延伸意指源極與汲極延伸224的水平部分完全地覆蓋鰭片216與一或多個STI區214之一者之間的基板212表面，並共享與一或多個STI區214之一者和基板212表面的垂直邊界。與鰭片216共延伸意指源極與汲極延伸224的垂直部分完全地覆蓋水平部分上方之鰭片216的側部至仿真閘極、側壁間隔物、或在鰭片上其他先前形成的覆蓋特徵之一者的位置。然而，認知到在沉積處理期間的等向性成長會致使在源極與汲極延伸224的末端處之STI區上方的源極與汲極延伸224的水平部分之某些橫向過度成長，且與基板212共延伸的敘述包括此橫向過度成長。在此具體例中，源極與汲極延伸224具有厚度T為約3 nm與20 nm之間，諸如約3 nm與約10 nm之間，約6 nm與約20 nm之間，或約6 nm與約10 nm之間。決定源極與汲極延伸224的厚度部分地係基於對於裝置之指定熱預算的從源極與汲極特徵226與228進入及/或通過源極與汲極延伸224及/或進入鰭片216的未摻雜通道之擴散容限。在此，源極與汲極延伸的厚度不一致性為小於約10%，諸如小於約5%，例如小於約2%。在STI區214上方的源極與汲極延伸224之橫向過度成長小於約5%的厚度T，諸如小於約2%，諸如小於約1%。在一具體例中，源極與汲極延伸224的厚度T小於鰭片216的凹陷之距離X，如圖2A-2C所示。在另一具體例中，源極與汲極延伸224的厚度T大於或等於鰭片216的凹陷之距離X。在此，跨越厚度T的砷摻雜物濃度是不變的，然而，在其他具體例中，砷摻雜物濃度具有梯度，此梯度開始於在源極與汲極延伸224及鰭片216的界面處之較低濃度並隨著離鰭片216的增加距離而增加濃度。在一具體例中，藉由在沉積源極與汲極延伸224的處理期間持續地增加砷前驅物流率來達成砷摻雜物濃度的梯度。
在某些具體例中，源極與汲極延伸224包含輕度摻雜Si:As:C材料，其為進一步摻雜碳之上方的 Si:As材料。在某些具體例中，跨越厚度T的碳摻雜物濃度是不變的。在某些具體例中，碳摻雜物濃度具有梯度，此梯度開始於在源極與汲極延伸224及鰭片216的界面處之較低濃度並隨著離鰭片216的增加距離而增加濃度。在某些具體例中，碳摻雜物濃度具有梯度，此梯度開始於在源極與汲極延伸224及鰭片216的界面處之較高濃度並隨著離鰭片216的增加距離而降低濃度。
在某些具體例中，在圖1所敘述的沉積處理期間，碳前驅物是脈衝的，使得源極與汲極延伸224包含插入兩個Si:As子層之間的一個Si:As:C子層的積層。在某些具體例中，源極與汲極延伸224包含複數個相繼沉積的Si:As與Si:As:C子層。源極與汲極延伸224在此作為對於來自高度摻雜源極及/或汲極特徵226與228進入源極及/或汲極特徵226與228之間的鰭片216之未摻雜通道區之砷及/或磷的不期望擴散的阻障。在某些具體例中，在Si:As:C 層的至少一部分中(諸如在Si:As:C子層中)的碳化學濃度為約1 x 1018 cm-3 與約1 x 1021 cm-3 之間。
在一具體例中，在此揭示的選擇性磊晶沉積處理用於形成源極與汲極特徵226和228，藉由在先前形成的源極與汲極延伸224之上選擇性沉積(成長)高度摻雜Si:As磊晶層。在此具體例中，藉由調整矽前驅物對於砷前驅物的比例而沉積(成長)高度摻雜Si:As磊晶層。在此用於源極及/或汲極特徵226與228的高度摻雜Si:As層具有砷化學濃度為約5 x 1020 cm-3 與約5 x 1021 cm-3 之間。源極與汲極延伸224及源極與汲極特徵226和228相繼地形成在相同處理系統中，且在處理系統之一個腔室中或兩個不同腔室中，使得基板在源極與汲極延伸224及源極與汲極特徵226和228的沉積之間不暴露於外部氣氛。
在另一具體例中，藉由在先前形成的源極與汲極延伸224之上選擇性沉積高度摻雜Si:P磊晶材料來形成源極與汲極特徵226和228。Si:P磊晶材料沉積在與先前形成的Si:As源極與汲極延伸224不同的處理腔室中。用於沉積Si:P層的處理腔室藉由移送腔室而連接至用於沉積Si:As層的處理腔室，使得基板在沉積處理之間不暴露於外部氣氛。高度摻雜Si:P磊晶層具有磷化學濃度為約5 x 1020 cm-3 與約5 x 1021 cm-3 之間。
高度摻雜Si:As或Si:P源極與汲極特徵226和228與Si:As源極與汲極延伸224的水平部分在Si:As源極與汲極延伸224的垂直部分與STI區214之間共延伸。然而，認知到在沉積處理期間的等向性成長將致使源極與汲極特徵226和228的某些橫向過度成長，且與基板源極和汲極延伸224共延伸的敘述包括此橫向過度成長。
本文所揭示的方法可執行在設置以在基板上成長(或沉積)材料的熱處理腔室中，理解到在單晶矽材料上沉積矽以形成單晶矽材料上之額外的矽磊晶層或摻雜矽磊晶層被當作成長磊晶層。在一具體例中，處理腔室為可由加州聖克拉拉之應用材料公司獲得的CENTURA® RP EPI腔室。另一合適腔室可為也可由加州聖克拉拉之應用材料公司獲得的PRODUCER® CVD腔室。
本發明的益處包括Si:As磊晶層的自選擇性形成，Si:As磊晶層可用於在相對低溫下形成具有均勻摻雜之源極與汲極延伸且不帶有離子佈植損傷及/或鰭片結構的通道之非晶化。本發明的進一步益處包括自對準源極與汲極延伸及源極與汲極特徵，其消除關於在形成源極與汲極延伸、源極與汲極特徵、及至源極與汲極特徵的接點中之疊合失配及/或對準問題之問題。因為源極與汲極延伸及源極與汲極特徵是自對準的，不需要從STI區的倒退(setback)，因此用於接點至源極與汲極的接點座落區域的位置是更加可預測的，且接點座落區域可被增加而不增加主動區域的寬度，從而降低由於後續微影操作的疊合失配之接點至源極與汲極的不完美對準之影響。接點與源極和汲極之間疊合失配會造成不佳或不合格的裝置效能。儘管前述係關於本發明的具體例，但在不背離本發明的基本範疇下，可構思出本發明的其他與進一步具體例，且本發明的範疇藉由之後的申請專利範圍所決定。
100‧‧‧方法 110、120、130、140、150、160、170、180‧‧‧活動 200‧‧‧第一圖案 210‧‧‧FinFET裝置 212‧‧‧基板 214‧‧‧STI區 216‧‧‧鰭片 218‧‧‧仿真閘極 222‧‧‧間隔物 224‧‧‧源極與汲極延伸 226‧‧‧源極特徵 228‧‧‧汲極特徵
為了可詳細地理解本發明的上述特徵，可藉由參照具體例，某些具體例繪示在隨附圖式中，而獲得簡短總結於上之本發明更明確的說明。然而將注意到隨附圖式僅繪示本發明的典型具體例，且因而不被認為限制本發明的範疇，由於本發明可容許其他等效的具體例。
圖1為根據本發明的一具體例繪示選擇性形成輕度摻雜及高度摻雜磊晶矽層於基板的單晶表面上或存在於基板上的方法之流程圖。
圖2A-2C繪示根據圖1的方法之在3D FinFET CMOS裝置上的源極與汲極延伸和源極及/或汲極特徵的形成。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
210‧‧‧FinFET裝置
212‧‧‧基板
214‧‧‧STI區
216‧‧‧鰭片
218‧‧‧仿真閘極
222‧‧‧間隔物
224‧‧‧源極與汲極延伸
226‧‧‧源極特徵
228‧‧‧汲極特徵

Claims (19)

  1. 一種沉積一層的方法，包含以下步驟：加熱一處理腔室中一基板至一處理溫度，該基板具有一或多個單晶表面與一或多個非單晶表面；流動一處理氣體進入該處理腔室，該處理氣體包含一鹵化矽前驅物、一砷前驅物、和一碳前驅物；以及選擇性沉積一磊晶Si：As：C層於該一或多個單晶表面上，其中該磊晶Si：As：C層包含磊晶Si：As與磊晶Si：As：C之多個子層的一組合。
  2. 如請求項1所述之方法，其中該一或多個單晶表面的至少一者包含矽，而該一或多個非單晶表面的至少一者包含一介電材料。
  3. 如請求項1所述之方法，其中該磊晶Si：As：C層的至少一部分具有約1 x 1020cm-3與約2 x 1021cm-3之間的一砷濃度。
  4. 如請求項1所述之方法，其中該鹵化矽前驅物包含一氯化矽烷。
  5. 如請求項4所述之方法，其中該氯化矽烷包含三氯矽烷。
  6. 如請求項5所述之方法，其中該砷前驅物包含三級丁基砷(tertiarybutyl arsine)。
  7. 如請求項1所述之方法，其中該碳前驅物選自由甲矽烷、二甲矽烷、乙矽烷、二甲基二矽烷、三甲基矽烷、六甲基二矽烷、矽基環丁烷(silacyclobutane)、甲基三氯矽烷、四氯化碳、溴三氯甲烷、及前述物的組合所構成的群組。
  8. 如請求項1所述之方法，其中該等非單晶表面的至少一者包含一非晶表面。
  9. 一種沉積一層的方法，包含以下步驟：加熱一處理腔室中一基板至一處理溫度，該基板具有一或多個單晶表面與一或多個非單晶表面；流動一處理氣體進入該處理腔室，該處理氣體包含一鹵化矽前驅物、一砷前驅物、和一碳前驅物；以及選擇性沉積一磊晶Si：As：C層於該一或多個單晶表面上，其中該磊晶Si：As：C層的至少一部分具有約1 x 1018cm-3與約1 x 1021cm-3之間的碳濃度。
  10. 如請求項6所述之方法，其中該處理溫度為約400℃與約680℃之間。
  11. 如請求項10所述之方法，其中該磊晶Si：As：C層具有約2nm與約50nm之間的一厚度。
  12. 一種沉積一層的方法，包含以下步驟：加熱一處理腔室中一基板至一處理溫度，該基板具有一或多個單晶表面與一或多個非單晶表面； 流動一處理氣體進入該處理腔室，該處理氣體包含一鹵化矽前驅物、一砷前驅物、和一碳前驅物；選擇性沉積一磊晶Si：As：C層於該一或多個單晶表面上；以及沉積一磊晶矽層於該磊晶Si：As：C層上，該磊晶矽層具有3 x 1020cm-3與約5 x 1021cm-3之間的一砷或磷濃度。
  13. 一種形成一裝置的方法，包含以下步驟：在一處理腔室中加熱一基板至一處理溫度，該基板具有安置在該基板上的一或多個特徵，該基板與該一或多個特徵至少具有多個單晶表面與多個非晶表面；流動一氣體進入該處理腔室，該氣體包含一鹵化矽烷、一砷前驅物、和一碳前驅物；選擇性沉積一磊晶Si：As：C層於該等單晶表面上；以及選擇性沉積一磊晶矽基底層於該磊晶Si：As：C層上，其中該磊晶矽基底層的一摻雜物包含砷或磷，及其中該磊晶矽基底層中該摻雜物的一濃度大於該磊晶Si：As：C層中的砷濃度。
  14. 如請求項13所述之方法，其中該鹵化矽烷包含三氯矽烷，而該砷前驅物包含三級丁基砷。
  15. 一種形成一裝置的方法，包含以下步驟： 在一處理腔室中加熱一基板至一處理溫度，該基板具有安置在該基板上的一或多個特徵，該基板與該一或多個特徵至少具有多個單晶表面與多個非晶表面；流動一氣體進入該處理腔室，該氣體包含一鹵化矽烷、一砷前驅物、和一碳前驅物；選擇性沉積一磊晶Si：As：C層於該等單晶表面上，其中該磊晶Si：As：C層包含磊晶Si：As與磊晶Si：As：C之多個子層的一組合。
  16. 如請求項13所述之方法，其中該碳前驅物選自由甲矽烷、二甲矽烷、乙矽烷、二甲基二矽烷、三甲基矽烷、六甲基二矽烷、矽基環丁烷(silacyclobutane)、甲基三氯矽烷、四氯化碳、溴三氯甲烷、及前述物的組合所構成的群組。
  17. 一種半導體裝置，包含：一基板；一或多個淺溝槽隔離區，界定該基板上的一主動區，該一或多個淺溝槽隔離區的每一者包含一介電材料；一未摻雜單晶特徵，安置在該基板上於該主動區中；以及一第一磊晶矽層，包含：一水平部分座落在該基板上，該水平部分具有一第一端與一第二端，該第一端鄰近該一或多個淺溝 槽隔離區的一者，該第二端鄰接該未摻雜單晶特徵，其中該第一端在從該基板的一距離處具有一第一砷濃度與一第一碳濃度；以及一垂直部分正交於該水平部分並鄰接該未摻雜單晶特徵，其中該垂直部分具有一第三端與一第四端，該第三端鄰接該水平部分的該第二端，該第四端在該第三端的遠端，該第四端在從該水平部分的一距離處具有一第二砷濃度與一第二碳濃度，其中該第一砷濃度與該第二砷濃度具有小於約10%的一變動，及其中該第一碳濃度與該第二碳濃度具有小於約10%的一變動。
  18. 如請求項17所述之半導體裝置，其中該第一磊晶矽層的至少一部分具有約1 x 1020cm-3與約4 x 1021cm-3之間的一砷濃度及約1 x 1018cm-3與約1 x 1021cm-3之間的一碳濃度。
  19. 如請求項18所述之半導體裝置，進一步包含該第一磊晶矽層上的一第二磊晶矽層，其中該第二磊晶矽層具有2 x 1020cm-3與約5 x 1021cm-3之間的一均勻砷或磷濃度。
TW108109336A 2018-03-20 2019-03-19 用於n型金氧半導體源極汲極應用的共摻雜處理 TWI705488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/926,921 US10256322B2 (en) 2017-04-04 2018-03-20 Co-doping process for n-MOS source drain application
US15/926,921 2018-03-20

Publications (2)

Publication Number Publication Date
TW201946124A TW201946124A (zh) 2019-12-01
TWI705488B true TWI705488B (zh) 2020-09-21

Family

ID=67986549

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108109336A TWI705488B (zh) 2018-03-20 2019-03-19 用於n型金氧半導體源極汲極應用的共摻雜處理

Country Status (4)

Country Link
KR (1) KR20200123856A (zh)
CN (1) CN111656528A (zh)
TW (1) TWI705488B (zh)
WO (1) WO2019182763A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230065620A1 (en) * 2021-08-26 2023-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
WO2024091413A1 (en) * 2022-10-26 2024-05-02 Applied Materials, Inc. Low temperature co-flow epitaxial deposition process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201213599A (en) * 2010-07-02 2012-04-01 Matheson Tri Gas Inc Thin films and methods of making them using cyclohexasilane

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402870B2 (en) * 2004-10-12 2008-07-22 International Business Machines Corporation Ultra shallow junction formation by epitaxial interface limited diffusion
US20080217686A1 (en) * 2007-03-09 2008-09-11 International Business Machines Corporation Ultra-thin soi cmos with raised epitaxial source and drain and embedded sige pfet extension
US8169024B2 (en) * 2009-08-18 2012-05-01 International Business Machines Corporation Method of forming extremely thin semiconductor on insulator (ETSOI) device without ion implantation
US8940640B2 (en) * 2013-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain structure of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201213599A (en) * 2010-07-02 2012-04-01 Matheson Tri Gas Inc Thin films and methods of making them using cyclohexasilane

Also Published As

Publication number Publication date
CN111656528A (zh) 2020-09-11
TW201946124A (zh) 2019-12-01
WO2019182763A1 (en) 2019-09-26
KR20200123856A (ko) 2020-10-30

Similar Documents

Publication Publication Date Title
US10276688B2 (en) Selective process for source and drain formation
US10256322B2 (en) Co-doping process for n-MOS source drain application
JP4918043B2 (ja) シリコンエピタキシャル膜形成方法
US7598178B2 (en) Carbon precursors for use during silicon epitaxial film formation
US9064960B2 (en) Selective epitaxy process control
JP4969244B2 (ja) 大量にドープされたエピタキシャルＳｉＧｅを選択的に堆積させる方法
US7572715B2 (en) Selective epitaxy process with alternating gas supply
KR20210027511A (ko) 낮은 온도들에서의 선택적 규소 게르마늄 에피택시 방법
US7732269B2 (en) Method of ultra-shallow junction formation using Si film alloyed with carbon
JP2007537601A (ja) 選択的堆積プロセスを使用したｍｏｓｆｅｔデバイスの作製方法
TWI705488B (zh) 用於n型金氧半導體源極汲極應用的共摻雜處理
KR20220038157A (ko) 이방성 에피택셜 성장
KR20070022046A (ko) 선택적인 증착 프로세스들을 이용하여 ｍｏｓｆｅｔ 소자를제조하는 방법