CN109075039A - 外延晶片的制造方法 - Google Patents

外延晶片的制造方法 Download PDF

Info

Publication number
CN109075039A
CN109075039A CN201780023720.1A CN201780023720A CN109075039A CN 109075039 A CN109075039 A CN 109075039A CN 201780023720 A CN201780023720 A CN 201780023720A CN 109075039 A CN109075039 A CN 109075039A
Authority
CN
China
Prior art keywords
growth
epitaxial wafer
epitaxial
substrate
technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780023720.1A
Other languages
English (en)
Other versions
CN109075039B (zh
Inventor
吉冈翔平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN109075039A publication Critical patent/CN109075039A/zh
Application granted granted Critical
Publication of CN109075039B publication Critical patent/CN109075039B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

外延晶片的制造方法包括准备工艺和生长工艺。在准备工艺中，准备掺杂有红磷的低电阻率基板W。基板W中添加5×1019atoms/cm³以上的磷作为掺杂剂。在生长工艺中，在1040℃以上且1130℃以下的温度下，以2μm/min以下的生长速度，在基板W上生长外延层。由此，提供一种可以抑制积层缺陷的外延晶片的制造方法。

Description

外延晶片的制造方法
技术领域
本发明涉及一种外延晶片的制造方法。
背景技术
例如，在用于移动终端等的半导体元件基板上使用外延晶片。就该半导体元件而言，为了满足省电需求，需要降低开机电阻。降低开机电阻的具体方法有将半导体元件基板薄膜化的方法和降低半导体元件基板电阻率的方法，但由于半导体元件的设备特性，将半导体元件基板薄膜化存在限制。因而，在掺杂高浓度掺杂剂的低电阻率硅单结晶基板上生长外延层，制造作为半导体元件基板的低电阻率的外延晶片。作为这种外延晶片，专利文献1～3公开了一种在低电阻率半导体基板上生长外延层的外延晶片。
作为该外延晶片基底的硅单结晶基板以掺杂高浓度掺杂剂提取而成的铸锭基底为原料制造而成。然而，如果掺杂剂中使用Sb(锑)、As(砷)等n型掺杂剂，在捞出时掺杂的掺杂剂就会蒸发。因此，如果生长外延晶片的硅单结晶基板是n型，则使用以挥发性较低的磷(红磷)作为掺杂剂掺杂的硅单结晶基板。然后，在准备好的硅单结晶基板主表面上，通过外延层的气相生长，制造低电阻率的外延晶片。
但是，如果在掺杂高浓度磷的低电阻率硅单结晶基板上生长外延层，在气相生长后的外延晶片主表面上会产生很多堆垛层错(积层缺陷)。如果使用该发生积层缺陷的外延晶片来制造半导体元件，则会降低半导体元件(device)的特性(主要是抗压特性)。因此，必须将产生积层缺陷的数量降低到不影响设备特性的水平以下。
在外延晶片主表面观察到的积层缺陷是低电阻率硅单结晶基板上产生的结晶缺陷等作为起点并传播至外延晶片主表面，从而被观察到的。因为该积层缺陷具有随着硅单结晶基板电阻率的降低而增加的倾向，因此可以认为积层缺陷的形成与作为掺杂剂的磷有关。
因此，采用了在低电阻率硅单结晶基板上生长外延层之前，通过氯化氢气体对该硅单结晶基板的主表面进行气相蚀刻来净化基板表面进而抑制积层缺陷产生的方法。
在先技术文献
专利文献
专利文献1：特开2012-156303号公报
专利文献2：特开2014-82242号公报
专利文献3：特开2005-79134号公报
发明内容
发明所要解决的课题
然而，即便在实施了该气相蚀刻的低电阻率硅单结晶基板上生长外延层，在外延晶片上有时也会产生对半导体元件特性造成不良影响的浓度的积层缺陷。
本发明的课题在于提供一种可以抑制积层缺陷的外延晶片的制造方法。
解决课题的方法及发明效果
本发明的外延晶片的制造方法，包括：准备工艺，其准备掺杂有磷的低电阻率硅单结晶基板，生长工艺，其在硅单结晶基板上，在1040℃以上且1130℃以下的温度下，以2μm/min以下的生长速度生长外延层。
本发明的外延晶片的制造方法，由于通过上述生长工艺在低电阻率硅单结晶基板上生长外延层，因此可以抑制外延生长中发生的积层缺陷。并且在生长工艺中，如果使温度处在未满1040℃的低温端，在外延晶片上就会以爆发性的数量形成高度数十nm、宽度数μm的凸状缺陷。另一方面，如果将生长工艺中的温度设置为超过1130℃的高温端，外延晶片上产生的积层缺陷就会增加，同时会产生亚微米级的微小凹陷。这些缺陷是在掺杂磷的低电阻率硅单结晶基板上生长外延层时会产生的特有现象，可以认为与积层缺陷一样，这些缺陷起因于与磷有关所形成的结晶缺陷。该类缺陷也会对半导体元件的设备特性产生不良影响，因此要在1040℃以上且1130℃以下的温度范围内在硅单结晶基板上生长外延层。
在本说明书中，所谓“低电阻率硅单结晶基板”，举例来说，可以是掺杂有5×1019atoms/cm3以上磷(红磷)的硅单结晶基板，也可以是掺杂有8×1019atoms/cm3以上磷(红磷)的硅单结晶基板。使用掺杂有8×1019atoms/cm3以上磷(红磷)的硅单结晶基板可有效减少外延晶片的积层缺陷。
在本发明的实施形态中，生长工艺为第1工艺，还包括第2工艺，其在第1工艺之后，以超过所述生长速度的生长速度，在所述外延层上生长外延层。
由此，由于通过第2工艺提高了外延层的生长速度，因此可以在几乎不降低外延晶片生产率的前提下制造抑制积层缺陷的外延晶片。
在本发明的实施形态中，在准备工艺和生长工艺之间，包括通过氯化氢气体对硅单结晶基板的主表面进行气相蚀刻的蚀刻工艺。
由此，可以净化硅单结晶基板的主表面，还可以相对抑制积层缺陷的产生。
在本发明的实施形态中，气相蚀刻工艺的蚀刻量在0.025μm以上且1.000μm以下。
积层缺陷核局部存在于自硅单结晶基板表面向该基板深度方向0.025μm以上的区域，因此，将蚀刻量设定在0.025μm以上，即可有效去除积层缺陷核。另外，将蚀刻量设定在1.000μm以下可以提高生产率。
附图说明
图1是本发明一个示例的外延晶片制造方法中各工艺(其1)的说明图。
图2A是表示生长速度设为5.0μm/min而生长外延层的外延晶片上所产生积层缺陷数(个/晶片)与外延生长时温度(℃)之间的关系的图表。
图2B是表示生长速度设为4.0μm/min生长外延层的外延晶片上所产生积层缺陷数(个/晶片)与外延生长时温度(℃)之间的关系的图表。
图2C是表示生长速度设为2.0μm/min生长外延层的外延晶片上所产生积层缺陷数(个/晶片)与外延生长时温度(℃)之间的关系的图表。
图2D是表示生长速度设为1.0μm/min生长外延层的外延晶片上所产生积层缺陷数(个/晶片)与外延生长时温度(℃)之间的关系的图表。
图3是表示在图2A～图2D中，将外延生长时的温度设定在最低温端而制造出的外延晶片上产生凸缺陷的一个示例图。
图4是表示在图2A～图2D中，将外延生长时的温度设定在最高温端而制造出的外延晶片上产生微小凹陷的一个示例图。
图5是本发明一个示例的外延晶片制造方法中各工艺(其2)的说明图。
图6是表示通过实施例1、2以及对比例而制造出的外延晶片上产生积层缺陷数(个/晶片)的图表。
符号说明
W 基板(硅单结晶基板)
具体实施方式
以下，将说明一种在掺杂红磷的硅单结晶基板上生长硅外延层的硅外延晶片的制造方法。在以下内容中，说明一种制造外延晶片的方法,其采用周知的制造外延晶片的气相生长装置(以下简称“气相生长装置”)。
气相生长装置具备反应炉，该反应炉用于使样品硅单结晶基板发生反应。在反应炉内，以容纳硅单结晶基板的状态进行例如图1所示的各工艺S1～S4，在反应炉内的硅单结晶基板上生长外延层，制造硅外延晶片。
为了使用气相生长装置来制造硅外延晶片，首先需要制造硅单结晶基板，其作为生长外延层的生长用基板。例如，在石英坩埚中，加入多结晶硅和用于调节电阻率的红磷并使其溶融，在溶融液的液面中浸入种结晶硅棒再捞出，由此制造硅单结晶铸锭。接下来，将制造的硅单结晶铸锭切削为指定厚度，在切削后的晶片上实施粗研磨、蚀刻、研磨等来制造硅单结晶基板。该硅单结晶基板在制造硅单结晶铸锭时，添加5×1019atoms/cm3以上的红磷作为掺杂剂(例如添加1×1020atoms/cm3的红磷)。以下，将添加5×1019atoms/cm3以上的红磷作为掺杂剂的硅单结晶基板作为基板W。
将制造的基板W搬运至气相生长装置的反应炉中，进行图1中的一系列工艺。搬运至反应炉中的基板W投入至采用氢气作为保护气体的反应炉中。对于投入反应炉的基板W，通过气相生长装置，例如，在1100℃以上的温度下实施数十秒的加热烘焙工艺(S1)，从而去除基板W表面的自然氧化膜。
接下来，进行对基板W实施气相蚀刻的蚀刻工艺(S2)。在蚀刻工艺中，对反应炉内的基板W的主表面供应氯化氢气体(HCI气体)，对基板W的主表面进行气相蚀刻。具体而言，通过设定氯化氢气体的供应时间以及供应量，确保蚀刻量在0.025μm以上且在1.000μm以下。由于积层缺陷核局部存在于自基板W表面向基板W深度方向(厚度方向)0.025μm以上的区域，因此通过将蚀刻量设定在0.025μm以上，可有效抑制积层缺陷。另一方面，如果蚀刻量超过1.000μm，就会降低制造外延晶片的生产率，因此蚀刻量设定在0.025μm以上且在1.000μm以下的范围内。另外，蚀刻速度可设定为例如0.04μm/min以上且0.37μm/min以下。
在S2的蚀刻工艺结束后，进行将反应炉内的氯化氢气体排出到反应炉外的净化工艺(S3)。
在S3的净化工艺结束后，进行在基板W上生长外延层的生长工艺(S4)。在生长工艺中，向反应炉内的基板W的主表面供应原料气体，如三氯硅烷(TCS)，以及作为载气用来稀释三氯硅烷的氢气，在基板W的主表面上气相生长外延层。具体而言，将反应炉内(基板W)的温度维持在例如1040℃以上且1130℃以下的指定温度范围内(例如，维持在1100℃)，使外延层以2μm/min以下的生长速度下生长。如此，在基板W上生长指定膜厚的外延层，从而制造硅外延晶片。
以上说明了在基板W上生长外延层来制造外延晶片的一系列流程。作为该外延晶片基底的基板W在制造硅单结晶铸锭时，由于添加了5×1019atoms/cm3以上(例如1×1020atoms/cm3)的掺杂剂红磷，因此基板W的主表面上存在很多数量的积层缺陷核。由此，如果在基板W上生长外延层，基板W主表面的积层缺陷核会在外延晶片上引发积层缺陷。因而，通过如图1所示的S2蚀刻工艺，来清除存在积层缺陷核的基板W的主表面，从而去除积层缺陷核。
通过对基板W的主表面进行蚀刻，虽然可以大幅度地去除基板W主表面的积层缺陷核，但是在蚀刻工艺之后基板W上仍会残存部分积层缺陷核，例如，以微小的凹陷状。因此，即便是在进行蚀刻后的基板W上生长外延层，例如，还是会发生基板W的主表面等的积层缺陷核在外延晶片上引发积层缺陷的情况。
于是，本发明人对在基板W上生长外延层的生长速度与温度的生长条件、与该生长条件下所生长的外延晶片上形成的积层缺陷数(个/晶片)之间的关系进行了细查。细查的结果如图2A～图2D所示。在图2A～图2D中示出，外延生长时的生长速度因图而异，外延生长时的温度在1000℃到1160℃的范围内进行选择，示出了所制造的外延晶片积层缺陷数(个/晶片)。各图中所制造的外延晶片采用了在直径200nm、厚度735μm、红磷浓度1×1020atoms/cm3的基板W上生长厚度3μm的外延层。另外，各图中的横轴表示外延生长时反应炉内的温度(℃)。另一方面，纵轴表示通过粒子计数器(KLA-Tencor公司制造的Surfscan SP1)所测量的所制外延晶片主表面上产生的基层缺陷数。图2A表示在生长速度固定为5.0μm/min，1120℃至1160℃的范围内所选择的4个温度下外延生长的外延晶片的积层缺陷数。图2B表示在生长速度固定为4.0μm/min，1100℃至1160℃的范围内所选择的5个温度下外延生长的外延晶片的积层缺陷数。图2C表示在生长速度固定为2.0μm/min，1025℃至1160℃的范围内所选择的8个温度下外延生长的外延晶片的积层缺陷数。图2D表示在生长速度固定为1.0μm/min，1025℃至1160℃的范围内所选择的8个温度下外延生长的外延晶片的积层缺陷数。
在图2A～图2D中所标示位置的点上，在各个图中存在积层缺陷数极小的极小点。在该极小点中，基层缺陷数在生长速度为1.0μm/min的情况下最少(参照图2D温度1100℃附近的点)。另外，在生长速度为1.0μm/min的情况下，在自积层缺陷数最少的温度(图2D温度1100℃附近)偏离温度下所制造外延晶片上形成的基层缺陷数在1040℃～1130℃的广泛范围内几乎处于平等状态。再者，如图2C所示，在生长速度为2.0μm/min的情况下也同样，所制造外延晶片上形成的基层缺陷数在1040℃～1130℃的广泛范围内几乎处于平等状态。与此相对，如图2A及图2B所示，在4.0μm/min以上生长速度下制造的外延晶片中，基层缺陷数并没有在大范围内处于平等状态，而是随着外延生长时的温度发生大幅度变化。因而，通过低速的生长速度，在1100℃附近的温度下外延生长，可以抑制积层缺陷。
另外，在图2A～图2D各个图中，在最低温端区域内所探测到的点是测量基层缺陷数所溢流的点。这些点上的缺陷主要是如图3所示的数十nm、宽度数μm的凸缺陷。与此相反，在图2A～图2D各个图中，在高温端(1160℃端)区域所探测到的点上的缺陷是积层缺陷以及如图4所示的亚微米级的微小凹陷。这些缺陷未见于掺杂红磷的低电阻率基板以外，属该基板特有的现象。
由此可知，通过将外延生长时的生长速度控制在2μm/min以下，其生长时的温度设为1040℃以上且1130℃以下，可以制造出抑制积层缺陷发生的外延晶片。优选地，外延生长时的生长速度为2μm/min以下，生长时的温度设为1060℃以上且1120℃以下。更优选地，外延生长时的生长速度为1μm/min以下，生长时的温度设为1060℃以上且1120℃以下。
另外，如图5所示，与图1同样地对基板W进行烘焙工艺(S1)到净化工艺(S3)之后，也可以实施第1、第2生长工艺(S4a、S4b)来代替图1中的生长工艺(S4)。在第1生长工艺(S4a)中，外延生长时的外延层生长速度设为2.0μm/min以下，其生长时的温度设为1040℃以上且1130℃以下，在基板上外延生长未经掺杂的外延层。之后，作为第2生长工艺(S4b)，以超过第1生长工艺(S4a)生长速度的生长速度(如4.0μm/min)进行生长外延层至指定的膜厚度。在第1生长工艺(S4a)中，生长外延层需要时间，导致生产率大大降低。于是，可以在第1生长工艺(S4a)之后，通过进行第2成长工艺(S4b)来制造抑制积层缺陷的外延晶片并且几乎不降低生产率。
实施例
以下将举出实施例与对比例来具体说明本发明，但是其对本发明不做出限定。
实施例
在实施例1中，准备两张电阻率为0.71mΩ·cm～0.74mΩ·cm、直径为200mm、厚度为735μm的主表面经过镜面研磨处理的基板W。接下来，使用气相生长装置分别对准备好的两张基板W实施图1所示的工艺S1～S4，来制造两张硅外延晶片。作为制造条件，在S2的蚀刻工艺中，蚀刻速度设定为0.090μm/min、蚀刻量设定为0.045μm。另外，在S3的净化工艺中，在1130℃下放流氢气30秒。在S4的生长工艺中，生长速度设定为1.0μm/min，温度为1100℃，从而生长膜厚2.1μm的硅外延层。然后，通过粒子计数器(KLA-Tencor公司制造的SurfscanSP1)测定所制造的外延晶片，测量外延晶片上产生的积层缺陷数(个/晶片)。
在实施例2中，截止至图1的净化工艺(S3)与实施例1相同，之后，实施图5中的第1、第2生长工艺(S4a、S4b)来代替图1中的生长工艺(S4)。在S4a的第1生长工艺中，设定生长速度为1.0μm/min以及温度为1100℃，由此生长膜厚0.1μm的外延层。接下来，在S4b的第2生长工艺中，设定生长速度为4.0μm/min以及温度为1150℃，由此生长膜厚2μm的外延层。如此制造出外延晶片，与实施例1相同，测量所制造的外延晶片上产生的积层缺陷数(个/晶片)。
对比例
在对比例中，截止至图1的净化工艺(S3)与实施例1相同，之后以生长速度为4.0μm/min以及温度为1150℃实施生长工艺，用来代替图1中的生长工艺(S4)，由此生长膜厚2.1μm的外延层。然后，与实施例1相同，测量所制造的外延晶片上产生的积层缺陷数(个/晶片)。
图6表示实施例1、2以及对比例中所制造的外延晶片上产生的积层缺陷数。在实施例1中，积层缺陷数为348(个/晶片)、324(个/晶片)；在实施例2中，积层缺陷数为222(个/晶片)、172(个/晶片)。另一方面，在对比例中，积层缺陷数为4348(个/晶片)、3820(个/晶片)。
如图6所示，如对比例，如果生长速度超过2μm/min，就无法充分抑制积层缺陷数，与此相对地，如实施例1，如果生长速度在2μm/min以下，生长时的温度为1100℃，则可以充分抑制积层缺陷数。而且，如实施例2，在与实施例1同样的条件(生长速度在2μm/min以下，且温度为1100℃)下生长外延层之后，即便在更快速的生长速度下生长外延层，也可以充分抑制积层缺陷数。由此，可以在提升生产效率的状态下，制造抑制积层缺陷数的晶片。
以上就本发明的实施例进行了说明，但本发明不受限于具体的记载内容，可在技术层面上不相矛盾的范围内，对示例的构成等进行适当的组合，并进行实施。而且，还可以将某些要素、某些处理替换为已公开的形态来进行实施。

Claims (6)

1.一种外延晶片的制造方法，其特征在于，
包括：
准备工艺，其准备掺杂有磷的低电阻率硅单结晶基板；
生长工艺，其在硅单结晶基板上，在1040℃以上且1130℃以下的温度下，以2μm/min以下的生长速度生长外延层。
2.根据权利要求1所述的外延晶片的制造方法，其特征在于，
在所述准备工艺中，准备掺杂有5×1019atoms/cm³以上的所述磷的所述硅单结晶基板。
3.根据权利要求1或2中所述的外延晶片的制造方法，其特征在于，
在所述准备工艺中，准备掺杂有8×1019atoms/cm³以上的所述磷的所述硅单结晶基板。
4.根据权利要求1～3中任一项所述的外延晶片的制造方法，其特征在于，
所述生长工艺为第1工艺，
还包括第2工艺，其在所述第1工艺之后，以超过所述生长速度的生长速度，在所述外延层上生长外延层。
5.根据权利要求1～4中任一项所述的外延晶片的制造方法，其特征在于，
在所述准备工艺与所述生长工艺之间，包括通过氯化氢气体对所述硅单结晶基板的主表面进行气相蚀刻的蚀刻工艺。
6.根据权利要求5中所述的外延晶片的制造方法，其特征在于：
在所述气相蚀刻工艺中，蚀刻量在0.025μm/min以上且1.000μm/min以下。
CN201780023720.1A 2016-04-20 2017-02-21 外延晶片的制造方法 Active CN109075039B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016084435A JP6372709B2 (ja) 2016-04-20 2016-04-20 エピタキシャルウェーハの製造方法
JP2016-084435 2016-04-20
PCT/JP2017/006250 WO2017183277A1 (ja) 2016-04-20 2017-02-21 エピタキシャルウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN109075039A true CN109075039A (zh) 2018-12-21
CN109075039B CN109075039B (zh) 2023-06-09

Family

ID=60115947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780023720.1A Active CN109075039B (zh) 2016-04-20 2017-02-21 外延晶片的制造方法

Country Status (4)

Country Link
JP (1) JP6372709B2 (zh)
KR (1) KR102521336B1 (zh)
CN (1) CN109075039B (zh)
WO (1) WO2017183277A1 (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119123A (ja) * 1988-10-27 1990-05-07 Nec Corp 半導体装置の製造方法
JPH1140506A (ja) * 1997-07-18 1999-02-12 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
CN1945796A (zh) * 2005-10-06 2007-04-11 株式会社上睦可 半导体衬底的制造方法
JP2009176784A (ja) * 2008-01-22 2009-08-06 Covalent Materials Tokuyama Corp 薄膜エピタキシャルウェーハの製造方法
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
WO2011001770A1 (ja) * 2009-06-29 2011-01-06 株式会社Sumco エピタキシャルシリコンウェーハとその製造方法
JP2012114138A (ja) * 2010-11-22 2012-06-14 Sumco Corp シリコンウェーハのエピタキシャル成長方法
TW201250787A (en) * 2011-01-26 2012-12-16 Shinetsu Handotai Kk Method for manufacturing silicon epitaxial wafer
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
US20140001605A1 (en) * 2012-06-29 2014-01-02 Sumco Techxiv Corporation Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer
CN104584190A (zh) * 2012-10-31 2015-04-29 Lg伊诺特有限公司 外延晶片及其制造方法
JP2015213102A (ja) * 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6231933B1 (en) * 1999-03-18 2001-05-15 Primaxx, Inc. Method and apparatus for metal oxide chemical vapor deposition on a substrate surface
JP2005079134A (ja) 2003-08-28 2005-03-24 Toshiba Ceramics Co Ltd 半導体基板およびその製造方法
JP6142496B2 (ja) * 2012-10-12 2017-06-07 富士電機株式会社 半導体装置の製造方法
JP5931780B2 (ja) * 2013-03-06 2016-06-08 東京エレクトロン株式会社 選択エピタキシャル成長法および成膜装置
JP5890587B2 (ja) * 2013-04-24 2016-03-22 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 単結晶の製造方法およびシリコンウェーハの製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119123A (ja) * 1988-10-27 1990-05-07 Nec Corp 半導体装置の製造方法
JPH1140506A (ja) * 1997-07-18 1999-02-12 Shin Etsu Handotai Co Ltd エピタキシャルウェーハの製造方法
CN1945796A (zh) * 2005-10-06 2007-04-11 株式会社上睦可 半导体衬底的制造方法
JP2009176784A (ja) * 2008-01-22 2009-08-06 Covalent Materials Tokuyama Corp 薄膜エピタキシャルウェーハの製造方法
JP2010153631A (ja) * 2008-12-25 2010-07-08 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 エピタキシャルシリコンウェーハとその製造方法
WO2011001770A1 (ja) * 2009-06-29 2011-01-06 株式会社Sumco エピタキシャルシリコンウェーハとその製造方法
JP2012114138A (ja) * 2010-11-22 2012-06-14 Sumco Corp シリコンウェーハのエピタキシャル成長方法
TW201250787A (en) * 2011-01-26 2012-12-16 Shinetsu Handotai Kk Method for manufacturing silicon epitaxial wafer
JP2013239606A (ja) * 2012-05-16 2013-11-28 Mitsubishi Electric Corp 炭化珪素エピタキシャルウェハの製造方法
US20140001605A1 (en) * 2012-06-29 2014-01-02 Sumco Techxiv Corporation Manufacturing method of epitaxial silicon wafer, and epitaxial silicon wafer
CN104584190A (zh) * 2012-10-31 2015-04-29 Lg伊诺特有限公司 外延晶片及其制造方法
US20150259828A1 (en) * 2012-10-31 2015-09-17 Lg Innotek Co., Ltd. Epitaxial wafer and method for fabricating the same
JP2015213102A (ja) * 2014-05-01 2015-11-26 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN109075039B (zh) 2023-06-09
WO2017183277A1 (ja) 2017-10-26
KR102521336B1 (ko) 2023-04-13
KR20180134907A (ko) 2018-12-19
JP2017195273A (ja) 2017-10-26
JP6372709B2 (ja) 2018-08-15

Similar Documents

Publication Publication Date Title
JP5278174B2 (ja) シリコンエピタキシャルウェーハおよびその製造方法
KR101178677B1 (ko) 에피택시얼 웨이퍼 및 그 제조방법
WO2001016408A1 (fr) Plaquette de silicium epitaxiale
JP5003283B2 (ja) シリコン単結晶の引上げ方法
CN105658847B (zh) 外延碳化硅晶片的制造方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP6358472B2 (ja) エピタキシャルウェーハの製造方法
CN109075039A (zh) 外延晶片的制造方法
JP2010205866A (ja) シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
TW466589B (en) Silicon wafer with epitaxial layer and its production
JP5544859B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2017188507A (ja) シリコンエピタキシャルウェーハの製造方法
US10170312B2 (en) Semiconductor substrate and manufacturing method of the same
JP2021109807A (ja) シリコン単結晶の製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4600086B2 (ja) 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ
JP2010087327A (ja) シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP2011134830A (ja) エピタキシャルウェーハ
JP2017208470A (ja) エピタキシャルウェーハの製造方法
KR100386230B1 (ko) 에피택셜층 적층용 실리콘 웨이퍼 및 에피택셜 웨이퍼 및그의 제조 방법
CN108511317A (zh) 外延晶圆的制造方法及外延晶圆
JP2012079938A (ja) エピタキシャルウェーハおよびその製造方法
JP2010199356A (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant