JP3854136B2 - 半導体素子のトランジスタ及びその製造方法 - Google Patents
半導体素子のトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP3854136B2 JP3854136B2 JP2001371099A JP2001371099A JP3854136B2 JP 3854136 B2 JP3854136 B2 JP 3854136B2 JP 2001371099 A JP2001371099 A JP 2001371099A JP 2001371099 A JP2001371099 A JP 2001371099A JP 3854136 B2 JP3854136 B2 JP 3854136B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- transistor
- insulating layer
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 description 9
- -1 oxygen ion Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Description
【発明の属する技術分野】
本発明は半導体素子のトランジスタ及びその製造方法に係り、特にLDD(lightly doped drain)領域の下部に酸素イオン注入層が形成された半導体素子のトランジスタ及びその製造方法に関する。
【0002】
【従来の技術】
一般に、半導体素子の集積度が増加するにつれてトランジスタの大きも減少し、トランジスタの大きさの減少によっていろいろの電気的特性が低下するという問題が生ずる。
【0003】
このような問題点を解決するために、最近は絶縁膜上にシリコン層が形成されたSOI(Silicon On Insulator)構造、或いは内部に酸素層が形成されたSIMOX(Separation by Implantation of Oxygen)構造の基板を用いてトランジスタを形成する。
【0004】
ところが、このような構造の基板を用いると、トランジスタが絶縁膜または酸素層の上部に形成されるため、基板と電気的にフロート(floating)された状態を維持し、これにより接合領域と基板間のしきい値電圧が変動するというボディ効果(Body effect)、及び正孔が基板に放出されないで接合領域へ移動することによりパンチスルー(Punch through)が誘発されるというキンク効果(Kink effect)などが発生し、素子の信頼性が低下する。
【0005】
従って、このような現象が発生しないようにするため、絶縁膜または酸素層が貫通されるようにコンタクトホールを形成し、その内部にプラグを形成してトランジスタが電気的にフロートされないようにするが、この場合、複雑なコンタクトホールの形成工程が追加されなければならない。
【0006】
さらに、素子の集積度が増加するにつれてシリサイドが基板に深く浸透され、これにより接合漏洩電流が急激に増加するという問題点が生ずる。
【0007】
【発明が解決しようとする課題】
従って、本発明の目的は、単結晶シリコンからなるバルク基板を用いるが、LDD領域の下部に酸素の注入された絶縁層を形成することにより、SOI構造またはSIMOX構造の基板を用いる場合と同一の効果を得ることができ、素子の高集積化による電気的特性の低下及び接合漏洩電流の増加を防止することができる半導体素子のトランジスタ及びその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る半導体素子のトランジスタは、トレンチ構造の素子分離膜が形成された単結晶シリコンの半導体基板と、チャネル領域の半導体基板上に形成され、ゲート絶縁膜によって半導体基板と電気的に分離されるゲート電極と、前記半導体基板の所定の深さにイオンを注入して形成された絶縁層と、前記絶縁層上部の半導体基板のみに低濃度不純物イオンを注入して形成されたLDD領域と、前記ゲート電極の両側部の半導体基板に前記素子分離膜より高く形成されたソース/ドレイン接合領域と、前記接合領域および前記ゲート電極上に形成されたシリサイド層を含むことを特徴とする。
【0009】
また、本発明に係る半導体素子のトランジスタ製造方法は、素子分離膜が形成された単結晶シリコンの半導体基板の活性領域に所定の深さイオンを注入して絶縁層を形成する段階と、チャネル領域の半導体基板上にゲート絶縁膜及びゲート電極を形成する段階と、前記絶縁層上部の半導体基板に低濃度不純物領域であるLDD領域を形成する段階と、全体上部面に絶縁膜を形成した後、エッチング工程で前記ゲート電極の側壁には絶縁膜スペーサが形成され、前記絶縁膜スペーサ側部の前記基板の所定深さの溝が形成されるように前記LDD領域および前記絶縁層の一部をエッチングする段階と、前記溝にエピシリコン層を前記素子分離膜より高く成長させた後、エピシリコン層に不純物イオンを注入してソース/ドレイン構造の接合領域を形成する段階と、ゲート電極及び接合領域の表面にシリサイド層を形成する段階とからなること特徴とする。
【0010】
前記半導体基板は、チョクラルスキー法で製造されたバルク形態の単結晶シリコン基板であり、前記イオンは酸素であり、前記絶縁層は半導体基板の表面から500〜1000Åの深さに形成されることを特徴とする。
【0011】
【発明の実施の形態】
以下、添付図に基づいて本発明を詳細に説明する。
【0012】
図1〜図7は本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【0013】
図1に示すように、半導体基板1の素子分離領域にトレンチ構造の素子分離膜2を形成する。前記半導体基板1としてはチョクラルスキー(Czocharalski)法で製造されたバルク形態の単結晶シリコン基板を使用する。
【0014】
図2に示すように、活性領域の前記半導体基板1に、例えば酸素イオンを所定の深さに注入して絶縁層5を形成した後、チャネル領域の半導体基板1上にゲート絶縁膜3及びゲート電極4を形成する。前記絶縁層5は、酸素イオンの注入されたSIMOX構造で形成され、前記半導体基板1の表面から500〜1000Åの深さに形成される。
【0015】
また、前記絶縁層5を形成した後、高温熱処理を行って基板1の表面部に存在する金属性不純物(Cu、Ni、Feなど)、結晶欠陥などが前記絶縁層5に捕獲(getting)されるようにすることで、素子の動作時に漏洩電流の流れが減少し、素子の性能が改善されるようにすることができる。
【0016】
図3に示すように、前記絶縁層5上部の半導体基板1にLDDイオンを注入してLDD領域6を形成する。
【0017】
図4に示すように、全体上部面に絶縁膜を形成した後、全面エッチングして前記ゲート電極4の側壁にスペーサ10を形成する。前記エッチング工程で露出された部分の前記LDD領域6及び絶縁層5がエッチングされるようにして、前記スペーサ10の側部に溝(A部分)が形成されるようにする。
【0018】
図5に示すように、選択的エピタキシャル成長(Selective Epitaxial Growth)法で露出した半導体基板1を成長させ、前記溝(A部分)にエピシリコン層7が形成されるようにする。
【0019】
図6に示すように、前記エピシリコン層7に不純物イオンを注入して接合領域7aの形成を完了する。前記エピシリコン層7は前記素子分離膜2より200〜500Å程度高く成長されるようにする。
【0020】
図7に示すように、前記ゲート電極4及び接合領域7aの表面にシリサイド層8を形成する。前記図5のように前記エピシリコン層7を素子分離膜2より高く成長させることにより、前記素子分離膜2の上部界面の損失が発生しないため、界面を通じたシリサイド層の成長が発生しない。
【0021】
【発明の効果】
上述したように、本発明は、単結晶シリコンからなるバルク基板を用いるが、LDD領域の下部に酸素イオンの注入された絶縁層を形成することにより、SOIまたはSIMOX基板を用いる場合と同一の効果を得、素子の電気的特性の低下を防止する。
【0022】
つまり、本発明は、1)酸素イオンが注入された絶縁層以外の部分によって素子が基板とフローティングされていない状態を維持するようにすることにより、SOIまたはSIMOX基板使用の時に発生するボディ効果またはキンク効果が発生せず、2)LDD領域の下部に形成された絶縁層によって接合イオンの側面拡散が遮断されるようにすることにより、短チャネル効果の発生が防止される。
【0023】
なお、本発明は、接合領域として用いられるエピシリコン層を素子分離膜より高く成長させ、素子分離膜の界面の損傷が防止されるようにすることにより、シリサイドの浸透による漏洩電流の発生が防止される。
【図面の簡単な説明】
【図1】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図2】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図3】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図4】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図5】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図6】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【図7】本発明に係る半導体素子のトランジスタ製造方法を説明するための素子の断面図である。
【符号の説明】
1 半導体基板
2 素子分離膜
3 ゲート絶縁膜
4 ゲート電極
5 絶縁層
6 LDD領域
7 エピシリコン層
7a 接合領域
8 シリサイド層
10 スペーサ
Claims (10)
- トレンチ構造の素子分離膜が形成された単結晶シリコンの半導体基板と、
チャネル領域の半導体基板上に形成され、ゲート絶縁膜によって半導体基板と電気的に分離されるゲート電極と、
前記半導体基板の所定の深さにイオンを注入して形成された絶縁層と、
前記絶縁層上部の半導体基板のみに低濃度不純物イオンを注入して形成されたLDD領域と、
前記ゲート電極の両側部の半導体基板に前記素子分離膜より高く形成されたソース/ドレイン接合領域と、
前記接合領域および前記ゲート電極上に形成されたシリサイド層を含むことを特徴とする半導体素子のトランジスタ。 - 前記半導体基板は、チョクラルスキー法で製造されたバルク形態の単結晶シリコン基板であることを特徴とする請求項1記載の半導体素子のトランジスタ。
- 前記イオンは酸素であることを特徴とする請求項1記載の半導体素子のトランジスタ。
- 前記絶縁層は前記半導体基板の表面から500〜1000Åの深さに形成されることを特徴とする請求項1記載の半導体素子のトランジスタ。
- 素子分離膜が形成された単結晶シリコンの半導体基板の活性領域に所定の深さイオンを注入して絶縁層を形成する段階と、
チャネル領域の半導体基板上にゲート絶縁膜及びゲート電極を形成する段階と、
前記絶縁層上部の半導体基板に低濃度不純物領域であるLDD領域を形成する段階と、
全体上部面に絶縁膜を形成した後、エッチング工程で前記ゲート電極の側壁には絶縁膜スペーサが形成され、前記絶縁膜スペーサの側部に前記基板の所定深さの溝が形成されるように前記LDD領域および前記絶縁層の一部をエッチングする段階と、
前記溝にエピシリコン層を前記素子分離膜より高く成長させた後、エピシリコン層に不純物イオンを注入してソース/ドレイン構造の接合領域を形成する段階と、
ゲート電極及び接合領域の表面にシリサイド層を形成する段階とからなること特徴とする半導体素子のトランジスタ製造方法。 - 前記半導体基板は、チョクラルスキー法で製造されたバルク形態の単結晶シリコン基板であることを特徴とする請求項5記載の半導体素子のトランジスタ製造方法。
- 前記イオンは酸素であることを特徴とする請求項5記載の半導体素子のトランジスタ製造方法。
- 前記絶縁層は半導体基板の表面から500〜1000Åの深さに形成されることを特徴とする請求項5記載の半導体素子のトランジスタ製造方法。
- 前記エピシリコン層は前記素子分離膜より200〜500Å高く形成されることを特徴とする請求項5記載の半導体素子のトランジスタ製造方法。
- 前記絶縁層を形成する段階から、前記半導体基板の表面部に存在する金属性不純物及び結晶欠陥が前記絶縁層に捕獲されるようにするため高温熱処理する段階をさらに含んでなることを特徴とする請求項5記載の半導体素子のトランジスタ製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0036387A KR100463953B1 (ko) | 2001-06-25 | 2001-06-25 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
KR2001-36387 | 2001-06-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003017693A JP2003017693A (ja) | 2003-01-17 |
JP3854136B2 true JP3854136B2 (ja) | 2006-12-06 |
Family
ID=19711313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001371099A Expired - Fee Related JP3854136B2 (ja) | 2001-06-25 | 2001-12-05 | 半導体素子のトランジスタ及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6624036B2 (ja) |
JP (1) | JP3854136B2 (ja) |
KR (1) | KR100463953B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100454125B1 (ko) * | 2001-12-18 | 2004-10-26 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
US6812103B2 (en) * | 2002-06-20 | 2004-11-02 | Micron Technology, Inc. | Methods of fabricating a dielectric plug in MOSFETS to suppress short-channel effects |
US7271403B2 (en) * | 2002-12-13 | 2007-09-18 | Intel Corporation | Isolating phase change memory devices |
KR100498475B1 (ko) | 2003-01-07 | 2005-07-01 | 삼성전자주식회사 | 모스 전계 효과 트랜지스터 구조 및 그 제조 방법 |
KR100487564B1 (ko) * | 2003-07-07 | 2005-05-03 | 삼성전자주식회사 | 높여진 소오스/드레인 영역을 갖는 반도체 소자 및 그제조방법 |
CN100431112C (zh) * | 2003-12-12 | 2008-11-05 | 联华电子股份有限公司 | 硅化金属制造的方法 |
KR100630767B1 (ko) | 2005-09-08 | 2006-10-04 | 삼성전자주식회사 | 에피택셜 영역을 구비하는 모스 트랜지스터의 제조방법 |
JP2008004894A (ja) * | 2006-06-26 | 2008-01-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US8569837B2 (en) * | 2007-05-07 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices having elevated source/drain regions |
JP4728378B2 (ja) * | 2008-11-10 | 2011-07-20 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
CN102543696B (zh) * | 2010-12-17 | 2014-12-17 | 中国科学院微电子研究所 | 一种半导体器件的制造方法 |
CN107785319B (zh) * | 2016-08-31 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN110391299B (zh) * | 2018-04-23 | 2023-07-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN111863949A (zh) * | 2019-04-30 | 2020-10-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930011281A (ko) * | 1991-11-14 | 1993-06-24 | 김광호 | 반도체장치 및 그 제조방법 |
KR970030505A (ko) * | 1995-11-29 | 1997-06-26 | 김주용 | 얕은 소스/드레인 결합 영역 형성방법 |
US5712173A (en) * | 1996-01-24 | 1998-01-27 | Advanced Micro Devices, Inc. | Method of making semiconductor device with self-aligned insulator |
KR100239707B1 (ko) * | 1996-11-27 | 2000-01-15 | 김영환 | 반도체 소자의 제조방법 |
US5908313A (en) * | 1996-12-31 | 1999-06-01 | Intel Corporation | Method of forming a transistor |
JPH1187664A (ja) * | 1997-04-28 | 1999-03-30 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JPH118379A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100293270B1 (ko) * | 1998-06-01 | 2001-11-30 | 김충환 | 씨모스 트랜지스터 제조방법 |
US6071783A (en) * | 1998-08-13 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Pseudo silicon on insulator MOSFET device |
KR20000065719A (ko) * | 1999-04-08 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
JP2001068669A (ja) * | 1999-08-30 | 2001-03-16 | Sony Corp | 半導体装置の製造方法 |
US6417054B1 (en) * | 2001-01-26 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating a self aligned S/D CMOS device on insulated layer by forming a trench along the STI and fill with oxide |
-
2001
- 2001-06-25 KR KR10-2001-0036387A patent/KR100463953B1/ko not_active IP Right Cessation
- 2001-12-05 JP JP2001371099A patent/JP3854136B2/ja not_active Expired - Fee Related
- 2001-12-27 US US10/026,958 patent/US6624036B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003017693A (ja) | 2003-01-17 |
KR20030001610A (ko) | 2003-01-08 |
US20020195660A1 (en) | 2002-12-26 |
US6624036B2 (en) | 2003-09-23 |
KR100463953B1 (ko) | 2004-12-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
JP2007250855A (ja) | 半導体装置及びその製造方法 | |
KR100526366B1 (ko) | 반도체 장치와 그 제조 방법 | |
JP3854136B2 (ja) | 半導体素子のトランジスタ及びその製造方法 | |
KR20030056604A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
KR100529455B1 (ko) | 부분 공핍형 soi 모스 트랜지스터 및 그 제조 방법 | |
JP2002076112A (ja) | 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法 | |
WO2021169805A1 (zh) | 半导体器件制作方法 | |
KR101026484B1 (ko) | 수직형 트랜지스터 및 그의 제조방법 | |
KR20000056248A (ko) | 소오스/드레인 영역의 수평방향 확산을 방지하는 전계효과 트랜지스터 및 그 제조방법 | |
KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
KR100944342B1 (ko) | 플로팅 바디 트랜지스터를 갖는 반도체 소자 및 그 제조방법 | |
KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
KR20020002012A (ko) | 트랜지스터 및 그 제조 방법 | |
KR100464535B1 (ko) | 반도체소자의 트랜지스터 형성 방법 | |
KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
KR100295687B1 (ko) | 모스 트랜지스터 제조방법 | |
KR20000003936A (ko) | 반도체 소자의 트랜지스터 및 그 형성 방법 | |
KR100356793B1 (ko) | 비씨-에스오아이 소자의 제조방법 | |
KR20010054163A (ko) | 모스팻(mosfet) 제조방법 | |
JP2005032997A (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
KR100833594B1 (ko) | 모스펫 소자 및 그 제조방법 | |
KR0161873B1 (ko) | 반도체 소자 제조방법 | |
KR20010004039A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060907 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100915 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110915 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120915 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130915 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |