KR20010054163A - 모스팻(ｍｏｓｆｅｔ) 제조방법 - Google Patents
모스팻(ｍｏｓｆｅｔ) 제조방법 Download PDFInfo
- Publication number
- KR20010054163A KR20010054163A KR1019990054834A KR19990054834A KR20010054163A KR 20010054163 A KR20010054163 A KR 20010054163A KR 1019990054834 A KR1019990054834 A KR 1019990054834A KR 19990054834 A KR19990054834 A KR 19990054834A KR 20010054163 A KR20010054163 A KR 20010054163A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- substrate
- gate electrode
- ion implantation
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000005468 ion implantation Methods 0.000 claims abstract description 22
- 150000002500 ions Chemical class 0.000 claims abstract description 22
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 14
- -1 Silicon ions Chemical class 0.000 claims abstract description 10
- 125000001475 halogen functional group Chemical group 0.000 claims abstract description 10
- 238000002955 isolation Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000010405 reoxidation reaction Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005530 etching Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- 230000001052 transient effect Effects 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract 1
- 230000005669 field effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 239000011810 insulating material Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Abstract
본 발명은 웰 이온주입에 따른 기판의 격자손상에 기인하는 실리콘 인터스티셜 및 TED(Transient Enhanced Diffusion)등을 억제하여 소자의 특성을 향상시킬 수 있는 모스팻 제조방법을 제공하기 위한 것으로, 반도체 기판에 소자 격리영역을 형성하는 공정과, 액티브 영역의 기판내에 이온주입을 실시하여 웰 영역을 형성하는 공정과, 상기 웰 영역내 소정깊이에 확산방지층을 형성한 후, 상기 웰 영역의 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 공정과, 게이트 재산화 공정을 실시한 후, LDD 이온주입을 실시하는 공정과, 게이트 전극 양측면에 절연측벽을 형성한 후, 고농도 이온주입을 통해 상기 기판과 반대도전형의 소오스/드레인 불순물 영역을 형성하는 공정과, 상기 소오스/드레인 불순물 영역과 상기 이온확산층의 사이에 할로 이온주입을 통해 할로 영역을 형성하는 공정을 포함하여 이루어진다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 웰(Well) 이온주입 후 실리콘 이온주입을 통해 이온주입 및 게이트 재산화 공정에서 발생하는 실리콘 인터스티셜(Si Interstitial)을 감소시키는데 적당한 모스팻 제조방법에 관한 것이다.
도 1a 내지 1f는 종래 기술에 따른 모스팻 제조방법을 설명하기 위한 공정단면도이다.
도 1a에 도시한 바와 같이, 필드 영역과 액티브 영역으로 정의된 반도체 기판(11)상에 제 1 절연막(12)과 제 2 절연막(13)을 차례로 형성한 후, 패터닝하여 소자 격리 영역을 정의한다.
이때, 제 1 절연막(12)은 산화막이고, 제 2 절연막(13)은 질화막이다.
이후, 제 2 절연막(13)을 마스크로 이용한 식각 공정으로 제 1 절연막(12) 및 반도체 기판(11)을 식각하여 트렌치(14)를 형성한다.
이후, 도 1b에 도시한 바와 같이, 제 1, 제 2 절연막(12,13)을 포함한 전면에 절연물질을 형성한 후, CMP(Chemical Mechanical Polishing)공정을 이용하여 상기 트렌치(14)내에 매립시켜 소자 격리영역(15)을 형성한다.
도 1c에 도시한 바와 같이, 액티브 영역의 기판에 웰 이온주입을 실시하여 웰 영역(16)을 형성한다.
그리고, 웰 영역(16)의 기판상에 게이트 절연막(17)을 형성하고, 상기 게이트 절연막(17)상에 폴리실리콘층(18)과 게이트 캡 절연막(19)을 차례로 형성한다.
도 1d에 도시한 바와 같이, 사진 식각 공정으로 게이트 캡 절연막(19), 폴리실리콘층(18) 및 게이트 절연막(17)을 선택적으로 제거하여 게이트 전극(18a)을 형성한다.
이후, 게이트 재산화 공정을 통해 게이트 전극(18a) 및 기판상에 제 3 절연막(20)을 성장시킨 후, 상기 게이트 전극(18a) 양측의 기판내에 저농도 불순물 이온주입을 실시하여 LDD영역(21)을 형성한다.
도 1e에 도시한 바와 같이, 제 3 절연막(20)상에 측벽 형성용 절연물질을 형성한 후, 에치백(etchback)하여 게이트 전극(18a)의 양측면에 게이트 측벽(23)을 형성한다.
이후, 게이트 측벽(23) 및 게이트 전극(18a)을 마스크로 이용한 고농도 불순물 이온주입을 실시하여 기판내에 소오스/드레인 불순물 영역(24,25)을 형성한다.
도 1f에 도시한 바와 같이, 펀치 쓰루(Punch Through) 방지를 위해 할로(holo) 이온주입을 통해 할로 영역(26)을 형성하면, 종래 기술에 따른 모스팻 제조공정이 완료된다.
그러나 상기와 같은 종래 모스팻 제조방법은 다음과 같은 문제점이 있었다.
웰 이온주입이 높은 에너지로 수행되기 때문에 이온들이 기판에 충돌하는 과정에서 기판의 격자가 손상을 입게되며 이러한 상태에서 게이트 재산화 공정을 수행하면, 손상을 입은 격자를 통해 채널 이온이 확산되는 TED(Transient Enhanced Diffusion) 및 실리콘 인터스티셜(Interstitial)이 발생한다. 이로인해, 숏 채널 효과, 역 숏 채널 효과(문턱전압이 채널길이가 큰 소자에서의 문턱전압보다 더 높게 상승했다가 다시 문턱전압이 현저하게 감소하는 효과)등 좋지 않은 특성이 나타나 소자의 특성을 저하시키게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 웰 이온주입에 따른 기판의 격자손상에 기인하는 실리콘 인터스티셜 및 TED(Transient Enhanced Diffusion)등을 억제하여 소자의 특성을 향상시킬 수 있는 모스팻 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 1f는 종래 기술에 따른 모스팻 제조방법을 설명하기 위한 공정단면도
도 2a 내지 2g는 본 발명 모스팻 제조방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
31 : 반도체 기판 35 : 소자 격리 영역
36 : 웰 영역 37 : 실리콘 이온층
39a : 게이트 전극 43 : 절연측벽
44,45 : 소오스/드레인 불순물 영역 44 : 할로 영역
상기의 목적을 달성하기 위한 본 발명의 모스팻 제조방법은 반도체 기판에 소자 격리영역을 형성하는 공정과, 액티브 영역의 기판내에 이온주입을 실시하여 웰 영역을 형성하는 공정과, 상기 웰 영역내 소정깊이에 확산방지층을 형성한 후, 상기 웰 영역의 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 공정과, 게이트 재산화 공정을 실시한 후, LDD 이온주입을 실시하는 공정과, 게이트 전극 양측면에 절연측벽을 형성한 후, 고농도 이온주입을 통해 상기 기판과 반대도전형의 소오스/드레인 불순물 영역을 형성하는 공정과, 상기 소오스/드레인 불순물 영역과 상기 이온확산층의 사이에 할로 이온주입을 통해 할로 영역을 형성하는 공정을 포함하여 이루어진다.
이하, 본 발명의 모스팻 제조방법을 첨부된 도면을 참조하여 설명하기로 한다.
먼저, 본 발명의 모스팻 제조방법은 높은 에너지로 주입된 웰 이온주입시 손상되는 기판의 격자를 통해 채널 이온이나 소오스/드레인용 고농도 이온등이 확산되는 것을 방지하기 위해 웰 영역내에 확산방지영역을 형성하는 것을 특징으로 한다.
도 2a 내지 2g는 본 발명 모스팻 제조방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(31)상에 제 1 절연막(32)과 제 2 절연막(33)을 차례로 형성한다.
사진 식각 공정으로 제 2 절연막(33) 및 제 1 절연막(32)을 선택적으로 제거하여 필드 영역을 정의한 후, 기판을 식각하여 트렌치(34)를 형성한다.
도 2b에 도시한 바와 같이, 소자 격리 영역을 형성하기 위한 절연물질을 증착한 후, CMP(Chemical Mechanical Polishing)공정을 통해 상기 트렌치(34)내에 매립시키는 것에 의해 소자격리 영역(35)을 형성한다.
도 2c에 도시한 바와 같이, 웰 이온주입을 실시하여 웰 영역(36)을 형성한 후, 상기 웰 영역(36)내에 실리콘(Si)을 이온주입한 후, 열처리하여 실리콘 이온층(37)을 형성한다.
이때, 상기 실리콘 이온층(37)은 이후에 형성될 소오스 및 드레인 불순물 확산영역보다 더 아래에 위치하도록 적절히 조절한다.
상기 실리콘 이온층(37)은 웰 이온주입시 높은 에너지로 인해 기판의 격자가 손상되는 경우, 채널 이온 및 소오스/드레인 이온등이 격자를 통해 확산되지 않도록 확산방지층으로 사용된다.
여기서, 상기 실리콘 이온층(37)은 웰 이온주입을 실시하기 이전에 먼저 형성하는 것이 가능하다.
도 2d에 도시한 바와 같이, 액티브 영역의 기판상에 게이트 절연막(38), 폴리실리콘층(39), 게이트 캡 절연막(40)을 차례로 형성한 후, 사진 식각 공정을 통해 상기 게이트 캡 절연막(40), 폴리실리콘층(39), 게이트 절연막(38)을 선택적으로 제거하여 도 2e에 도시한 바와 같이, 게이트 전극(39a)을 형성한다.
이후, 재산화(Re-Oxidation) 공정을 통해 상기 게이트 전극(39a) 및 기판상에 제 3 절연막(41)을 형성한 후, 저농도 불순물 이온주입을 실시하여 상기 게이트 전극(39a) 양측의 기판내에 LDD영역(42)을 형성한다.
도 2f에 도시한 바와 같이, 상기 제 3 절연막(41)상에 측벽 형성을 위한 절연물질을 증착한 후, 에치백하여 상기 게이트 전극(39a)의 양측면에 절연측벽(43)을 형성한다.
이후, 절연측벽(43) 및 게이트 전극(39a)을 마스크로 이용한 고농도 불순물 이온주입 및 확산을 통해 소오스/드레인 불순물 영역(44,45)을 형성한다.
도 2g에 도시한 바와 같이, 숏 채널 효과를 감소시키기 위해 할로 이온주입을 실시하여 할로 영역(46)을 형성하면 본 발명에 따른 모스팻 제조공정이 완료된다.
이상 상술한 바와 같이, 본 발명의 모스팻 제조방법은 다음과 같은 효과가 있다.
웰 이온주입이 높은 에너지로 수행됨에 따라 기판과 이온들의 충돌에 의해 격자가 손상되고, 상기 손상된 격자를 통해 채널 이온 및 고농도 이온들이 확산되는 현상이 발생하는데, 이를 방지하기 위해 소오스/드레인 영역의 하부에 이온들이 기판으로 확산되지 못하도록 실리콘 이온주입에 의한 확산방지층을 형성하여TED(Transient Enhanced Diffusion) 및 실리콘의 인터스티셜(Interstitial)을 방지할 수 있다. 따라서, 소자의 특성을 개선시킬 수 있다.
Claims (4)
- 반도체 기판에 소자 격리영역을 형성하는 공정과,액티브 영역의 기판내에 이온주입을 실시하여 웰 영역을 형성하는 공정과,상기 웰 영역내 소정깊이에 확산방지층을 형성한 후, 상기 웰 영역의 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 공정과,게이트 재산화 공정을 실시한 후, LDD 이온주입을 실시하는 공정과,게이트 전극 양측면에 절연측벽을 형성한 후, 고농도 이온주입을 통해 상기 기판과 반대도전형의 소오스/드레인 불순물 영역을 형성하는 공정과,상기 소오스/드레인 불순물 영역과 상기 이온확산층의 사이에 할로 이온주입을 통해 할로 영역을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 모스팻 제조방법.
- 제 1 항에 있어서, 상기 확산방지층은 이온주입에 의해 형성하는 것을 특징으로 하는 모스팻 제조방법.
- 제 2 항에 있어서, 상기 이온주입은 상기 웰 이온주입 전에 형성하는 것을 포함함을 특징으로 하는 모스팻 제조방법.
- 제 3 항에 있어서, 상기 주입되는 이온은 실리콘 이온(Si)인 것을 특징으로하는 모스팻 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054834A KR100320436B1 (ko) | 1999-12-03 | 1999-12-03 | 모스팻(ｍｏｓｆｅｔ) 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990054834A KR100320436B1 (ko) | 1999-12-03 | 1999-12-03 | 모스팻(ｍｏｓｆｅｔ) 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010054163A true KR20010054163A (ko) | 2001-07-02 |
| KR100320436B1 KR100320436B1 (ko) | 2002-01-16 |
Family
ID=19623481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990054834A KR100320436B1 (ko) | 1999-12-03 | 1999-12-03 | 모스팻(ｍｏｓｆｅｔ) 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100320436B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041193A (ko) * | 2001-11-19 | 2003-05-27 | 삼성전자주식회사 | 반도체 소자의 트랜지스터 제조방법 |
| KR100735627B1 (ko) * | 2004-12-30 | 2007-07-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 구조 및 그 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100843212B1 (ko) * | 2006-11-29 | 2008-07-02 | 삼성전자주식회사 | 확산방지영역을 갖는 반도체 소자와 그의 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509173B2 (ja) * | 1985-02-08 | 1996-06-19 | 株式会社日立製作所 | 相補型ｍｉｓｆｅｔを有する半導体集積回路装置の製造方法 |
| JPH0817919A (ja) * | 1994-06-29 | 1996-01-19 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH0922999A (ja) * | 1995-07-07 | 1997-01-21 | Seiko Epson Corp | Ｍｉｓ型半導体装置及びその製造方法 |
-
1999
- 1999-12-03 KR KR1019990054834A patent/KR100320436B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030041193A (ko) * | 2001-11-19 | 2003-05-27 | 삼성전자주식회사 | 반도체 소자의 트랜지스터 제조방법 |
| KR100735627B1 (ko) * | 2004-12-30 | 2007-07-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 구조 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100320436B1 (ko) | 2002-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7211871B2 (en) | Transistors of semiconductor devices and methods of fabricating the same | |
| KR20030056604A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US20040140507A1 (en) | Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon | |
| JP2003188373A (ja) | 半導体装置およびその製造方法 | |
| US6261885B1 (en) | Method for forming integrated circuit gate conductors from dual layers of polysilicon | |
| KR100320436B1 (ko) | 모스팻(ｍｏｓｆｅｔ) 제조방법 | |
| KR100302621B1 (ko) | 트랜지스터 제조방법 | |
| KR100257074B1 (ko) | 모스팻 및 이의 제조방법 | |
| KR100282453B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100343469B1 (ko) | 트랜지스터 제조방법 | |
| KR100349367B1 (ko) | 반도체 소자의 제조방법 | |
| KR100198676B1 (ko) | 반도체 소자의 트랜지스터의 구조 및 제조방법 | |
| KR100280535B1 (ko) | 모스 트랜지스터 제조방법 | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100947746B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100260366B1 (ko) | 반도체 소자의 제조 방법 | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR930010676B1 (ko) | 앤모오스 제조방법 | |
| KR0161873B1 (ko) | 반도체 소자 제조방법 | |
| JP2005032997A (ja) | シャロートレンチ分離構造を有する半導体装置の製造方法 | |
| KR100325444B1 (ko) | 저도핑드레인구조의모스트랜지스터제조방법 | |
| KR100357173B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR20070070457A (ko) | 반도체 소자의 제조방법 | |
| KR20030002660A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |