JPH0817919A

JPH0817919A - 半導体装置の製造方法

Info

Publication number: JPH0817919A
Application number: JP14774794A
Authority: JP
Inventors: Masayasu Suzuki; 正恭鈴樹; Shinichi Ishida; 進一石田; Shinji Nishihara; 晋治西原; Hiromi Abe; 宏美阿部
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-06-29
Filing date: 1994-06-29
Publication date: 1996-01-19

Abstract

(57)【要約】【目的】半導体基板へのアロイピットの発生を防止し
て、半導体装置の導電信頼性を向上させる。【構成】ｎ型Ｓｉ基板１の主面上にＴｉからなる配線
保護層１１ａを形成する工程と、配線保護層１１ａ表面
をＮＨ₃ガス雰囲気に置き短時間で急速加熱して配線保
護層１１ａ表面を窒化する工程と、配線保護層１１ａ上
にＡｌとＣｕとＳｉとの合金からなる主配線層１１ｂを
形成する工程とを有する半導体装置の製造方法におい
て、配線保護層１１ａ表面を窒化する工程のうち昇温並
びに等温過程にある間は配線保護層１１ａをＮＨ₃ガス
雰囲気に置かず代わりにＮ₂ガス雰囲気に置くことによ
り、配線保護層１１ａの内部粒界の窒化を防止して、ｎ
型Ｓｉ基板１へのアロイスパイクの発生を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に、アルミニウムを成分に含む主配線層と高
融点金属からなる配線保護層とを有する半導体装置の配
線部の形成方法に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】最小加工寸法がサブミクロンレベルであ
る半導体装置では、アルミニウム（Ａｌ）またはＡｌ合
金からなる主配線層が配線保護層によって素子層や層間
絶縁層等の層から隔離された配線構造が採用されてい
る。これは、主配線層中のＡｌが抜け出して素子層内へ
侵入するのを配線保護層で食い止めるとともに、高温時
に主配線層が層間絶縁層等から受ける応力の影響を配線
保護層で緩和させることで、エレクトロマイグレーショ
ン（ＥＭ）やストレスマイグレーション（ＳＭ）或いは
半導体基板内へのアロイピットの発生等に起因する、配
線短絡，断線，接合破壊等の不良を防止または低減する
ためである。このような役割を有する配線保護層の材料
には、例えばチタンタングステン（ＴｉＷ）のような高
融点金属が一般に用いられている。

【０００３】しかしながら、主配線層と配線保護層とが
互いに接触する構造であるため、配線保護層を構成する
高融点金属がＴｉＷのようにＡｌと反応する性質を有す
る場合には、この反応によって配線部の抵抗が上昇する
という問題があった。そこで、例えば「１９９１年秋季
第５２回応用物理学会学術講演会講演予行集１０ａ−Ｄ
−８」に示されるように、近年、配線保護層をアンモニ
ア等の反応性ガスにさらしつつ短時間で急速加熱（ＲＴ
Ａ（Ｒapid Ｔhermal Ａnneal）処理）することによ
り、配線保護層の表面を窒化して、主配線層のＡｌと配
線保護層の高融点金属との反応を抑制する方法が提案さ
れている。

【０００４】従来の技術について特記すべき事項として
は、前記配線保護層の表面を改質（窒化）する工程にお
いて該配線保護層は絶えず反応性ガス雰囲気に置かれて
いた点が掲げられる。

【０００５】

【発明が解決しようとする課題】しかしながら、本発明
者は前記従来技術を検討した結果、次の問題点があるこ
とを見出した。

【０００６】前記従来の方法によって配線保護層表面を
窒化した場合、配線保護層は表面だけでなく内部粒界ま
でも窒化され、配線保護層の内部粒界はＡｌの移動しや
すい状態になる。このため、Ａｌを成分に含む主配線層
を形成する時及び該主配線層形成後に熱等の外力が加わ
ると、主配線層のＡｌは移動して配線保護層の内部粒界
に拡散する。特に、配線保護層のうち素子層との接触を
得るコンタクト部では、配線保護層の内部粒界に拡散し
たＡｌが、配線保護層を突き抜けて下層に位置する素子
層に達する。この素子層が浅い場合には、Ａｌは素子層
までも突き抜けて、遂には半導体基板にアロイスパイク
が発生し、素子の接合破壊等の導電不良を引き起こすと
いう問題があった。

【０００７】本発明の目的は、アロイスパイクの発生を
防止して、半導体装置の導電信頼性を向上させることが
可能な技術を提供することにある。

【０００８】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面によって明らかに
なるであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。

【００１０】（１）半導体基板の主面上に高融点金属
からなる配線保護層を形成する工程と、該配線保護層を
反応性ガス雰囲気に置き短時間で急速加熱して該配線保
護層の表面を改質する工程と、前記配線保護層上にアル
ミニウムを成分に含む主配線層を形成する工程とを有す
る半導体装置の製造方法において、前記配線保護層の表
面を改質する前記工程のうち少なくとも昇温過程にある
間は、前記配線保護層を反応性ガス雰囲気に置かないも
のである。

【００１１】（２）半導体基板の主面上に高融点金属
からなる配線保護層を形成する工程と、該配線保護層を
反応性ガス雰囲気に置き短時間で急速加熱して該配線保
護層の表面を改質する工程と、前記配線保護層上にアル
ミニウムを成分に含む主配線層を形成する工程とを有す
る半導体装置の製造方法において、前記配線保護層の表
面を改質する前記工程のうち少なくとも昇温過程にある
間は、前記配線保護層を非反応性ガス雰囲気に置くもの
である。

【００１２】（３）半導体基板の主面上に高融点金属
からなる配線保護層を形成する工程と、該配線保護層を
反応性ガス雰囲気に置き短時間で急速加熱して該配線保
護層の表面を改質する工程と、前記配線保護層上にアル
ミニウムを成分に含む主配線層を形成する工程とを有す
る半導体装置の製造方法において、前記配線保護層の表
面を改質する前記工程のうち少なくとも昇温過程にある
間は、前記配線保護層を真空中に置くものである。

【００１３】（４）前記（２）に記載の半導体装置の
製造方法であって、前記配線保護層はチタンを所定の重
量％含むチタンタングステンからなり、前記反応性ガス
は少なくともアンモニアを含み、前記非反応性ガスはア
ルゴン，水素，窒素のうち少なくとも一つを含むもので
ある。

【００１４】（５）前記（２）に記載の半導体装置の
製造方法であって、前記配線保護層は窒化チタンからな
り、前記反応性ガスはアンモニア，窒素，酸素のうち少
なくとも一つを含み、前記非反応性ガスはアルゴン，水
素のうち少なくとも一つを含むものである。

【００１５】

【作用】前記手段によれば、前記配線保護層表面を改質
する時に該配線保護層の内部粒界の窒化を抑えることが
できるので、主配線層形成時及び主配線層形成後に、熱
等の外力によってＡｌが配線保護層の内部粒界に拡散し
ても、Ａｌは該内部粒界において高融点金属と反応する
ことで捕獲され素子層まで達しない。したがって、半導
体基板にアロイスパイクが発生することはなく、半導体
装置の導電信頼性を向上させることができる。

【００１６】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。なお、実施例を説明するための全図におい
て、同一機能を有するものは同一名称及び同一符号を付
与し、その繰り返しの説明は省略する。

【００１７】図１乃至図４は、本発明をＣＭＯＳ（Ｃom
plementory Ｍetal Ｏxide Ｓemiconductor）型半導体
装置の製造に適用した場合の一実施例であるところの製
造方法を説明するための図であり、各製造工程毎に示し
た要部の断面図である。図１乃至図４において、１はｎ
型Ｓｉ基板（半導体基板）、２はｐ型ウエル、３は素子
間分離絶縁膜、４はゲート絶縁膜、５はゲート電極、５
ａは多結晶Ｓｉ層、５ｂはＷＳｉ₂層、６はｎ型ソース
・ドレーン拡散層、７はスペーサ、８はｎ+型ソース・
ドレーン拡散層、９は第一層間絶縁膜、９ａはＨＴＯ
（Ｈigh Ｔemperature Ｏxide）層、９ｂはＢＰＳＧ
（Ｂoron Ｐhospo Ｓilicate Ｇrass）層、１０はコン
タクトホール、１１は第一層配線部、１１ａは配線保護
層、１１ａ₁は反応防止用窒化膜、１１ｂは主配線層、
１１ｃは配線保護兼反射防止層である。

【００１８】図５は、図３に示された工程において前記
反応防止用窒化膜１１ａ₁を形成するときの加熱方法を
説明するための図であり、図５に描かれたグラフは、加
熱を行うアニール装置内の温度変化を示すグラフであ
る。

【００１９】以下、本実施例の半導体装置の製造方法に
ついて図１乃至図５をもとに具体的に説明する。

【００２０】本実施例の半導体装置の製造方法は、第一
層配線部１１、特に、反応防止用窒化膜１１ａ₁の形成
方法に特徴があり、その他の点については従来からある
周知の技術を利用したものである。

【００２１】初めに、微量のｎ型不純物を含む単結晶シ
リコンからなるｎ型Ｓｉ基板１を従来通りの方法で製作
する。

【００２２】次に、このｎ型Ｓｉ基板１の主面側からｐ
型不純物イオン（例えば、ホウ素イオン（Ｂ+））を注
入し高温（例えば、１１００℃）下で長時間放置するこ
とによって、ｎ型Ｓｉ基板１のｎＭＯＳ用部分のうち主
面表面から所定深さの所までをｐ型化してｐ型ウエル２
を形成する。

【００２３】次に、ＬＯＣＯＳ（Ｌocal Ｏxidation of
Ｓilicon）法によってｎ型Ｓｉ基板１の主面側表面の
所定領域に素子間分離絶縁膜３を形成する。

【００２４】次に、ｎ型Ｓｉ基板１の素子形成用領域
（素子間分離絶縁膜３によって隠されない領域）の主面
側表面を清浄化した後、塩酸酸化法によって該主面側表
面を酸化成長させることで薄いゲート絶縁膜４を形成す
る。

【００２５】次に、ゲート絶縁膜４上のゲート形成用領
域に多結晶珪素を主成分とする多結晶Ｓｉ層５ａ、タン
グステンシリサイド（ＷＳｉ₂）を主成分とするＷＳｉ₂
層５ｂを順次堆積させた後、この堆積物をＲＩＥ（Ｒea
ctive Ｉon Ｅtching）技術により高精度に形状加工し
てゲート電極５を形成する。

【００２６】次に、素子間分離絶縁膜３、ゲート電極５
等をイオン拡散防止用マスクにしてｎ型Ｓｉ基板１の主
面側からｎ型不純物イオン（例えば、リンイオン）を打
ち込むことにより、前記ｐ型ウエル２内の所定領域をｎ
型化してｎ型ソース・ドレイン拡散層６を形成する。

【００２７】次に、ＣＶＤ（Ｃhemical Ｖapor Ｄeposi
tion）法によりｎ型Ｓｉ基板１の主面側に二酸化珪素
（ＳｉＯ₂）からなる膜を堆積・焼結させた後、該Ｓｉ
Ｏ₂膜をＲＩＥ技術により高精度に形状加工してゲート
電極５の側壁部及び上部にだけＳｉＯ₂膜を残すことに
より、ゲート電極５をその側壁部及び上部より取り囲む
領域にスペーサ７を形成する。このとき、ゲート絶縁膜
４の不要な部分も同時に除去して、ｎ型ソース・ドレイ
ン拡散層６等の素子層を主面側表面に露出させる。

【００２８】次に、素子間分離絶縁膜３、ゲート電極
５、スペーサ７等をイオン拡散防止用マスクにして、前
記ｎ型ソース・ドレイン拡散層６を形成するときに用い
たｎ型不純物イオンよりも拡散係数の小さいｎ型不純物
イオン（例えば、ヒ素イオン）をｎ型Ｓｉ基板１の主面
側から打ち込むことにより、前記ｐ型ウエル２内及び前
記ｎ型ソース・ドレイン拡散層６内にｎ型ソース・ドレ
イン拡散層６よりもｎ型不純物濃度の高いｎ+型ソース
・ドレイン拡散層８を形成する。このとき、前記ｎ型ソ
ース・ドレイン拡散層６はスペーサ７の真下部だけが残
り他の部分はｎ型不純物濃度が高くなってｎ+型ソース
・ドレイン拡散層８になり、ｎ+型ソース・ドレイン拡
散層８の形成領域はｎ型ソース・ドレイン拡散層６より
も深くｐ型ウエル２内まで及ぶ。すなわち、本工程によ
って、ｎ型Ｓｉ基板１のｎＭＯＳ用部分には、ｎ型ソー
ス・ドレイン拡散層６とｎ+型ソース・ドレイン拡散層
８とからなるＬＤＤ（Ｌightly Ｄoped Ｄrain）構造を
有するｎ型トランジスタが多数形成される。

【００２９】次に、モノシランと亜酸化窒素との混合ガ
ス雰囲気のもとで高温低圧ＣＶＤ法（加熱時の温度は７
４０℃程度）により、ＳｉＯ₂からなるＨＴＯ層９ａ、
ＳｉＯ₂に不純物としてホウ素（Ｂ）とリン（Ｐ）を添
加したＢＰＳＧ層９ｂをｎ型Ｓｉ基板１の主面側に順次
堆積して層間絶縁膜９を形成する。ここで、ＨＴＯ層９
ａの層厚さは１５０ｎｍ、ＢＰＳＧ層９ｂの層厚さは３
００ｎｍである。

【００３０】次に、フォトリソグラフィ技術により層間
絶縁膜９の所定領域を除去して、直径０．５μｍ程のコ
ンタクトホール１０を形成する。

【００３１】図１は、以上に説明した方法にしたがって
ｎ型Ｓｉ基板１の製作からコンタクトホール１０の形成
までを行った段階における半導体ウエハの要部構成を示
す断面図である。図１にはｎＭＯＳ用部分しか示されて
いないが、前記半導体ウエハにはｐＭＯＳ用部分も設け
られていて、該ｐＭＯＳ用部分にはｐ型トランジスタが
多数形成されている。なお、以上の説明では、ｐＭＯＳ
用部分にｐ型トランジスタを形成する等のプロセスにつ
いて説明を省略したが、説明しなかったプロセスについ
ても従来と同じ方法で行う。

【００３２】次に、図２に示すように、スパッタ法によ
り層間絶縁膜９及びコンタクトホール１０上に配線保護
層１１ａを堆積形成する。配線保護層１１ａは、チタン
（Ｔｉ）を７重量％（特に、この数値に限定されるもの
ではないが、３〜１１重量％の範囲にあれば好ましい）
含むチタンタングステン（ＴｉＷ）からなり、その層厚
さは１５０ｎｍである。

【００３３】次に、図３に示すように、前記配線保護層
１１ａの表面を窒化して反応防止用窒化膜１１ａ₁を形
成する。この窒化は、アニール装置内で配線保護層１１
ａをアンモニア（ＮＨ₃）ガス（反応性ガス）雰囲気に
置いて短時間で急速加熱することにより行う。このと
き、加熱は、図５に描かれたグラフにしたがって行う。
すなわち、アニール装置内の温度が５０℃である状態か
ら加熱を開始して、７秒間かけてアニール装置内を７０
０℃まで上昇させた後、そのまま７００℃に６０秒間維
持し、最後に１０秒以上かけて昇温開始時の５０℃まで
下降させる。また、本工程においては、加熱時に配線保
護層１１ａを取り巻くガスに特徴がある。すなわち、昇
温過程にある最初の５秒間と等温過程にある次の５５秒
間は、配線保護層１１ａをＮＨ₃ガス雰囲気に置かない
で、代わりに、窒素（Ｎ₂）ガス（非反応性ガス）雰囲
気に置く。そして、等温過程のうち最後の５秒間だけ配
線保護層１１ａをＮＨ₃ガス雰囲気に置き、なお降温過
程はＮ₂ガス雰囲気にする。これは、本実施例の最大の
特徴である。

【００３４】次に、図４に示すように、前記配線保護層
１１ａの上に順次、主配線層１１ｂ、配線保護兼反射防
止層１１ｃを堆積形成する。主配線層１１ｂは、アルミ
ニウム（Ａｌ）と銅（Ｃｕ）とシリコン（Ｓｉ）との合
金からなり、その層厚さは４００ｎｍである。また、配
線保護兼反射防止層１１ｃは、配線保護層１１ａと同じ
くＴｉＷからなり、その層厚さは６０ｎｍである。

【００３５】以後は、従来のＣＭＯＳ形成と同じ方法で
新たに層間絶縁膜、配線層を交互に積み重ねて３層配線
構造にした後、最終保護膜、電極を順次形成して、ウエ
ハプロセスを完了する。本ウエハプロセスにおいては、
第１層配線１１形成後、４５０℃前後のアニールが通算
で１．５時間程度加わる。なお、ウエハプロセス完了後
も従来通りに組立て工程を経て半導体装置の製造が完了
する。

【００３６】以上の説明からわかるように、本実施例に
よれば、次に示す効果を得ることができる。

【００３７】すなわち、配線保護層１１ａ表面を窒化す
る前記工程のうち昇温並びに等温過程にある間は配線保
護層１１ａをＮＨ₃ガス雰囲気に置かないで代わりにＮ₂
ガス雰囲気に置いたことにより、窒化に際して配線保護
層１１ａの内部粒界が窒化するのを抑えることができる
ので、反応防止用窒化膜１１ａ₁形成後、主配線層１１
ｂ形成時及び主配線層１１ｂ形成後に、熱等の外力によ
ってＡｌが配線保護層１１ａの内部粒界に拡散しても、
Ａｌは内部粒界において高融点金属と反応することで内
部粒界に捕獲されｎ+型ソース・ドレイン拡散層８等の
素子層まで達しない。したがって、半導体基板１にアロ
イスパイクが発生することなく、半導体装置の導電信頼
性が向上するという効果が得られる。

【００３８】以下、前記効果が実験的に確認されたこと
について説明する。

【００３９】初めに、本実施例の製造方法が配線保護層
１１ａ内部粒界の窒化防止に対して有効であることを確
認するために行った実験について説明する。

【００４０】本実験１では、夫れ夫れ異なる方法によっ
て作製した四つの試料、すなわち、試料ａ（本実施例に
対応）、試料ｂ（他の実施例に対応）、試料ｃ（従来例
に対応）、試料ｄ（比較例に対応）を用意し、これら四
つの試料についてＳＩＭＳ（Ｓecondary Ｉon Ｍass Ｓ
pectroscopy）法で分析し、その結果を比較照合するこ
とで試料の評価を行った。

【００４１】試料ａは前述した本実施例の製造方法にし
たがってｎ型Ｓｉ基板１の製造から反応防止用窒化膜１
１ａ₁の形成までを行って作製したものであり、試料
ｂ，ｃ，ｄは配線保護層１１ａの表面を窒化する時の気
体雰囲気だけを替え他の点については試料ａの場合と全
く同じ方法で作製したものである。すなわち、試料ａは
昇温並びに等温過程の間はＮ₂ガス雰囲気に置き降温過
程の間だけＮＨ₃ガス雰囲気に置いて作製したものであ
り、試料ｂは昇温過程の間はＮ₂ガス雰囲気に置き等温
並びに降温過程の間だけＮＨ₃ガス雰囲気に置いて作製
したものであり、試料ｃは昇温開始から降温終了まで常
にＮＨ₃ガス雰囲気に置いて作製したものであり、試料
ｄは昇温過程の間だけＮＨ₃ガス雰囲気に置き等温並び
に降温過程の間はＮ₂ガス雰囲気に置いて作製したもの
である。

【００４２】試料ａ，ｂ，ｃ，ｄの分析は、ＳＩＭＳ法
によって、すなわち、各試料の配線保護層１１ａ側表面
に酸素イオンを当てて試料から叩き出されるイオンを検
出することによって行った。イオンの検出は、各試料の
奥深くまで、すなわち、配線保護層１１ａの下層に達す
るまで行った。

【００４３】図６は、試料ａ，ｂ，ｃ，ｄについて夫れ
夫れ配線保護層１１ａの窒素分布をＳＩＭＳ法で分析し
た結果を示す図であり、（ａ）図は試料ａの分析結果
を、（ｂ）図は試料ｂの分析結果を、（ｃ）図は試料ｃ
の分析結果を、（ｄ）図は試料ｄの分析結果を夫れ夫れ
グラフに示したものである。図６において、グラフの横
軸はスパッタリング経過時間（単位は分）を、縦軸はイ
オン検出強度（単位時間あたりに検出されたイオンの数
（単位は個／秒））を示しており、グラフに描かれた曲
線Ｎ，Ｔｉ，Ｗ，Ｓｉは夫れ夫れ窒素イオン，チタンイ
オン，タングステンイオン，珪素イオンの検出強度の変
遷を示している。但し、曲線Ｔｉ，Ｗ，Ｓｉについて
は、紙面の都合により、実際の検出強度の１／１００の
大きさで表示した。

【００４４】図６に示されているように、試料ａ，ｂ
（ともに本発明適用例）は、試料ｃ，ｄ（ともに本発明
非適用例）に比べ、スパッタリング経過時間に対する窒
素イオンの検出強度の減少する割合が大きい。これは、
試料ｃ，ｄは試料ａ，ｂよりも配線保護層１１ａの奥深
い所において窒素が多く存在していることを意味する。
したがって、本実験１によって、試料ａ，ｂの作製方
法、すなわち、本発明の製造方法が配線保護層１１ａ内
部粒界の窒化防止に対して有効であることが確認され
た。

【００４５】次に、本実施例の製造方法がアロイスパイ
クの発生防止及び半導体装置の導電信頼性向上化に対し
て有効であることを確認するために行った実験（実験
２）について説明する。

【００４６】本実験２では、夫れ夫れ異なる方法によっ
て作製した四つの試料、すなわち、試料Ａ（本実施例に
対応）、試料Ｂ（他の実施例に対応）、試料Ｃ（従来例
に対応）、試料Ｄ（比較例に対応）を用意し、各試料に
対して所定の部位に所定の逆電圧を加えたときのリーク
電流を検出し、その結果を比較照合することで各試料の
評価を行った。

【００４７】試料Ａは前述した本実施例の製造方法にし
たがってｎ型Ｓｉ基板１の製造からウエハプロセスまで
を行って作製した半導体ウエハであり、試料Ｂ，Ｃ，Ｄ
は配線保護層１１ａの表面を窒化する時の気体雰囲気だ
けを替え他の点については試料Ａの場合と全く同じ方法
で作製したものである。配線保護層１１ａ表面を窒化す
る時の気体雰囲気は、試料Ａについては前記試料ａと、
試料Ｂについては前記試料ｂと、試料Ｃについては前記
試料ｃと、試料Ｄについては前記試料ｄと夫れ夫れ同じ
である。

【００４８】試料Ａ，Ｂ，Ｃ，Ｄのリーク電流の検出で
は、逆バイアスを５Ｖ加えてｎ+型ソースドレイン拡散
層８からｐ型ウエル２に流れる接合リーク電流を測定
し、この測定値が１ｎＡ以上である場合を不良と判定し
た。接合リーク電流の測定は、２回にわたって、すなわ
ち、試料完成時（一回目）と試料完成後４５０℃の熱処
理を４時間追加した後（二回目）に、夫れ夫れ７２００
個所について行った。また、各測定個所での判定結果を
各回毎に集計し、各試料ごとの不良率を各回毎に算出し
た。

【００４９】図７は、本実験２の検出結果を示す図であ
る。図７に示すように、一回目の測定では、試料Ａ，Ｂ
（本発明適用例）の不良率が０％であったのに対し、試
料Ｃ，Ｄ（本発明非適用例）の不良率は４％であった。
さらに、二回目の測定では、試料Ａの不良率は０％、試
料Ｂの不良率は４％、試料Ｃの不良率は９６％、試料Ｄ
の不良率は９２％であった。これらの数値を比較すれ
ば、試料Ａ，Ｂは試料Ｃ，Ｄに比べ不良率が著しく低い
ことがわかる。また、不良の原因は、本実験２における
測定個所及び前記実験１の結果を考え合わせると、ｎ型
Ｓｉ基板１に発生したアロイスパイクであると断定でき
る。したがって、本実験２によって、試料Ａ，Ｂの作製
方法、すなわち、本発明の製造方法がアロイスパイクの
発生防止及び半導体装置の導電信頼性向上化に対して有
効であることが確認された。

【００５０】以上の説明からわかるように、前記効果は
前記実験１、２によって実証された。特に、試料ｂ、試
料Ｂに対する前記実験の結果から、昇温過程の間だけＮ
Ｈ₃ガス雰囲気に置かなければ、前記効果は十分に得ら
れることがわかる。

【００５１】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において種々変更可能
であることは言うまでもない。

【００５２】例えば、前記実施例では配線保護層１１ａ
の材料にチタンタングステンを用いたが、本発明はこれ
に限定されるものではなく、その他の高融点金属を用い
てもよい。但し、配線保護層１１ａに使用する材料に応
じて、配線保護層１１ａ表面を改質するときに用いる反
応性ガス及び非反応性ガス等の気体雰囲気を適宜替える
必要がある。例えば、配線保護層１１ａの材料にチタン
を用いる場合には、非反応性ガスとして水素、アルゴ
ン、窒素のうち少なくとも一つを含むものを用い、反応
性ガスとしてアンモニアを用いて配線保護層１１ａ表面
を窒化して反応防止用窒化膜１１ａ₁を形成する。この
場合、さらに反応防止用窒化膜１１ａ₁の表面を改質し
たいときは、非反応性ガスとしてアルゴン、窒素を用
い、反応性ガスとしてアンモニアに少量の酸素を添加し
たものを用いて反応防止用窒化膜１１ａ₁表面を酸化さ
せる。

【００５３】また、前記実施例では昇温過程にある間は
配線保護層１１ａを非反応性ガス雰囲気に置いていた
が、本発明はこれに限定されるものではなく、少なくと
も昇温過程にある間は配線保護層１１ａを真空下に置い
てもよい。

【００５４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００５５】半導体基板へのアロイスパイクの発生を防
止して、半導体装置の導電信頼性を向上させることがで
きる。

【図面の簡単な説明】

【図１】本発明をＣＭＯＳ型半導体装置の製造に適用し
た場合の一実施例の製造方法を説明するための図であ
り、コンタクトホール形成までの工程を経た段階におけ
る半導体ウエハの要部構成を示す断面図である。

【図２】本発明をＣＭＯＳ型半導体装置の製造に適用し
た場合の一実施例の製造方法を説明するための図であ
り、配線保護層形成までの工程を経た段階における半導
体ウエハの要部構成を示す断面図である。

【図３】本発明をＣＭＯＳ型半導体装置の製造に適用し
た場合の一実施例の製造方法を説明するための図であ
り、配線保護層の表面窒化までの工程を経た段階におけ
る半導体ウエハの要部構成を示す断面図である。

【図４】本発明をＣＭＯＳ型半導体装置の製造に適用し
た場合の一実施例の製造方法を説明するための図であ
り、第一層配線部形成までの工程を経た段階における半
導体ウエハの要部構成を示す断面図である。

【図５】本発明による一実施例の製造方法のうち特に配
線保護層表面を窒化する時の加熱方法を説明するための
図であり、加熱時におけるアニール装置内の温度変化を
示すグラフ図である。

【図６】本発明による一実施例の製造方法の有効性を確
認するために行った実験の結果を示す図であり、実験で
用いた試料をＳＩＭＳで分析した結果を示すグラフ図で
ある。

【図７】本発明による一実施例の製造方法の有効性を確
認するために行った実験の結果を示す図であり、実験で
用いた試料の不良率と試料作製時における気体雰囲気と
の関係を示すテーブル図である。

【符号の説明】

１…ｎ型Ｓｉ基板、２…ｐ型ウエル、３…素子間分
離絶縁膜、４…ゲート絶縁膜、５…ゲート電極、
５ａ…多結晶Ｓｉ層、５ｂ…タングステンシリサイド
層、６…ｎ型ソース・ドレイン拡散層、７…スペー
サ、８…ｎ+型ソース・ドレイン拡散層、９…層間絶
縁膜、９ａ…ＨＴＯ層、９ｂ…ＢＰＳＧ層、１０
…コンタクトホール、１１…第一層配線部、１１ａ
…配線保護層、１１ａ₁…反応防止用窒化膜、１１
ｂ…主配線層、１１ｃ…配線保護兼反射防止層。

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿部宏美東京都小平市上水本町５丁目20番１号株式会社日立製作所半導体事業部内

Claims

【特許請求の範囲】

【請求項１】半導体基板の主面上に高融点金属からな
る配線保護層を形成する工程と、該配線保護層を反応性
ガス雰囲気に置き短時間で急速加熱して該配線保護層の
表面を改質する工程と、前記配線保護層上にアルミニウ
ムを成分に含む主配線層を形成する工程とを有する半導
体装置の製造方法において、前記配線保護層の表面を改
質する前記工程のうち少なくとも昇温過程にある間は、
前記配線保護層を反応性ガス雰囲気に置かないことを特
徴とする半導体装置の製造方法。
【請求項２】半導体基板の主面上に高融点金属からな
る配線保護層を形成する工程と、該配線保護層を反応性
ガス雰囲気に置き短時間で急速加熱して該配線保護層の
表面を改質する工程と、前記配線保護層上にアルミニウ
ムを成分に含む主配線層を形成する工程とを有する半導
体装置の製造方法において、前記配線保護層の表面を改
質する前記工程のうち少なくとも昇温過程にある間は、
前記配線保護層を非反応性ガス雰囲気に置くことを特徴
とする半導体装置の製造方法。
【請求項３】半導体基板の主面上に高融点金属からな
る配線保護層を形成する工程と、該配線保護層を反応性
ガス雰囲気に置き短時間で急速加熱して該配線保護層の
表面を改質する工程と、前記配線保護層上にアルミニウ
ムを成分に含む主配線層を形成する工程とを有する半導
体装置の製造方法において、前記配線保護層の表面を改
質する前記工程のうち少なくとも昇温過程にある間は、
前記配線保護層を真空中に置くことを特徴とする半導体
装置の製造方法。
【請求項４】前記配線保護層はチタンを所定の重量％
含むチタンタングステンからなり、前記反応性ガスは少
なくともアンモニアを含み、前記非反応性ガスはアルゴ
ン，水素，窒素のうち少なくとも一つを含むことを特徴
とする請求項２に記載の半導体装置の製造方法。
【請求項５】前記配線保護層は窒化チタンからなり、
前記反応性ガスはアンモニア，窒素，酸素のうち少なく
とも一つを含み、前記非反応性ガスはアルゴン，水素の
うち少なくとも一つを含むことを特徴とする請求項２に
記載の半導体装置の製造方法。