JP3940560B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3940560B2 JP3940560B2 JP2001017680A JP2001017680A JP3940560B2 JP 3940560 B2 JP3940560 B2 JP 3940560B2 JP 2001017680 A JP2001017680 A JP 2001017680A JP 2001017680 A JP2001017680 A JP 2001017680A JP 3940560 B2 JP3940560 B2 JP 3940560B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- insulating film
- buried channel
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 34
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000012535 impurity Substances 0.000 claims description 89
- 239000000758 substrate Substances 0.000 claims description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 38
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 30
- 238000007254 oxidation reaction Methods 0.000 description 24
- 230000003647 oxidation Effects 0.000 description 23
- 238000010438 heat treatment Methods 0.000 description 18
- 229910052786 argon Inorganic materials 0.000 description 15
- 230000000694 effects Effects 0.000 description 14
- 230000005669 field effect Effects 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000000137 annealing Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 229910020968 MoSi2 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- -1 MoSi2 Chemical compound 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、炭化珪素基板上に作製した、基板の結晶面方位を規定し、不純物拡散層を最適化した、金属ッ絶縁膜ッ半導体（ＭＩＳ）電界効果型トランジスタの製造方法に関し、特に、ゲート絶縁膜の形成方法及びその後の熱処理を工夫した半導体装置の製造方法に関している。
【０００２】
【従来の技術】
炭化珪素基板の酸化方法とその後の熱処理方法、及び埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタについては、既にいくつかの発明が開示されている。
【０００３】
例えば、アメリカ合衆国特許（ＵＳＡ．ＰＡＴ．Ｎｏ．ＵＳ５８６４１５７号明細書）に、２重ゲートを有するフラッシュメモリーの下側のゲートにＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この記載は、２重ゲートを有するフラッシュメモリーについてであり、本発明とは構造が異なる。また、Ｐ型ポリシリコン電極の濃度と埋め込みチャネル領域の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００４】
また、特開平８−１８６１７９号公報には、ＬＤＤ構造を有するNチャネルトランジスタにおいて、ゲート電極にＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この公報においては、Ｐ型ポリシリコン電極の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００５】
また、特開平７−１３１０１６号公報には、トランジスタのチャネル形成面が六方晶炭化珪素単結晶基板の（１，１，−２，０）面に対して平行であることを特徴とするＭＩＳ電界効果トランジスタ構造が記載されている。しかし、この公報においては、ゲート電極にＰ型電極を用いた埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタについては記載されていない。
【０００６】
アメリカ合衆国特許（ＵＳＡ．ＰＡＴ．Ｎｏ．ＵＳ５９７２８０１号明細書）においては、炭化珪素基板の酸化方法について、ゲート酸化膜を形成した後に、６００℃から１０００℃で水蒸気を含む雰囲気にゲート酸化膜をさらす処理を含む方法が記載されているが、この工程によって炭化珪素基板がさらに酸化されてゲート酸化膜厚が増加することのない条件で行なうものである。一方、本発明においては、炭化珪素基板は僅かに酸化され、ゲート酸化膜厚が増加する点において異なっている。
【０００７】
また、シリコン基板にドライ酸化とウエット酸化を行なうプロセスが、特開平５−１２９５９６号公報に開示されている。このプロセスは、その記載内容から、ウエット酸化により、半導体基板が酸化され、ゲート膜厚が増加するプロセスであることが、『（Ａ）はドライ酸化を８５分間行い、ゲート酸化膜の厚さを２５．３ｎｍとした場合、（Ｂ）は同じくドライ酸化を８０分間、その後ウエット酸化を１分間行い、膜厚を２６．３ｎｍとした場合、』、という記述から分かる。
【０００８】
しかし、この特開平５−１２９５９６号公報には、埋め込みチャネル型のＭＩＳ電界効果型トランジスタの構成に関わる開示は見られない。この型のトランジスタにおいては、拡散した不純物の形状にその性能が大きく依存することが知られていることから、酸化工程における熱処理と、不純物導入プロセスとの関わりは重要である。本発明は、導入する不純物について、シリコン基板よりも小さい拡散係数を持つ炭化珪素基板を用いるため、埋め込みチャネル用の拡散層や、ソース・ドレイン拡散層を形成した後に酸化のための熱処理を行なうことが可能である。このように、本発明は、炭化珪素基板を用いるために許容されるプロセスを開示している点で、先の特開平５−１２９５９６号公報の発明とは異なっている。
【０００９】
【発明が解決しようとする課題】
一般に、炭化珪素基板を用いた酸化膜-炭化珪素界面は、界面準位密度がシリコンＭＩＳトランジスタに比べて、約一桁高く、それにより、炭化珪素基板を用いたＭＩＳ電界効果型トランジスタは、シリコン基板をもちいたＭＩＳ電界効果型トランジスタよりもチャネル移動度が約１桁低いという問題があった。シリコンＭＩＳトランジスタの場合は、電子がソースからドレインに流れるときに、上記の酸化膜と炭化珪素との界面の影響を受けにくくするため、埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタが優れていることが知られている。しかし、炭化珪素基板上のシリコンＭＩＳトランジスタを埋め込みチャネル領域型にする場合の構造は最適化されておらず、ノーマリーオン（ゲート電圧がゼロでもソースとドレイン間に電流が流れる現象）になりやすい。また、最適化が図られていない場合には、ホットキャリア耐性が悪く、十分なパンチスルー耐性も得られない。
【００１０】
この発明は上記に鑑み提案されたもので、炭化珪素基板を用いた半導体装置において、埋め込みチャネル領域型ＭＩＳトランジスタの構造やゲート絶縁膜の形成方法や炭化珪素基板の面方位を最適化することによりノーマリーオンにならず、しかも高いホットキャリア耐性や、高パンスルー耐性、あるいは、高チャネル移動度を有する埋め込みチャネル領域型のトランジスタである半導体装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体装置の製造方法に関係しており、Ｐ型の炭化珪素からなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有することを特徴とする半導体装置において、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、ゲート絶縁膜を形成する工程と、前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ９５０℃以上の雰囲気に晒す工程と、を含むことを特徴としている。
【００１２】
また、第１の発明は、埋め込みチャネル領域の形成される深さを最適化し、ゲート酸化膜の形成プロセスを改善して高い移動度が得られるようにするために、Ｐ型の炭化珪素４Ｈ−ＳｉＣからなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有し、
ソース・ドレイン部は、接合部の深さが０．５ミクロンであり、
埋め込みチャネル領域は、窒素あるいは燐あるいは砒素が拡散され、その最大不純物濃度が５×１０15ｃｍ-3〜１×１０18ｃｍ-3であり、
ゲート電極においては、ボロンが拡散され、その不純物濃度が１×１０16ｃｍ-3〜１×１０21ｃｍ-3の範囲にある多結晶シリコンがゲート絶縁膜と接し、
ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネル領域の接合深さ（Ｌbc）と、ゲート絶縁膜と炭化珪素との界面からの上記のソースとドレイン領域の接合部の深さ（Ｘｊ）との比（Ｌbc ÷Ｘｊ）が０．４以上、１．０以下の範囲にある半導体装置の製造方法で、
埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、
前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、酸素あるいは水蒸気を含むガス中で酸化してゲート絶縁膜を形成する工程と、
前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ９５０℃以上の雰囲気に晒す工程と、
を含むことを特徴としている。
【００１３】
また、第２の発明は、ゲート電極の低抵抗化に関するものであり、上記のゲート電極が、多結晶シリコン上に高融点金属のシリサイド層を備えることを特徴としている。
【００１４】
また、第３の発明は、高融点金属のシリサイド層は、タングステンあるいはモリブデンあるいはチタンのシリサイド層であることを特徴としている。
【００１５】
また、第４の発明は、ホットキャリア耐性を向上させる技術に関するものであり、埋め込みチャネル領域の形成される領域と、ソース領域あるいはドレイン領域との間に、埋め込みチャネル領域を形成するための不純物拡散層領域の最大不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度をもつＮ型不純物領域を有することを特徴としている。
【００１６】
また、第５の発明は、ホットキャリア耐性を向上させる技術に関するものであり、埋め込みチャネル領域の形成される領域とソース領域あるいはドレイン領域との間に形成されるＮ型不純物領域は、最大不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3の窒素、燐あるいは砒素の拡散層であることを特徴としている。
【００１７】
また、第６の発明は、パンチスルー耐性の向上に関するものであり、埋め込みチャネル領域の形成される領域に隣接する直下に上記の半導体基板の不純物濃度よりも高いＰ型の不純物拡散領域があることを特徴としている。
【００１８】
また、第７の発明は、埋め込みチャネル領域の形成される領域に隣接する直下の高濃度Ｐ型不純物拡散領域の最大不純物濃度が１×１０17ｃｍ-3〜１×１０19ｃｍ-3のアルミニウムあるいはボロンの拡散層を含むことを特徴としている。
【００１９】
【発明の実施の形態】
以下にこの発明の実施の形態を図を用いて詳細に説明する。先ず、実施例１として請求項１〜３、あるいは６〜７、に記載されている半導体装置の製造方法について、具体的な製造プロセスを図１（ａ）、（ｂ）、（ｃ）の順に示して説明する。その後、それらの請求項に記載されている効果について説明する。次いで、実施例２として請求項４、５に記載されている半導体装置の製造方法について、具体的な製造プロセスを図１（ａ）、（ｂ）、（ｄ）の順に示して説明する。その後に請求項４、５に記載されている効果について説明する。
【００２０】
【実施例】
［実施例1］
この実施例の具体的な製造プロセスは、図１（ａ）、（ｂ）、（ｃ）の順である。図１（ａ）のＰ型炭化珪素基板１（４Ｈ−ＳｉＣ、不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。次いで、いくつかの試料はパンチスルー耐性の向上に対する効果を調べるために、埋め込みチャネル領域の直下に相当する深さに、アルミニウムをイオン注入することにより、Ｐ型炭化珪素基板１よりも高濃度になるようにするため、１×１０16ｃｍ-3〜１×１０19ｃｍ-3の不純物濃度をもったパンチスルー防止領域３を形成した。
【００２１】
次いで、埋め込みチャネル領域２を、窒素、燐、砒素などのＮ型不純物のイオン注入を行って形成した。例えば、燐で接合深さ（Ｌbc）０．３μｍの埋め込みチャネル領域を形成する場合は、４０〜２５０ｋｅＶで、総ドーズ量が７×１０15ｃｍ-2となるように多段注入し、所望のプロファイルを形成した。本実施例では、図１（ｂ）に示すソース５、ドレイン６の深さ（Ｘｊ）とＬbcの比とチャネル移度の関係を調べるために、Ｌbc＝０．１、０．２、０．３、０．４、０．５μｍの深さの埋め込みチャネル領域２を形成した。チャネル移動度に対する埋め込みチャネル領域２の濃度依存性を調べるために、Ｌbc＝０．３μｍにおいて、５×１０15ｃｍ-3〜５×１０17ｃｍ-3のイオン注入をした試料を作製した。
【００２２】
次いで、図１（ｂ）に示すようにソース領域あるいはドレイン領域のイオン注入用マスク４を熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ2膜で形成した。本実施例では、図１（ｂ）に示すようにイオン注入マスクとして、ＬＴＯ(Low temperature oxide)膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて、二酸化珪素をＰ型炭化珪素基板１に堆積することにより形成した。次いで、フォトリソグラフィーでソース・ドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。次いで、図１（ｂ）に示したソース５あるいはドレイン６を形成するために５００℃で、窒素、燐あるいは砒素を深さ（Ｘｊ）０．５μｍになるようにイオン注入する。本実施例では、埋め込みチャネル領域２の形成と同じように多段注入により、燐を用いて不純物濃度が５×１０19ｃｍ-3になるように形成した。
【００２３】
その後、アルゴン雰囲気中において１５００℃で３０分間にわたる活性化アニールを行った。次いで、図１（ｃ）に示すように１２００℃で、Ｏ2あるいは、水蒸気を含むガスで約１５０分間あるいは、約９０分間酸化して、約５０ｎｍのゲート絶縁膜７を形成した。この時、水蒸気を含むガスを用いた酸化としては、次のような方法があることが知られている。
【００２４】
１）水蒸気を加熱した蒸気を酸素あるいは、不活性ガス（アルゴン、窒素、ヘリウム）で炭化珪素基板まで流す。
２）Ｈ2とＯ2を９００℃の温度で燃焼させることにより水蒸気を発生させて炭化珪素基板まで流す。この場合にも、水蒸気を不活性ガスと一緒に流してもよい。
【００２５】
ここでは、２）の方法を用いた。次いで、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。ただし、この工程は省いてもよい。また、水蒸気を含んだ雰囲気での熱処理の効果を調べるために、一部の試料は、Ｈ2とＯ2を８００℃の温度で燃焼して発生させた水蒸気をそのまま、炭化珪素基板まで流して、９５０℃で３時間熱処理をした。この際、水蒸気は、不活性ガス（アルゴン、窒素、ヘリウム）と一緒に流してもよい。
【００２６】
その後にＰ型ゲート電極８を形成したが、その方法としては、次のようにいくつかの方法が知られている。
１）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりＰ型多結晶シリコンを形成する。
２）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンを含んだＳｉＯ2膜をＣＶＤ法やスピン塗布により形成し、８００℃〜１１００℃で熱処理して拡散することにより、Ｐ型多結晶シリコンを形成する。
３）シランとジボランを一緒に流して６００℃で熱処理することによりボロンを拡散しながら多結晶シリコンを成長させてＰ型多結晶シリコンを形成する。
【００２７】
本実施例では、２）の方法によって、９００℃で拡散時間を変えることにより不純物濃度１×１０15ｃｍ-3〜１×１０21ｃｍ-3のＰ型多結晶シリコンを形成して、Ｐ型ゲート電極の不純物濃度とチャネル移動度の関係を調べた。いくつかの試料は、シリサイド膜の効果を調べるためにＰ型多結晶シリコン上にＷＳｉ2膜、ＭｏＳｉ2膜及びＴｉＳｉ2膜の高融点金属シリサイド膜９を形成した。次いで、Ｐ型多結晶シリコンあるいは、シリサイド膜とＰ型ポリシリコン膜の複合膜とゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ソース領域あるいはドレイン領域上の酸化膜をエッチングしてコンタクト孔を開口した。次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいは、スパッタ法で形成した後に、ＲＩＥあるいは、ウエットエッチングにより金属配線１０を形成した。本実施例では、ニッケルを蒸着した後にウエットエッチングした。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００２８】
表１に、上記のプロセスによるＭＯＳＦＥＴのチャネル移動度に対するゲート酸化法と酸化後の熱処理及び埋め込みチャネル構造の効果の比較を示す。
【００２９】
【表１】
【００３０】
ここで、それぞれは、以下の条件のプロセスを示している。
１）乾燥酸化 ： 水蒸気を含まない酸素のみで、１２００℃で１５０分間の酸化。
２）水蒸気酸化 ： Ｈ2とＯ2を９００℃の温度で燃焼させることにより水蒸気を発生させて基板まで流して、１２００℃で９０分間の酸化。
３）アルゴン処理 ： 酸化膜形成後に、アルゴン中、１２００℃で３０分間熱処理をして、冷却処理。
４）水蒸気後処理 ： アルゴン処理をした後に、Ｈ２とＯ２を８００℃の温度で燃焼して発生させた水蒸気を炭化珪素基板まで流して、９５０℃で３時間熱処理をした後に、室温まで冷却。
【００３１】
表１から、通常のＭＯＳＦＥＴの場合には、ゲート絶縁膜形成後にアルゴン熱処理をしただけでは、チャネル移動度は、乾燥酸化、水蒸気酸化、共に同じ（共に１０ｃｍ2／Ｖｓ）だが、さらに、水蒸気雰囲気での熱処理をすると、乾燥酸化では２５ｃｍ2／Ｖｓ、水蒸気酸化では、１５ｃｍ2／Ｖｓであり、ゲート酸化膜形成後に水蒸気処理によりチャネル移動度が向上したことが分かる。
【００３２】
さらに、ゲート酸化膜形成を、乾燥酸化で行ったほうが、チャネル移動度が高い。これは、埋め込みチャネル構造ＭＯＳＦＥＴでも同じである。アルゴン熱処理だけで、ゲート酸化が乾燥酸化の場合には、ノーマリーオンになってしまうので、実際には、使用できないが、ゲート絶縁膜を水蒸気酸化で形成すると、５０ｃｍ2／Ｖｓになり、埋め込みチャネル構造により、チャネル移動度が向上する。
【００３３】
さらに、ゲート絶縁膜形成後の水蒸気処理を行なうと、ゲート絶縁膜形成を乾燥酸化で行った場合は、チャネル移動度は１４０ｃｍ2／Ｖｓ、水蒸気酸化の場合には、１２５ｃｍ2／Ｖｓとなり、埋め込みチャネル構造と酸化後の水蒸気処理を組み合わせることによりチャネル移動度が飛躍的に向上することがわかる。特に、ゲート絶縁膜形成を乾燥酸素で行った場合には、チャネル移動度が最も高くなった。
【００３４】
上記のゲート絶縁膜形成後の水蒸気処理により、ゲート酸化膜厚は、極僅かに（０．１〜０．５ｎｍ程度）増加したが、移動度の算出においては、ゲート酸化膜厚の変化は無いものとした。従って、実際には、移動度の差は、上記の値よりも極僅かに大きいことが分かる。
【００３５】
ゲート絶縁膜形成後の水蒸気処理を時間の関数でみると、水蒸気処理時間が０（ゼロ）から増加するに従って、チャネル移動度は改善されるが、さらに長時間に渡る水蒸気処理を行なうと、チャネル移動度は低下する傾向がみられた。従って、水蒸気処理を行なわない場合よりも下回るチャネル移動度を示す時間（限界時間）まで、上記の水蒸気処理は有効である。しかし、この限界時間は、基板の不純物濃度などにより変わってしまうため、一義的に指定することはできない。また、チャネル移動度が最大となる最適時間も存在することは容易に理解できる。本発明の水蒸気処理の時間は、このような最適時間において行なうことが望ましい。
【００３６】
以下には、請求項１から９に対応する実施形態を示し、また、ゲート絶縁膜形成後の水蒸気処理以外の効果について説明する。
【００３７】
図２に、ゲート電極にそれぞれＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタの、閾値電圧とチャネル移動度との測定によって得られた関係を示す。同じ閾値電圧で比較すると、ゲート電極にＰ型多結晶シリコンを用いることにより、Ｎ型多結晶シリコンやアルミニウムをゲート電極に用いた場合よりもチャネル移動度が大きくなる。これは、ゲート電極の極性により、同じ閾値にするために必要な、チャンネル部へのイオン注入量の違いによるものであり、詳細は、以下の理由によるものと考えられる。
【００３８】
Ｎ型不純物を埋め込みチャネル領域２に注入すると、ゲート絶縁膜とＰ型炭化珪素基板１との界面から離れた、深い位置にチャネルの中心が形成されるので、界面近傍の高電界の影響を受けにくくなるキャリアの数が増え、チャネル移動度が増加する。同様に、チャネル領域に注入するＰ型不純物濃度が小さければ、移動度が増加する。しかし、チャネル移動度を増加しようとして、埋め込みチャネル領域２のＮ型不純物をさらに増加すると、閾値電圧がさらに低下して、負電圧になってしまうと、電圧がゼロでも電流が流れる状態、つまり、ノーマリーオンの状態になってしまう。
【００３９】
一般に、ＭＩＳ電界効果型トランジスタでは、ゲート電極の仕事関数と半導体の仕事関数との差が大きいほど、閾値電圧は大きくなることが知られている。また、ゲート電極の仕事関数と半導体基板の仕事関数とは、ゲート電極にアルミニウムとＮ型多結晶シリコンを用いた場合は、ほとんど変わらないが、Ｐ型ポリシリコンを用いると、半導体基板に比べて、約１Ｖ大きくなることも知られている。したがって、ゲート電極にＰ型ポリシリコンを用いることにより、Ｎ型不純物をチャンネル部へ注入してもノーマリーオンの状態になることを抑制することができ、同じ閾値電圧でも、ゲート電極にアルミニウムとＮ型多結晶シリコンを用いた場合に比べて、埋め込みチャネル領域形成用に、より高濃度の不純物を注入できるので、より深い位置にチャネルを形成することができ、従って、チャネル移動度を増加することができる。
【００４０】
図３にソース・ドレイン拡散層の接合深さＸｊ＝０．５μｍでの、Ｌbc÷Ｘｊ依存性を示す。図３の縦軸は、チャネル移動度を埋め込みチャネル領域がない試料のチャネル移動度で規格化した場合を示している。この評価はＬbcが０．２以上で行い、０．２でも効果があることを確認した。よって、横軸の下限は０．２に制限される。一方、横軸が１より大きくなると、チャネル移動度は大きくなるが、閾値が負になり、ノーマリーオンになるため、実際に使うのは困難である。したがって、横軸（Ｌbc÷Ｘｊ）は、０．２〜１．０に限定される。特に、０．４〜１．０の範囲で有効である。
【００４１】
図４に、Ｐ型ポリシリコンゲートの不純物濃度と閾値電圧との、測定によって得られた関係を示す。Ｐ型ポリシリコンゲート電極中の不純物濃度が高いほど、ゲート電極と半導体基板との仕事関数差が大きくなるので、閾値が大きくなる。反対に、不純物濃度が小さいほど、閾値電圧は小さくなり、１×１０16ｃｍ-3でゼロになるので、不純物濃度の下限は１×１０16ｃｍ-3である。多結晶シリコンに注入可能なボロンの濃度は、１×１０21ｃｍ-3なので、上限は、１×１０21ｃｍ-3になる。
【００４２】
図５に、埋め込みチャネル領域２の、不純物濃度とチャネル移動度（不純物濃度ゼロの時の値での規格値）との、測定によって得られた関係を示す。評価した不純物濃度の下限値は５×１０15ｃｍ-3であるが、この値で十分に効果がでているので下限値は５×１０15ｃｍ-3になる。一方、１×１０18ｃｍ-3以上で閾値電圧が負になり実際の使用が難しくなるので上限値は、１×１０18ｃｍ-3となる。
【００４３】
パンチスルーを抑制するために埋め込みチャネル領域２の直下に設けたＰ＋領域については、パンチスルー防止領域の不純物濃度が、１×１０17ｃｍ-3より低濃度では、パンチスルーを起こすゲート電圧は、Ｐ＋領域がない場合と同じであり、従って、その濃度では効果はない。しかし、１×１０17ｃｍ-3以上で、パンチスルーを起こすゲート電圧が増加するので、不純物濃度の下限は１×１０17ｃｍ-3である。
【００４４】
一方、上記のＰ＋領域の不純物濃度が１×１０19ｃｍ-3以上では、活性化アニール時に不純物が拡散して、その上にある埋め込みチャネル領域中のＮ型不純物を相殺してしまうため、埋め込みチャネル領域としての機能阻害してしまう。このため、上限は、１×１０19ｃｍ-3である。
【００４５】
また、ボロンが高濃度に注入された多結晶シリコンの比抵抗値は、ミリΩｃｍの水準であるが、高融点金属のシリサイド、例えばＭｏＳｉ2，ＷＳｉ2とＴｉＳｉ2の比抵抗値は、各々、６０μΩｃｍ、５０μΩｃｍ、１５μΩｃｍであるので、不純物が注入され低抵抗化された多結晶シリコンよりも、多結晶シリコンとシリサイドの複合膜の方がゲート電極の抵抗値が下がる。このためＰ型ポリシリコンを用いる場合でも、上記のシリサイドとの積層膜であるポリサイド構造を用いた方が、回路を構成する上では有利なことは容易に理解できる。このようにポリサイド構造とする場合の閾値は、Ｐ型ポリシリコンのみを用いる場合にほぼ等しく、従って、チャネル移動度もその場合にほぼ等しくなる。
【００４６】
［実施例２］
この実施例の具体的な製造プロセスは、図１（ａ）、（ｂ）、（ｄ）の順である。図１（ａ）のＰ型炭化珪素基板１（不純物濃度：５×１０15ｃｍ-3）を、通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークを、ＲＩＥ（Reactive ion etching）で形成した。次いで、５００℃で、４０〜２５０ｋｅＶで、総ドーズ量が７×１０15ｃｍ-2になるように燐の多段イオン注入を行ない、接合深さＬbc＝０．３μｍの埋め込みチャネル領域２を形成した。次いで、図１（ｂ）に示すように、その全面をイオン注入用のマスクとなるＬＴＯで覆い、フォトリソグラフィーでゲート電極部分のレジストを残して、フッ酸でＬＴＯ膜をエッチングした。次いで、ホットキャリア耐性について、埋め込みチャネル領域２と、ソース５あるいはドレイン６との間の不純物濃度の関連を調べるために、図１（ｄ）の埋め込みチャネル領域２と、ソース５あるいはドレイン６との間の不純物濃度が５×１０16ｃｍ-3〜５×１０20ｃｍ-3になるように、燐を５００℃でイオン注入して低不純物濃度領域１１を形成した。次いで、ソース領域５とドレイン領域６とを形成するために、全面をＬＴＯで覆い、フォトリソグラフィーにより、ソース領域とドレイン領域とをフォトレジストで規定した後に、ＨＦ（フッ酸）でＬＴＯをエッチングして、イオン注入されるソース領域とドレイン領域とを開口した。次いで、５００℃で、燐の多段イオン注入を行ない、不純物濃度が５×１０19ｃｍ-3になるように、ソース５とドレイン６とを形成した。その後、アルゴン雰囲気中で、１５００℃、３０分間にわたる活性化アニールを行った。
【００４７】
次いで、それぞれのサンプルについて、乾燥酸化を１２００℃で１５０分間行い、約５０ｎｍのゲート絶縁膜７を形成した。次いで、アルゴン中で３０分間アニールした後に、室温までアルゴン中で冷却した。次いで、９５０℃で３時間の水蒸気雰囲気中で熱処理をした試料も作製した。次いで、アルゴン中で３０分間アニールした後に、室温までアルゴン中で冷却した。また、Ｐ型ゲート電極８は、ＣＶＤ法で多結晶ポリシリコンを形成した後に、その上にボロンを含んだ酸化物膜をスピン塗布により形成して後、９００℃で３０分の熱処理を行い、ボロンを含んだ酸化物からポリシリコンへボロンを拡散することにより形成した。次いで、Ｐ型多結晶シリコンとゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ＬＴＯを酸化膜全面に堆積した後に、ソース５あるいはドレイン６上の酸化膜６をエッチングしてコンタクト孔を開口した。次いで、その上にニッケル膜を電子ビーム蒸着法で形成した後に、ウエットエッチングにより金属配線１０を形成した。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００４８】
ここで、ホットキャリア耐性は、ＭＩＳ電界効果型トランジスタに、以下に記述する電気的なストレスを一定時間印加して、閾値電圧の変化量で評価した。閾値電圧の変動量が小さいほど、ホットキャリア耐性は良好である。その閾値電圧は、よく知られた方法により求めた。つまり、ソースを０Ｖとして、ドレインに０．１Ｖを印加した状態で、０Ｖから３０Ｖまでのゲート電圧について、ドレイン電流の２分の１乗のプロットがゲート電圧軸と交差する点の電圧として求めた。また、電気的なストレスとしては、ドレインに５Ｖ、ゲートに２．５Ｖを５分間印加した。測定したトランジスタは、埋め込みチャネル領域とソース領域あるいはドレイン領域との間の不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3になるように燐をイオン注入したものである。この部分の不純物濃度が低いと、空乏層が大きくなるためドレイン近傍での電界強度が小さくなり、この部分を通過する電子が高エネルギー状態になるのを抑制できるので、散乱により、基板からゲート絶縁膜へ注入される電子数は、抑制され、ホットキャリア耐性が向上する。しかし、この部分の不純物濃度が低すぎると、この部分の抵抗値が大きくなりトランジスタの駆動力が低下するので、下限は、５×１０16ｃｍ-3となる。一方、濃度が高過ぎると、ドレイン近傍での電界を緩和する効果がなく、充分なホットキャリア耐性が得られない。測定の結果、不純物濃度が５×１０19ｃｍ-3以上で、閾値電圧の変化量が、１０％を超えることが分かった。これは、変化が大きすぎて、実際に使用されない領域の値に相当する。したがって、上限は、５×１０19ｃｍ-3になる。
【００４９】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００５０】
本発明により、Ｐ型ゲート電極を用いる半導体装置の製造方法において、ゲート絶縁膜を形成した後に水蒸気を含んだ雰囲気中で熱処理をすることにより、ノーマリーオンにすることなくＮ-領域を比較的高濃度にすることが可能になり、チャネル移動度を向上することができた。
【００５１】
また、第１の発明では、ソース・ドレイン領域の接合深さＸｊと埋めこみチャンネル形成用の接合深さＬbc比の最適化がなされ、また、ゲート絶縁膜を形成した後に水蒸気を含んだ雰囲気中で熱処理をすることによりチャネル移動度を向上することができた。
【００５２】
また、第２の発明では、Ｐ型多結晶シリコンゲート電極の上に高融点金属のシリサイド膜を積層することによりゲート電極の抵抗値を下げることにより駆動力を向上することができた。
【００５３】
また、第３の発明では、タングステンあるいはモリブデンあるいはチタンのシリサイド膜を用いることにより半導体装置の動作速度を向上することができた。
【００５４】
また、第４および第５の発明では、埋め込みチャネル領域とソース領域あるいはドレイン領域の間に埋め込みチャネル領域の不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度の領域を設けることによりホットキャリア耐性を向上すると同時に、駆動力を向上することができた。
【００５５】
また、第６および第７の発明では、埋め込みチャネル領域直下にＰ型炭化珪素基板１の不純物濃度領域を設けることにより、あるいは、その濃度を最適化することによりパンチスルー耐性を向上しながら、駆動力を上げることができた。
【００５６】
以上の説明では炭化珪素の場合について取り扱ったが、半導体基板としては、ダイヤモンド、シリコン、窒化ガリウムなどの半導体でも上記と同様な効果があることは容易に理解できる。
【図面の簡単な説明】
【図１】Ｐ型ゲート電極と埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタの作製手順を示す模式図である。
【図２】ゲート電極がＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタのチャネル移動度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3、Ｐ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【図３】不純物濃度５×１０20ｃｍ-3のＰ型多結晶シリコンのゲート電極においてＬbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度が２×１０16ｃｍ-3の場合のチャネル移動度のＬbc÷Ｘｊ依存性を示す図である。
【図４】Ｐ型多結晶シリコンゲートの不純物濃度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍで埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3である。
【図５】チャネル移動度と埋め込みチャネル領域の不純物濃度の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍでＰ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【符号の説明】
１ Ｐ型炭化珪素基板
２ 埋め込みチャネル領域
３ パンチスルー防止領域
４ イオン注入用マスク
５ ソース
６ ドレイン
７ ゲート絶縁膜
８ Ｐ型ゲート電極
９ 高融点金属シリサイド膜
１０ 金属配線
１１ 低不純物濃度領域
【発明の属する技術分野】
この発明は、炭化珪素基板上に作製した、基板の結晶面方位を規定し、不純物拡散層を最適化した、金属ッ絶縁膜ッ半導体（ＭＩＳ）電界効果型トランジスタの製造方法に関し、特に、ゲート絶縁膜の形成方法及びその後の熱処理を工夫した半導体装置の製造方法に関している。
【０００２】
【従来の技術】
炭化珪素基板の酸化方法とその後の熱処理方法、及び埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタについては、既にいくつかの発明が開示されている。
【０００３】
例えば、アメリカ合衆国特許（ＵＳＡ．ＰＡＴ．Ｎｏ．ＵＳ５８６４１５７号明細書）に、２重ゲートを有するフラッシュメモリーの下側のゲートにＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この記載は、２重ゲートを有するフラッシュメモリーについてであり、本発明とは構造が異なる。また、Ｐ型ポリシリコン電極の濃度と埋め込みチャネル領域の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００４】
また、特開平８−１８６１７９号公報には、ＬＤＤ構造を有するNチャネルトランジスタにおいて、ゲート電極にＰ型電極を用い、埋め込みチャネル領域にＮ型不純物を用いた構造が記載されている。しかし、この公報においては、Ｐ型ポリシリコン電極の不純物濃度及びソース領域あるいはドレイン領域の深さとチャネル領域の深さの関係については記載されていない。
【０００５】
また、特開平７−１３１０１６号公報には、トランジスタのチャネル形成面が六方晶炭化珪素単結晶基板の（１，１，−２，０）面に対して平行であることを特徴とするＭＩＳ電界効果トランジスタ構造が記載されている。しかし、この公報においては、ゲート電極にＰ型電極を用いた埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタについては記載されていない。
【０００６】
アメリカ合衆国特許（ＵＳＡ．ＰＡＴ．Ｎｏ．ＵＳ５９７２８０１号明細書）においては、炭化珪素基板の酸化方法について、ゲート酸化膜を形成した後に、６００℃から１０００℃で水蒸気を含む雰囲気にゲート酸化膜をさらす処理を含む方法が記載されているが、この工程によって炭化珪素基板がさらに酸化されてゲート酸化膜厚が増加することのない条件で行なうものである。一方、本発明においては、炭化珪素基板は僅かに酸化され、ゲート酸化膜厚が増加する点において異なっている。
【０００７】
また、シリコン基板にドライ酸化とウエット酸化を行なうプロセスが、特開平５−１２９５９６号公報に開示されている。このプロセスは、その記載内容から、ウエット酸化により、半導体基板が酸化され、ゲート膜厚が増加するプロセスであることが、『（Ａ）はドライ酸化を８５分間行い、ゲート酸化膜の厚さを２５．３ｎｍとした場合、（Ｂ）は同じくドライ酸化を８０分間、その後ウエット酸化を１分間行い、膜厚を２６．３ｎｍとした場合、』、という記述から分かる。
【０００８】
しかし、この特開平５−１２９５９６号公報には、埋め込みチャネル型のＭＩＳ電界効果型トランジスタの構成に関わる開示は見られない。この型のトランジスタにおいては、拡散した不純物の形状にその性能が大きく依存することが知られていることから、酸化工程における熱処理と、不純物導入プロセスとの関わりは重要である。本発明は、導入する不純物について、シリコン基板よりも小さい拡散係数を持つ炭化珪素基板を用いるため、埋め込みチャネル用の拡散層や、ソース・ドレイン拡散層を形成した後に酸化のための熱処理を行なうことが可能である。このように、本発明は、炭化珪素基板を用いるために許容されるプロセスを開示している点で、先の特開平５−１２９５９６号公報の発明とは異なっている。
【０００９】
【発明が解決しようとする課題】
一般に、炭化珪素基板を用いた酸化膜-炭化珪素界面は、界面準位密度がシリコンＭＩＳトランジスタに比べて、約一桁高く、それにより、炭化珪素基板を用いたＭＩＳ電界効果型トランジスタは、シリコン基板をもちいたＭＩＳ電界効果型トランジスタよりもチャネル移動度が約１桁低いという問題があった。シリコンＭＩＳトランジスタの場合は、電子がソースからドレインに流れるときに、上記の酸化膜と炭化珪素との界面の影響を受けにくくするため、埋め込みチャネル領域型のＭＩＳ電界効果型トランジスタが優れていることが知られている。しかし、炭化珪素基板上のシリコンＭＩＳトランジスタを埋め込みチャネル領域型にする場合の構造は最適化されておらず、ノーマリーオン（ゲート電圧がゼロでもソースとドレイン間に電流が流れる現象）になりやすい。また、最適化が図られていない場合には、ホットキャリア耐性が悪く、十分なパンチスルー耐性も得られない。
【００１０】
この発明は上記に鑑み提案されたもので、炭化珪素基板を用いた半導体装置において、埋め込みチャネル領域型ＭＩＳトランジスタの構造やゲート絶縁膜の形成方法や炭化珪素基板の面方位を最適化することによりノーマリーオンにならず、しかも高いホットキャリア耐性や、高パンスルー耐性、あるいは、高チャネル移動度を有する埋め込みチャネル領域型のトランジスタである半導体装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、半導体装置の製造方法に関係しており、Ｐ型の炭化珪素からなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有することを特徴とする半導体装置において、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、ゲート絶縁膜を形成する工程と、前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ９５０℃以上の雰囲気に晒す工程と、を含むことを特徴としている。
【００１２】
また、第１の発明は、埋め込みチャネル領域の形成される深さを最適化し、ゲート酸化膜の形成プロセスを改善して高い移動度が得られるようにするために、Ｐ型の炭化珪素４Ｈ−ＳｉＣからなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有し、
ソース・ドレイン部は、接合部の深さが０．５ミクロンであり、
埋め込みチャネル領域は、窒素あるいは燐あるいは砒素が拡散され、その最大不純物濃度が５×１０15ｃｍ-3〜１×１０18ｃｍ-3であり、
ゲート電極においては、ボロンが拡散され、その不純物濃度が１×１０16ｃｍ-3〜１×１０21ｃｍ-3の範囲にある多結晶シリコンがゲート絶縁膜と接し、
ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネル領域の接合深さ（Ｌbc）と、ゲート絶縁膜と炭化珪素との界面からの上記のソースとドレイン領域の接合部の深さ（Ｘｊ）との比（Ｌbc ÷Ｘｊ）が０．４以上、１．０以下の範囲にある半導体装置の製造方法で、
埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、
前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、酸素あるいは水蒸気を含むガス中で酸化してゲート絶縁膜を形成する工程と、
前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ９５０℃以上の雰囲気に晒す工程と、
を含むことを特徴としている。
【００１３】
また、第２の発明は、ゲート電極の低抵抗化に関するものであり、上記のゲート電極が、多結晶シリコン上に高融点金属のシリサイド層を備えることを特徴としている。
【００１４】
また、第３の発明は、高融点金属のシリサイド層は、タングステンあるいはモリブデンあるいはチタンのシリサイド層であることを特徴としている。
【００１５】
また、第４の発明は、ホットキャリア耐性を向上させる技術に関するものであり、埋め込みチャネル領域の形成される領域と、ソース領域あるいはドレイン領域との間に、埋め込みチャネル領域を形成するための不純物拡散層領域の最大不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度をもつＮ型不純物領域を有することを特徴としている。
【００１６】
また、第５の発明は、ホットキャリア耐性を向上させる技術に関するものであり、埋め込みチャネル領域の形成される領域とソース領域あるいはドレイン領域との間に形成されるＮ型不純物領域は、最大不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3の窒素、燐あるいは砒素の拡散層であることを特徴としている。
【００１７】
また、第６の発明は、パンチスルー耐性の向上に関するものであり、埋め込みチャネル領域の形成される領域に隣接する直下に上記の半導体基板の不純物濃度よりも高いＰ型の不純物拡散領域があることを特徴としている。
【００１８】
また、第７の発明は、埋め込みチャネル領域の形成される領域に隣接する直下の高濃度Ｐ型不純物拡散領域の最大不純物濃度が１×１０17ｃｍ-3〜１×１０19ｃｍ-3のアルミニウムあるいはボロンの拡散層を含むことを特徴としている。
【００１９】
【発明の実施の形態】
以下にこの発明の実施の形態を図を用いて詳細に説明する。先ず、実施例１として請求項１〜３、あるいは６〜７、に記載されている半導体装置の製造方法について、具体的な製造プロセスを図１（ａ）、（ｂ）、（ｃ）の順に示して説明する。その後、それらの請求項に記載されている効果について説明する。次いで、実施例２として請求項４、５に記載されている半導体装置の製造方法について、具体的な製造プロセスを図１（ａ）、（ｂ）、（ｄ）の順に示して説明する。その後に請求項４、５に記載されている効果について説明する。
【００２０】
【実施例】
［実施例1］
この実施例の具体的な製造プロセスは、図１（ａ）、（ｂ）、（ｃ）の順である。図１（ａ）のＰ型炭化珪素基板１（４Ｈ−ＳｉＣ、不純物濃度：５×１０15ｃｍ-3）を通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークをＲＩＥ（Reactive ion etching）で形成した。次いで、いくつかの試料はパンチスルー耐性の向上に対する効果を調べるために、埋め込みチャネル領域の直下に相当する深さに、アルミニウムをイオン注入することにより、Ｐ型炭化珪素基板１よりも高濃度になるようにするため、１×１０16ｃｍ-3〜１×１０19ｃｍ-3の不純物濃度をもったパンチスルー防止領域３を形成した。
【００２１】
次いで、埋め込みチャネル領域２を、窒素、燐、砒素などのＮ型不純物のイオン注入を行って形成した。例えば、燐で接合深さ（Ｌbc）０．３μｍの埋め込みチャネル領域を形成する場合は、４０〜２５０ｋｅＶで、総ドーズ量が７×１０15ｃｍ-2となるように多段注入し、所望のプロファイルを形成した。本実施例では、図１（ｂ）に示すソース５、ドレイン６の深さ（Ｘｊ）とＬbcの比とチャネル移度の関係を調べるために、Ｌbc＝０．１、０．２、０．３、０．４、０．５μｍの深さの埋め込みチャネル領域２を形成した。チャネル移動度に対する埋め込みチャネル領域２の濃度依存性を調べるために、Ｌbc＝０．３μｍにおいて、５×１０15ｃｍ-3〜５×１０17ｃｍ-3のイオン注入をした試料を作製した。
【００２２】
次いで、図１（ｂ）に示すようにソース領域あるいはドレイン領域のイオン注入用マスク４を熱酸化膜やＣＶＤ（Chemical Vapor Deposition）によるＳｉＯ2膜で形成した。本実施例では、図１（ｂ）に示すようにイオン注入マスクとして、ＬＴＯ(Low temperature oxide)膜を用いた。ＬＴＯ膜は、シランと酸素を４００℃〜８００℃で反応させて、二酸化珪素をＰ型炭化珪素基板１に堆積することにより形成した。次いで、フォトリソグラフィーでソース・ドレイン領域を形成した後に、ＨＦ（フッ酸）でＬＴＯをエッチングしてイオン注入されるソース領域あるいはドレイン領域を開口した。次いで、図１（ｂ）に示したソース５あるいはドレイン６を形成するために５００℃で、窒素、燐あるいは砒素を深さ（Ｘｊ）０．５μｍになるようにイオン注入する。本実施例では、埋め込みチャネル領域２の形成と同じように多段注入により、燐を用いて不純物濃度が５×１０19ｃｍ-3になるように形成した。
【００２３】
その後、アルゴン雰囲気中において１５００℃で３０分間にわたる活性化アニールを行った。次いで、図１（ｃ）に示すように１２００℃で、Ｏ2あるいは、水蒸気を含むガスで約１５０分間あるいは、約９０分間酸化して、約５０ｎｍのゲート絶縁膜７を形成した。この時、水蒸気を含むガスを用いた酸化としては、次のような方法があることが知られている。
【００２４】
１）水蒸気を加熱した蒸気を酸素あるいは、不活性ガス（アルゴン、窒素、ヘリウム）で炭化珪素基板まで流す。
２）Ｈ2とＯ2を９００℃の温度で燃焼させることにより水蒸気を発生させて炭化珪素基板まで流す。この場合にも、水蒸気を不活性ガスと一緒に流してもよい。
【００２５】
ここでは、２）の方法を用いた。次いで、アルゴン中で３０分間アニールした後に室温までアルゴン中で冷却した。ただし、この工程は省いてもよい。また、水蒸気を含んだ雰囲気での熱処理の効果を調べるために、一部の試料は、Ｈ2とＯ2を８００℃の温度で燃焼して発生させた水蒸気をそのまま、炭化珪素基板まで流して、９５０℃で３時間熱処理をした。この際、水蒸気は、不活性ガス（アルゴン、窒素、ヘリウム）と一緒に流してもよい。
【００２６】
その後にＰ型ゲート電極８を形成したが、その方法としては、次のようにいくつかの方法が知られている。
１）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンやフッ化ボロンをイオン注入することによりＰ型多結晶シリコンを形成する。
２）ＣＶＤ法で多結晶ポリシリコンを形成した後に、ボロンを含んだＳｉＯ2膜をＣＶＤ法やスピン塗布により形成し、８００℃〜１１００℃で熱処理して拡散することにより、Ｐ型多結晶シリコンを形成する。
３）シランとジボランを一緒に流して６００℃で熱処理することによりボロンを拡散しながら多結晶シリコンを成長させてＰ型多結晶シリコンを形成する。
【００２７】
本実施例では、２）の方法によって、９００℃で拡散時間を変えることにより不純物濃度１×１０15ｃｍ-3〜１×１０21ｃｍ-3のＰ型多結晶シリコンを形成して、Ｐ型ゲート電極の不純物濃度とチャネル移動度の関係を調べた。いくつかの試料は、シリサイド膜の効果を調べるためにＰ型多結晶シリコン上にＷＳｉ2膜、ＭｏＳｉ2膜及びＴｉＳｉ2膜の高融点金属シリサイド膜９を形成した。次いで、Ｐ型多結晶シリコンあるいは、シリサイド膜とＰ型ポリシリコン膜の複合膜とゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ソース領域あるいはドレイン領域上の酸化膜をエッチングしてコンタクト孔を開口した。次いで、ニッケル、チタン、アルミニウムを含有した金属あるいはこれらの積層膜を蒸着あるいは、スパッタ法で形成した後に、ＲＩＥあるいは、ウエットエッチングにより金属配線１０を形成した。本実施例では、ニッケルを蒸着した後にウエットエッチングした。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００２８】
表１に、上記のプロセスによるＭＯＳＦＥＴのチャネル移動度に対するゲート酸化法と酸化後の熱処理及び埋め込みチャネル構造の効果の比較を示す。
【００２９】
【表１】
ここで、それぞれは、以下の条件のプロセスを示している。
１）乾燥酸化 ： 水蒸気を含まない酸素のみで、１２００℃で１５０分間の酸化。
２）水蒸気酸化 ： Ｈ2とＯ2を９００℃の温度で燃焼させることにより水蒸気を発生させて基板まで流して、１２００℃で９０分間の酸化。
３）アルゴン処理 ： 酸化膜形成後に、アルゴン中、１２００℃で３０分間熱処理をして、冷却処理。
４）水蒸気後処理 ： アルゴン処理をした後に、Ｈ２とＯ２を８００℃の温度で燃焼して発生させた水蒸気を炭化珪素基板まで流して、９５０℃で３時間熱処理をした後に、室温まで冷却。
【００３１】
表１から、通常のＭＯＳＦＥＴの場合には、ゲート絶縁膜形成後にアルゴン熱処理をしただけでは、チャネル移動度は、乾燥酸化、水蒸気酸化、共に同じ（共に１０ｃｍ2／Ｖｓ）だが、さらに、水蒸気雰囲気での熱処理をすると、乾燥酸化では２５ｃｍ2／Ｖｓ、水蒸気酸化では、１５ｃｍ2／Ｖｓであり、ゲート酸化膜形成後に水蒸気処理によりチャネル移動度が向上したことが分かる。
【００３２】
さらに、ゲート酸化膜形成を、乾燥酸化で行ったほうが、チャネル移動度が高い。これは、埋め込みチャネル構造ＭＯＳＦＥＴでも同じである。アルゴン熱処理だけで、ゲート酸化が乾燥酸化の場合には、ノーマリーオンになってしまうので、実際には、使用できないが、ゲート絶縁膜を水蒸気酸化で形成すると、５０ｃｍ2／Ｖｓになり、埋め込みチャネル構造により、チャネル移動度が向上する。
【００３３】
さらに、ゲート絶縁膜形成後の水蒸気処理を行なうと、ゲート絶縁膜形成を乾燥酸化で行った場合は、チャネル移動度は１４０ｃｍ2／Ｖｓ、水蒸気酸化の場合には、１２５ｃｍ2／Ｖｓとなり、埋め込みチャネル構造と酸化後の水蒸気処理を組み合わせることによりチャネル移動度が飛躍的に向上することがわかる。特に、ゲート絶縁膜形成を乾燥酸素で行った場合には、チャネル移動度が最も高くなった。
【００３４】
上記のゲート絶縁膜形成後の水蒸気処理により、ゲート酸化膜厚は、極僅かに（０．１〜０．５ｎｍ程度）増加したが、移動度の算出においては、ゲート酸化膜厚の変化は無いものとした。従って、実際には、移動度の差は、上記の値よりも極僅かに大きいことが分かる。
【００３５】
ゲート絶縁膜形成後の水蒸気処理を時間の関数でみると、水蒸気処理時間が０（ゼロ）から増加するに従って、チャネル移動度は改善されるが、さらに長時間に渡る水蒸気処理を行なうと、チャネル移動度は低下する傾向がみられた。従って、水蒸気処理を行なわない場合よりも下回るチャネル移動度を示す時間（限界時間）まで、上記の水蒸気処理は有効である。しかし、この限界時間は、基板の不純物濃度などにより変わってしまうため、一義的に指定することはできない。また、チャネル移動度が最大となる最適時間も存在することは容易に理解できる。本発明の水蒸気処理の時間は、このような最適時間において行なうことが望ましい。
【００３６】
以下には、請求項１から９に対応する実施形態を示し、また、ゲート絶縁膜形成後の水蒸気処理以外の効果について説明する。
【００３７】
図２に、ゲート電極にそれぞれＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタの、閾値電圧とチャネル移動度との測定によって得られた関係を示す。同じ閾値電圧で比較すると、ゲート電極にＰ型多結晶シリコンを用いることにより、Ｎ型多結晶シリコンやアルミニウムをゲート電極に用いた場合よりもチャネル移動度が大きくなる。これは、ゲート電極の極性により、同じ閾値にするために必要な、チャンネル部へのイオン注入量の違いによるものであり、詳細は、以下の理由によるものと考えられる。
【００３８】
Ｎ型不純物を埋め込みチャネル領域２に注入すると、ゲート絶縁膜とＰ型炭化珪素基板１との界面から離れた、深い位置にチャネルの中心が形成されるので、界面近傍の高電界の影響を受けにくくなるキャリアの数が増え、チャネル移動度が増加する。同様に、チャネル領域に注入するＰ型不純物濃度が小さければ、移動度が増加する。しかし、チャネル移動度を増加しようとして、埋め込みチャネル領域２のＮ型不純物をさらに増加すると、閾値電圧がさらに低下して、負電圧になってしまうと、電圧がゼロでも電流が流れる状態、つまり、ノーマリーオンの状態になってしまう。
【００３９】
一般に、ＭＩＳ電界効果型トランジスタでは、ゲート電極の仕事関数と半導体の仕事関数との差が大きいほど、閾値電圧は大きくなることが知られている。また、ゲート電極の仕事関数と半導体基板の仕事関数とは、ゲート電極にアルミニウムとＮ型多結晶シリコンを用いた場合は、ほとんど変わらないが、Ｐ型ポリシリコンを用いると、半導体基板に比べて、約１Ｖ大きくなることも知られている。したがって、ゲート電極にＰ型ポリシリコンを用いることにより、Ｎ型不純物をチャンネル部へ注入してもノーマリーオンの状態になることを抑制することができ、同じ閾値電圧でも、ゲート電極にアルミニウムとＮ型多結晶シリコンを用いた場合に比べて、埋め込みチャネル領域形成用に、より高濃度の不純物を注入できるので、より深い位置にチャネルを形成することができ、従って、チャネル移動度を増加することができる。
【００４０】
図３にソース・ドレイン拡散層の接合深さＸｊ＝０．５μｍでの、Ｌbc÷Ｘｊ依存性を示す。図３の縦軸は、チャネル移動度を埋め込みチャネル領域がない試料のチャネル移動度で規格化した場合を示している。この評価はＬbcが０．２以上で行い、０．２でも効果があることを確認した。よって、横軸の下限は０．２に制限される。一方、横軸が１より大きくなると、チャネル移動度は大きくなるが、閾値が負になり、ノーマリーオンになるため、実際に使うのは困難である。したがって、横軸（Ｌbc÷Ｘｊ）は、０．２〜１．０に限定される。特に、０．４〜１．０の範囲で有効である。
【００４１】
図４に、Ｐ型ポリシリコンゲートの不純物濃度と閾値電圧との、測定によって得られた関係を示す。Ｐ型ポリシリコンゲート電極中の不純物濃度が高いほど、ゲート電極と半導体基板との仕事関数差が大きくなるので、閾値が大きくなる。反対に、不純物濃度が小さいほど、閾値電圧は小さくなり、１×１０16ｃｍ-3でゼロになるので、不純物濃度の下限は１×１０16ｃｍ-3である。多結晶シリコンに注入可能なボロンの濃度は、１×１０21ｃｍ-3なので、上限は、１×１０21ｃｍ-3になる。
【００４２】
図５に、埋め込みチャネル領域２の、不純物濃度とチャネル移動度（不純物濃度ゼロの時の値での規格値）との、測定によって得られた関係を示す。評価した不純物濃度の下限値は５×１０15ｃｍ-3であるが、この値で十分に効果がでているので下限値は５×１０15ｃｍ-3になる。一方、１×１０18ｃｍ-3以上で閾値電圧が負になり実際の使用が難しくなるので上限値は、１×１０18ｃｍ-3となる。
【００４３】
パンチスルーを抑制するために埋め込みチャネル領域２の直下に設けたＰ＋領域については、パンチスルー防止領域の不純物濃度が、１×１０17ｃｍ-3より低濃度では、パンチスルーを起こすゲート電圧は、Ｐ＋領域がない場合と同じであり、従って、その濃度では効果はない。しかし、１×１０17ｃｍ-3以上で、パンチスルーを起こすゲート電圧が増加するので、不純物濃度の下限は１×１０17ｃｍ-3である。
【００４４】
一方、上記のＰ＋領域の不純物濃度が１×１０19ｃｍ-3以上では、活性化アニール時に不純物が拡散して、その上にある埋め込みチャネル領域中のＮ型不純物を相殺してしまうため、埋め込みチャネル領域としての機能阻害してしまう。このため、上限は、１×１０19ｃｍ-3である。
【００４５】
また、ボロンが高濃度に注入された多結晶シリコンの比抵抗値は、ミリΩｃｍの水準であるが、高融点金属のシリサイド、例えばＭｏＳｉ2，ＷＳｉ2とＴｉＳｉ2の比抵抗値は、各々、６０μΩｃｍ、５０μΩｃｍ、１５μΩｃｍであるので、不純物が注入され低抵抗化された多結晶シリコンよりも、多結晶シリコンとシリサイドの複合膜の方がゲート電極の抵抗値が下がる。このためＰ型ポリシリコンを用いる場合でも、上記のシリサイドとの積層膜であるポリサイド構造を用いた方が、回路を構成する上では有利なことは容易に理解できる。このようにポリサイド構造とする場合の閾値は、Ｐ型ポリシリコンのみを用いる場合にほぼ等しく、従って、チャネル移動度もその場合にほぼ等しくなる。
【００４６】
［実施例２］
この実施例の具体的な製造プロセスは、図１（ａ）、（ｂ）、（ｄ）の順である。図１（ａ）のＰ型炭化珪素基板１（不純物濃度：５×１０15ｃｍ-3）を、通常のＲＣＡ洗浄をした後に、Ｐ型炭化珪素基板１にフォトリソグラフィー用のアライメントマークを、ＲＩＥ（Reactive ion etching）で形成した。次いで、５００℃で、４０〜２５０ｋｅＶで、総ドーズ量が７×１０15ｃｍ-2になるように燐の多段イオン注入を行ない、接合深さＬbc＝０．３μｍの埋め込みチャネル領域２を形成した。次いで、図１（ｂ）に示すように、その全面をイオン注入用のマスクとなるＬＴＯで覆い、フォトリソグラフィーでゲート電極部分のレジストを残して、フッ酸でＬＴＯ膜をエッチングした。次いで、ホットキャリア耐性について、埋め込みチャネル領域２と、ソース５あるいはドレイン６との間の不純物濃度の関連を調べるために、図１（ｄ）の埋め込みチャネル領域２と、ソース５あるいはドレイン６との間の不純物濃度が５×１０16ｃｍ-3〜５×１０20ｃｍ-3になるように、燐を５００℃でイオン注入して低不純物濃度領域１１を形成した。次いで、ソース領域５とドレイン領域６とを形成するために、全面をＬＴＯで覆い、フォトリソグラフィーにより、ソース領域とドレイン領域とをフォトレジストで規定した後に、ＨＦ（フッ酸）でＬＴＯをエッチングして、イオン注入されるソース領域とドレイン領域とを開口した。次いで、５００℃で、燐の多段イオン注入を行ない、不純物濃度が５×１０19ｃｍ-3になるように、ソース５とドレイン６とを形成した。その後、アルゴン雰囲気中で、１５００℃、３０分間にわたる活性化アニールを行った。
【００４７】
次いで、それぞれのサンプルについて、乾燥酸化を１２００℃で１５０分間行い、約５０ｎｍのゲート絶縁膜７を形成した。次いで、アルゴン中で３０分間アニールした後に、室温までアルゴン中で冷却した。次いで、９５０℃で３時間の水蒸気雰囲気中で熱処理をした試料も作製した。次いで、アルゴン中で３０分間アニールした後に、室温までアルゴン中で冷却した。また、Ｐ型ゲート電極８は、ＣＶＤ法で多結晶ポリシリコンを形成した後に、その上にボロンを含んだ酸化物膜をスピン塗布により形成して後、９００℃で３０分の熱処理を行い、ボロンを含んだ酸化物からポリシリコンへボロンを拡散することにより形成した。次いで、Ｐ型多結晶シリコンとゲート絶縁膜をエッチングすることによりゲート電極を形成した。引き続いて、ＬＴＯを酸化膜全面に堆積した後に、ソース５あるいはドレイン６上の酸化膜６をエッチングしてコンタクト孔を開口した。次いで、その上にニッケル膜を電子ビーム蒸着法で形成した後に、ウエットエッチングにより金属配線１０を形成した。次いで、良好なオーミックコンタクトを形成するために１０００℃のアルゴン中で５分間の熱処理を行い、ＭＩＳ電界効果型トランジスタを完成させた。
【００４８】
ここで、ホットキャリア耐性は、ＭＩＳ電界効果型トランジスタに、以下に記述する電気的なストレスを一定時間印加して、閾値電圧の変化量で評価した。閾値電圧の変動量が小さいほど、ホットキャリア耐性は良好である。その閾値電圧は、よく知られた方法により求めた。つまり、ソースを０Ｖとして、ドレインに０．１Ｖを印加した状態で、０Ｖから３０Ｖまでのゲート電圧について、ドレイン電流の２分の１乗のプロットがゲート電圧軸と交差する点の電圧として求めた。また、電気的なストレスとしては、ドレインに５Ｖ、ゲートに２．５Ｖを５分間印加した。測定したトランジスタは、埋め込みチャネル領域とソース領域あるいはドレイン領域との間の不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3になるように燐をイオン注入したものである。この部分の不純物濃度が低いと、空乏層が大きくなるためドレイン近傍での電界強度が小さくなり、この部分を通過する電子が高エネルギー状態になるのを抑制できるので、散乱により、基板からゲート絶縁膜へ注入される電子数は、抑制され、ホットキャリア耐性が向上する。しかし、この部分の不純物濃度が低すぎると、この部分の抵抗値が大きくなりトランジスタの駆動力が低下するので、下限は、５×１０16ｃｍ-3となる。一方、濃度が高過ぎると、ドレイン近傍での電界を緩和する効果がなく、充分なホットキャリア耐性が得られない。測定の結果、不純物濃度が５×１０19ｃｍ-3以上で、閾値電圧の変化量が、１０％を超えることが分かった。これは、変化が大きすぎて、実際に使用されない領域の値に相当する。したがって、上限は、５×１０19ｃｍ-3になる。
【００４９】
【発明の効果】
この発明は上記した構成からなるので、以下に説明するような効果を奏することができる。
【００５０】
本発明により、Ｐ型ゲート電極を用いる半導体装置の製造方法において、ゲート絶縁膜を形成した後に水蒸気を含んだ雰囲気中で熱処理をすることにより、ノーマリーオンにすることなくＮ-領域を比較的高濃度にすることが可能になり、チャネル移動度を向上することができた。
【００５１】
また、第１の発明では、ソース・ドレイン領域の接合深さＸｊと埋めこみチャンネル形成用の接合深さＬbc比の最適化がなされ、また、ゲート絶縁膜を形成した後に水蒸気を含んだ雰囲気中で熱処理をすることによりチャネル移動度を向上することができた。
【００５２】
また、第２の発明では、Ｐ型多結晶シリコンゲート電極の上に高融点金属のシリサイド膜を積層することによりゲート電極の抵抗値を下げることにより駆動力を向上することができた。
【００５３】
また、第３の発明では、タングステンあるいはモリブデンあるいはチタンのシリサイド膜を用いることにより半導体装置の動作速度を向上することができた。
【００５４】
また、第４および第５の発明では、埋め込みチャネル領域とソース領域あるいはドレイン領域の間に埋め込みチャネル領域の不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度の領域を設けることによりホットキャリア耐性を向上すると同時に、駆動力を向上することができた。
【００５５】
また、第６および第７の発明では、埋め込みチャネル領域直下にＰ型炭化珪素基板１の不純物濃度領域を設けることにより、あるいは、その濃度を最適化することによりパンチスルー耐性を向上しながら、駆動力を上げることができた。
【００５６】
以上の説明では炭化珪素の場合について取り扱ったが、半導体基板としては、ダイヤモンド、シリコン、窒化ガリウムなどの半導体でも上記と同様な効果があることは容易に理解できる。
【図面の簡単な説明】
【図１】Ｐ型ゲート電極と埋め込みチャネル領域を有するＭＩＳ電界効果型トランジスタの作製手順を示す模式図である。
【図２】ゲート電極がＰ型多結晶シリコン、Ｎ型多結晶シリコン、アルミニウムを用いたＭＩＳ電界効果型トランジスタのチャネル移動度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3、Ｐ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【図３】不純物濃度５×１０20ｃｍ-3のＰ型多結晶シリコンのゲート電極においてＬbc＝０．３μｍ、Ｘｊ＝０．５μｍ、埋め込みチャネル領域の不純物濃度が２×１０16ｃｍ-3の場合のチャネル移動度のＬbc÷Ｘｊ依存性を示す図である。
【図４】Ｐ型多結晶シリコンゲートの不純物濃度と閾値電圧の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍで埋め込みチャネル領域の不純物濃度は２×１０16ｃｍ-3である。
【図５】チャネル移動度と埋め込みチャネル領域の不純物濃度の関係を示す図で、Ｌbc＝０．３μｍ、Ｘｊ＝０．５μｍでＰ型多結晶シリコンの不純物濃度は５×１０20ｃｍ-3である。
【符号の説明】
１ Ｐ型炭化珪素基板
２ 埋め込みチャネル領域
３ パンチスルー防止領域
４ イオン注入用マスク
５ ソース
６ ドレイン
７ ゲート絶縁膜
８ Ｐ型ゲート電極
９ 高融点金属シリサイド膜
１０ 金属配線
１１ 低不純物濃度領域
Claims (7)
- Ｐ型の炭化珪素４Ｈ−ＳｉＣからなる領域が形成された半導体基板と、該Ｐ型領域上にゲート絶縁膜が形成された構成と、Ｐ型の特性を示すゲート電極が該ゲート絶縁膜上に形成された構成と、該ゲート絶縁膜の下の半導体層に埋め込みチャネル領域を形成するのに十分な不純物濃度のＮ型不純物領域が形成された構成と、上記のゲート絶縁膜とゲート電極に隣接してトランジスタを構成するソースとドレイン領域がＮ型不純物領域からなる構成とを有し、
ソース・ドレイン部は、接合部の深さが０．５ミクロンであり、
埋め込みチャネル領域は、窒素あるいは燐あるいは砒素が拡散され、その最大不純物濃度が５×１０15ｃｍ-3〜１×１０18ｃｍ-3であり、
ゲート電極においては、ボロンが拡散され、その不純物濃度が１×１０16ｃｍ-3〜１×１０21ｃｍ-3の範囲にある多結晶シリコンがゲート絶縁膜と接し、
ゲート絶縁膜と炭化珪素との界面からの埋め込みチャネル領域の接合深さ（Ｌbc）と、ゲート絶縁膜と炭化珪素との界面からの上記のソースとドレイン領域の接合部の深さ（Ｘｊ）との比（Ｌbc ÷Ｘｊ）が０．４以上、１．０以下の範囲にある半導体装置の製造方法で、
埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程と、
前記の、埋めこみチャンネル領域、および、ソース・ドレイン領域を形成する工程の後、酸素あるいは水蒸気を含むガス中で酸化してゲート絶縁膜を形成する工程と、
前記のゲート絶縁膜を形成する工程の後に該ゲート絶縁膜を、水蒸気を含んだ９５０℃以上の雰囲気に晒す工程と、
を含むことを特徴とする半導体装置の製造方法。 - 上記のゲート電極が、多結晶シリコン上に高融点金属のシリサイド層を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
- 高融点金属のシリサイド層は、タングステンあるいはモリブデンあるいはチタンのシリサイド層であることを特徴とする請求項２に記載の半導体装置の製造方法。
- 埋め込みチャネル領域の形成される領域と、ソース領域あるいはドレイン領域との間に、埋め込みチャネル領域を形成するための不純物拡散層領域の最大不純物濃度以上でソース領域あるいはドレイン領域の不純物濃度以下の不純物濃度をもつＮ型不純物領域を有することを特徴とする請求項１、２あるいは３に記載の半導体装置の製造方法。
- 埋め込みチャネル領域の形成される領域とソース領域あるいはドレイン領域との間に形成されるＮ型不純物領域は、最大不純物濃度が５×１０16ｃｍ-3〜５×１０19ｃｍ-3の窒素、燐あるいは砒素の拡散層であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 埋め込みチャネル領域の形成される領域に隣接する直下に上記の半導体基板の不純物濃度よりも高いＰ型の不純物拡散領域があることを特徴とする請求項１、２、３、４あるいは５に記載の半導体装置の製造方法。
- 埋め込みチャネル領域の形成される領域に隣接する直下の高濃度Ｐ型不純物拡散領域の最大不純物濃度が１×１０17ｃｍ-3〜１×１０19ｃｍ-3のアルミニウムあるいはボロンの拡散層を含むことを特徴とする請求項６に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017680A JP3940560B2 (ja) | 2001-01-25 | 2001-01-25 | 半導体装置の製造方法 |
| KR1020027012377A KR100865596B1 (ko) | 2001-01-25 | 2002-01-24 | 반도체장치의 제조방법 |
| PCT/JP2002/000512 WO2002059980A1 (fr) | 2001-01-25 | 2002-01-24 | Procede de fabrication d'un dispositif semi-conducteur |
| EP02711222A EP1361614B8 (en) | 2001-01-25 | 2002-01-24 | Semiconductor device manufacturing method |
| US10/466,311 US6812102B2 (en) | 2001-01-25 | 2002-01-24 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001017680A JP3940560B2 (ja) | 2001-01-25 | 2001-01-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002222943A JP2002222943A (ja) | 2002-08-09 |
| JP3940560B2 true JP3940560B2 (ja) | 2007-07-04 |
Family
ID=18883835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001017680A Expired - Lifetime JP3940560B2 (ja) | 2001-01-25 | 2001-01-25 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6812102B2 (ja) |
| EP (1) | EP1361614B8 (ja) |
| JP (1) | JP3940560B2 (ja) |
| KR (1) | KR100865596B1 (ja) |
| WO (1) | WO2002059980A1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003086792A (ja) * | 2001-09-10 | 2003-03-20 | National Institute Of Advanced Industrial & Technology | 半導体装置の作製法 |
| DE10394372B4 (de) * | 2002-06-28 | 2011-07-28 | National Institute Of Advanced Industrial Science And Technology | Verfahren zur Herstellung einer Halbleitervorrichtung |
| US7275357B2 (en) * | 2004-03-30 | 2007-10-02 | Cnh America Llc | Cotton module program control using yield monitor signal |
| JP4842527B2 (ja) * | 2004-08-24 | 2011-12-21 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP2006269641A (ja) * | 2005-03-23 | 2006-10-05 | National Institute Of Advanced Industrial & Technology | 半導体装置及びその製造方法 |
| US7476594B2 (en) * | 2005-03-30 | 2009-01-13 | Cree, Inc. | Methods of fabricating silicon nitride regions in silicon carbide and resulting structures |
| US7883949B2 (en) | 2006-06-29 | 2011-02-08 | Cree, Inc | Methods of forming silicon carbide switching devices including P-type channels |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| EP2052414B1 (en) * | 2006-08-17 | 2016-03-30 | Cree, Inc. | High power insulated gate bipolar transistors |
| US8377812B2 (en) * | 2006-11-06 | 2013-02-19 | General Electric Company | SiC MOSFETs and self-aligned fabrication methods thereof |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP5135004B2 (ja) * | 2008-02-29 | 2013-01-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びディプレッション型ｍｏｓトランジスタ |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| US20110024765A1 (en) * | 2009-07-31 | 2011-02-03 | General Electric Company | Silicon carbide semiconductor structures, devices and methods for making the same |
| JP2011034004A (ja) * | 2009-08-05 | 2011-02-17 | Sony Corp | 補正回路および表示装置 |
| US8841682B2 (en) * | 2009-08-27 | 2014-09-23 | Cree, Inc. | Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US9478616B2 (en) * | 2011-03-03 | 2016-10-25 | Cree, Inc. | Semiconductor device having high performance channel |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| JP2014531752A (ja) | 2011-09-11 | 2014-11-27 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 改善したレイアウトを有するトランジスタを備える高電流密度電力モジュール |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| JP6041311B2 (ja) * | 2013-06-21 | 2016-12-07 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP6206012B2 (ja) * | 2013-09-06 | 2017-10-04 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP6295797B2 (ja) | 2014-04-10 | 2018-03-20 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2016066641A (ja) | 2014-09-22 | 2016-04-28 | 株式会社東芝 | 半導体装置及び半導体装置の製造方法 |
| US10446681B2 (en) | 2017-07-10 | 2019-10-15 | Micron Technology, Inc. | NAND memory arrays, and devices comprising semiconductor channel material and nitrogen |
| US10559466B2 (en) | 2017-12-27 | 2020-02-11 | Micron Technology, Inc. | Methods of forming a channel region of a transistor and methods used in forming a memory array |
| US10297611B1 (en) | 2017-12-27 | 2019-05-21 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
| US20200135489A1 (en) * | 2018-10-31 | 2020-04-30 | Atomera Incorporated | Method for making a semiconductor device including a superlattice having nitrogen diffused therein |
| US11538919B2 (en) | 2021-02-23 | 2022-12-27 | Micron Technology, Inc. | Transistors and arrays of elevationally-extending strings of memory cells |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2351502A1 (fr) * | 1976-05-14 | 1977-12-09 | Ibm | Procede de fabrication de transistors a effet de champ a porte en silicium polycristallin auto-alignee avec les regions source et drain ainsi qu'avec les regions d'isolation de champ encastrees |
| US4396438A (en) * | 1981-08-31 | 1983-08-02 | Rca Corporation | Method of making CCD imagers |
| US4866497A (en) * | 1984-06-01 | 1989-09-12 | General Electric Company | Infra-red charge-coupled device image sensor |
| US4658278A (en) * | 1985-04-15 | 1987-04-14 | Rca Corporation | High density charge-coupled device imager and method of making the same |
| US4990974A (en) * | 1989-03-02 | 1991-02-05 | Thunderbird Technologies, Inc. | Fermi threshold field effect transistor |
| JPH05129596A (ja) | 1991-11-07 | 1993-05-25 | Mitsubishi Materials Corp | ゲート酸化膜の形成方法 |
| EP1119053B1 (en) * | 1993-02-15 | 2011-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating TFT semiconductor device |
| JPH08186179A (ja) | 1994-12-28 | 1996-07-16 | Sony Corp | 相補型半導体装置 |
| US5965919A (en) * | 1995-10-19 | 1999-10-12 | Samsung Electronics Co., Ltd. | Semiconductor device and a method of fabricating the same |
| US5972801A (en) * | 1995-11-08 | 1999-10-26 | Cree Research, Inc. | Process for reducing defects in oxide layers on silicon carbide |
| US6028012A (en) * | 1996-12-04 | 2000-02-22 | Yale University | Process for forming a gate-quality insulating layer on a silicon carbide substrate |
| US6107126A (en) * | 1998-01-26 | 2000-08-22 | Texas Instruments-Acer Incorporated | Method to form different threshold NMOSFETS for read only memory devices |
| ATE341836T1 (de) * | 2000-05-31 | 2006-10-15 | Matsushita Electric Ind Co Ltd | Misfet |
-
2001
- 2001-01-25 JP JP2001017680A patent/JP3940560B2/ja not_active Expired - Lifetime
-
2002
- 2002-01-24 US US10/466,311 patent/US6812102B2/en not_active Expired - Lifetime
- 2002-01-24 KR KR1020027012377A patent/KR100865596B1/ko active IP Right Grant
- 2002-01-24 WO PCT/JP2002/000512 patent/WO2002059980A1/ja active Application Filing
- 2002-01-24 EP EP02711222A patent/EP1361614B8/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020097202A (ko) | 2002-12-31 |
| US20040087093A1 (en) | 2004-05-06 |
| EP1361614B1 (en) | 2012-11-07 |
| WO2002059980A1 (fr) | 2002-08-01 |
| EP1361614A4 (en) | 2008-05-14 |
| US6812102B2 (en) | 2004-11-02 |
| JP2002222943A (ja) | 2002-08-09 |
| EP1361614A1 (en) | 2003-11-12 |
| EP1361614B8 (en) | 2012-12-26 |
| KR100865596B1 (ko) | 2008-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940560B2 (ja) | 半導体装置の製造方法 | |
| JP3881840B2 (ja) | 半導体装置 | |
| JP4525958B2 (ja) | 半導体装置の製造方法 | |
| JP4188637B2 (ja) | 半導体装置 | |
| JP3534056B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2006269641A (ja) | 半導体装置及びその製造方法 | |
| JP6041311B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2014102994A1 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JP5070935B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH02270335A (ja) | 半導体装置及びその製造方法 | |
| JP6780414B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JPH03265143A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04715A (ja) | 半導体装置の製造方法 | |
| JPH11168210A (ja) | 半導体装置の製造方法 | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JPS63244884A (ja) | 半導体装置およびその製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JP2010129628A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH02103966A (ja) | 半導体記憶装置の製造方法 | |
| JPH02254729A (ja) | 半導体装置の製造方法 | |
| JPH11307774A (ja) | 半導体装置及びその製造方法 | |
| JPH07202191A (ja) | 縦型パワーｍｏｓ半導体装置とその製造方法 | |
| JPS61212067A (ja) | 半導体装置の製法 | |
| JPH04150037A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040412 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061003 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3940560 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |