JPH04150037A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に係り、特にベース抵抗の小さい超
高速動作用バイポーラトランジスタに関する。

〔従来の技術〕

従来のバイポーラトランジスタの断面構造の一例を第２
図に示す。第２図において、１４は高濃度ｎ型多結晶シ
リコン、１５はエミッタ、１６はベース、１７はエピタ
キシャル層、１８はコレクタ、１９．２０はシリコン酸
化膜、２１はタングステンシリサイド、２２は高濃度多
結晶シリコン、２３はつなぎベース領域、２４はシリコ
ン基板である。上記従来装置においては、シリコン酸化
膜１９の種類につき何ら記載がなされていなかった。

なお、本発明に関連する従来技術として、特願平２−１
３６１５号を挙げることができる。

〔発明が解決しようとする課題〕

バイポーラトランジスタにおいて、高速スイッチング性
能を得るためにはベース抵抗の低減が必要である。ベー
ス抵抗低減のためにベース電極にシリサイドを作ること
は有効である。しかし、タングステンシリサイド等の金
属シリサイド膜を高濃度のボロンを含んだシリコンに接
触させて高温熱処理を行うと、シリコン中のボロンが金
属シリサイド中に吸い込まれ、金属シリサイドとの界面
付近のシリコンのボロン濃度が減少する。そのため、金
属シリサイドとシリコンとの接合はショットキ接合とな
り、接触抵抗が大きくなる。

上記問題点を解決するために、金属シリサイド中に高濃
度にボロンを含ませておき、熱処理を行うことにより、
シリコン中ヘボロンを拡散させる方法がある。金属シリ
サイド中へ不純物を導入するためには、一般にイオン注
入法が用いられるが、表面にのみ注入可能で、側壁への
不純物導入は不可能である。

一方、金属シリサイドが露出している状態で、高温酸素
雰囲気に触れると、金属シリサイドが異状酸化を起こし
、形状変形や導通不良といった問題を引き起こす。

本発明の目的は、上記問題点を解決し、安定してシリサ
イドベース電極を有するトランジスタを形成することに
ある。

〔課題を解決するための手段〕

上記目的は、金属シリサイド膜表面に、ボロン等の不純
物を含んでシリコン酸化膜（ＰＳＧやＢＳＧ）を低温で
形成することにより達成される。

〔作用〕

金属シリサイド表面に不純物含有シリコン酸化膜を形成
した後、８００°Ｃ程度以上の熱処理を施すことにより
、金属シリサイド中に不純物が拡散する。不純物含有シ
リコン酸化膜は、金属シリサイド膜の形状によらず形成
可能であり、イオン注入では不可能な側壁領域への不純
物導入も可能となる。

また、高温（８００〜１０００℃）酸素雰囲気中にウェ
ハを入れても、金属シリサイドが直接酸素雰囲気に曝さ
れることがなく、金属シリサイドの異常酸化、及びそれ
に伴う膜のフクレやハガレ、絶縁物化等の不良を防止す
ることができる。

〔実施例〕

以下１本発明の詳細な説明する。

第３図は本発明の第１の実施例を示す。第３図（ａ）に
示すようにＰ型シリコンウェハ３６に１１７５℃、６０
分のアンチモンデボ拡散により高濃度ｎ型領域３５を形
成し、低濃度ｎ型エピタキシャル層３４を約０．５μｍ
堆積させる。続いてシリコン酸化膜５０ｎｍ３３、シリ
コン窒化膜１００１００ｎ、シリコン酸化膜８００ｎｍ
３１を順次形成する。次いで、第３図（ｂ）に示すよう
にシリコン酸化膜３１．シリコン窒化膜３２、シリコン
酸化膜３３、エピタキシャル層３４を選択的に除去し、
露出したシリコン３５の表面に１０００℃１０分間のウ
ェット酸化法により１１００ｎのシリコン酸化膜３７を
形成する。

続いて、第３図（ｃ）に示すようにシリコン酸化膜３１
、シリコン窒化膜３２、シリコン酸化膜３３、エピタキ
シャル層３４の側壁領域にシリコン窒化膜４５を形成す
る。該シリコン窒化膜４５は、全面にシリコン窒化膜を
堆積した後、異方性ドライエツチングを行うことにより
形成できる。

さらに上記側壁シリコン窒化膜４５をマスクとして、４
気圧、１０００℃、１５分の高圧酸化を行うことにより
、３００ｎｍのシリコン酸化膜３８を形成する。

第３図（ｄ）に示すように、シリコン窒化膜４５を除去
し、多結晶シリコン３９を４００ｎｒｎ堆積し、続１い
てシリコン窒化膜４０を５０ｎｍ堆積し、ホウ素を５０
ＫｅＶ、５×１０１５ａｎ−２の条件でイオン打ち込み
する。

その後、シリコン酸化膜３１上のみシリコン窒化膜４０
．多結晶シリコン３９を除去し、第３図（ｅ）に示すよ
うにシリコン酸化膜３１を除去する。

第３図（ｆ）に示すようにシリコン窒化膜３２゜４０を
マスクとして多結晶シリコン３９の露出している部分の
み４００ｎｍ酸化し、シリコン酸化膜４２を形成する。

シリコン窒化膜３２．４０を除去し、多結晶シリコン３
９を選択的に除去する。

このとき、多結晶シリコンの一部はレジストマスクによ
り、その他の領域はシリコン酸化４２をマスクとして異
方性ドライエッチを行う。本方法により、多結晶シリコ
ン３９の厚さだけエピタキシャル領域３４の周囲に多結
晶シリコン３９が残されることとなり、トランジスタ面
積縮小、寸法のズレ抑制を図ることができる。

続いて、多結晶シリコン３９の露出領域にのみ、タング
ステンを選択的に形成し、８５０℃、３０分間水素雰囲
気中で熱処理を行うことにより、第３図（ｇ）に示すよ
うに、硅化タングステン４６を形成する。本工程におい
て、タングステンのみでなく、チタン、モリブデン、タ
ンタル等を用いても同様の構造が得られる。上記硅化タ
ングステン４６に直接液するようにボロンを含んだシリ
コン酸化膜（ＢＳＧ）４３を４ｏ○’Ｃ（７）もとテ５
０ｎｍ！積し、１％酸素を含んだアルゴン雰囲気中で９
００℃１０分熱処理を行う。本工程により珪化タングス
テン４６にホウ素を導入することができる。

本実施例による硅化タングステン／シリコン中のホウ素
分布は、第４図に示した如くである。

ひき続きシリコン酸化膜４４を堆積し、エピタキシャル
層３４上部のシリコン酸化膜４４，４３゜４１を選択的
に除去する。本工程において、異方性ドライエツチング
を用いることにより、第１図に示すようにシリコン酸化
膜２を段差側壁領域に残る。

エピタキシャル層３４表面を２００ｎｍ酸化してシリコ
ン酸化膜を形成した後、ホウ素イオンの打ち込みを行い
、ベース領域８を形成し、上記シリコン酸化膜を除去し
、多結晶シリコン１を堆積させる。多結晶シリコン中に
、ヒ素をイオン打込みした後、９５０℃、１０分間程度
の熱処理を行うことにより、エミッタ領域７を形成し、
バイポーラトランジスタとした。

第２の実施例を第５図を用いて説明する。第２の実施例
は７，８．１０をそれぞれエミッタ、ベース、コレクタ
とするバイポーラトランジスタであり、ベース電極は多
結晶シリコン６と硅化タングステン４とからなる。ベー
ス電極に接してＢ５Ｇ５が存在しており、硅化タングス
テン４へのホウ素の供給源となっている。さらに、本実
施例において、Ｂ５Ｇ５はエピタキシャル層３４にも隣
接しており、つなぎベース領域９を形成するためのホウ
素の供給源となっている。本構造により、ベース８と上
記ベース電極とのつなぎ領域９の抵抗を低減することが
可能で、全ベース抵抗低減に有効である。

第６図に第３の実施例を示す。本発明は、ＭＯＳトラン
ジスタにも適用可能である。本実施例は、ＭＯＳトラン
ジスタに本発明を適用した例である。

ソース５５．ドレイン５４の電極をｎ型多結晶シリコン
５２と硅化タングステン４の積層膜で弓き出している。

リンを含んだシリコン酸化膜（ＰＳＧ）２を硅化タング
ステン４に接するように堆積し、リンの供給源としてい
る。また、ゲート電極も同様に多結晶シリコン５２上の
硅化タングステン５６に接するようにＰＳＧ５０を堆積
させている。

本実施例により、ソース、ドレインの直列抵抗がそれぞ
れ１／１０に低減した。

第４の実施例を第７図を用いて説明する。本実施例では
、第１の実施例で述べたバイポーラトランジスタ６１と
、第三の実施例で述へたＭＯＳトランジスタ６２．６３
が同一基板６ｏ上に形成されている。製造方法を以下に
記載する。

まず、第８図（ａ）に示すごとくＰ型Ｓｉ基板６０上の
トランジスタを形成する領域に、アンチモン拡散により
ｎ＋埋込層６４を形成した後、エピタキシャル層６５を
堆積し、３００人程エンシリコン酸化膜６６．５００人
程エンシリコン窒化膜６７を順次形成する。続いて、バ
イポーラトランジスタを形成する領域のみ、シリコン窒
化膜６７を除去し、熱酸化法により約２０００人のシリ
コン酸化膜６８を形成する。

シリコン窒化膜６７、シリコン酸化膜６６゜６８を除去
した後、第８図（ｂ）に示すように、シリコン酸化膜６
９、シリコン窒化膜７０、シリコン酸化膜７１を順次形
成する。

第８図（Ｃ）に示すようにバイポーラトランジスタ活性
領域７２、および、ＭＯＳ）−ランジスタ領域７３を残
してシリコン酸化膜７］−、シリコン窒化膜７０、シリ
コン酸化膜６９を除去し、さらにエピタキシャル層６５
を０．２μｍ削る。次いで、バイポーラトランジスタ活
性領域７２を除いて、シリコン酸化膜７１、シリコン窒
化膜７０、シリコン酸化膜６９を除去し、エピタキシャ
ル層６５の露出している領域のみ熱酸化により、２００
人のシリコン酸化膜を形成し、全面にシリコン窒化膜を
堆積する。」二記シリコン窒化膜のバイポーラトランジ
スタ領域（７３以外）を除去した後、熱酸化により、シ
リコン酸化膜７４を形成し、前記シリコン窒化膜を除去
する。前記シリコン窒化膜除去時、異方性トライエツチ
ングを用いることにより、バイポーラトランジスタ活性
領域７２の側壁部分に前記シリコン窒化膜を残すことが
可能となり、トランジスタ活性領域７２側壁を酸化する
ことのないようにすることができる。

次いで、全面にシリコン窒化膜を堆積し、ＭＯＳトラン
ジスタ活性領域上７５，７６、およびバイポーラトラン
ジスタ活性領域上７２、シリコン酸化膜上７４を残して
上記シリコン窒化膜を除去し、熱酸化膜７７．５０００
人を形成する。上記シリコン窒化膜を除去した後、ＰＭ
ＯＳ部７５にはリンをイオン打込みしてＮウェル８３を
、ＮＭＯＳ部７６にはリンをイオン打込みしてｐウェル
８４を形成する。さらに、ゲート酸化膜７８．ゲート多
結晶シリコン電極７９、ゲートタングステンシリサイド
８０．ＰＳＧ８１、ＣＶＤシリコン酸化膜８２を形成す
る。その後、ＰＭＯ３部７５にはボロンをイオン注入し
てｎ型低濃度ソース・ドレイン８５を、ＮＭＯ３部７６
にはヒ素をイオン注入してｎ型低濃度ソース・ドレイン
８６を形成する。

続いて、第８図（ｄ）に示すようにゲート電極側壁酸化
膜８７を形成し、ＰＭＯ８領域７５にはボロンを、ＮＭ
ＯＳ領域７６にはヒ素と打ち込み、それぞれ高濃度ソー
ス、ドレイン８８．８９を形成する。次いで、全面に多
結晶シリコン９０．シリコン窒化膜９１を堆積する。

まずバイポーラトランジスタ部７２の凸領域のみ上記シ
リコン窒化膜９１．多結晶シリコン９０を除去し、シリ
コン酸化膜７１を除去した後、熱酸化によりシリコン酸
化膜９２を形成する。次いで、ＭＯＳトランジスタ７５
．７６の凸領域のみシリコン窒化膜９１、多結晶シリコ
ン９ｏを除去し、すべてのシリコン窒化膜を除去して第
８図（ｅ）に示す構造とする。

多結晶シリコン９０を第８図（ｆ）に示すように選択的
に除去し、バイポーラトランジスタ６１、ＰＭＯＳトラ
ンジスタ６２の多結晶シリコン９０はｐ型に、ＮＭＯ３
）−ランジスタロ３の多結晶シリコン９０はｎ型にドー
プする。

第８図（ｇ）に示すように多結晶シリコン９０の露出し
ている領域上のみ選択的にタングステンを堆積した後、
８５０’Ｃ，３０分のＨ２アニールを行うことにより、
タングステンシリサイド９１を形成し、バイポーラトラ
ンジスタ及びＰＭＯＳトランジスタ上にはＢＳＧ９２を
、ＮＭＯ５）−ランジスタロにはＰＳＧ９１を堆積させ
、９００℃の熱処理を行う。

以下の工程は第１の実施例に述べた如くであり、第７図
に示す構造が形成される。

本実施例により、ベース、ソース、ドレイン抵抗が１／
１０に低減し、かつタングステンシリサイド膜の異常酸
化のないパイーＣＭＯ５回路が得られた。

〔発明の効果〕

本発明によれば、いかなる形状の金属シリサイド膜中に
も不純物を導入することが可能であり、金属シリサイド
中の不純物をそれに接する多結晶シリコン中へ熱処理に
より拡散されることにより、良好なオーミック接触を得
ることができる。本効果により、低いベース抵抗を持つ
トランジスタが形成可能で高速スイッチング性能が得ら
れる。

さらに、金属シリサイド膜表面に４００℃程度の低温で
ＢＳＧ又はＰＳＧ膜を形成することが可能であり、該工
程自体、及び、その後の熱工程における金属シリサイド
の酸化を防止できる効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例の半導体装置の断面図、
第２図は従来例の半導体装置の断面図、第３図は第１の
実施例の製造工程を示す断面図、第４図は本発明により
得られる硅化タングステン／シリコン積層膜中のホウ素
の濃度分布図、第５図は第２の実施例の半導体装置の断
面図、第６図は第３の実施例を示す半導体装置の断面図
、第７図は第４の実施例を示す半導体装置の断面図、第
８図は第４の実施例の製造工程を示す断面図である。 １　、１４　、７９−　ｎ型多結晶シリコン、２，１９
゜３１．４４，５１，７１，８２．８７・・・シリコン
酸化膜、３，１２，２０，３３，３５，３８゜４２．５
３，６６．６８，６９，７４，７７゜７８．９２・・シ
リコン酸化膜、４．４６，５６゜８０．９１・硅化タン
グステン、５，４３．９２・高濃度にポロンを含んだシ
リコン酸化膜（ＢＳＧ）、６．２２．３９・・ｐ型多結
晶シリコン、７，１５・・・エミッタ、８，１６・・・
ベース、９，２３・・つなぎベース、１０，１８・・・
コレクタ、１１，２４゜６０　＝・ｐ型基板、３２，４
０，４５，６７．７０゜９１・・・シリコン窒化膜、１
７，３４．６５・・・エピタキシャル層、５０．９３・
・・高濃度にリンを含んだシリコン酸化膜（ＰＳＧ）、
５２・・・ｎ型多結晶シリコン、５５・・・ソース、５
４・・ドレイン、８５゜８８・・ｐ型ソース、ドレイン
、８６．８９・・・ｎ型ソース、ドレイン、９０・・多
結晶シリコン、６１・・バイポーラトランジスタ領域、
６２・・・ＰＭＯＳトランジスタ領域、６３・・ＮＭＯ
Ｓトランジスタ領域、７２　バイポーラトランジスタ活
性領域、７３・・ＭＯ５Ｉ−ランジスタロ域、７５・・
ＰＭＯＳトランジスタ活性領域、７６・・ＮＭＯＳトラ
ンジスタ活性領域、８３・ｎウェル層、８４−　ｎウェ
ル層。　　　　　　　　　　　　　　　　　　　　／・
−・／　”〕 代理人　弁理士　小ノ１１勝馬くヘン 第 図 第 図 第 因 Ｃ′Ｏ） 某　３　口 （Ｃ） 第 図 某　Ｊ　霞 （Ｉ２） （舌） ｆ１３　図 （ｃｊ） 妬 図 ヨＹづ （Ｐ峨） 第 圓 竿 す 図 不 凹 ｉｇ　　図 ｆＱ） Ｙ　？　留 （Ｑ）

Claims (1)

1. 【特許請求の範囲】 １、一導電型の多結晶半導体膜と、上記多結晶半導体層
   に接してある金属シリサイド膜と、上記金属シリサイド
   膜に接してある前記多結晶半導体膜と同一導電型を形成
   するに必要な不純物を含む絶縁膜を有することを特徴と
   する半導体装置。 ２、前記多結晶半導体膜が、同一導電型の単結晶半導体
   領域に接してあることを特徴とする請求項１に記載の半
   導体装置。 ３、前記不純膜を含む絶縁膜がシリコン酸化膜であるこ
   とを特徴とする請求項１または２に記載の半導体装置。 ４、前記金属シリサイド膜中に、前記絶縁膜中に含まれ
   ている不純物と同一不純物が含まれていることを特徴と
   する請求項１ないし３のいずれかに記載の半導体装置。 ５、前記金属シリサイド膜が、タングステン、チタン、
   モリブデン、タンタルの硅化物であることを特徴とする
   請求項１ないし１４のいずれかに記載の半導体装置。 ６、前記多結晶半導体膜が、バイポーラトランジスタの
   ベースに接してあることを特徴とする請求項１ないし５
   のいずれかに記載の半導体装置。 ７、前記多結晶半導体膜が、ＭＯＳトランジスタのソー
   ス、或はドレインに接してあることを特徴とする請求項
   １ないし５のいずれかに記載の半導体装置。 ８、前記多結晶半導体膜が、ＭＯＳトランジスタのゲー
   ト酸化膜に接してあることを特徴とする請求項１ないし
   ５および７のいずれかに記載の半導体装置。 ９、請求項６記載の半導体装置と請求項７もしくは８に
   記載の半導体装置とが同一基板上にあることを特徴とす
   る半導体装置。 １０、多結晶シリコン膜を形成する工程と、上記多結晶
   シリコンを選択的に除去する工程と、前記多結晶シリコ
   ン表面にのみ選択的にタングステンを形成する工程と、
   熱処理によりタングステンシリサイドを形成する工程と
   、上記タングステンシリサイドに接して、リン又はボロ
   ンを含むシリコン酸化膜を形成する工程と、熱処理によ
   り前記タングステンシリサイド中に前記シリコン酸化膜
   中のリン又はボロンを拡散させる工程とからなることを
   特徴とする半導体装置の製造方法。