JPH10308361A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10308361A JPH10308361A JP9117027A JP11702797A JPH10308361A JP H10308361 A JPH10308361 A JP H10308361A JP 9117027 A JP9117027 A JP 9117027A JP 11702797 A JP11702797 A JP 11702797A JP H10308361 A JPH10308361 A JP H10308361A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon substrate
- semiconductor device
- gate oxide
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 144
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 88
- 239000010703 silicon Substances 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 81
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 73
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 239000007789 gas Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 24
- 238000000137 annealing Methods 0.000 claims description 13
- 239000002019 doping agent Substances 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 230000015556 catabolic process Effects 0.000 abstract description 32
- 238000002955 isolation Methods 0.000 abstract description 13
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052796 boron Inorganic materials 0.000 description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 18
- -1 Boron fluoride ions Chemical class 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 11
- 238000007796 conventional method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 229910015900 BF3 Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000004949 mass spectrometry Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜の絶縁破壊を抑制することができ、半
導体装置の信頼性を向上することが可能な半導体装置を
得る。 【解決手段】 このＰＭＯＳトランジスタは、Ｐ型シリ
コン基板１、Ｐ型シリコン基板１の一主面上に形成され
た素子分離酸化膜２、Ｐ型シリコン基板１の主面に形成
されたＮウエル３、Ｐ型シリコン基板１の主面上に形成
され、窒素を含んだゲート酸化膜４、Ｐ型にドープさ
れ、且つ窒素がドープされている、ゲート酸化膜４上に
形成された多結晶シリコン膜からなるゲート電極５、Ｐ
ＭＯＳトランジスタのゲート電極５の両側面に設けられ
たサイドウオール酸化膜６、及び、ゲート電極５を挟ん
でＰ型シリコン基板１の主面に形成され、Ｐ型にドープ
されたソースとドレイン７を具備する。
導体装置の信頼性を向上することが可能な半導体装置を
得る。 【解決手段】 このＰＭＯＳトランジスタは、Ｐ型シリ
コン基板１、Ｐ型シリコン基板１の一主面上に形成され
た素子分離酸化膜２、Ｐ型シリコン基板１の主面に形成
されたＮウエル３、Ｐ型シリコン基板１の主面上に形成
され、窒素を含んだゲート酸化膜４、Ｐ型にドープさ
れ、且つ窒素がドープされている、ゲート酸化膜４上に
形成された多結晶シリコン膜からなるゲート電極５、Ｐ
ＭＯＳトランジスタのゲート電極５の両側面に設けられ
たサイドウオール酸化膜６、及び、ゲート電極５を挟ん
でＰ型シリコン基板１の主面に形成され、Ｐ型にドープ
されたソースとドレイン７を具備する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関し、特に、Ｐ型ドーパントが添加され
たゲート電極を有する電気的素子を備えた半導体装置及
びその製造方法に関するものである。
その製造方法に関し、特に、Ｐ型ドーパントが添加され
たゲート電極を有する電気的素子を備えた半導体装置及
びその製造方法に関するものである。
【０００２】
【従来の技術】図６は、従来のＰチャネルＭＯＳトラン
ジスタ（ＰＭＯＳトランジスタ）の一例を示す要部断面
図である。図６において１１はＰ型シリコン基板、１２
はＰ型シリコン基板１１の一主面上に形成された素子分
離酸化膜、１３はＰ型シリコン基板１１の主面に形成さ
れたＮウエル、１４はＰ型シリコン基板１１の主面上に
形成されたゲート酸化膜、１５はゲート酸化膜１４上に
形成された多結晶シリコン膜からなるゲート電極であ
り、Ｎ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１５の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１５を挟んでＰ型シリコン基板１
１の主面に形成されている。
ジスタ（ＰＭＯＳトランジスタ）の一例を示す要部断面
図である。図６において１１はＰ型シリコン基板、１２
はＰ型シリコン基板１１の一主面上に形成された素子分
離酸化膜、１３はＰ型シリコン基板１１の主面に形成さ
れたＮウエル、１４はＰ型シリコン基板１１の主面上に
形成されたゲート酸化膜、１５はゲート酸化膜１４上に
形成された多結晶シリコン膜からなるゲート電極であ
り、Ｎ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１５の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１５を挟んでＰ型シリコン基板１
１の主面に形成されている。
【０００３】次に、図６において示したＰＭＯＳトラン
ジスタの製造方法を、図７及び図８に基づいて工程順に
説明する。まず、図７（ａ）に示すように、Ｐ型シリコ
ン基板１１の主平面に素子分離酸化膜１２を形成し、イ
オン注入法を用いてＮウエル１３を形成する。
ジスタの製造方法を、図７及び図８に基づいて工程順に
説明する。まず、図７（ａ）に示すように、Ｐ型シリコ
ン基板１１の主平面に素子分離酸化膜１２を形成し、イ
オン注入法を用いてＮウエル１３を形成する。
【０００４】次に、図７（ｂ）に示すように、ランプア
ニール装置を用いて９００℃の温度でＯ2ガス雰囲気中
でＰ型シリコン基板１１を熱酸化することで、ゲート酸
化膜１４を成長させる。その後、減圧ＣＶＤ法を用いて
約２０００Åの膜厚のリンドープト多結晶シリコン膜１
５ａを堆積する。
ニール装置を用いて９００℃の温度でＯ2ガス雰囲気中
でＰ型シリコン基板１１を熱酸化することで、ゲート酸
化膜１４を成長させる。その後、減圧ＣＶＤ法を用いて
約２０００Åの膜厚のリンドープト多結晶シリコン膜１
５ａを堆積する。
【０００５】引き続いて、図８（ａ）に示すように、フ
ォトリソグラフィー技術を用いてレジストマスク１８を
形成し、異方性エッチング技術を用いて多結晶シリコン
膜１５ａを所望の形状にパターニングし、ゲート電極１
５を形成する。
ォトリソグラフィー技術を用いてレジストマスク１８を
形成し、異方性エッチング技術を用いて多結晶シリコン
膜１５ａを所望の形状にパターニングし、ゲート電極１
５を形成する。
【０００６】次に、図８（ｂ）に示すように、減圧ＣＶ
Ｄ法を用いてシリコン酸化膜を堆積しエッチバックする
ことで、ゲート電極１５の側面にサイドウオール酸化膜
１６を形成する。
Ｄ法を用いてシリコン酸化膜を堆積しエッチバックする
ことで、ゲート電極１５の側面にサイドウオール酸化膜
１６を形成する。
【０００７】次に、図８（ｃ）に示すように、２０Ｋｅ
Ｖのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオ
ンを注入する。
Ｖのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオ
ンを注入する。
【０００８】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図６に示したＰＭＯＳトラン
ジスタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図６に示したＰＭＯＳトラン
ジスタを得る。
【０００９】ＰＭＯＳトランジスタの短チャネル効果を
抑制するために、Ｐ型にドープされた電極を用いること
が効果的である。図９は、そのような特徴を有するＰＭ
ＯＳトランジスタの一例を示す要部断面図である。
抑制するために、Ｐ型にドープされた電極を用いること
が効果的である。図９は、そのような特徴を有するＰＭ
ＯＳトランジスタの一例を示す要部断面図である。
【００１０】図９において１１はＰ型シリコン基板、１
２はＰ型シリコン基板１１の一主面上に形成された素子
分離酸化膜、１３はＰ型シリコン基板１１主面に形成さ
れたＮウエル、２０はＰ型シリコン基板１１の主面上に
形成されたゲート酸化膜、１９はゲート酸化膜２０上に
形成された多結晶シリコン膜からなるゲート電極であ
り、Ｐ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１９の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１９を挟んでＰ型シリコン基板１
１の主面に形成されている。
２はＰ型シリコン基板１１の一主面上に形成された素子
分離酸化膜、１３はＰ型シリコン基板１１主面に形成さ
れたＮウエル、２０はＰ型シリコン基板１１の主面上に
形成されたゲート酸化膜、１９はゲート酸化膜２０上に
形成された多結晶シリコン膜からなるゲート電極であ
り、Ｐ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１９の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１９を挟んでＰ型シリコン基板１
１の主面に形成されている。
【００１１】次に、図９において示したＰＭＯＳトラン
ジスタの製造方法を、図１０及び図１１に基づいて工程
順に説明する。まず、図１０（ａ）に示すように、Ｐ型
シリコン基板１１の主平面に素子分離酸化膜１２を形成
し、イオン注入法を用いてＮウエル１３を形成する。
ジスタの製造方法を、図１０及び図１１に基づいて工程
順に説明する。まず、図１０（ａ）に示すように、Ｐ型
シリコン基板１１の主平面に素子分離酸化膜１２を形成
し、イオン注入法を用いてＮウエル１３を形成する。
【００１２】次に、図１０（ｂ）に示すように、ランプ
アニール装置を用いて９００℃の温度でＯ２ガス雰囲気
中でＰ型シリコン基板１１を熱酸化することで、ゲート
酸化膜２０を成長させる。その後、減圧ＣＶＤ法を用い
て約２０００Åの膜厚の多結晶シリコン膜１９ａを堆積
する。次に、多結晶シリコン膜１９ａに１０ＫｅＶのエ
ネルギーで４×１０15ｃｍ-2のホウ素イオンを注入す
る。
アニール装置を用いて９００℃の温度でＯ２ガス雰囲気
中でＰ型シリコン基板１１を熱酸化することで、ゲート
酸化膜２０を成長させる。その後、減圧ＣＶＤ法を用い
て約２０００Åの膜厚の多結晶シリコン膜１９ａを堆積
する。次に、多結晶シリコン膜１９ａに１０ＫｅＶのエ
ネルギーで４×１０15ｃｍ-2のホウ素イオンを注入す
る。
【００１３】引き続いて、図１１（ａ）に示すように、
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
【００１４】次に、図１１（ｂ）に示すように、減圧Ｃ
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
【００１５】次に、図１１（ｃ）に示すように、２０Ｋ
ｅＶのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イ
オンを注入する。
ｅＶのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イ
オンを注入する。
【００１６】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図９に示したＰＭＯＳトラン
ジスタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図９に示したＰＭＯＳトラン
ジスタを得る。
【００１７】ここで、図９において示したＰＭＯＳトラ
ンジスタは、９００℃のＮ2ガス雰囲気中３０分の熱処
理により、多結晶シリコン膜１９ａにドープされたホウ
素が拡散し、ゲート酸化膜２０を通過してＮウエル１３
に達し、結果としてＰＭＯＳトランジスタのしきい値が
変動してしまうという問題がある。
ンジスタは、９００℃のＮ2ガス雰囲気中３０分の熱処
理により、多結晶シリコン膜１９ａにドープされたホウ
素が拡散し、ゲート酸化膜２０を通過してＮウエル１３
に達し、結果としてＰＭＯＳトランジスタのしきい値が
変動してしまうという問題がある。
【００１８】上記しきい値変動を抑制するためには、窒
素がドープされた電極を用いることが効果的である。図
１２は、そのようなＰＭＯＳトランジスタの一例を示す
要部断面図である。
素がドープされた電極を用いることが効果的である。図
１２は、そのようなＰＭＯＳトランジスタの一例を示す
要部断面図である。
【００１９】図１２において１１はＰ型シリコン基板、
１２はＰ型シリコン基板１１の一主面上に形成された素
子分離酸化膜、１３はＰ型シリコン基板１１の主面に形
成されたＮウエル、２２はＰ型シリコン基板１１の主面
上に形成されたゲート酸化膜、２１はゲート酸化膜２２
上に形成された多結晶シリコン膜からなるゲート電極で
あり、Ｐ型にドープされ、且つ窒素がドープされてい
る。１６はＰＭＯＳトランジスタのゲート電極２１の両
側面に設けられたサイドウオール酸化膜、１７はＰ型に
ドープされたソースとドレインであり、ゲート電極２１
を挟んでＰ型シリコン基板１１の主面に形成されてい
る。
１２はＰ型シリコン基板１１の一主面上に形成された素
子分離酸化膜、１３はＰ型シリコン基板１１の主面に形
成されたＮウエル、２２はＰ型シリコン基板１１の主面
上に形成されたゲート酸化膜、２１はゲート酸化膜２２
上に形成された多結晶シリコン膜からなるゲート電極で
あり、Ｐ型にドープされ、且つ窒素がドープされてい
る。１６はＰＭＯＳトランジスタのゲート電極２１の両
側面に設けられたサイドウオール酸化膜、１７はＰ型に
ドープされたソースとドレインであり、ゲート電極２１
を挟んでＰ型シリコン基板１１の主面に形成されてい
る。
【００２０】次に、図１２において示したＰＭＯＳトラ
ンジスタの製造方法を、図１３乃至図１５に基づいて工
程順に説明する。まず、図１３（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
ンジスタの製造方法を、図１３乃至図１５に基づいて工
程順に説明する。まず、図１３（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
【００２１】次に、図１３（ｂ）に示すように、ランプ
アニール装置を用いて９００℃の温度でＯ２ガス雰囲気
中でＰ型シリコン基板１１を熱酸化することで、ゲート
酸化膜２２を成長させる。その後、減圧ＣＶＤ法を用い
て約２０００Åの膜厚の多結晶シリコン膜２１ａを堆積
する。次に、多結晶シリコン膜２１ａに１０ＫｅＶのエ
ネルギーで４×１０15ｃｍ-2のホウ素イオンを注入す
る。
アニール装置を用いて９００℃の温度でＯ２ガス雰囲気
中でＰ型シリコン基板１１を熱酸化することで、ゲート
酸化膜２２を成長させる。その後、減圧ＣＶＤ法を用い
て約２０００Åの膜厚の多結晶シリコン膜２１ａを堆積
する。次に、多結晶シリコン膜２１ａに１０ＫｅＶのエ
ネルギーで４×１０15ｃｍ-2のホウ素イオンを注入す
る。
【００２２】続いて、図１４（ａ）に示すように、１０
ＫｅＶのエネルギーで４×１０15ｃｍ-2の窒素イオンを
注入する。引き続いて、図１４（ｂ）に示すように、フ
ォトリソグラフィー技術を用いてレジストマスク１８を
形成し、異方性エッチング技術を用いて多結晶シリコン
膜２１ａを所望の形状にパターニングし、ゲート電極２
１を形成する。
ＫｅＶのエネルギーで４×１０15ｃｍ-2の窒素イオンを
注入する。引き続いて、図１４（ｂ）に示すように、フ
ォトリソグラフィー技術を用いてレジストマスク１８を
形成し、異方性エッチング技術を用いて多結晶シリコン
膜２１ａを所望の形状にパターニングし、ゲート電極２
１を形成する。
【００２３】次に、図１４（ｃ）に示すように、減圧Ｃ
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極２１の側面にサイドウオール酸化
膜１６を形成する。
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極２１の側面にサイドウオール酸化
膜１６を形成する。
【００２４】次に、図１５に示すように、２０ＫｅＶの
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
【００２５】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図１２に示したＰＭＯＳトラ
ンジスタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図１２に示したＰＭＯＳトラ
ンジスタを得る。
【００２６】ここで、図１２において示したＰＭＯＳト
ランジスタでは、９００℃のＮ2ガス雰囲気中３０分の
熱処理により、多結晶シリコン膜２１ｂにドープされた
窒素が拡散し、ゲート酸化膜２２と多結晶シリコン膜２
１の界面近傍に達する。
ランジスタでは、９００℃のＮ2ガス雰囲気中３０分の
熱処理により、多結晶シリコン膜２１ｂにドープされた
窒素が拡散し、ゲート酸化膜２２と多結晶シリコン膜２
１の界面近傍に達する。
【００２７】図１２に示したＰＭＯＳトランジスタの多
結晶シリコン膜２１とゲート酸化膜２２とシリコン基板
１１における窒素の分布をＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙＩｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法に
よって計測した結果を図１６に示す。図に示されるよう
に、窒素は多結晶シリコン膜２２とゲート酸化膜の界面
に分布している。
結晶シリコン膜２１とゲート酸化膜２２とシリコン基板
１１における窒素の分布をＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙＩｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法に
よって計測した結果を図１６に示す。図に示されるよう
に、窒素は多結晶シリコン膜２２とゲート酸化膜の界面
に分布している。
【００２８】ＰＭＯＳトランジスタのしきい値変動を抑
制するためのもう一つの手段として、窒素がドープされ
たシリコン酸化膜を用いることが効果的である。窒素が
ドープされたゲート酸化膜を形成する手段として、ラン
プアニール装置を用い、９００℃の温度でＯ2ガス雰囲
気中でＰ型シリコン基板を熱酸化し、引き続いて、ＮＯ
ガス雰囲気中で熱処理を行うことで、窒素を含んだゲー
ト酸化膜を成長させる方法がある。
制するためのもう一つの手段として、窒素がドープされ
たシリコン酸化膜を用いることが効果的である。窒素が
ドープされたゲート酸化膜を形成する手段として、ラン
プアニール装置を用い、９００℃の温度でＯ2ガス雰囲
気中でＰ型シリコン基板を熱酸化し、引き続いて、ＮＯ
ガス雰囲気中で熱処理を行うことで、窒素を含んだゲー
ト酸化膜を成長させる方法がある。
【００２９】図１７は、そのような方法で作成したＰＭ
ＯＳトランジスタの一例を示す要部断面図である。図１
７において１１はＰ型シリコン基板、１２はＰ型シリコ
ン基板１１の一主面上に形成された素子分離酸化膜、１
３はＰ型シリコン基板１１の主面に形成されたＮウエ
ル、２３はＰ型シリコン基板１１の主面上に形成され、
窒素を含んだゲート酸化膜、１９はゲート酸化膜２３上
に形成された多結晶シリコン膜からなるゲート電極であ
り、Ｐ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１９の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１９を挟んでＰ型シリコン基板１
１の主面に形成されている。
ＯＳトランジスタの一例を示す要部断面図である。図１
７において１１はＰ型シリコン基板、１２はＰ型シリコ
ン基板１１の一主面上に形成された素子分離酸化膜、１
３はＰ型シリコン基板１１の主面に形成されたＮウエ
ル、２３はＰ型シリコン基板１１の主面上に形成され、
窒素を含んだゲート酸化膜、１９はゲート酸化膜２３上
に形成された多結晶シリコン膜からなるゲート電極であ
り、Ｐ型にドープされている。１６はＰＭＯＳトランジ
スタのゲート電極１９の両側面に設けられたサイドウオ
ール酸化膜、１７はＰ型にドープされたソースとドレイ
ンであり、ゲート電極１９を挟んでＰ型シリコン基板１
１の主面に形成されている。
【００３０】次に、図１７において示したＰＭＯＳトラ
ンジスタの製造方法を、図１８乃至図２０に基づいて工
程順に説明する。まず、図１８（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
ンジスタの製造方法を、図１８乃至図２０に基づいて工
程順に説明する。まず、図１８（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
【００３１】次に、図１８（ｂ）に示すように、ランプ
アニール装置を用いて９００℃の温度でＯ2ガス雰囲気
中でＰ型シリコン基板を熱酸化し、引き続いて、ＮＯガ
ス雰囲気中で熱処理することで、窒素を含んだゲート酸
化膜２３を成長させる。
アニール装置を用いて９００℃の温度でＯ2ガス雰囲気
中でＰ型シリコン基板を熱酸化し、引き続いて、ＮＯガ
ス雰囲気中で熱処理することで、窒素を含んだゲート酸
化膜２３を成長させる。
【００３２】その後、図１９（ａ）に示すように、減圧
ＣＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン
膜１９ａを堆積する。次に、多結晶シリコン膜１９ａに
１０ＫｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イ
オンを注入する。
ＣＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン
膜１９ａを堆積する。次に、多結晶シリコン膜１９ａに
１０ＫｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イ
オンを注入する。
【００３３】引き続いて、図１９（ｂ）に示すように、
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
【００３４】次に、図１９（ｃ）に示すように、減圧Ｃ
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
【００３５】次に、図２０に示すように、２０ＫｅＶの
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
【００３６】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図１７に示したＰＭＯＳトラ
ンジスタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図１７に示したＰＭＯＳトラ
ンジスタを得る。
【００３７】次に、図１７に示したＰＭＯＳトランジス
タのゲート酸化膜２３とシリコン基板１１における窒素
の分布をＳＩＭＳ法によって計測した結果を図２１に示
す。窒素は、ゲート酸化膜２３とシリコン基板１１の界
面に分布している。
タのゲート酸化膜２３とシリコン基板１１における窒素
の分布をＳＩＭＳ法によって計測した結果を図２１に示
す。窒素は、ゲート酸化膜２３とシリコン基板１１の界
面に分布している。
【００３８】
【発明が解決しようとする課題】しかるに、図９、図１
２及び図１７において示したＰＭＯＳトランジスタのゲ
ート酸化膜２０、２２及び２３は、図６に示したＰＭＯ
Ｓトランジスタのゲート酸化膜１４に比較して、絶縁破
壊寿命が短いという問題がある。
２及び図１７において示したＰＭＯＳトランジスタのゲ
ート酸化膜２０、２２及び２３は、図６に示したＰＭＯ
Ｓトランジスタのゲート酸化膜１４に比較して、絶縁破
壊寿命が短いという問題がある。
【００３９】図２２は、図６、図９、図１２、図１７に
おいて示したＰＭＯＳトランジスタのゲート電極に負電
圧を加え、シリコン基板を接地し、ゲート酸化膜１４、
２０、２２、２３の絶縁破壊寿命を測定した結果を示す
グラフである。ここで、ゲート酸化膜１４、２０、２
２、２３の膜厚はいずれも約６０Åであり、ゲート酸化
膜中の平均電界は、１２ＭＶ／ｃｍである。
おいて示したＰＭＯＳトランジスタのゲート電極に負電
圧を加え、シリコン基板を接地し、ゲート酸化膜１４、
２０、２２、２３の絶縁破壊寿命を測定した結果を示す
グラフである。ここで、ゲート酸化膜１４、２０、２
２、２３の膜厚はいずれも約６０Åであり、ゲート酸化
膜中の平均電界は、１２ＭＶ／ｃｍである。
【００４０】まず、図２２のゲート酸化膜１４と２０の
比較から分かるように、ＰＭＯＳトランジスタのゲート
電極としてボロンをドープした電極１９を使用すると、
ゲート酸化膜２０の絶縁破壊寿命が低下するという問題
点が起こる。この結果は、Ｄ．Ｗｒｉｓｔｅｒｓ他（Ａ
ｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．６８，ｐ．２
０９４，１９９６）によって報告されており、これによ
れば、ボロンをドープしたゲート電極１９の場合にはゲ
ート酸化膜２０中にボロンが侵入することで絶縁破壊寿
命は低下してしまう。
比較から分かるように、ＰＭＯＳトランジスタのゲート
電極としてボロンをドープした電極１９を使用すると、
ゲート酸化膜２０の絶縁破壊寿命が低下するという問題
点が起こる。この結果は、Ｄ．Ｗｒｉｓｔｅｒｓ他（Ａ
ｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．６８，ｐ．２
０９４，１９９６）によって報告されており、これによ
れば、ボロンをドープしたゲート電極１９の場合にはゲ
ート酸化膜２０中にボロンが侵入することで絶縁破壊寿
命は低下してしまう。
【００４１】同じく、図２２から分かるように、窒素を
含むゲート電極２１を有する構造に於けるゲート酸化膜
２２の絶縁破壊寿命は、ゲート酸化膜２０と比較して改
善されていない。
含むゲート電極２１を有する構造に於けるゲート酸化膜
２２の絶縁破壊寿命は、ゲート酸化膜２０と比較して改
善されていない。
【００４２】この結果は、Ｔ．Ｋｕｒｏｉ他（１９９４
Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏ
ｌｏｇｙ、Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ，ｐ．１０７）によって報告されており、
これによれば、ゲート電極となる多結晶シリコン膜２１
ａ中に窒素をドープし熱処理を加えることで、ゲート電
極−ゲート酸化膜界面に窒素が分布し、ゲート電極２１
中のボロンのゲート酸化膜−シリコン基板界面への拡散
を抑制できる。
Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ Ｔｅｃｈｎｏ
ｌｏｇｙ、Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ
Ｐａｐｅｒｓ，ｐ．１０７）によって報告されており、
これによれば、ゲート電極となる多結晶シリコン膜２１
ａ中に窒素をドープし熱処理を加えることで、ゲート電
極−ゲート酸化膜界面に窒素が分布し、ゲート電極２１
中のボロンのゲート酸化膜−シリコン基板界面への拡散
を抑制できる。
【００４３】ところが、この場合においても絶縁破壊寿
命は改善されない。これは、ゲート電極２１からゲート
酸化膜２２に導入された窒素のみでは、ゲート酸化膜２
２の寿命を改善するのに十分なほどボロンの侵入を防止
できなかったためと考えられる。
命は改善されない。これは、ゲート電極２１からゲート
酸化膜２２に導入された窒素のみでは、ゲート酸化膜２
２の寿命を改善するのに十分なほどボロンの侵入を防止
できなかったためと考えられる。
【００４４】ここで、これを改善するために、電極２１
の窒素濃度を増加させたとしても、電極２１の抵抗が増
加し、ＰＭＯＳトランジスタの性能が低下するため、電
極２１の窒素濃度には制限がある。
の窒素濃度を増加させたとしても、電極２１の抵抗が増
加し、ＰＭＯＳトランジスタの性能が低下するため、電
極２１の窒素濃度には制限がある。
【００４５】さらに、図２２のゲート酸化膜２０と２３
の比較から分かるように、窒素を含有するゲート酸化膜
２３を備えた構造においては、ゲート酸化膜２３の絶縁
破壊寿命は改善されていない。むしろ、ゲート酸化膜２
３の絶縁破壊寿命が低下している。
の比較から分かるように、窒素を含有するゲート酸化膜
２３を備えた構造においては、ゲート酸化膜２３の絶縁
破壊寿命は改善されていない。むしろ、ゲート酸化膜２
３の絶縁破壊寿命が低下している。
【００４６】ゲート酸化膜２０と２３の比較は、Ｏ2ガ
スにより形成した酸化膜をＮＯガスにより窒化した場
合、図２１に示すようにゲート酸化膜−シリコン基板界
面に窒素が分布するが、Ｄ．Ｗｒｉｓｔｅｒｓ他（Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．６８，ｐ．２０
９４，１９９６）によれば、このようなゲート酸化膜２
３に対して電極１９のボロンを拡散させると、絶縁破壊
寿命は窒素を含まないゲート酸化膜２０に比べて低下し
てしまうことが報告されている。
スにより形成した酸化膜をＮＯガスにより窒化した場
合、図２１に示すようにゲート酸化膜−シリコン基板界
面に窒素が分布するが、Ｄ．Ｗｒｉｓｔｅｒｓ他（Ａｐ
ｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．，ｖｏｌ．６８，ｐ．２０
９４，１９９６）によれば、このようなゲート酸化膜２
３に対して電極１９のボロンを拡散させると、絶縁破壊
寿命は窒素を含まないゲート酸化膜２０に比べて低下し
てしまうことが報告されている。
【００４７】これは、ゲート酸化膜−シリコン基板界面
に窒素が分布するゲート酸化膜２３では、窒素がゲート
酸化膜２３からシリコン基板への拡散の障壁となり、ゲ
ート酸化膜２３中にボロンが蓄積されるためと指摘され
ている。
に窒素が分布するゲート酸化膜２３では、窒素がゲート
酸化膜２３からシリコン基板への拡散の障壁となり、ゲ
ート酸化膜２３中にボロンが蓄積されるためと指摘され
ている。
【００４８】又、Ｌ．Ｋ．Ｈａｎ他（Ｔｅｃｈｎｉｃａ
ｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，
ｐ．６１７，１９９４）によれば、リンドープトポリシ
リコンをゲート電極とする場合には、窒素をゲート酸化
膜中に導入することによって、酸化膜−シリコン基板界
面近傍の酸化膜の歪んだ結合を低減でき、絶縁破壊寿命
が改善されることが報告されている。
ｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ，
ｐ．６１７，１９９４）によれば、リンドープトポリシ
リコンをゲート電極とする場合には、窒素をゲート酸化
膜中に導入することによって、酸化膜−シリコン基板界
面近傍の酸化膜の歪んだ結合を低減でき、絶縁破壊寿命
が改善されることが報告されている。
【００４９】このように、酸化膜の絶縁破壊に対しゲー
ト酸化膜−シリコン基板界面近傍の膜質を改善すること
が重要であり、これらの研究結果を合わせて考慮する
と、ゲート酸化膜−シリコン基板界面に窒素が分布する
ゲート酸化膜２３では、ゲート酸化膜−シリコン基板界
面近傍の酸化膜にボロンが拡散し、絶縁破壊寿命が低下
したものと考えられる。
ト酸化膜−シリコン基板界面近傍の膜質を改善すること
が重要であり、これらの研究結果を合わせて考慮する
と、ゲート酸化膜−シリコン基板界面に窒素が分布する
ゲート酸化膜２３では、ゲート酸化膜−シリコン基板界
面近傍の酸化膜にボロンが拡散し、絶縁破壊寿命が低下
したものと考えられる。
【００５０】以上のような、従来例の問題点に対応し
て、以下のような改善例が考えられる。
て、以下のような改善例が考えられる。
【００５１】図２３は、ＰＭＯＳトランジスタの改善例
の構造を示す要部断面図である。図２３において１１は
Ｐ型シリコン基板、１２はＰ型シリコン基板１１の一主
面上に形成された素子分離酸化膜、１３はＰ型シリコン
基板１１の主面に形成されたＮウエル、２４はＰ型シリ
コン基板１１の主面上に形成され、窒素を含んだゲート
酸化膜、１９はゲート酸化膜２４上に形成された多結晶
シリコン膜からなるゲート電極であり、Ｐ型にドープさ
れている。１６はＰＭＯＳトランジスタのゲート電極１
９の両側面に設けられたサイドウオール酸化膜、１７は
Ｐ型にドープされたソースとドレインであり、ゲート電
極１９を挟んでＰ型シリコン基板１１の主面に形成され
ている。
の構造を示す要部断面図である。図２３において１１は
Ｐ型シリコン基板、１２はＰ型シリコン基板１１の一主
面上に形成された素子分離酸化膜、１３はＰ型シリコン
基板１１の主面に形成されたＮウエル、２４はＰ型シリ
コン基板１１の主面上に形成され、窒素を含んだゲート
酸化膜、１９はゲート酸化膜２４上に形成された多結晶
シリコン膜からなるゲート電極であり、Ｐ型にドープさ
れている。１６はＰＭＯＳトランジスタのゲート電極１
９の両側面に設けられたサイドウオール酸化膜、１７は
Ｐ型にドープされたソースとドレインであり、ゲート電
極１９を挟んでＰ型シリコン基板１１の主面に形成され
ている。
【００５２】次に、図２３において示したＰＭＯＳトラ
ンジスタの製造方法を、図２４乃至図２６に基づいて工
程順に説明する。まず、図２４（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
ンジスタの製造方法を、図２４乃至図２６に基づいて工
程順に説明する。まず、図２４（ａ）に示すように、Ｐ
型シリコン基板１１の主平面に素子分離酸化膜１２を形
成し、イオン注入法を用いてＮウエル１３を形成する。
【００５３】次に、図２４（ｂ）に示すように、ランプ
アニール装置を用いて９００℃の温度でＮ2ＯとＯ2の混
合ガス雰囲気（流量比にしてＮ2Ｏ：Ｏ2＝１：１）中で
Ｐ型シリコン基板１１を熱酸化することで、ゲート酸化
膜２４を成長させる。
アニール装置を用いて９００℃の温度でＮ2ＯとＯ2の混
合ガス雰囲気（流量比にしてＮ2Ｏ：Ｏ2＝１：１）中で
Ｐ型シリコン基板１１を熱酸化することで、ゲート酸化
膜２４を成長させる。
【００５４】その後、図２５（ａ）に示すように、減圧
ＣＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン
膜１９ａを堆積する。次に、多結晶シリコン膜１９ａに
１０ＫｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イ
オンを注入する。
ＣＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン
膜１９ａを堆積する。次に、多結晶シリコン膜１９ａに
１０ＫｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イ
オンを注入する。
【００５５】引き続いて、図２５（ｂ）に示すように、
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
フォトリソグラフィー技術を用いてレジストマスク１８
を形成し、異方性エッチング技術を用いて多結晶シリコ
ン膜１９ａを所望の形状にパターニングし、ゲート電極
１９を形成する。
【００５６】次に、図２５（ｃ）に示すように、減圧Ｃ
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
ＶＤ法を用いてシリコン酸化膜を堆積しエッチバックす
ることで、ゲート電極１９の側面にサイドウオール酸化
膜１６を形成する。
【００５７】次に、図２６に示すように、２０ＫｅＶの
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
エネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオンを
注入する。
【００５８】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図２３に示したＰＭＯＳトラ
ンジスタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン１７を形成し、図２３に示したＰＭＯＳトラ
ンジスタを得る。
【００５９】次に、図２３に示したＰＭＯＳトランジス
タのゲート酸化膜２４とシリコン基板１１における窒素
の分布をＳＩＭＳ法によって計測した結果を図２７に示
す。窒素は、ゲート酸化膜２４のほぼ中央に分布してい
る。
タのゲート酸化膜２４とシリコン基板１１における窒素
の分布をＳＩＭＳ法によって計測した結果を図２７に示
す。窒素は、ゲート酸化膜２４のほぼ中央に分布してい
る。
【００６０】図２８は、図６、図９、図１２、図１７及
び図２３において示したＰＭＯＳトランジスタのゲート
電極に負電圧を加え、シリコン基板を接地し、ゲート酸
化膜１４、２０、２２、２３及び２４の絶縁破壊寿命を
測定した結果を示すグラフである。ここで、ゲート酸化
膜１４、２０、２２、２３及び２４の膜厚はいずれも約
６０Åであり、ゲート酸化膜中の平均電界は、１２ＭＶ
／ｃｍである。
び図２３において示したＰＭＯＳトランジスタのゲート
電極に負電圧を加え、シリコン基板を接地し、ゲート酸
化膜１４、２０、２２、２３及び２４の絶縁破壊寿命を
測定した結果を示すグラフである。ここで、ゲート酸化
膜１４、２０、２２、２３及び２４の膜厚はいずれも約
６０Åであり、ゲート酸化膜中の平均電界は、１２ＭＶ
／ｃｍである。
【００６１】図２８からわかるように、ゲート酸化膜１
４に比較し、ゲート酸化膜２０、２２、２３及び２４の
絶縁破壊寿命が低下している。しかし、ゲート酸化膜２
４はゲート酸化膜２０、２２、２３に比較し、相対的に
絶縁破壊寿命が延びている。
４に比較し、ゲート酸化膜２０、２２、２３及び２４の
絶縁破壊寿命が低下している。しかし、ゲート酸化膜２
４はゲート酸化膜２０、２２、２３に比較し、相対的に
絶縁破壊寿命が延びている。
【００６２】これは、Ｎ2ＯとＯ2の混合ガス雰囲気中で
シリコン基板１１を熱酸化することで形成した改善例に
おけるゲート酸化膜２４においては、図２７に示すよう
に、窒素がゲート酸化膜２４の中央付近に分布するため
に、窒素はゲート酸化膜−シリコン基板界面近傍の酸化
膜２４へのボロン拡散に対する障壁となることによると
考えられる。
シリコン基板１１を熱酸化することで形成した改善例に
おけるゲート酸化膜２４においては、図２７に示すよう
に、窒素がゲート酸化膜２４の中央付近に分布するため
に、窒素はゲート酸化膜−シリコン基板界面近傍の酸化
膜２４へのボロン拡散に対する障壁となることによると
考えられる。
【００６３】しかし、この場合においては、窒素濃度が
低く、ボロン拡散に対する十分な抑止効果を得ることが
できず、そのため、十分な絶縁破壊寿命を確保できてい
ない。
低く、ボロン拡散に対する十分な抑止効果を得ることが
できず、そのため、十分な絶縁破壊寿命を確保できてい
ない。
【００６４】この発明は、上記した点に鑑みてなされた
ものであり、ゲート電極からのボロンの拡散によって誘
起されるゲート酸化膜の絶縁破壊寿命の低下を抑制し、
半導体装置の信頼性を向上することを目的とするもので
ある。
ものであり、ゲート電極からのボロンの拡散によって誘
起されるゲート酸化膜の絶縁破壊寿命の低下を抑制し、
半導体装置の信頼性を向上することを目的とするもので
ある。
【００６５】
【課題を解決するための手段】本発明における半導体装
置は、シリコン基板の一主平面上に、当該シリコン基板
をＮ2Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸
化することにより形成された絶縁膜と、上記絶縁膜上に
形成され、窒素及びＰ型ドーパントが添加された電極と
を備えたものである。
置は、シリコン基板の一主平面上に、当該シリコン基板
をＮ2Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸
化することにより形成された絶縁膜と、上記絶縁膜上に
形成され、窒素及びＰ型ドーパントが添加された電極と
を備えたものである。
【００６６】又、上記絶縁膜はランプアニール装置を用
いた熱酸化により形成されたことを特徴とするものであ
る。
いた熱酸化により形成されたことを特徴とするものであ
る。
【００６７】又、シリコン基板の一主平面上に形成され
たシリコン酸化膜、及びこの酸化膜上に形成されたＰ型
ドーパントを含有する電極を備え、上記シリコン酸化膜
中の窒素濃度分布が、当該シリコン酸化膜の中央付近、
及び上記シリコン酸化膜と電極の界面近傍においてピー
クを有することを特徴とするものである。
たシリコン酸化膜、及びこの酸化膜上に形成されたＰ型
ドーパントを含有する電極を備え、上記シリコン酸化膜
中の窒素濃度分布が、当該シリコン酸化膜の中央付近、
及び上記シリコン酸化膜と電極の界面近傍においてピー
クを有することを特徴とするものである。
【００６８】又、上記シリコン酸化膜の中央付近におけ
る窒素濃度のピーク値は、２ａｔｏｍｉｃ％以下である
ことを特徴とするものである。
る窒素濃度のピーク値は、２ａｔｏｍｉｃ％以下である
ことを特徴とするものである。
【００６９】又、上記電極は窒素を含有する多結晶シリ
コンからなることを特徴とするものである。
コンからなることを特徴とするものである。
【００７０】本発明における半導体装置の製造方法は、
シリコン基板の一主平面上に、当該シリコン基板をＮ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化する
ことにより絶縁膜を形成する工程と、上記絶縁膜上に窒
素及びＰ型ドーパントを含有する電極を形成する工程
と、上記電極中の窒素を上記絶縁膜へ熱拡散させる工程
とを含むものである。
シリコン基板の一主平面上に、当該シリコン基板をＮ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化する
ことにより絶縁膜を形成する工程と、上記絶縁膜上に窒
素及びＰ型ドーパントを含有する電極を形成する工程
と、上記電極中の窒素を上記絶縁膜へ熱拡散させる工程
とを含むものである。
【００７１】又、上記絶縁膜を形成する工程において、
ランプアニール装置を用いることを特徴とするものであ
る。
ランプアニール装置を用いることを特徴とするものであ
る。
【００７２】又、窒素を含有する電極を形成する工程に
おいて、イオン注入法を用いることを特徴とするもので
ある。
おいて、イオン注入法を用いることを特徴とするもので
ある。
【００７３】
実施の形態１．図１は、本発明の実施の形態１における
半導体装置の構造を示す要部断面図である。図１におい
て１はＰ型シリコン基板、２はＰ型シリコン基板１の一
主面上に形成された素子分離酸化膜、３はＰ型シリコン
基板１の主面に形成されたＮウエル、４はＰ型シリコン
基板１の主面上に形成され、窒素を含んだゲート酸化
膜、５はゲート酸化膜４上に形成された多結晶シリコン
膜からなるゲート電極であり、Ｐ型にドープされ、且つ
窒素がドープされている。６はＰＭＯＳトランジスタの
ゲート電極５の両側面に設けられたサイドウオール酸化
膜、７はＰ型にドープされたソースとドレインであり、
ゲート電極５を挟んでＰ型シリコン基板１の主面に形成
されている。
半導体装置の構造を示す要部断面図である。図１におい
て１はＰ型シリコン基板、２はＰ型シリコン基板１の一
主面上に形成された素子分離酸化膜、３はＰ型シリコン
基板１の主面に形成されたＮウエル、４はＰ型シリコン
基板１の主面上に形成され、窒素を含んだゲート酸化
膜、５はゲート酸化膜４上に形成された多結晶シリコン
膜からなるゲート電極であり、Ｐ型にドープされ、且つ
窒素がドープされている。６はＰＭＯＳトランジスタの
ゲート電極５の両側面に設けられたサイドウオール酸化
膜、７はＰ型にドープされたソースとドレインであり、
ゲート電極５を挟んでＰ型シリコン基板１の主面に形成
されている。
【００７４】次に、図１において示したＰＭＯＳトラン
ジスタの製造方法を、図２乃至図４に基づいて工程順に
説明する。まず、図２（ａ）に示すように、Ｐ型シリコ
ン基板１の主平面に素子分離酸化膜２を形成し、イオン
注入法によりＮウエル３を形成する。
ジスタの製造方法を、図２乃至図４に基づいて工程順に
説明する。まず、図２（ａ）に示すように、Ｐ型シリコ
ン基板１の主平面に素子分離酸化膜２を形成し、イオン
注入法によりＮウエル３を形成する。
【００７５】次に、図２（ｂ）に示すように、ランプア
ニール装置を用いて９００℃の温度でＮ2ＯとＯ2の混合
ガス雰囲気（流量比にしてＮ2Ｏ：Ｏ2＝１：１）中でＰ
型シリコン基板１を熱酸化することで、ゲート酸化膜４
を成長させる。ここで、ランプアニール装置を用いるこ
とにより、ゲート酸化膜４を高いスループットで形成す
ることが可能となる。
ニール装置を用いて９００℃の温度でＮ2ＯとＯ2の混合
ガス雰囲気（流量比にしてＮ2Ｏ：Ｏ2＝１：１）中でＰ
型シリコン基板１を熱酸化することで、ゲート酸化膜４
を成長させる。ここで、ランプアニール装置を用いるこ
とにより、ゲート酸化膜４を高いスループットで形成す
ることが可能となる。
【００７６】その後、図３（ａ）に示すように、減圧Ｃ
ＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン膜
５ａを堆積する。次に、多結晶シリコン膜５ａに１０Ｋ
ｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イオンを
注入する。続いて、図３（ｂ）に示すように、１０Ｋｅ
Ｖのエネルギーで４×１０15ｃｍ-2の窒素イオンを注入
する。
ＶＤ法を用いて約２０００Åの膜厚の多結晶シリコン膜
５ａを堆積する。次に、多結晶シリコン膜５ａに１０Ｋ
ｅＶのエネルギーで４×１０15ｃｍ-2のホウ素イオンを
注入する。続いて、図３（ｂ）に示すように、１０Ｋｅ
Ｖのエネルギーで４×１０15ｃｍ-2の窒素イオンを注入
する。
【００７７】引き続いて、図３（ｃ）に示すように、フ
ォトリソグラフィー技術を用いてレジストマスク８を形
成し、異方性エッチング技術を用いて多結晶シリコン膜
５ａを所望の形状にパターニングし、ゲート電極５を形
成する。
ォトリソグラフィー技術を用いてレジストマスク８を形
成し、異方性エッチング技術を用いて多結晶シリコン膜
５ａを所望の形状にパターニングし、ゲート電極５を形
成する。
【００７８】次に、図４（ａ）に示すように、減圧ＣＶ
Ｄ法を用いてシリコン酸化膜を堆積しエッチバックする
ことで、ゲート電極膜５の側面にサイドウオール酸化膜
６を形成する。
Ｄ法を用いてシリコン酸化膜を堆積しエッチバックする
ことで、ゲート電極膜５の側面にサイドウオール酸化膜
６を形成する。
【００７９】次に、図４（ｂ）に示すように、２０Ｋｅ
Ｖのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオ
ンを注入する。
Ｖのエネルギーで４×１０15ｃｍ-2のフッ化ホウ素イオ
ンを注入する。
【００８０】その後、９００℃の温度でＮ2ガス雰囲気
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン７を形成し、図１に示したＰＭＯＳトランジ
スタを得る。
中で３０分の熱処理を行い、Ｐ型にドープされたソース
とドレイン７を形成し、図１に示したＰＭＯＳトランジ
スタを得る。
【００８１】図５は、図６、図９、図１２、図１７、図
２３において示したＰＭＯＳトランジスタのゲート酸化
膜１４、２０、２２、２３、２４の絶縁破壊寿命を測定
した結果に加え、図１において示したＰＭＯＳトランジ
スタのゲート酸化膜４の絶縁破壊寿命を測定した結果を
示すグラフである。ここで、ゲート酸化膜１４、２０、
２２、２３、２４及び４の膜厚は約６０Åであり、ゲー
ト酸化膜中の平均電界は、１２ＭＶ／ｃｍである。
２３において示したＰＭＯＳトランジスタのゲート酸化
膜１４、２０、２２、２３、２４の絶縁破壊寿命を測定
した結果に加え、図１において示したＰＭＯＳトランジ
スタのゲート酸化膜４の絶縁破壊寿命を測定した結果を
示すグラフである。ここで、ゲート酸化膜１４、２０、
２２、２３、２４及び４の膜厚は約６０Åであり、ゲー
ト酸化膜中の平均電界は、１２ＭＶ／ｃｍである。
【００８２】図５からわかるように、ゲート酸化膜１４
に比較し、ゲート酸化膜２０、２２、２３、２４の絶縁
破壊寿命が低下しているが、ゲート酸化膜４は同等レベ
ルの絶縁破壊寿命に改善している。
に比較し、ゲート酸化膜２０、２２、２３、２４の絶縁
破壊寿命が低下しているが、ゲート酸化膜４は同等レベ
ルの絶縁破壊寿命に改善している。
【００８３】ゲート酸化膜４の絶縁破壊寿命が改善され
た理由は、以下のように考えられる。
た理由は、以下のように考えられる。
【００８４】まず、Ｌ．Ｋ．Ｈａｎ他の研究結果を考慮
すると、酸化膜の絶縁破壊に対しては、ゲート酸化膜−
シリコン基板界面近傍の膜質を改善することが重要であ
り、ゲート酸化膜−シリコン基板界面近傍の酸化膜にボ
ロンが拡散すると、ゲート酸化膜−シリコン基板界面近
傍の膜質が劣化するために、絶縁破壊寿命が低下すると
考えられる。
すると、酸化膜の絶縁破壊に対しては、ゲート酸化膜−
シリコン基板界面近傍の膜質を改善することが重要であ
り、ゲート酸化膜−シリコン基板界面近傍の酸化膜にボ
ロンが拡散すると、ゲート酸化膜−シリコン基板界面近
傍の膜質が劣化するために、絶縁破壊寿命が低下すると
考えられる。
【００８５】ここで、実施の形態１においては、図２
（ｂ）に示したように、Ｎ2ＯとＯ2の混合ガス雰囲気中
でシリコン基板１を熱酸化することで形成したゲート酸
化膜４においては、窒素がゲート酸化膜４の中央付近に
分布し、加えて、図３（ｂ）に示したように、ゲート電
極となる多結晶シリコン膜５ａに窒素をドープし、その
後、９００℃のＮ2ガス雰囲気中３０分の熱処理を行う
ことで、ゲート電極５にドープされた窒素が拡散し、ゲ
ート酸化膜４とゲート電極５の界面近傍に窒素が分布す
る。
（ｂ）に示したように、Ｎ2ＯとＯ2の混合ガス雰囲気中
でシリコン基板１を熱酸化することで形成したゲート酸
化膜４においては、窒素がゲート酸化膜４の中央付近に
分布し、加えて、図３（ｂ）に示したように、ゲート電
極となる多結晶シリコン膜５ａに窒素をドープし、その
後、９００℃のＮ2ガス雰囲気中３０分の熱処理を行う
ことで、ゲート電極５にドープされた窒素が拡散し、ゲ
ート酸化膜４とゲート電極５の界面近傍に窒素が分布す
る。
【００８６】したがって、ゲート酸化膜４では、窒素が
ゲート電極−ゲート酸化膜界面とゲート酸化膜の中央付
近の両方に分布することとなる。このようなゲート酸化
膜４においては、ゲート電極−ゲート酸化膜界面に分布
する窒素がボロン拡散に対する第一の障壁となり、加え
て、ゲート酸化膜の中央付近に分布する窒素がゲート酸
化膜−シリコン基板界面近傍の酸化膜へのボロン拡散に
対する第２の障壁となる。
ゲート電極−ゲート酸化膜界面とゲート酸化膜の中央付
近の両方に分布することとなる。このようなゲート酸化
膜４においては、ゲート電極−ゲート酸化膜界面に分布
する窒素がボロン拡散に対する第一の障壁となり、加え
て、ゲート酸化膜の中央付近に分布する窒素がゲート酸
化膜−シリコン基板界面近傍の酸化膜へのボロン拡散に
対する第２の障壁となる。
【００８７】これまでゲート電極−ゲート酸化膜界面ま
たはゲート酸化膜の中央付近のいずれかの窒素分布で
は、窒素濃度が低くボロン拡散に対する十分な抑止効果
を得ることができず、十分な絶縁破壊寿命を確保できな
かったが、ボロン拡散に対する二つの障壁の効果によっ
て、絶縁破壊寿命を向上できたものと考えられる。
たはゲート酸化膜の中央付近のいずれかの窒素分布で
は、窒素濃度が低くボロン拡散に対する十分な抑止効果
を得ることができず、十分な絶縁破壊寿命を確保できな
かったが、ボロン拡散に対する二つの障壁の効果によっ
て、絶縁破壊寿命を向上できたものと考えられる。
【００８８】また、ゲート酸化膜をＮ2ＯとＯ2の混合ガ
ス雰囲気中で形成することで膜の中央に導入された窒素
に加えて、電極からの拡散によってゲート酸化膜に導入
された窒素が存在すると、膜の中央から電極にかけての
窒素濃度が向上し、ボロン拡散に対する十分な抑止効果
を得ることができたものと考えられる。
ス雰囲気中で形成することで膜の中央に導入された窒素
に加えて、電極からの拡散によってゲート酸化膜に導入
された窒素が存在すると、膜の中央から電極にかけての
窒素濃度が向上し、ボロン拡散に対する十分な抑止効果
を得ることができたものと考えられる。
【００８９】本実施の形態１においては、ゲート酸化膜
４をＮ2ＯとＯ2の混合ガス雰囲気中において形成してい
るが、その代わりに、Ｎ2Ｏガス雰囲気中においてゲー
ト酸化膜を形成しても良く、その場合においても、上記
と同様の効果を得ることができる。
４をＮ2ＯとＯ2の混合ガス雰囲気中において形成してい
るが、その代わりに、Ｎ2Ｏガス雰囲気中においてゲー
ト酸化膜を形成しても良く、その場合においても、上記
と同様の効果を得ることができる。
【００９０】但し、ここで、ウエハの結晶欠陥が生じな
いないような温度である１１００℃以下において、Ｎ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中でシリコン基
板１１を熱酸化する場合、酸化膜４中の窒素濃度はせい
ぜい２ａｔｏｍｉｃ％が上限である。
いないような温度である１１００℃以下において、Ｎ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中でシリコン基
板１１を熱酸化する場合、酸化膜４中の窒素濃度はせい
ぜい２ａｔｏｍｉｃ％が上限である。
【００９１】
【発明の効果】本発明における半導体装置は、シリコン
基板の一主平面上に、当該シリコン基板をＮ2Ｏガス又
はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化することによ
り形成された絶縁膜と、上記絶縁膜上に形成され、窒素
及びＰ型ドーパントが添加された電極とを備えたので、
電極中のＰ型ドーパントが上記絶縁膜とシリコン基板の
界面に達する量が抑制され、そのため、上記絶縁膜の絶
縁破壊を抑制することができ、半導体装置の信頼性が向
上することが可能となる。
基板の一主平面上に、当該シリコン基板をＮ2Ｏガス又
はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化することによ
り形成された絶縁膜と、上記絶縁膜上に形成され、窒素
及びＰ型ドーパントが添加された電極とを備えたので、
電極中のＰ型ドーパントが上記絶縁膜とシリコン基板の
界面に達する量が抑制され、そのため、上記絶縁膜の絶
縁破壊を抑制することができ、半導体装置の信頼性が向
上することが可能となる。
【００９２】又、上記絶縁膜はランプアニール装置を用
いた熱酸化により形成されたことを特徴とするので、半
導体層の形成時において、上記絶縁膜を高いスループッ
トで形成できるという効果を有する。
いた熱酸化により形成されたことを特徴とするので、半
導体層の形成時において、上記絶縁膜を高いスループッ
トで形成できるという効果を有する。
【００９３】又、シリコン基板の一主平面上に形成され
たシリコン酸化膜、及びこの酸化膜上に形成されたＰ型
ドーパントを含有する電極を備え、上記シリコン酸化膜
中の窒素濃度分布が、当該シリコン酸化膜の中央付近、
及び上記シリコン酸化膜と電極の界面近傍においてピー
クを有することを特徴とするので、電極中のＰ型ドーパ
ントが上記シリコン酸化膜とシリコン基板の界面に達す
る量が抑制され、そのため、上記シリコン酸化膜の絶縁
破壊を抑制することができ、半導体装置の信頼性が向上
することが可能となる。
たシリコン酸化膜、及びこの酸化膜上に形成されたＰ型
ドーパントを含有する電極を備え、上記シリコン酸化膜
中の窒素濃度分布が、当該シリコン酸化膜の中央付近、
及び上記シリコン酸化膜と電極の界面近傍においてピー
クを有することを特徴とするので、電極中のＰ型ドーパ
ントが上記シリコン酸化膜とシリコン基板の界面に達す
る量が抑制され、そのため、上記シリコン酸化膜の絶縁
破壊を抑制することができ、半導体装置の信頼性が向上
することが可能となる。
【００９４】又、上記シリコン酸化膜の中央付近におけ
る窒素濃度のピーク値は、２ａｔｏｍｉｃ％以下である
ことを特徴とするので、さらに、ウェハの結晶欠陥が生
じないという効果を有する。
る窒素濃度のピーク値は、２ａｔｏｍｉｃ％以下である
ことを特徴とするので、さらに、ウェハの結晶欠陥が生
じないという効果を有する。
【００９５】又、上記電極は窒素を含有する多結晶シリ
コンからなることを特徴とするので、当該半導体装置の
製造が容易であり、かつ、安価に製造できるという効果
を有する。
コンからなることを特徴とするので、当該半導体装置の
製造が容易であり、かつ、安価に製造できるという効果
を有する。
【００９６】本発明における半導体装置の製造方法は、
シリコン基板の一主平面上に、当該シリコン基板をＮ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化する
ことにより絶縁膜を形成する工程と、上記絶縁膜上に窒
素及びＰ型ドーパントを含有する電極を形成する工程
と、上記電極中の窒素を上記絶縁膜へ熱拡散させる工程
とを含むので、電極中のＰ型ドーパントが上記絶縁膜と
シリコン基板の界面に達する量が抑制され、そのため、
上記絶縁膜の絶縁破壊を抑制することができ、半導体装
置の信頼性が向上することが可能となる。
シリコン基板の一主平面上に、当該シリコン基板をＮ2
Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気中で熱酸化する
ことにより絶縁膜を形成する工程と、上記絶縁膜上に窒
素及びＰ型ドーパントを含有する電極を形成する工程
と、上記電極中の窒素を上記絶縁膜へ熱拡散させる工程
とを含むので、電極中のＰ型ドーパントが上記絶縁膜と
シリコン基板の界面に達する量が抑制され、そのため、
上記絶縁膜の絶縁破壊を抑制することができ、半導体装
置の信頼性が向上することが可能となる。
【００９７】又、上記絶縁膜を形成する工程において、
ランプアニール装置を用いることを特徴とするので、当
該絶縁膜を高スループットで形成できるという効果を有
する。
ランプアニール装置を用いることを特徴とするので、当
該絶縁膜を高スループットで形成できるという効果を有
する。
【００９８】又、窒素を含有する電極を形成する工程に
おいて、イオン注入法を用いることを特徴とするので、
当該半導体装置の製造が容易となる。
おいて、イオン注入法を用いることを特徴とするので、
当該半導体装置の製造が容易となる。
【図１】 この発明の実施の形態１における半導体装置
の構造を示す要部断面図である。
の構造を示す要部断面図である。
【図２】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図３】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図４】 この発明の実施の形態１における半導体装置
の製造方法を工程順に示す要部断面図である。
の製造方法を工程順に示す要部断面図である。
【図５】 実施の形態１、従来例、及び改善例における
ゲート酸化膜の絶縁破壊寿命の測定結果を示すグラフで
ある。
ゲート酸化膜の絶縁破壊寿命の測定結果を示すグラフで
ある。
【図６】 従来の半導体装置の構造の一例を示す要部断
面図である。
面図である。
【図７】 従来の半導体装置の製造方法の一例を工程順
に示す要部断面図である。
に示す要部断面図である。
【図８】 従来の半導体装置の製造方法の一例を工程順
に示す要部断面図である。
に示す要部断面図である。
【図９】 従来の半導体装置の構造の一例を示す要部断
面図である。
面図である。
【図１０】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１１】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１２】 従来の半導体装置の構造の一例を示す要部
断面図である。
断面図である。
【図１３】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１４】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１５】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１６】 図１２に示す従来例における窒素濃度分布
のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による計測結果を示すグ
ラフである。
のＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による計測結果を示すグ
ラフである。
【図１７】 従来の半導体装置の構造の一例を示す要部
断面図である。
断面図である。
【図１８】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図１９】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図２０】 従来の半導体装置の製造方法の一例を工程
順に示す要部断面図である。
順に示す要部断面図である。
【図２１】 図１７に示す従来例における窒素濃度分布
のＳＩＭＳ法による計測結果を示すグラフである。
のＳＩＭＳ法による計測結果を示すグラフである。
【図２２】 従来例におけるゲート酸化膜の絶縁破壊寿
命の測定結果を示すグラフである。
命の測定結果を示すグラフである。
【図２３】 半導体装置の改善例の構造を示す要部断面
図である。
図である。
【図２４】 半導体装置の改善例の製造方法を工程順に
示す要部断面図である。
示す要部断面図である。
【図２５】 半導体装置の改善例の製造方法を工程順に
示す要部断面図である。
示す要部断面図である。
【図２６】 半導体装置の改善例の製造方法を工程順に
示す要部断面図である。
示す要部断面図である。
【図２７】 図２３に示す改善例における窒素濃度分布
のＳＩＭＳ法による計測結果を示すグラフである。
のＳＩＭＳ法による計測結果を示すグラフである。
【図２８】 従来例及び改善例におけるゲート酸化膜の
絶縁破壊寿命の測定結果を示すグラフである。
絶縁破壊寿命の測定結果を示すグラフである。
１ シリコン基板、 ４ 絶縁膜（シリコン酸化膜）、
５ 電極。
５ 電極。
Claims (8)
- 【請求項１】 シリコン基板の一主平面上に、当該シリ
コン基板をＮ2Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気
中で熱酸化することにより形成された絶縁膜と、 上記絶縁膜上に形成され、窒素及びＰ型ドーパントが添
加された電極とを備えた半導体装置。 - 【請求項２】 絶縁膜はランプアニール装置を用いた熱
酸化により形成されたことを特徴とする請求項１記載の
半導体装置。 - 【請求項３】 シリコン基板の一主平面上に形成された
シリコン酸化膜、及びこの酸化膜上に形成されたＰ型ド
ーパントを含有する電極を備え、 上記シリコン酸化膜中の窒素濃度分布が、当該シリコン
酸化膜の中央付近、及び上記シリコン酸化膜と電極の界
面近傍においてピークを有することを特徴とする半導体
装置。 - 【請求項４】 シリコン酸化膜の中央付近における窒素
濃度のピーク値は、２ａｔｏｍｉｃ％以下であることを
特徴とする請求項３記載の半導体装置。 - 【請求項５】 電極は窒素を含有する多結晶シリコンか
らなることを特徴とする請求項３又は４記載の半導体装
置。 - 【請求項６】 シリコン基板の一主平面上に、当該シリ
コン基板をＮ2Ｏガス又はＮ2ＯとＯ2の混合ガス雰囲気
中で熱酸化することにより絶縁膜を形成する工程と、 上記絶縁膜上に窒素及びＰ型ドーパントを含有する電極
を形成する工程と、 上記電極中の窒素を上記絶縁膜へ熱拡散させる工程とを
含む半導体装置の製造方法。 - 【請求項７】 絶縁膜を形成する工程において、ランプ
アニール装置を用いることを特徴とする請求項６記載の
半導体装置の製造方法。 - 【請求項８】 窒素を含有する電極を形成する工程にお
いて、イオン注入法を用いることを特徴とする請求項６
又は７記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9117027A JPH10308361A (ja) | 1997-05-07 | 1997-05-07 | 半導体装置及びその製造方法 |
| US08/948,043 US6144094A (en) | 1997-05-07 | 1997-10-09 | Semiconductor device including an insulation film and electrode having nitrogen added thereto |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9117027A JPH10308361A (ja) | 1997-05-07 | 1997-05-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10308361A true JPH10308361A (ja) | 1998-11-17 |
Family
ID=14701639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9117027A Pending JPH10308361A (ja) | 1997-05-07 | 1997-05-07 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6144094A (ja) |
| JP (1) | JPH10308361A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440829B1 (en) * | 1998-12-30 | 2002-08-27 | Agere Systems Guardian Corp. | N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure |
| US7101775B2 (en) | 2002-01-08 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6891236B1 (en) * | 1999-01-14 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7122442B2 (en) * | 2004-07-22 | 2006-10-17 | Texas Instruments Incorporated | Method and system for dopant containment |
| DE102008035806B4 (de) * | 2008-07-31 | 2010-06-10 | Advanced Micro Devices, Inc., Sunnyvale | Herstellungsverfahren für ein Halbleiterbauelement bzw. einen Transistor mit eingebettetem Si/GE-Material mit einem verbesserten Boreinschluss sowie Transistor |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254506A (en) * | 1988-12-20 | 1993-10-19 | Matsushita Electric Industrial Co., Ltd. | Method for the production of silicon oxynitride film where the nitrogen concentration at the wafer-oxynitride interface is 8 atomic precent or less |
| JPH03244125A (ja) * | 1990-02-22 | 1991-10-30 | Oki Electric Ind Co Ltd | 絶縁膜形成方法 |
| KR940011483B1 (ko) * | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
| JPH04199683A (ja) * | 1990-11-29 | 1992-07-20 | Oki Electric Ind Co Ltd | 誘電体膜並びにこれを用いたｍｏｓ電界効果トランジスタ及びｍｏｓ型不揮発性メモリ |
| JPH06204465A (ja) * | 1992-12-28 | 1994-07-22 | Kawasaki Steel Corp | ゲート酸化膜の形成方法 |
| JPH06349821A (ja) * | 1993-06-03 | 1994-12-22 | Ricoh Co Ltd | 半導体装置とその製造方法 |
| JPH0728041A (ja) * | 1993-07-15 | 1995-01-31 | Kuraray Co Ltd | 液晶素子 |
| JPH0964209A (ja) * | 1995-08-25 | 1997-03-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5872049A (en) * | 1996-06-19 | 1999-02-16 | Advanced Micro Devices, Inc. | Nitrogenated gate structure for improved transistor performance and method for making same |
-
1997
- 1997-05-07 JP JP9117027A patent/JPH10308361A/ja active Pending
- 1997-10-09 US US08/948,043 patent/US6144094A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440829B1 (en) * | 1998-12-30 | 2002-08-27 | Agere Systems Guardian Corp. | N-profile engineering at the poly/gate oxide and gate oxide/SI interfaces through NH3 annealing of a layered poly/amorphous-silicon structure |
| US7101775B2 (en) | 2002-01-08 | 2006-09-05 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| US7282774B2 (en) | 2002-01-08 | 2007-10-16 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
| US7858536B2 (en) | 2002-01-08 | 2010-12-28 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US6144094A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6812102B2 (en) | Semiconductor device manufacturing method | |
| US5436481A (en) | MOS-type semiconductor device and method of making the same | |
| US6656804B2 (en) | Semiconductor device and production method thereof | |
| US6228779B1 (en) | Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology | |
| JP4485754B2 (ja) | 半導体装置の製造方法 | |
| JP2001085686A (ja) | 半導体装置及びその製造方法 | |
| JP4128396B2 (ja) | 半導体装置の製造方法 | |
| US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
| US20070218624A1 (en) | Semiconductor device and method of manufacturing the same | |
| US7514376B2 (en) | Manufacture of semiconductor device having nitridized insulating film | |
| KR20060053885A (ko) | 반도체장치 및 그 제조방법 | |
| US6215163B1 (en) | Semiconductor device and method of manufacturing the same where the nitrogen concentration in an oxynitride insulating layer is varied | |
| JPH11274489A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US6258640B1 (en) | Semiconductor device manufacturing method | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| JPH10308361A (ja) | 半導体装置及びその製造方法 | |
| JP3050165B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002110674A (ja) | 半導体装置及びその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| JP3277910B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2004200595A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 |