JPH06349821A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPH06349821A JPH06349821A JP13344193A JP13344193A JPH06349821A JP H06349821 A JPH06349821 A JP H06349821A JP 13344193 A JP13344193 A JP 13344193A JP 13344193 A JP13344193 A JP 13344193A JP H06349821 A JPH06349821 A JP H06349821A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- insulating film
- film
- semiconductor device
- nitriding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 Si基板上に絶縁膜を形成するにあたり、少
ない工程数でスループットが高い絶縁膜を形成する。 【構成】 Si基板上に絶縁膜を有する半導体装置にお
いて、絶縁膜としての酸窒化膜をランプアニール法によ
って、Si基板に対する酸化と窒化の反応を同時に進行
させて1ステッププロセスで形成することにより、特性
の優れた半導体装置が得られる。
ない工程数でスループットが高い絶縁膜を形成する。 【構成】 Si基板上に絶縁膜を有する半導体装置にお
いて、絶縁膜としての酸窒化膜をランプアニール法によ
って、Si基板に対する酸化と窒化の反応を同時に進行
させて1ステッププロセスで形成することにより、特性
の優れた半導体装置が得られる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置とその製造
方法に関するものであり、特に、スループットが高く、
膜厚が均一な絶縁膜とその製造方法に関するものであ
る。
方法に関するものであり、特に、スループットが高く、
膜厚が均一な絶縁膜とその製造方法に関するものであ
る。
【0002】
【従来の技術】サブハーフクォータμm以下の微細CM
OS半導体装置においては、パンチスルー抑制の点から
P型、N型MOSFETともに、表面チャネル型のデュ
アルゲートCMOS構造が有効である。
OS半導体装置においては、パンチスルー抑制の点から
P型、N型MOSFETともに、表面チャネル型のデュ
アルゲートCMOS構造が有効である。
【0003】表面チャネル型のデュアルゲートCMOS
構造を形成するにあたり、ランプアニール法により作成
した絶縁膜、すなわち酸化膜と窒化膜の積層体は、この
CMOS構造においてP+ゲート電極からチャネルへの
ボロン突き抜けを抑制するゲート絶縁膜として極めて有
効である。また、ランプアニール法によるゲート絶縁膜
は、MOS界面順位や電荷トラップを低減でき、絶縁膜
としての信頼性にもすぐれていることから、メモリー素
子用のトンネル絶縁膜や容量素子の絶縁膜としても開発
が進められているものである。
構造を形成するにあたり、ランプアニール法により作成
した絶縁膜、すなわち酸化膜と窒化膜の積層体は、この
CMOS構造においてP+ゲート電極からチャネルへの
ボロン突き抜けを抑制するゲート絶縁膜として極めて有
効である。また、ランプアニール法によるゲート絶縁膜
は、MOS界面順位や電荷トラップを低減でき、絶縁膜
としての信頼性にもすぐれていることから、メモリー素
子用のトンネル絶縁膜や容量素子の絶縁膜としても開発
が進められているものである。
【0004】従来、ランプアニール法による絶縁膜の製
造方法としては、図1に示すような2ステッププロセス
が用いられている。第1のステップはO2雰囲気中での
酸化膜形成プロセスであり、第2のステップはN2Oあ
るいはNH4雰囲気中での窒化膜形成プロセスである。
造方法としては、図1に示すような2ステッププロセス
が用いられている。第1のステップはO2雰囲気中での
酸化膜形成プロセスであり、第2のステップはN2Oあ
るいはNH4雰囲気中での窒化膜形成プロセスである。
【0005】しかしながら、上述した酸化膜および窒化
膜の形成においては、以下のような問題や制約があっ
た。すなわち、酸化膜の形成においてはランプアニール
法を用いても従来の炉中酸化を行なっても形成された膜
に大きな差はないが、酸化膜と窒化膜の積層体を形成す
る場合には、酸化プロセスと窒化プロセスの2つのステ
ップが必要なため、スループットは各々単独で形成した
場合と比べ、半分以下になってしまう。
膜の形成においては、以下のような問題や制約があっ
た。すなわち、酸化膜の形成においてはランプアニール
法を用いても従来の炉中酸化を行なっても形成された膜
に大きな差はないが、酸化膜と窒化膜の積層体を形成す
る場合には、酸化プロセスと窒化プロセスの2つのステ
ップが必要なため、スループットは各々単独で形成した
場合と比べ、半分以下になってしまう。
【0006】さらに、窒化プロセスを行なう際の窒化用
ガスとしてNH4を用いた場合には、形成された絶縁膜
中に多量の水素が取り込まれることにより、素子のホッ
トキャリア信頼性が低下することが明らかになってい
る。このため、絶縁膜を形成するにあたって窒化プロセ
スを用いる場合には、N2Oガスを用いることが必要に
なる。
ガスとしてNH4を用いた場合には、形成された絶縁膜
中に多量の水素が取り込まれることにより、素子のホッ
トキャリア信頼性が低下することが明らかになってい
る。このため、絶縁膜を形成するにあたって窒化プロセ
スを用いる場合には、N2Oガスを用いることが必要に
なる。
【0007】
【発明が解決しようとする課題】本発明においては、従
来2ステッププロセスで作成していた絶縁膜を、ランプ
アニール法によって、1ステッププロセスで形成するこ
とにより、少ない工程数でスループットが高い絶縁膜を
備えた半導体装置を得ることを目的とする。
来2ステッププロセスで作成していた絶縁膜を、ランプ
アニール法によって、1ステッププロセスで形成するこ
とにより、少ない工程数でスループットが高い絶縁膜を
備えた半導体装置を得ることを目的とする。
【0008】さらに本発明においては、上記1ステップ
プロセスによって絶縁膜を形成した半導体装置とその製
造方法において、雰囲気ガスとしてN2Oガスを用いた
場合に発生する膜厚の不均一性を改善することを目的と
する。
プロセスによって絶縁膜を形成した半導体装置とその製
造方法において、雰囲気ガスとしてN2Oガスを用いた
場合に発生する膜厚の不均一性を改善することを目的と
する。
【0009】
【課題を解決するための手段】本発明は、Si基板上に
絶縁膜を有する半導体装置の製造方法において、前記絶
縁膜としての酸窒化膜をランプアニール法によって、S
i基板に対する酸化と窒化の反応を同時に進行させるこ
とにより1ステッププロセスで形成する工程を含むこと
を特徴とする。
絶縁膜を有する半導体装置の製造方法において、前記絶
縁膜としての酸窒化膜をランプアニール法によって、S
i基板に対する酸化と窒化の反応を同時に進行させるこ
とにより1ステッププロセスで形成する工程を含むこと
を特徴とする。
【0010】さらに本発明は、前記酸化反応及び窒化反
応には雰囲気ガスとしてO2及びN2Oの混合ガスを用
い、その比率をN2O/(O2+N2O)≦0.1とした
ことを特徴とする。
応には雰囲気ガスとしてO2及びN2Oの混合ガスを用
い、その比率をN2O/(O2+N2O)≦0.1とした
ことを特徴とする。
【0011】さらに本発明は、前記酸化反応及び窒化反
応の雰囲気ガスには不活性ガスを含むことを特徴とす
る。
応の雰囲気ガスには不活性ガスを含むことを特徴とす
る。
【0012】さらに本発明は、前記酸化反応及び窒化反
応は減圧雰囲気で行なうことを特徴とする。
応は減圧雰囲気で行なうことを特徴とする。
【0013】さらに本発明の半導体装置は、前記請求項
1ないし4の製造方法によって形成されたゲート絶縁膜
を有することを特徴とする。
1ないし4の製造方法によって形成されたゲート絶縁膜
を有することを特徴とする。
【0014】
【作用】この発明によれば、少ない工程数でスループッ
トが高い絶縁膜を備えた半導体装置を得ることができ
る。
トが高い絶縁膜を備えた半導体装置を得ることができ
る。
【0015】さらにこの発明によれば、雰囲気ガスとし
てN2Oガスを用いた場合に発生する膜厚の不均一性を
改善することができる。
てN2Oガスを用いた場合に発生する膜厚の不均一性を
改善することができる。
【0016】
【実施例】図2はN2Oガス流の方向に対するウェハ各
位置における酸窒化膜の成長膜厚である。成長条件は、
N2O100%、1.5slmで、成長温度及び時間は
1150℃、70sec.である。なお、基板にはSi
6インチウェハを用いている。このようにN2Oガスを
用いた場合には、ガス上流側で酸窒化膜が厚く成長する
ことが理解できる。これは、N2Oガスの供給が反応を
律速しているためであり、このことは成長速度の温度依
存性からも確認することができる。また、図3はO2ガ
スによる酸化膜形成とN2Oガスによる酸窒化膜形成の
膜厚のばらつきを示す結果である。図3に見られるよう
に、N2Oガスによる酸窒化膜形成時の膜厚は広い範囲
に分布しており、膜厚の均一性が極端に悪いことがわか
る。
位置における酸窒化膜の成長膜厚である。成長条件は、
N2O100%、1.5slmで、成長温度及び時間は
1150℃、70sec.である。なお、基板にはSi
6インチウェハを用いている。このようにN2Oガスを
用いた場合には、ガス上流側で酸窒化膜が厚く成長する
ことが理解できる。これは、N2Oガスの供給が反応を
律速しているためであり、このことは成長速度の温度依
存性からも確認することができる。また、図3はO2ガ
スによる酸化膜形成とN2Oガスによる酸窒化膜形成の
膜厚のばらつきを示す結果である。図3に見られるよう
に、N2Oガスによる酸窒化膜形成時の膜厚は広い範囲
に分布しており、膜厚の均一性が極端に悪いことがわか
る。
【0017】出願人は多くの実験を繰り返すことによ
り、絶縁膜の形成にあたりランプアニール法を用いて1
ステッププロセスによって絶縁膜を形成し、さらにN2
Oガス比率、不活性ガスの有無、真空度、温度等を適切
に組合せて設定することにより、スループットが高く膜
厚の均一な絶縁膜が形成できることを見出した。本発明
では特に、N2OガスとO2ガスとの混合ガスを用いてそ
れらのガスの比率を適切に設定すること、あるいはそれ
と同時にN2、Ar、He等の不活性ガスを添加するこ
と、あるいは減圧雰囲気中で反応させることによって本
発明の目的が達成されるものである。以下実施例によ
り、本発明の絶縁膜の形成方法を詳細に説明する。
り、絶縁膜の形成にあたりランプアニール法を用いて1
ステッププロセスによって絶縁膜を形成し、さらにN2
Oガス比率、不活性ガスの有無、真空度、温度等を適切
に組合せて設定することにより、スループットが高く膜
厚の均一な絶縁膜が形成できることを見出した。本発明
では特に、N2OガスとO2ガスとの混合ガスを用いてそ
れらのガスの比率を適切に設定すること、あるいはそれ
と同時にN2、Ar、He等の不活性ガスを添加するこ
と、あるいは減圧雰囲気中で反応させることによって本
発明の目的が達成されるものである。以下実施例によ
り、本発明の絶縁膜の形成方法を詳細に説明する。
【0018】絶縁膜形成のための雰囲気ガスとしてN2
OガスとO2ガスとの混合ガスを用い、N2Oガス比率N
2O/(O2+N2O)を、0から1の範囲で変化させ
て、ランプアニール法によって1ステッププロセスで酸
窒化膜をSi基板上に形成した。成長温度は1100℃
一定とし、膜厚は約100ÅとなるようにN2Oガス比
率に応じて各々成長時間を設定した。
OガスとO2ガスとの混合ガスを用い、N2Oガス比率N
2O/(O2+N2O)を、0から1の範囲で変化させ
て、ランプアニール法によって1ステッププロセスで酸
窒化膜をSi基板上に形成した。成長温度は1100℃
一定とし、膜厚は約100ÅとなるようにN2Oガス比
率に応じて各々成長時間を設定した。
【0019】図4は、これらN2Oガス比率と酸窒化膜
厚のばらつきとの関係を示すグラフである。N2Oガス
比率を
厚のばらつきとの関係を示すグラフである。N2Oガス
比率を
【0020】
【数1】N2O/(O2+N2O)≦0.1
【0021】とすることにより、膜厚のばらつきが酸化
膜形成の場合とほとんど同レベルの低い値になることが
わかる。また、ASE分析により、Si基板と酸窒化膜
界面の窒素濃度にはN2Oガス比率が0.1から1の範
囲では極端な変化はなく、Siとの界面はほぼ同レベル
に窒化されていることもわかった。
膜形成の場合とほとんど同レベルの低い値になることが
わかる。また、ASE分析により、Si基板と酸窒化膜
界面の窒素濃度にはN2Oガス比率が0.1から1の範
囲では極端な変化はなく、Siとの界面はほぼ同レベル
に窒化されていることもわかった。
【0022】次に本発明による絶縁膜形成方法の他の実
施例を説明する。
施例を説明する。
【0023】N2Oガス100%の状態で、大気圧およ
び数ミリTorrの減圧下で、ランプアニール法によっ
てSi基板上に1ステッププロセスで酸窒化膜を形成し
た。なお、他の条件として、成膜温度は1100℃一定
とし、膜厚が約100Åとなるように各々成長時間を設
定した。この結果、大気圧下で形成した膜は膜厚のばら
つきの点で問題が残るが、減圧下で形成した膜は膜厚の
ばらつきが小さく、特性の優れた膜が得られることがわ
かった。
び数ミリTorrの減圧下で、ランプアニール法によっ
てSi基板上に1ステッププロセスで酸窒化膜を形成し
た。なお、他の条件として、成膜温度は1100℃一定
とし、膜厚が約100Åとなるように各々成長時間を設
定した。この結果、大気圧下で形成した膜は膜厚のばら
つきの点で問題が残るが、減圧下で形成した膜は膜厚の
ばらつきが小さく、特性の優れた膜が得られることがわ
かった。
【0024】次に本発明による絶縁膜形成方法のさらに
他の実施例を説明する。
他の実施例を説明する。
【0025】P型、20ΩcmのSi基板をRCA洗浄
とHF処理した後、N2Oガス比率0.1の条件でラン
プアニール処理し、Si基板上に100Åの酸窒化膜を
形成した。比較のための試料としては、P型、20Ωc
mのSi基板上に熱酸化膜を100Å形成したものを用
意した。これらの試料にポリシリコン層をLP−CVD
法によって約2000Å堆積し、全面にBF2を注入エ
ネルギー30KeV、ドーズ量5E15/cm3の条件
で注入し、N2雰囲気中で900℃、40分の活性化を
行なった。さらに上記のプロセスによって得られたP型
ポリシリコンをゲート電極形状にパターニングしてMO
Sキャパシタを作製した。
とHF処理した後、N2Oガス比率0.1の条件でラン
プアニール処理し、Si基板上に100Åの酸窒化膜を
形成した。比較のための試料としては、P型、20Ωc
mのSi基板上に熱酸化膜を100Å形成したものを用
意した。これらの試料にポリシリコン層をLP−CVD
法によって約2000Å堆積し、全面にBF2を注入エ
ネルギー30KeV、ドーズ量5E15/cm3の条件
で注入し、N2雰囲気中で900℃、40分の活性化を
行なった。さらに上記のプロセスによって得られたP型
ポリシリコンをゲート電極形状にパターニングしてMO
Sキャパシタを作製した。
【0026】酸窒化膜をゲート絶縁膜とする上記のMO
S試料は、良好なCV特性を示し、P型ポリシリコンゲ
ート電極からSi基板側へのボロン拡散によるしきい値
電圧の変動は起らなかった。一方、熱酸化膜をゲート絶
縁膜とするMOS試料についてはしきい値電圧は2V以
上正バイアス側にシフトした。これは、SIMS分析の
結果、Si基板側へのボロン拡散が原因であることがわ
かった。
S試料は、良好なCV特性を示し、P型ポリシリコンゲ
ート電極からSi基板側へのボロン拡散によるしきい値
電圧の変動は起らなかった。一方、熱酸化膜をゲート絶
縁膜とするMOS試料についてはしきい値電圧は2V以
上正バイアス側にシフトした。これは、SIMS分析の
結果、Si基板側へのボロン拡散が原因であることがわ
かった。
【0027】上記実施例においては、本発明を主として
MOSFETのゲート絶縁膜に適用した場合について説
明したが、本発明による絶縁膜は、メモリー用トンネル
絶縁膜や容量素子の絶縁膜を形成する場合にも適用でき
る。
MOSFETのゲート絶縁膜に適用した場合について説
明したが、本発明による絶縁膜は、メモリー用トンネル
絶縁膜や容量素子の絶縁膜を形成する場合にも適用でき
る。
【0028】
【発明の効果】以上のように本発明においては、Si基
板上に絶縁膜を有する半導体装置の製造方法において、
前記絶縁膜としての酸窒化膜をランプアニール法によっ
て、Si基板に対する酸化と窒化の反応を同時に進行さ
せることにより1ステッププロセスで形成するようにし
たので、少ない工程数でスループットが高い絶縁膜を形
成することができ、また、雰囲気ガスとしてN2Oガス
を用いた場合に発生する膜厚の不均一性を改善すること
ができる。。
板上に絶縁膜を有する半導体装置の製造方法において、
前記絶縁膜としての酸窒化膜をランプアニール法によっ
て、Si基板に対する酸化と窒化の反応を同時に進行さ
せることにより1ステッププロセスで形成するようにし
たので、少ない工程数でスループットが高い絶縁膜を形
成することができ、また、雰囲気ガスとしてN2Oガス
を用いた場合に発生する膜厚の不均一性を改善すること
ができる。。
【図1】従来行なわれているランプアニール法による2
ステッププロセスのゲート絶縁膜の製造方法の処理手順
である。
ステッププロセスのゲート絶縁膜の製造方法の処理手順
である。
【図2】N2Oガス流方向に対するウェハ各位置におけ
る酸窒化膜の成長膜厚である。
る酸窒化膜の成長膜厚である。
【図3】O2ガスによる酸化膜形成とN2Oガスによる酸
窒化膜形成の膜厚のばらつきを示すグラフである。
窒化膜形成の膜厚のばらつきを示すグラフである。
【図4】N2Oガス比率と酸窒化膜厚のばらつきとの関
係を示すグラフである。
係を示すグラフである。
Claims (5)
- 【請求項1】Si基板上に絶縁膜を有する半導体装置の
製造方法において、前記絶縁膜としての酸窒化膜をラン
プアニール法によって、Si基板に対する酸化と窒化の
反応を同時に進行させることにより1ステッププロセス
で形成する工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項2】前記酸化反応及び窒化反応には雰囲気ガス
としてO2及びN2Oの混合ガスを用い、その比率をN2
O/(O2+N2O)≦0.1としたことを特徴とする請
求項1に記載の半導体装置の製造方法。 - 【請求項3】前記酸化反応及び窒化反応の雰囲気ガスに
は不活性ガスを含むことを特徴とする請求項2に記載の
半導体装置の製造方法。 - 【請求項4】前記酸化反応及び窒化反応は減圧雰囲気で
行なうことを特徴とする請求項1に記載の半導体装置の
製造方法。 - 【請求項5】前記請求項1ないし4の製造方法によって
形成された絶縁膜を有することを特徴とする半導体装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13344193A JPH06349821A (ja) | 1993-06-03 | 1993-06-03 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13344193A JPH06349821A (ja) | 1993-06-03 | 1993-06-03 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06349821A true JPH06349821A (ja) | 1994-12-22 |
Family
ID=15104849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13344193A Pending JPH06349821A (ja) | 1993-06-03 | 1993-06-03 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06349821A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144094A (en) * | 1997-05-07 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulation film and electrode having nitrogen added thereto |
KR100327329B1 (ko) * | 1998-12-11 | 2002-07-04 | 윤종용 | 저압하의실리콘산화막및산질화막형성방법 |
US7084068B2 (en) | 2003-06-25 | 2006-08-01 | Kabushiki Kaisha Toshiba | Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device |
JP2007201507A (ja) * | 2007-05-01 | 2007-08-09 | Tokyo Electron Ltd | 基板処理方法および基板処理装置 |
US7776686B2 (en) * | 2005-03-08 | 2010-08-17 | Nec Electronics Corporation | Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film |
-
1993
- 1993-06-03 JP JP13344193A patent/JPH06349821A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144094A (en) * | 1997-05-07 | 2000-11-07 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device including an insulation film and electrode having nitrogen added thereto |
KR100327329B1 (ko) * | 1998-12-11 | 2002-07-04 | 윤종용 | 저압하의실리콘산화막및산질화막형성방법 |
US7084068B2 (en) | 2003-06-25 | 2006-08-01 | Kabushiki Kaisha Toshiba | Annealing furnace, manufacturing apparatus, annealing method and manufacturing method of electronic device |
US7776686B2 (en) * | 2005-03-08 | 2010-08-17 | Nec Electronics Corporation | Method of fabricating a non-volatile memory element including nitriding and oxidation of an insulating film |
JP2007201507A (ja) * | 2007-05-01 | 2007-08-09 | Tokyo Electron Ltd | 基板処理方法および基板処理装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5464783A (en) | Oxynitride-dioxide composite gate dielectric process for MOS manufacture | |
US7531468B2 (en) | System and method for forming a gate dielectric | |
JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
US7658973B2 (en) | Tailoring nitrogen profile in silicon oxynitride using rapid thermal annealing with ammonia under ultra-low pressure | |
US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
US6207586B1 (en) | Oxide/nitride stacked gate dielectric and associated methods | |
JP2002198526A (ja) | 半導体装置の製造方法 | |
KR100192017B1 (ko) | 반도체 장치의 제조방법 | |
US7119016B2 (en) | Deposition of carbon and nitrogen doped poly silicon films, and retarded boron diffusion and improved poly depletion | |
KR20050033831A (ko) | 절연체 박막의 제조 방법과 절연체 박막 및 반도체 장치의제조 방법과 반도체 장치 | |
US20120241824A1 (en) | Spacer structure wherein carbon-containing oxide film formed within | |
US20040082197A1 (en) | Orientation independent oxidation of nitrided silicon | |
US6001694A (en) | Manufacturing method for integrated circuit dielectric layer | |
JPH06349821A (ja) | 半導体装置とその製造方法 | |
US5998270A (en) | Formation of oxynitride and polysilicon layers in a single reaction chamber | |
JPH03224241A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
KR100247904B1 (ko) | 반도체 장치의 제조방법 | |
JP2003264285A (ja) | 半導体装置およびその製造方法 | |
KR940007448B1 (ko) | 게이트절연막 형성방법 | |
JPH11261065A (ja) | シリコンゲートfetの製造方法 | |
US20040005788A1 (en) | Method of forming a silicon nitride dielectric layer | |
JP2718931B2 (ja) | 半導体記憶装置の製造方法 | |
JP4719422B2 (ja) | 半導体装置の製造方法 | |
KR20040107427A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH118317A (ja) | 半導体装置およびその製造方法 |