JP2007201507A - 基板処理方法および基板処理装置 - Google Patents

基板処理方法および基板処理装置 Download PDF

Info

Publication number
JP2007201507A
JP2007201507A JP2007120837A JP2007120837A JP2007201507A JP 2007201507 A JP2007201507 A JP 2007201507A JP 2007120837 A JP2007120837 A JP 2007120837A JP 2007120837 A JP2007120837 A JP 2007120837A JP 2007201507 A JP2007201507 A JP 2007201507A
Authority
JP
Japan
Prior art keywords
treatment
chamber
substrate
nitriding
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007120837A
Other languages
English (en)
Inventor
Takuya Sugawara
卓也 菅原
Seiji Matsuyama
征嗣 松山
Masaru Sasaki
勝 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007120837A priority Critical patent/JP2007201507A/ja
Publication of JP2007201507A publication Critical patent/JP2007201507A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】シリコン基板表面に形成された酸化膜をプラズマ窒化処理により窒化し、酸窒化膜に変換する際に、窒化処理に伴って生じる酸化による膜厚増大を抑制する。
【解決手段】基板処理方法は、シリコン基板表面を酸化処理することにより、酸化膜を形成する工程と、前記酸化膜を窒化処理することにより、酸窒化膜を形成する工程と、前記酸化処理工程の後、前記窒化処理工程の前に、前記シリコン基板表面から、酸素を排除する工程を含み、前記酸素を排除する工程は、加熱処理またはプラズマ処理により、前記酸化処理を行う処理室および前記窒化処理を行う処理室のいずれとも異なる処理室に前記シリコン基板を導入して実行され、前記酸素を排除する工程の後、前記シリコン基板は前記窒化処理を行う処理室に、真空搬送路を介して搬送される。
【選択図】図5

Description

本発明は一般に基板処理技術に係り、特に基板上に高誘電体膜を形成する基板処理方法に関する。
微細化技術の進展により、今日では0.1μmを切るゲート長のMOSトランジスタを持つ超微細加工半導体デバイスの製造が可能になりつつある。
かかる超微細加工半導体デバイスにおいて、MOSトランジスタのゲート長の短縮に伴って半導体デバイスの動作速度を向上させようとすると、ゲート絶縁膜の厚さをスケーリング則に従って減少させる必要がある。例えばゲート絶縁膜として従来のシリコン酸化膜を使った場合、ゲート絶縁膜の厚さを従来の1.7nm以下に減少させる必要がある。しかし、酸化膜の厚さをこのように減少させると、トンネル効果により酸化膜を通って流れるゲートリーク電流が増大してしまう。
このため、従来より、ゲート絶縁膜として従来のシリコン酸化膜の代わりにTa25あるいはZrO2などの高誘電体膜を使うことが検討されている。しかし、これらの高誘電体膜は半導体技術において従来から使われてきているシリコン酸化膜とは性質が大きく異なっており、これらの高誘電体膜をゲート絶縁膜として使うためには、解決しなければならない課題が数多く残っている。
これに対し、シリコン窒化膜は従来の半導体プロセスで使われてきた材料であり、しかもシリコン酸化膜の2倍の比誘電率を有するため、またゲート電極中のドーパント元素のシリコン基板中への拡散を効果的に阻止できることからも、次世代の高速半導体デバイスのゲート絶縁膜として有望な材料と考えられている。
従来より、シリコン窒化膜はプラズマCVD法により形成されるのが一般的であった。しかし、このようなCVD窒化膜は一般にリーク電流が大きく、ゲート絶縁膜としては不適当であった。このため、従来より窒化膜をゲート絶縁膜に使う試みはなされていない。
これに対し、最近ではマイクロ波励起されたAr,KrあるいはHeのような希ガスプラズマ中に窒素ガスあるいは窒素ガスと水素ガス、あるいはNH3のような窒素を含んだガスを導入し、NラジカルあるいはNHラジカルを発生させ、シリコン酸化膜表面を酸窒化膜に変換する技術が提案されている。このようにして形成された酸窒化膜は界面準位が少なく、シリコン熱酸化膜に匹敵する、あるいはそれを凌ぐリーク電流特性を有し、次世代高速半導体デバイスのゲート絶縁膜として有望であると考えられている。また、シリコン基板表面をかかるマイクロ波プラズマにより直接に窒化する技術、および上記希ガスプラズマ中に酸素を含んだガスを導入し、直接に酸化するラジカル酸化技術も提案されている。
一方、同一の装置でシリコン基板表面の酸化処理に引き続いてラジカル窒化処理を行った場合、酸化処理やその他の処理の際に導入された酸素が処理雰囲気中に残留していると、窒化処理と同時に酸化が進行し、結果的に、窒化処理で形成されるゲート絶縁膜の膜厚が増大してしまう問題が生じる。このようなゲート絶縁膜の増膜が生じると、所望のスケーリング側に従った半導体デバイスの動作速度の向上が得られない。このゲート絶縁膜の増膜の問題は、導入された窒素原子を膜厚方向に十分に拡散させるために窒化処理を長時間行った場合に特に顕著になる。
酸化処理と窒化処理を別々の装置で実行する場合には、基板を酸化処理装置から窒化処理装置へと搬送する際に吸着した水分によっても、同様な酸化によるゲート絶縁膜の増膜の問題が生じる。
そこで、本発明は上記の課題を解決した、新規で有用な基板処理装置および処理方法を提供することを概括的課題とする。
本発明のより具体的な課題は、シリコン基板表面の酸化処理に引き続いて形成された酸化膜の窒化処理を行う際に、窒化処理に伴い形成される酸窒化膜の増膜を抑制できる基板処理方法および基板処理装置を提供することにある。
本発明は上記の課題を、
請求項1に記載したように、
シリコン基板表面を酸化処理することにより、酸化膜を形成する工程と、
前記酸化膜を窒化処理することにより、酸窒化膜を形成する工程と、
を含む基板処理方法であって、
前記酸化処理工程の後、前記窒化処理工程の前に、前記シリコン基板表面から、酸素を排除する工程を含み、
前記酸素を排除する工程は、加熱処理またはプラズマ処理により、前記酸化処理を行う処理室および前記窒化処理を行う処理室のいずれとも異なる処理室に前記シリコン基板を導入して実行され、
前記酸素を排除する工程の後、前記シリコン基板は前記窒化処理を行う処理室に、真空搬送路を介して搬送されることを特徴とする基板処理方法により、または
請求項2に記載したように、
前記酸化処理はバッチ処理により行われ、前記窒化処理は枚葉処理により行われることを特徴とする請求項1記載の基板処理方法により、または
請求項3に記載したように、
前記酸化処理は、枚葉処理装置の第1の処理室で実行され、前記窒化処理は、枚葉処理装置の第2の処理室で実行され、前記酸素を排除する工程は、枚葉処理装置の第3の処理室で実行されることを特徴とする請求項1記載の基板処理方法により、または
請求項4に記載したように、
前記窒化処理は、マイクロ波ラジカル処理により実行されることを特徴とする請求項1〜3のうち、いずれか一項記載の基板処理方法により、または
請求項5に記載したように、
前記酸化処理および窒化処理は同一の処理容器中において、マイクロ波プラズマ処理により順次行われ、前記窒化処理工程は、前記酸化処理の終了後、前記同一の処理容器を1〜600秒間、連続して排気する工程の後で開始されることを特徴とする請求項1記載の基板処理方法により、または
請求項6に記載したように、
前記酸素を排除する工程は、前記同一の処理容器を連続して排気する際に、前記同一の処理容器中に窒素ガスを供給しながら実行されることを特徴とする請求項5記載の基板処理方法により、または
請求項7に記載したように、
前記酸素を除去する工程は、前記連続排気工程の間、前記同一の処理容器中に窒素ガスを繰り返し断続的に供給する工程を含むことを特徴とする請求項5〜6のうち、いずれか一項記載の基板処理方法により、または
請求項8に記載したように、
前記酸化処理は第1のマイクロ波プラズマにより実行され、前記窒化処理は第2のマイクロ波プラズマにより実行され、前記酸化処理の終了後、前記第1のマイクロ波プラズマを停止し、前記窒化処理の際に前記第2のマイクロ波プラズマを点火することを特徴とする請求項5〜7のうち、いずれか一項記載の基板処理方法により、または
請求項9に記載したように、
前記酸化処理および前記窒化処理は連続したプラズマ処理により、それぞれ酸素および窒素を供給することにより実行され、前記酸化処理の際には、酸化処理終了前に酸素の供給を遮断することを特徴とする請求項5記載の基板処理方法により、または
請求項10に記載したように、
真空搬送路と、
前記真空搬送路に結合した前処理室と、
前記真空搬送路に結合した酸化処理室と、
前記真空搬送路に結合したシリコン基板表面に窒化処理室と、
よりなる枚葉式基板処理装置であって、
前記枚葉式基板処理装置はシリコン基板を、前記真空搬送路を介して前記前処理室に搬送し、また前記シリコン基板を前記前処理室から前記真空搬送路を介して前記前処理室に搬送し、さらに前記シリコン基板を前記酸化処理室から前記真空搬送路を介して前記窒化処理室に搬送し、
前記処理室は、加熱処理またはプラズマ処理により、被処理基板表面に吸着した酸素分子あるいは水分子を除去し、
前記酸化処理室は、前記シリコン基板表面にプラズマラジカル酸化処理を行い、
前記窒化処理室は、前記シリコン基板表面の酸化膜をプラズマ窒化することを特徴とする枚葉式基板処理装置により、または
請求項11に記載したように、
前記酸化処理室と窒化処理室は同一の処理容器よりなり、前記窒化処理は、前記酸化処理の終了後、1〜600秒間前記処理容器をパージした後、開始されることを特徴とする請求項10記載の枚葉式基板処理装置により、解決する。
本発明によれば、シリコン基板表面に形成された酸化膜の窒化処理の際に、雰囲気中に残留している酸素に起因する酸化膜の増膜が抑制され、超高速半導体デバイスのゲート絶縁膜に適した非常に薄い酸窒化膜を形成することが可能になる。
[第1参考例]
図1は、本発明で使われるプラズマ基板処理装置10の概略的構成を示す。
図1を参照するに、プラズマ基板処理装置10は被処理基板Wを保持する基板保持台12が形成された処理容器11を有し、処理容器11は排気ポート11Aにおいて排気される。前記基板保持台12中には、ヒータなどの基板温度制御機構12aが形成されている。
前記処理容器11上には前記基板保持台12上の被処理基板Wに対応して開口部が形成されており、前記開口部は、アルミナ等の低損失セラミックよりなるカバープレート13により塞がれている。さらにカバープレート13の下には、前記被処理基板Wに対面するように、ガス導入路とこれに連通する多数のノズル開口部とを形成された、アルミナ等の低損失セラミックよりなるシャワープレート14が形成されている。
前記シャワープレート13およびカバープレート14はマイクロ波窓を形成し、前記カバープレート14の外側には、ラジアルラインスロットアンテナあるいはホーンアンテナ等のマイクロ波アンテナ15が形成されている。
動作時には、前記処理容器11内部の処理空間は前記排気ポート11Aを介して排気することにより所定の処理圧に設定され、前記シャワープレート14からArやKr等の希ガスと共に酸化ガスや窒化ガスが導入される。
さらに前記アンテナ15から周波数が数GHzのマイクロ波を導入することにより、前記処理容器11中において被処理基板Wの表面に高密度マイクロ波プラズマを励起する。プラズマをマイクロ波により励起することにより、図1の基板処理装置ではプラズマの電子温度が低く、被処理基板Wや処理容器11内壁の損傷が回避できる。また、形成されたラジカルは被処理基板Wの表面に沿って径方向に流れ、速やかに排気されるため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が、550℃以下の低温において可能になる。
図2は、図1の基板処理装置10を使ってシリコン基板表面を酸化処理し、得られたプラズマ酸化膜を引き続き窒化処理して酸窒化膜を形成した場合の、膜中における酸素原子と窒素原子のSIMSプロファイルを示す。ただし図2の実験は、前記図1の基板処理装置10において処理容器11中にArガスと酸素ガスをそれぞれ1000SCCMおよび20SCCMの流量で供給し、1.33×101Pa程度の圧力下、400℃の基板温度において2.45GHzのマイクロ波を1500Wの電力で供給して約6nmの厚さに形成した酸化膜についてなされたものであり、窒化処理はArガスおよび窒素ガスをそれぞれ1000SCCMおよび20SCCMの流量で供給し、1.33×101Pa程度の圧力下、400℃の基板温度において前記マイクロ波を1500Wの電力で供給することで行っている。
図2を参照するに、酸化膜表面近傍に窒素の濃集領域が形成されており、このような窒素濃集領域から酸化膜内部に窒素原子が拡散しているのがわかる。このような酸化膜中に窒素原子が拡散して形成された酸窒化膜では、窒素濃集領域と酸化膜との間に界面が形成されることはなく、従って界面準位のようなトラップとして作用する欠陥が形成されることもない。
図2では、また窒化時間を変化させた場合の窒素原子および酸素原子の濃度分布が示されているが、図2よりわかるように窒化時間が長くなると膜中の酸素濃度も同時に増大しているのがわかる。これは、酸素がシリコン基板内部に侵入することで酸化膜に増膜が生じていることを意味する。このような酸化膜の増大をもたらす酸素は、処理容器11やガス供給ラインの内壁に付着した酸素分子、あるいは基板表面に付着した水分に起因するものであると考えられる。
図3(A)〜(C)は前記図1の基板処理装置10において、酸化と窒化を行われた場合の窒化処理の際にこのような酸化膜の増膜が生じるメカニズム、およびこのような酸化膜の増膜を抑制する本発明の第1実施例による基板処理方法を示す。ただし図3(A)は酸化処理および窒化処理の際における処理容器11中のプラズマ点灯シーケンスを、図3(B)は前記処理容器11中における酸素濃度変化を、さらに図3(C)は同じ処理容器11中における窒素濃度変化を示す。
図3(A)を参照するに、前記酸化処理および窒化処理の各々において前記処理容器11中にはArプラズマA,Bが励起され、酸化処理の際にはさらに前記処理容器11中に酸素ガスが、また窒化処理の際には窒素ガスが図3(B),(C)に示すように導入される。また酸化処理が終了するとプラズマAは消灯され、また酸素ガスの供給が遮断される。同様に窒化処理が終了すると点灯されていたプラズマBは消灯され、窒素ガスの供給が遮断される。
特に酸化処理が終了したタイミングにおいては、酸素ガスの供給を遮断した後も処理容器の器壁やガス供給ラインに付着していた酸素分子が徐々に放出され、図3(B)に示すように前記処理容器11中における酸素濃度プロファイルにテイルが生じてしまう。
そこで酸素ガスの供給を遮断した直後に窒素ガスを処理容器11中に導入し、さらにプラズマを点灯した場合には、処理容器11中に残留していた酸素が活性化されてしまい、その結果生じた酸素ラジカルによりシリコン基板の酸化が、酸化膜の窒化と平行してさらに進行するものと考えられる。
この問題を解決するために、本参考例では図3(A)に示すように窒化処理の際のプラズマの点灯を、酸化処理の終了に伴うプラズマの消灯から1〜600秒間程度遅らせ、また酸素ガス供給を遮断した直後に窒素ガスをArガスとともに処理容器11中に導入する。その結果、前記処理容器11の内部はプラズマが再び点灯するまでの間、このようにして導入されたArガスおよび窒素ガスによりパージされる。このように、酸化処理の後、前記処理容器11内部を窒素ガスによりパージすることにより、前記処理容器11内部の酸素は図3(B)に破線で示すように急速に排除され、全体の基板処理時間を短縮することが可能になる。前記パージ工程では、例えばArガスを、前記酸化処理あるいは窒化処理の場合と同じく1000SCCMの流量で、また窒素ガスを20SCCMの流量で供給すればよい。
以下の表1は、本参考例の代表的なレシピの例を示す。
Figure 2007201507
なお、図3(D)に示すように、パージ期間中に窒素の供給を断続し、いわゆるサイクルパージを行ってもよい。このようなサイクルパージを行うことにより、パージ期間をさらに短縮することができる。勿論、図3(E)に示すように、前記酸化処理Aと窒化処理Bとの間に十分な時間間隔を置けば、窒素ガスによるパージを省略することも可能である。

[第2参考例]
図4(A)〜(C)は、図1の基板処理装置10を使った本発明の第2参考例による基板処理方法を示す。
本参考例では図4(A)に示すようにプラズマを酸化処理工程Aの始まりから窒化処理工程Bの終わりまで連続的に形成する。一方、本実施例では窒化処理工程Bにおける酸化膜の増膜を回避するため、図4(B)に示すように酸素ガスの供給時間tを酸化処理工程の期間よりも短く設定する。これにより、酸素ガスの供給工程は酸化処理工程の終了に先立って打ち切られ、処理容器11あるいはガス供給系に残留した酸素により、残りの酸化処理工程が実行される。
本参考例では、図4(C)に示す窒素ガスの導入時点においては酸化処理は終了しており、その結果、窒化処理の際に酸化膜が増膜することはない。
本参考例では、プラズマが酸化処理工程の始まりから窒化処理工程の終わりまで連続して形成されているため、図4(B)において酸素ガスの供給を遮断した後、残留酸素が酸化処理に消費され、残留酸素濃度は急速に低下する。このため、酸化処理工程の後、長い酸素パージ工程を設けなくとも窒化処理工程を開始することができ、基板処理のスループットを向上させることができる。
また、図4(D)に示すように、本参考例と原理を同じくするものとして、酸化処理工程Aの直後にプラズマも一度消し、再度Arプラズマのみにて着火を行い、後にN2ガスを導入し、窒化処理を行う方法もある。

[第1実施例]
図5は、本発明の第1実施例によるクラスタ型基板処理装置20の構成を示す。
図5を参照するに、クラスタ型基板処理装置20はカセットモジュール21を結合された真空搬送室21を有しており、前記真空搬送室21には図1の基板処理装置10と同一構成の基板処理室21B、21Dと、前処理室21Cとが結合されている。前記カセットモジュール21にロードされたシリコン基板は前記真空搬送室21中の搬送ロボット(図示せず)により前記基板処理室21Bに搬送され、前記基板処理室21Bにおいてプラズマラジカル酸化処理が行われ、前記シリコン基板表面に酸化膜が形成される。
このようにして酸化処理を終えたシリコン基板は前処理室21Cに搬送され、Arあるいは窒素雰囲気中、300〜600℃の温度で数分間保持されることにより、基板表面に吸着していた酸素分子が除去される。
このようにして前処理を施されたシリコン基板は真空搬送室21中を通って基板処理室21Dに搬送され、先に説明したのと同様な窒化処理が行われる。その際、前記基板処理室21Dでは雰囲気の切り換えがないため、基板が搬送されると直ちに窒化処理が開始され、基板処理全体のスループットを向上させることができる。また本実施例では被処理基板の吸着酸素分子を専用の前処理室21Cにおいて除去することで、除去効率が向上し、窒化処理の際の増膜を効果的に抑制することが可能になる。
なお、図5において、前記前処理室21CにおいてArプラズマ処理を行うことにより、基板前処理の時間を短縮することが可能である。また、このような前処理は、前記基板処理室21Dにおいて行うことも可能である。

[第2実施例]
図6は、本発明の第2実施例によるクラスタ型基板処理装置30の構成を示す。ただし図6中、先に説明した部分には同一の参照符号を付し、説明を省略する。
図6を参照するに、基板処理装置30においては基板処理室21Bにおいてプラズマラジカル酸化処理および窒化処理が行われる。
より具体的に説明すると、最初に被処理基板が前記カセットモジュール21Aから真空搬送室21を通って基板処理室21Bに供給され、先に説明したプラズマラジカル酸化処理が行われる。酸化処理を終えた被処理基板は前記真空搬送室21を通って前記前処理室21Cに搬送され、加熱処理あるいはArプラズマ処理により、吸着酸素分子が除去される。
前記被処理基板が前記前処理室21Cで処理されている間に前記基板処理室21Bでは雰囲気が、先に図3および図4で説明したように酸素雰囲気から窒素雰囲気へと切り換えられる。また、前記前処理基板が前記前処理室21Cにて処理されている間、処理室21Bにダミーウェハを導入し、前記ダミーウェハにプラズマ処理を施すことにより、処理室21Bの雰囲気を窒素雰囲気に切り換えることも可能である。また、同様の処理をダミーウェハ無しで行うことも可能である。
そこで前記前処理室21Cでの前処理が終了した被処理基板が前記処理室21Bに前記真空搬送室21を通って戻された時点においては、前記処理室21B中の雰囲気はすでに窒素雰囲気に切り替わっており、残留酸素分子のパージも終了している。そこで前記処理室21Cにおいてプラズマを点火することにより、前記被処理基板表面に形成された酸化膜を窒化することが可能になる。
このように、本実施例では専用の前処理室21C中における被処理基板の吸着酸素分子の除去工程を基板処理室21Bにおける雰囲気切り換え工程と平行して実行することが可能で、基板処理のスループットを向上させることが可能である。また、本実施例の基板処理装置30では、図1の基板処理装置10を一つ設けるだけでよく、従って基板処理装置30の製造費用を低減することが可能である。
なお、図6の構成は、外部の例えばバッチ式の酸化処理装置において形成された熱酸化膜を図1の構成の基板処理装置10において窒化処理する場合においても有用である。
すなわち、外部の酸化処理装置において熱酸化処理などの酸化処理を施されたシリコン基板は、大気中を搬送される際にかならず大気中の水分を吸着するが、このような水分を吸着したシリコン基板に対して図1のようなマイクロ波プラズマ処理装置において窒化処理を施すと、窒化処理の際の基板温度が低いため水分が十分に除去されず、水分中の酸素により基板の酸化が進行してしまう問題が生じる。
これに対し、図6の基板処理装置30では、酸化処理を施されたシリコン基板を前記カセットモジュール21Aから直接に、図中に破線で示すように前処理室21Cに搬送し、前記前処理室21CにおいてAr雰囲気中、300〜600℃程度の加熱処理もしくはプラズマ処理を行うことにより、吸着した水分子を基板表面から離脱させることが可能である。
このようにして前処理を行った被処理基板を前記基板処理室21Bに搬送することにより、酸化による増膜を生じることなく酸化膜を窒化することが可能になる。このような場合には、前記基板処理室21Bは窒化処理に専用されるため、雰囲気の切り換えは必要なく、従って基板処理室21B中の残留酸素による酸化が生じることはない。
なお、必要に応じて、前記前処理室21Cの機能を前記基板処理室21Bに統合することも可能である。
この場合には、基板処理室21B中に設けられた図1の基板処理装置10において基板保持台12中の基板温度制御機構12aを駆動し、Ar雰囲気中において所望の300〜600℃の温度に基板を加熱する。その際、必要に応じてプラズマを形成することができるのは勿論である。
以上、本発明を好ましい実施例について説明したが、本発明は上記の実施例に限定されるものではなく、特許請求の範囲に記載の要旨内において様々な変形・変更が可能である。
本発明の第1参考例において使われる基板処理装置の構成を示す図である。 図1の基板処理装置において、シリコン基板の酸化処理と窒化処理とを続いて実行した場合の、形成された酸窒化膜中における酸素原子と窒素原子の分布を示す図である。 (A)〜(E)は、本発明の第1参考例による基板処理方法を示す図である。 (A)〜(D)は、本発明の第2参考例による基板処理方法を示す図である。 本発明の第1実施例によるクラスタ型基板処理装置を使った基板処理方法を示す図である。 本発明の第2実施例によるクラスタ型基板処理装置を使った基板処理方法を示す図である。
符号の説明
10 基板処理装置
11 処理容器
11A,11B 排気ポート
12 試料保持台
13 カバープレート
14 シャワープレート
15 マイクロ波アンテナ
20 クラスタ型基板処理装置
21 真空搬送室
21A カセットモジュール
21B〜21D 処理室

Claims (11)

  1. シリコン基板表面を酸化処理することにより、酸化膜を形成する工程と、
    前記酸化膜を窒化処理することにより、酸窒化膜を形成する工程と、
    を含む基板処理方法であって、
    前記酸化処理工程の後、前記窒化処理工程の前に、前記シリコン基板表面から、酸素を排除する工程を含み、
    前記酸素を排除する工程は、加熱処理またはプラズマ処理により、前記酸化処理を行う処理室および前記窒化処理を行う処理室のいずれとも異なる処理室に前記シリコン基板を導入して実行され、
    前記酸素を排除する工程の後、前記シリコン基板は前記窒化処理を行う処理室に、真空搬送路を介して搬送されることを特徴とする基板処理方法。
  2. 前記酸化処理はバッチ処理により行われ、前記窒化処理は枚葉処理により行われることを特徴とする請求項1記載の基板処理方法。
  3. 前記酸化処理は、枚葉処理装置の第1の処理室で実行され、前記窒化処理は、枚葉処理装置の第2の処理室で実行され、前記酸素を排除する工程は、枚葉処理装置の第3の処理室で実行されることを特徴とする請求項1記載の基板処理方法。
  4. 前記窒化処理は、マイクロ波プラズマ処理により実行されることを特徴とする請求項1〜3のうち、いずれか一項記載の基板処理方法。
  5. 前記酸化処理および窒化処理は同一の処理容器中において、マイクロ波プラズマ処理により順次行われ、前記窒化処理工程は、前記酸化処理の終了後、前記同一の処理容器を1〜600秒間、連続して排気する工程の後で開始されることを特徴とする請求項1記載の基板処理方法。
  6. 前記連続排気工程の間、前記同一の処理容器中に窒素ガスを供給しながら実行されることを特徴とする請求項5記載の基板処理方法。
  7. 前記連続排気工程の間、前記同一の処理容器中に窒素ガスを繰り返し断続的に供給する工程を含むことを特徴とする請求項5〜6のうち、いずれか一項記載の基板処理方法。
  8. 前記酸化処理は第1のマイクロ波プラズマにより実行され、前記窒化処理は第2のマイクロ波プラズマにより実行され、前記酸化処理の終了後、前記第1のマイクロ波プラズマを停止し、前記窒化処理の際に前記第2のマイクロ波プラズマを点火することを特徴とする請求項5〜7のうち、いずれか一項記載の基板処理方法。
  9. 前記酸化処理および前記窒化処理は連続したプラズマ処理により、それぞれ酸素および窒素を供給することにより実行され、前記酸化処理の際には、酸化処理終了前に酸素の供給を遮断することを特徴とする請求項5記載の基板処理方法。
  10. 真空搬送路と、
    前記真空搬送路に結合した前処理室と、
    前記真空搬送路に結合した酸化処理室と、
    前記真空搬送路に結合したシリコン基板表面に窒化処理室と、
    よりなる枚葉式基板処理装置であって、
    前記枚葉式基板処理装置はシリコン基板を、前記真空搬送路を介して前記前処理室に搬送し、また前記シリコン基板を前記前処理室から前記真空搬送路を介して前記前処理室に搬送し、さらに前記シリコン基板を前記酸化処理室から前記真空搬送路を介して前記窒化処理室に搬送し、
    前記処理室は、加熱処理またはプラズマ処理により、被処理基板表面に吸着した酸素分子あるいは水分子を除去し、
    前記酸化処理室は、前記シリコン基板表面にプラズマラジカル酸化処理を行い、
    前記窒化処理室は、前記シリコン基板表面の酸化膜をプラズマ窒化することを特徴とする枚葉式基板処理装置。
  11. 前記酸化処理室と窒化処理室は同一の処理容器よりなり、前記窒化処理は、前記酸化処理の終了後、1〜600秒間前記処理容器をパージした後、開始されることを特徴とする請求項10記載の枚葉式基板処理装置。
JP2007120837A 2007-05-01 2007-05-01 基板処理方法および基板処理装置 Pending JP2007201507A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007120837A JP2007201507A (ja) 2007-05-01 2007-05-01 基板処理方法および基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007120837A JP2007201507A (ja) 2007-05-01 2007-05-01 基板処理方法および基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001385108A Division JP4048048B2 (ja) 2001-12-18 2001-12-18 基板処理方法

Publications (1)

Publication Number Publication Date
JP2007201507A true JP2007201507A (ja) 2007-08-09

Family

ID=38455690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007120837A Pending JP2007201507A (ja) 2007-05-01 2007-05-01 基板処理方法および基板処理装置

Country Status (1)

Country Link
JP (1) JP2007201507A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026187B2 (en) 2009-01-21 2011-09-27 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160720A (ja) * 1989-11-20 1991-07-10 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH0669198A (ja) * 1992-08-17 1994-03-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06349821A (ja) * 1993-06-03 1994-12-22 Ricoh Co Ltd 半導体装置とその製造方法
JPH1027795A (ja) * 1996-07-12 1998-01-27 Toshiba Corp 半導体装置の製造方法
JPH10163197A (ja) * 1996-12-05 1998-06-19 Sharp Corp 絶縁膜の形成方法
JP2000216154A (ja) * 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びp形半導体素子の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びp形半導体素子の製造方法
JP2001291866A (ja) * 2000-04-11 2001-10-19 Fuji Electric Co Ltd 半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160720A (ja) * 1989-11-20 1991-07-10 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH0669198A (ja) * 1992-08-17 1994-03-11 Oki Electric Ind Co Ltd 絶縁膜形成方法
JPH06349821A (ja) * 1993-06-03 1994-12-22 Ricoh Co Ltd 半導体装置とその製造方法
JPH1027795A (ja) * 1996-07-12 1998-01-27 Toshiba Corp 半導体装置の製造方法
JPH10163197A (ja) * 1996-12-05 1998-06-19 Sharp Corp 絶縁膜の形成方法
JP2000216154A (ja) * 1999-01-25 2000-08-04 Sony Corp 酸化膜の形成方法及びp形半導体素子の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びp形半導体素子の製造方法
JP2001291866A (ja) * 2000-04-11 2001-10-19 Fuji Electric Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8026187B2 (en) 2009-01-21 2011-09-27 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Similar Documents

Publication Publication Date Title
JP4926219B2 (ja) 電子デバイス材料の製造方法
US9012336B2 (en) Method for conformal treatment of dielectric films using inductively coupled plasma
CN108573866B (zh) 氧化膜去除方法和装置以及接触部形成方法和系统
KR100701714B1 (ko) 기판상으로의 절연막의 형성 방법, 반도체 장치의 제조 방법 및 기판 처리 장치
US7517751B2 (en) Substrate treating method
TWI450338B (zh) 場效電晶體之閘極介電質的製造方法
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP2003068731A (ja) 絶縁膜の形成方法および形成システム
WO2012018010A1 (ja) 基板処理方法および基板処理装置
KR101678266B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JPWO2008146805A1 (ja) プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、およびプラズマ処理装置
JP2004281824A (ja) 基板処理装置および基板処理方法
JP4048048B2 (ja) 基板処理方法
JP6161972B2 (ja) エッチング方法及び記録媒体
JP4966582B2 (ja) 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JP2007201507A (ja) 基板処理方法および基板処理装置
JP4523994B2 (ja) 電界効果トランジスタの製造方法
JP2007046105A (ja) レニウム系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法、およびコンピュータ読取可能な記憶媒体
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JP2009152303A (ja) 絶縁膜の形成方法
JP4523995B2 (ja) 電界効果トランジスタの製造方法
JP4088275B2 (ja) 絶縁膜の形成方法
JP2005235792A (ja) 基板処理方法
JP2009124177A (ja) high−K誘電膜上に金属ゲートを蒸着する方法及び、high−K誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100810