JP4966582B2 - 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム - Google Patents

基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム Download PDF

Info

Publication number
JP4966582B2
JP4966582B2 JP2006128564A JP2006128564A JP4966582B2 JP 4966582 B2 JP4966582 B2 JP 4966582B2 JP 2006128564 A JP2006128564 A JP 2006128564A JP 2006128564 A JP2006128564 A JP 2006128564A JP 4966582 B2 JP4966582 B2 JP 4966582B2
Authority
JP
Japan
Prior art keywords
processing
substrate
processed
chamber
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006128564A
Other languages
English (en)
Other versions
JP2007300027A (ja
Inventor
美輝 有賀
和良 山▲崎▼
真太郎 青山
晃司 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2006128564A priority Critical patent/JP4966582B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to PCT/JP2007/058955 priority patent/WO2007129579A1/ja
Priority to US12/088,940 priority patent/US7858509B2/en
Priority to CN2007800006453A priority patent/CN101326620B/zh
Priority to KR1020077030143A priority patent/KR100958265B1/ko
Priority to EP07742390A priority patent/EP1942521A4/en
Priority to TW096115378A priority patent/TW200807555A/zh
Publication of JP2007300027A publication Critical patent/JP2007300027A/ja
Application granted granted Critical
Publication of JP4966582B2 publication Critical patent/JP4966582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2

Description

本発明は一般に成膜技術に係り、特に、いわゆるhigh-K膜と呼ばれる高誘電体膜を使った半導体装置の製造方法に関する。
微細化技術の進歩に伴い、今日ではゲート長が０．１μmを切るような超微細化・超高速半導体装置の製造が可能になっている。
このような超微細化・超高速半導体装置では、ゲート長の縮小に伴い、ゲート酸化膜の膜厚もスケーリング則に従って減少させる必要があるが、ゲート長が０．１μmを切るような半導体装置では、ゲート酸化膜の膜厚も従来の熱酸化膜を使った場合、１〜２ｎｍ、あるいはそれ以下に設定する必要がある。しかし、このように非常に薄いゲート絶縁膜ではトンネル電流が増大し、その結果ゲートリーク電流が増大する問題を回避することができない。
このような事情で従来、比誘電率が熱酸化膜のものよりもはるかに大きく、このため実際の膜厚が大きくてもＳｉＯ2膜に換算した場合の膜厚が小さいＴａ2Ｏ5やＡｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2、さらにはＺｒＳｉＯ4あるいはＨｆＳｉＯ4のような高誘電体（いわゆるhigh-K誘電体）材料をゲート絶縁膜に対して適用することが提案されている。このような高誘電体材料を使うことにより、ゲート長が０．１μｍ以下と、非常に短い超高速半導体装置においても数ｎｍの物理的膜厚のゲート絶縁膜を使うことができ、トンネル効果によるゲートリーク電流を抑制することができる。一般に、このような高誘電体材料は、シリコン基板表面に形成された場合、多結晶構造となる。
シリコン基板表面に直接に高誘電体膜を形成した場合には、シリコン基板と高誘電体膜との間でＳｉ原子と金属原子の大規模な相互拡散が生じやすいため、高誘電体膜は、シリコン基板表面に、非常に薄い界面酸化膜を介して形成されるのが一般的である。一方、最近では、前記高誘電体膜の原料を選ぶことにより、シリコン基板表面に直接に高誘電体膜を形成する技術も提案されている。
ＷＯ０３／０４９１７３号国際公開公報
図１（Ａ）〜（Ｃ）は、上記界面酸化膜を介してシリコン基板１上にＨｆＳｉＯ４膜を形成する本発明の関連技術による工程を示す。
図１（Ａ）を参照するに、シリコン基板１の表面に希フッ酸（ＤＨＦ）処理が施され、自然酸化膜が除去されると同時に、露出された新鮮なシリコン表面が水素終端される。
次に図１（Ｂ）の工程において、このようにＤＨＦ処理されたシリコン基板１の表面に、典型的には４００〜５００℃の紫外光励起ラジカル酸化処理により、膜厚が約０．４ｎｍのシリコン酸化膜２が界面酸化膜として形成され、さらに図１（Ｃ）の工程において、かかる界面酸化膜２上に、ターシャリーブトキシハフニウム（ＨＴＢ）およびテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により、典型的には４８０℃の基板温度で、ＨｆＳｉＯ４膜３Ａが数ナノメートルの膜厚に形成される。
これに対し、図２（Ａ），（Ｂ）は、前記シリコン基板１上に直接にＨｆＳｉＯ４膜３Ｂを、ＴＤＥＡＨ（テトラキスジエチルアミドハフニウム）およびＴＤＭＡＳ（トリスジメチルアミドシラン）を原料としたＣＶＤ法により形成する別の関連技術による工程を示す。
図２（Ａ）を参照するに、シリコン基板１の表面が図１（Ａ）の工程と同様にＤＨＦ処理され、自然酸化膜が除去された後、図２（Ｂ）の工程で、ＴＤＥＡＨおよびＴＤＭＡＳを原料に、ＣＶＤ法を、典型的には６１０°Cの基板温度で実行することにより、前記シリコン基板２上にＨｆＳｉＯ４膜３Ｂが、数ナノメートルの膜厚に形成される。なお、前記ＤＥＥＡＨとＴＤＭＡＳを原料とするＨｆＳｉＯ４膜の成膜は、図１（Ｃ）のような界面酸化膜２上において行うと、形成されるＨｆＳｉＯ４膜の表面粗さが増大するため、図２（Ａ）のようなＤＨＦ処理を行ったシリコン基板１に対して直接に行われる。
このようにして形成されたＨｆＳｉＯ４膜３Ａは、リーク電流が少なく、超高速半導体装置のゲート絶縁膜として優れた性質を有している。
一方、このような工程で形成されたＨｆＳｉＯ4膜などの高誘電体膜を半導体装置のゲート絶縁膜に使うには、リーク電流特性などの電気特性をさらに向上させ、またゲート電極として堆積される金属膜からの金属元素の拡散を抑制するために、膜中に窒素原子を導入し、さらに熱処理を行うことが望ましい。
ところが本発明の発明者は、本発明の基礎となる研究において、窒化処理により窒素を導入されたＨｆＳｉＯＮ膜などの高誘電体膜を大気中に保持した場合、時間と共に膜中の窒素原子が脱離し、窒素濃度が低減する減少を見いだした。
そこで本発明は、上記の課題を解決した、新規で有用な半導体装置の製造方法を提供することを概括的課題とする。
本発明のより具体的な課題は、窒素を導入された高誘電体膜を熱処理する工程を含む半導体装置の製造方法において、前記高誘電体膜からの窒素原子の脱離を抑制することにある。
本発明は上記の課題を、
請求項１に記載したように、
高誘電体膜に窒素原子を導入する第１の処理位置と、前記高誘電体膜を熱処理する第２の処理位置とを備えた枚葉式基板処理装置において、複数の被処理基板を一枚ずつ、前記第1および第２の処理位置に順次搬送し、前記被処理基板上の高誘電体膜に対して前記窒素原子導入処理および前記熱処理を順次行う基板処理方法であって、
前記被処理基板は前記第1の処理位置での処理の後、前記第２の処理位置において、３０秒以内に処理を開始されることを特徴とする基板処理方法により、または
請求項２に記載したように、
前記第２の処理位置における処理時間は、前記第１の処理位置における処理時間よりも短いことを特徴とする請求項１記載の基板処理方法により、または
請求項３に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項１記載の基板処理方法により、または
請求項４に記載したように、
前記次の被処理基板は、前記第１および第２の処理位置に結合した真空基板搬送室において待機されられることを特徴とする請求項３記載の基板処理方法により、または
請求項５に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項１記載の基板処理方法により、または
請求項６に記載したように、
実行されるとき、汎用コンピュータにより枚様式基板処理装置を制御するソフトウェアを記録したコンピュータ可読記録媒体であって、前記枚様式基板処理装置は、高誘電体膜に窒素原子を導入する第１の処理位置と、前記高誘電体膜を熱処理する第２の処理位置とを備え、
前記ソフトウェアは、前記枚様式基板処理装置に、複数の被処理基板が一枚ずつ、前記第1および第２の処理位置に順次搬送され、前記被処理基板上の高誘電体膜に対して前記窒素原子導入処理および前記熱処理が順次行われるように基板処理を実行させ、
その際前記被処理基板は、前記第1の処理位置での処理の後、前記第２の処理位置において、３０秒以内に処理を開始されることを特徴とするコンピュータ可読記録媒体により、または
請求項７に記載したように、
前記第２の処理位置における処理時間は、前記第１の処理位置における処理時間よりも短いことを特徴とする請求項６記載のコンピュータ可読記録媒体により、または
請求項８に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項６記載のコンピュータ可読記録媒体により、または
請求項９に記載したように、
前記次の被処理基板は、前記第１および第２の処理位置に結合した真空基板搬送室において待機されられることを特徴とする請求項８記載のコンピュータ可読記録媒体により、または
請求項１０に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項６記載のコンピュータ可読記録媒体により、または
請求項１１に記載したように、
高誘電体膜に窒素原子を導入する第１の処理位置と、
前記高誘電体膜を熱処理する第２の処理位置と、
前記第１および第２の処理位置に結合した真空基板搬送室と、を有し、
複数の被処理基板を一枚ずつ、前記第1および第２の処理位置に順次搬送し、前記被処理基板上の高誘電体膜に対して前記第１の処理位置において前記窒素原子導入処理を行い、前記第２の処理位置において前記熱処理を行う枚葉式基板処理装置であって、
前記枚様式基板処理装置は、前記第２の処理位置における前記被処理基板の処理を、前記第1の処理位置での処理の後、３０秒以内に開始することを特徴とする枚様式基板処理装置により、または
請求項１２に記載したように、
前記第２の処理位置における処理時間は、前記第１の処理位置における処理時間よりも短いことを特徴とする請求項１１記載の枚様式基板処理装置により、または
請求項１３に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項１１記載の基板処理装置により、または
請求項１４に記載したように、
前記次の被処理基板は、前記第１および第２の処理位置に結合した真空搬送室において待機されられることを特徴とする請求項１３記載の基板処理装置により、または
請求項１５に記載したように、
前記枚葉基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項１１記載の基板処理装置により、または
請求項１６に記載したように、
第１の真空基板搬送室と、前記第１の真空基板搬送室に結合し被処理基板上に高誘電体膜を成膜する成膜処理室とを備えた第１の枚葉式基板処理装置と、
第２の真空基板搬送室と、前記第２の真空基板搬送室に結合し、高誘電体膜の窒化処理を行う第１の処理室と、前記第２の真空基板搬送室に結合し、高誘電体膜を熱処理する第２の処理室とを備えた第２の枚様式基板処理装置と、
よりなる基板処理システムにおいて、
前記第２の枚様式基板処理装置では、複数の被処理基板を一枚ずつ、前記第1，第２および第３の処理室に順次搬送し、前記被処理基板上の高誘電体膜に対して前記第１の処理室において前記窒素原子導入処理を行い、前記第２の処理室において前記熱処理を行い、前記第３の処理室において前記熱処理を行われた高誘電体膜上に金属膜を堆積し、
前記枚様式基板処理装置は、前記第２の処理室における前記被処理基板の処理を、前記第1の処理室での処理の後、３０秒以内に開始することを特徴とする基板処理システムにより、または
請求項１７に記載したように、
前記第１の枚様式基板処理装置において、前記第１の真空基板搬送室に結合し、一枚の被処理基板の処理に使われる処理室の数が、３を超えることがなく、
前記第２の枚様式基板処理装置において、前記第２の真空基板搬送室に結合し、一枚の被処理基板の処理に使われる処理室の数が、３を超えることがないことを特徴とする請求項１６記載の基板処理システムにより、解決する。
本発明によれば、高誘電体膜の窒化処理終了から熱処理開始までの時間を３０秒以内に抑制することにより、高誘電体膜からの窒素原子の脱離が抑制され、高誘電体膜の誘電率を窒素原子の導入によりさらに増大させることが可能となり、また窒素原子の導入により、高誘電体膜の電気特性が改善される。
さらに、本発明によれば、被処理基板上への高誘電体膜の形成から窒化処理および熱処理の後、金属膜の成膜までの工程を２台の枚様式基板処理装置を使って行い、その際に窒化処理から金属膜形成までを１台の枚様式基板処理装置により行うことにより、各枚様式基板処理装置の成膜室の数を略同じにすることが可能で、前記２台の枚様式基板処理装置よりなる基板処理システム全体の稼働率を向上させることが可能となる。
［原理］
本発明の発明者は、本発明の基礎となる研究において、図１（Ｃ）の工程で形成されたＨｆＳｉＯ4膜１３Ａをマイクロ波プラズマ処理により窒化し、さらにこのようにして窒化されたＨｆＳｉＯ4膜（ＨｆＳｉＯＮ膜と記す）を熱処理する実験を行っていたところ、熱処理後に膜中に含まれる窒素原子の割合が、ＨｆＳｉＯ4膜の窒化処理の後、熱処理の開始までの間の経過時間と共に減少することを見いだした。
図３（Ａ）〜図４（Ｅ）は、上記本発明の発明者による実験を説明する図である。
図３（Ａ）を参照するに、シリコン基板１１の表面に希フッ酸（ＤＨＦ）処理が施され、自然酸化膜が除去されると同時に、露出された新鮮なシリコン表面が水素終端される。
次に図３（Ｂ）の工程において、このようにＤＨＦ処理されたシリコン基板１１の表面に、典型的には４００〜５００℃の紫外光励起ラジカル酸化処理により、膜厚が約０．４ｎｍのシリコン酸化膜１２が、界面酸化膜として形成され、さらに図３（Ｃ）の工程において、かかる界面酸化膜上に、ターシャリーブトキシハフニウム（ＨＴＢ）およびテトラエトキシシラン(ＴＥＯＳ)を原料としたＣＶＤ法により、典型的には４８０℃の基板温度で、ＨｆＳｉＯ４膜１３Ａが数ナノメートル、例えば２〜４ｎｍの膜厚に形成される。
さらに図４（Ｄ）の工程において前記ＨｆＳｉＯ4膜１３Ａを、プラズマ励起された窒素ラジカルＮ*に、例えば４００℃の基板温度において暴露し、前記ＨｆＳｉＯ4膜１３Ａ中の酸素原子の一部を窒素原子により置換し、前記ＨｆＳｉＯ4膜１３ＡをＨｆＳｉＯＮ膜１３Ｎに変換する。先にも述べたように、「ＨｆＳｉＯＮ膜」の表記は、このようにして一部の酸素原子が窒素原子により置換され、その結果窒素を含むＨｆＳｉＯ4膜を表すものである。
さらに図４（Ｅ）の工程で、前記図４（Ｄ）の構造を、Ａｒあるいは窒素雰囲気中、例えば７００℃の温度で熱処理する。このような熱処理工程により、前記ＨｆＳｉＯＮ膜１３Ｎ中の欠陥が回復され、膜質が改善される。
図５は、本発明の発明者が上記研究において、前記ＨｆＳｉＯ4膜１３Ａの成膜に用いたＭＯＣＶＤ装置６０の構成を、図６（Ａ），（Ｂ）は、前記ＨｆＳｉＯ4膜１３Ａの窒化に用いたプラズマ窒化装置１００の構成を示す。
図５を参照するに、前記ＭＯＣＶＤ装置６０はポンプ６１により排気される処理容器６２を備え、前記処理容器６２中には被処理基板Ｗを保持する保持台６２Ａが設けられている。
また前記処理容器６２中には前記被処理基板Ｗに対向するようにシャワーヘッド６２Ｓが設けられ、前記シャワーヘッド６２Ｓには、酸素ガスを供給するライン６２ａが図示を省略したＭＦＣ（質量流量コントローラ）およびバルブＶ1を介して接続されている。
前記ＭＯＣＶＤ装置６０は、ターシャリブチルハフニウム（ＨＴＢ）など有機金属化合物原料を保持する容器６３Ｂを備えており、前記容器６３Ｂ中の有機金属化合物原料は、Ｈｅガスなどの圧送ガスにより、流体流量コントローラ６２ｄを経由して気化器６２ｅに供給され、前記気化器６２ｅでＡｒなどのキャリアガスの介助により気化された有機金属化合物原料ガスが、バルブＶ3を介してシャワーヘッド６２Ｓに供給される。
さらに前記ＭＯＣＶＤ装置６０には、ＴＥＯＳなどの有機シリコン化合物原料を保持する加熱容器６３Ａを備えており、前記加熱容器６３Ａで蒸発した前記有機シリコン化合物原料ガスが、ＭＦＣ６２ｂおよびバルブＶ2を介してシャワーヘッド６２Ｓに供給される。
前記シャワーヘッド６２Ｓ内において前記酸素ガス、有機シリコン化合物原料ガスおよび有機金属化合物原料ガスはそれぞれの経路を通り、前記シャワーヘッド６２Ｓのうち前記シリコン基板Ｗに対向する面に形成された開口部６２ｓより、前記処理容器６２内のプロセス空間に放出される。
そこで上記実験では、前記図３（Ｂ）の状態の、界面酸化膜１２が例えば０．４ｎｍの厚さに形成されたシリコン基板１１を前記処理容器６２中に導入し、前記基板保持台６２Ａ上に被処理基板Ｗとして保持し、例えば前記処理容器６２の内圧を４０Ｐａ、基板温度を４８０℃に設定し、前記シャワーヘッド６２ＳよりＨＴＢを０．２ＳＣＣＭの流量で、ＴＥＯＳを０．２ＳＣＣＭの流量で導入することにより、前記シリコン基板１１上に前記図３（Ｃ）の工程においてＨｆＳｉＯ４膜１３Ａを、２〜４ｎｍの膜厚に形成している。
図６（Ａ），（Ｂ）は、上記図４（Ｄ）の工程において前記図３（Ｃ）のＨｆＳｉＯ4膜を窒化し、ＨｆＳｉＯＮ膜に変換するのに使われる。マイクロ波プラズマ処理装置１００を示す。
図６（Ａ）を参照するに、マイクロ波プラズマ処理装置１００は複数の排気ポート１１１Ｄから排気される処理容器１１１を有し、前記処理容器１１１中には被処理基板１１２を保持する保持台１１３が形成されている。前記処理容器１１１の均一な排気を実現するため、前記保持台１１３の周囲にはリング状に空間１１１Ｃが形成されており、前記複数の排気ポート１１１Ｄを前記空間１１１Ｃに連通するように形成することにより、前記処理容器１１１を前記空間１１１Ｃおよび排気ポート１１１Ｄを介して均一に排気することができる。
前記処理容器１１１上には、前記保持台１１３上の被処理基板１１２に対応する位置に、前記処理容器１１１の外壁の一部として、低損失誘電体よりなるセラミックカバープレート１１７がシールリング１１６Ａを介して前記被処理基板１１２に対面するように形成されている。
前記カバープレート１１７は、前記処理容器１１１上に設けられたリング状部材１１４上に前記シールリング１１６Ａを介して着座しており、前記リング状部材１１４には、ガス供給ポート１１４Ａに連通した、前記リング状部材１１４に対応したリング形状のガス通路１１４Ｂが形成されている。さらに、前記リング状部材１１４中には、前記ガス通路１１４Ｂに連通する複数のガス導入口１１４Ｃが、前記被処理基板１１２に対して軸対称に形成されている。
そこで前記ガス供給ポート１１４Ａに供給されたＡｒ，ＫｒやＸｅおよびＨ2等のガスは、前記ガス通路１１４Ｂから前記導入口１１４Ｃに供給され、前記導入口１１４Ｃから前記処理容器１１１内部の前記カバープレート１１７直下の空間１１１Ａに放出される。
前記処理容器１１１上には、さらに前記カバープレート１１７上に、前記カバープレート１１７から４〜５ｍｍ離間して、図４（Ｂ）に示す放射面を有するラジアルラインスロットアンテナ１３０が設けられている。
前記ラジアルラインスロットアンテナ１３０は前記リング状部材１１４上にシールリング１１６Ｂを介して着座しており、外部のマイクロ波源（図示せず）に同軸導波管１２１を介して接続されている。前記ラジアルラインスロットアンテナ１３０は、前記マイクロ波源からのマイクロ波により、前記空間１１１Ａに放出されたプラズマガスを励起する。
前記ラジアルラインスロットアンテナ１３０は、前記同軸導波管１２１の外側導波管１２１Ａに接続された平坦なディスク状のアンテナ本体１２２と、前記アンテナ本体１２２の開口部に形成された、図６（Ｂ）に示す多数のスロット１１８ａおよびこれに直交する多数のスロット１１８ｂを形成された放射板１１８とよりなり、前記アンテナ本体１２２と前記放射板１１８との間には、厚さが一定の誘電体板よりなる遅波板１１９が挿入されている。また前記放射板１１８には、同軸導波管１２１を構成する中心導体１２１Ｂが接続されている。前記アンテナ本体１２２上には、冷媒通路１２０Ａを含む冷却ブロック１２０が設けられている。
かかる構成のラジアルラインスロットアンテナ１３０では、前記同軸導波管１２１から給電されたマイクロ波は、前記ディスク状のアンテナ本体１２２と放射板１１８との間を、半径方向に広がりながら進行するが、その際に前記遅波板１１９の作用により波長が圧縮される。そこで、このようにして半径方向に進行するマイクロ波の波長に対応して前記スロット１１８ａおよび１１８ｂを同心円状に、かつ相互に直交するように形成しておくことにより、円偏波を有する平面波を前記放射板１１８に実質的に垂直な方向に放射することができる。
かかるラジアルラインスロットアンテナ１３０を使うことにより、前記カバープレート１１７直下の空間１１１Ａに均一な高密度プラズマが形成される。このようにして形成された高密度プラズマは電子温度が低く、そのため被処理基板１１２にダメージが生じることがなく、また処理容器１１１の器壁のスパッタリングに起因する金属汚染が生じることもない。
さて、前記処理室８３では、前記ＨｆＳｉＯ４膜１３Ａが形成された図１（Ｃ）の状態のシリコン基板１１が、前記基板保持台１１３上に被処理基板１１２として、例えば２５０℃の温度で保持され、前記空間１１１に、窒素ガスをＡｒガスと同時に供給し、Ａｒのプラズマ励起により、窒素ラジカルＮ*を発生させる。このようにして形成された窒素ラジカルＮ*は、前記シリコン基板２１上のＨｆＳｉＯ4膜に作用してその酸素原子の一部を置換し、これをＨｆＳｉＯＮ膜に変換する。
図６（Ａ），（Ｂ）のマイクロ波プラズマ処理装置では、プラズマの電子温度が数エレクトロンボルトと低いため、このようなプラズマ処理を行っても、電荷がＨｆＳｉＯ４膜中に侵入することはない。
また図７は、本発明の発明者が上記研究において、前記図３（Ｂ）の工程でシリコン基板１１上に界面酸化膜１２を形成するのに使用した基板処理装置４０の概略的構成を示す。
図７を参照するに、前記基板処理装置４０は、ヒータ４２Ａを備えプロセス位置と基板搬入・搬出位置との間を上下動自在に設けられた基板保持台４２を収納し、前記基板保持台４２と共にプロセス空間４１Ｂを画成する処理容器４１を備えており、前記基板保持台４２は駆動機構４２Ｃにより回動される。なお、前記処理容器４１の内壁面は石英ガラスよりなる内部ライナ４１Ｇにより覆われており、これにより、露出金属面からの被処理基板の金属汚染を１×１０10原子／ｃｍ2以下のレベルに抑制している。
また前記基板保持台４２と駆動機構４２Ｃとの結合部には磁気シール４８が形成され、磁気シール４８は真空環境に保持される磁気シール室４２Ｂと大気環境中に形成される駆動機構４２Ｃとを分離している。磁気シール４８は液体であるため、前記基板保持台４２は回動自在に保持される。
図示の状態では、前記基板保持台４２はプロセス位置にあり、下側に被処理基板の搬入・搬出のための搬入・搬出室４１Ｃが形成されている。前記処理容器４１はゲートバルブ４７Ａを介して基板搬送ユニット４７に結合されており、前記基板保持台４２が搬入・搬出４１Ｃ中に下降した状態において、前記ゲートバルブ４７Ａを介して基板搬送ユニット２７から被処理基板Ｗが基板保持台４２上に搬送され、また処理済みの基板Ｗが基板保持台４２から基板搬送ユニット４７に搬送される。
図７の基板処理装置４０では、前記処理容器４１のゲートバルブ４７Ａに近い部分に排気口４１Ａが形成されており、前記排気口４１Ａにはバルブ４３ＡおよびＡＰＣ（自動圧力制御装置）４４Ｂを介してターボ分子ポンプ４３Ｂが結合されている。前記ターボ分子ポンプ４３Ｂには、さらにドライポンプおよびメカニカルブースターポンプを結合して構成したポンプ４４がバルブ４３Ｃを介して結合されており、前記ターボ分子ポンプ４３Ｂおよびドライポンプ４４を駆動することにより、前記プロセス空間４１Ｂの圧力を１．３３×１０-1〜１．３３×１０-4Ｐａ（１０-3〜１０-6Ｔｏｒｒ）まで減圧することが可能になる
一方、前記排気口４１Ａはバルブ４４ＡおよびＡＰＣ４４Ｂを介して直接にもポンプ４４に結合されており、前記バルブ４４Ａを開放することにより、前記プロセス空間は、前記ポンプ４４により１．３３Ｐａ〜１．３３ｋＰａ（０．０１〜１０Ｔｏｒｒ）の圧力まで減圧される。
前記処理容器４１には、被処理基板Ｗを隔てて前記排気口４１Ａと対向する側に酸素ガスおよびＴＤＥＡＨを、それぞれのラインから供給される処理ガス供給ノズル４１Ｄが設けられており、前記処理ガス供給ノズル４１Ｄに供給された酸素あるいはＴＤＥＡＨのガスは、前記プロセス空間４１Ｂ中を前記被処理基板Ｗの表面に沿って流れ、前記排気口４１Ａから排気される。
このように前記処理ガス供給ノズル４１Ｄから供給された処理ガス、特に酸素ガスを活性化し酸素ラジカルを生成させるため、図７の基板処理装置４０では前記処理容器４１上，前記処理ガス供給ノズル４１Ｄと被処理基板Ｗとの間の領域に対応して石英窓４５Ａを有する紫外光源４５が設けられる。ただし、本実験では、前記紫外光源４５は使われない。また前記処理容器４１には前記被処理基板Ｗに対して排気口４１Ａと対向する側にリモートプラズマ源４６が形成されている。ただし本実験では、前記リモートプラズマ源４６は使われない。
図７の基板処理装置４０では、さらに前記搬入・搬出室４１Ｃを窒素ガスによりパージするパージライン４１ｃが設けられ、さらに前記磁気シール室４２Ｂを窒素ガスによりパージするパージライン４２ｂおよびその排気ライン４２ｃが設けられている。
より詳細に説明すると、前記排気ライン４２ｃにはバルブ４９Ａを介してターボ分子ポンプ４９Ｂが結合され、前記ターボ分子ポンプ４９Ｂはバルブ４９Ｃを介してポンプ４４に結合されている。また、前記排気ライン４２ｃはポンプ４４とバルブ４９Ｄを介しても直接に結合されており、これにより磁気シール室４２Ｂを様々な圧力に保持することが可能になる。
前記搬入・搬出室４１Ｃはポンプ４４によりバルブ４４Ｃを介して排気され、あるいはターボ分子ポンプ４３Ｂによりバルブ４３Ｄを介して排気される。前記プロセス空間４１Ｂ中において汚染が生じるのを回避するために、前記搬入・搬出室４１Ｃはプロセス空間４１Ｂよりも低圧に維持され、また前記磁気シール室４２Ｂは差動排気されることで前記搬入・搬出室４１Ｃよりもさらに低圧に維持される。
また図４（Ｅ）の熱処理工程では、図示を省略した通常のランプ加熱型の熱処理装置を使い、Ａｒあるいは窒素雰囲気中、６００〜７００℃の基板温度で急速熱処理（ＲＴＰ）を行っている。
さて、図８は、前記図３（Ａ）〜図４（Ｅ）の工程で得られたＨｆＳｉＯＮ膜１３ＮにおけるＮ１Ｓ軌道のＸＰＳスペクトルを、前記図４（Ｄ）の工程から図４（Ｅ）の工程に移行するまでの時間を様々に変化させた場合について示す。なお図８には、前記図４（Ｅ）の工程を省略した場合が参考のため示してある（「without anneal」）。この場合には、前記図４（Ｄ）の窒化処理直後の膜中の窒素原子の状態が示されている。
図８を参照するに、図４（Ｅ）の熱処理工程を行うことで、膜中の不規則なサイトに導入されていた窒素原子が、束縛エネルギが約３９９ｅｖの正規のサイトに落ち着いて、束縛エネルギが約４０４．５ｅＶの位置に現れていたサブピークが消滅するのがわかるが、一方、前記図３（Ｃ）の工程から図４（Ｄ）の工程までの時間が増加するにつれて、ＸＰＳピークは低くなり、膜中の窒素原子が脱離しているのがわかる。
なお図８中、「hold in vacuum before anneal」は、図４（Ｄ）の窒化工程の後、図４（Ｅ）の熱処理工程までの間、図４（Ｄ）の構造を真空中に保持した場合を、また「hold in air before anneal」は、図４（Ｄ）の窒化工程の後、図４（Ｅ）の熱処理工程までの間、図４（Ｄ）の構造を大気中に保持した場合を示す。
図９は、前記図８のデータを元にした、前記ＨｆＳｉＯＮ膜１３Ｎ中の窒素濃度および酸素濃度と、前記図４（Ｄ）の工程から図４（Ｅ）の工程に至るまでの、大気中あるいは真空中における保持時間との関係を示す。ただし図９において膜中窒素濃度および酸素濃度は、窒化処理直後の状態を基準に規格化してある。図中、実線および○は、図４（Ｄ）の構造を真空環境中で保持した場合の膜中窒素濃度を、実線および□は、図４（Ｄ）の構造を大気中で保持した場合の膜中窒素濃度を、破線および○は、図４（Ｄ）の構造を大気中で保持した場合の膜中酸素濃度を、また破線および□は、図４（Ｄ）の構造を大気中で保持した場合の膜中酸素濃度を示す。
図９を参照するに、前記ＨｆＳｉＯＮ膜１３Ｎ中の窒素濃度は、真空中で保持した場合および大気中で保持した場合のいずれにおいても、保持時間と共に減少し、一方、前記ＨｆＳｉＯＮ膜１３Ｎ中の酸素濃度は、真空中で保持した場合および大気中で保持した場合のいずれにおいても、保持時間と共に増加するのがわかるが、これは、環境に含まれる酸素原子がＨｆＳｉＯＮ膜１３Ｎに侵入し、窒素原子を排除していることを示唆している。真空環境中であっても、通常の真空基板搬送室で使われる程度の真空度だと、実質的な量の酸素が環境中に存在することに注意すべきである。
このような現象は、環境中の酸素がＨｆＳｉＯＮ膜中に侵入した場合、Ｈｆ原子と結合を生じ、前記Ｈｆ原子と結合していた窒素原子が排除されるメカニズムによるものである可能性があるが、この場合、このような現象はＨｆＳｉＯＮ膜のみならず、high-K膜として使われる他の金属酸窒化膜や窒素含有金属シリケート膜、例えばＹＯＮ膜，ＬａＯＮ膜，ＹＳｉＯＮ膜，ＨｆＯＮ膜，ＺｒＳｉＯＮ膜，ＺｒＯＮ膜などにおいても生じるものと考えられる。
図９を再び参照するに、前記保持時間、すなわち前記図４（Ｄ）の工程終了から図４（Ｅ）の工程開始までの時間が真空中、３０秒以内であれば、実質的な窒素原子の脱離を抑制することができるのがわかる。
そこで、本発明は、前記図３（Ａ）〜図４（Ｅ）の成膜工程において、前記図４（Ｄ）の窒化処理工程の終了から図４（Ｅ）の熱処理工程の開始までの時間を、３０秒間以内に制御することにより、窒化処理されたＨｆＳｉＯＮなどの高誘電体膜からの窒素原子の脱離を抑制する。

［第1の実施形態］
図１０は、本発明の第1の実施形態において使われるクラスタ型基板処理システム２００の構成を示す。
図１０を参照するに、クラスタ型基板処理システム２００は、ロードロック室２００Ｌおよびこれに結合した真空基板搬送室２００Ａ，２００Ｂを含んでおり、前記真空搬送室２００Ａ，２００Ｂ中には、それぞれの基板搬送ロボットが設けられている。
また前記真空基板搬送室２００Ｂは前記ロードロック室２００Ｌに、真空基板搬送室２００Ｄを介して結合されており、前記真空基板搬送室２００Ａは前記真空基板搬送室２００Ｂに、真空基板搬送室２００Ｃを介して結合されている。
前記真空基板搬送室２００Ａには、前記図７の基板処理装置４０を収めた処理室２０１と、前記図５のＭＯＣＶＤ装置６０を収めた処理室２０２と、前記図６（Ａ），（Ｂ）のプラズマ処理装置１００を収めた処理室２０３と、図示しない熱処理装置を収めた処理室１０４とが結合されており、一方前記真空基板搬送室２００Ｂには、前記図４（Ｅ）の高誘電体膜１３Ｎ上に、ｐチャネルＭＯＳトランジスタのゲート電極を堆積するＰＶＤ装置を収めた第５の処理室２０５と、ｎチャネルＭＯＳトランジスタのゲート電極を堆積するＰＶＤ装置を収めた第６の処理室２０６が結合されている。
また、図１０の基板処理システム２００は、全体の動作を制御するために、汎用コンピュータよりなる制御装置２５０を有している。」
そこで、前記ロードロック室２００Ｌに導入された被処理基板は、前記処理室２０１〜２０４を順次経ることにより、前記図３（Ｂ）〜図４（Ｅ）の工程が実行され、さらに処理室２０５あるいは２０６に送られることにより、ゲート電極を構成する金属膜が、前記高誘電体膜１３Ｎ上に形成される。
本発明では前記制御装置２５０は、前記処理室２０３で処理された被処理基板に対する前記処理室２０４での処理が、前記処理室２０３での処理が終了後、３０秒以内に開始されるように、基板搬送を制御するようにプログラムされている。
図１１は、前記処理室２０４での熱処理の処理時間が前記処理室２０３での窒化処理よりも短くなるように、前記処理室２０４での熱処理のレシピが構成されている場合、あるいは、前記処理室２０４の熱処理の処理時間が前記処理室２０３での窒化処理よりも長くなるように、前記処理室２０３での窒化処理のレシピが構成されている場合において、前記制御装置２５０が実行する、前記基板処理システム２００の制御動作を示すフローチャートである。ただし図１１は、処理室２０３および２０４での処理に関係する部分のみを示している。
図１１を参照するに、この場合には、処理室２０４での処理時間が、処理室２０３での処理時間よりも短いため、ステップ１において処理室２０３での図４（Ｄ）の窒化処理を終えた被処理基板は、直ちにステップ２において処理室２０４に、真空基板搬送室２００Ａを介して搬送され、処理室２０４において図４（Ｅ）の熱処理が開始される。

［第２の実施形態］
これに対し、図１２は、前記処理室２０４での熱処理の処理時間が前記処理室２０３での窒化処理よりも長い場合に、前記処理装置２５０が実行する本発明の第２の実施形態による制御動作を示すフローチャートである。
図１２を参照するに、図１０のクラスタ型基板処理システム２００において被処理基板を一枚ずつ順次処理する際、一の被処理基板について前記図３（Ｃ）の工程が終了すると、この処理基板を処理室２０３に搬送して窒化処理を開始するに先立って、ステップ１１において、目下処理室２０４において熱処理されている先の被処理基板の残り処理時間ｔＡが、前記一の被処理基板の、前記処理室２０３における窒化処理時間ＴNよりも小であるか否かが判定される。このステップ１１の判定結果がNOである場合、前記一の被処理基板を直ちに前記処理室２０３に搬送して窒化処理を行うと、前記一の被処理基板は前記処理室２０３での窒化処理の後、前記処理室２０４における前記先の被処理基板の処理が終了するまで、前記処理室２０４での熱処理を待つ必要がある。その際、この待機期間が３０秒を超えると、先にも説明したように、前記処理室２０３での窒化処理により導入された窒素原子に脱離が生じるおそれがある。
そこで本実施形態においては、前記一の被処理基板を、前記処理室２０３の手前、例えば前記真空基板搬送室２００Ａ中において、あるいは前記処理室２０２の中において、前記先の被処理基板の前記処理室２０４での残り処理時間ｔAが、前記処理２０３における窒化処理時間ＴNよりも短くなるまで、待機させる（ステップ１２）。
一方、前記ステップ１１において、前記残り処理時間ｔAが窒化処理時間ＴNよりも小さいと判定されると、前記一の被処理基板を直ちに処理室２０３において窒化処理しても、処理室２０４の前で待機させる必要がないため、ステップ１３において前記一の被処理基板を、前記真空基板搬送室２００Ａを介して処理室１０３に搬送し、ステップ１４において前記図４（Ｄ）の窒化処理工程を開始する。
時間ＴN経過後、ステップ１５において前記窒化処理工程は終了し、前記一の被処理基板は直ちにステップ１６の工程において、前記真空基板搬送室２００Ａを介して処理室２０４に搬送される。前記ステップ１６の時点においては、前記先の被処理基板は、前記処理室２０４からすでに搬出されている。
さらにステップ１７において、前記図１４（Ｅ）の熱処理が開始され、時間ＴA経過後に、前記熱処理が終了する。
このように図１２の実施形態では、前記処理室２０４における熱処理工程の前に被処理基板に待機が生じるのが見込まれる場合、被処理基板を窒化処理が施された状態で待機させるのではなく、窒化処理の手前で待機させるため、窒化処理により高誘電体膜に導入された窒素原子が、待機期間に脱離する問題を回避することが可能になる。
なお、以上の説明では、図３（Ａ）〜４（Ｅ）に示したように、ＨｆＳｉＯＮ膜をＨＴＢとＴＥＯＳを原料としたＭＯＣＶＤ法により形成し、さらにこれを窒化処理および熱処理する場合について説明したが、本発明はかかる特定の成膜方法に限定されるものではなく、例えば図２（Ａ），（Ｂ）の工程で形成されたＨｆＳｉＯ4膜を窒化および熱処理する場合においても、本発明を適用することにより、窒化処理により形成されたＨｆＳｉＯＮ膜からの窒素原子の脱離を抑制することが可能である。
また本発明はＨｆＳｉＯＮ膜に限定されるものではなく、ＺｒＳｉＯＮ膜やＹＯＮ膜、ＮａＯＮ膜、ＹＳｉＯＮ膜、ＬａＳｉＯＮ膜、ＨｆＯＮ膜、ＺｒＳｉＯＮ膜、ＺｒＯＮ膜などにおいても、窒化処理で導入された窒素原子の脱離を抑制するのに有効である。

［第３の実施形態］
図１３は、本発明の第３の実施形態による基板処理装置３００の構成を示す。ただし図１３中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図１３を参照するに、本実施形態による基板処理装置３００は、二つの枚様式基板処理装置３００1，３００2より構成されており、前記基板処理装置３００1では、前記処理室２０１および２０２にそれぞれ対応する処理室３０１および３０２が、前記真空基板搬送室２００Ａに対応する真空基板搬送室３００Ａに結合して設けられている。また、前記真空基板搬送室３００Ａには前記ロードロック室２００Ｌに対応するロードロック室３００Ｌが、真空搬送室２００Ｄに対応する真空搬送室３００Ｄを介して結合されている。さらに図１３の例では、前記真空搬送室３００Ａに、別の処理室３０２Ａが、前記処理室３０２で形成された高誘電体膜の熱処理のために設けられている。前記処理室３０２Ａは省略することも可能である。
一方、前記前記基板処理装置３００2では、前記処理室２０３〜２０６にそれぞれ対応する処理室３０３お〜３０６が、前記真空基板搬送室２００Ｂに対応する真空基板搬送室３００Ｂに結合して設けられている。また、前記真空基板搬送室３００Ｂにはロードロック室３００Ｍが、真空搬送室３００Ｎを介して結合されている。先の実施形態と同様に、前記処理室３０５，３０６は、それぞれｐ型ＭＯＳトランジスタのゲート電極膜の形成およびｎ型ＭＯＳトランジスタのゲート電極膜の形成のために設けられており、従って、一枚の被処理基板を処理する場合には、いずれか一方のみが使われる。
ところでこのような基板処理装置３００の処理室３０１〜３０６は、いずれもメンテナンなどのため、１００％よりは小さい、例えば９０％の稼働率で稼働されている。そこで、先の図１０のように一連の逐次処理を行う５台の処理室、例えば処理室２０１〜２０５あるいは２０１〜２０４および２０６が直列に結合されている構成の基板処理装置では、個々の処理室の稼働率が９０％でも、全体の稼働率は５９％（０．９5＝０．５９）となり、基板処理装置全体の稼働率が低下してしまう。
これに対し、図１３の構成のように基板処理装置を二つの部分３００1および３００2に分割し、一つの真空基板搬送室に結合されて一連の逐次処理を行う処理室の数を減らした構成の基板処理装置では、前記基板処理装置３００1の稼働率が、前記処理室３０２Ａまで使う場合には、前記処理室３０１〜３０２Ａの直列結合に対応して７３％（０．９3＝０．７３）、また前記処理室３０２Ａを使わない場合には前記処理室３０１〜３０２の直列結合に対応して８１％（０．９2＝０．８１）となるのに対し、前記基板処理室３００2では、前記処理室３０３〜３０５あるいは３０３〜３０４，３０６の直列結合に対応して稼働率が７３％（０．９3＝０．７３）となり、全体の稼働率は、前記基板処理装置３００2の稼働率に等しい７３％の値となる。
すなわち、図１３の構成により、前記図３（Ａ）〜４（Ｅ）の工程を実行する基板処理装置の稼働率を向上させることが可能となる。
図１３の実施形態においても、前記基板処理装置３００1および３００2は、前記図１０の基板処理装置２００で使われる制御装置２５０と同様な制御装置３５０により制御される。

［第４の実施形態］
図１４は、前記制御装置２５０あるいは３５０の概略的構成を示す。以下では、制御装置２５０について説明するが、制御装置３５０も同様な構成を有している。
図１４を参照するに、前記制御装置２５０はシステムバス８５Ａを含み、前記システムバス８５ＡにはＣＰＵ８５Ｂ，メモリユニット８５Ｃ，グラフィックカード８５Ｄ，入出力装置８５Ｅ，インターフェースカード８５Ｆ，ハードディスクユニット８５Ｇ，ネットワークコントローラ８５Ｈなどが結合されており、前記制御装置２５０は前記クラスタ型基板処理装置２００を、前記インターフェースカード８５Ｆを介して制御する。
特に前記入出力装置８５Ｅは、制御プログラムコードを記録した磁気記録媒体あるいは光記録媒体を前記ＣＰＵ８５Ｂの制御下で読み込み、制御プログラムをメモリユニット８５Ｃあるいはハードディスクユニット８５Ｇ上に展開する。さらに、前記ＣＰＵは、このようにして展開された制御プログラムを順次実行し、前記インターフェースカードを介して基板処理装置２００を制御する。
また、前記制御プログラムは、ネットワーク８５Ｉからネットワークコントローラ８５Ｈ経由でダウンロードすることもできる。
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において、様々な変形・変更が可能である。
（Ａ）〜（Ｃ）は、本発明の関連技術による高誘電体膜の成膜工程を示す図である。 （Ａ），（Ｂ）は、本発明の他の関連技術による高誘電体膜の成膜工程を示す図である。 （Ａ）〜（Ｃ）は、本発明の基板処理工程を説明する図（その１）である。 （Ｄ）〜（Ｅ）は、本発明の基板処理工程を説明する図（その２）である。 本発明で使われるＭＯＣＶＤ装置の構成を示す図である。 （Ａ），（Ｂ）は、本発明で使われるマイクロ波プラズマ処理装置の構成を示す図である。 本発明で使われる酸化処理装置の構成を示す図である。 本発明の原理を説明する図である。 本発明の原理を説明する別の図である。 本発明の第１の実施形態で使われる基板処理装置の構成を示す図である。 図１０の基板処理装置を使った本発明の第1の実施形態による基板処理工程を示すフローチャートである。 図１０の基板処理装置を使った本発明の第２の実施形態による基板処理工程を示すフローチャートである。 本発明の第3の実施形態による基板処理装置の構成を示す図である。 本発明の第4の実施形態による制御装置の構成を示す図である。
符号の説明
１，１１ シリコン基板
２，１２ シリコン酸化膜
３Ａ，３Ｂ，１３Ａ ＨｆＳｉＯ４膜
１３Ｎ ＨｆＳｉＯＮ膜
４０，６０，１００，２００，３００，３００1，３００2 基板処理装置
４１ 処理容器
４１Ａ 排気口
４１Ｂ プロセス空間
４１Ｃ 基板搬入・搬出室
４１Ｇ 石英ライナ
４１ｃ，４２ｂ，４２ｃ パージライン
４１Ｄ ガスノズル
４２ 基板保持台
４２Ａ ヒータ
４２Ｂ 磁気シール槽
４２Ｃ 基板回転機構
４３Ａ，４３Ｃ，４３Ｄ，４４Ａ，４４Ｃ，４９Ａ，４９Ｃ，４９Ｄ バルブ
４３Ｂ，４９Ｂ ターボ分子ポンプ
４４ ドライポンプ
４５ 紫外光源
４５Ａ 光学窓
４６ リモートプラズマ源
４７ 基板搬送ユニット
４７Ａ ゲートバルブ
４８ 磁気シール
６１ 排気系
６２ 処理容器
６２Ａ 基板保持台
６２ａ 酸素ガスライン
６２ｂ，６２ｄ ＭＦＣ
６２ｃ 原料ガスライン
６２ｅ 気化器
６２Ｓ シャワーヘッド
６２ｓ 開口部
６３Ａ，６３Ｂ 原料容器
８５Ａ システムバス
８５Ｂ ＣＰＵ
８５Ｃ メモリ
８５Ｄ グラフィックカード
８５Ｅ Ｉ/Ｏユニット
８５Ｆ インターフェースカード
８５Ｇ ＨＤＤ
８５Ｈ ネットワークカード
８５Ｉ ネットワーク
１１１ 処理容器
１１１Ａ プロセス空間
１１１Ｃ 排気空間
１１１Ｄ 排気ポート
１１２ 被処理基板
１１３ 基板保持台
１１３Ａ 高周波電源
１１４ リング状部材
１１４Ａ プラズマガス供給ポート
１１４Ｂ プラズマガス通路
１１４Ｃ プラズマガス導入口
１１６Ａ，１１６Ｂ シールリング
１１７ カバープレート
１１８ 放射板
１１８ａ，１１８ｂ スロット
１１９ 遅相板
１２０ 冷却ブロック
１２０Ａ 冷媒通路
１２１，１２１Ａ，１２１Ｂ 同軸導波管
１２２ アンテナ本体
１２３，１２４Ａ 処理ガス通路
１３０ ラジアルラインスロットアンテナ
２００Ａ〜２００Ｄ，３００Ａ〜３００Ｄ 真空基板搬送室
２０１〜２０６，３０１〜３０４ 処理室
２００Ｌ，３００Ｌ，３００Ｍ ロードロック室
２５０，３５０ 制御装置

Claims (17)

  1. 高誘電体膜を窒化する第１の処理位置と、前記高誘電体膜を熱処理する第２の処理位置とを備えた枚葉式基板処理装置において、複数の被処理基板を一枚ずつ、前記第１および第２の処理位置に真空基板搬送室を介して順次搬送し、前記被処理基板上の高誘電体膜に対して前記窒化処理および前記熱処理を順次行う基板処理方法であって、
    前記被処理基板は前記第１の処理位置で前記窒化処理を所定の処理時間実行した後、前記第２の処理位置において、３０秒以内に前記熱処理を開始されることを特徴とする基板処理方法。
  2. 前記第２の処理位置における前記熱処理の処理時間は、前記第１の処理位置における前記所定の処理時間よりも短いことを特徴とする請求項１記載の基板処理方法。
  3. 前記枚葉式基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項１記載の基板処理方法。
  4. 前記次の被処理基板は、前記第１および第２の処理位置に結合した真空基板搬送室において待機されられることを特徴とする請求項３記載の基板処理方法。
  5. 前記枚葉式基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項１記載の基板処理方法。
  6. 実行されるとき、汎用コンピュータにより枚葉式基板処理装置を制御するソフトウェアを記録したコンピュータ可読記録媒体であって、前記枚葉式基板処理装置は、高誘電体膜を窒化する第１の処理位置と、前記高誘電体膜を熱処理する第２の処理位置とを備え、
    前記ソフトウェアは、前記枚葉式基板処理装置に、複数の被処理基板が一枚ずつ、前記第１および第２の処理位置に真空基板搬送室を介して順次搬送され、前記被処理基板上の高誘電体膜に対して前記窒化処理および前記熱処理が順次行われるように基板処理を実行させ、
    その際前記被処理基板は、前記第１の処理位置で前記窒化処理を所定の処理時間実行した後、前記第２の処理位置において、３０秒以内に処理を開始されることを特徴とするコンピュータ可読記録媒体。
  7. 前記第２の処理位置における前記熱処理の処理時間は、前記第１の処理位置における処理時間よりも短いことを特徴とする請求項６記載のコンピュータ可読記録媒体。
  8. 前記枚葉式基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項６記載のコンピュータ可読記録媒体。
  9. 前記次の被処理基板は、前記第１および第２の処理位置に結合した真空基板搬送室において待機されられることを特徴とする請求項８記載のコンピュータ可読記録媒体。
  10. 前記枚葉式基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項６記載のコンピュータ可読記録媒体。
  11. 高誘電体膜を窒化する第１の処理位置と、
    前記高誘電体膜を熱処理する第２の処理位置と、
    前記第１および第２の処理位置に結合した真空基板搬送室と、を有し、
    複数の被処理基板を一枚ずつ、前記第１および第２の処理位置に順次搬送し、前記被処理基板上の高誘電体膜に対して前記第１の処理位置において前記窒化処理を行い、前記第２の処理位置において前記熱処理を行う枚葉式基板処理装置であって、
    前記枚葉式基板処理装置は、前記第２の処理位置における前記被処理基板の熱処理を、前記第１の処理位置で前記窒化処理を所定の処理時間実行した３０秒以内に開始することを特徴とする枚葉式基板処理装置。
  12. 前記第２の処理位置における処理時間は、前記第１の処理位置における前記所定の処理時間よりも短いことを特徴とする請求項１１記載の枚葉式基板処理装置。
  13. 前記枚葉式基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置の手前で待機させることを特徴とする請求項１１記載の枚葉式基板処理装置。
  14. 前記次の被処理基板は、前記第１および第２の処理位置に結合した真空基板搬送室において待機されられることを特徴とする請求項１３記載の枚葉式基板処理装置。
  15. 前記基板処理装置は、先の被処理基板が前記第２の処理位置において処理されていて、かつ前記第２の処理位置における前記先の被処理基板の残り処理時間が、前記第１の処理位置における次の被処理基板の前記所定の処理時間に等しいか、より長い場合、前記次の被処理基板を、前記第１の処理位置において待機させることを特徴とする請求項１１記載の枚葉式基板処理装置。
  16. 第１の真空基板搬送室と、前記第１の真空基板搬送室に結合し被処理基板上に高誘電体膜を成膜する成膜処理室とを備えた第１の枚葉式基板処理装置と、
    第２の真空基板搬送室と、前記第２の真空基板搬送室に結合し、高誘電体膜の窒化処理を行う第１の処理室と、前記第２の真空基板搬送室に結合し、高誘電体膜を熱処理する第２の処理室と、前記第２の真空基板搬送室に結合し、金属膜を堆積する第３の処理室とを備えた第２の枚葉式基板処理装置と、
    よりなる基板処理システムにおいて、
    前記第２の枚葉式基板処理装置では、複数の被処理基板を一枚ずつ、前記第１，第２および第３の処理室に順次搬送し、前記被処理基板上の高誘電体膜に対して前記第１の処理室において前記窒化処理を行い、前記第２の処理室において前記熱処理を行い、前記第３の処理室において前記熱処理を行われた高誘電体膜上に金属膜を堆積し、
    前記第２の枚葉式基板処理装置は、前記第２の処理室における前記被処理基板の前記熱処理を、前記第１の処理室で前記窒化処理を所定の処理時間実行した後、３０秒以内に開始することを特徴とする基板処理システム。
  17. 前記第１の枚葉式基板処理装置において、前記第１の真空基板搬送室に結合し、一枚の被処理基板の処理に使われる処理室の数が、３を超えることがなく、
    前記第２の枚葉式基板処理装置において、前記第２の真空基板搬送室に結合し、一枚の被処理基板の処理に使われる処理室の数が、３を超えることがないことを特徴とする請求項１６記載の基板処理システム。

JP2006128564A 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム Expired - Fee Related JP4966582B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006128564A JP4966582B2 (ja) 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
US12/088,940 US7858509B2 (en) 2006-05-02 2007-04-25 High-dielectric film substrate processing method
CN2007800006453A CN101326620B (zh) 2006-05-02 2007-04-25 基板处理方法、基板处理装置和基板处理系统
KR1020077030143A KR100958265B1 (ko) 2006-05-02 2007-04-25 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템
PCT/JP2007/058955 WO2007129579A1 (ja) 2006-05-02 2007-04-25 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
EP07742390A EP1942521A4 (en) 2006-05-02 2007-04-25 SUBSTRATE PROCESSING METHOD, COMPUTER READABLE RECORDING MEDIUM, SUBSTRATE PROCESSING DEVICE AND SUBSTRATE PROCESSING SYSTEM
TW096115378A TW200807555A (en) 2006-05-02 2007-04-30 Method for processing substrate, computer-readable recording medium, substrate processing apparatus, and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006128564A JP4966582B2 (ja) 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム

Publications (2)

Publication Number Publication Date
JP2007300027A JP2007300027A (ja) 2007-11-15
JP4966582B2 true JP4966582B2 (ja) 2012-07-04

Family

ID=38667687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006128564A Expired - Fee Related JP4966582B2 (ja) 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム

Country Status (7)

Country Link
US (1) US7858509B2 (ja)
EP (1) EP1942521A4 (ja)
JP (1) JP4966582B2 (ja)
KR (1) KR100958265B1 (ja)
CN (1) CN101326620B (ja)
TW (1) TW200807555A (ja)
WO (1) WO2007129579A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156978B2 (ja) * 2007-12-17 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造装置および半導体装置の製造方法
EP2434291B1 (de) * 2010-09-23 2016-12-07 Hach Lange GmbH Verfahren zur automatisierten Bestimmung eines Analyts
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
TWI427180B (zh) * 2011-08-26 2014-02-21 Atomic Energy Council 三氧化二鋁薄膜製備方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641762B1 (ko) 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
CN1209796C (zh) * 2002-01-23 2005-07-06 旺宏电子股份有限公司 以软性含氮等离子体来形成超薄栅介电层的方法
US6555485B1 (en) * 2002-01-28 2003-04-29 United Microelectronics Corp. Method for fabricating a gate dielectric layer
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
JP2006040977A (ja) * 2004-07-22 2006-02-09 Univ Nagoya 絶縁膜を有した半導体装置の製造方法及び半導体装置。

Also Published As

Publication number Publication date
EP1942521A4 (en) 2012-02-01
JP2007300027A (ja) 2007-11-15
CN101326620A (zh) 2008-12-17
EP1942521A1 (en) 2008-07-09
KR20080025081A (ko) 2008-03-19
WO2007129579A1 (ja) 2007-11-15
KR100958265B1 (ko) 2010-05-19
TW200807555A (en) 2008-02-01
US20080254644A1 (en) 2008-10-16
US7858509B2 (en) 2010-12-28
CN101326620B (zh) 2010-06-09

Similar Documents

Publication Publication Date Title
JP4926219B2 (ja) 電子デバイス材料の製造方法
US7902018B2 (en) Fluorine plasma treatment of high-k gate stack for defect passivation
JP5595481B2 (ja) 選択的窒素化の方法
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JP2009177161A (ja) 絶縁膜の形成方法
CN110783188B (zh) 蚀刻方法和蚀刻装置
WO2012018010A1 (ja) 基板処理方法および基板処理装置
JP5881612B2 (ja) 半導体装置の製造方法および製造装置
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
JP2004281824A (ja) 基板処理装置および基板処理方法
US20220189777A1 (en) Film formation method and film formation apparatus
JP4966582B2 (ja) 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
WO2014208365A2 (ja) エッチング方法及び記録媒体
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP4048048B2 (ja) 基板処理方法
WO2022187299A1 (en) Treatments to improve device performance
JP4523994B2 (ja) 電界効果トランジスタの製造方法
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
US20210193468A1 (en) Treatments To Improve Device Performance
US20210057215A1 (en) Treatments to enhance material structures
TWI837538B (zh) 增強材料結構的處理
JP4523995B2 (ja) 電界効果トランジスタの製造方法
JP4088275B2 (ja) 絶縁膜の形成方法
JP2007201507A (ja) 基板処理方法および基板処理装置
JP2009124177A (ja) ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees