CN101326620B - 基板处理方法、基板处理装置和基板处理系统 - Google Patents

基板处理方法、基板处理装置和基板处理系统 Download PDF

Info

Publication number
CN101326620B
CN101326620B CN2007800006453A CN200780000645A CN101326620B CN 101326620 B CN101326620 B CN 101326620B CN 2007800006453 A CN2007800006453 A CN 2007800006453A CN 200780000645 A CN200780000645 A CN 200780000645A CN 101326620 B CN101326620 B CN 101326620B
Authority
CN
China
Prior art keywords
mentioned
substrate
processing
treatment
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800006453A
Other languages
English (en)
Other versions
CN101326620A (zh
Inventor
有贺美辉
山崎和良
青山真太郎
下村晃司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101326620A publication Critical patent/CN101326620A/zh
Application granted granted Critical
Publication of CN101326620B publication Critical patent/CN101326620B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种基板处理方法，在具有向高电介质膜中导入氮原子的第一处理位置和对上述高电介质膜进行热处理的第二处理位置的单片式基板处理装置中，将多个被处理基板按顺序逐个地向上述第一和第二处理位置搬送，对上述被处理基板上的高电介质膜按顺序进行上述氮原子的导入处理和上述热处理，将上述被处理基板在上述第一位置处理后，在上述第二处理位置在30秒以内开始对其处理。

Description

基板处理方法、基板处理装置和基板处理系统
技术领域
本发明一般涉及成膜技术，尤其涉及使用所谓的high-K(高介电率)膜的高电介质膜的半导体装置的制造方法。
背景技术
随着微细化技术的进步，现在已经能够制造出栅极(gate)长度小于0.1μm的超微细化、超高速半导体装置。
在这种超微细化、超高速半导体装置中，随着栅极长度的缩小，也有必要根据比例定律(scaling law)使栅极氧化膜的膜厚减少，在栅极长度小于0.1μm的半导体装置中，当使用现有的热氧化膜时，也必须将栅极氧化膜的膜厚设定在1～2nm或其以下。但是，在这种非常薄的绝缘膜中隧道电流增大，结果是不能回避栅极漏电流(Gate LeakageCurrents)增大的问题。
对于这种情况，现阶段提出有以下方法：对于栅极绝缘膜使用介电常数远大于热氧化膜的介电常数，因此实际膜厚即使很大在换算成SiO2膜之后膜厚也很小的Ta2O5、Al2O3、ZrO2、HfO2，甚至ZrSiO4或HfSiO4这样的高电介质(所谓的high-K电介质)材料。通过使用这种高电介质材料，即使在栅极长度在0.1μm以下的这种非常短的超高速半导体装置中，也能够使用数nm的物理膜厚的栅极绝缘膜，能够抑制因隧道效应而产生的栅极漏电流。一般地，当这种高电介质材料被形成在硅基板表面时，则成为多结晶结构。
当在硅基板表面直接形成高电介质膜时，在硅基板和高电介质膜之间因为容易发生Si原子和金属原子的大规模的相互扩散，所以高电介质膜一般在硅基板表面隔着非常薄的界面氧化膜而形成。另一方面，在最近，提出有通过选择上述高电介质膜的原料，在硅基板表面直接形成高电介质膜的技术。
图1A～图1C表示隔着上述界面氧化膜，在硅基板1上形成HfSiO4膜的本发明的关联技术的工序。
参照图1A，对硅基板1的表面实施稀氢氟酸(DHF)处理，从而除去自然氧化膜并且使露出的新硅表面成为氢终端。
接着，在图1B的工序中，在这样经DHF处理过的硅基板1的表面，进行典型的400～500℃的紫外光激励自由基氧化处理，于是，形成作为界面氧化膜的膜厚大约为0.4nm的硅氧化膜2，而且，在图1C的工序中，在界面氧化膜2上，利用以叔丁氧基铪(HTB)和四乙氧基硅烷(TEOS)为原料的CVD法，典型地在480℃的基板温度下，形成数nm膜厚的HfSiO4膜3A。
与此相对，图2A、2B表示在上述硅基板1上通过以TDEAH(四(二甲胺基)铪)和TDMAS(三(二甲胺基)硅烷)为原料的CVD法形成HfSiO4膜3B的其他关联技术的工序。
参照图2A，在硅基板1的表面进行与图1A的工序相同的DHF处理，从而除去自然氧化膜，之后，在图2B的工序中，以TDEAH和TDMAS为原料，典型地通过在610℃的基板温度下执行CVD法，在上述硅基板2上形成数nm膜厚的HfSiO4膜3B。另外，如果在图1C所示的界面氧化膜2上进行以DEEAH和TDMAS为原料的HfSiO4膜的成膜，所形成的HfSiO4膜的表面粗糙度则会增大，所以，对已进行过图2A所示那样的DHF处理的硅基板1直接进行成膜。
如此形成的HfSiO4膜3A，其漏电流少，作为超高速半导体装置的栅极绝缘膜具有优良的性能。
另一方面，如果将在以上工序中形成的HfSiO4膜等高电介质膜应用于半导体装置的栅极绝缘膜中，则能够进一步提高漏电流特性等的电特性，另外，作为栅极电极为了抑制来自沉积金属膜的金属元素的扩散，优选向膜中添加氮原子，并对其进一步进行热处理。
但是，本发明的发明人在成为本发明基础的研究中发现：当将通过氮化处理导入有氮的HfSiON膜等高电介质膜存放在大气中时，随着时间的经过膜中的氮原子会发生脱离现象，导致氮浓度减少。
发明内容
因此，本发明的总的目的在于：提供一种能够解决上述问题的新的有用的半导体装置的制造方法。
本发明更具体的目的在于：在包括对导入有氮的高电介质膜进行热处理工序的半导体装置的制造方法中，能够抑制氮原子从所述高电介质膜的脱离。
专利文献1：WO03/049173号国际公开公报
根据本发明的一个方面，提供一种基板处理方法，在具有向高电介质膜中导入氮原子的第一处理位置和对上述高电介质膜进行热处理的第二处理位置的单片式基板处理装置中，将多个被处理基板按顺序一片一片地向上述第一和第二处理位置搬送，对上述被处理基板上的高电介质膜按顺序进行上述氮原子的导入处理和上述热处理，其中，
在上述第一位置对上述被处理基板进行处理后，在上述第二处理位置在30秒以内开始对其进行处理。
根据本发明的另一方面，提供一种计算机可读存储介质，其记录有当被执行时利用通用计算机对单片式基板处理装置进行控制的软件，上述单片式基板处理装置具有向高电介质膜导入氮原子的第一处理位置和对上述高电介质膜进行热处理的第二处理位置，
上述软件使上述单片式基板处理装置以将多个被处理基板按顺序一片一片地向上述第一和第二处理位置搬送，对上述被处理基板上的高电介质膜按顺序进行上述氮原子的导入处理和上述热处理的方式执行基板处理，
在上述第一位置对上述被处理基板进行处理后，在上述第二处理位置在30秒以内开始对其进行处理。
根据本发明的又一方面，本发明提供一种单片式基板处理装置，其具有：
向高电介质膜中导入氮原子的第一处理位置；
对上述高电介质膜进行热处理的第二处理位置；和
与上述第一和第二处理位置结合的真空基板搬送室，
将多个被处理基板按顺序一片一片地向上述第一和第二处理位置搬送，在上述第一处理位置对上述被处理基板上的高电介质膜进行上述氮原子导入处理，在上述第二处理位置对其进行上述热处理，
上述单片式基板处理装置在上述第一处理位置完成处理之后，在30秒以内开始上述第二处理位置的上述被处理基板的处理。
进一步，根据本发明的又一方面，提供一种基板处理系统，其由第一单片式基板处理装置和第二单片式基板处理装置构成，其中，
上述第一单片式基板处理装置具有：第一真空基板搬送室，和与上述第一真空基板搬送室结合并在被处理基板上形成高电介质膜的成膜处理室，
上述第二单片式基板处理装置具有：第二真空基板搬送室，与上述第二真空基板搬送室结合并进行高电介质膜的氮化处理的第一处理室，和与上述第二真空基板搬送室结合并进行高电介质膜的氮化处理的第二处理室，
在上述第二单片式基板处理装置中，将多个被处理基板一片一片地向上述第一、第二和第三处理室按顺序搬送，在上述第一处理室对上述被处理基板上的高电介质膜进行上述氮原子导入处理，在上述第二处理室对其进行上述热处理，在上述第三处理室在已进行热处理的高电介质膜上堆积金属膜，
上述单片式基板处理装置在上述第一处理室的处理完成之后，在30秒以内开始上述第二处理室的上述被处理基板的处理。
根据本发明，通过将从高电介质膜的氮化处理结束到热处理开始的时间抑制在30秒以内，抑制氮原子从高电介质膜的脱离，通过氮原子的导入能够进一步使高电介质膜的介电常数增大，并且通过氮原子的导入，使高电介质膜的电特性得到改善。
而且，根据本发明，对于从对被处理基板的高电介质膜的形成，完成氮化处理和热处理后，到金属膜的成膜为止的工序，使用2台单片式基板处理装置来进行，在此，通过利用1台单片式基板处理装置进行从氮化处理到金属膜形成的工序，能够使各个单片式基板处理装置的成膜室的数目大概一样，能够使由上述2台单片式基板处理装置构成的基板处理系统全体的运转效率提高。
此外，本发明又一方面提供一种基板处理系统，其是在上述基板处理系统的基础上，
在上述第一单片式基板处理装置中，与上述第一真空基板搬送室结合并且在一个被处理基板的处理中使用的处理室的数目不超过3个，
在上述第二单片式基板处理装置中，与上述第二真空基板搬送室结合并且在一个被处理基板的处理中使用的处理室的数目不超过3个。
附图说明
图1A是表示采用本发明的关联技术的高电介质膜的成膜工序的图(之一)。
图1B是表示采用本发明的关联技术的高电介质膜的成膜工序的图(之二)。
图1C是表示采用本发明的关联技术的高电介质膜的成膜工序的图(之三)。
图2A是表示采用本发明的其它关联技术的高电介质膜的成膜工序的图(之一)。
图2B是表示采用本发明的其它关联技术的高电介质膜的成膜工序的图(之二)。
图3A是对本发明的基板处理工序进行说明的图(之一)。
图3B是对本发明的基板处理工序进行说明的图(之二)。
图3C是对本发明的基板处理工序进行说明的图(之三)。
图3D是对本发明的基板处理工序进行说明的图(之四)。
图3E是对本发明的基板处理工序进行说明的图(之五)。
图4是表示在本发明中使用的MOCVD装置的结构的图。
图5A是表示在本发明中使用的微波等离子体处理装置的结构的图(之一)。
图5B是表示在本发明中使用的微波等离子体处理装置的结构的图(之二)。
图6是表示在本发明中使用的氧化处理装置的结构的图。
图7是对本发明的原理进行说明的图。
图8是对本发明的原理进行说明的其它图。
图9是表示在本发明的第一实施方式中使用的基板处理装置的结构的图。
图10是表示使用图9的基板处理装置的本发明的第一实施方式的基板处理工序的流程图。
图11是表示使用图9的基板处理装置的本发明的第二实施方式的基板处理工序的流程图。
图12是表示本发明的第三实施方式的基板处理装置的结构的图。
图13是表示本发明的第四实施方式的控制装置的结构的图。
具体实施方式
本发明的发明人在成为本发明的基础的研究中，利用微波等离子体处理将在图1C的工序中形成的HfSiO4膜13A氮化，而且在对这样氮化过的HfSiO4膜(标记为HfSiON膜)进行热处理的实验过程中发现：热处理后包含在膜中的氮原子的比例，在从HfSiO4膜的氮化处理后到开始热处理为止期间，随着时间的经过而减少。
图3A～图3E是对上述本发明的发明人的实验进行说明的图。
参照图3A，在硅基板11的表面实施稀氢氟酸(DHF)处理，在除去自然氧化膜的同时，使露出的新的硅表面成为氢终端。
接着，在图3B的工序中，在这样经过DHF处理的硅基板11的表面上，典型地进行400～500℃的紫外光激励自由基氧化处理，于是形成作为界面氧化膜的膜厚大约为0.4nm的硅氧化膜12，而且，在图3C的工序中，在界面氧化膜上，利用以叔丁氧基铪(HTB)和四乙氧基硅烷(TEOS)为原料的CVD法，典型地在480℃的基板温度下，形成数nm(例如2～4nm)膜厚的HfSiO4膜13A。
进一步，在图3D的工序中，例如在400℃的基板温度下，将上述HfSiO4膜13A暴露在等离子体激发过的氮自由基N*中，利用氮原子将上述HfSiO4膜13A中的氧原子的一部分置换，将上述HfSiO4膜13A变换成HfSiON膜13N。如先前所述，利用氮原子将一部分氧原子置换，其结果是“HfSiON膜”的标记表示的是包含氮的HfSiO4膜。
进一步，在图3E的工序中，在Ar或者氮氛围中，在700℃的温度下，对上述图3D所示的结构进行热处理。通过该热处理工序，恢复上述HfSiON膜13N中的缺陷，从而改善膜质。
图4是表示本发明的发明人在上述研究中，在上述HfSiO4膜13A的成膜中使用的MOCVD装置60的结构，图5A、5B表示在上述HfSiO4膜13A的氮化过程中使用的等离子体氮化装置100的结构。
参照图4，上述MOCVD装置60具有利用泵61进行排气的处理容器62，在上述处理容器62中，设置有用于保持被处理基板W的保持台62A。
并且，在上述处理容器62中以与被处理基板W相面对的方式设置有喷头62S，用于供给氧气的通路62a通过未图示出的MFC(质量流量控制器)和闸阀V1连接在上述喷头62S上。
上述MOCVD装置60具有用于保持叔丁氧基铪(HTB)等有机金属化合物原料的容器63B，上述容器63B中的有机金属化合物原料通过He气体等压送气体经由流体流量控制器62d而被供给至气化器62e，在上述气化器62e中利用Ar等载体气体的介质作用通过闸阀V3将气化的有机金属化合物原料气体供给至喷头62S。
进一步，在上述MOCVD装置60中，具有用于保持TEOS等有机硅化合物原料的加热容器63A，在上述加热容器63A中蒸发的上述有机硅化合物原料气体通过MFC62b和闸阀V2被供向喷头62S。
在上述喷头62S内，上述氧气、有机硅化合物原料气体和有机金属化合物原料气体分别通过各自的通路，从上述喷头62S中的与硅基板W相面对的面上所形成的开口部62s，放出到上述处理容器62内的处理空间。
因此，在上述实验中，将上述图3B状态的其界面氧化膜12例如被形成为0.4nm厚度的硅基板11导入到上述处理容器62中，作为被处理基板W而被保持在上述基板保持台62A上，例如将上述处理容器62内的压力设定为40Pa，将基板温度设定为480℃，利用上述喷头62S将HTB以0.2SCCM的流量，将TEOS以0.2SCCM的流量导入，于是，在上述硅基板11上，在上述图3C的工序中形成2～4nm膜厚的HfSiO4膜13A。
图5A、5B表示的是用于在上述图3D的工序中将上述图3C中的HfSiO4膜氮化，从而使其变换为HfSiON膜的微波等离子体处理装置100。
参照图5A，微波等离子体处理装置100具有多个从排气端口111D进行排气的处理容器111，在上述处理容器111中形成有用于保持被处理基板112的保持台113。为了对上述处理容器111实现均匀排气，而在上述保持台113的周围形成有环状的空间111C，并且形成为使上述多个排气口111D与上述空间111C连通，由此，能够通过上述空间111C和排气口111D对上述处理容器111均匀地进行排气。
在上述处理容器111上，在与上述保持台113上的被处理基板112对应的位置上，以隔着密封环116A与上述被处理基板112相面对的方式形成有由低损失电解质构成的陶瓷盖板117，并将其用作上述处理容器111的外壁。
上述盖板117隔着上述密封环116A被安装于在上述处理容器111上所设置的环状部件114上，在上述环状部件114上形成有与气体供给口114A连通并且与上述环状部件114对应的环状气体通路114B。而且，在上述环状部件114中，与上述气体通路114B连通的多个气体导入口114C以相对于上述被处理基板112呈轴对称的方式形成。
因此，供向气体供给口114A的Ar、Kr、Xe和H2等气体，从上述气体通路114B被供向上述导入口114C，从上述导入口114C被放出到上述处理容器111内部的上述盖板117正下面的空间111A中。
在上述处理容器111上，进一步在上述盖板117上设置有与上述盖板117相距4～5mm，并且如图4(B)所示的具有放射面的径向线缝隙天线130。
上述径向线缝隙天线130隔着密封环116B被设置在上述环状部件114上，经由同轴波导管121与外部的微波源(未图示)连接。上述径向线缝隙天线130通过来自上述微波源的微波，来激发被放出到上述空间111A中的等离子体气体。
上述径向线缝隙天线130由与上述同轴波导管121的外侧波导管121A连接的平坦的盘状天线本体122、以及在上述天线本体122的开口部形成的并形成有图5B所示的多个槽118a和与其正交的多个槽118b的放射板118所构成，在上述天线本体122和上述放射板118之间插入有由厚度一定的电解质板构成的延迟波板119。并且在上述放射板118上连接有构成同轴波导管121的中心导体121B。在上述天线本体122上设置有包含制冷剂通路120A的块部120。
在所述结构的径向线缝隙天线130中，从上述同轴波导管121被供电的微波在上述盘状的天线本体122和放射板118之间，朝半径方向一边扩展一边前进，这时，通过延迟波板119的作用将波长压缩。因此，通过这样与朝半径方向前进的微波的波长对应而使上述槽118a和118b形成为同心圆状并且互相正交，由此能够使具有圆偏波的平面波朝与上述放射板118实质上垂直的方向放射。
通过使用径向线缝隙天线130，在上述盖板117正下方的空间111A中形成均匀的高密度等离子体。这样形成的高密度等离子体的电阻温度低，因此不会对被处理基板112产生损伤，并且处理容器111的器壁的起因于溅射(sputtering)的金属污染也不会发生。
接着，在上述处理室83中，形成有上述HfSiO4膜13A的图1C状态的硅基板11，作为被处理基板112例如在250℃的温度下被保持在上述基板保持台113上，同时向上述空间111中供给氮气和Ar气体，通过Ar的等离子体激发，产生氮自由基N*。这样形成的氮自由基N*对上述硅基板21上的HfSiO4膜进行作用，置换其氧原子的一部分，将其变换成HfSiON膜。
在图5A、5B的微波等离子体处理装置中，因为等离子体的电子温度为数电子伏特，很低，因此即使进行这样的等离子体处理，电荷也不会浸入到HfSiO4膜中。
另外，图6表示本发明的发明人在上述研究中，在上述图3B的工序中为了在硅基板11上形成界面氧化膜12而使用的氧化处理装置40的简要结构。
参照图6，上述基板处理装置40具有处理容器41，该处理容器41收纳有具有加热器42A并且能够在处理位置和基板搬入/搬出位置之间上下自由动作的基板保持台42，并且与上述基板保持台42一起构成处理空间41B，上述基板保持台42通过驱动机构42C转动。并且，上述处理容器41的内壁面通过由石英玻璃构成的内部覆盖层(liner)41G所覆盖，于是，将来自露出金属面的被处理基板的金属污染抑制在1×1010原子/cm2以下级别的程度。
另外，在上述基板保持台42和驱动机构42C的结合部形成有磁封48，磁封48将保持在真空环境中的磁封室42B和形成在大气环境中的驱动机构42C分离。因为磁封48是液体，所以上述基板保持台42以能够自由转动的方式被保持。
在图示的状态中，上述基板保持台42处于处理位置，在下侧形成有用于被处理基板的搬入/搬出的搬入/搬出室41C。上述处理容器41隔着门阀47A与基板搬送单元47结合，当上述基板保持台42在搬入/搬出室41C中处于下降状态时，通过门阀47A从基板搬送单元27将被处理基板W搬送到基板保持台42上，或者将处理完的基板W从基板保持台42搬送到基板搬送单元47。
在图6的基板处理装置40中，在上述处理容器41的门阀47A附近部分形成有排气口41A，在上述排气口41A上通过闸阀43A和APC(自动压力控制装置)44B结合有涡轮分子泵43B。在上述涡轮分子泵43B上，进一步经由闸阀43C结合有通过结合干式泵和机械增压泵而构成的泵44，通过驱动上述涡轮分子泵43B和干式泵44，能够将上述处理空间41B的压力减压到1.33×10-1～1.33×10-4Pa(10-3～10-6Torr)。
另一方面，上述排气口41A隔着泵44A和APC44B直接与泵44结合，通过打开上述泵44A，利用上述泵44将上述处理空间减压到1.33Pa～1 .33kPa(0.01～10Torr)的压力。
在上述处理容器41中，隔着被处理基板W在与上述排气口41A面对的一侧设置有用于从各自的流路供给氧气和TDEAH的处理气体供给喷嘴41D，供给到上述处理气体喷嘴41D中的氧气或TDEAH气在上述处理空间41B中沿着上述被处理基板W的表面流动，从上述排气口41A排出。
为了使所述的从上述处理气体供给喷嘴41D供给的处理气体、尤其是氧气活性化而生成氧自由基，在图6的基板处理装置40中在上述处理容器41上，与上述处理气体供给喷嘴41D和被处理基板W之间的区域对应而设置有具有石英窗口45A的紫外光源45。但是，在本实验中，不使用上述紫外光源45。另外，在上述处理容器41中，对于上述被处理基板W，在与排气口41A相对的一侧形成有远程(remote)等离子体源46。但是，在本实验中，不使用上述远程等离子体源46。
在图6的基板处理装置40中，还设置有利用氮气对上述搬入/搬出室41C进行吹扫(清洗)的吹扫通路41c，还设置有利用氮气对上述磁封室42B进行吹扫(清洗)的吹扫通路42b及其排气通路42c。
更加详细地进行说明，上述排气通路42c经由闸阀49A与涡轮分子泵49B结合，上述涡轮分子泵49B经由闸阀49C与泵44结合。另外，上述排气通路42c经由闸阀49D与泵44直接结合，于是，能够将磁封室42B保持在各种压力下。
上述搬入/搬出室41C利用泵44通过闸阀44C而被排气，或者利用涡轮分子泵43B通过闸阀43D而被排气。在上述处理空间41B中，为了避免发生污染，上述搬入/搬出室41C被维持在比处理空间41B更低的低压，并且上述磁封室42B通过差动排气被维持在比上述搬入/搬出室41C更低的低压。
另外，在图3E的热处理工序中，使用省略图示的通常的灯加热型的热处理装置，在Ar或者氮气氛围中，以600～700℃的基板温度进行急速热处理(RTP)。
然后，图7表示在使从上述图3D的工序转移到图3E的工序的时间进行各种变化时的在上述图3A～4E的工序中得到的HfSiON膜13N的N1S轨道的XPS光谱。并且，为了作为参考，图7表示有将上述图3E的工序省略时的情况(“without anneal(无退火)”)。在这种情况下，表示出上述图3D的氮化处理之后的膜中的氮原子的状态。
参照图7，通过进行图3E的热处理工程而导入到膜中的不规则位置中的氮原子稳定在束缚能量(binding energy：结合能)约为399ev的标准位置，得知出现在束缚能量约为404.5eV位置的亚峰(sub peak)消失，另一方面，得知随着从上述图3C的工序到图3D的工序的时间逐渐增加，XPS峰值变低，膜中的氮原子脱离。
另外，在图7中，“hold in vacuum before anneal(退火前保持在真空中)”表示从图3D的氮化工序之后到图3E的热处理工序之间将图3D的结构保持在真空中的情况，另外，“hold in air before anneal(退火前保持在大气中)”表示从图3D的氮化工序之后到图3E的热处理工序之间将图3D的结构保持在大气中的情况。
图8表示以上述图8的数据为基础，上述HfSiON膜13N中的氮浓度和氧浓度与从上述图3D的工序到图3E的工序为止的大气中或真空中的保持时间的关系。但是，在图8中，膜中的氮浓度和氧浓度以在氮处理之后的状态为基准而标准化。在图中，实线和○表示将图3D的结构在真空环境中保持时的膜中的氮浓度，实线和□表示将图3D的结构在大气中保持时的膜中的氮浓度，虚线和○表示将图3D的结构在大气环境中保持时的膜中的氧浓度，另外，虚线和□表示将图3D的结构在大气中保持时的膜中的氧浓度。
参照图8发现：上述HfSiON膜13N中的氮浓度，在真空中保持和大气中保持的任意一个情况下，随着保持时间而减少，另一方面，上述HfSiON膜13N中的氧浓度，在真空中保持和大气中保持的任意一个情况下，随着保持时间而增加，这种现象意味包含在环境中的氧原子浸入到HfSiON膜13N中，并排除氮原子。应该注意，即使在真空环境中，如果是在通常的真空基板搬送室使用程度的真空度，实质上在环境中存在有氧。
这种现象可能是因为当环境中的氧侵入到HfSiON膜中时，发生与Hf原子结合，从而将与上述Hf原子结合的氮原子排除，这时，这种现象被认为不光在HfSiON膜中，在作为high-K膜而被使用的其它金属氧氮化膜，或者含有氮的金属硅酸盐(silicate)膜，例如YON膜、LaON膜、YSiON膜、HfON膜、ZrSiON膜、ZrON膜等中也会发生。
再次参照图8，发现：如果上述保持时间，即从上述图3D的工序结束到图3E的工序开始之间的时间在真空中30秒以内，则能够抑制实质的氮原子的脱离。
因此，本发明在上述图3A～图3E的成膜工序中，通过将从上述图3D的氮化处理工序的结束到图3E的热处理工序的开始为止的时间抑制在30秒以内，来抑制氮原子从氮化处理过的HfSiON等高电介质膜的脱离。
(第一实施方式)
图9表示在本发明的第一实施方式中使用的组型(cluster type)基板处理装置200的结构。
参照图9，组型基板处理装置200具有负载锁定室200L以及与它结合的真空基板搬送室200A、200B，在上述真空基板搬送室200A、200B中分别设置有基板搬送机械装置。
另外，上述真空基板搬送室200B经由上述真空基板搬送室200D与上述负载锁定室200L结合，上述真空基板搬送室200A经由真空基板搬送室200C与上述真空基板搬送室200B结合。
在上述真空基板搬送室200A上结合有：收纳有上述图6的基板处理装置40的处理室201、收纳有上述图4的MOCVD装置60的处理室202、收纳有上述图5A、5B的等离子体处理装置100的处理室203、和收纳有未图示的热处理装置的处理室104，另一方面，在上述真空基板搬送室200B上结合有：收纳有在上述图4(E)的高电介质膜13N上堆积p沟道(channel)MOS晶体管的栅电极用的PVD装置的第五处理室205、和收纳有堆积n沟道(channel)MOS晶体管的栅电极用的PVD装置的第六处理室206。
另外，图9的基板处理系统200具有用于控制全体动作的由通用计算机构成的控制装置250。
因此，通过使导入到上述负载锁定室200L中的被处理基板按顺序经过上述处理室201～204，执行上述图3B～图3E的工序，进一步通过将该基板送入处理室205或206，而在上述高电介质膜13N上形成构成栅电极的金属膜。
在本发明中，按照以下方式进行编程，即，使上述控制装置250进行控制，使得相对于在上述处理室203中处理过的被处理基板的在上述处理室204中的处理，是在上述处理室203的处理结束后的30秒以内开始的。
图10表示，当以使在上述热处理室204中的处理时间比在上述处理室203中的氮化处理短的方式构成在上述处理室204中的热处理的处理方案(recipe)时，或者当以使在上述热处理室204中的处理时间比在上述处理室203中的氮化处理长的方式构成在上述处理室203中的氮化处理的处理方案(recipe)时，上述控制装置250所执行的上述基板处理系统200的控制动作的流程图。其中，图10仅仅表示与在处理室203和204中的处理相关的部分。
参照图11，这时，因为在处理室204的处理时间比在处理室203的处理时间短，在步骤1中完成在处理室203中的图3D的氮化处理的被处理基板，立刻在步骤2通过真空基板搬送室200A被搬送到处理室204，在处理室204中开始图3E的热处理。
(第二实施方式)
与此相对，图11是表示当在上述热处理室204中的处理时间比在上述处理室203中的氮化处理长时，上述控制装置250所执行的本发明的第二实施方式的控制动作的流程图。
参照图11，当在图9的组型基板处理系统200中一个一个地对被处理基板进行处理时，针对一个被处理基板，若上述图3C的工序结束，则在将该处理基板搬送到处理室203开始氮化处理之前，在步骤11中，对在当前的处理室204中正在接受热处理的在先被处理基板的剩余时间tA是否比上述一个被处理基板在上述处理室203中的氮化处理时间TN短进行判断。当该步骤11的判定结果是NO时，立刻将上述一个被处理基板搬送到上述处理室203进行氮化处理，上述一个被处理基板在上述处理室203中的氮化处理结束之后，到上述处理室204中的上述在先被处理基板的处理结束为止，必须等待在上述处理室204的热处理。这时，如果待机期间超过30秒，则如先前所述，在通过上述处理室203中的氮化处理所导入的氮原子中可能会发生脱离的现象。
因此，在本实施方式中，例如在上述真空基板搬送室200A中，或者在上述处理室202中，直到上述在先被处理基板在上述处理室204的剩余处理时间tA变得比上述处理室203中的氮化处理时间TN短为止，使上述一个被处理基板在上述处理室203前面待机(步骤12)。
另一方面，在上述步骤11中，当判定上述剩余时间tA比氮化处理时间TN小时，因为即使立刻对上述一个被处理基板在处理室203中进行氮化处理，也不需要使它在处理室204的前面待机，所以在步骤13中，通过上述真空基板搬送室200A将上述一个被处理基板搬送到处理室103，在步骤14中开始上述图3D的氮化处理工序。
经过时间TN后，在步骤15中结束上述氮化处理工序，立刻在步骤16中，通过上述真空基板搬送室200A将上述一个被处理基板搬送到处理室204。在上述步骤16的时间，上述在先被处理基板已经被从上述处理室204中搬出。
进一步，在步骤17中，开始上述图3E的热处理，经过时间TA后，结束上述热处理。
这样，在图11的实施方式中，当预计在上述处理室204的热处理工序之前被处理基板需要待机时，因为不是使被处理基板在实施完氮化处理后的状态待机，而是使它在氮化处理之前待机，所以能够避免通过氮化处理而导入到高电介质膜中的氮原子在待机期间脱离的问题。
另外，在以上的说明中，如图3A～3E所示，虽然通过以HTB和TEOS为原料的MOCVD法形成HfSiON膜，进一步就对该HfSiON膜进行氮化处理和热处理的情况进行了说明，但是本发明并不受以上所述特定的成膜方法限定，例如当对在图2A、2B的工序中形成的HfSiO4膜进行氮化和热处理时，通过利用本发明，也能够抑制氮原子从利用氮化处理而形成的HfSiON膜的脱离。
另外，本发明并不受HfSiON膜限定，在ZrSiON膜、YON膜、NaON膜、YSiON膜、LaSiON膜、HfON膜、ZrSiON膜、ZrON膜等膜中，对于抑制通过氮化处理而导入的氮原子的脱离也有效。
(第三实施方式)
图12表示本发明的第三实施方式的基板处理装置300的结构。其中，在图12中，对于与先前说明过的部分对应的部分标注同样的参照符号，省略其说明。
参照图12，本实施方式的基板处理装置300由两个单片式基板处理装置3001、3002构成，在上述基板处理装置3001中，分别与上述处理室201和202对应的处理室301和302以在与上述真空基板搬送装置200A对应的真空基板搬送室300A上结合的方式设置。并且，与上述负载锁定室200L对应的负载锁定室300L通过与真空搬送室200D对应的真空搬送室300D与上述真空基板搬送室300A结合。进一步在图13的例中，在上述真空搬送室300A上，设置有用于对在上述处理室302中形成的高电介质膜进行热处理的其他的处理室302A。上述处理室302A也能够省略。
另一方面，在上述基板处理装置3002中，在与上述真空基板搬送室200B对应的真空基板搬送室300B上结合并设置有与上述处理室203～206分别对应的处理室303～306。另外，在上述真空基板搬送室300B上通过真空搬送室300N结合有负载锁定室300M。与先前的实施方式一样，上述处理室305、306分别是为了p型MOS晶体管的栅极电极膜的形成和n型MOS晶体管的栅极电极膜的形成而设置的，因此，当处理一个被处理基板时，只使用它们中的任意一个。
但是这样的基板处理装置300的处理室301～306，因为都需要维护，以比100％小例如90％的运转效率运转。因此，像先前的图9那样在一连串的依次进行处理的5台处理室，例如处理室201～205或者201～204和206串联结合而构成的基板处理装置中，每个处理室的运转效率是90％，整体的运转效率变为59％(0.95＝0.59)，基板处理装置整体的运转效率下降。
与此相对，如图12的结构那样，将基板处理装置分割为两个部分3001和3002，在与一个真空基板搬送室结合进行一连串的依次处理的处理室的数目减少的结构的基板处理装置中，当使用上述处理室302A时，上述基板处理装置3001的运转效率与上述处理室301～302A的串联结合对应成为73％(0.93＝0.73)，另外，当不使用上述处理室302A时，上述基板处理装置3001的运转效率与上述处理室301～302的串联结合对应成为81％(0.92＝0.81)，与此相对，在上述基板处理室3002中，与上述处理室303～305或者303～304、306的串联结合对应，运转效率成为73％(0.93＝0.73)，全体的运转效率成为与上述基板处理装置3002的运转效率相等的73％。
即，根据图12的结构，能够提高执行上述图3A～3E的工序的基板处理装置的运转效率。
在图12的实施方式中，上述基板处理装置3001和3002由与在上述图10的基板处理装置200中使用的控制装置250同样的控制装置350控制。
(第四实施方式)
图13表示上述控制装置250或350的概略结构。在下面，对控制装置250加以说明，控制装置350也具有同样的结构。
参照图13，上述控制装置250包含系统总线85A，在上述系统总线85A上结合有CPU85B、存储器单元85C、显卡(graphic)85D、输入输出装置85E、接口卡85F、硬盘单元85G、网络控制器85H等，上述控制装置250通过接口卡85F控制上述组型基板处理装置200。
尤其是上述输入输出装置85E通过上述CPU85B的控制对记录有控制程序码的磁存储介质或光存储介质进行读取，将控制程序在存储器单元85C或硬盘单元85G中展开。进一步，上述CPU依次执行这样展开的控制程序，通过上述接口卡对基板处理装置200进行控制。
另外，上述控制程序也能够从网络85I经由网络控制器85H下载。
如上所述，虽然针对优选实施方式对本发明进行了说明，但是本发明并不限定于特定的实施方式，在本发明所记载的宗旨的范围内，能够进行各种变形或变更。
本发明包括成为优先权基础的日本专利特愿2006-128564(2006年5月2日申请)的全部内容。

Claims (10)

1.一种基板处理方法，其特征在于：
在具有向高电介质膜中导入氮原子的第一处理位置和对所述高电介质膜进行热处理的第二处理位置的单片式基板处理装置中，将多个被处理基板按顺序逐个地向所述第一处理位置和所述第二处理位置搬送，对所述被处理基板上的高电介质膜按顺序进行所述氮原子的导入处理和所述热处理，
在所述第一处理位置对所述被处理基板进行处理后，在所述第二处理位置在30秒以内开始对其进行处理。
2.如权利要求1所述的基板处理方法，其特征在于：
在所述第二处理位置的处理时间比在所述第一处理位置的处理时间短。
3.如权利要求1所述的基板处理方法，其特征在于：
所述单片式基板处理装置当在所述第二处理位置对在先被处理基板进行处理，并且所述第二处理位置的所述在先被处理基板的剩余处理时间与所述第一处理位置的随后被处理基板的处理时间相等或比其更长时，使所述随后被处理基板在所述第一处理位置的前面待机。
4.如权利要求3所述的基板处理方法，其特征在于：
使所述随后被处理基板在与所述第一处理位置和所述第二处理位置结合的真空基板搬送室待机。
5.一种单片式基板处理装置，其特征在于，具有：
向高电介质膜中导入氮原子的第一处理位置；
对所述高电介质膜进行热处理的第二处理位置；和
与所述第一处理位置和所述第二处理位置结合的真空基板搬送室，
该单片式基板处理装置将多个被处理基板按顺序逐个地向所述第一处理位置和所述第二处理位置搬送，并且在所述第一处理位置对所述被处理基板上的高电介质膜进行所述氮原子导入处理，在所述第二处理位置对其进行所述热处理，
所述单片式基板处理装置在所述第一处理位置完成之后，在30秒以内开始所述第二处理位置的所述被处理基板的处理。
6.如权利要求5所述的单片式基板处理装置，其特征在于：
在所述第二处理位置的处理时间比在所述第一处理位置的处理时间短。
7.如权利要求5所述的单片式基板处理装置，其特征在于：
所述单片式基板处理装置当在所述第二处理位置对在先被处理基板进行处理，并且所述第二处理位置的所述在先被处理基板的剩余处理时间与所述第一处理位置的随后被处理基板的处理时间相等或比其更长时，使所述随后被处理基板在所述第一处理位置的前面待机。
8.如权利要求7所述的单片式基板处理装置，其特征在于：
使所述随后被处理基板在与所述第一处理位置和所述第二处理位置结合的真空基板搬送室待机。
9.一种基板处理系统，其特征在于：
该基板处理系统由第一单片式基板处理装置和第二单片式基板处理装置构成，其中，
所述第一单片式基板处理装置具有：第一真空基板搬送室，和与所述第一真空基板搬送室结合并在被处理基板上形成高电介质膜的成膜处理室，
所述第二单片式基板处理装置具有：第二真空基板搬送室，与所述第二真空基板搬送室结合并进行高电介质膜的氮化处理的第一处理室，和与所述第二真空基板搬送室结合并进行高电介质膜的热处理的第二处理室，
在所述第二单片式基板处理装置中，将多个被处理基板逐个地按顺序向所述第一、第二和第三处理室搬送，在所述第一处理室对所述被处理基板上的高电介质膜进行所述氮原子导入处理，在所述第二处理室对其进行所述热处理，在所述第三处理室在已进行热处理的高电介质膜上堆积金属膜，
所述单片式基板处理装置在所述第一处理室的处理完成之后，在30秒以内开始所述第二处理室的所述被处理基板的处理。
10.如权利要求9所述的基板处理系统，其特征在于：
在所述第一单片式基板处理装置中，与所述第一真空基板搬送室结合并且在一个被处理基板的处理中使用的处理室的数目不超过3个，
在所述第二单片式基板处理装置中，与所述第二真空基板搬送室结合并且在一个被处理基板的处理中使用的处理室的数目不超过3个。
CN2007800006453A 2006-05-02 2007-04-25 基板处理方法、基板处理装置和基板处理系统 Active CN101326620B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006128564A JP4966582B2 (ja) 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JP128564/2006 2006-05-02
PCT/JP2007/058955 WO2007129579A1 (ja) 2006-05-02 2007-04-25 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム

Publications (2)

Publication Number Publication Date
CN101326620A CN101326620A (zh) 2008-12-17
CN101326620B true CN101326620B (zh) 2010-06-09

Family

ID=38667687

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800006453A Active CN101326620B (zh) 2006-05-02 2007-04-25 基板处理方法、基板处理装置和基板处理系统

Country Status (7)

Country Link
US (1) US7858509B2 (zh)
EP (1) EP1942521A4 (zh)
JP (1) JP4966582B2 (zh)
KR (1) KR100958265B1 (zh)
CN (1) CN101326620B (zh)
TW (1) TW200807555A (zh)
WO (1) WO2007129579A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156978B2 (ja) * 2007-12-17 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造装置および半導体装置の製造方法
EP2434291B1 (de) * 2010-09-23 2016-12-07 Hach Lange GmbH Verfahren zur automatisierten Bestimmung eines Analyts
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
TWI427180B (zh) * 2011-08-26 2014-02-21 Atomic Energy Council 三氧化二鋁薄膜製備方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402307A (zh) * 2002-01-28 2003-03-12 联华电子股份有限公司 制作基极介电层的方法
CN1434487A (zh) * 2002-01-23 2003-08-06 旺宏电子股份有限公司 以软性含氮等离子体来形成超薄栅介电层的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049173A1 (fr) 2001-12-07 2003-06-12 Tokyo Electron Limited Procede de nitruration de film isolant, dispositif a semi-conducteur et son procede de production et dispositif et procede de traitement de surface
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
JP2006040977A (ja) * 2004-07-22 2006-02-09 Univ Nagoya 絶縁膜を有した半導体装置の製造方法及び半導体装置。

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1434487A (zh) * 2002-01-23 2003-08-06 旺宏电子股份有限公司 以软性含氮等离子体来形成超薄栅介电层的方法
CN1402307A (zh) * 2002-01-28 2003-03-12 联华电子股份有限公司 制作基极介电层的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-40977A1 2006.02.09

Also Published As

Publication number Publication date
KR20080025081A (ko) 2008-03-19
WO2007129579A1 (ja) 2007-11-15
CN101326620A (zh) 2008-12-17
JP2007300027A (ja) 2007-11-15
TW200807555A (en) 2008-02-01
EP1942521A1 (en) 2008-07-09
KR100958265B1 (ko) 2010-05-19
JP4966582B2 (ja) 2012-07-04
US20080254644A1 (en) 2008-10-16
EP1942521A4 (en) 2012-02-01
US7858509B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
US8993058B2 (en) Methods and apparatus for forming tantalum silicate layers on germanium or III-V semiconductor devices
US7531869B2 (en) Lanthanum aluminum oxynitride dielectric films
US7910497B2 (en) Method of forming dielectric layers on a substrate and apparatus therefor
CN100359649C (zh) 在基板上形成绝缘膜的方法、半导体装置的制造方法和基板处理装置
TWI435376B (zh) 用於缺陷鈍化之高ｋ閘極堆疊的氟電漿處理
JP4914573B2 (ja) 高誘電体ゲート絶縁膜及び金属ゲート電極を有する電界効果トランジスタの製造方法
JPWO2004008544A1 (ja) 半導体装置、その製造方法およびその製造装置
WO2006039029A2 (en) A method for forming a thin complete high-permittivity dielectric layer
JP4584356B2 (ja) 基板処理方法、基板処理装置、ｍｏｓ−ｆｅｔの製造方法、不揮発メモリの製造方法、およびコンピュータ読み取り可能な記録媒体
CN101326620B (zh) 基板处理方法、基板处理装置和基板处理系统
CN100485885C (zh) 成膜方法
WO2022187299A1 (en) Treatments to improve device performance
US6939816B2 (en) Method to improve the uniformity and reduce the surface roughness of the silicon dielectric interface
JP4523994B2 (ja) 電界効果トランジスタの製造方法
JP4523995B2 (ja) 電界効果トランジスタの製造方法
US20210193468A1 (en) Treatments To Improve Device Performance
US20210057215A1 (en) Treatments to enhance material structures
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JP2009124177A (ja) ｈｉｇｈ−Ｋ誘電膜上に金属ゲートを蒸着する方法及び、ｈｉｇｈ−Ｋ誘電膜と金属ゲートとの界面を向上させる方法、並びに、基板処理システム
JP2007201507A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant