KR20080025081A - 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템 - Google Patents

기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템 Download PDF

Info

Publication number
KR20080025081A
KR20080025081A KR1020077030143A KR20077030143A KR20080025081A KR 20080025081 A KR20080025081 A KR 20080025081A KR 1020077030143 A KR1020077030143 A KR 1020077030143A KR 20077030143 A KR20077030143 A KR 20077030143A KR 20080025081 A KR20080025081 A KR 20080025081A
Authority
KR
South Korea
Prior art keywords
processing
substrate
processed
treatment
processing position
Prior art date
Application number
KR1020077030143A
Other languages
English (en)
Other versions
KR100958265B1 (ko
Inventor
미키 아루가
가즈요시 야마자키
신타로 아오야마
고우지 시모무라
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080025081A publication Critical patent/KR20080025081A/ko
Application granted granted Critical
Publication of KR100958265B1 publication Critical patent/KR100958265B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명에 따르면, 기판 처리 방법은, 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치를 구비한 매엽식 기판 처리 장치에 있어서, 복수의 피처리 기판을 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송하여, 상기 피처리 기판 상의 고유전체막에 대해 상기 질소 원자 도입 처리 및 상기 열처리를 순차적으로 실행하고, 상기 피처리 기판은 상기 제 1 처리 위치에서의 처리 후, 상기 제 2 처리 위치에 있어서, 30초 이내에 처리가 개시한다.

Description

기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리 장치, 및 기판 처리 시스템{METHOD OF SUBSTRATE TREATMENT, COMPUTER-READABLE RECORDING MEDIUM, SUBSTRATE TREATING APPARATUS AND SUBSTRATE TREATING SYSTEM}
본 발명은 일반적으로 성막 기술에 관한 것으로, 특히, 이른바 high－K막이라고 불리는 고유전체막을 사용한 반도체 장치의 제조 방법에 관한 것이다.
미세화 기술의 진보에 따라서, 오늘날에는 게이트 길이가 0.1㎛를 밑도는 것과 같은 초미세화·초고속 반도체 장치의 제조가 가능하게 되었다.
이러한 초미세화·초고속 반도체 장치에서는, 게이트 길이의 축소에 수반하여, 게이트 산화막의 막두께도 스케일링 칙(則)에 따라서 감소시킬 필요가 있는데, 게이트 길이가 0.1㎛를 밑도는 것과 같은 반도체 장치에서는, 게이트 산화막의 막두께도 종래의 열산화막을 사용한 경우, 1∼2㎚, 혹은 그 이하로 설정할 필요가 있다. 그러나, 이와 같이 매우 얇은 게이트 절연막에서는 터널 전류가 증대하여, 그 결과 게이트 리크 전류가 증대된다고 하는 문제를 피할 수가 없다.
이러한 사정으로 종래, 비유전률이 열산화막의 것보다도 훨씬 커서, 이 때문 에 실제의 막두께가 크더라도 SiO2막으로 환산한 경우의 막두께가 작은 Ta2O5나 Al2O3, ZrO2, HfO2, 또한 ZrSiO4 혹은 HfSiO4와 같은 고유전체(이른바 high－K 유전체) 재료를 게이트 절연막에 대하여 적용하는 것이 제안되어 있다. 이러한 고유전체 재료를 사용하는 것에 의해, 게이트 길이가 0.1㎛ 이하로 매우 짧은 초고속 반도체 장치에 있어서도 수 ㎚의 물리적 막두께의 게이트 절연막을 사용할 수 있어, 터널 효과에 의한 게이트 리크 전류를 억제할 수 있다. 일반적으로, 이러한 고유전체 재료는, 실리콘 기판 표면에 형성된 경우, 다결정 구조로 된다.
실리콘 기판 표면에 직접적으로 고유전체막을 형성한 경우에는, 실리콘 기판과 고유전체막 사이에서 Si 원자와 금속 원자가 대규모의 상호 확산이 발생하기 쉽기 때문에, 고유전체막은, 실리콘 기판 표면에, 매우 얇은 계면 산화막을 거쳐서 형성되는 것이 일반적이다. 한편, 최근에는, 상기 고유전체막의 원료를 선택함으로써, 실리콘 기판 표면에 직접적으로 고유전체막을 형성하는 기술도 제안되어 있다.
도 1a∼도 1c는 상기 계면 산화막을 거쳐서 실리콘 기판(1) 상에 HfSiO4막을 형성하는 본 발명의 관련 기술에 따른 공정을 나타낸다.
도 1a를 참조하면, 실리콘 기판(1)의 표면에 희불산(DHF) 처리가 실시되어, 자연 산화막이 제거되는 동시에, 노출된 신선한 실리콘 표면이 수소 종단된다.
다음에 도 1b의 공정에 있어서, 이와 같이 DHF 처리된 실리콘 기판(1)의 표면에, 전형적으로는 400∼500℃의 자외광 여기 래디컬 산화 처리에 의해, 막두께가 약 0.4㎚인 실리콘 산화막(2)이 계면 산화막으로서 형성되고, 또한 도 1c의 공정에 있어서, 이러한 계면 산화막(2) 상에, 터셔리부톡시하프늄(HTB) 및 테트라에톡시실란(TEOS)을 원료로 한 CVD법에 의해, 전형적으로는 480℃의 기판 온도에서, HfSiO4막(3A)이 수(數) 나노미터의 막두께로 형성된다.
이에 반하여, 도 2a, 도 2b는, 상기 실리콘 기판(1) 상에 직접 HfSiO4막(3B)을, TDEAH(테트라키스디에틸아미드하프늄) 및 TDMAS(트리스디메틸아미드실란)를 원료로 한 CVD법에 의해 형성하는 다른 관련 기술에 따른 공정을 나타낸다.
도 2a를 참조하면, 실리콘 기판(1)의 표면이 도 1a의 공정과 마찬가지로 DHF 처리되어, 자연 산화막이 제거된 후, 도 2b의 공정에서, TDEAH 및 TDMAS를 원료로, CVD법을, 전형적으로는 610℃의 기판 온도에서 실행함으로써, 상기 실리콘 기판(1) 상에 HfSiO4막(3B)이, 수 나노미터의 막두께로 형성된다. 또, 상기 DEEAH와 TDMAS를 원료로 하는 HfSiO4막의 성막은, 도 1c와 같은 계면 산화막(2) 상에 있어서 실행하면, 형성되는 HfSiO4막의 표면 조도가 증대되기 때문에, 도 2a와 같은 DHF 처리를 실시한 실리콘 기판(1)에 대하여 직접 행해진다.
이렇게 하여 형성된 HfSiO4막(3A)은, 리크 전류가 적어, 초고속 반도체 장치의 게이트 절연막으로서 우수한 성질을 갖고 있다.
한편, 이러한 공정에 의해 형성된 HfSiO4막 등의 고유전체막을 반도체 장치의 게이트 절연막으로 사용하기 위해서는, 리크 전류 특성 등의 전기 특성을 더욱 향상시키고, 또한 게이트 전극으로서 퇴적되는 금속막으로부터의 금속 원소의 확산을 억제하기 위하여, 막 중에 질소 원자를 도입하고, 또한 열처리를 하는 것이 바람직하다.
그런데, 본 발명의 발명자는, 본 발명의 기초가 되는 연구에 있어서, 질화 처리에 의해 질소가 도입된 HfSiON막 등의 고유전체막을 대기 중에 유지한 경우, 시간과 함께 막 중의 질소 원자가 탈리하여, 질소 농도가 저감하는 현상을 발견하였다.
그래서, 본 발명은, 상기 과제를 해결한, 신규의 유용한 반도체 장치의 제조 방법을 제공하는 것을 개괄적 과제로 한다.
본 발명의 보다 구체적인 과제는, 질소가 도입된 고유전체막을 열처리하는 공정을 포함하는 반도체 장치의 제조 방법에 있어서, 상기 고유전체막으로부터의 질소 원자의 탈리를 억제하는 데에 있다.
특허 문헌 1 : WO 03／049173 호 국제 공개 공보
일 측면에 따르면 본 발명은, 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치를 구비한 매엽식(枚葉式;낱장식) 기판 처리 장치에 있어서, 복수의 피처리 기판을 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송하고, 상기 피처리 기판 상의 고유전체막에 대해 상기 질소 원자 도입 처리 및 상기 열처리를 순차적으로 행하는 기판 처리 방법으로서, 상기 피처리 기판은 상기 제 1 처리 위치에서의 처리 후, 상기 제 2 처리 위치에 있어서, 30초 이내에 처리가 개시되는 기판 처리 방법을 제공한다.
다른 측면에 따르면 본 발명은, 실행될 때, 범용 컴퓨터에 의해 매엽식 기판 처리 장치를 제어하는 소프트웨어를 기록한 컴퓨터 판독 가능 기록 매체로서, 상기 매엽식 기판 처리 장치는, 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치를 구비하고, 상기 소프트웨어는, 상기 매엽식 기판 처리 장치에, 복수의 피처리 기판이 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송되어, 상기 피처리 기판 상의 고유전체막에 대해 상기 질소 원자 도입 처리 및 상기 열처리가 순차적으로 행해지도록 기판 처리를 실행시키며, 그 때 상기 피처리 기판은, 상기 제 1 처리 위치에서의 처리 후, 상기 제 2 처리 위치에 있어서, 30초 이내에 처리가 개시되는 컴퓨터 판독 가능 기록 매체를 제공한다.
다른 측면에 따르면 본 발명은, 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치와, 상기 제 1 및 제 2 처리 위치에 결합한 진공 기판 반송실을 갖고, 복수의 피처리 기판을 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송하여, 상기 피처리 기판 상의 고유전체막에 대해 상기 제 1 처리 위치에 있어서 상기 질소 원자 도입 처리를 하고, 상기 제 2 처리 위치에 있어서 상기 열처리를 하는 매엽식 기판 처리 장치로서, 상기 매엽식 기판 처리 장치는, 상기 제 2 처리 위치에 있어서의 상기 피처리 기판의 처리를, 상기 제 1 처리 위치에서의 처리 후, 30초 이내에 개시하는 매엽식 기판 처리 장치를 제공한다.
또 다른 측면에 따르면 본 발명은, 제 1 진공 기판 반송실과, 상기 제 1 진공 기판 반송실에 결합하여 피처리 기판 상에 고유전체막을 성막하는 성막 처리실을 구비한 제 1 매엽식 기판 처리 장치와, 제 2 진공 기판 반송실과, 상기 제 2 진공 기판 반송실에 결합하여, 고유전체막의 질화 처리를 하는 제 1 처리실과, 상기 제 2 진공 기판 반송실에 결합하여, 고유전체막을 열처리하는 제 2 처리실을 구비한 제 2 매엽식 기판 처리 장치로 이루어지는 기판 처리 시스템에 있어서, 상기 제 2 매엽식 기판 처리 장치에서는, 복수의 피처리 기판을 한 장씩, 상기 제 1, 제 2 및 제 3 처리실에 순차적으로 반송하여, 상기 피처리 기판 상의 고유전체막에 대해 상기 제 1 처리실에 있어서 상기 질소 원자 도입 처리를 하고, 상기 제 2 처리실에 있어서 상기 열처리를 하며, 상기 제 3 처리실에 있어서 상기 열처리가 행해진 고유전체막 상에 금속막을 퇴적하고, 상기 매엽식 기판 처리 장치는, 상기 제 2 처리실에 있어서의 상기 피처리 기판의 처리를, 상기 제 1 처리실에서의 처리 후, 30초 이내에 개시하는 기판 처리 시스템을 제공한다.
본 발명에 따르면, 고유전체막의 질화 처리 종료에서부터 열처리 개시까지의 시간을 30초 이내로 억제하는 것에 의해, 고유전체막으로부터의 질소 원자의 탈리가 억제되고, 고유전체막의 유전율을 질소 원자의 도입에 의해 더욱 증대시키는 것이 가능해지며, 또한 질소 원자의 도입에 의해, 고유전체막의 전기 특성이 개선된다.
또한, 본 발명에 따르면, 피처리 기판 상에의 고유전체막의 형성에서부터 질화 처리 및 열처리 후, 금속막의 성막까지의 공정을 2대의 매엽식 기판 처리 장치를 사용하여 수행하고, 그 때에 질화 처리에서부터 금속막 형성까지를 1대의 매엽식 기판 처리 장치에 의해 수행함으로써, 각 매엽식 기판 처리 장치의 성막실의 수를 대략 동일하게 하는 것이 가능하여, 상기 2대의 매엽식 기판 처리 장치로 이루어지는 기판 처리 시스템 전체의 가동률을 향상시키는 것이 가능하게 된다.
도 1a는 본 발명의 관련 기술에 따른 고유전체막의 성막 공정을 나타내는 도면(그 1),
도 1b는 본 발명의 관련 기술에 따른 고유전체막의 성막 공정을 나타내는 도면(그 2),
도 1c는 본 발명의 관련 기술에 따른 고유전체막의 성막 공정을 나타내는 도면(그 3),
도 2a는 본 발명의 다른 관련 기술에 따른 고유전체막의 성막 공정을 나타내는 도면(그 1),
도 2b는 본 발명의 다른 관련 기술에 따른 고유전체막의 성막 공정을 나타내는 도면(그 2),
도 3a는 본 발명의 기판 처리 공정을 설명하는 도면(그 1),
도 3b는 본 발명의 기판 처리 공정을 설명하는 도면(그 2),
도 3c는 본 발명의 기판 처리 공정을 설명하는 도면(그 3),
도 3d는 본 발명의 기판 처리 공정을 설명하는 도면(그 4),
도 3e는 본 발명의 기판 처리 공정을 설명하는 도면(그 5),
도 4는 본 발명에서 사용되는 MOCVD 장치의 구성을 도시하는 도면,
도 5a는 본 발명에서 사용되는 마이크로파 플라즈마 처리 장치의 구성을 도시한 도면(그 1),
도 5b는 본 발명에서 사용되는 마이크로파 플라즈마 처리 장치의 구성을 도시한 도면(그 2),
도 6은 본 발명에서 사용되는 산화 처리 장치의 구성을 도시하는 도면,
도 7은 본 발명의 원리를 설명하는 도면,
도 8은 본 발명의 원리를 설명하는 다른 도면,
도 9는 본 발명의 제 1 실시예에서 사용되는 기판 처리 장치의 구성을 도시하는 도면,
도 10은 도 9의 기판 처리 장치를 사용한 본 발명의 제 1 실시예에 따른 기판 처리 공정을 나타내는 플로우차트,
도 11은 도 9의 기판 처리 장치를 사용한 본 발명의 제 2 실시예에 따른 기판 처리 공정을 나타내는 플로우차트,
도 12는 본 발명의 제 3 실시예에 따른 기판 처리 장치의 구성을 도시하는 도면,
도 13은 본 발명의 제 4 실시예에 따른 제어 장치의 구성을 도시하는 도면.
[원리]
본 발명의 발명자는, 본 발명의 기초가 되는 연구에 있어서, 도 1c의 공정에서 형성된 HfSiO4막(13A)을 마이크로파 플라즈마 처리에 의해 질화하고, 또한 이렇게 하여 질화된 HfSiO4막("HfSiON막"이라고 기재함)을 열처리하는 실험을 하고 있던 바, 열처리 후에 막 중에 포함되는 질소 원자의 비율이, HfSiO4막의 질화 처리 후, 열처리의 개시까지의 사이의 경과 시간과 함께 감소하는 것을 발견하였다.
도 3a∼도 3e는 상기 본 발명의 발명자에 의한 실험을 설명하는 도면이다.
도 3a를 참조하면, 실리콘 기판(11)의 표면에 희불산(DHF) 처리가 실시되어, 자연 산화막이 제거되는 동시에, 노출된 신선한 실리콘 표면이 수소 종단된다.
다음에 도 3b의 공정에 있어서, 이와 같이 DHF 처리된 실리콘 기판(11)의 표면에, 전형적으로는 400∼500℃의 자외광 여기 래디컬 산화 처리에 의해, 막두께가 약 0.4㎚의 실리콘 산화막(12)이 계면 산화막으로서 형성되고, 또한 도 3c의 공정에 있어서, 이러한 계면 산화막 상에, 터셔리부톡시하프늄(HTB) 및 테트라에톡시실란(TEOS)을 원료로 한 CVD법에 의해, 전형적으로는 480℃의 기판 온도에서, HfSiO4막(13A)이 수 나노미터, 예컨대 2∼4㎚의 막두께로 형성된다.
또한, 도 3d의 공정에 있어서 상기 HfSiO4막(13A)을, 플라즈마 여기된 질소 래디컬 N*에, 예컨대 400℃의 기판 온도에 있어서 폭로하고, 상기 HfSiO4막(13A) 중의 산소 원자의 일부를 질소 원자에 의해 치환하여, 상기 HfSiO4막(13A)을 HfSiON막(13N)으로 변환한다. 앞서도 설명한 바와 같이, 「HfSiON막」의 표기는, 이렇게 하여 일부의 산소 원자가 질소 원자에 의해 치환되어, 그 결과 질소를 포함하는 HfSiO4막을 나타내는 것이다.
또한 도 3e의 공정에서, 상기 도 3d의 구조를, Ar 혹은 질소 분위기 중, 예컨대 700℃의 온도에서 열처리한다. 이러한 열처리 공정에 의해, 상기 HfSiON막(13N) 중의 결함이 회복되어, 막질이 개선된다.
도 4는, 본 발명의 발명자가 상기 연구에 있어서, 상기 HfSiO4막(13A)의 성막에 이용한 MOCVD 장치(60)의 구성을, 도 5a, 도 5b는 상기 HfSiO4막(13A)의 질화에 이용한 플라즈마 질화 장치(100)의 구성을 나타낸다.
도 4를 참조하면, 상기 MOCVD 장치(60)는 펌프(61)에 의해 배기되는 처리 용기(62)를 구비하고, 상기 처리 용기(62) 중에는 피처리 기판 W를 유지하는 유지대(62A)가 마련되어 있다.
또한 상기 처리 용기(62) 중에는 상기 피처리 기판 W에 대향하도록 샤워헤드(62S)가 마련되고, 상기 샤워헤드(62S)에는, 산소 가스를 공급하는 라인(62a)이 도시를 생략한 MFC(질량 유량 콘트롤러) 및 밸브 V1을 거쳐 접속되어 있다.
상기 MOCVD 장치(60)는, 터셔리부틸하프늄(HTB) 등 유기 금속 화합물 원료를 유지하는 용기(63B)를 구비하고 있으며, 상기 용기(63B) 중의 유기 금속 화합물 원료는, He 가스 등의 압송 가스에 의해, 유체 유량 콘트롤러(62d)를 경유하여 기화기(62e)에 공급되고, 상기 기화기(62e)에서 Ar 등의 캐리어 가스의 협조에 의해 기화된 유기 금속 화합물 원료 가스가, 밸브 V3을 거쳐서 샤워헤드(62S)에 공급된다.
또한 상기 MOCVD 장치(60)에는, TEOS 등의 유기 실리콘 화합물 원료를 유지하는 가열 용기(63A)를 구비하고 있으며, 상기 가열 용기(63A)에서 증발한 상기 유기 실리콘 화합물 원료 가스가, MFC(62f) 및 밸브 V2를 거쳐서 샤워헤드(62S)에 공급된다.
상기 샤워헤드(62S) 내에 있어서 상기 산소 가스, 유기 실리콘 화합물 원료 가스 및 유기 금속 화합물 원료 가스는 각각의 경로를 지나, 상기 샤워헤드(62S) 중 상기 실리콘 기판 W에 대향하는 면에 형성된 개구부(62s)로부터, 상기 처리 용기(62) 내의 프로세스 공간으로 방출된다.
그래서, 상기 실험에서는, 상기 도 3b의 상태의, 계면 산화막(12)이, 예컨대 0.4㎚의 두께로 형성된 실리콘 기판(11)을 상기 처리 용기(62) 중에 도입하여, 상기 기판 유지대(62A) 상에 피처리 기판 W로서 유지하고, 예컨대 상기 처리 용기(62)의 내압을 40㎩, 기판 온도를 480℃로 설정하여, 상기 샤워헤드(62S)로부터 HTB를 0.2SCCM의 유량으로, TEOS를 0.2 SCCM의 유량으로 도입함으로써, 상기 실리콘 기판(11) 상에 상기 도 3c의 공정에 있어서 HfSiO4막(13A)을, 2∼4㎚의 막두께로 형성하고 있다.
도 5a, 도 5b는, 상기 도 3d의 공정에 있어서 상기 도 3c의 HfSiO4막을 질화하여, HfSiON막으로 변환하는 데에 사용되는, 마이크로파 플라즈마 처리 장치(100)를 나타낸다.
도 5a를 참조하면, 마이크로파 플라즈마 처리 장치(100)는 복수의 배기 포트(111D)로부터 배기되는 처리 용기(111)를 갖고, 상기 처리 용기(111) 중에는 피처리 기판(112)을 유지하는 유지대(113)가 형성되어 있다. 상기 처리 용기(111)의 균일한 배기를 실현하기 위하여, 상기 유지대(113)의 주위에는 링 형상으로 공간(111C)이 형성되어 있고, 상기 복수의 배기 포트(111D)를 상기 공간(111C)에 연통하도록 형성함으로써, 상기 처리 용기(111)를 상기 공간(111C) 및 배기 포트(111D)를 거쳐서 균일하게 배기할 수 있다.
상기 처리 용기(111) 상에는, 상기 유지대(113) 상의 피처리 기판(112)에 대응하는 위치에, 상기 처리 용기(111)의 외벽의 일부로서, 저손실 유전체로 이루어지는 세라믹 커버 플레이트(117)가 밀봉 링(116A)을 거쳐 상기 피처리 기판(112)에 대면하도록 형성되어 있다.
상기 커버 플레이트(117)는, 상기 처리 용기(111) 상에 마련된 링 형상 부재(114) 상에 상기 밀봉 링(116A)을 거쳐 착좌되어 있으며, 상기 링 형상 부재(114)에는, 가스 공급 포트(114A)에 연통한, 상기 링 형상 부재(114)에 대응한 링 형상의 가스 통로(114B)가 형성되어 있다. 또한, 상기 링 형상 부재(114) 중에 는, 상기 가스 통로(114B)에 연통하는 복수의 가스 도입구(114C)가, 상기 피처리 기판(112)에 대하여 축 대칭으로 형성되어 있다.
그래서 상기 가스 공급 포트(114A)에 공급된 Ar, Kr나 Xe 및 H2 등의 가스는, 상기 가스 통로(114B)로부터 상기 도입구(114C)에 공급되어, 상기 도입구(114C)로부터 상기 처리 용기(111) 내부의 상기 커버 플레이트(117) 바로 아래의 공간(111A)으로 방출된다.
상기 처리 용기(111) 상에는, 또한 상기 커버 플레이트(117) 상에, 상기 커버 플레이트(117)로부터 4∼5㎜ 이간되고, 도 5b에 나타내는 방사면을 갖는 래디컬 라인 슬롯 안테나(130)가 마련되어 있다.
상기 래디컬 라인 슬롯 안테나(130)는 상기 링 형상 부재(114) 상에 밀봉 링(116B)을 거쳐 착좌되어 있으며, 외부의 마이크로파원(도시하지 않음)에 동축 도파관(121)을 거쳐서 접속되어 있다. 상기 래디컬 라인 슬롯 안테나(130)는, 상기 마이크로파원으로부터의 마이크로파에 의해, 상기 공간(111A)에 방출된 플라즈마 가스를 여기한다.
상기 래디컬 라인 슬롯 안테나(130)는, 상기 동축 도파관(121)의 외측 도파관(121A)에 접속된 평탄한 디스크 형상의 안테나 본체(122)와, 상기 안테나 본체(122)의 개구부에 형성된, 도 5b에 나타내는 다수의 슬롯(118a) 및 이것에 직교하는 다수의 슬롯(118b)이 형성된 방사판(118)으로 이루어지며, 상기 안테나 본체(122)와 상기 방사판(118)과의 사이에는, 두께가 일정한 유전체판으로 이루어지 는 지파판(119)이 삽입되어 있다. 또한 상기 방사판(118)에는, 동축 도파관(121)을 구성하는 중심 도체(121B)가 접속되어 있다. 상기 안테나 본체(122) 상에는, 냉매 통로(120A)를 포함하는 냉각 블럭(120)이 마련되어 있다.
이러한 구성의 래디컬 라인 슬롯 안테나(130)에서는, 상기 동축 도파관(121)으로부터 급전된 마이크로파는, 상기 디스크 형상의 안테나 본체(122)와 방사판(118)과의 사이를, 반경 방향으로 넓혀가면서 진행하는데, 그 때에 상기 지파판(119)의 작용에 의해 파장이 압축된다. 그래서, 이렇게 하여 반경 방향으로 진행하는 마이크로파의 파장에 대응하여 상기 슬롯(118a 및 118b)을 동심원 형상으로, 또한 서로 직교하도록 형성해 놓는 것에 의해, 원편파를 갖는 평면파를 상기 방사판(118)에 실질적으로 수직인 방향으로 방사할 수 있다.
이러한 래디컬 라인 슬롯 안테나(130)를 사용함으로써, 상기 커버 플레이트(117) 바로 아래의 공간(111A)에 균일한 고밀도 플라즈마가 형성된다. 이렇게 하여 형성된 고밀도 플라즈마는 전자 온도가 낮아, 그 때문에 피처리 기판(112)에 손상(damage)이 발생하는 일이 없으며, 또한 처리 용기(111)의 용기 벽의 스퍼터링에 기인하는 금속 오염이 발생하는 일도 없다.
그런데, 상기 처리실(83)에서는, 상기 HfSiO4막(13A)이 형성된 도 1c의 상태의 실리콘 기판(11)이, 상기 기판 유지대(113) 상에 피처리 기판(112)으로서, 예컨대 250℃의 온도로 유지되고, 상기 공간(111)에, 질소 가스를 Ar 가스와 함께 공급하여, Ar의 플라즈마 여기에 의해, 질소 래디컬 N*을 발생시킨다. 이렇게 하여 형 성된 질소 래디컬 N*은, 상기 실리콘 기판(11) 상의 HfSiO4막에 작용하여 그 산소 원자의 일부를 치환하여, 이것을 HfSiON막으로 변환한다.
도 5a, 도 5b의 마이크로파 플라즈마 처리 장치에서는, 플라즈마의 전자 온도가 수 일렉트론볼트로 낮기 때문에, 이러한 플라즈마 처리를 하더라도, 전하가 HfSiO4막 중에 침입하는 일은 없다.
또한 도 6은, 본 발명의 발명자가 상기 연구에 있어서, 상기 도 3b의 공정에서 실리콘 기판(11) 상에 계면 산화막(12)을 형성하는 데에 사용한 기판 처리 장치(40)의 개략적 구성을 나타낸다.
도 6을 참조하면, 상기 기판 처리 장치(40)는, 히터(42A)를 구비하고 프로세스 위치와 기판 반입·반출 위치 사이를 상하 이동 자유롭게 마련된 기판 유지대(42)를 수납하고, 상기 기판 유지대(42)와 함께 프로세스 공간(41B)을 획정하는 처리 용기(41)를 구비하고 있으며, 상기 기판 유지대(42)는 구동 기구(42C)에 의해 회전 운동된다. 또, 상기 처리 용기(41)의 내벽면은 석영 유리로 이루어지는 내부 라이너(41G)에 의해 덮여 있으며, 이에 따라, 노출 금속면으로부터의 피처리 기판의 금속 오염을 1×1010원자／㎠ 이하의 레벨로 억제하고 있다.
또한, 상기 기판 유지대(42)와 구동 기구(42C)와의 결합부에는 자기 씰(48)이 형성되고, 자기 씰(48)은 진공 환경으로 유지되는 자기 밀봉실(42B)과 대기 환경 중에 형성되는 구동 기구(42C)를 분리하고 있다. 자기 씰(48)은 액체이기 때문에, 상기 기판 유지대(42)는 회전 운동 자유롭게 유지된다.
도시한 상태에서는, 상기 기판 유지대(42)는 프로세스 위치에 있고, 하측에 피처리 기판의 반입·반출을 위한 반입·반출실(41C)이 형성되어 있다. 상기 처리 용기(41)는 게이트 밸브(47A)를 거쳐 기판 반송 유닛(47)에 결합되어 있고, 상기 기판 유지대(42)가 반입·반출실(41C) 중에 하강한 상태에 있어서, 상기 게이트 밸브(47A)를 거쳐 기판 반송 유닛(47)으로부터 피처리 기판 W가 기판 유지대(42) 상에 반송되며, 또한 처리 완료된 기판 W가 기판 유지대(42)로부터 기판 반송 유닛(47)으로 반송된다.
도 6의 기판 처리 장치(40)에서는, 상기 처리 용기(41)의 게이트 밸브(47A)에 가까운 부분에 배기구(41A)가 형성되어 있고, 상기 배기구(41A)에는 밸브(43A) 및 APC(자동 압력 제어 장치)(44B)를 거쳐 터보 분자 펌프(43B)가 결합되어 있다. 상기 터보 분자 펌프(43B)에는 또한 드라이 펌프 및 메카니컬 부스터 펌프를 결합하여 구성한 펌프(44)가 밸브(43C)를 거쳐 결합되어 있고, 상기 터보 분자 펌프(43B) 및 드라이 펌프(44)를 구동함으로써, 상기 프로세스 공간(41B)의 압력을 1.33×10－1∼1.33×10－4㎩(10－3∼10－6 Torr)까지 감압하는 것이 가능하게 된다.
한편, 상기 배기구(41A)는 밸브(44A) 및 APC(44B)를 거쳐 직접적으로도 펌프(44)에 결합되어 있으며, 상기 밸브(44A)를 개방함으로써, 상기 프로세스 공간은, 상기 펌프(44)에 의해 1.33㎩∼1.33㎪(0.01∼10Torr)의 압력까지 감압된다.
상기 처리 용기(41)에는, 피처리 기판 W를 간격을 띄어 상기 배기구(41A)와 대향하는 쪽에 산소 가스 및 TDEAH를, 각각의 라인으로부터 공급받는 처리 가스 공 급 노즐(41D)이 마련되어 있으며, 상기 처리 가스 공급 노즐(41D)에 공급된 산소 혹은 TDEAH의 가스는, 상기 프로세스 공간(41B) 중을 상기 피처리 기판 W의 표면을 따라 흘러서, 상기 배기구(41A)로부터 배기된다.
이와 같이 상기 처리 가스 공급 노즐(41D)로부터 공급된 처리 가스, 특히 산소 가스를 활성화하여 산소 래디컬을 생성z시키기 위하여, 도 6의 기판 처리 장치(40)에서는 상기 처리 용기(41) 상, 상기 처리 가스 공급 노즐(41D)과 피처리 기판 W 사이의 영역에 대응하여 석영창(45A)을 갖는 자외광원(45)이 마련된다. 단, 본 실험에서는, 상기 자외광원(45)은 사용되지 않는다. 또한 상기 처리 용기(41)에는 상기 피처리 기판 W에 대하여 배기구(41A)와 대향하는 쪽에 리모트 플라즈마원(46)이 형성되어 있다. 단, 본 실험에서는, 상기 리모트 플라즈마원(46)은 사용되지 않는다.
도 6의 기판 처리 장치(40)에서는, 또한 상기 반입·반출실(41C)을 질소 가스에 의해 퍼지하는 퍼지 라인(41c)이 마련되고, 또한 상기 자기 밀봉실(42B)을 질소 가스에 의해 퍼지하는 퍼지 라인(42b) 및 그 배기 라인(42c)이 마련되어 있다.
보다 상세히 설명하면, 상기 배기 라인(42c)에는 밸브(49A)를 거쳐서 터보 분자 펌프(49B)가 결합되고, 상기 터보 분자 펌프(49B)는 밸브(49C)를 거쳐서 펌프(44)에 결합되어 있다. 또한, 상기 배기 라인(42c)은 펌프(44)와 밸브(49D)를 경유해서도 직접 결합되어 있으며, 이에 따라 자기 밀봉실(42B)을 여러 가지 압력으로 유지하는 것이 가능하게 된다.
상기 반입·반출실(41c)은 펌프(44)에 의해 밸브(44C)를 거쳐서 배기되거나, 혹은 터보 분자 펌프(43B)에 의해 밸브(43A)를 거쳐서 배기된다. 상기 프로세스 공간(41B) 중에 있어서 오염이 발생하는 것을 피하기 위하여, 상기 반입·반출실(41C)은 프로세스 공간(41B)보다 저압으로 유지되고, 또한 상기 자기 밀봉실(42B)은 차동 배기됨으로써 상기 반입·반출실(41C)보다도 더욱 저압으로 유지된다.
또한 도 3e의 열처리 공정에서는, 도시를 생략한 통상의 램프 가열형의 열처리 장치를 사용하여, Ar 혹은 질소 분위기 중, 600∼700℃의 기판 온도에서 급속 열처리(RTP)를 하고 있다.
그런데, 도 7은, 상기 도 3a∼도 3e의 공정에서 얻어진 HfSiON막(13N)에 있어서의 N1S 궤도의 XPS 스펙트럼을, 상기 도 3d의 공정에서 도 3e의 공정으로 이행할 때까지의 시간을 여러 가지로 변화시킨 경우에 대하여 나타낸다. 또 도 7에는, 상기 도 3e의 공정을 생략한 경우가 참고를 위해 도시되어 있다(「without anneal」). 이 경우에는, 상기 도 3d의 질화 처리 직후의 막 중의 질소 원자의 상태가 나타나 있다.
도 7을 참조하면, 도 3e의 열처리 공정을 실시함으로써, 막 중의 불규칙한 사이트에 도입되어 있던 질소 원자가, 속박 에너지가 약 399eV인 정규 사이트로 안정되어, 속박 에너지가 약 404.5eV인 위치에 나타나 있었던 서브피크가 소멸하는 것을 알 수 있지만, 한편, 상기 도 3c의 공정에서 도 3d의 공정까지의 시간이 증가함에 따라서, XPS 피크는 낮아지고, 막 중의 질소 원자가 탈리하고 있는 것을 알 수 있다.
또 도 7 중, 「hold in vacuum before anneal」은, 도 3d의 질화 공정 후, 도 3e의 열처리 공정까지의 기간 동안, 도 3d의 구조를 진공 중에 유지한 경우를, 또한 「hold in air before anneal」은, 도 3d의 질화 공정 후, 도 3e의 열처리 공정까지의 기간 동안, 도 3d의 구조를 대기 중에 유지한 경우를 나타낸다.
도 8은 상기 도 7의 데이터를 바탕으로 한, 상기 HfSiON막(13N) 중의 질소 농도 및 산소 농도와, 상기 도 3d의 공정에서 도 3e의 공정에 이르기까지의, 대기 중 혹은 진공 중에 있어서의 유지 시간과의 관계를 나타낸다. 단, 도 8에 있어서 막 중 질소 농도 및 산소 농도는, 질화 처리 직후의 상태를 기준으로 규격화되어 있다. 도면 중, 실선 및 ○는, 도 3d의 구조를 진공 환경 속에서 유지한 경우의 막 중 질소 농도를, 실선 및 □는, 도 3d의 구조를 대기 중에서 유지한 경우의 막 중 질소 농도를, 파선 및 ○는, 도 3d의 구조를 대기 중에서 유지한 경우의 막 중 산소 농도를, 또한 파선 및 □는, 도 3d의 구조를 대기 중에서 유지한 경우의 막 중 산소 농도를 나타낸다.
도 8을 참조하면, 상기 HfSiON막(13N) 중의 질소 농도는, 진공 중에서 유지한 경우 및 대기 중에서 유지한 경우 중 어느 경우에 있어서도, 유지 시간과 함께 감소하며, 한편, 상기 HfSiON막(13N) 중의 산소 농도는, 진공 중에서 유지한 경우 및 대기 중에서 유지한 경우 중 어느 경우에 있어서도, 유지 시간과 함께 증가하는 것을 알 수 있는데, 이것은, 환경에 포함되는 산소 원자가 HfSiON막(13N)에 침입하여, 질소 원자를 배제하고 있음을 시사하고 있다. 진공 환경 중이더라도, 통상의 진공 기판 반송실에서 사용되는 정도의 진공도이면, 실질적인 양의 산소가 환경 중에 존재하는 것에 주의하여야 한다.
이러한 현상은, 환경 중의 산소가 HfSiON막 중에 침입한 경우, Hf 원자와 결합을 일으켜, 상기 Hf 원자와 결합하고 있던 질소 원자가 배제되는 메카니즘에 의한 것일 가능성이 있는데, 이 경우, 이러한 현상은 HfSiON막뿐만 아니라, high－K막으로서 사용되는 다른 금속산 질화막이나 질소 함유 금속 실리케이트막, 예컨대 YON막, LaON막, YSiON막, HfON막, ZrSiON막, ZrON막 등에 있어서도 발생하는 것으로 생각된다.
도 8을 다시 참조하면, 상기 유지 시간, 즉 상기 도 3d의 공정 종료부터 도 3e의 공정 개시까지의 시간이 진공 중, 30초 이내이면, 실질적인 질소 원자의 탈리를 억제할 수 있음을 알 수 있다.
그래서, 본 발명은, 상기 도 3a∼도 3e의 성막 공정에 있어서, 상기 도 3d의 질화 처리 공정의 종료부터 도 3e의 열처리 공정의 개시까지의 시간을, 30초간 이내로 제어함으로써, 질화 처리된 HfSiON 등의 고유전체막으로부터의 질소 원자의 탈리를 억제한다.
[제 1 실시예]
도 9는 본 발명의 제 1 실시예에 있어서 사용되는 클러스터형 기판 처리 시스템(200)의 구성을 나타낸다.
도 9를 참조하면, 클러스터형 기판 처리 시스템(200)은, 로드록실(200L) 및 이것에 결합한 진공 기판 반송실(200A, 200B)을 포함하고 있으며, 상기 진공 반송실(200A, 200B) 중에는, 각각의 기판 반송 로봇이 마련되어 있다.
또한, 상기 진공 기판 반송실(200B)은 상기 로드록실(200L)에, 진공 기판 반송실(200D)을 거쳐서 결합되어 있고, 상기 진공 기판 반송실(200A)은 상기 진공 기판 반송실(200B)에, 진공 기판 반송실(200C)을 거쳐서 결합되어 있다.
상기 진공 기판 반송실(200A)에는, 상기 도 6의 기판 처리 장치(40)를 수납한 처리실(201)과, 상기 도 4의 MOCVD 장치(60)를 수납한 처리실(202)과, 상기 도 5a, 도 5b의 플라즈마 처리 장치(100)를 수납한 처리실(203)과, 도시하지 않은 열처리 장치를 수납한 처리실(204)이 결합되어 있으며, 한편 상기 진공 기판 반송실(200B)에는, 상기 도 3e의 고유전체막(13N) 상에, p채널 MOS 트랜지스터의 게이트 전극을 퇴적하는 PVD 장치를 수납한 제 5 처리실(205)과, n채널 MOS 트랜지스터의 게이트 전극을 퇴적하는 PVD 장치를 수납한 제 6 처리실(206)이 결합되어 있다.
또한, 도 9의 기판 처리 시스템(200)은, 전체의 동작을 제어하기 위하여, 범용 컴퓨터로 이루어지는 제어 장치(250)를 구비하고 있다.
그래서, 상기 로드록실(200L)에 도입된 피처리 기판은, 상기 처리실(201∼204)을 순차적으로 경유하는 것에 의해, 상기 도 3b∼도 3e의 공정이 실행되고, 또한 처리실(205) 혹은 처리실(206)에 보내지는 것에 의해, 게이트 전극을 구성하는 금속막이 상기 고유전체막(13N) 상에 형성된다.
본 발명에서는, 상기 제어 장치(250)는, 상기 처리실(203)에서 처리된 피처리 기판에 대한 상기 처리실(204)에서의 처리가, 상기 처리실(203)에서의 처리가 종료된 후, 30초 이내에 개시되도록, 기판 반송을 제어하도록 프로그래밍되어 있다.
도 10은, 상기 처리실(204)에서의 열처리의 처리 시간이 상기 처리실(203)에서의 질화 처리보다도 짧아지도록, 상기 처리실(204)에서의 열처리의 레시피가 구성되어 있는 경우, 혹은, 상기 처리실(204)의 열처리의 처리 시간이 상기 처리실(203)에서의 질화 처리보다도 길어지도록, 상기 처리실(203)에서의 질화 처리의 레시피가 구성되어 있는 경우에 있어서, 상기 제어 장치(250)가 실행하는, 상기 기판 처리 시스템(200)의 제어 동작을 나타내는 플로우차트이다. 단, 도 10은 처리실(203 및 204)에서의 처리에 관계되는 부분만을 나타내고 있다.
도 11을 참조하면, 이 경우에는, 처리실(204)에서의 처리 시간이, 처리실(203)에서의 처리 시간보다도 짧기 때문에, 단계 1에 있어서 처리실(203)에서의 도 3d의 질화 처리를 끝낸 피처리 기판은, 즉시 단계 2에 있어서 처리실(204)로, 진공 기판 반송실(200A)을 거쳐서 반송되어, 처리실(204)에 있어서 도 3e의 열처리가 개시된다.
[제 2 실시예]
이에 반하여, 도 11은, 상기 처리실(204)에서의 열처리의 처리 시간이 상기 처리실(203)에서의 질화 처리보다도 긴 경우에, 상기 처리 장치(250)가 실행하는 본 발명의 제 2 실시예에 따른 제어 동작을 나타내는 플로우차트이다.
도 11을 참조하면, 도 9의 클러스터형 기판 처리 시스템(200)에 있어서 피처 리 기판을 한 장씩 순차적으로 처리할 때, 하나의 피처리 기판에 대하여 상기 도 3c의 공정이 종료되면, 이 처리 기판을 처리실(203)에 반송하여 질화 처리를 개시하기에 앞서, 단계 11에 있어서, 바로 지금 처리실(204)에 있어서 열처리되고 있는 앞의 피처리 기판의 잔여 처리 시간 tA가, 상기 하나의 피처리 기판의, 상기 처리실(203)에 있어서의 질화 처리 시간 TN보다 작은지 여부가 판정된다. 이 단계 11의 판정 결과가 NO인 경우, 상기 하나의 피처리 기판을 즉시 상기 처리실(203)로 반송하여 질화 처리를 하면, 상기 하나의 피처리 기판은 상기 처리실(203)에서의 질화 처리 후, 상기 처리실(204)에 있어서의 상기 앞의 피처리 기판의 처리가 종료될 때까지, 상기 처리실(204)에서의 열처리를 대기할 필요가 있다. 그 때, 이 대기 기간이 30초를 넘으면, 앞서도 설명한 바와 같이, 상기 처리실(203)에서의 질화 처리에 의해 도입된 질소 원자에 탈리가 발생할 우려가 있다.
그래서 본 실시예에 있어서는, 상기 하나의 피처리 기판을, 상기 처리실(203)의 바로 앞, 예컨대 상기 진공 기판 반송실(200A) 중에 있어서, 혹은 상기 처리실(202) 중에 있어서, 상기 앞의 피처리 기판의 상기 처리실(204)에서의 잔여 처리 시간 tA가, 상기 처리(203)에 있어서의 질화 처리 시간 TN보다 짧아질 때까지, 대기시킨다(단계 12).
한편, 상기 단계 11에 있어서, 상기 잔여 처리 시간 tA가 질화 처리 시간 TN보다 작다고 판정되면, 상기 하나의 피처리 기판을 즉시 처리실(203)에 있어서 질화 처리하더라도, 처리실(204)의 앞에서 대기시킬 필요가 없기 때문에, 단계 13에 있어서 상기 하나의 피처리 기판을, 상기 진공 기판 반송실(200A)을 거쳐 처리실(203)로 반송하여, 단계 14에 있어서 상기 도 3d의 질화 처리 공정을 개시한다.
시간 TN 경과 후, 단계 15에 있어서 상기 질화 처리 공정은 종료하고, 상기 하나의 피처리 기판은 즉시 단계 16의 공정에 있어서, 상기 진공 기판 반송실(200A)을 거쳐 처리실(204)로 반송된다. 상기 단계 16의 시점에 있어서는, 상기 앞의 피처리 기판은, 상기 처리실(204)로부터 이미 반출되어 있다.
또한 단계 17에 있어서, 상기 도 3e의 열처리가 개시되고, 시간 TA 경과 후에, 상기 열처리가 종료한다.
이와 같이 도 11의 실시예에서는, 상기 처리실(204)에 있어서의 열처리 공정 전에 피처리 기판에 대기가 발생할 것이 예상되는 경우, 피처리 기판을 질화 처리가 실시된 상태로 대기시키는 것이 아니라, 질화 처리의 바로 앞에서 대기시키기 때문에, 질화 처리에 의해 고유전체막에 도입된 질소 원자가, 대기 기간에 탈리하는 문제를 피할 수 있게 된다.
또, 이상의 설명에서는, 도 3a∼도 3e에 나타낸 바와 같이, HfSiON막을 HTB와 TEOS를 원료로 한 MOCVD법에 의해 형성하고, 또한 이것을 질화 처리 및 열처리하는 경우에 대하여 설명하였지만, 본 발명은 이러한 특정한 성막 방법에 한정되는 것은 아니며, 예컨대 도 2a, 도 2b의 공정에서 형성된 HfSiO4막을 질화 및 열처리하는 경우에 있어서도 본 발명을 적용함으로써, 질화 처리에 의해 형성된 HfSiON막으로부터의 질소 원자의 탈리를 억제하는 것이 가능하다.
또한, 본 발명은 HfSiON막에 한정되는 것이 아니라, ZrSiON 막이나 YON막, NaON막, YSiON막, LaSiON막, HfON막, ZrSiON막, ZrON막 등에 있어서도, 질화 처리에서 도입된 질소 원자의 탈리를 억제하는 데에 유효하다.
[제 3 실시예]
도 12는 본 발명의 제 3 실시예에 따른 기판 처리 장치(300)의 구성을 나타낸다. 단, 도 12 중, 앞서 설명한 부분에 대응하는 부분에는 동일한 참조 부호를 부여하고, 설명을 생략한다.
도 12를 참조하면, 본 실시예에 따른 기판 처리 장치(300)는, 2개의 매엽식 기판 처리 장치(3001, 3002)로 구성되어 있고, 상기 기판 처리 장치(3001)에서는, 상기 처리실(201 및 202)에 각각 대응하는 처리실(301 및 302)이, 상기 진공 기판 반송실(200A)에 대응하는 진공 기판 반송실(300A)에 결합하여 마련되어 있다. 또한, 상기 진공 기판 반송실(300A)에는 상기 로드록실(200L)에 대응하는 로드록실(300L)이, 진공 반송실(200D)에 대응하는 진공 반송실(300D)을 거쳐서 결합되어 있다. 또한 도 13의 예에서는, 상기 진공 반송실(300A)에, 별도의 처리실(302A)이, 상기 처리실(302)에서 형성된 고유전체막의 열처리를 위해 마련되어 있다. 상기 처리실(302A)은 생략하는 것도 가능하다.
한편, 상기 기판 처리 장치(3002)에서는, 상기 처리실(203∼206)에 각각 대응하는 처리실(303∼306)이, 상기 진공 기판 반송실(200B)에 대응하는 진공 기판 반송실(300B)에 결합하여 마련되어 있다. 또한, 상기 진공 기판 반송실(300B)에는 로드록실(300M)이, 진공 반송실(300N)을 거쳐서 결합되어 있다. 앞의 실시예와 마찬가지로, 상기 처리실(305, 306)은, 각각 p형 MOS 트랜지스터의 게이트 전극막의 형성 및 n형 MOS 트랜지스터의 게이트 전극막의 형성을 위하여 마련되어 있으며, 따라서, 한 장의 피처리 기판을 처리하는 경우에는, 어느 한쪽만이 사용된다.
그런데, 이러한 기판 처리 장치(300)의 처리실(301∼306)은, 모두 유지 보수(maintenance) 등을 위하여, 100％보다는 작은, 예컨대 90％의 가동률로 가동되고 있다. 그래서, 앞의 도 9와 같이 일련의 순차 처리를 하는 5대의 처리실, 예컨대 처리실(201∼205) 혹은 처리실(201∼204 및 206)이 직렬로 결합되어 있는 구성의 기판 처리 장치에서는, 각각의 처리실의 가동률이 90％이더라도, 전체의 가동률은 59％(0.95＝0.59)로 되어, 기판 처리 장치 전체의 가동률이 저하되어 버린다.
이에 반하여, 도 12의 구성과 같이 기판 처리 장치를 2개의 부분(3001 및 3002)으로 분할하여, 하나의 진공 기판 반송실에 결합되어 일련의 순차 처리를 하는 처리실의 수를 줄인 구성의 기판 처리 장치에서는, 상기 기판 처리 장치(3001)의 가동률이, 상기 처리실(302A)까지 사용하는 경우에는, 상기 처리실(301∼302A)의 직렬 결합에 대응하여 73％(0.93＝0.73), 또한 상기 처리실(302A)을 사용하지 않는 경우에는 상기 처리실(301∼302)의 직렬 결합에 대응하여 81％(0.92＝0.81)로 되는 데 대하여, 상기 기판 처리실(3002)에서는, 상기 처리실(303∼305) 혹은 처리실(303∼ 304, 306)의 직렬 결합에 대응하여 가동률이 73％(0.93＝0.73)로 되어, 전체의 가동률은, 상기 기판 처리 장치(3001)의 가동률과 동등한 73％의 값으로 된다.
즉, 도 12의 구성에 의해, 상기 도 3a∼도 3e의 공정을 실행하는 기판 처리 장치의 가동률을 향상시키는 것이 가능하게 된다.
도 12의 실시예에 있어서도, 상기 기판 처리 장치(3001 및 3002)는, 상기 도 9의 기판 처리 장치(200)에서 사용되는 제어 장치(250)와 마찬가지인 제어 장치(350)에 의해 제어된다.
[제 4 실시예]
도 13은 상기 제어 장치(250) 혹은 제어 장치(350)의 개략적 구성을 나타낸다. 이하에서는, 제어 장치(250)에 대하여 설명하겠지만, 제어 장치(350)도 마찬가지의 구성을 갖고 있다.
도 13을 참조하면, 상기 제어 장치(250)는 시스템 버스(85A)를 포함하고, 상기 시스템 버스(85A)에는 CPU(85B), 메모리 유닛(85C), 그래픽 카드(85D), 입출력 장치(85E), 인터페이스 카드(85F), 하드 디스크 유닛(85G), 네트워크 콘트롤러(85H) 등이 결합되어 있으며, 상기 제어 장치(250)는 상기 클러스터형 기판 처리 장치(200)를, 상기 인터페이스 카드(85F)를 거쳐서 제어한다.
특히, 상기 입출력 장치(85E)는, 제어 프로그램 코드를 기록한 자기 기록 매체 혹은 광 기록 매체를 상기 CPU(85B)의 제어 하에서 판독하여, 제어 프로그램을 메모리 유닛(85C) 혹은 하드 디스크 유닛(85G) 상에 전개한다. 또한, 상기 CPU는, 이렇게 하여 전개된 제어 프로그램을 순차적으로 실행하여, 상기 인터페이스 카드를 거쳐서 기판 처리 장치(200)를 제어한다.
또한, 상기 제어 프로그램은 네트워크(85I)로부터 네트워크 콘트롤러(85H) 경유로 다운로드할 수도 있다.
이상, 본 발명을 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이러한 특정 실시예에 한정되는 것이 아니라, 특허청구의 범위에 기재한 요지 내에 있어서, 여러 가지 변형·변경이 가능하다.
본 발명은 우선권 주장의 기초가 되는 2006년 5월 2일에 출원한 일본 특허 출원 제 2006-128564 호의 모든 내용을 포함하는 것이다.

Claims (17)

  1. 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치를 구비한 매엽식 기판 처리 장치에서, 복수의 피처리 기판을 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송하고, 상기 피처리 기판 상의 고유전체막에 대해 상기 질소 원자 도입 처리 및 상기 열처리를 순차적으로 행하는 기판 처리 방법으로서,
    상기 피처리 기판은 상기 제 1 처리 위치에서의 처리 후, 상기 제 2 처리 위치에서 30초 이내에 처리가 개시되는
    기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 제 2 처리 위치에서의 처리 시간은 상기 제 1 처리 위치에서의 처리 시간보다 짧은 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을, 상기 제 1 처리 위치의 바로 앞에 서 대기시키는 기판 처리 방법.
  4. 제 3 항에 있어서,
    상기 다음 피처리 기판은 상기 제 1 및 제 2 처리 위치에 결합한 진공 기판 반송실에서 대기되어지는 기판 처리 방법.
  5. 제 1 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을 상기 제 1 처리 위치에서 대기시키는 기판 처리 방법.
  6. 실행될 때, 범용 컴퓨터에 의해 매엽식 기판 처리 장치를 제어하는 소프트웨어를 기록한 컴퓨터 판독 가능 기록 매체로서,
    상기 매엽식 기판 처리 장치는, 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치를 구비하고,
    상기 소프트웨어는, 상기 매엽식 기판 처리 장치로 하여금, 복수의 피처리 기판이 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송되어, 상기 피처리 기판 상의 고유전체막에 대해 상기 질소 원자 도입 처리 및 상기 열처리가 순차 적으로 행해지도록 기판 처리를 실행시키며,
    그 때 상기 피처리 기판은, 상기 제 1 처리 위치에서의 처리 후, 상기 제 2 처리 위치에서 30초 이내에 처리가 개시되는
    컴퓨터 판독 가능 기록 매체.
  7. 제 6 항에 있어서,
    상기 제 2 처리 위치에서의 처리 시간은 상기 제 1 처리 위치에서의 처리 시간보다 짧은 컴퓨터 판독 가능 기록 매체.
  8. 제 6 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을 상기 제 1 처리 위치의 바로 앞에서 대기시키는 컴퓨터 판독 가능 기록 매체.
  9. 제 8 항에 있어서,
    상기 다음 피처리 기판은 상기 제 1 및 제 2 처리 위치에 결합한 진공 기판 반송실에서 대기되어지는 컴퓨터 판독 가능 기록 매체.
  10. 제 6 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을 상기 제 1 처리 위치에서 대기시키는 컴퓨터 판독 가능 기록 매체.
  11. 고유전체막에 질소 원자를 도입하는 제 1 처리 위치와, 상기 고유전체막을 열처리하는 제 2 처리 위치와, 상기 제 1 및 제 2 처리 위치에 결합한 진공 기판 반송실을 갖되, 복수의 피처리 기판을 한 장씩, 상기 제 1 및 제 2 처리 위치에 순차적으로 반송하여, 상기 피처리 기판 상의 고유전체막에 대해 상기 제 1 처리 위치에서 상기 질소 원자 도입 처리를 행하고, 상기 제 2 처리 위치에서 상기 열처리를 행하는 매엽식 기판 처리 장치로서,
    상기 매엽식 기판 처리 장치는, 상기 제 2 처리 위치에서의 상기 피처리 기판의 처리를, 상기 제 1 처리 위치에서의 처리 후, 30초 이내에 개시하는
    매엽식 기판 처리 장치.
  12. 제 11 항에 있어서,
    상기 제 2 처리 위치에서의 처리 시간은 상기 제 1 처리 위치에서의 처리 시간보다 짧은 매엽식 기판 처리 장치.
  13. 제 11 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을, 상기 제 1 처리 위치의 바로 앞에서 대기시키는 기판 처리 장치.
  14. 제 13 항에 있어서,
    상기 다음 피처리 기판은 상기 제 1 및 제 2 처리 위치에 결합한 진공 반송실에서 대기되어지는 기판 처리 장치.
  15. 제 11 항에 있어서,
    상기 매엽식 기판 처리 장치는, 앞의 피처리 기판이 상기 제 2 처리 위치에서 처리되고 있고, 또한 상기 제 2 처리 위치에서의 상기 앞의 피처리 기판의 잔여 처리 시간이, 상기 제 1 처리 위치에서의 다음 피처리 기판의 처리 시간과 동등하거나, 보다 긴 경우, 상기 다음 피처리 기판을 상기 제 1 처리 위치에서 대기시키는 기판 처리 장치.
  16. 제 1 진공 기판 반송실과, 상기 제 1 진공 기판 반송실에 결합하여 피처리 기판 상에 고유전체막을 성막하는 성막 처리실을 구비한 제 1 매엽식 기판 처리 장치와,
    제 2 진공 기판 반송실과, 상기 제 2 진공 기판 반송실에 결합하여, 고유전체막의 질화 처리를 행하는 제 1 처리실과, 상기 제 2 진공 기판 반송실에 결합하여, 고유전체막을 열처리하는 제 2 처리실을 구비한 제 2 매엽식 기판 처리 장치
    로 이루어지는 기판 처리 시스템에 있어서,
    상기 제 2 매엽식 기판 처리 장치에서는, 복수의 피처리 기판을 한 장씩, 상기 제 1, 제 2 및 제 3 처리실에 순차적으로 반송하여, 상기 피처리 기판 상의 고유전체막에 대해 상기 제 1 처리실에서 상기 질소 원자 도입 처리를 행하고, 상기 제 2 처리실에서 상기 열처리를 행하며, 상기 제 3 처리실에서 상기 열처리가 행해진 고유전체막 상에 금속막을 퇴적하고,
    상기 매엽식 기판 처리 장치는, 상기 제 2 처리실에서의 상기 피처리 기판의 처리를, 상기 제 1 처리실에서의 처리 후, 30초 이내에 개시하는
    기판 처리 시스템.
  17. 제 16 항에 있어서,
    상기 제 1 매엽식 기판 처리 장치에서, 상기 제 1 진공 기판 반송실에 결합하여, 한 장의 피처리 기판의 처리에 사용되는 처리실의 수가 3을 넘지 않고,
    상기 제 2 매엽식 기판 처리 장치에서, 상기 제 2 진공 기판 반송실에 결합하여, 한 장의 피처리 기판의 처리에 사용되는 처리실의 수가 3을 넘지 않는
    기판 처리 시스템.
KR1020077030143A 2006-05-02 2007-04-25 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템 KR100958265B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006128564A JP4966582B2 (ja) 2006-05-02 2006-05-02 基板処理方法、コンピュータ可読記録媒体、基板処理装置、および基板処理システム
JPJP-P-2006-00128564 2006-05-02

Publications (2)

Publication Number Publication Date
KR20080025081A true KR20080025081A (ko) 2008-03-19
KR100958265B1 KR100958265B1 (ko) 2010-05-19

Family

ID=38667687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077030143A KR100958265B1 (ko) 2006-05-02 2007-04-25 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템

Country Status (7)

Country Link
US (1) US7858509B2 (ko)
EP (1) EP1942521A4 (ko)
JP (1) JP4966582B2 (ko)
KR (1) KR100958265B1 (ko)
CN (1) CN101326620B (ko)
TW (1) TW200807555A (ko)
WO (1) WO2007129579A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5156978B2 (ja) * 2007-12-17 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造装置および半導体装置の製造方法
EP2434291B1 (de) * 2010-09-23 2016-12-07 Hach Lange GmbH Verfahren zur automatisierten Bestimmung eines Analyts
JP2012231123A (ja) * 2011-04-15 2012-11-22 Hitachi Kokusai Electric Inc 半導体装置、半導体装置の製造方法、基板処理システムおよびプログラム
TWI427180B (zh) * 2011-08-26 2014-02-21 Atomic Energy Council 三氧化二鋁薄膜製備方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003049173A1 (fr) 2001-12-07 2003-06-12 Tokyo Electron Limited Procede de nitruration de film isolant, dispositif a semi-conducteur et son procede de production et dispositif et procede de traitement de surface
CN1209796C (zh) * 2002-01-23 2005-07-06 旺宏电子股份有限公司 以软性含氮等离子体来形成超薄栅介电层的方法
US6555485B1 (en) * 2002-01-28 2003-04-29 United Microelectronics Corp. Method for fabricating a gate dielectric layer
WO2004066376A1 (ja) * 2003-01-17 2004-08-05 Fujitsu Limited 誘電体膜の形成方法
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置
JP2006040977A (ja) * 2004-07-22 2006-02-09 Univ Nagoya 絶縁膜を有した半導体装置の製造方法及び半導体装置。

Also Published As

Publication number Publication date
WO2007129579A1 (ja) 2007-11-15
CN101326620A (zh) 2008-12-17
JP2007300027A (ja) 2007-11-15
TW200807555A (en) 2008-02-01
EP1942521A1 (en) 2008-07-09
KR100958265B1 (ko) 2010-05-19
JP4966582B2 (ja) 2012-07-04
US20080254644A1 (en) 2008-10-16
CN101326620B (zh) 2010-06-09
EP1942521A4 (en) 2012-02-01
US7858509B2 (en) 2010-12-28

Similar Documents

Publication Publication Date Title
KR100701714B1 (ko) 기판상으로의 절연막의 형성 방법, 반도체 장치의 제조 방법 및 기판 처리 장치
US7601648B2 (en) Method for fabricating an integrated gate dielectric layer for field effect transistors
US7902018B2 (en) Fluorine plasma treatment of high-k gate stack for defect passivation
KR101639464B1 (ko) 유효 산화물 두께가 감소된 하이-ｋ게이트 스택의 형성 방법
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2008537848A (ja) 高誘電率誘電体層を形成する方法及びシステム
CN110783188B (zh) 蚀刻方法和蚀刻装置
JP4268429B2 (ja) 基板処理装置および基板処理方法
US11598001B2 (en) Film forming method
KR100958265B1 (ko) 기판 처리 방법, 컴퓨터 판독 가능 기록 매체, 기판 처리장치, 및 기판 처리 시스템
WO2010074076A1 (ja) 基板処理方法及び基板処理装置
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
WO2022187299A1 (en) Treatments to improve device performance
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
US20210193468A1 (en) Treatments To Improve Device Performance
US20210057215A1 (en) Treatments to enhance material structures
JP4088275B2 (ja) 絶縁膜の形成方法
CN114639602A (zh) 蚀刻方法和蚀刻装置
JP2006093240A (ja) 成膜方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190418

Year of fee payment: 10