DE10394372B4 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE10394372B4
DE10394372B4 DE10394372A DE10394372A DE10394372B4 DE 10394372 B4 DE10394372 B4 DE 10394372B4 DE 10394372 A DE10394372 A DE 10394372A DE 10394372 A DE10394372 A DE 10394372A DE 10394372 B4 DE10394372 B4 DE 10394372B4
Authority
DE
Germany
Prior art keywords
heat treatment
gas
vapor
atmosphere
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10394372A
Other languages
English (en)
Inventor
Kenji Ibaraki Fukuda
Junji Ibaraki Senzaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Application granted granted Critical
Publication of DE10394372B4 publication Critical patent/DE10394372B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology

Abstract

Es sind eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Vorrichtung unter Verwendung eines Siliziumcarbidsubstrats mit einer (000-1)-Ebene vorgesehen. Eine SiC-Halbleitervorrichtung mit einer hohen Durchschlagfestigkeit und hohen Sperrspannung sowie einer hohen Kanalbeweglichkeit wird hergestellt, indem das Wärmebehandlungsverfahren optimiert wird, das im Anschluss an die Gateoxidation verwendet wird. Das Verfahren zum Herstellen einer Halbleitervorrichtung umfasst die Schritte: Bilden einer Gateisolationsschicht auf einem Halbleiterbereich, der aus Siliziumcarbid mit einer (000-1)-Ebenenorientierung gebildet ist, Bilden einer Gateelektrode auf der Gateisolationsschicht, Bilden einer Elektrode auf dem Halbleiterbereich, Reinigen einer Oberfläche des Halbleiterbereiches. Die Gateisolationsschicht wird in einer Atmosphäre gebildet, die 1% oder mehr H2O-(Wasser-)Dampf bei einer Temperatur von 800°C bis 1150°C enthält, um die Grenzflächen-Störstellendichte einer Grenzfläche zwischen der Gateisolationsschicht und dem Halbleiterbereich zu reduzieren.

Description

  • Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen der Halbleitervorrichtung auf einem Siliziumcarbidsubstrat, das eine yorbestimmte Kristallebenenorientierung aufweist. Sie betrifft dabei eine Halbleitervorrichtung, die eine Gateisolationsschicht verwendet, wie etwa jene eines Metalloxid-Halbleiter-(MOS-)Kondensators oder eines MOS-Feldeffekttransistors (MOSFET).
  • Technischer Hintergrund:
  • Die Grenzflächen-Störstellendichte einer Oxidschicht/Siliziumcarbid-Grenzfläche unter Verwendung eines Siliziumcarbid-(SiC-)Substrats ist einige zehn Mal höher als die eines Silizium-MOS-Transistors. Dies ruft das Problem hervor, dass ein MOSFET auf Siliziumcarbidsubstratbasis ungefähr ein Zehntel der Kanalbeweglichkeit eines MOSFET auf Siliziumsubstratbasis aufweist. Obwohl ein Bulk-SiC-Substrat mit dem Kristallaufbau, der als 4H-SiC bezeichnet wird, ungefähr die doppelte Kanalbeweglichkeit eines Bulk-SiC-Substrats mit dem Kristallaufbau, der als 6H-SiC bezeichnet wird, besitzt, weist eine Oxidschicht/Siliziumcarbid-Grenzfläche eine höhere Anzahl von Defekten (Grenzflächen-Störstellendichte) auf, und besitzt daher eine niedrigere Kanalbeweglichkeit. Es sollte möglich sein, die höhere Kanalbeweglichkeit eines Bulk-4H-SiC-Substrats zu benutzen, um den On-Widerstand eines Leistungs-MOSFET zu reduzieren. Jedoch ist der On-Widerstand von 4H-SiC wegen der niedrigen Kanalbeweglichkeit höher als der von 6H-SiC, so dass das Reduzieren der Grenzflächen-Störstellendichte des 4H-SiC-MOS-Aufbaus von entscheidender Bedeutung ist, um einen SiC-MOSFET zu realisieren. Typischerweise weist SiC eine (0001)-Ebene, eine (11-20)-Ebene und eine (000-1)-Ebene auf. Die Oxidationsrate im Fall der (11-20)-Ebene ist einige zehn Mal höher als die der (0001)-Ebene, und die der (000-1)-Ebene ist noch höher. Dies ist der Fall, da der Oxidationsmechanismus von Si und C sich abhängig von der Ebenenorientierung unterscheidet. Deshalb unterscheiden sich die optimalen Oxidationsbedingungen und Temperbedingungen nach der Oxidation zur Verringerung der Grenzflächen-Störstellendichte an der Oxidationsschicht/Siliziumcarbid-Grenzfläche auch abhängig vor der Ebenenorientierung, und es ist notwendig, die Oxidationsbedingungen und die Temperbedingungen nach der Oxidation für jede Ebenenorientierung zu optimieren. Zu Beginn der Forschung wurden SiC-MOSFETs auf der (0001)-Ebene gebildet, aber die Kanalbeweglichkeit derartiger Vorrichtungen war nicht höher als 10 cm2/Vs.
  • Die jüngere Literatur beschreibt eine Kanalbeweglichkeit, die bis zu 110 cm2/Vs verbessert ist, indem die Grenzflächen-Störstellendichte durch die Verwendung von H2O (Wasser) reduziert wird, um eine Gateisolationsschicht auf der (11-20)-Ebene von SiC zu bilden, und dann die Schicht einem Wasserstofftempern unterzogen wird. Jedoch weist die (11-20)-Ebene eine niedrigere dielektrische Durchbruchfeldstärke auf, als die (0001)- oder (000-1)-Ebene und ist daher nachteilig für Leistungsvorrichtungen mit hoher Durchschlagfestigkeit und hoher Sperrspannung. Es gibt darüber hinaus keine Berichte von MOSFETs, die auf der (000-1)-Ebene gefertigt sind und ohne die Verwendung einer Kanaldotiertechnologie arbeiten. Die Kanaldotiertechnologie ist für Leistungsvorrichtungen hoher Durchschlagfestigkeit und hoher Sperrspannung nicht geeignet, da, obwohl sie die Kanalbeweglichkeit verbessert, ein Leckstrom leichter fließt und die Durchschlagfestigkeits-Sperrspannung abnimmt. Die vorliegende Erfindung stellt eine Technologie bereit, um auf einer (000-1)-Ebene, die eine höhere dielektrische Durchbruchspannung aufweist als eine (11-20)-Ebene, eine Oxidschicht/Siliziumcarbid-Grenzfläche mit einer höheren Kanalbeweglichkeit als bei einer (0001)-Ebene zu bilden.
  • In Bezug auf das Verfahren zum Oxidieren des Siliziumcarbidsubstrats und das anschließende Warmbehandlungsverfahren hat es bereits eine Anzahl von Ankündigungen und Patentveröffentlichungen gegeben, die nachstehend beschrieben werden.
  • JP 9199497 A beispielsweise offenbart ein Verfahren zum Verbessern einer thermischen Oxidationsschicht eines SiC-Einkristallsubstrats, indem dem Oxidationsschritt ein Temperschritt unter Verwendung von Wasserstoff und ein Temperschritt unter Verwendung von inertem Gas zur Verringerung der Hysterese und einer Flachband-Verschiebung folgt. Im Besonderen beschreibt diese Veröffentlichung ein Verfahren, bei dem der Siliziumcarbidoxidation ein Wasserstofftempern bei 1000°C folgt. Dieses Verfahren betrifft die (0001)-Ebene eines Siliziumcarbidsubstrats und beschreibt nichts, was die (000-1)-Ebene betrifft. Darüber hinaus ist eine Temperatur von 1000°C zu hoch, so dass die Oxidationsschicht durch den Wasserstoff reduziert wird, wodurch sich die Zuverlässigkeit der Vorrichtung, in der die Oxidationsschicht als Gateschicht verwendet, verschlechtert.
  • Die JP 10112460 A offenbart ein Fertigungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung, bei dem zur Verringerung der Grenzflächen-Störstellendichte eine thermische Oxidationsschicht gebildet wird, die weniger als zwei Stunden einem Tempern in einer inerten Gasatmosphäre unterzogen wird, und dann bei niedriger Temperatur im Bereich von 300°C bis 500°C in Wasserstoff oder einem Gas, das Wasserstoffatome enthält, wie etwa in der Form von Wasserdampf, wärmebehandelt wird. Dem folgt eine Abkühlperiode, die zumindest zum Teil in einer gasförmigen Atmosphäre, die Wasserstoffatome enthält, stattfindet. So beschreibt die Veröffentlichung ein Verfahren, bei dem die Gateoxidschicht gebildet wird und bei 300°C bis 500°C in einer Atmosphäre, die Wasserstoffatome enthält, warmbehandelt wird, aber das Verfahren betrifft die (0001)-Ebene eines Siliziumcarbidsubstrats und lehrt nichts, was die (000-1)-Ebene betrifft. Auch ist die Wärmebehandlungstemperatur im Bereich von 300°C bis 500°C zu niedrig für eine angemessene Warmbehandlung.
  • Die JP 1131691 A offenbart ein Verfahren zum Bilden einer thermischen Oxidationsschicht in einer SiC-Halbleitervorrichtung, bei dem die Grenzflächen-Störstellendichte im Anschluss an die Schichtbildung in einem Verfahren zum Bilden einer thermischen Oxidationsschicht, bei dem die Schicht durch einen pyrogenen Oxidationsprozess durch Einleiten von Wasserstoff und Sauerstoff aufgewachsen wird, reduziert wird, wobei (1) eine Wasserstoff-Sauerstoff-Mischung verwendet wird, in der mehr Wasserstoff als Sauerstoff vorhanden ist, oder (2) nach der Oxidation in einer Atmosphäre, die Wasserstoffatome enthält, abgekühlt wird und eine Abkühlrate in einem Bereich von 0,3 bis 3°C/min verwendet wird, oder (3) im Anschluss an die Oxidation und das Abkühlen eine Extraktionstemperatur von nicht mehr als 900°C verwendet wird. Während die Veröffentlichung ein Verfahren zum Abkühlen in einer Atmosphäre, die Wasserstoff enthält, nach der pyrogenen Oxidation beschreibt, betrifft das Verfahren die (0001)-Ebene eines SiC-Substrats und nicht die (000-1)-Ebene. Ebenso ist das beschriebene Mischungsverhältnis von Wasserstoff und Sauerstoff, das bei dem pyrogenen Verfahren verwendet wird, nicht optimal.
  • Die JP 2000-252461 A beschreibt ein Fertigungsverfahren für eine Halbleitervorrichtung, bei dem eine, zwei oder mehr Oxid- und/oder Nitrid-Gateisolationsschichten auf zumindest der obersten Schicht eines Siliziumcarbidsubstrats gebildet werden und anschließend bei 600°C bis 1600°C in einer Atmosphäre, die Wasserstoff enthält, getempert wird/werden. Bei diesem Verfahren kann eine gute Gateisolationsschicht/Siliziumcarbid-Grenzfläche erhalten werden, die in der Lage ist, der tatsächlichen Verwendung angemessen Stand zu halten, indem Wasserstoff verwendet wird, um ungesättigte Silizium- oder Kohlenstoffbindungen, die in der Grenzfläche vorhanden sind, zu terminieren, um dadurch die Grenzflächen-Störstellendichte angemessen zu reduzieren. Während die Veröffentlichung die Verwendung einer Wärmebehandlung in Wasserstoff nach dem Bilden der Oxidschicht auf dem Siliziumcarbidsubstrat beschreibt, betrifft das Verfahren die (0001)-Ebene eines SiC-Substrats und weist keine Offenbarung eines wünschenswerten Wasserstoffwärmebehandlungsverfahrens in Bezug auf die (000-1)-Ebene auf.
  • US 5972801 A offenbart ein Verfahren, um verbesserte Oxidschichten und eine daraus resultierende verbesserte Leistung von Vorrichtungen auf Oxidbasis zu erhalten. Das Verfahren reduziert Defekte in einer Oxidschicht auf einem Siliziumcarbidsubstrat, indem ein Prozess verwendet wird, bei dem die Oxidschicht einer oxidierenden Atmosphäre bei einer Temperatur ausgesetzt wird, die unter der Temperatur liegt, bei der Siliziumcarbid oxidieren würde, während sie hoch genug ist, um zu ermöglichen, dass das oxidierende Quellengas in das Oxid diffundiert, und über eine Zeit, die nicht lang genug ist, um eine zusätzliche Oxidation des Siliziumcarbidsubstrats hervorzurufen, die aber ausreicht, um die Oxidschicht zu verdichten und die Eigenschaften der Grenzfläche zwischen der Oxidschicht und dem Substrat zu verbessern. Das Verfahren beschreibt die Behandlung der gebildeten Gateoxidschicht bei 600°C bis 1000°C in einer Atmosphäre, die Wasserdampf enthält, aber dieser Wasserdampf wird nicht durch die Reaktion von H2-Gas und O2-Gas, sondern durch Erwärmen reinen Wassers erzeugt. Darüber hinaus betrifft das Verfahren, wie es beschrieben ist, nicht die Bildung einer Gateoxidschicht auf der (000-1)-Ebene, der eine Wärmebehandlung der Schicht folgt.
  • In Bezug auf die (000-1)-Ebene von 6H-SiC berichteten S. Ogino, T. Oikawa und K. Ueno in Materials Science Forum, Bände 338–342 (2000), Seite 1101 über die Arbeit eines MOSFET, der unter Verwendung einer Kanaldotierung gebildet wurde, bei der das Dotiermittel unter der Gateoxidschicht implantiert wurde, sie berichteten aber nicht über Ergebnisse in Fällen, in denen keine Kanaldotierung verwendet wurde. Der Bericht beschrieb darüber hinaus nur das Bilden einer Gateoxidschicht durch trockene Oxidation, bei der die Schicht in Sauerstoff bei 1100°C getrocknet wurde.
  • In Applied Physics Letters, Band 77 (2000), Seite 866, berichteten K. Fukuda, W. J. Cho, K. Arai, S. Suzuki, J. Senzaki und T. Tanaka bezüglich des Zusammenhanges zwischen der Grenzflächen-Störstellendichte und einem Verfahren zum Bilden einer Gateoxidschicht auf der (000-1)-Ebene von 4H-SiC durch thermische Oxidation bei 1200°C. Jedoch berichteten sie nicht über ein Verfahren zum Bilden einer Gateisolationsschicht bei einer Temperatur unter 1200°C und einer Behandlung nach der Oxidation.
  • Wie es im Vorstehenden beschrieben wurde, weist SiC typischerweise drei Ebenen auf: eine (0001)-Ebene, eine (11-20)-Ebene und eine (000-1)-Ebene. Die Oxidationsrate der (11-20)-Ebene ist höher als die der (0001)-Ebene, und die der (000-1)-Ebene ist noch höher. Im Besonderen ist die Oxidationsrate der (000-1)-Ebene einige zehn Mal höher als die der (0001)-Ebene. Deshalb unterscheiden sich die optimalen Oxidationsbedingungen und Temperbedingungen nach der Oxidation zum Verringern der Grenzflächen-Störstellendichte an der Oxidationsschicht/Siliziumcarbid-Grenzfläche ebenfalls von Ebene zu Ebene. Beispielsweise in dem Fall der (0001)-Ebene ist die Grenzflächen-Störstellendichte niedriger, wenn trockener Sauerstoff verwendet wird, im Vergleich damit, wenn H2O verwendet wird, aber im Fall der (11-20)-Ebene ist die Grenzflächen-Störstellendichte niedriger, wenn H2O verwendet wird. Die Temperwirkung nach der Oxidation unterscheidet sich ebenfalls von Ebene zu Ebene. Somit müssen die Oxidationsbedingungen und Temperbedingungen nach der Oxidation zum Minimieren der Grenzflächen-Störstellendichte für jede Ebene optimiert werden. Zu Begin der Forschung wurden SiC-MOSFETs auf der (0001)-Ebene gebildet, aber die Kanalbeweglichkeit derartiger Vorrichtungen war nicht höher als 10 cm2/Vs. Jüngste Berichte beschreiben eine Kanalbeweglichkeit, die bis zu 110 cm2/Vs verbessert ist, indem die Grenzflächen-Störstellendichte unter Verwendung von Wasser zur Bildung der Gateisolationsschicht auf der (11-20)-Ebene des SiC reduziert wird. Jedoch weist die (11-20)-Ebene eine niedrigere dielektrische Durchbruchfeldstärke auf als die (0001)- oder (000-1)-Ebene und ist daher nachteilig für Leistungsvorrichtungen mit hoher Durchschlagfestigkeit und hoher Sperrspannung. Es gibt auch keine Berichte von MOSFETs, die auf der (000-1)-Ebene hergestellt sind und ohne die Verwendung einer Kanaldotierungstechnologie arbeiten. Eine Kanaldotierung ist für Leistungsvorrichtungen mit hoher Durchschlagfestigkeit und hoher Sperrspannung nicht geeignet, da sie, obwohl sie die Kanalbeweglichkeit verbessert, bewirkt, dass ein Leckstrom leichter fließt und so die Durchschlagfestigkeit und Sperrspannung abnimmt.
  • Im Hinblick auf die oben beschriebene Überlegenheit der Eigenschaften der (000-1)-Ebene im Vergleich mit jener der (0001)- und (11-20)-Ebenen ist es eine Aufgabe der vorliegenden Erfindung, eine SiC-Halbleitervorrichtung mit einem Siliziumcarbidsubstrat in der (000-1)-Ebene bereitzustellen, bei der der Vorrichtung eine hohe Durchschlagfestigkeit und Sperrspannung sowie eine hohe Kanalbeweglichkeit verliehen wird, indem das Verfahren der Wärmebehandlung optimiert wird, das im Anschluss an das Bilden des Gateoxids verwendet wird.
  • Die nachveröffentlichte EP 1 434 272 A1 offenbart ein Verfahren zum Herstellen einer Halbleitervorrichtung, bei dem:
    • – eine Gateisolationsschicht auf einem Halbleiterbereich gebildet wird, der aus Siliziumcarbid mit einer (000-1)-Ebenenorientierung gebildet wird;
    • – eine Gateelektrode auf der Gateisolationsschicht gebildet wird;
    • – eine Elektrode auf dem Halbleiterbereich gebildet wird;
    • – eine Oberfläche des Halbleiterbereichs gereinigt wird;
    • – eine Gateisolationsschicht gebildet wird; wobei dem Schritt des Bildens der Gateisolationsschicht eine Warmebehandlung in einer Atmosphäre folgt, die H2O-(Wasser-)Dampf enthält.
  • Es ist Aufgabe der vorliegenden Erfindung, ein verbessertes Verfahren zum Herstellen einer Halbleitervorrichtung anzugeben.
  • Offenbarung der Erfindung:
  • Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst. Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Kurze Beschreibung der Zeichnungen:
  • 1 ist ein schematisches Schaubild, das ein Verfahren zum Herstellen eines MOS-Feldeffekttransistors zeigt.
  • 2 ist ein schematisches Schaubild, das den Querschnitt eines MOS-Kondensators zeigt.
  • 3 zeigt die C-V-Kennlinien von MOS-Kondensatoren, die eine Gateisolationsschicht aufweisen, die unter Verwendung einer Wärmebehandlung in einer Atmosphäre aus trockenem Sauerstoff und Ar (Argon), H2 (Wasserstoff) und H2O (Wasser) gebildet ist. Die durchgezogenen Linien zeigen Hochfrequenz-C-V-Kennlinien, und die gestrichelten Linien zeigen quasistatische C-V-Kennlinien.
  • 4 zeigt Verteilungen einer Grenzflächen-Störstellendichte in der Energielücke, die aus den C-V-Kennlinien von 3 berechnet wird.
  • 5 zeigt Verteilungen einer Grenzflächen-Störstellendichte in der Energielücke, die aus den C-V-Kennlinien von MOS-Kondensatoren berechnet wird, die eine Gateisolationsschicht aufweisen, die durch Oxidation in einer H2O-Atmosphäre und Wärmebehandlung in einer Atmosphäre aus Ar, H2 und H2O gebildet wird.
  • 6 zeigt die Grenzflächen-Störstellendichtewerte, die bei Wasserstoffwärmebehandlungstemperaturen im Bereich von 400°C bis 900°C im Anschluss an eine Oxidation in einer H2O-Atmosphäre und einer Wärmebehandlung in Argon erhalten werden.
  • 7 zeigt die Grenzflächen-Störstellendichtewerte, die bei H2O-Wärmebehandlungstemperaturen von 650°C, 750°C, 850°C und 950°C im Anschluss an die Bildung der Gateoxidschicht in einer H2O-Atmosphäre und einer Wärmebehandlung in Argon erhalten werden.
  • 8 zeigt den Effekt der Oxidationstemperatur auf die Grenzflächen-Störstellendichte nach einer Wärmebehandlung bei 800°C in Wasserstoffgas im Anschluss an die Bildung der Gateoxidschicht in einer H2O-Atmosphäre und Wärmebehandlung in einer Argonatmosphäre.
  • 9 zeigt die Wasserstoffdichte in einer SiO2-Schicht und SiO2/SiC-Grenzfläche, die durch Oxidieren eines (000-1)-Ebenen-SiC-Substrats in einer H2O- und O2-(Sauerstoff-)Atmosphäre gebildet wird, gemessen unter Verwendung einer Sekundärionen-Massenspektroskopie (SIMS). Die verwendete Primärionenart war Cs.
  • 10 ist eine Querschnittsansicht einer komplementären Metall-Isolator-Halbleiter-(CMIS-)Schaltung, die aus einem n-Kanal-Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET) und einem p-Kanal MISFET zusammengesetzt ist.
  • 11 ist eine Querschnittsansicht einer Doppel-Metall-Isolator-Halbleiter-(DMIS-)Schaltung.
  • 12 ist eine Querschnittsansicht einer Lateral-Resurf-MISFET-Schaltung.
  • 13 ist eine Querschnittsansicht einer Schaltung eines Bipolartransistors mit isoliertem Gate (IGBT). Die n+-Pufferschicht kann weggelassen werden.
  • 14 ist eine Querschnittsansicht einer p-Kanal-IGBT-Schaltung. Die p+-Pufferschicht kann weggelassen werden.
  • Beste Ausführungsart der Erfindung:
  • Die vorliegende Erfindung stellt eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben bereit, bei welcher der Fokus auf eine Technologie zum Bilden einer Oxidschicht/Siliziumcarbid-Grenzfläche in der (000-1)-Ebene gelegt wird, die eine höhere dielektrische Durchbruchfeldstärke aufweist als die (11-20)-Ebene und eine höhere Kanalbeweglichkeit als die (0001)-Ebene. Die Ausführungsformen der vorliegenden Erfindung werden nun ausführlich anhand der Zeichnungen beschrieben.
  • Ein besonderes Beispiel des Verfahrens zum Herstellen einer Halbleitervorrichtung wird anhand von 1 beschrieben.
  • 1 ist eine Querschnittansicht des Prozesses zum Fertigen eines MOS-Transistors unter Verwendung eines Siliziumcarbidsubstrates, der über einen Teil der Fertigungsprozedur gezeigt ist. 1(a) zeigt ein p-leitendes Siliziumcarbidsubstrat 1 mit einer (000-1)-Ebene (4H-SiC, Fremdstoffkonzentration von 5 × 1015 cm–3), auf dem ein RIE (reaktives Ionenätzen) verwendet worden ist, um Fotolithographieausrichtungsmarken zu bilden, das einem herkömmlichen RCA-Reinigen folgt. Es ist auch möglich, als Substrat eine Siliziumcarbidschicht zu verwenden, die auf einem Siliziumsubstrat aufgewachsen wird.
  • Nach 1(b) wurden Source- und Drainbereiche durch Innenimplantation unter Verwendung einer Ionenimplantationsmaske 4 aus SiO2 gebildet, welche durch thermische Oxidation oder CVD (Chemical Vapor Deposition) gebildet wurde.
  • In dem Fall dieses Beispiels, wie es in 1 (ab) gezeigt ist, wurde LTO (Niedertemperaturoxid) verwendet, um die Ionenimplantationsmaske zu bilden. Die LTO-Schicht wurde gebildet, indem Silan und Sauerstoff bei 400°C bis 800°C zur Reaktion gebracht wurden, um Siliziumdioxid auf dem p-leitenden Siliziumcarbidsubstrat 1 abzuscheiden. Nach der Verwendung von Fotolithographie, um die Drain- und Source-Bereiche zu bilden, wurde HF (Flusssäure) verwendet, um das LTO herunter auf die Source- und Drain-Bereiche für die Ionenimplantation zu ätzen. Die in 1(b) gezeigten Source 3 und Drain 4 wurden unter Verwendung von Stickstoff-, Phosphor- oder Arsenionenimplantation bei 500°C gebildet. Diesem folgte eine Aktivierungswärmebehandlung in einer Argonatmosphäre bei einer Temperatur im Bereich von 1200°C bis 1700°C. Bei diesem Beispiel bestand die Wärmebehandlung aus fünf Minuten bei 1500°C. Als nächstes wurde das Nachfolgende ausgeführt, um das Substrat zu reinigen: 1) HF wurde verwendet, um die Opferoxidschicht wegzuätzen; 2) die SiC-Substratoberfläche wurde ultravioletter Strahlung in einer Ozonatmosphäre ausgesetzt; diesem folgte 3) 30 Minuten H2-Behandlung bei 1000°C; und 4) Ausführen von 3) als Fortsetzung von Schritt 2). Dem folgte eine Oxidation in einer Atmosphäre, die O2 oder H2O (Wasser) enthielt, bei einer Temperatur im Bereich von 800°C bis 1200°C, um dadurch die Gateisolationsschicht 5 mit einer Dicke von annähernd 50 nm zu bilden.
  • Eine Oxidation unter Verwendung eines Gases, das H2O enthält, kann durch ein Verfahren vorgenommen werden, bei dem 1) Dampf, der durch Erwärmen von H2O erzeugt wird, oder 2) H2O, das durch eine Reaktion von H2 (Wasserstoff) und O2 (Sauerstoff) erzeugt wird, dem Substrat durch eine Strömung von Sauerstoff oder einem inerten Gas (Argon, Stickstoff oder Helium) zugeführt wird. Bei diesem Beispiel wurden 1) oder 2) verwendet, um eine thermische Oxidationsschicht zu bilden. 2) wurde bei 800°C bis 1200°C ausgeführt. In diesem Fall kann auch H2O durch einen Strom von inertem Gas zugeführt werden. Zum Vergleich mit den thermischen Oxidationsschichten wurde eine LTO-Schicht mit 50 nm Dicke verwendet, um die Gateisolationsschichten zu bilden, dem eine Wärmebehandlung in einem inerten Gas und ein Abkühlen auf Raumtemperatur folgte. Der Schritt einer Wärmebehandlung in einem inerten Gas kann weggelassen werden, ist aber vorzugsweise enthalten, um eine Vorrichtung mit einer hohen Zuverlässigkeit herzustellen. Das Substrat wurde dann in einer Atmosphäre, die H2 oder H2O enthielt, wärmebehandelt. In dem Fall von H2 wurde die Wärmebehandlung bei 400°C bis 900°C ausgeführt. In dem Fall von H2O ist es bevorzugt, eine Temperatur von 650°C bis 950°C zu verwenden. Bei diesem Beispiel wurde die Wärmebehandlung bei 650°C, 750°C, 850°C und 950°C ausgeführt. Der gesamte verwendete Wasserdampf wurde durch eine Reaktion von H2 und O2 bei 800°C erzeugt, wobei das Verhältnis [O2]/[H2] zwischen den Strömungsraten des Wasserstoffgases und Sauerstoffgases in dem Bereich von 0,1 bis 10 eingestellt wurde. In dem Fall von 1 betrug das Verhältnis 3. Der H2O-Dampf kann auch durch einen Strom inerten Gases (Argon, Stickstoff oder Helium) zugeführt werden. Das Substrat wurde dann in einem inerten Gas, wie etwa Argon oder Stickstoff oder dergleichen, wärmebehandelt. Dieser Schritt der Wärmebehandlung in einem inerten Gas kann weggelassen werden, ist aber vorzugsweise enthalten, um eine Vorrichtung mit hoher Zuverlässigkeit herzustellen. Dem folgte eine H2O-Wärmebehandlung bei einer niedrigen Temperatur, der eine H2-Wärmebehandlung folgte. Die zweite Wärmebehandlung unter Verwendung von H2 oder H2O kann weggelassen werden, ist aber vorzugsweise enthalten, um eine Vorrichtung mit einer hohen Zuverlässigkeit herzustellen. Bei diesem Beispiel wurde die H2O-Behandlung bei 650°C und 850°C ausgeführt, und die folgende Wasserstoffbehandlung bei 800°C.
  • Als nächstes wurde eine Gateelektrode 6 gebildet. Die Gateelektrode 6 kann aus Aluminium oder n- oder p-leitendem Polysilizium gebildet werden. Im Anschluss daran kann darauf eine weitere Schicht eines Silizids, wie etwa WSi2, MoSi2 oder TiSi2, gebildet werden. Die Gateelektrode wird dann gebildet, indem das Aluminium, das n-leitende Silizium oder das gleitende Silizium geätzt werden. Anschließend wird eine Oxidschicht darauf abgeschieden, und ein Kontaktloch wird örtlich in die Oxidschicht geätzt. Daraufhin wird ein Nassätzen nach der Dampfabscheidung von Aluminium durchgeführt. Eine Dampfabscheidung oder ein Sputtern wird dann dazu verwendet, eine Metallschicht, die Nickel, Titan oder Aluminium enthält, oder eine Mehrfachschicht aus Metallschichten zu bilden, und RIE oder Nassätzen kann dazu verwendet werden, eine Metallkontaktleitung 10 zu bilden. Diesem folgte eine Wärmebehandlung in Stickstoff, um den MOSFET fertig zu stellen.
  • Es wurde auch ein MOS-Kondensator wie folgt gefertigt. Zunächst wurde eine 10 nm dicke Opferoxidschicht auf einem n-leitenden Siliziumcarbidsubstrat mit einer (000-1)-Ebene (4H-SiC, Fremdstoffkonzentration von 5 × 1015 cm–3) gebildet, das unter Verwendung einer herkömmlichen RCA-Reinigung gereinigt worden war. Die Opferoxidschicht wurde unter Verwendung von 5% Flusssäure entfernt, und die Gateisolationsschicht wurde gebildet und wärmebehandelt. Die Gateisolationsschicht und die folgende Wärmebehandlung wurden durch die gleichen Verfahren gebildet bzw. ausgeführt, die zur Herstellung eines MOSFET verwendet wurden. Das Dampfabscheidungsverfahren wird dann dazu verwendet, eine Aluminiumschicht auf der Gateisolationsschicht und auf der Unterseite des SiC-Substrats zu bilden, und dem folgte die Bildung eines Metallsubstrats auf der Unterseite, wodurch die Fertigung des MOS-Kondensators mit dem in 2 gezeigten Querschnittsaufbau fertig gestellt wurde.
  • Ein Tempern in einem inerten Gas (Argon) wurde in beiden Fällen im Anschluss an eine Oxidation verwendet, d. h., wenn die Gateoxidschicht in trockenem Sauerstoff gebildet wurde, und wenn die Gateoxidschicht in einer H2O-Atmosphäre gebildet wurde. Jedoch funktionierten die MOSFETs, in denen die Gateoxidschicht in trockenem Sauerstoff gebildet wurde, nicht. MOSFETs, in denen die Gateoxidschicht in einer H2O-Atmosphäre gebildet wurde, funktionierten und wiesen eine Kanalbeweglichkeit von 50 cm2/Vs auf. Somit konnten MOSFETs arbeiten, wenn die Gateoxidschicht in einer H2O-Atmosphäre bei nicht mehr als 1150°C gebildet wurde, selbst auf der (000-1)-Ebene.
  • 3 zeigt die Hochfrequenz-C-V-Kennlinien (Messfrequenz f = 100 kHz) und quasistatische C-V-Kennlinien (Stufenspannung Vs = 50 mV, Verzögerungszeit td = 10 Sekunden) von Probe-MOS-Kondensatoren, die im Anschluss an das Bilden der Gateisolationsschicht bei 950°C bis 1200°C in einer Atmosphäre, die H2O enthielt, über 30 Minuten in einer Argonatmosphäre wärmebehandelt wurden. Die durchgezogenen Linien zeigen die Hochfrequenz-C-V-Kennlinien, und die gestrichelten Linien zeigt die quasistatischen C-V-Kennlinien. Ein größerer Unterschied zwischen den beiden C-V-Kennlinien gibt eine höhere Grenzflächen-Störstellendichte (Dit) an.
  • 4 zeigt die Verteilungen der Grenzflächen-Störstellendichte (Dit) in dem SiC-Energieband, die aus den C-V-Kennlinien von 3 mittels Gleichung 1 berechnet wurden. Hier ist Ch die Hochfrequenz-Kapazität, Cq ist die quasistatische Kapazität, Cox ist die Oxidschicht-Kapazität und q ist die Elektronenladung.
  • Gleichung 1
    Figure 00170001
  • 4 zeigt die Grenzflächen-Störstellendichten von Proben, die nach dem Bilden der Gateisolationsschicht bei 950°C bis 1200°C in einer Atmosphäre, die H2O-Dampf enthielt, über 30 Minuten in einer Argonatmosphäre wärmebehandelt wurden. Bis zu einer Oxidationstemperatur von 1100°C oder darüber ist die Dit hoch und im Wesentlichen konstant, nimmt aber ab, wenn die Temperatur unter 1100°C fällt, und wird unter 1000°C konstant. Es ist deshalb bevorzugt, eine Oxidationstemperatur zu verwenden, die niedriger ist als 1100°C.
  • 5 zeigt einen Vergleich von SiC-Substratproben, die in trockenem Sauerstoff (Trocken) und in einer H2O-Atmosphäre (Nass) oxidiert wurden, welche gerade in Argon wärmebehandelt wurden und auch in Argon wärmebehandelt wurden und darüber hinaus in Wasserstoff bei 800°C wärmbehandelt wurden. Es ist zu sehen, dass, welches Oxidationsverfahren auch immer verwendet wird, eine Wasserstoffwärmebehandlung die Dit reduziert. Somit weist eine Wasserstoffwärmebehandlung einen Effekt einer Reduktion der Dit auf.
  • 6 zeigt Grenzflächen-Störstellendichten, die durch Wasserstoffwärmebehandlungstemperaturen im Bereich von 400°C bis 900°C erhalten wurden, im Anschluss an eine Oxidation in einer H2O-Atmosphäre und Wärmebehandlung in Argon. Bis zu 400°C gibt es keine Änderung, jedoch gibt es oberhalb von 400°C eine scharfe Reduktion der Dichte, und bei 800°C und darüber gibt es Sättigung. Bei hohen Temperaturen über 1000°C reduziert der Wasserstoff die Gateisolationsschicht, wodurch die Zuverlässigkeit der Gateisolationsschicht verschlechtert wird, so ist es erwünscht, die Temperatur der Wasserstoffwärmebehandlung auf 400°C bis 1000°C zu begrenzen.
  • 7 zeigt den Effekt der Oxidationstemperatur auf die Grenzflächen-Störstellendichte, wenn Gateoxidschichten, die in einer H2O-Atmosphäre bei 950°C bis 1200°C gebildet werden, in einer Argonatmosphäre wärmebehandelt werden, und dann auch bei 800°C in einer Atmosphäre, die Wasserstoffgas enthält, wärmebehandelt werden. Bis zu einer Oxidationstemperatur von 1100°C oder darüber ist die Dit hoch und im Wesentlichen konstant, nimmt aber ab, wenn die Temperatur unter 1100°C fällt und wird unter 1000°C konstant. Wenn der Gateisolationsschichtbildung eine Wasserstoffwärmebehandlung folgt, ist es daher bevorzugt, eine Oxidationstemperatur zu verwenden, die niedriger ist als 1100°C.
  • 8 zeigt, wie die Grenzflächen-Störstellendichte durch die H2O-Konzentration beeinflusst wird, während der Gateisolationsschichtbildung in einer H2O-Atmosphäre, wenn die Gateisolationsschicht im Anschluss an das Bilden der Gateisolationsschicht in der H2O-Atmosphäre in einer Argonatmosphäre wärmebehandelt wird und dann auch bei 800°C in einer Wasserstoffatmosphäre wärmebehandelt wird. Die Grenzflächen-Störstellendichte ist bis zu einer H2O-Dampfkonzentration von 25% konstant, nimmt aber bei einer Konzentration von 50% oder mehr zu. Es ist daher bevorzugt, eine H2O-Dampfkonzentration zu verwenden, die niedriger ist als 50%.
  • In Bezug auf diese Ergebnisse zeigt Tabelle 1 die Beziehung zwischen den Bedingungen bei der Gateisolationsschichtbildung, den Bedingungen der Wärmebehandlung nach der Oxidation und der MOSFET-Kanalbeweglichkeit. Tabelle 1
    Verfahren zum Bilden der Gateoxidschicht Verfahren zur Gateoxidschichtbildung/Wärmebehandlung
    Ar (1100°C) Ar + H2 (1100°C) Ar (950°C)
    H2O-(Wasser-) Atmosphäre 50 cm2/Vs 72 cm2/Vs 65 cm2/Vs
  • Wenn die Gateisolationsschicht in einer H2O-Atmosphäre gebildet wurde, betrug die Kanalbeweglichkeit 50 cm2/Vs, aber wenn die gebildete Schicht in H2 wärmebehandelt wurde, wurde die Kanalbeweglichkeit 72 cm2/Vs. Wenn eine Oxidationstemperatur von 950°C verwendet wurde, betrug die Kanalbeweglichkeit 65 cm2/Vs, so dass die Kanalbeweglichkeit verbessert wurde, indem die Temperatur reduziert wurde.
  • Tabelle 2 zeigt die Ergebnisse eines Vergleichs zwischen Gateisolationsschichten, die unter Verwendung von LTO gebildet wurden, und die unter Verwendung thermischer Oxidation gebildet wurden. In beiden Fällen wurde POA (Tempern nach der Oxidation) in Argon ausgeführt. Die Ergebnisse zeigen, dass eine thermische Oxidationsschicht die Wirkung hat, die Kanalbeweglichkeit zu verbessern. Tabelle 2
    Gateoxidschicht Kanalbeweglichkeit
    LTO-Schicht < 10 cm2/Vs
    thermische Oxidationsschicht 50 cm2/Vs
  • Als nächstes zeigt Tabelle 3 die Ergebnisse der Kanalbeweglichkeit, die erhalten wurde, wenn reines Wasser erhitzt wurde, um H2O-Dampf zu erzeugen, das durch Argongas transportiert wurde, um das Siliziumcarbidsubstrat zu oxidieren, und wenn das Substrat unter Verwendung von H2O oxidiert wurde, das durch die Reaktion von H2 und O2 erzeugt wurde und durch Argongas zu dem Substrat transportiert wurde. Die Gateisolationsschicht wurde unter Verwendung einer Temperatur von 1150°C über 14 Minuten gebildet. Aus den Ergebnissen ist zu sehen, dass die Kanalbeweglichkeit unter Verwendung von H2O, das durch die Reaktion von H2 und O2 erzeugt wird, höher ist, was zeigt, dass es einen Effekt einer Verbesserung der Kanalbeweglichkeit gibt. Tabelle 3
    H2O-Erzeugungsverfahren Kanalbeweglichkeit
    Verdampfung von reinem Wasser < 10 cm2/Vs
    Verbrennung von H2 und O2 50 cm2/Vs
  • Tabelle 4 zeigt die Wirkung, die ein Reinigen auf die Kanalbeweglichkeit hat. Die Gateisolationsschicht wurde unter Verwendung einer Temperatur von 1150°C über 14 Minuten gebildet. Tabelle 4
    SiC-Substrat-Reinigungsverfahren Kanalbeweglichkeit
    Keines 50 cm2/Vs
    ultraviolette Strahlung in Ozon 55 cm2/Vs
    Wasserstofftempern 57 cm2/Vs
    ultraviolette Strahlung in Ozon + Wasserstofftempern 60 cm2/Vs
  • Diese Ergebnisse zeigen, dass die Kanalbeweglichkeit höher ist, wenn das Substrat gereinigt wird, als wenn es nicht gereinigt wird. Die Kanalbeweglichkeit betrug nach dem Reinigen unter Verwendung ultravioletter Strahlung in Ozon 55 cm2/Vs, 57 cm2/Vs nach dem Reinigen durch Wasserstofftempern, und 60 cm2/Vs nach dem Reinigen durch ultraviolette Strahlung in Ozon plus Wasserstofftempern. Dies zeigt, dass die Kanalbeweglichkeit durch Reinigen durch ultraviolette Strahlung in Ozon, Reinigen durch Wasserstofftempern und Reinigen durch ultraviolette Strahlung in Ozon kombiniert mit Wasserstofftempern verbessert wird.
  • 9 zeigt die Wasserstoffdichte in einem SiO2 und einer SiO2/SiC-Grenzfläche, die durch Oxidieren eines SiC-Substrats mit einer (000-1)-Ebene in einer H2O- und O2-(Sauerstoff-)Atmosphäre gebildet wird, gemessen unter Verwendung einer Sekundärionen-Massenspektroskopie (SIMS). Das verwendete Primärion war Cs.
  • Die Kanalbeweglichkeit betrug in einer Halbleitervorrichtung, in der der Wasserstoffgehalt der Gateoxidschicht 1E19/cm3 oder mehr betrug, 100 cm2/Vs oder mehr. Da jedoch ein Überschreiten von 1E20/cm3 zu einer Verringerung der elektrischen Durchschlagfestigkeits-Feldstärke der Oxidschicht aufgrund der Reduktion der Oxidschicht durch den Wasserstoff führt, wird der Gehalt auf 1E19/cm3 bis 1E20/cm3 begrenzt. Die Kanalbeweglichkeit betrug in einer Halbleitervorrichtung mit einer Grenzfläche zwischen einer Gateoxidschicht und einem Halbleiterbereich, in der der Wasserstoffgehalt 1E21/cm3 oder mehr betrug, 100 cm2/Vs oder mehr. Da jedoch ein Überschreiten von 1E22/cm3 zu einer Verringerung der elektrischen Durchschlagfestigkeits-Feldstärke aufgrund der Reduktion der Oxidschicht durch den Wasserstoff führen kann, ist der Gehalt auf 1E20/cm3 bis 1E22/cm3 begrenzt.
  • 10 ist eine Querschnittsansicht einer komplementären Metall-Isolator-Halbleiterschaltung (CMIS-Schaltung), die aus einem n-Kanal-Metall-Isolator-Halbleiter-Feldeffekttransistor (n-Kanal MISFET) und einem p-Kanal-MISFET zusammengesetzt ist.
  • 11 ist eine Querschnittsansicht einer Doppel-Metall-Isolator-Halbleiter-Schaltung (DMIS-Schaltung).
  • 12 ist eine Querschnittsansicht einer Lateral-Resurf-MISFET-Schaltung.
  • 13 ist eine Querschnittsansicht einer Schaltung eines Bipolartransistors mit isoliertem Gate (IGBT-Schaltung), in der die n+-Pufferschicht weggelassen werden kann.
  • 14 ist eine Querschnittsansicht einer p-Kanal-IGBT-Schaltung, in der die p+-Pufferschicht weggelassen werden kann.
  • Industrielle Anwendbarkeit:
  • Der erfindungsgemäße Aufbau (SiC-Halbleitervorrichtung), der wie im Vorstehenden beschrieben ausgestaltet ist, ist zur Anwendung auf Halbleitervorrichtungen geeignet, die Gateisolationsschichten verwenden, wie etwa jene von Leistungsvorrichtungen mit hoher Durchschlagfestigkeit und hoher Sperrspannung sowie hoher Kanalbeweglichkeit, insbesondere auf MOS-Kondensatoren, MOSFETs, CMIS-Schaltungen und DMIS-Schaltungen, die aus n-Kanal-MISFETs und p-Kanal-MISFETs zusammengesetzt sind, und IGBT-Schaltungen.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, mit den Schritten: Bilden einer Gateisolationsschicht auf einem Halbleiterbereich, der aus Siliziumcarbid mit einer (000-1)-Ebenenorientierung gebildet wird, Bilden einer Gateelektrode auf der Gateisolationsschicht; Bilden einer Elektrode auf dem Halbleiterbereich; und Reinigen einer Oberfläche des Halbleiterbereichs; wobei dem Schritt des Bildens der Gateisolationsschicht eine Wärmebehandlung in einer Atmosphäre folgt, die H2O-(Wasser-)Dampf enthält, dem eine Wärmebehandlung in einer Atmosphäre folgt, die H2-(Wasserstoff-)Gas enthält, um eine Grenzflächen-Störstellendichte einer Grenzfläche zwischen der Gateisolationsschicht und dem Halbleiterbereich zu reduzieren.
  2. Verfahren nach Anspruch 1, das darüber hinaus einen Wärmebehandlungsschritt, bei dem der Halbleiterbereich über eine vorbestimmte Zeit in einer inerten Gasatmosphäre bei einer vorbestimmten Temperatur gehalten wird, in einer ersten Periode zwischen dem Schritt des Bildens einer Gateisolationsschicht und dem Schritt einer Wärmebehandlung in einer Atmosphäre, die H2O-(Wasser-)Dampf enthält, oder in einer zweiten Periode zwischen dem Wärmebehandlungsschritt in einer Atmosphäre, die H2O-(Wasser-)Dampf enthält, und einem Wärmebehandlungsschritt in einer Atmosphäre, die H2-(Wasserstoff-)Gas enthält, umfasst.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Wärmebehandlung in einer Atmosphäre, die H2O-Dampf enthält, bei einer höheren Temperatur als die Wärmebehandlung in einer Atmosphäre, die H2-Gas enthält, stattfindet.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei der Schritt der Wärmebehandlung in einer Atmosphäre, die H2O-(Wasser-)Dampf enthält, der dem Schritt des Bildens einer Gateisolationsschicht folgt, über eine vorbestimmte Zeit bei einer vorbestimmten Temperatur von 650°C bis 950°C gehalten wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Gateisolationsschicht durch thermische Oxidation des Halbleiterbereiches gebildet wird.
  6. Verfahren nach Anspruch 5, wobei die thermische Oxidation des Halbleiterbereiches in einer Atmosphäre, die H2O-(Wasser-)Dampf enthält, ausgeführt wird.
  7. Verfahren nach Anspruch 6, wobei die Atmosphäre, die H2O-Dampf enthält, H2O-Dampf und Sauerstoff oder H2O-Dampf, Sauerstoff und inertes Gas enthält, in welcher das H2O-Gas eine vorbestimmte Konzentration von 1% bis 100% aufweist.
  8. Verfahren nach Anspruch 7, wobei, wenn die Wärmebehandlung, die dem Bilden der Gateisolationsschicht folgt, in einer Atmosphäre ausgeführt wird, die H2O-Dampf enthält, diese H2O-Dampf und Sauerstoffgas oder H2O-Dampf, Sauerstoff und inertes Gas umfasst, in welcher der H2O-Dampf eine vorbestimmte Konzentration von 10% bis 50% aufweist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei der H2O-(Wasser-)Dampf durch eine Reaktion zwischen Wasserstoff-(H2-)Gas und Sauerstoff-(O2-)Gas in der Atmosphäre, in der der Halbleiterbereich angeordnet ist, erzeugt wird.
  10. Verfahren nach Anspruch 9, wobei ein Verhältnis [O2]/[H2] zwischen einer Strömungsrate [H2] von H2-(Wasserstoff-)Gas und einer Strömungsrate [O2] von O2-(Sauerstoff-)Gas in einem vorbestimmten Bereich von 0,1 bis 100 liegt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei eine Halbleiterbereich-Oxidationstemperatur in einem vorbestimmten Bereich von 800°C bis 1150°C liegt.
  12. Verfahren nach einem der Ansprüche 5 bis 11, wobei, wenn die Wärmebehandlung, die dem Bilden der Gateisolationsschicht durch thermische Oxidation des Halbleiterbereiches folgt, in einer Atmosphäre, die H2O-Dampf enthält, ausgeführt wird, die Wärmebehandlung bei einer Temperatur ausgeführt wird, die niedriger ist als eine Temperatur, bei der die Gateisolationsschicht gebildet wird, um eine Dicke der Gateoxidschicht ohne Erhöhung einer Dicke der Gateoxidschicht zu erhöhen.
  13. Verfahren nach einem der Ansprüche 1 bis 12, wobei die Wärmebehandlung in einer Atmosphäre, die H2-(Wasserstoff-)Gas enthält, bei einer Temperatur in einem vorbestimmten Bereich von 600°C bis 900°C ausgeführt wird.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei die Bildung der Gateisolationsschicht und die folgende Wärmebehandlung in einer Atmosphäre aus H2-(Wasserstoff-)Gas, H2O-(Wasser-)Dampf oder inertem Gas als ein kontinuierlicher Prozess in einer Vorrichtung ausgeführt werden, die vor Außenluft abgeschlossen ist.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei der Schritt des Reinigens der Oberfläche des Halbleiterbereichs ultraviolette Bestrahlung verwendet, um den Halbleiterbereich, der in einer Ozonatmosphäre angeordnet ist, zu reinigen.
  16. Verfahren nach einem der Ansprüche 1 bis 15, wobei der Schritt des Reinigens der Oberfläche des Halbleiterbereiches eine Wärmebehandlung in einer H2-(Wasserstoff-)Gasatmosphäre verwendet.
  17. Verfahren nach Anspruch 16, wobei der Schritt des Reinigens der Oberfläche des Halbleiterbereiches einen Schritt einer Verwendung ultravioletter Bestrahlung umfasst, um den Halbleiterbereich, der in einer Ozonatmosphäre angeordnet ist, zu reinigen, worauf ein Schritt eines Reinigens unter Verwendung einer Wärmebehandlung in einer H2-(Wasserstoff)Gasatmosphäre folgt.
  18. Verfahren nach einem der Ansprüche 1 bis 17, das ferner die Schritte umfasst, dass eine Zwischenschicht-Isolationsschicht gebildet wird, dass eine Verdrahtungsschicht gebildet wird, und dass eine Isolationsschicht gebildet wird, die die Verdrahtungsschicht schützt.
  19. Verfahren nach einem der Ansprüche 1 bis 18, wobei die Wärmebehandlung in einer Atmosphäre, die H2-Gas enthält, nach dem Bilden einer Gateelektrodenschicht über der Gateisolationsschicht ausgeführt wird.
  20. Verfahren nach einem der Ansprüche 1 bis 19, das ferner den Schritt einer Wärmebehandlung in einer Atmosphäre, die H2-(Wasserstoff-)Gas enthält, umfasst, dem ein Schritt einer Wärmebehandlung in einer inerten Gasatmosphäre bei bis zu 600°C folgt.
DE10394372A 2002-06-28 2003-06-26 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Lifetime DE10394372B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002-189161 2002-06-28
JP2002189161 2002-06-28
DE10392870T DE10392870B4 (de) 2002-06-28 2003-06-26 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE10394372B4 true DE10394372B4 (de) 2011-07-28

Family

ID=29996840

Family Applications (3)

Application Number Title Priority Date Filing Date
DE10392870T Expired - Lifetime DE10392870B4 (de) 2002-06-28 2003-06-26 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE10394374A Expired - Lifetime DE10394374B4 (de) 2002-06-28 2003-06-26 Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10394372A Expired - Lifetime DE10394372B4 (de) 2002-06-28 2003-06-26 Verfahren zur Herstellung einer Halbleitervorrichtung

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE10392870T Expired - Lifetime DE10392870B4 (de) 2002-06-28 2003-06-26 Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE10394374A Expired - Lifetime DE10394374B4 (de) 2002-06-28 2003-06-26 Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (5)

Country Link
US (1) US7338869B2 (de)
JP (2) JP4374437B2 (de)
AU (1) AU2003280487A1 (de)
DE (3) DE10392870B4 (de)
WO (1) WO2004003989A1 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10392870B4 (de) 2002-06-28 2009-07-30 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
US20060006393A1 (en) * 2004-07-06 2006-01-12 Ward Allan Iii Silicon-rich nickel-silicide ohmic contacts for SiC semiconductor devices
KR20060068848A (ko) * 2004-12-17 2006-06-21 삼성전자주식회사 중수소 가스를 사용하는 반도체 소자의 게이트 산화막형성방법
JP2006269641A (ja) * 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2007096263A (ja) * 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
KR100703986B1 (ko) * 2006-05-22 2007-04-09 삼성전자주식회사 동작 특성과 플리커 노이즈 특성이 향상된 아날로그트랜지스터를 구비하는 반도체 소자 및 그 제조 방법
JP5306193B2 (ja) * 2006-06-29 2013-10-02 クリー インコーポレイテッド ｐ型チャネルを含む炭化シリコンスイッチングデバイスおよびその形成方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
KR20090048572A (ko) * 2006-08-09 2009-05-14 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 탄화규소 반도체 장치 및 그 제조 방법
ATE531076T1 (de) * 2006-09-01 2011-11-15 Nxp Bv Verfahren zur verbesserung der mobilität einer inversionsschicht in einem siliciumcarbid-mosfet
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5098295B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
US7781312B2 (en) * 2006-12-13 2010-08-24 General Electric Company Silicon carbide devices and method of making
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
US8633537B2 (en) 2007-05-25 2014-01-21 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US9299568B2 (en) 2007-05-25 2016-03-29 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8063434B1 (en) 2007-05-25 2011-11-22 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8940645B2 (en) 2007-05-25 2015-01-27 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US8643124B2 (en) 2007-05-25 2014-02-04 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US20090179253A1 (en) 2007-05-25 2009-07-16 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9431549B2 (en) 2007-12-12 2016-08-30 Cypress Semiconductor Corporation Nonvolatile charge trap memory device having a high dielectric constant blocking region
US7898852B1 (en) 2007-12-27 2011-03-01 Cypress Semiconductor Corporation Trapped-charge non-volatile memory with uniform multilevel programming
JP2009212365A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP5171363B2 (ja) * 2008-04-08 2013-03-27 三菱電機株式会社 半導体装置の製造方法
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) * 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP5611184B2 (ja) * 2011-12-14 2014-10-22 三菱電機株式会社 半導体装置の製造における熱処理方法
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP6155553B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2012186490A (ja) * 2012-05-07 2012-09-27 National Institute Of Advanced Industrial & Technology 半導体装置及び半導体基板の重水素処理装置
EP3021353A4 (de) * 2013-07-11 2017-02-15 Fuji Electric Co., Ltd. Silicium-carbid-halbleiterbauelement und verfahren zur herstellung eines silicium-carbid-halbleiterbauelements
EP3024017A4 (de) 2013-07-16 2017-03-01 Hitachi, Ltd. Halbleiterbauelement und verfahren zur herstellung davon
WO2015015672A1 (ja) * 2013-07-31 2015-02-05 三菱電機株式会社 炭化珪素半導体装置及びその製造方法
CN103400860B (zh) * 2013-08-21 2017-04-19 东南大学 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管
JP6230455B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
US9935170B2 (en) 2014-11-06 2018-04-03 Mitsubishi Electric Corporation Silicon carbide semiconductor device and method for manufacturing same
JP6511848B2 (ja) * 2015-02-13 2019-05-15 住友電気工業株式会社 半導体装置
DE112017003513B4 (de) * 2016-07-14 2024-03-07 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung derselben
JP6780414B2 (ja) 2016-09-29 2020-11-04 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10861694B2 (en) * 2017-01-17 2020-12-08 Zf Friedrichshafen Ag Method of manufacturing an insulation layer on silicon carbide
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP7005847B2 (ja) * 2018-09-14 2022-01-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN112289682B (zh) * 2020-10-30 2023-11-17 上海华力微电子有限公司 栅极氧化层的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1434272A1 (de) * 2001-09-10 2004-06-30 National Institute of Advanced Industrial Science and Technology Herstellungsverfahren für ein halbleiterbauelement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
JP3420876B2 (ja) 1996-01-22 2003-06-30 新日本製鐵株式会社 ＳｉＣの熱酸化膜の改善方法
JP3589801B2 (ja) * 1996-07-29 2004-11-17 松下電器産業株式会社 半導体基板表面の酸化膜の形成方法
JP3525149B2 (ja) 1996-08-12 2004-05-10 富士電機デバイステクノロジー株式会社 炭化ケイ素半導体装置の製造方法
JP3491050B2 (ja) 1997-05-14 2004-01-26 富士電機ホールディングス株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3716071B2 (ja) * 1997-05-29 2005-11-16 財団法人電力中央研究所 ＳｉＣ単結晶の表面処理方法
JP3544123B2 (ja) * 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JPH11297712A (ja) 1998-04-10 1999-10-29 Sanyo Electric Co Ltd 化合物膜の形成方法及び半導体素子の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP5116910B2 (ja) * 1999-02-23 2013-01-09 パナソニック株式会社 絶縁ゲート型半導体素子の製造方法
JP3443589B2 (ja) * 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2001196579A (ja) * 2000-01-07 2001-07-19 Japan Atom Energy Res Inst ゲート酸化膜の水素処理による炭化ケイ素半導体素子を用いた炭化ケイ素半導体の金属−酸化膜−半導体電界効果トランジスタの作製方法
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP3940560B2 (ja) 2001-01-25 2007-07-04 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2003031797A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4525958B2 (ja) 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
DE10392870B4 (de) 2002-06-28 2009-07-30 National Institute Of Advanced Industrial Science And Technology Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1434272A1 (de) * 2001-09-10 2004-06-30 National Institute of Advanced Industrial Science and Technology Herstellungsverfahren für ein halbleiterbauelement

Also Published As

Publication number Publication date
DE10392870B4 (de) 2009-07-30
DE10392870T5 (de) 2005-08-04
US7338869B2 (en) 2008-03-04
JP2009224797A (ja) 2009-10-01
DE10394374B4 (de) 2013-02-21
US20050245034A1 (en) 2005-11-03
JP4374437B2 (ja) 2009-12-02
JPWO2004003989A1 (ja) 2005-11-04
AU2003280487A1 (en) 2004-01-19
JP5212833B2 (ja) 2013-06-19
WO2004003989A1 (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
DE10394372B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004041883B4 (de) Halbleitervorrichtung
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102008011648B4 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE10393853B4 (de) Verfahren zur Herstellung einesTrench-MIS-Bauteiles mit einem implantierten Drain-Drift-Bereich und einem dicken Bodenoxid und Trench-MIS-Bauteil
US7880173B2 (en) Semiconductor device and method of manufacturing same
DE102018107966B4 (de) Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
DE10393013B4 (de) Misfet
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE3119886A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112010001476T5 (de) Verfahren zur Herstellung eines Siliciumcarbidhalbleiterbauteils
JP2004511101A (ja) Ｎ２ｏを用いた、炭化ケイ素層上への酸化物層の製造方法
DE112012005837T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE112014003518T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE102006025342B4 (de) Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür
DE102005036551A1 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren davon
DE2911726C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3313163C2 (de)
DE102017201550B4 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE19612692C1 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
DE2114566A1 (de) Verfahren zum Stabilisieren der elektrischen Eigenschaften von Halbleitereinrichtungen
DE19721114B4 (de) Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens

Legal Events

Date Code Title Description
Q172 Divided out of (supplement):

Ref document number: 10392870

Country of ref document: DE

Kind code of ref document: P

8110 Request for examination paragraph 44
8607 Notification of search results after publication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111029

R071 Expiry of right