CN103400860B - 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 - Google Patents
一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 Download PDFInfo
- Publication number
- CN103400860B CN103400860B CN201310365077.4A CN201310365077A CN103400860B CN 103400860 B CN103400860 B CN 103400860B CN 201310365077 A CN201310365077 A CN 201310365077A CN 103400860 B CN103400860 B CN 103400860B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- breakdown voltage
- drift region
- type source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高击穿电压的N型纵向碳化硅金属氧化物半导体管,包括N型衬底,在N型衬底的两端分别设有漏极金属和N型漂移区,在N型漂移区上设有P型基区层,在P型基区层设有按照阵列分布的N型源区和P型体接触区,在相邻N型源区之间设有N型漂移区突起,N型漂移区突起的边界延伸进入相应的击穿电压提高区域,所述击穿电压提高区域是由相邻四个N型源区的内侧边界延长线构成的矩形区域,在N型漂移区突起上设有栅氧化层,并且栅氧化层的边界向外延伸并止于N型源区的边界,在栅氧化层上设有多晶硅栅,在多晶硅栅及N型源区上设有场氧化层,在N型源区及P型体接触区连接有源极金属,在多晶硅栅的表面连接有栅极金属。
Description
技术领域
本发明主要涉及高压功率半导体器件领域,具体的说,是一种具有高击穿电压的N型纵向碳化硅金属氧化物半导体管,适用于航天、航空、石油勘探、核能等领域。
背景技术
碳化硅材料是一种宽带隙半导体材料,具有禁带宽度大、击穿电压高、热导率高、电子饱和漂移速度高、电子迁移率高、热导率高、抗辐射能力强、化学稳定性好等优良的物理化学性质,以及与硅集成电路工艺兼容等特点,成为制造高温、高频、大功率、抗辐射、不挥发存储器件及光电集成器件的优选材料。目前以美国为代表的发达国家以及基本解决了碳化硅单晶生长和同质外延薄膜,并开发出一系列高温、高频、大功率微电子器件,以Cree为代表的一批公司已经开始提供碳化硅器件的商业产品。
功率金属氧化物半导体管是一种理想的开关器件和线性放大器件,它具有开关速度高、保真度高、频率响应好、热稳定性高等优点,在功率器件中占有极为重要的地位。在传统的硅基金属氧化物半导体管中,其电流传输能力受限于降低导通电阻和提高击穿电压这一矛盾关系上,为获得高的击穿电压必须采用高电阻率的漂移区,因此限制了其在高压电路领域的应用。由于碳化硅材料有较大的临界击穿电场,对于给定的击穿电压,选取薄的重掺杂漂移区,碳化硅金属氧化物半导体管的导通电阻至少比硅基的金属氧化物半导体管小两个数量级,特别是对高击穿电压,碳化硅金属氧化物半导体管更有优越性。
纵向碳化硅金属氧化物半导体管具有垂直于芯片表面的导电路径,它沟道短,截面积大,具有较高的通流能力和耐压能力,因此纵向碳化硅金属氧化物半导体管在大功率应用方面具有良好的性能。但是实际中纵向碳化硅金属氧化物半导体管的击穿电压比理论上要小,一方面是由于P型基区在拐角处是球面的形状,当处于截止态时,球面处的电场线很密,导致P型基区球面处的电场很强,还有一方面是由于每个P型基区与相邻对角处的P型基区的距离较远,当处于截止态时,即使漏压较大N型漂移区中的耗尽层都无法完全连在一起,因此没有将栅氧和P型基区屏蔽于高电场之外,导致器件提前发生击穿。
发明内容
本发明提供一种能够有效提高击穿电压的N型纵向碳化硅金属氧化物半导体管。
本发明采用如下技术方案:一种高击穿电压的N型纵向碳化硅金属氧化物半导体管,包括:N型衬底,在N型衬底的一面上连接有漏极金属,在N型衬底的另一面上设有N型漂移区,其特征在于,在N型漂移区上设有P型基区层,在P型基区层设有按照阵列分布的N型源区和P型体接触区,在每对相邻的N型源区之间设有由N型漂移区形成的N型漂移区突起,N型漂移区突起的边界延伸进入相应的击穿电压提高区域,所述击穿电压提高区域是由相邻四个N型漂移区突起的内侧边界延长线构成的矩形区域,在N型漂移区突起区域上设有栅氧化层,并且,栅氧化层的各个边界分别向外延伸并止于N型源区的边界,在栅氧化层上设有多晶硅栅,在多晶硅栅及N型源区上设有场氧化层,在N型源区及P型体接触区连接有源极金属,在多晶硅栅的表面连接有栅极金属。
与现有技术相比,本发明具有如下优点:
(1)、一般结构中的P型基区3是一个个分立的P型阱,所以在每个P型阱的四个拐角处都有球面,截止态时P型阱的球面拐角处的电场线比较集中,导致P型阱球面处的电场比P型阱其他区域的电场要强,造成截止态时器件将首先在P型阱的球面拐角处发生局部击穿,导致击穿电压不高,而本发明器件引入了P型基区层3,所述P型基区层3相对于一般器件的P型基区3多出了图7所示的阴影区域,该区域直接消除了一般器件中分立P型阱的球面拐角,从而有效地防止了截止态时器件球面处的局部击穿,而且该区域还使得P型基区层3之间不存在距离较长的区域,因此在截止态时N型漂移区突起12中的耗尽层在漏压不大的情况下就完全连接在了一起,从而将栅氧化层7以及P型基区层3屏蔽于高电场之外,进而提高了器件整体的击穿电压,图8显示了本发明器件与相同面积的一般结构的N型纵向碳化硅金属氧化物半导体管在截止态时的漏极电流电压关系比较图,从图中可以看出本发明器件的击穿电压有了很大的提高。
(2)、本发明器件中设有击穿电压提高区13,击穿电压提高区13中的P型基区层3(图7中的阴影区域)有效地提高了器件的击穿电压,而且P型基区层3中如图7所示的阴影区域所占空间相对于N型漂移区突起12是很小的,可以忽略不计,因此本发明器件中的N型漂移区突起12及N型漂移区2在导通态时通电流区域与一般器件中N型漂移区2的通电流区域几乎没有差别,所以本发明器件击穿电压提高区13中的P型基区层3(图7中的阴影区域)在提高器件击穿电压的同时并没有减小器件的导通电阻,图9为本发明器件与相同面积的一般器件在导通态时的漏极电流电压关系比较图,可见本发明器件的导通电阻与一般器件几乎保持一致。
(3)、本发明器件在提高击穿电压的同时,并不改变原来的版图面积,而且本发明器件的制作并不需要额外的工艺步骤,与现有的集成电路制造工艺完全兼容。
附图说明
图1为一般结构的N型纵向碳化硅金属氧化物半导体管去除钝化层、氧化层以及金属层后的俯视图。
图2为一般结构的N型纵向碳化硅金属氧化物半导体管的器件沿AA’面的剖面图(含有氧化层和金属层)。
图3为一般结构的N型纵向碳化硅金属氧化物半导体管的器件沿BB’面的剖面图(含有氧化层和金属层)。
图4为本发明器件去除钝化层、氧化层以及金属层后的俯视图。
图5为本发明器件沿CC’面的剖面图(含有氧化层和金属层)。
图6为本发明器件沿DD’面的剖面图(含有氧化层和金属层)。
图7为本发明器件中击穿电压提高区域13中P型基区层3的示意图。
图8为本发明器件与相同面积的一般器件在截止态时漏极电流电压关系比较图,可以看出本发明器件的击穿电压有了一定的提高。
图9为本发明器件与相同面积的一般器件在导通态时漏极电流电压关系比较图,可以看出本发明器件的导通电阻与一般器件几乎保持一致。
具体实施方式
下面结合图4、图5和图6对本发明做详细说明,一种高击穿电压的N型纵向碳化硅金属氧化物半导体管,包括:N型衬底1,在N型衬底1的一面上连接有漏极金属11,在N型衬底1的另一面上设有N型漂移区2,其特征在于,在N型漂移区2上设有P型基区层3,在P型基区层3设有按照阵列分布的N型源区5和P型体接触区4,在每对相邻的N型源区5之间设有由N型漂移区2形成的N型漂移区突起12,N型漂移区突起12的边界延伸进入相应的击穿电压提高区域13,所述击穿电压提高区域13是由相邻四个N型漂移区突起12的内侧边界延长线构成的矩形区域,在N型漂移区突起12区域上设有栅氧化层7,并且,栅氧化层7的各个边界分别向外延伸并止于N型源区5的边界,在栅氧化层7上设有多晶硅栅8,在多晶硅栅8及N型源区5上设有场氧化层6,在N型源区5及P型体接触区4连接有源极金属9,在多晶硅栅8的表面连接有栅极金属10。
所述N型漂移区突起12伸入击穿电压提高区域13的深度为0.1~1µm。
所述击穿电压提高区域13中的部分N型漂移区突起12呈半圆形。
本发明采用如下方法来制备:
第一步,在N型衬底1的表面生长一层N型外延形成N型漂移区2。
第二步,通过硼离子注入并高温退火在N型漂移区2的局部区域形成P型基区层3,从而在N型漂移区2的表面P型基区层3之外的区域形成了N型漂移区突起12。
第三步,通过铝离子注入并高温退火在P型基区层3中形成P型体接触区4。
第四步,通过氮离子注入并高温退火在P型基区层3中形成N型源区5。
第五步,淀积场氧化层6,再刻蚀生长栅氧化层7,并淀积多晶硅,刻蚀出多晶硅栅8。
第六步,刻蚀电极接触区后淀积金属,再刻蚀金属引出电极,最后进行钝化处理。
Claims (3)
1.一种N型纵向碳化硅金属氧化物半导体管,包括:N型衬底(1),在N型衬底(1)的一面上连接有漏极金属(11),在N型衬底(1)的另一面上设有N型漂移区(2),其特征在于,在N型漂移区(2)上设有P型基区层(3),在P型基区层(3)上设有按照阵列分布的N型源区(5)和P型体接触区(4),在每对相邻的N型源区(5)之间设有由N型漂移区(2)形成的N型漂移区突起(12),N型漂移区突起(12)的边界延伸进入相应的击穿电压提高区域(13),所述击穿电压提高区域(13)是由相邻四个N型源区(5)的内侧边界延长线构成的矩形区域,在N型漂移区突起(12)区域上设有栅氧化层(7),且栅氧化层(7)的各个边界分别向外延伸并止于N型源区(5)的边界,在栅氧化层(7)上设有多晶硅栅(8),在多晶硅栅(8)及N型源区(5)上设有场氧化层(6),在N型源区(5)及P型体接触区(4)连接有源极金属(9),在多晶硅栅(8)的表面连接有栅极金属(10),在阵列分布的N型源区(5)和P型体接触区(4)的各个2*2局部阵列中,N型源区(5)和P型体接触区(4)下方的P型基区层(3)是通过击穿电压提高区(13)中的P型基区层(3)相连。
2.根据权利要求1所述的一种N型纵向碳化硅金属氧化物半导体管,其特征在于N型漂移区突起(12)伸入击穿电压提高区域(13)的深度为0.1~1µm。
3.根据权利要求1所述的一种N型纵向碳化硅金属氧化物半导体管,其特征在于,位于击穿电压提高区域(13)内的部分N型漂移区突起(12)呈半圆形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310365077.4A CN103400860B (zh) | 2013-08-21 | 2013-08-21 | 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310365077.4A CN103400860B (zh) | 2013-08-21 | 2013-08-21 | 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103400860A CN103400860A (zh) | 2013-11-20 |
CN103400860B true CN103400860B (zh) | 2017-04-19 |
Family
ID=49564451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310365077.4A Active CN103400860B (zh) | 2013-08-21 | 2013-08-21 | 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103400860B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10193000B1 (en) * | 2017-07-31 | 2019-01-29 | Ixys, Llc | Fast recovery inverse diode |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2144277A2 (en) * | 1997-11-13 | 2010-01-13 | Cree, Inc. | A transistor of SiC having an insulated gate |
CN101964357A (zh) * | 2009-07-21 | 2011-02-02 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
CN102623318A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000150875A (ja) * | 1998-11-13 | 2000-05-30 | Toshiba Corp | 半導体装置及び薄膜形成方法 |
DE10394374B4 (de) * | 2002-06-28 | 2013-02-21 | National Institute Of Advanced Industrial Science And Technology | Halbleitervorrichtung und Verfahren zur Herstellung derselben |
JP4800286B2 (ja) * | 2007-10-16 | 2011-10-26 | Okiセミコンダクタ株式会社 | 半導体装置とその製造方法 |
-
2013
- 2013-08-21 CN CN201310365077.4A patent/CN103400860B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2144277A2 (en) * | 1997-11-13 | 2010-01-13 | Cree, Inc. | A transistor of SiC having an insulated gate |
CN101964357A (zh) * | 2009-07-21 | 2011-02-02 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
CN102623318A (zh) * | 2011-01-31 | 2012-08-01 | 瑞萨电子株式会社 | 半导体器件及其制造方法 |
CN102184964A (zh) * | 2011-05-12 | 2011-09-14 | 西安电子科技大学 | N沟道积累型SiC IEMOSFET器件及制备方法 |
CN102194885A (zh) * | 2011-05-12 | 2011-09-21 | 西安电子科技大学 | N型隐埋沟道的碳化硅demosfet器件及制备方法 |
CN102779852A (zh) * | 2012-07-18 | 2012-11-14 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
CN102832248A (zh) * | 2012-09-10 | 2012-12-19 | 西安电子科技大学 | 基于半超结的碳化硅mosfet及制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103400860A (zh) | 2013-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150087117A1 (en) | Power semiconductor device and method of manufacturing the same | |
CN107658214B (zh) | 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法 | |
CN105932055A (zh) | 一种平面栅igbt及其制作方法 | |
CN207183281U (zh) | 一种可调节开关速度的沟槽栅超结半导体器件 | |
CN116759461A (zh) | 一种高温稳定性的功率mosfet器件及其制备方法 | |
CN102931093A (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
CN107731922B (zh) | 一种带浮空区的低导通电阻碳化硅超结mosfet器件与制备方法 | |
CN103400860B (zh) | 一种高击穿电压的n型纵向碳化硅金属氧化物半导体管 | |
CN208422922U (zh) | 一种优化开关速度的沟槽栅超结半导体器件 | |
CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
CN106601792A (zh) | 一种氮化镓高电子迁移率晶体管及其制备方法 | |
CN104409508A (zh) | Soi衬底双向击穿保护双栅绝缘隧穿增强晶体管及制造方法 | |
CN103367462A (zh) | 一种具有绝缘层隔离超结结构肖特基半导体装置及其制备方法 | |
TWI509792B (zh) | 半導體裝置及其操作方法 | |
CN103378170A (zh) | 一种具有超级结肖特基半导体装置及其制备方法 | |
CN103383968A (zh) | 一种界面电荷补偿肖特基半导体装置及其制备方法 | |
CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
CN102842596B (zh) | 半导体结构及其制造方法 | |
CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
CN202888189U (zh) | N沟道耗尽型功率mosfet器件 | |
CN208674110U (zh) | 一种sp超结mos结构 | |
CN103839803B (zh) | 一种平面型igbt结构的制备方法 | |
KR20200010188A (ko) | 탄화규소 mosfet 단세포 구조의 제조방법 | |
CN110444591B (zh) | 具有低比导通电阻的槽型器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |