DE102008011648B4 - SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung - Google Patents

SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung Download PDF

Info

Publication number
DE102008011648B4
DE102008011648B4 DE102008011648.3A DE102008011648A DE102008011648B4 DE 102008011648 B4 DE102008011648 B4 DE 102008011648B4 DE 102008011648 A DE102008011648 A DE 102008011648A DE 102008011648 B4 DE102008011648 B4 DE 102008011648B4
Authority
DE
Germany
Prior art keywords
temperature
insulating film
gate insulating
atmosphere
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008011648.3A
Other languages
English (en)
Other versions
DE102008011648A1 (de
Inventor
Takeshi Endo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008011648A1 publication Critical patent/DE102008011648A1/de
Application granted granted Critical
Publication of DE102008011648B4 publication Critical patent/DE102008011648B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur, die aufweist: – ein Substrat (1, 31, 61), das aus Siliciumcarbid besteht und eine Hauptoberfläche aufweist; – einen Kanalbereich (2, 34, 64), der aus Siliciumcarbid besteht und im Substrat (1, 31, 61) angeordnet ist, wobei der Kanalbereich einen Strompfad als Kanal bereitstellt; – einen ersten Störstellenbereich (4, 36, 66, 67), der auf einer Stromaufwärtsseite des Strompfads angeordnet ist, und einen zweiten Störstellenbereich (5, 37, 73), der auf einer Stromabwärtsseite des Strompfads angeordnet ist; – einen Gate-Isolierfilm (3, 38, 68), der auf einer Oberfläche des Kanalbereichs (2, 34, 64) angeordnet ist; und – ein Gate (7, 35, 65), das auf dem Gate-Isolierfilm (6, 38, 68) angeordnet ist, wobei – der Kanal des Kanalbereichs (2, 34, 64) für einen Stromfluss zwischen dem ersten Störstellenbereich (4, 36, 66, 67) und dem zweiten Störstellenbereich (5, 37, 73) durch eine an das Gate gelegte Spannung gesteuert wird, – eine Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) eine Wasserstoffkonzentration von größer oder gleich 4.7 × 1020 cm–3 aufweist, – die Grenzfläche eine Kanaloberfläche bereitstellt, die eine Oberfläche mit einer (000-1)-Orientierung aufweist, – die Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) ein Dangling Bond aufweist, das wenigstens entweder mit einem H-Atom, einem H2-Molekül, einem Deuteriumatom oder einem Deuteriummolekül abgeschlossen ist, und – das wenigstens eine der das Dangling Bond abschließenden Elemente H-Atom, H2-Molekül, Deuteriumatom und Deuteriummolekül einen Desorptionsbetragshöchstwert in einem Temperaturbereich zwischen 650 und 850°C aufweist.

Description

  • Die vorliegende Erfindung betrifft eine SiC-Halbleitervorrichtung und ein Verfahren zur Fertigung einer SiC-Halbleitervorrichtung.
  • Die JP 2003-69012 A , welche der US 6764963 B2 entspricht, offenbart ein Verfahren zur Fertigung einer SiC-Halbleitervorrichtung, bei dem eine Wärmebehandlung in einer feuchten oder in einer Wasserstoffatmosphäre angewandt wird, wobei eine Kristallfläche für einen Kanal verwendet wird, die eine Fläche mit einer (11-20)-Orientierung aufweist, um so die Grenzflächenzustandsdichte in einer MOS-Struktur zu verringern und die Kanalbeweglichkeit zu verbessern. Die Verringerung der Grenzflächenzustandsdichte wird insbesondere erzielt, indem eine Konzentration oder eine Temperatur für die Wärmebehandlung in der feuchten oder der Wasserstoffatmosphäre gewählt wird.
  • Die 22A und 22B zeigen schematische Ansichten von Kristallflächen zur Veranschaulichung der Verhältnisse zwischen einer hexagonalen SiC-Kristallstruktur und den Oberflächenorientierungen der Kristallflächen, d. h. einer (11-20)-Fläche, einer (0001)-Si-Fläche und einer (000-1)-C-Fläche. Die obere und die untere Oberfläche des hexagonalen Kristalls entsprechen, wie in 22B gezeigt, der (0001)-Si-Fläche bzw. der (000-1)-C-Fläche, zu denen die (11-20)-Fläche senkrecht verläuft.
  • Eine senkrecht zur (0001)-Si-Fläche verlaufende Fläche, wie beispielsweise die (11-20)-Fläche, weist durch Probleme bedingt, die mit einem Kristallwachstumsverfahren zusammenhängen, einen geringeren Waferdurchmesser als die (0001)-Si-Fläche auf. Folglich wird vorzugsweise ein Wafer mit der (0001)-Si-Fläche oder der (000-1)-C-Fläche verwendet. Es wird jedoch auch dann, wenn für fünf Stunden eine Nassoxidation bei einer hohen Temperatur von 1080°C bezüglich des Wafers mit der (0001)-Si-Fläche ausgeführt wird, nur ein Oxidationsfilm mit einer Dicke von ungefähr 40 nm darauf gebildet. Folglich weist der Wafer mit der (0001)-Si-Fläche die Probleme auf, dass er mit Hilfe einer thermischen Oxidation nicht dicker ausgebildet werden kann und ein CMP-Polieren zur Verarbeitung der Substratoberfläche über eine Oxidation zeitaufwendig ist. Demgegenüber weist der Wafer mit der (000-1)-C-Fläche eine Oxidationsrate auf, die ungefähr 20 mal höher als die des Wafers mit der (0001)-Si-Fläche ist. Hierdurch kann der Film mit Hilfe einer thermischen Oxidation dick ausgebildet und das CMP-Polieren mit hoher Geschwindigkeit ausgeführt werden. Folglich ist der Wafer mit der (000-1)-C-Fläche für eine Massenfertigung besser als der Wafer mit der (0001)-Si-Fläche geeignet, so dass ein den Wafers mit der (000-1)-C-Fläche verwendender MOSFET erwartet wird. Ein MOS-Grenzflächenbildungsverfahren, mit welchem die Grenzflächenzustandsdichte an der (000-1)-C-Fläche verringert wird, ist jedoch noch nicht offenbart worden. Die vorstehend beschriebene JP 2003-69012 offenbart lediglich ein Verfahren zur Verringerung der Grenzflächenzustandsdichte an der (11-20)-Fläche, jedoch kein Verfahren, mit welchem die Grenzflächenzustanddichte an der (000-1)-C-Fläche verringert werden kann.
  • Aus der US 2005/0064639 A1 ist ferner ein Verfahren zur Fertigung einer SiC-Halbleitervorrichtung bekannt, während die JP 07131016 A einen FET mit zugehörigem Fertigungsverfahren offenbart. K. Brendel untersucht in „Laserkristallisiertes polykristallines Silizium”, Philips-Universität Marburg 2003, die Bindungen von Wasserstoff, der sich nach der Kristallisation von hydrogenisiertem amorphem Silizium noch im Material befindet und die elektronischen Eigenschaften des Materials. Die JP 10112460 A zeigt darüber hinaus ein Verfahren zu Fertigung einer SiC-Halbleitervorrichtung auf.
  • Es besteht folglich Bedarf an einer SiC-Halbleitervorrichtung mit einer verbesserten Kanalbeweglichkeit.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitzustellen. Es ist ferner Aufgabe der vorliegenden Erfindung, ein Verfahren zur Fertigung einer Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitzustellen.
  • Die Aufgabe wird gelöst durch eine Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur nach dem Anspruch 1. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Wenn das Substrat mit der (000-1)-C-Fläche als deren Hauptoberfläche verwendet wird, das Dangling Bond an der Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm mit H oder OH abgeschlossen wird und die Wasserstoffkonzentration an der Grenzfläche auf einen hohen Wert von größer oder gleich 4.7 × 1020 cm–3 eingestellt wird, verringert sich die Grenzflächenzustandsdichte und kann eine Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Die Aufgabe wird ferner gelöst durch ein Verfahren zur Fertigung einer Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur nach dem Anspruch 3. Vorteilhafte Weiterbildungen sind Gegenstand der Unteransprüche.
  • Wenn die feuchte oder die Wasserstoffatmosphäre fortlaufend bei der Verringerung der Temperatur aufrechterhalten wird, wird das Dangling Bond an einer Grenzfläche zwischen dem Gate-Isolierfilm und dem Kanalbereich mit dem H-Atom oder der OH-Gruppe abgeschlossen. Auf diese Weise wird die Grenzflächenzustandsdichte verringert und kann eine Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Die obigen und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 eine Querschnittsansicht des Aufbaus eines lateralen MOSFET eines Inversionstyps gemäß einer ersten Ausführungsform;
  • 2A bis 2C Ansichten der Schritte zur Fertigung des in der 1 gezeigten lateralen MOSFET eines Inversionstyps;
  • 3A bis 3C Ansichten der auf die 2A bis 2C folgenden Schritte zur Fertigung des in der 1 gezeigten lateralen MOSFET eines Inversionstyps;
  • 4 ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei dem Schritt zum Bilden eines Gate-Oxidfilms;
  • 5 eine schematische Darstellung von Dangling Bonds an der Grenzfläche zwischen einem Gate-Oxidfilm 6 und einer p-leitenden Basisschicht 2, die einen Kanalbereich bildet, die jeweils mit einem H- oder OH-Element abgeschlossen sind;
  • 6 eine Ansicht des Schritts zur Fertigung eines lateralen MOSFET eines Inversionstyps gemäß einer zweiten Ausführungsform;
  • 7 ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei einem Oxidationsschritt zum Abrunden einer Gateoberfläche;
  • 8A und 8B Ansichten der Schritte zur Fertigung eines lateralen MOSFET eines Inversionstyps gemäß einer dritten Ausführungsform;
  • 9 ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei einem Reflow-Schritt für einen Zwischenschichtisolierfilm;
  • 10 eine Querschnittsansicht des Aufbaus eines lateralen MOSFET eines Anreicherungstyps gemäß einer vierten Ausführungsform;
  • 11A bis 11D Ansichten der Schritte zur Fertigung des in der 10 gezeigten lateralen MOSFET eines Anreicherungstyps;
  • 12A bis 12C Ansichten der auf die 11A bis 11D folgenden Schritte zur Fertigung des lateralen MOSFET eines Anreicherungstyps;
  • 13A bis 13C Ansichten der auf die 12A bis 12C folgenden Schritte zur Fertigung des lateralen MOSFET eines Anreicherungstyps;
  • 14 eine Querschnittsansicht des Aufbaus eines planaren MOSFET gemäß einer fünften Ausführungsform;
  • 15A bis 15D Ansichten der Schritte zur Fertigung des in der 14 gezeigten planaren MOSFET;
  • 16A bis 16C Ansichten der auf die 15A bis 15D folgenden Schritte zur Fertigung des planaren MOSFET;
  • 17A bis 17C Ansichten der auf die 16A bis 16C folgenden Schritte zur Fertigung des planaren MOSFET;
  • 18A bis 18C Ansichten der auf die 17A bis 17C folgenden Schritte zur Fertigung des planaren MOSFET;
  • 19A bis 19C Ansichten der auf die 18A bis 18C folgenden Schritte zur Fertigung des planaren MOSFET;
  • 20 ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms gemäß einer weiteren Ausführungsform;
  • 21 ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms gemäß noch einer weiteren Ausführungsform;
  • 22A und 22B schematische Ansichten von Kristallflächen zur Veranschaulichung der Verhältnisse zwischen einer hexagonalen SiC-Kristallstruktur und den Oberflächenorientierungen der Kristallflächen, d. h. einer (11-20)-Fläche, einer (0001)-Si-Fläche und einer (000-1)-C-Fläche;
  • 23A eine Querschnittsansicht der MOS-Kondensatoren, die als Versuchskörper in einem Versuch verwendet wurden, und 23B ein Diagramm zur Veranschaulichung des Verhältnisses zwischen einer Atmosphärenwechseltemperatur und einer Grenzflächenzustandsdichte;
  • 24A und 24B Ansichten jeweiliger Wasserstoffkonzentrationen in den Umgebunden der Grenzflächen zwischen SiC und Gate-Oxidfilmen (SiO2) in MOS-Kondensatoren, die gefertigt werden, indem die Wechseltemperatur von einer feuchten Atmosphäre zu einer Stickstoffatmosphäre während einer Temperaturverringerungsperiode in einem Gate-Oxidationsprozess auf 1080 und 600°C gesetzt wird;
  • 25A eine Ansicht des durch eine Thermodesorptionsspektroskopie erzielten Ergebnisses einer Analyse der Desorptionstemperatur von Deuterium und 25B eine Ansicht des durch eine Thermodesorptionsspektroskopie erzielten Ergebnisses einer Analyse der Desorptionstemperatur eines Deuteriumoxids; und
  • 26 eine Ansicht von Wasserstoffkonzentrationen in den Umgebungen der Grenzflächen zwischen SiC und Gate-Oxidfilmen (SiO2) in MOS-Kondensatoren, die erhalten werden, indem für zehn Minuten ein Ar-Wärmebehandlungsschritt bei einer Temperatur von 1000°C bezüglich der in der 24B gezeigten analysierten Versuchskörper ausgeführt wird.
  • Die Erfinder der vorliegenden Erfindung haben untersucht, ob eine Verringerung der Grenzflächenzustandsdichte durch ein herkömmliches Verfahren erzielt werden kann, d. h., wenn bei der Fertigung eines Halbleiterelements mit einer MOS-Struktur unter Verwendung eines SiC-Substrats mit der (000-1)-C-Fläche als deren Hauptoberfläche eine Wärmebehandlung in einer feuchten oder in einer Wasserstoffatmosphäre ausgeführt wird. Auf diese Weise wurde erkannt, dass die Grenzflächenzustandsdichte nicht dadurch verringert werden kann, dass lediglich ein Gate-Oxidfilm bei einer vorbestimmten Konzentration oder Temperatur in einer feuchten Atmosphäre gebildet oder lediglich eine Wärmebehandlung in einer Wasserstoffatmosphäre bzw. ein Glühen unter Wasserstoff (hydrogen annealing) bei einer vorbestimmten Konzentration oder Temperatur ausgeführt wird.
  • Wenn die Grenzflächenzustandsdichte verringert werden soll, kann berücksichtigt werden, dass Dangling Bonds an der Grenzfläche zwischen SiC und einem Gate-Oxidfilm mit einem H- oder OH-Element abschließen. Eine Verringerung der Grenzflächenzustandsdichte kann insbesondere dann erzielt werden, wenn ein Zustand gehalten wird, bei dem H oder OH einen Fehl- bzw. Fehlerabschnitt im unteren Schichtabschnitt des Gate-Oxidfilms, der an das SiC grenzt, eingenommen hat.
  • Zur Realisierung einer solchen Struktur haben die Erfinder der vorliegenden Erfindung bestimmte Untersuchungen vorgenommen und erkannt, dass eine Temperatur, bei welcher die Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm mit H oder OH abgeschlossen werden, d. h., eine Temperatur, bei der eine Desorption auftritt (nachstehend als Abschlussdesorptionstemperatur bezeichnet), eine bestimmte Temperatur ist. Es wurde ferner erkannt, dass das es bei einer Realisierung der vorstehend beschriebenen Struktur von Bedeutung ist, ob eine Atmosphäre, bei welcher die Desorption von H oder OH bei der Abschlussdesorptionstemperatur nicht auftritt, hergestellt wird oder nicht.
  • D. h., da das Abschließen mit H oder OH oder die Desorption von H oder OH bei der Abschlussdesorptionstemperatur erfolgt, tritt die Desorption in einer Situation auf, bei welcher die Desorption dem Abschließen bei der Temperatur überlegen ist, und kann die Desorption in einer Situation verhindert werden, bei welcher das Abschließen der Desorption überlegen ist.
  • Folglich tritt die Desorption von H oder OH von den Dangling Bonds auch dann auf, wenn eine Gate-Oxidation in einer feuchten Atmosphäre ausgeführt wird, wenn die feuchte Atmosphäre bei Erreichen der Abschlussdesorptionstemperatur nicht mehr feucht ist, so dass die vorstehend beschriebene Struktur nicht realisiert werden kann. Die Desorption von H oder OH schreitet auch dann voran, wenn eine Wärmebehandlung in einer Wasserstoffatmosphäre (hydrogen annealing) ausgeführt wird, wenn eine Wasserstoffatmosphäre nicht fortlaufend bei einer über der Abschlussdesorptionstemperatur liegenden Temperatur aufrechterhalten wird, so dass die vorstehend beschriebene Struktur letztendlich nicht realisiert werden kann.
  • In Anbetracht der obigen Erkenntnisse haben die Erfinder der vorliegenden Erfindung anhand des folgenden Verfahrens erkannt, dass es dann, wenn die Temperatur während einer Temperaturverringerungsperiode bei dem Schritt zum Bilden eines Gate-Isolierfilms in einer feuchten Atmosphäre auf einen Pegel verringert wird, der nicht über der Abschlussdesorptionstemperatur liegt, möglich ist, die vorstehend beschriebene Struktur zu erzielen und die Grenzflächenzustandsdichte zu verringern. Insbesondere wurde ein Gate-Oxidfilm mit Hilfe einer Nassoxidation gebildet, wurde die Temperatur in einem Zustand, in welchem die feuchte Atmosphäre aufrechterhalten wurde, verringert und wurde das Verhältnis zwischen der Grenzflächenzustandsdichte und der Temperatur, bei welcher die Atmosphäre während der Temperaturverringerungsperiode von der feuchten zur Stickstoffatmosphäre gewechselt wurde, untersucht.
  • 23A zeigt eine Querschnittsansicht der MOS Kondensatoren, die als Versuchskörper bei einem Versuch verwendet wurden. 23B zeigt das Verhältnis zwischen der Atmosphärenwechseltemperatur und der Grenzflächenzustandsdichte.
  • Eine n-leitende Epitaxialschicht 101 mit einer Störstellenkonzentration von 1 × 1016 cm–3 wurde, wie in 23A gezeigt, auf einer n+-leitenden Schicht 100 gebildet, um ein Substrat bereitzustellen, welches die (000-1)-C-Fläche als eine Oberfläche aufweist. Bezüglich des Substrats wurde eine Gate-Oxidation ausgeführt, um einen Gate-Oxidfilm 102 zu bilden. Hierbei wurde die Gate-Oxidation derart ausgeführt, dass eine Temperatur in einer Stickstoffatmosphäre auf 1080°C erhöht wurde, die Stickstoffatmosphäre zu einer feuchten Atmosphäre gewechselt wurde, um für 25 Minuten eine Nassoxidation auszuführen, und die Temperatur mit einem Temperaturgradienten von 10°C/min verringert wurde, während die feuchte Atmosphäre aufrechterhalten wurde. Die Wechseltemperatur von der feuchten Atmosphäre zur Stickstoffatmosphäre wurde hierbei zwischen den Werten 1080°C, 950°C, 800°C und 600°C variiert. Auf ein Aufdampfen von Ni-Filmen 103 und 104 mit einer Dicke von jeweils 500 nm auf die obere bzw. untere Oberfläche folgend wurden die Ni-Filme jeweils auf φ 500 μm gemustert, um die MOS-Kondensatoren zu bilden.
  • Durch eine Auswertung der Grenzflächenzustandsdichte (Dit) jedes MOS-Kondensators, für welche die Wechsel- bzw. Umschalttemperatur variiert wurde, konnte erkannt werden, dass die Grenzflächenzustandsdichte, wie in 23B gezeigt, verringert wurde, wenn die Wechseltemperatur von der feuchten zur Stickstoffatmosphäre während der Temperaturverringerungsperiode herabgesetzt wurde. Die Grenzflächenzustandsdichte in der Nähe eines Leitungsbandes, das einem Energieband bei einer hohen Grenzflächenzustandsdichte entspricht, wurde in dem Bereich, in welchem die Wechseltemperatur von der feuchten zur Stickstoffatmosphäre 950 bis 600°C betrug, deutlich verringert. Auf diese Weise wurde erkannt, das der Effekt des Abschließens der Dangling Bonds mit H oder OH im Wesentlichen in dem Temperaturbereich unter 950°C erzielt wurde.
  • Als Ergebnis des Versuchs wurde erkannt, dass der Effekt des Abschließens der Dangling Bonds auch bei der (000-1)-C-Fläche erzielt werden kann, wenn die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms bis auf eine niedrige Temperatur (z. B. 600°C) aufrechterhalten wird.
  • Zur Bestätigung des Effekts des Abschließens der Dangling Bonds mit H oder OH durch den vorstehend beschriebenen Versuch wurde mit Hilfe einer SIMS-Analyse ein Vergleich zwischen Wasserstoffkonzentrationen an der Grenzflächen bei einer Verwendung der (000-1)-C-Fläche vorgenommen. Die 24A und 24B zeigen Diagramme der jeweiligen Wasserstoffkonzentrationen in den Umgebungen der Grenzflächen zwischen dem SiC und den Gate-Oxidfilmen (SiO2) in MOS Kondensatoren, die gefertigt wurden, indem die Wechseltemperatur von der feuchten zur Stickstoffatmosphäre während der Temperaturverringerungsperiode in dem Gate-Oxidationsprozess auf 1080 und 600°C gesetzt wurde.
  • Das Vergleichsergebnis zwischen den Wasserstoffkonzentrationen an den Grenzflächen zwischen dem SiC und den Gate-Oxidfilmen zeigt auf, dass die Wasserstoffkonzentration dann, wenn die Wechseltemperatur von der feuchten zur Stickstoffatmosphäre während der Temperaturverringerungsperiode bei 1080°C lag, ungefähr 1,7 × 1020 cm–3 betrug, während die Wasserstoffkonzentration bei der Wechseltemperatur von 600°C bei ungefähr 4.7×1020 cm–3 lag, was ungefähr dem dreifachen Wert der Wasserstoffkonzentration entspricht, wenn die Wechseltemperatur von der feuchten zur Stickstoffatmosphäre während der Temperaturverringerungsperiode bei 1080°C liegt. D. h., wenn die feuchte Atmosphäre während der Temperaturverringerungsperiode aufrechterhalten wird, können die Dangling Bonds mit H oder OH abgeschlossen werden. Aus diesem Ergebnis wurde ebenso erkannt, dass eine hohe Wasserstoffkonzentration an der Grenzfläche, d. h. das Abschließen der Dangling Bonds mit H oder OH, zu einer Verringerung der Grenzflächenzustandsdichte führt.
  • Wenn der Gate-Oxidfilm auf diese Weise gebildet wird, indem die feuchte Atmosphäre während der Temperaturverringerungsperiode herunter bis zu einem Pegel aufrechterhalten wird, der kleiner oder gleich der Abschlussdesorptionstemperatur ist, können die Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm mit H oder OH abgeschlossen werden.
  • Aus den Ergebnissen wird ferner ersichtlich, dass es ferner möglich ist, den Gate-Oxidfilm mit Hilfe eines Verfahrens zu bilden, das sich von der die feuchte Atmosphäre verwendenden Nassoxidation unterscheidet, die Atmosphäre nur während der Temperaturverringerungsperiode zur feuchten Atmosphäre zu wechseln und hierdurch die Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm während der Temperaturverringerungsperiode mit H oder OH abzuschließen.
  • Der Gate-Oxidfilm wird beispielsweise gebildet, indem eine Oxidation in einer trocknen Atmosphäre, einer N2O-Atmosphäre, einer NO-Atmosphäre, einer Ozon-Atmosphäre, einer Atmosphäre mit H2O-Radikalen oder dergleichen ausgeführt wird, oder indem alternativ LTO, TEOS, HTO oder dergleichen mit Hilfe eines CVD-Verfahrens oder dergleichen abgeschieden wird. Da eine Kammer zum Bilden des Gate-Oxidfilms einen Zustand hoher Innenraumtemperatur aufweist, ist es zweckmäßig, die Atmosphäre aus dem Zustand zur feuchten Atmosphäre zu wechseln, indem der Kammer H2O zugeführt und die Temperatur auf einen Pegel verringert wird, der kleiner oder gleich der Abschlussdesorptionstemperatur ist.
  • Obgleich vorstehend der Fall beschrieben wurde, bei welchem der Gate-Isolierfilm aus dem Oxidfilm aufgebaut ist, wenn dieses Verfahren angewandt wird, ist es ferner möglich, den Gate-Isolierfilm aus einem Isolierfilm eines anderen Typs zu bilden. Hierfür sind beispielsweise HfO2, HfSiON, HfAlO, Al2O3, Ta2O5, Si3N4 oder dergleichen geeignet.
  • Es ist ferner möglich, den gleichen Prozess auf eine verschiedene Weise auszuführen, nicht durch Abschließen des Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm mit H oder OH während der Temperaturverringerungsperiode bei dem Bilden des Gate-Oxidfilms (Gate-Isolierfilms), sondern mit Hilfe eines Wärmebehandlungsschritts (annealing step) auf den Schritt zum Bilden des Gate-Oxidfilms folgend. Es kann leicht erfasst werden, dass durch eine Ausführung beider Prozess eine größere Anzahl von Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm mit H oder OH abgeschlossen werden können und die Grenzflächenzustandsdichte weiter verringert werden kann.
  • Für eine genauere Bestimmung der Abschlussdesorptionstemperatur wurde eine Analyse mit Hilfe einer Thermodesorptionsspektroskopie ausgeführt. Insbesondere wurde ein mit einem Gate-Oxidfilm gebildetes Substrat in einer Vakuumkammer mit Hilfe eines Laserstrahls erhitzt und die aus der Desorption resultierenden Elemente mit Hilfe eines Massenspektrometers untersucht. Hierdurch wurde eine genauere Bestimmung eines Desorptionsgases und einer Desorptionstemperatur ermöglicht.
  • Da in einer Umgebungsatmosphäre jedoch ein hoher Anteil von Wasserstoff vorhanden ist, ist es schwierig, einen extrem geringen Anteil von Wasserstoff an der MOS-Grenzfläche von dem Wasserstoff in der Umgebungsatmosphäre zu unterscheiden. Um diese Schwierigkeit zu beseitigen, wurde ein Verfahren angewandt, bei dem Deuterium (D) als in der Umgebungsatmosphäre selten vorhandenes Wasserstoffisotop als Element zum Abschließen eines Dangling Bonds verwendet wurde, und das Deuterium anschließend analysiert. Da Wasserstoff und Deuterium Isotope sind, kann berücksichtigt werden, dass sie im Wesentlichen die gleichen Eigenschaften bezüglich des Abschließens und der Desorption aufweisen.
  • Nachstehend wird ein bestimmtes Verfahren zur Fertigung eines zu untersuchenden Versuchskörpers beschrieben. Zunächst wurde ein n-leitendes 4H-SiC-Substrat mit der (000-1)-C-Fläche als deren Hauptoberfläche als Substrat verwendet. Bezüglich des Substrats wurde eine Nassoxidation ausgeführt, indem eine Blasenbildung eines Deuteriumoxids (D2O) in Übereinstimmung mit einem Blasenbildungsoxidationsverfahren ausgeführt wurde, um so einen Gate-Oxidfilm zu bilden. Eine Rezeptur zum Bilden des Gate-Oxidfilms hat H2O in der 4, die nachstehend noch beschrieben wird, in D2O geändert. Anschließend wurde die Analyse mit Hilfe der Thermodesorptionsspektroskopie bezüglich dieses Versuchskörpers ausgeführt. Als zu untersuchende Elemente wurden D2 und D2O bestimmt. Die Analyse wurde unter der Annahme, dass sich aus der Desorption resultierendes D an ein weiteres D bindet, um D2 zu bilden, und dass sich aus der Desorption resultierendes OD an D bindet, um D2O zu bilden, bezüglich D2 und D2O in einer feuchten Umgebung in dem Isolierfilm ausgeführt.
  • 25A zeigt ein Diagramm des D2 betreffenden Analyseergebnisses. 25B zeigt ein Diagramm des D2O betreffenden Analyseergebnisses. In beiden Diagrammen beschreibt die Ordinate die Intensität in dem Massenspektrometer. Die als Hintergründe in den jeweiligen Diagrammen gezeigten Kurven beschreiben die Ergebnisse einer Analyse, wenn kein Versuchskörper vorhanden ist. Werte, die erhalten werden, indem die Werte der Hintergrundkurven von den entsprechenden Werten der die Analyseergebnisse von D2 und D2O beschreibenden Kurven abgezogen werden, zeigen die unverfälschten Werte von D2 und D2O, die mit Hilfe der Massenspektrometrie erhalten werden.
  • Die Desorption von D2 tritt, wie in 25A gezeigt, in dem Bereich zwischen 650 und 850°C auf. Der Spitzenwert der Desorption liegt insbesondere in dem Bereich zwischen 750 und 850°C, der mit der Temperatur übereinstimmt, bei welcher die Grenzflächenzustandsdichte verringert wird. Auf diese Weise kann bestimmt werden, dass die Temperatur, bei welcher das Abschließen der Dangling Bonds mit H oder OH oder die Desorption von H oder OH auftritt, in dem Bereich zwischen 650 und 850°C und insbesondere in dem Bereich zwischen 750 und 850°C liegt. Die Desorption von D2O tritt dem gegenüber, wie in 25B gezeigt, in der Nähe von 600°C auf. Folglich kann berücksichtigt werden, dass ein Element, das ein Dangling Bond abschließt und zu einer Verringerung der Grenzflächenzustandsdichte beiträgt, im Wesentlichen Wasserstoff ist. Wenn eine Wärmebehandlung bei einer Temperatur von 650°C ausgeführt wird, kann eine Wärmebehandlungsprozess zum Entfernen von Feuchtigkeit aus dem Gate-Isolierfilm ausgeführt und die Zuverlässigkeit des Gate-Oxidfilms verbessert werden.
  • 26 zeigt das Ergebnis einer Untersuchung der Wasserstoffkonzentration für einen Fall, bei welchem ein Ar-Wärmebehandlungsschritt für 10 Minuten bei einer Wärmebehandlungstemperatur von 1000°C bezüglich des in der 24B analysierten Versuchskörpers ausgeführt wurde. Die Wasserstoffkonzentration an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm hat sich, wie in der Zeichnung gezeigt, verglichen mit der in der 24B gezeigte Wasserstoffkonzentration verringert. Dies lässt die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm erkennen.
  • Das Ergebnis zeigt, dass es zum Ausführen eines Wärmebehandlungsschritts, bei welchem das Abschließen mit H oder OH der Desorption von H oder OH überlegen ist, ausreicht, die Wärmebehandlungstemperatur auf einen Pegel zu setzen, der größer oder gleich der Abschlussdesorptionstemperatur ist, und eine Atmosphäre herzustellen, bei welcher die Dangling Bonds mit H oder OH abgeschlossen werden können, auch wenn die Temperatur nicht unter der Abschlussdesorptionstemperatur liegt, während die Atmosphäre während einer Temperaturverringerungsperiode bei dem Wärmebehandlungsschritt fortlaufend aufrechterhalten wird, bis die Temperatur kleiner oder gleich der Abschlussdesorptionstemperatur ist.
  • Folglich ist es zweckmäßig, einen Wärmebehandlungsschritt auszuführen, bei welchem die Atmosphäre, bei welcher die Dangling Bonds fortlaufend mit H oder OH abgeschlossen werden können, aufrechterhalten wird, solange die Wärmebehandlungstemperatur nicht unter 650°C liegt.
  • Die Erläuterungen zur Abschlussdesorptionstemperatur gelten auch dann, wenn sich die Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms verringert. D. h., wenn die feuchte Atmosphäre während der Temperaturverringerungsperiode fortlaufend aufrechterhalten wird, während die Temperatur in dem Bereich zwischen 650 und 850°C liegt, kann der Zustand, bei welchem die Dangling Bonds an der Grenzfläche zwischen dem SiC und dem Gate-Oxidfilm mit H oder OH abgeschlossen werden, auch auf den Schritt zum Bilden des Gate-Oxidfilms folgend aufrechterhalten werden.
  • (Erste Ausführungsform)
  • Unter Berücksichtigung der obigen Untersuchungen wird ein lateraler MOSFET eines Inversionstyps gemäß einer ersten Ausführungsform bereitgestellt. 1 zeigt eine Querschnittsansicht des lateralen MOSFET eines Inversionstyps. Die 2A bis 2C und 3A bis 3C zeigen die Schritte zur Fertigung des in der 1 gezeigten lateralen MOSFET eines Inversionstyps. Nachstehend werden der Aufbau und das Fertigungsverfahren des lateralen MOSFET eines Inversionstyps gemäß der ersten Ausführungsform unter Bezugnahme auf die Zeichnungen beschrieben.
  • Ein p+-leitendes Substrat 1 aus SiC weist, wie in 1 gezeigt, eine Hauptoberfläche auf seiner einen Seite auf. Eine p-leitende Basisschicht 2 aus SiC ist durch epitaxiales Wachstum auf der Hauptoberfläche des p+-leitenden Substrats 1 gebildet, um ein p/p+-leitendes Substrat zu bilden, das als Halbleitersubstrat verwendet wird. Als das p+-leitende Substrat 1 wird ein Substrat aus beispielweise 4H-SiC verwendet, das als die Hauptoberfläche eine (000-1)-C-Fläche und eine Störstellenkonzentration von ungefähr 5 × 1018 cm–3 aufweist. Die p-leitende Basisschicht 2 weist eine Störstellenkonzentration von beispielsweise ungefähr 5 × 1015 cm–3 auf. Wenn such ein p/p+-leitendes Substrat als das Halbleitersubstrat verwendet wird, wird der laterale MOSFET eines Inversionstyps gebildet.
  • In einem Oberflächenbereich der p-leitenden Basisschicht 2 ist ein p+-leitender Basiskontaktbereich (nachstehend der Einfachheit halber als Kontaktbereich bezeichnet) 3 gebildet. Der Kontaktbereich 3 weist eine Störstellenkonzentration, die über der der p-leitenden Basisschicht 2 liegt, wie beispielsweise eine Störstellenkonzentration von größer oder gleich 3 × 1020 cm–3, und eine Tiefe von 0,4 μm auf. Der Kontaktbereich 3 wird dazu verwendet, das Potential der p-leitenden Basisschicht 2 zu bestimmen.
  • Im Oberflächenbereich der p-leitenden Basisschicht 2 sind ein n+-leitender Source-Bereich 4 und ein n+-leitender Drain-Bereich 5 derart gebildet, dass sie getrennt von dem Kontaktbereich 3 angeordnet sind. Der n+-leitende Source-Bereich 4 und der n+-leitende Drain-Bereich 5 sind derart gebildet, dass sie getrennt voneinander angeordnet sind. Sowohl der n+-leitende Source-Bereich 4 als auch der n+-leitende Drain-Bereich 5 weist eine hohe Konzentration von beispielsweise größer oder gleich 3 × 1020 cm–3 und eine Tiefe von 0.3 μm auf.
  • Ein Gate-Oxidfilm 6, der eine Dicke von beispielsweise 110 nm aufweist und den Abschnitt des Oberflächenbereichs der p-leitenden Basisschicht 2 verwendet, der als Kanalbereich zwischen dem n+-leitenden Source-Bereich 4 und dem n+-leitenden Drain-Bereich 5 angeordnet ist, ist derart gebildet, dass er wenigstens die Oberfläche des Kanalbereichs abdeckt. Die Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, weist eine Struktur auf, bei der Dangling Bonds bzw. hängende oder baumelnde Bindungen jeweils mit einem H- oder OH-Element abgeschlossen werden. Die Grenzfläche bildet eine Kanaloberfläche, die eine Oberfläche mit einer (000-1)-Orientierung aufweist.
  • Auf der Oberfläche des Gate-Oxidfilms 6 ist ein Gate 7 aus polykristallinem Silicium, das beispielsweise mit n-leitenden Störstellen (z. B. P (Phosphor)) dotiert ist, durch eine Musterung gebildet.
  • Zum Abdecken des Gates 7 und des weiteren Abschnitts des Gate-Oxidfilms 6 ist ein Zwischenschichtisolierfilm 8 aus beispielsweise LTO gebildet. Kontaktlöcher 9a bis 9c, die bis zum Kontaktbereich 3, zum n+-leitenden Source-Bereich 4 und zum n+-leitenden Drain-Bereich 5 reichen, sind in sowohl dem Zwischenschichtisolierfilm 8 als auch dem Gate-Oxidfilm 6 gebildet, während ein Kontaktloch 9d, das bis zum Gate 7 reicht, im Zwischenschichtisolierfilm 8 gebildet ist.
  • Über die jeweiligen Kontaktlöcher 9a bis 9d sind eine Basis-Elektrode 10 zur Bestimmung eines Potentials, eine Source-Elektrode 11, eine Drain-Elektrode 12 und eine Gate-Elektrode 13 elektrisch mit dem Kontaktbereich 3, dem n+-leitenden Source-Bereich 4, dem n+-leitenden Drain-Bereich 5 bzw. dem Gate 7 verbunden, um den lateralen MOSFET eines Inversionstyps zu bilden.
  • Der vorstehend beschriebene laterale MOSFET eines Inversionstyps verwendet den im Oberflächenbereich der p-leitenden Basisschicht 2 gebildeten Kanalbereich als Strompfad, um einen Strom zwischen dem n+-leitenden Source-Bereich 4 und dem n+-leitenden Drain-Bereich 5, die stromaufwärts bzw. stromabwärts des Strompfad angeordnet sind, fließen lassen zu können. Der zwischen dem n+-leitenden Source-Bereich 4 und dem n+-leitenden Drain-Bereich 5 fließende Strom kann gesteuert werden, indem eine an das Gate 7 gelegte Spannung und hierdurch der im Kanalbereich fließende Strom gesteuert werden.
  • Nachstehend wird das Verfahren zur Fertigung des in der 1 gezeigten lateralen MOSFET eines Inversionstyps unter Bezugnahme auf die 2A bis 2C und 3A bis 3C beschrieben.
  • Zunächst wird das Halbleitersubstrat aus dem p/p+-leitenden Substrat mit dem p+-leitenden Substrat 1 und der p-leitenden Basisschicht 2, wie in 2A gezeigt, vorbereitet. Anschließend wird ein LTO-Film 20 beispielsweise, wie in 2B gezeigt, auf die Oberfläche des Halbleitersubstrats, insbesondere der p-leitenden Basisschicht 2, abgeschieden. Anschließend wird der LTO-Film 20 über dem Bereich, in welchem der Kontaktbereich 3 zu bilden ist, mittels Photolithographie geöffnet. Anschließend werden beispielsweise Al-(Aluminium)-Ionen als p-leitende Störstellen implantiert.
  • Auf das Entfernen des LTO-Films 20 folgend wird beispielsweise ein LTO-Film 21, wie in 2C gezeigt, abgeschieden. Anschließend wird der LTO-Film 21 über den Bereichen, in welchen der n+-leitende Source-Bereich 4 und der n+-leitende Drain-Bereich 5 zu bilden sind, mittels Photolithographie geöffnet. Anschließend werden beispielsweise P-(Phosphor)-Ionen als n-leitende Störstellen implantiert.
  • Anschließend wird der LTO-Film 21 entfernt und für 30 Minuten eine Aktivierungswärmebehandlung (activation annealing) bei einer Temperatur von beispielsweise 1600°C ausgeführt, um so die implantierten p- und n-leitenden Störstellen zu aktivieren. Auf diese Weise werden der Kontaktbereich 3, der n+-leitende Source-Bereich 4 und der n+-leitende Drain-Bereich 5 gebildet.
  • Anschließend wird der Schritt zum Bilden des Gate-Oxidfilms ausgeführt, um, wie in 3A gezeigt, einen Gate-Oxidfilm 6 zu bilden. Insbesondere wird der Gate-Oxidfilm 6 durch eine Gate-Oxidation in Übereinstimmung mit einem pyrogenen Verfahren unter Verwendung einer feuchten Atmosphäre gebildet. Die Steuerung einer Atmosphäre und einer Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms erfolgt in Übereinstimmung mit dem in der 4 gezeigten Diagramm.
  • D. h., von einer Raumtemperatur bis auf eine Temperatur von 1080°C wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und eine Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn eine Temperatur von 1080°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur für 25 Minuten gehalten, wodurch der Gate-Oxidfilm 6 mit einer Dicke von beispielsweise 110 nm gebildet wird.
  • Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Hierbei wird die feuchte Atmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von kleiner oder gleich 600°C verringert hat. Die Temperatur ist nicht auf einen Wert von 600°C beschränkt, solange sie einen Wert von 650°C und die Abschlussdesorptionstemperatur nicht überschreitet.
  • Auf diese Weise wird die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms aufrechterhalten. Dies führt dazu, dass die Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, eine Struktur aufweist, bei der Dangling Bonds jeweils mit einem H- oder OH-Element abgeschlossen werden. 5 zeigt schematisch den Abschluss der Dangling Bonds. Gemäß der Zeichnung wird ein Zustand hergestellt, bei dem beispielsweise H oder OH in den auf der Oberfläche der p-leitenden Basisschicht 2 gebildeten Gate-Oxidfilm 6 eingetreten ist.
  • Anschließend wird eine polykristalline Siliciumschicht, die mit n-leitenden Störstellen dotiert ist, wie in 3B gezeigt, bei einer Temperatur von 600°C auf die Oberfläche des Gate-Oxidfilms 6 abgeschieden und anschließend unter Verwendung eines nicht gezeigten Photolacks gemustert, um so das Gate 7 zu bilden.
  • Ferner wird der Zwischenschichtisolierfilm 8 aus beispielsweise LTO, wie in 3C gezeigt, bei einer Temperatur von 420°C abgeschieden und anschließend gemustert. Dies führt dazu, dass die Kontaktlöcher 9a bis 9c, die bis zum Kontaktbereich 3, bis zum n+-leitenden Source-Bereich 4 bzw. bis zum n+-leitenden Drain-Bereich 5 reichen, in sowohl dem Zwischenschichtisolierfilm 8 als auch dem Gate-Oxidfilm 6 gebildet werden, während das Kontaktloch 9d, das bis zum Gate 7 reicht, im Zwischenschichtisolierfilm 8 gebildet wird.
  • Anschließend wird ein Ni-(Nickel)-Film abgeschieden, um die Kontaktlöcher 9a bis 9d zu füllen, und anschließend gemustert, um die verschiedenen Elektroden 10 bis 13 zu bilden. Hierbei werden auch dann, wenn ein Wärmebehandlungsschritt oder dergleichen nicht ausgeführt wird, galvanisch leitende Verbindungen zu den verschiedenen Elektroden 10 bis 13 hergestellt, da der Kontaktbereich 3, der n+-leitende Source-Bereich 4 und der n+-leitende Drain-Bereich 5, wie vorstehend beschrieben, jeweils eine hohe Konzentration aufweisen. Auf diese Weise wird der in der 1 gezeigte laterale MOSFET eines Inversionstyps fertig gestellt.
  • Bei dem vorstehend beschriebenen Verfahren zur Fertigung des lateralen MOSFET eines Inversionstyps wird die Temperatur, wie vorstehend beschrieben, auf einen Wert verringert, der nicht über der Abschlussdesorptionstemperatur liegt, während die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms aufrechterhalten wird. Hierdurch können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, jeweils mit einem H- oder OH-Element abgeschlossen werden. Auf diese Weise wird die Grenzflächenzustandsdichte verringert und kann ein lateraler MOSFET eines Inversionstyps mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Bei sowohl dem Schritt zum Bilden des Zwischenschichtisolierfilms 8 als auch dem Schritt zum Bilden der verschiedenen Elektroden 10 bis 13, die auf den Schritt zum Bilden des Gate-Oxidfilms folgend ausgeführt werden, wird die Temperatur derart gesteuert, dass sie unter der H- oder OH-Abschlussdesorptionstemperatur liegt. Folglich kann mit Hilfe dieser Schritte die Desorption von H oder OH von jedem der Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, verhindert werden. Ferner kann verhindert werden, dass sich die Kanalbeweglichkeit durch eine Erhöhung der Grenzflächenzustandsdichte verringert.
  • (Zweite Ausführungsform)
  • Nachstehend wird ein lateraler MOSFET eines Inversionstyps gemäß einer zweiten Ausführungsform beschrieben. Die zweite Ausführungsform unterscheidet sich dahingehend von der ersten Ausführungsform, dass das Verfahren zur Fertigung des lateralen MOSFET eines Inversionstyps teilweise geändert ist. Der laterale MOSFET eines Inversionstyps der zweiten Ausführungsform weist die gleiche Struktur wie der laterale MOSFET eines Inversionstyps der ersten Ausführungsform auf.
  • Der laterale MOSFET eines Inversionstyps gemäß der zweiten Ausführungsform wird gefertigt, indem der in der 6 gezeigte Fertigungsschritt zu dem in den 2A bis 2C und 3A bis 3C gezeigten Verfahren zur Fertigung des lateralen MOSFET eines Inversionstyps gemäß der ersten Ausführungsform hinzugefügt wird.
  • D. h., auf das Ausführen der einzelnen Schritte der 2A bis 2C und 3A und 3B folgend wird der in der 6 gezeigte Prozess ausgeführt. Anschließend wird der laterale MOSFET eines Inversionstyps mit dem gleichen Aufbau wie der der ersten Ausführungsform durch Ausführen des in der 3C und dergleichen gezeigten Prozesses fertig gestellt.
  • Insbesondere wird in dem Schritt der 6 eine Abrundungsoxidation für die Oberfläche des in dem Schritt der 3B gebildeten Gates 7 ausgeführt. Es wird beispielsweise für 120 Minuten eine Oxidation (Nassoxidation) bei einer Temperatur von 850°C in einer feuchten Atmosphäre ausgeführt, um einen Oxidfilm 7a auf der Oberfläche des Gates 7 zu bilden und die Oberfläche des Gates 7 abzurunden.
  • Die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation wird hierbei in Übereinstimmung mit dem in der 7 gezeigten Diagramm ausgeführt.
  • D. h., von einer Raumtemperatur bis auf 600°C (geringer als die Abschlussdesorptionstemperatur) wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und eine Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 600°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur mit dem gleichen Temperaturgradienten von 10°C/min auf 850°C erhöht. Wenn die Temperatur von 850°C erreicht wird, wird die Temperatur für 120 Minuten gehalten, um den Oxidfilm 7a auf der Oberfläche des Gates 7 zu bilden. Anschließend wird die Temperatur mit 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Zu diesem Zeitpunkt wird die feuchte Atmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von 600°C verringert hat, und wird die Atmosphäre dann, wenn die Temperatur von 600°C erreicht wird, erneut von der feuchte Atmosphäre zur Stickstoffatmosphäre gewechselt um die Temperatur bis auf die Raumtemperatur verringert. Die Temperatur, bei welcher das Aufrechterhalten der feuchten Atmosphäre begonnen und beendet wird, ist nicht auf einen Wert von 600°C beschränkt. Jede beliebige Temperatur ist geeignet, solange sie nicht über 650°C und der Abschlussdesorptionstemperatur liegt.
  • Folglich wird die feuchte Atmosphäre bei der Abrundungsoxidation für das Gate 7 aufrechterhalten, solange die Temperatur nicht unter die Abschlussdesorptionstemperatur fällt. Hierdurch kann die Desorption eines H- oder OH-Elements von jedem der Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, verhindert werden.
  • Folglich kann eine Erhöhung der Grenzflächenzustandsdichte auch dann, wenn eine Wärmebehandlung, wie bei der vorliegenden Ausführungsform, auf den Schritt zum Bilden des Gate-Oxidfilms folgend mit einer hohen Temperatur ausgeführt wird, verhindert werden, indem die feuchte Atmosphäre hergestellt wird, solange die Temperatur die Abschlussdesorptionstemperatur nicht unterschreitet.
  • (Dritte Ausführungsform)
  • Nachstehend wird ein lateraler MOSFET eines Inversionstyps gemäß einer dritten Ausführungsform beschrieben. Die dritte Ausführungsform unterscheidet sich dahingehend von der ersten und der zweiten Ausführungsform, dass das Verfahren zur Fertigung des lateralen MOSFET eines Inversionstyps teilweise geändert ist. Der laterale MOSFET eines Inversionstyps der dritten Ausführungsform weist die gleiche Struktur wie der laterale MOSFET eines Inversionstyps der ersten und der zweiten Ausführungsform auf.
  • Der laterale MOSFET eines Inversionstyps gemäß der dritten Ausführungsform wird gefertigt, indem der Schritt der 3C zum Bilden des Zwischenschichtisolierfilms 8 des vorstehend beschriebenen Verfahrens zur Fertigung des lateralen MOSFET eines Inversionstyps in den 2A bis 2C und 3A bis 3C in den Schritt der 8A und 8B geändert wird.
  • D. h., wenn die einzelnen Schritte der 2A bis 2C und 3A und 3B (oder ferner der in der 6 gezeigte Prozess) und anschließend der in den 8A und 8B gezeigte Prozess anstelle des in der 3C gezeigten Prozesses ausgeführt werden, wird der laterale MOSFET eines Inversionstyps der dritten Ausführungsform mit dem gleichen Aufbau wie der laterale MOSFET eines Inversionstyps der ersten und der zweiten Ausführungsform gefertigt.
  • Insbesondere wird in dem Schritt der 8A der Zwischenschichtisolierfilm 8 auf die Oberflächen des Gates 7 und des Gate-Oxidfilms 6, der in dem Schritt der 3B gebildet wird, abgeschieden (oder auf die Oberflächen eines Oxidfilms 7a und das Gate-Oxidfilms 6, der in dem Schritt der 6 gebildet wird, abgeschieden). Anschließend werden die Kontaktlöcher 9a bis 9d, wie in 8B gezeigt, in dem Zwischenschichtisolierfilm 8 und dem Gate-Oxidfilm 6 gebildet.
  • Hierbei wird in dem Schritt der 8A ein BPSG-Film mit Hilfe von beispielsweise einem Plasma-CVD-Verfahren bei einer Temperatur von 420°C abgeschieden. Anschließend wird für 10 Minuten ein Reflow-Prozess bei einer Temperatur von 950°C in einer feuchten Atmosphäre ausgeführt, um den Zwischenschichtisolierfilm 8 zu bilden. Hierbei wird die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation in Übereinstimmung mit dem in der 9 gezeigten Diagramm ausgeführt.
  • D. h., von eine Raumtemperatur auf eine Temperatur von 600°C (geringer als die Abschlussdesorptionstemperatur) wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und eine Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 600°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur mit dem gleichen Temperaturgradienten auf 950°C erhöht. Wenn die Temperatur von 950°C erreicht wird, wird der Reflow-Prozess ausgeführt, indem die Temperatur für 10 Minuten gehalten wird. Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Hierbei wird die feuchte Atmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von 600°C verringert hat, und wird die Atmosphäre dann, wenn die Temperatur von 600°C erreicht wird, erneut von der feuchten zur Stickstoffatmosphäre gewechselt und die Temperatur bis auf die Raumtemperatur verringert. Die Temperatur, bei welcher das Aufrechterhalten der feuchten Atmosphäre begonnen und beendet wird, ist nicht auf eine Temperatur von 600°C beschränkt. Jede beliebige Temperatur ist geeignet, solange sie nicht über 650°C und der Abschlussdesorptionstemperatur liegt. Gemäß einem weiteren Verfahren ist es ferner möglich, eine Wasserstoffatmosphäre in geeigneter Weise anstelle der feuchten Atmosphäre herzustellen. In diesem Fall wird ebenso von der Raumtemperatur bis auf eine Temperatur von 600°C (geringer als die Abschlussdesorptionstemperatur) die Stickstoff-(N2)-Atmosphäre aufrechterhalten und die Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 600°C erreicht wird, wird die Stickstoffatmosphäre zur Wasserstoffatmosphäre gewechselt und die Temperatur mit dem gleichen Temperaturgradienten bis auf 950°C erhöht. Wenn die Temperatur von 950°C erreicht wird, wird der Reflow-Prozess ausgeführt, indem die Temperatur für 10 Minuten gehalten wird. Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die Wasserstoffatmosphäre aufrechterhalten wird. Hierbei wird die Wasserstoffatmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von 600°C verringet hat, und die Atmosphäre dann, wenn die Temperatur von 600°C erreicht wird, erneut von der Wasserstoffatmosphäre zur Stickstoffatmosphäre gewechselt und die Temperatur bis auf die Raumtemperatur verringert. Die Temperatur, bei welcher die Wasserstoffwärmebehandlung begonnen und beendet wird, ist nicht auf 600°C beschränkt. Es kann eine beliebige geeignete Temperatur gewählt werden, die nicht über 650°C oder der Abschlussdesorptionstemperatur liegt.
  • Folglich wird die feuchte oder die Wasserstoffatmosphäre aufrechterhalten, solange die Temperatur bei dem Reflow-Prozess für den Zwischenschichtisolierfilm 8 nicht unter die Abschlussdesorptionstemperatur fällt. Hierdurch kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, verhindert werden.
  • Folglich kann eine Erhöhung der Grenzflächenzustandsdichte auch dann, wenn eine Wärmebehandlung, wie bei der vorliegenden Ausführungsform, auf den Schritt zum Bilden des Gate-Oxidfilms folgend bei einer hohen Temperatur ausgeführt wird, verhindert werden, indem die feuchte Atmosphäre oder die Wasserstoffatmosphäre hergestellt wird, solange die Temperatur die Abschlussdesorptionstemperatur nicht unterschreitet.
  • (Vierte Ausführungsform)
  • Nachstehend wird ein lateraler MOSFET eines Anreicherungstyps gemäß einer vierten Ausführungsform beschrieben. 10 zeigt eine Querschnittsansicht des Aufbaus des lateralen MOSFET eines Anreichungstyps. Die 11A bis 13C zeigen die Schritte zur Fertigung des in der 10 gezeigten lateralen MOSFET eines Anreicherungstyps. Nachstehend werden der Aufbau und das Fertigungsverfahren des lateralen MOSFET eines Anreicherungstyps gemäß der vierten Ausführungsform unter Bezugnahme auf die Zeichnungen geschrieben.
  • Der laterale MOSFET eines Anreicherungstyps ist, wie in 10 gezeigt, auf einem n+-leitenden Substrat 31 aus SiC gebildet, das eine Hauptoberfläche auf seiner einen Seite aufweist. Als n+-leitendes Substrat 31 wird ein Substrat aus beispielsweise 4H-SiC verwendet, das als die Hauptoberfläche eine (000-1)-C-Fläche und eine Störstellenkonzentration von ungefähr 5 × 1018 cm–3 aufweist.
  • Auf der Hauptoberfläche des Substrats 31 ist durch epitaxiales Wachstum eine n-leitende Driftschicht 32 aus SiC gebildet. Die n-leitende Driftschicht 32 weist beispielsweise eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von 10 μm auf.
  • In einem Oberflächenbereich der n-leitenden Driftschicht 32 ist eine p-leitende Basisschicht 33 gebildet. Die p-leitende Basisschicht 33 weist beispielsweise eine Störstellenkonzentration von ungefähr 1 × 1019 cm–3 und eine Tiefe von 0.7 μm auf.
  • Auf der p-leitenden Basisschicht 33 ist eine n-leitende Kanalschicht (nachstehend als Kanalepitaxialschicht) 34 zum Bilden eines durch epitaxiales Wachstum gebildeten Kanalbereichs gebildet. Die Kanalepitaxialschicht 34 weist beispielsweise eine Konzentration von ungefähr 1 × 1016 cm–3 und eine Filmdicke (Tiefe) von 0.3 μm auf.
  • Ein p+-leitender Kontaktbereich 35 ist derart gebildet, dass er sich durch die Kanalepitaxialschicht 34 erstreckt und die p-leitende Basisschicht 33 erreicht. Der Kontaktbereich 35 weist beispielsweise eine hohe Konzentration von größer oder gleich 3 × 1020 cm–3 und eine Tiefe von 0.4 μm auf.
  • Die Kanalepitaxialschicht 34 weist an ihren beiden Seiten einen n+-leitenden Source-Bereich 36 und einen n+-leitende Drain-Bereich 37 auf, die derart gebildet sind, dass sie getrennt von dem Kontaktbereich 35 angeordnet sind und die Kanalepitaxialschicht 34 zwischen ihnen angeordnet ist. Der n+-leitende Source-Bereich 36 und der n+-leitende Drain-Bereich 37 sind derart gebildet, dass sie getrennt voneinander angeordnet sind. Sowohl der n+-leitende Source-Bereich 36 als auch der n+-leitende Drain-Bereich 37 weist eine hohe Konzentration von beispielsweise größer oder gleich 3 × 1020 cm–3 und eine Tiefe von 0.3 μm auf.
  • Ein Gate-Oxidfilm 38, der eine Dicke von beispielsweise 38 nm aufweist und den Abschnitt des Oberflächenbereichs der Kanalepitaxialschicht 34 verwendet, der als Kanalbereich zwischen dem n+-leitenden Source-Bereich 36 und dem n+-leitenden Drain-Bereich 37 angeordnet ist, ist derart gebildet, dass er wenigstens die Oberfläche des Kanalbereichs bedeckt. Die Grenzfläche zwischen dem Gatesoxidfilm 38 und der Kanalepitaxialschicht 34, welche den Kanalbereich bildet, weist eine Struktur auf, bei der Dangling Bonds jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Auf der Oberfläche des Gate-Oxidfilms 38 ist ein Gate 39 aus polykristallinem Silicium, das beispielsweise mit n-leitenden Störstellen (z. B. P (Phosphor)) dotiert ist, durch eine Musterung gebildet.
  • Zum Abdecken des Gates 39 und des weiteren Abschnitts des Gate-Oxidfilms 38 ist ein Zwischenschichtisolierfilm 40 aus beispielsweise LTO gebildet. Kontaktlöcher 41a bis 41c, die bis zum Kontaktbereich 35, zum n+-leitenden Source-Bereich 36 und zum n+-leitenden Drain-Bereich 37 reichen, sind in sowohl dem Zwischenschichtisolierfilm 40 als auch dem Gate-Oxidfilm 38 gebildet, während ein Kontaktloch 41d, das bis zum Gate 39 reicht, in dem Zwischenschichtisolierfilm 40 gebildet ist.
  • Durch die jeweiligen Kontaktlöcher 41a bis 41d sind eine Basis-Elektrode 42 zur Bestimmung eines Potentials, eine Source-Elektrode 43, eine Drain-Elektrode 44 und eine Gate-Elektrode 45 elektrisch mit dem Kontaktbereich 35, dem n+-leitenden Source-Bereich 36, dem n+-leitenden Drain-Bereich 37 bzw. dem Gate 39 verbunden, so dass der laterale MOSFET eines Anreicherungstyps gebildet wird.
  • Der vorstehend beschriebene laterale MOSFET eines Anreicherungstyps verwendet die Kanalepitaxialschicht 34, d. h. den Kanalbereich als Strompfad, über den ein Strom zwischen dem n+-leitenden Source-Bereich 36 und dem n+-leitenden Drain-Bereich 37, die stromaufwärts bzw. stromabwärts entlang des Strompfads angeordnet sind, fließen kann. Der zwischen dem n+-leitenden Source-Bereich 36 und dem n+-leitenden Drain-Bereich 37 fließende Strom kann gesteuert werden, indem eine an das Gate 39 gelegte Spannung gesteuert wird, die Breite einer im Kanalbereich gebildeten Sperrschicht gesteuert wird und hierdurch der dort hineinfließende Strom gesteuert wird.
  • Nachstehend wird das Verfahren zur Fertigung des in der 10 gezeigten lateralen MOSFET eines Anreichungstyps unter Bezugnahme auf die 11a bis 13C beschrieben.
  • Zunächst wird das n+-leitende Substrat 31, wie in 11a gezeigt, vorbereitet. Anschließend wird die n-leitende Driftschicht 32, wie in 11B gezeigt, so durch epitaxiales Wachstum auf der Hauptoberfläche des Substrats 31 gebildet, dass sie eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von 10 μm aufweist.
  • Anschließend werden, wie in 11C gezeigt, Al-Ionen als p-leitende Störstellen in den Oberflächenbereich der n-leitenden Driftschicht 32 implantiert und anschließend für 30 Minuten eine Aktivierungswärmebehandlung (activation annealing) bei einer Temperatur von 1600°C ausgeführt, um die p-leitende Basisschicht 33 mit einer Störstellenkonzentration von beispielsweise ungefähr 1 × 1019 cm–3 und einer Tiefe von 0.7 μm zu bilden. Anschließend wird die Kanalepitaxialschicht 34 mit einer Störstellenkonzentration von beispielsweise ungefähr 1 × 1016 cm–3 und einer Filmdicke (Tiefe) von 0.3 μm, wie in 11D gezeigt, durch epitaxiales Wachstum auf der p-leitenden Basisschicht 33 gebildet.
  • Anschließend wird, wie in 12A gezeigt, beispielsweise ein LTO-Film 50 abgeschieden. Anschließend wird der LTO-Film 50 über dem Bereich, in welchem der Kontaktbereich 35 zu bilden ist, mittels Photolithographie geöffnet. Anschließend werden Al-Ionen unter Verwendung des LTO-Films 50 als Maske implantiert.
  • Anschließend wird auf eine Entfernung des LTO-Films 50 hin, wie in 12B gezeigt, ein LTO-Film 51 abgeschieden. Anschließend wird der LTO-Film 51 über den Bereichen, in welchen der n+-leitende Source-Bereich 36 und der n+-leitende Drain-Bereich zu bilden sind, mittels Photolithographie geöffnet. Anschließend werden P-(Phosphor)-Ionen als n-leitende Störstellen implantiert.
  • Anschleißend wird der LTO-Film 51 entfernt und eine Wärmebehandlung zur Aktivierung für 30 Minuten bei einer Temperatur von beispielsweise 1600°C ausgeführt, um die implantierten p- und n-leitenden Störstellen zu aktivieren. Auf diese Weise werden der Kontaktbereich 35, der n+-leitende Source-Bereich 36 und der n+-leitende Drain-Bereich 37 gebildet.
  • Anschließend wird der Schritt zum Bilden des Gate-Oxidfilms ausgeführt, um den Gate-Oxidfilm 38, wie in 12C gezeigt, zu bilden. Insbesondere wird der Gate-Oxidfilm 38 durch eine Gate-Oxidation in Übereinstimmung mit einem pyrogenen Verfahren unter Verwendung einer feuchten Atmosphäre gebildet. Hierbei wird die Steuerung einer Atmosphären und einer Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms in Übereinstimmung mit dem in der 4 gezeigten Diagramm der ersten Ausführungsform ausgeführt.
  • D. h., von einer Raumtemperatur auf eine Temperatur von 1080°C wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und eine Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 1080°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur für 60 Minuten gehalten, wodurch der Gate-Oxidfilm 38 mit einer Dicke von beispielsweise 110 nm gebildet wird. Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Hierbei wird die feuchte Atmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von kleiner oder gleich 600°C verringert hat.
  • Auf diese Weise wird die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum bilden des Gate-Oxidfilms aufrechterhalten. Dies führt dazu, dass die Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34, welche den Kanalbereich bildet, derart strukturiert ist, dass Dangling Bonds jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Anschließend wird eine polykristalline Siliciumschicht, die mit n-leitenden Störstellen dotiert ist, wie in 13A gezeigt, bei einer Temperatur von 600°C auf die Oberfläche des Gate-Oxidfilms 38 abgeschieden und anschließend unter Verwendung eines nicht gezeigten Photolacks derart strukturiert, dass das Gate 39 gebildet wird.
  • Ferner wird, wie in 13B gezeigt, eine Abrundungsoxidation für die Oberfläche des Gates 39 ausgeführt. Es wird beispielsweise für 120 Minuten eine Oxidation (Nassoxidation) bei einer Temperatur von 850°C in einer feuchten Atmosphäre ausgeführt, um einen Oxidfilm 39a auf der Oberfläche des Gates 39 zu bilden und die Oberfläche des Gates 39 abzurunden.
  • Hierbei wird die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation in Übereinstimmung mit dem in der 7 gezeigten Diagramm der zweiten Ausführungsform ausgeführt, um die feuchte Atmosphäre aufrechtzuerhalten, solange die Temperatur nicht unter die Abschlussdesorptionstemperatur fällt. Folglich kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34 verhindert werden.
  • Anschließend wird, wie in 13C gezeigt, de Zwischenschichtisolierfilm 40 abgeschieden. Der Zwischenschichtisolierfilm 40 wird beispielsweise gebildet, indem ein BPSG-Film mit Hilfe eines Plasma-CVD-Verfahrens bei einer Temperatur von 420°C abgeschieden und anschließend für 10 Minuten ein Reflow-Prozess bei einer Temperatur von 950°C in einer feuchten Atmosphäre ausgeführt wird. Die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation wird hierbei in Übereinstimmung mit dem in der 9 gezeigten Diagramm der dritten Ausführungsform ausgeführt, um die feuchte Atmosphäre aufrechtzuerhalten, solange die Temperatur bei dem Reflow-Prozess für den Zwischenschichtisolierfilm 40 nicht unter die Abschlussdesorptionstemperatur fällt. Auf diese Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34 verhindert werden.
  • Anschließend wird der Zwischenschichtisolierfilm 40 derart gemustert, dass die Kontaktlöcher 41a bis 41c, die bis zum Kontaktbereich 35, zum n+-leitenden Source-Bereich 36 bzw. zum n+-leitenden Drain-Bereich 37 reichen, in sowohl dem Zwischenschichtisolierfilm 40 als auch dem Gate-Oxidfilm 38 gebildet werden, während das Kontaktloch 41d, das bis zum Gate 39 reicht, in dem Zwischenschichtisolierfilm 40 gebildet wird.
  • Anschließend wird ein Ni-Film abgeschieden, um die Kontaktlöcher 41a bis 41d zu füllen. Anschließend wird der Ni-Film derart gemustert, dass die verschiedenen Elektroden 42 bis 45 gebildet werden. Da der Kontaktbereich 35, der n+-leitende Source-Bereich 36 und der n+-leitende Drain-Bereich 37 gemäß obiger Beschreibung eine hohe Konzentration aufweisen, werden auch dann galvanisch leitende Verbindungen zu den verschiedenen Elektroden 42 bis 45 hergestellt, wenn ein Wärmebehandlungsschritt oder dergleichen nicht ausgeführt wird. Auf diese Weise wird der in der 10 gezeigte laterale MOSFET eines Anreicherungstyps fertig gestellt.
  • Bei dem vorstehend beschriebenen Verfahren zur Fertigung des lateralen MOSFET eines Anreicherungstyps wird die Temperatur während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms gemäß obiger Beschreibung auf einen Pegel verringert, der nicht über der Abschlussdesorptionstemperatur liegt, während die feuchte Atmosphäre aufrechterhalten wird. Auf diese Weise können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34 jeweils mit einem H- oder OH-Element abgeschlossen werden. Hierdurch wird die Grenzflächenzustandsdichte verringert und kann ein lateraler MOSFET eines Anreicherungstyps mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Ferner wird die feuchte Atmosphäre aufrechterhalten, solange die Temperatur die Abschlussdesorptionstemperatur bei der Abrundungsoxidation für das Gate 39 nicht unterschreitet. Folglich kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34 verhindert werden.
  • Ferner wird die feuchte Atmosphäre aufrechterhalten werden, solange die Temperatur die Abschlussdesorptionstemperatur bei dem Reflow-Prozess für den Zwischenschichtisolierfilm 40 nicht unterschreitet. Auf dieses Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 38 und der Kanalepitaxialschicht 34 verhindert werden.
  • Folglich kann eine Erhöhung der Grenzflächenzustandsdichte auch dann, wenn eine Wärmebehandlung, wie bei der vorliegenden Ausführungsform, auf den Schritt zum Bilden des Gate-Oxidfilms folgend bei einer hohen Temperatur ausgeführt wird, verhindert werden, indem die feuchte Atmosphäre hergestellt wird, solange die Temperatur die Abschlussdesorptionstemperatur nicht unterschreitet.
  • (Fünfte Ausführungsform)
  • Die fünfte Ausführungsform bezieht sich auf einen planaren MOSFET. 14 zeigt eine Querschnittsansicht des Aufbaus des planaren MOSFET. Die 15A bis 19C zeigen die Schritte zur Fertigung des in der 14 gezeigten planaren MOSFET. Nachstehend werden der Aufbau und das Fertigungsverfahren des planaren MOSFET der fünften Ausführungsform unter Bezugnahme auf die Zeichnung beschrieben.
  • Der planare MOSFET ist, wie in 14 gezeigt, auf einem n+-leitenden Substrat 61 aus SiC gebildet, das eine Hauptoberfläche auf seiner einen Seite aufweist. Als n+-leitendes Substrat 61 wird ein Substrat aus beispielsweise 4H-SiC verwendet, das eine (000-1)-C-Fläche als die Hauptoberfläche und eine Störstellenkonzentration von ungefähr 5 × 1018 cm–3 aufweist.
  • Auf der Hauptoberfläche des Substrats 61 ist durch epitaxiales Wachstum eine n-leitende Driftschicht 62 aus SiC gebildet. Die n-leitende Driftschicht 62 weist beispielsweise eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von 10 μm auf.
  • In einem Oberflächenbereich der n-leitenden Driftschicht 62 sind eine Mehrzahl von p-leitenden Basisbereichen 63 derart gebildet, dass sie mit bestimmten Abständen zwischen ihnen angeordnet sind. Jeder der p-leitenden Basisbereiche 63 weist beispielsweise eine Konzentration von ungefähr 1 × 1019 cm–3 und eine Tiefe von 0.7 μm auf.
  • Über den p-leitenden Basisbereichen 63 ist eine n-leitende Kanalschicht (nachstehend als Kanalepitaxialschicht) 64 zum Bilden eines epitaxiale gewachsenen Kanalbereichs gebildet. Die Kanalepitaxialschicht 64 weist beispielsweise eine Konzentration von 1 × 1016 cm–3 und eine Filmdicke (Tiefe) von 0.3 μm auf.
  • P+-leitende Kontaktbereiche 65 sind derart gebildet, dass sie sich durch die Kanalepitaxialschicht 64 erstrecken und die p-leitenden Basisbereiche 63 erreichen. Jeder der Kontaktbereiche 65 weist beispielsweise eine hohe Konzentration von größer oder gleich 3 × 1020 cm–3 und eine Tiefe von 0.4 μm auf.
  • Auf der einen Seite der Kanalepitaxialschicht 64 ist ein n+-leitender Source-Bereich 66 und auf der anderen Seite der Kanalepitaxialschicht 64 ein n+-leitender Source-Bereich 67 gebildet. Die n+-leitenden Source-Bereiche 66 und 67 sind derart innerhalb der Kontaktbereiche 65 gebildet, dass die Kanalepitaxialschicht 64 zwischen ihnen angeordnet ist. Die n+-leitenden Source-Bereiche 66 und 67 sind derart gebildet, dass sie getrennt voneinander angeordnet sind. Jeder der n+-leitenden Source-Bereiche 66 und 67 weist eine hohe Konzentration von beispielsweise größer oder gleich 3 × 1020 cm–3 und eine Tiefe von 0.3 μm auf.
  • Ein Gate-Oxidfilm 68, der eine Dicke von beispielsweise 110 nm aufweist und den Abschnitt des Oberflächenbereichs der Kanalepitaxialschicht 64, die als Kanalbereich über den p-leitenden Basisbereichen 63 angeordnet ist, als Kanalbereich verwendet, ist derart gebildet, dass er wenigstens die Oberfläche des Kanalbereichs abdeckt. Die Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64, welche den Kanalbereich bildet, ist derart strukturiert, dass Dangling Bonds jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Auf der Oberfläche des Gate-Oxidfilms 68 ist ein Gate 69 aus einem polykristallinen Silicium, das beispielsweise mit n-leitenden Störstellen (z. B. P (Phosphor)) dotiert ist, durch eine Musterung gebildet.
  • Ein Zwischenschichtisolierfilm 70 aus beispielsweise BPSG ist gebildet, um das Gate 69 und den weiteren Abschnitt des Gate-Oxidfilms 68 zu bedecken. Ein Kontaktloch 71, das bis zu den Kontaktbereichen 65 und den n+-leitenden Source-Bereichen 66 und 67 reicht, und ein Kontaktloch (nicht gezeigt), das bis zum Gate 69 reicht, sind in sowohl im Zwischenschichtisolierfilm 70 als auch im Gate-Oxidfilm 68 gebildet. Ferner ist eine Source-Elektrode 72 gebildet, die aus einem Kontaktabschnitt 72a, der über das Kontaktloch 71 elektrisch mit sowohl den Kontaktbereichen 65 als auch den n+-leitenden Source-Bereichen 66 und 67 verbunden ist, und einer Verdrahtungselektrode 72b aus Al aufgebaut ist.
  • Demgegenüber ist auf der Rückseitenoberfläche des Substrats 61 n+-leitender Drain-Kontaktbereich 73 mit einer Konzentration gebildet, die über der des Substrats 61 liegt. Auf dem Drain-Kontaktbereich 73 ist Drain-Elektrode 74 gebildet, die als Rückseitenelektrode dient und beispielsweise aus Nickel besteht. Mit Hilfe solch einer Struktur wird der planaren MOSFET gebildet.
  • Der auf diese Weise gebildete planare MOSFET verwendet die Kanalepitaxialschicht 64, d. h. den Kanalbereich, als Strompfad, über den ein Strom zwischen den n+-leitenden Source-Bereichen 66 und 67, die stromaufwärts und stromabwärts entlang des Strompfads angeordnet sind, und dem Drain-Kontaktbereich 73 fließen kann. Der zwischen den n+-leitenden Source-Bereichen 66 und 67 und dem Drain-Kontaktbereich 73 fließende Strom kann gesteuert werden, indem eine an das Gate 69 gelegte Spannung gesteuert wird, die Breite einer im Kanalbereich gebildeten Sperrschicht gesteuert wird und hierdurch der dort hineinfließende Strom gesteuert wird.
  • Nachstehend wird das Verfahren zur Fertigung des in der 14 gezeigten planaren MOSFET unter Bezugnahme auf die 15A bis 19C beschrieben.
  • Zunächst wird, wie in 15A gezeigt, das n+-leitende Substrat 61 vorbereitet. Anschließend wird die n-leitende Driftschicht 62, wie in 15B gezeigt, derart durch epitaxiales Wachstum auf der Hauptoberfläche des Substrats 61 gebildet, das sie eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von 10 μm aufweist.
  • Anschließend wird, wie in 15C gezeigt, beispielsweise ein LTO-Film 80 abgeschieden. Anschließend wird der LTO-Film 80 über Bereichen, in denen die p-leitenden Basisbereiche 63 zu bilden sind, durch mittels Photolithographie geöffnet. Anschließend werden Al-Ionen unter Verwendung des LTO-Films 80 als Maske in den Oberflächenbereich der n-leitenden Driftschicht 62 implantiert. Anschließend wird der LTO-Film 80, wie in 15D gezeigt, entfernt und für 30 Minuten eine Wärmebehandlung zur Aktivierung bei einer Temperatur von 1600°C ausgeführt, um die p-leitenden Basisbereiche 63 mit beispielsweise einer Störstellenkonzentration von ungefähr 1 × 1019 cm–3 und einer Tiefe von 0.7 μm zu bilden.
  • Anschließend wird die Kanalepitaxialschicht 64 mit einer Konzentration von beispielsweise ungefähr 1 × 1016 cm–3 und einer Filmdicke (Tiefe) von 0.3 μm, wie in 16A gezeigt, durch epitaxiales Wachstum über den p-leitenden Basisbereichen 63 gebildet.
  • Anschließend wird beispielsweise ein LTO-Film 81, wie in 16B gezeigt, abgeschieden und über den Bereichen, in welchen die Kontaktbereiche 65 zu bilden sind, mittels Photolithographie geöffnet. Anschließend werden Al-Ionen unter Verwendung des LTO-Films 81 als Maske implantiert.
  • Auf eine Entfernung des LTO-Films 81 folgend wird beispielsweise ein LTO-Film 82 abgeschieden, um die Substratoberfläche zu schützen. Anschließend werden P-Ionen, wie in 16C gezeigt, über die Rückseitenoberfläche des Substrats 61 implantiert.
  • Auf eine Entfernung des LTO-Films 82 folgend wird beispielsweise ein LTO-Film 83 abgeschieden und, wie in 17A gezeigt, über den Bereichen, in denen die n+-leitenden Source-Bereiche 66 und 67 zu bilden sind, mittels Photolithographie geöffnet. Anschließend werden P-Ionen als n-leitende Störstellen implantiert.
  • Anschließend wird der LTO-Film 83, wie in 17B gezeigt, entfernt und für 30 Minuten eine Wärmebehandlung zur Aktivierung bei einer Temperatur von beispielsweise von 1600°C ausgeführt, um so die implantierten p-leitenden und n-leitenden Störstellen zu aktivieren. Auf diese Weise werden die Kontaktbereiche 65 und die n+-leitenden Source-Bereiche 66 und 67 gebildet.
  • Anschließend wird der Schritt zum Bilden des Gate-Oxidfilms ausgeführt, um den Gate-Oxidfilm 68, wie in 17C gezeigt, zu bilden. Insbesondere wird der Gate-Oxidfilm 68 mittels einer Gate-Oxidation in Übereinstimmung mit einem pyrogen Verfahren unter Verwendung einer feuchten Atmosphäre gebildet. Hierbei wird die Steuerung einer Atmosphäre und einer Temperatur bei dem Schritt zum Bilden des Gate-Oxidfilms in Übereinstimmung mit dem in der 4 gezeigten Diagramm der ersten Ausführungsform ausgeführt.
  • D. h., von einer Raumtemperatur bis auf eine Temperatur von 1080°C wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und eine Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 1080°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur für 25 Minuten gehalten, wodurch der Gate-Oxidfilm 68 mit einer Dicke von beispielsweise 110 nm gebildet wird. Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Hierbei wird die feuchte Atmosphäre aufrechterhalten, bis die Temperatur einen Wert von kleiner oder gleich 600°C erreicht.
  • Auf diese Weise wird die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms aufrechterhalten. Dies führt dazu, dass die Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64, welche den Kanalbereich bildet, derart strukturiert ist, dass Dangling Bonds jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Anschließend wird eine polykristalline Siliciumschicht, die mit n-leitenden Störstellen dotiert ist, wie in 18A gezeigt, bei einer Temperatur von 600°C auf die Oberfläche des Gate-Oxidfilms 68 abgeschieden und anschließend unter Verwendung eines nicht gezeigten Photolacks derart gemustert, dass das Gate 69 gebildet wird.
  • Ferner wird, wie in 18b gezeigt, eine Oxidation zur Abrundung der Oberfläche des Gates 69 ausgeführt. Die Oxidation (Nassoxidation) wird beispielsweise für 120 Minuten bei einer Temperatur von 850°C in einer feuchten Atmosphäre ausgeführt, um einen Oxidfilm 69a auf der Oberfläche des Gates 69 zu bilden und die Oberfläche des Gates 69 abzurunden.
  • Hierbei wird die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation in Übereinstimmung mit dem in der 7 gezeigten Diagramm der zweiten Ausführungsform ausgeführt, um die feuchte Atmosphäre aufrechtzuerhalten, solange die Temperatur nicht unter die Abschlussdesorptionstemperatur fällt. In diesem Fall sind die Wechseltemperatur von der Stickstoffatmosphäre zur feuchte Atmosphäre während der Temperaturerhöhungsperiode und die Wechseltemperatur von der feuchten Atmosphäre zur Stickstoffatmosphäre während der Temperaturverringerungsperiode jeweils auf eine Temperatur von 600°C gesetzt. Auf diese Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 verhindert werden.
  • Anschließend wird der Zwischenschichtisolierfilm 70, wie in 18C gezeigt, abgeschieden. Der Zwischenschichtisolierfilm 70 wird beispielsweise gebildet, indem ein BPSG-Film mit Hilfe eines Plasma-CVD-Verfahrens bei einer Temperatur von 420°C abgeschieden und anschließend für 10 Minuten ein Reflow-Prozess bei einer Temperatur von 950°C in einer feuchten Atmosphäre ausgeführt wird. Die Steuerung einer Atmosphäre und einer Temperatur für die Nassoxidation wird hierbei in Übereinstimmung mit dem in der 9 gezeigten Diagramm der dritten Ausführungsform ausgeführt, um die feuchte Atmosphäre aufrechtzuerhalten, solange die Temperatur die Abschlussdesorptionstemperatur bei dem Reflow-Prozess für den Zwischenschichtisolierfilm 70 nicht unterschreitet. Auf diese Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 verhindert werden.
  • Anschließend wird der Zwischenschichtisolierfilm 70, wie in 19A gezeigt, derart gemustert, dass das bis zu den Kontaktbereichen 65 und den n+-leitenden Source-Bereichen 66 und 67 reichende Kontaktloch 71 in sowohl dem Zwischenschichtisolierfilm 70 als auch dem Gate-Oxidfilm 68 gebildet wird.
  • Anschließend wird, wie in 19B bezeigt, ein Ni-Film abgeschieden, um die Kontaktlöcher 71 zu füllen, und anschließend derart gemustert, dass die Kontaktabschnitte 72a der verschiedenen Source-Elektroden 72 gebildet werden. Anschließend wird die aus Ni bestehende Drain-Elektrode 74, wie in 19C gezeigt, derart auf der Rückseitenoberfläche des Substrats 61 gebildet, dass sie an den Drain-Kontaktbereich 73 grenzt.
  • Anschließend wird ein Wärmebehandlungsprozess bei einer Temperatur von kleiner oder gleich 650°C in einer Ar-Atmosphäre ausgeführt, um galvanisch leitende Verbindungen zu den Kontaktabschnitten 72a und der Drain-Elektrode 74 herzustellen. Da sowohl die Kontaktbereiche 65 als auch die n+-leitenden Source-Bereiche 66 und 67 gemäß obiger Beschreibung eine hohe Konzentration aufweisen, können hierbei auch dann zufriedenstellende galvanisch leitende Verbindungen zu den verschiedenen Elektroden 72 hergestellt werden, wenn eine Wärmebehandlung mit einer hohen Temperatur oder dergleichen nicht ausgeführt wird.
  • Wenn die Wärmebehandlung jedoch in einer Wasserstoffatmosphäre ausgeführt wird, kann die Wärmebehandlung bei einer Temperatur von größer oder gleich 650°C ausgeführt werden. Wenn die Wasserstoffatmosphäre auf diese Weise verwendet wird, kann der Wärmebehandlungsprozess auch bei einer Temperatur von beispielsweise 1000°C ausgeführt werden. Hierdurch wird die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 unterdrückt und kann der Kontaktwiderstand verringert werden.
  • Durch Bilden des bis zum Gate 69 reichenden Kontaktlochs (nicht gezeigt) in dem Zwischenschichtisolierfilm 70 unter Verwendung eines Photolacks (nicht gezeigt) und anschließender Bildung der aus Al bestehenden Verdrahtungselektrode 72b werden die Source-Elektroden 72 gebildet, so dass der in der 14 gezeigte planare MOSFET fertig gestellt ist.
  • Bei dem vorstehend beschriebenen Verfahren zur Fertigung des planaren MOSFET wird die Temperatur während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms gemäß obiger Beschreibung auf einen Pegel verringert, der kleiner oder gleich der Abschlussdesorptionstemperatur ist, während die feuchte Atmosphäre aufrechterhalten wird. Hierdurch können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 jeweils mit einem H- oder OH-Element abgeschlossen werden. Hierdurch kann die Grenzflächenzustandsdichte verringert und ein planarer MOSFET mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Ferner wird die feuchte Atmosphäre aufrechterhalten, solange die Temperatur bei der Oxidation zur Abrundung des Gates 69 nicht unter die Abschlussdesorptionstemperatur fällt. Auf diese Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 verhindert werden.
  • Ferner wird die feuchte Atmosphäre aufrechterhalten, solange die Temperatur bei dem Reflow-Prozess für den Zwischenschichtisolierfilm 70 nicht unter die Abschlussdesorptionstemperatur fällt. Auf diese Weise kann die Desorption von H oder OH von den Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 68 und der Kanalepitaxialschicht 64 verhindert werden.
  • Folglich kann eine Erhöhung der Grenzflächenzustandsdichte auch dann, wenn eine Wärmebehandlung, wie bei der vorliegenden Ausführungsform, auf den Schritt zum Bilden des Gate-Oxidfilms folgend bei einer hohen Temperatur ausgeführt wird, verhindert werden, indem die feuchte Atmosphäre hergestellt wird, wenn die Temperatur die Abschlussdesorptionstemperatur nicht unterschreitet.
  • (Weitere Ausführungsformen)
    • (1) In den vorstehend beschriebenen Ausführungsformen wurde ein Beispiel aufgezeigt, bei welchem die Gate-Oxidfilme 6, 38 und 68 mittels Nassoxidation gebildet werden. Wenn die Dangling Bonds an den Grenzflächen zwischen den Gate-Oxidfilmen 6, 38 und 68 und der p-leitenden Basisschicht 2 und der Kanalepitaxialschicht 34 und 64 jeweils mit einem H- oder OH-Element abgeschlossen werden sollen, reicht es jedoch aus, wenn die feuchte oder die Wasserstoffatmosphäre wenigstens während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms aufrechtzuerhalten.
  • Folglich kann die Gate-Oxidfilme 6, 38 und 68 unter Anwendung eines von der Nassoxidation verschiedenen Verfahrens gebildet werden, kann die Atmosphäre nur während der Temperaturverringerungsperiode zur feuchten Atmosphäre gewechselt werden und können die Dangling Bonds an den Grenzflächen zwischen dem SiC und den Gate-Oxidfilmen 6, 38 und 68 während der Temperaturverringerungsperiode mit H oder OH abgeschlossen werden.
  • Der Gate-Oxidfilm kann beispielsweise in geeigneter Weise gebildet werden, indem eine Oxidation in einer trocknen Atmosphäre, einer N2O-Atmosphäre, einer NO-Atmosphäre, einer Ozonatmosphäre, einer Atmosphäre mit H2O-Radikalen oder dergleichen gebildet werden, oder indem LTO, TEOS, HTO oder dergleichen mit Hilfe eines CVD-Verfahrens oder dergleichen abgeschieden wird, die Atmosphäre während der anschließenden Temperaturverringerungsperiode zur feuchten Atmosphäre gewechselt wird, indem H2O in eine Kammer eingeleitet wird, um den Gate-Oxidfilm zu bilden, und die Temperatur auf einen Pegel verringert wird, der kleiner oder gleich der Abschlussdesorptionstemperatur ist. Wenn der Gate-Oxidfilm auf diese Weise mit Hilfe des mit einer Abscheidung kombinierten Verfahrens gebildet werden kann, kann der Gate-Oxidfilm auch mit Hilfe eines Verfahrens dicker ausgebildet werden, das mit einer Wärmebehandlung bei einer geringen Temperatur in einer feuchten Atmosphäre bei geringer Oxidationsrate kombiniert wird. Ferner können dann, wenn die Dicke des thermisch oxidierten Films verringert wird, eine Verformung bzw. Verzerrung an der Grenzfläche und ebenso die Grenzflächenzustandsdichte verringert werden.
  • Obgleich vorstehend das Beispiel aufgezeigt wurde, bei welchem der Gate-Isolierfilm aus dem Oxidfilm aufgebaut ist, wenn dieses Verfahren angewandt wird, kann der Gate-Isolierfilm ebenso aus einem Isolierfilm eines anderen Typs aufgebaut sein. Der Gate-Isolierfilm kann beispielsweise aus HfO2, HfSiON, HfAlO, Al2O3, Ta2O5, Si3N4 oder dergleichen aufgebaut sein.
    • (2) In den vorstehend beschriebenen Ausführungsformen wurde ein Beispiel aufgezeigt, bei welchem die feuchte Atmosphäre bei dem Schritt zum Bilden des Gate-Oxidfilms während der Temperaturverringerungsperiode hergestellt wird. Es ist jedoch ferner möglich, einen Wärmebehandlungsprozess zur Verbesserung der Eigenschaften unter Verwendung einer feuchten Atmosphäre oder einer Wasserstoffatmosphäre auf den Schritt zum Bilden des Gate-Oxidfilms folgend auszuführen.
  • Ein Wärmebehandlungsprozess kann beispielsweise auf den wie folgt ausgeführten in der 3A gezeigten Schritt der ersten Ausführungsform folgend fortlaufend unter Verwendung einer feuchten Atmosphäre ausgeführt werden. 20 zeigt ein Diagramm zur Steuerung einer Atmosphäre und einer Temperatur bei dem Wärmebehandlungsprozess unter Verwendung der feuchten Atmosphäre.
  • So wird beispielsweise ein HTO-Film abgeschieden, um den Gate-Oxidfilm 6 zu bilden, indem beispielsweise ein CVD-System oder dergleichen verwendet und ein N2O- und SiH4-Gas bei einer Temperatur von 800°C zugeführt werden. Anschließend wird der Wärmebehandlungsprozess unter Verwendung der feuchten Atmosphäre ausgeführt.
  • D. h., von einer Raumtemperatur bis auf eine Temperatur von 1080°C wird eine Stickstoff-(N2)-Atmosphäre aufrechterhalten und die Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 1080°C erreicht wird, wird die Stickstoffatomsphäre zur feuchten (H2O) Atmosphäre gewechselt und die Temperatur für 10 Minuten gehalten, wodurch der Wärmebehandlungsprozess ausgeführt wird. Anschließend wird die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, während die feuchte Atmosphäre aufrechterhalten wird. Hierbei wird die feuchte Atmosphäre aufrechterhalten, bis sich die Temperatur auf einen Wert von kleiner oder gleich 600°C verringert hat.
  • Auf diese Weise wird der Wärmebehandlungsprozess auf den Schritt zum Bilden des Gate-Oxidfilms folgend ausgeführt und die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Wärmebehandlungsprozess aufrechterhalten. Auf diese Weise können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Hierdurch können die gleichen Effekte wie bei jeder der vorstehend beschriebenen Ausführungsformen erzielt werden. Wenn der Wärmebehandlungsprozess auf diese Weise auf den Schritt zum Bilden des Gate-Oxidfilms folgend ausgeführt wird, kann der Gate-Oxidfilm ebenso durch ein von der Nassoxidation verschiedenes Verfahren oder der Gate-Isolierfilm alternativ aus einem Isolierfilm eines anderen Typs und keinem Oxidfilm gebildet werden.
  • Solch ein Wärmebehandlungsprozess ist ebenso wirksam, wenn er auf das Bilden des Gate-Oxidfilms 6, 38 oder 68 unter Verwendung der feuchten Atmosphäre folgend ausgeführt wird, um die Eigenschaften weiter zu verbessern.
    • (3) Obgleich die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms fortlaufend bis zum Erreichen der Temperatur von 600°C aufrechterhalten wird, ist es ausreichend, die feuchte Atmosphäre in einem Temperaturbereich aufrechtzuerhalten, der wenigstens einen Abschlussdesorptionstemperaturbereich enthält.
  • Bei dem in der 3A gezeigten Schritt der ersten Ausführungsform kann die Steuerung einer Atmosphäre und einer Temperatur beispielsweise in Übereinstimmung mit dem in der 21 gezeigten Diagramm ausgeführt werden.
  • D. h., von einer Raumtemperatur bis auf eine Temperatur von 1300°C wird eine Stickstoffatmosphäre aufrechterhalten und die Temperatur mit einem Temperaturgradienten von 10°C/min erhöht. Wenn die Temperatur von 1300°C erreicht wird, wird die Stickstoffatmosphäre zu einer N2O-Atmosphäre (mit N2 verdünnt) gewechselt und für 25 Minuten eine Oxidation ausgeführt, um den Gate-Oxidfilm 6 zu bilden. Anschließend wird die Stickstoffatmosphäre wiederhergestellt und die Temperatur mit einem Temperaturgradienten von 10°C/min verringert. Wenn eine Temperatur von 1000°C erreicht wird, wird die Stickstoffatmosphäre zur feuchten Atmosphäre gewechselt und die Temperatur mit einem Temperaturgradienten von 10°C/min verringert, bis sie einen Wert von kleiner oder gleich 600°C erreicht, während die feuchte Atmosphäre aufrechterhalten wird. Wenn die Temperatur von 600°C erreicht wird, wird die Stickstoffatmosphäre wiederhergestellt und die Temperatur bis auf die Raumtemperatur verringert.
  • Wenn die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms in dem Temperaturbereich, der wenigstens die Abschlussdesorptionstemperatur enthält, aufrechterhalten wird, können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, jeweils mit einem H- oder OH-Element abgeschlossen werden.
  • Wenn die N2O-Atmosphäre auf diese Weise verwendet wird, können die Dangling Bonds an der Grenzfläche zwischen dem Gate-Oxidfilm 6 und der p-leitenden Basisschicht 2, welche den Kanalbereich bildet, ebenso nicht nur mit einem H- oder OH-Element, sondern auch mit einem N-Element abgeschlossen werden. Hierdurch kann die Grenzflächenzustandsdichte weiter verringert und die Kanalbeweglichkeit weiter verbessert werden. Dies gilt nicht nur für die Gate-Oxidation, die unter Verwendung der N2O-Atmosphäre ausgeführt wird, sondern ebenso für eine Gate-Oxidation, die unter Verwendung einer NO-Atmosphäre ausgeführt wird, wodurch die Grenzflächenzustandsdichte weiter verringert werden kann.
    • (4) Bei jeder der vorstehend beschriebenen Ausführungsformen wird die feuchte Atmosphäre mit Hilfe des pyrogenen Verfahrens hergestellt. Es ist jedoch ferner möglich, die feuchte Atmosphäre mit Hilfe eines Blasenbildungsverfahrens unter Verwendung von Wasserdampf herzustellen.
    • (5) In jeder der zweiten bis fünften Ausführungsform wurde eine Kombination aus dem Verfahren, bei welchem die feuchte Atmosphäre während der Temperaturverringerungsperiode bei dem Schritt zum Bilden des Gate-Oxidfilms hergestellt wird, und dem Verfahren, bei welchem der Wärmebehandlungsprozess, der Reflow-Prozess oder dergleichen in der feuchten oder der Wasserstoffatmosphäre ausgeführt werden, aufgezeigt. Diese Verfahren müssen jedoch nicht kombiniert werden. Die vorstehend beschriebenen Effekte sind auch dann, wenn jedes der Verfahren einzeln angewandt wird, erzielbar.
    • (6) Die obigen Ausführungsformen beschreiben den lateralen MOSFET eines Inversionstyps, den lateralen MOSFET eines Anreicherungstyps und den planaren MOSFET als Beispiele für die Halbleitervorrichtung mit einer MOS-Struktur. Diese dienen jedoch nur als Beispiele für die Halbleitervorrichtung mit der MOS-Struktur. Die vorliegende Erfindung kann ferner auf beispielsweise einen IGBT mit einer MOS-Struktur und einen Trench-Gate-MOSFET angewandt werden. Bei dem Trench-Gate-MOSFET wird eine Rille bzw. Vertiefung mit einer senkrechten Seitenwand in einer C-Oberfläche mit einer (000-1)-Orientierung eines Substrats gebildet. Die Seitenwand des Grabens wird derart als Kanaloberfläche verwendet, dass die Kanaloberfläche der Oberfläche mit der (000-1)-Orientierung entspricht, die eine hohe Kanalbeweglichkeit aufweist. Auf diese Weise wird der eine hohe Kanalbeweglichkeit aufweisende MOSFET erhalten. Die vorliegende Erfindung ist auf jede Halbleitervorrichtung mit einer MOS Struktur anwendbar, bei der eine Kanaloberfläche derart einer C-Oberfläche mit einer (000-1)-Orientierung entspricht, dass die Vorrichtung eine hohe Kanalbeweglichkeit aufweist.
    • (7) Bei jeder der vorstehend beschriebenen Ausführungsformen ist es nicht erforderlich, dass die feuchte oder die Wasserstoffatmosphäre bei 100% liegt. Die feuchte oder die Wasserstoffatmosphäre kann mit einem anderen Gas verdünnt werden.
    • (8) Wenn die Orientierung eines Kristalls beschrieben bzw. aufgezeigt wird, sollte ein Balken eigentlich über einer gewünschten Zahl angeordnet sein. Aufgrund von Einschränkungen der Darstellung bei einer elektronischen Einreichung wird bei der vorliegenden Anmeldung jedoch angenommen, dass ein Balken vor einer gewünschten Zahl angeordnet ist.
  • Vorstehend wurden die folgenden Ausgestaltungen offenbart.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung weist eine Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur auf: ein Substrat, das aus Siliciumcarbid besteht und eine Hauptoberfläche aufweist; einen Kanalbereich, der aus Siliciumcarbid besteht und im Substrat angeordnet ist, wobei der Kanalbereich einen Strompfad als Kanal bereitstellt; einen ersten Störstellenbereich, der auf einer Stromaufwärtsseite des Strompfads angeordnet ist, und einen zweiten Störstellenbereich, der auf einer Stromabwärtsseite des Strompfads angeordnet ist; einen Gate-Isolierfilm, der auf einer Oberfläche des Kanalbereichs angeordnet ist; und ein Gate, das auf dem Gate-Isolierfilm angeordnet ist. Der Kanal des Kanalbereichs für einen Stromfluss zwischen dem ersten Störstellenbereich und dem zweiten Störstellenbereich wird durch eine an das Gate gelegte Spannung gesteuert. Eine Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm weist eine Wasserstoffkonzentration von größer oder gleich 4.7 × 1020 cm–3 auf, und die Grenzfläche stellt eine Kanaloberfläche bereit, die eine Oberfläche mit einer (000-1)-Orientierung aufweist.
  • Wenn das Substrat mit der (000-1)-C-Fläche als deren Hauptoberfläche verwendet wird, das Dangling Bond an der Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm mit H oder OH abgeschlossen wird und die Wasserstoffkonzentration an der Grenzfläche auf einen hohen Wert von größer oder gleich 4.7 × 1020 cm–3 eingestellt wird, verringert sich die Grenzflächenzustandsdichte und kann eine Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Alternativ kann die Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm ein Dangling Bond aufweisen, das mit einem H-Atom oder einer OH-Gruppe abgeschlossen ist. Alternativ kann das Dangling Bond an der Grenzfläche ferner mit einem Stickstoffatom abgeschlossen sein. Ferner kann die Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm ein Dangling Bond aufweist, das wenigstens entweder mit einem H-Atom, einem H2-Molekül, einem Deuteriumatom oder einem Deuteriummolekül abgeschlossen ist, und weist das wenigstens eine der das Dangling Bond abschließenden Elemente H-Atom, H2-Molekül, Deuteriumatom und Deuteriummolekül einen Desorptionsbetragshöchstwert in einem Temperaturbereich zwischen 650 und 850°C auf.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung weist ein Verfahren zur Fertigung einer Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur die Schritte auf: Vorbereiten eines Substrats, das aus Siliciumcarbid besteht und eine Hauptoberfläche aufweist; Bilden eines Kanalbereichs aus Siliciumcarbid auf dem Substrat, wobei der Kanalbereich einen Strompfad als Kanal bereitstellt; Bilden eines ersten Störstellenbereichs auf einer Stromaufwärtsseite des Strompfads und eines zweiten Störstellenbereichs auf einer Stromabwärtsseite des Strompfads; Bilden eines Gate-Isolierfilms auf einer Oberfläche des Kanalbereiches; Bilden eines Gates auf dem Gate-Isolierfilm; und Ausführen einer Wärmebehandlung. Der Kanal des Kanalbereichs für einen Stromfluss zwischen dem ersten Störstellenbereich und dem zweiten Störstellenbereich wird durch eine an das Gate gelegte Spannung gesteuert. Das Ausführen der Wärmebehandlung beinhaltet die folgenden Schritte: Verringern einer Temperatur in einen Bereich zwischen 650 und 850°C; und Aufrechterhalten einer feuchten oder einer Wasserstoffatmosphäre fortlaufend bei der Verringerung der Temperatur. Die Grenzfläche stellt eine Kanaloberfläche bereit, die eine Oberfläche mit einer (000-1)-Orientierung aufweist.
  • Wenn die feuchte oder die Wasserstoffatmosphäre fortlaufend bei der Verringerung der Temperatur aufrechterhalten wird, wird das Dangling Bond an einer Grenzfläche zwischen dem Gate-Isolierfilm und dem Kanalbereich mit dem H-Atom oder der OH-Gruppe abgeschlossen. Auf diese Weise wird die Grenzflächenzustandsdichte verringert und kann eine Siliciumcarbidhalbleitervorrichtung mit einer hohen Kanalbeweglichkeit bereitgestellt werden.
  • Alternativ kann das Ausführen der Wärmebehandlung ein Bilden des Gate-Isolierfilms beim Bilden des Gate-Isolierfilms ermöglichen und wird das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre bei der Verringerung der Temperatur beim Bilden des Gate-Isolierfilms ausgeführt. Ferner kann das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre ausgeführt werden, bis die Temperatur beim Bilden des Gate-Isolierfilms einen Wert von kleiner oder gleich 650°C erreicht. Ferner kann das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre ausgeführt werden, bis die Temperatur beim Bilden des Gate-Isolierfilms einen Wert von kleiner oder gleich 600°C erreicht. Ferner kann das Bilden des Gate-Isolierfilms zusätzlich ein Erhöhen der Temperatur in der feuchten Atmosphäre derart auf einen Wert von größer oder gleich 850°C beinhalten, dass durch eine Nassoxidation ein Gate-Oxidfilm als der Gate-Isolierfilm gebildet wird. Ferner kann die feuchte Atmosphäre beim Bilden des Gate-Isolierfilms auf die Erhöhung der Temperatur folgend bei der Verringerung der Temperatur aufrechterhalten werden.
  • Alternativ kann der Gate-Isolierfilm beim Bilden des Gate-Isolierfilms mit Hilfe eines von der Nassoxidation in der feuchten Atmosphäre verschiedenen Verfahrens gebildet werden. Ferner kann der Gate-Isolierfilm derart durch eine Oxidation in einer N2O Atmosphäre oder einer NO-Atmosphäre gebildet werden, dass ein Gate-Oxidfilm als der Gate-Isolierfilm gebildet wird.
  • Alternativ kann das Bilden des Gate-Isolierfilms ferner ein Abscheiden eines LTO-, TEOS- oder HTO-Films als Teil des Gate-Isolierfilms beinhalten.
  • Alternativ kann das Bilden des Gate-Isolierfilms ferner ein Aufrechterhalten der Temperatur auf einer vorbestimmten Temperatur in einem Bereich zwischen 650 und 850°C für eine vorbestimmte Zeitspanne bei der Verringerung der Temperatur beinhalten.
  • Alternativ kann das Ausführen der Wärmebehandlung als Wärmebehandlungsprozess zur Verbesserung der Eigenschaften der Grenzfläche zwischen dem Gate-Isolierfilm und dem Kanalbereich auf das Bilden des Gate-Isolierfilms folgend ausgeführt werden. Ferner kann das Aufrechterhalten der feuchten oder der Wasserstoffatomsphäre bei der Verringerung der Temperatur des Wärmebehandlungsprozesses in einen Temperaturbereich zwischen 650 und 850°C ausgeführt werden. Ferner kann das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre bei der Verringerung der Temperatur des Wärmebehandlungsprozesses ausgeführt werden, bis die Temperatur einen Wert von kleiner oder gleich 600°C erreicht. Ferner kann das Aufrechterhalten der feuchten oder der Wasserstoffatomsphäre bei sowohl einem Temperaturerhöhungsschritt als auch einem Temperaturverringerungsschritt des Wärmebehandlungsprozesses ausgeführt werden, wenn die Temperatur größer oder gleich 650°C ist. Ferner kann der Wärmebehandlungsprozess bei der Verringerung der Temperatur des Wärmebehandlungsprozesses ferner ein Aufrechterhalten der Temperatur auf einer vorbestimmten Temperatur in einem Bereich zwischen 650 und 850°C für eine vorbestimmte Zeitspanne beinhalten.
  • Alternativ kann das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre auf das Bilden des Gate-Isolierfilms folgend ausgeführt werden, wenn die Temperatur größer oder gleich 650°C ist. Ferner kann das Verfahren wenigstens entweder eine Abrundungsoxidation, einen Reflow-Prozess oder eine Elektrodenwärmebehandlung beinhalten. Die Abrundungsoxidation dient dazu, eine Oberfläche des Gates abzurunden. Der Reflow-Prozess dient dazu, einen Zwischenschichtisolierfilm wieder aufzuschmelzen. Die Elektrodenwärmebehandlung dient dazu, eine Elektrode einer Wärmebehandlung zu unterziehen. Das Aufrecherhalten der feuchten oder der Wasserstoffatmosphäre wird auf das Bilden des Gate-Isolierfilms folgend ausgeführt, wenn die Temperatur größer oder gleich 650°C ist.
  • Alternativ können alle Schritte auf das Bilden des Gate-Isolierfilms folgend bei einer Temperatur von kleiner oder gleich 650°C ausgeführt werden.
  • Alternativ kann das Verfahren ferner aufweisen: eine Wärmebehandlung bei einer vorbestimmten Temperatur von kleiner oder gleich 650°C in einer von der feuchten Atmosphäre verschiedenen Atmosphäre auf die Ausführung der Wärmebehandlung folgend.
  • Alternativ kann die Hauptoberfläche des Substrats eine Fläche mit einer (000-1)-Orientierung sein.
  • Alternativ kann die Hauptoberfläche des Substrats (1, 31, 61) eine Fläche sein, die senkrecht zu einer Fläche mit einer (000-1)-Orientierung verläuft. Das Substrat weist ferner einen Graben mit einer Seitenwand auf, die durch die Fläche mit der (000-1)-Orientierung bereitgestellt wird, und der Gate-Isolierfilm wird derart in dem Graben angeordnet, dass ein Trench-Gate-MOSFET gebildet wird.
  • Alternativ kann bei dem fortlaufenden Aufrechterhalten der feuchten oder Wasserstoffatmosphäre ein Dangling Bond an einer Grenzfläche zwischen dem Gate-Isolierfilm und dem Kanalbereich mit einem H-Atom oder einer OH-Gruppe abgeschlossen werden.
  • Vorstehend wurden eine SiC-Halbleitervorrichtung und ein Verfahren zu deren Fertigung offenbart.
  • Eine SiC-Halbleitervorrichtung mit einer MOS-Struktur weist auf: ein SiC-Substrat (1, 31, 61); einen Kanalbereich (2, 34, 64), der einen Strompfad bereitstellt; einen ersten Störstellenbereich (4, 36, 66, 67), der auf einer Stromaufwärtsseite des Strompfads angeordnet ist, und einen zweiten Störstellenbereich (5, 37, 73), der auf einer Stromabwärtsseite des Strompfads angeordnet ist; einen Gate-Isolierfilm (3, 38, 68), der auf einer Oberfläche des Kanalbereichs angeordnet ist; und ein Gate (7, 35, 65), das über den Gate-Isolierfilm auf dem Kanalbereich angeordnet ist. Der Kanalbereich für einen Stromfluss zwischen dem ersten und dem zweiten Störstellenbereich wird durch eine an das Gate gelegte Spannung gesteuert. Eine Grenzfläche zwischen dem Kanalbereich und dem Gate-Isolierfilm weist eine Wasserstoffkonzentration von größer oder gleich 4.7 × 1020 cm–3 auf. Die Grenzfläche stellt eine Kanaloberfläche bereit, die eine Oberfläche mit einer (000-1)-Orientierung aufweist.

Claims (24)

  1. Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur, die aufweist: – ein Substrat (1, 31, 61), das aus Siliciumcarbid besteht und eine Hauptoberfläche aufweist; – einen Kanalbereich (2, 34, 64), der aus Siliciumcarbid besteht und im Substrat (1, 31, 61) angeordnet ist, wobei der Kanalbereich einen Strompfad als Kanal bereitstellt; – einen ersten Störstellenbereich (4, 36, 66, 67), der auf einer Stromaufwärtsseite des Strompfads angeordnet ist, und einen zweiten Störstellenbereich (5, 37, 73), der auf einer Stromabwärtsseite des Strompfads angeordnet ist; – einen Gate-Isolierfilm (3, 38, 68), der auf einer Oberfläche des Kanalbereichs (2, 34, 64) angeordnet ist; und – ein Gate (7, 35, 65), das auf dem Gate-Isolierfilm (6, 38, 68) angeordnet ist, wobei – der Kanal des Kanalbereichs (2, 34, 64) für einen Stromfluss zwischen dem ersten Störstellenbereich (4, 36, 66, 67) und dem zweiten Störstellenbereich (5, 37, 73) durch eine an das Gate gelegte Spannung gesteuert wird, – eine Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) eine Wasserstoffkonzentration von größer oder gleich 4.7 × 1020 cm–3 aufweist, – die Grenzfläche eine Kanaloberfläche bereitstellt, die eine Oberfläche mit einer (000-1)-Orientierung aufweist, – die Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) ein Dangling Bond aufweist, das wenigstens entweder mit einem H-Atom, einem H2-Molekül, einem Deuteriumatom oder einem Deuteriummolekül abgeschlossen ist, und – das wenigstens eine der das Dangling Bond abschließenden Elemente H-Atom, H2-Molekül, Deuteriumatom und Deuteriummolekül einen Desorptionsbetragshöchstwert in einem Temperaturbereich zwischen 650 und 850°C aufweist.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass – die Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) ein Dangling Bond aufweist, das mit einem H-Atom oder einer OH-Gruppe abgeschlossen ist; und – das Dangling Bond an der Grenzfläche ferner mit einem Stickstoffatom abgeschlossen ist.
  3. Verfahren zur Fertigung einer Siliciumcarbidhalbleitervorrichtung mit einer MOS-Struktur, mit den Schritten: – Vorbereiten eines Substrats (1, 31, 61), das aus Siliciumcarbid besteht und eine Hauptoberfläche aufweist; – Bilden eines Kanalbereichs (2, 34, 64) aus Siliciumcarbid auf dem Substrat (1, 31, 61), wobei der Kanalbereich (2, 34, 64) einen Strompfad als Kanal bereitstellt; – Bilden eines ersten Störstellenbereichs (4, 36, 66, 67) auf einer Stromaufwärtsseite des Strompfads und eines zweiten Störstellenbereichs (5, 37, 73) auf einer Stromabwärtsseite des Strompfads; – Bilden eines Gate-Isolierfilms (6, 38, 68) auf einer Oberfläche des Kanalbereiches (2, 34, 64); – Bilden eines Gates (7, 35, 65) auf dem Gate-Isolierfilm (6, 38, 68); und – Ausführen einer Wärmebehandlung, wobei – der Kanal des Kanalbereichs (2, 34, 64) für einen Stromfluss zwischen dem ersten Störstellenbereich (4, 36, 66, 67) und dem zweiten Störstellenbereich (5, 37, 73) durch eine an das Gate gelegte Spannung gesteuert wird, – das Ausführen der Wärmebehandlung die folgenden Schritte beinhaltet: – Verringern der Temperatur in einen Bereich zwischen 650 und 850°C; und – Aufrechterhalten einer feuchten oder einer Wasserstoffatmosphäre fortlaufend bei der Verringerung der Temperatur, und – die Grenzfläche zwischen dem Kanalbereich (2, 34, 64) und dem Gate-Isolierfilm (3, 38, 68) derart gebildet wird, dass eine Kanaloberfläche bereitstellt wird, die eine Oberfläche mit einer (000-1)-Orientierung aufweist.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass – das Ausführen der Wärmebehandlung ein Bilden des Gate-Isolierfilms (3, 38, 68) beim Bilden des Gate-Isolierfilms (3, 38, 68) ermöglicht; und – das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre bei der Verringerung der Temperatur beim Bilden des Gate-Isolierfilms (3, 38, 68) ausgeführt wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre ausgeführt wird, bis die Temperatur beim Bilden des Gate-Isolierfilms (3, 38, 68) einen Wert von kleiner oder gleich 650°C erreicht.
  6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre ausgeführt wird, bis die Temperatur beim Bilden des Gate-Isolierfilms (3, 38, 68) einen Wert von kleiner oder gleich 600°C erreicht.
  7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass das Bilden des Gate-Isolierfilms (3, 38, 68) ferner ein Erhöhen der Temperatur in der feuchten Atmosphäre derart auf einen Wert von größer oder gleich 850°C beinhaltet, dass durch eine Nassoxidation ein Gate-Oxidfilm als der Gate-Isolierfilm (3, 38, 68) gebildet wird.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die feuchte Atmosphäre beim Bilden des Gate-Isolierfilms (3, 38, 68) auf die Erhöhung der Temperatur folgend bei der Verringerung der Temperatur aufrechterhalten wird.
  9. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, dass der Gate-Isolierfilm (3, 38, 68) beim Bilden des Gate-Isolierfilms (3, 38, 68) mit Hilfe eines von der Nassoxidation in der feuchten Atmosphäre verschiedenen Verfahrens gebildet wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Gate-Isolierfilm (3, 38, 68) derart durch eine Oxidation in einer N2O Atmosphäre oder in einer NO-Atmosphäre gebildet wird, dass ein Gate-Oxidfilm als der Gate-Isolierfilm (3, 38, 68) gebildet wird.
  11. Verfahren nach einem der Ansprüche 4 bis 10, dadurch gekennzeichnet, dass das Bilden des Gate-Isolierfilms (3, 38, 68) ferner ein Abscheiden eines LTO-, TEOSoder HTO-Films als Teil des Gate-Isolierfilms (3, 38, 68) beinhaltet.
  12. Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass das Bilden des Gate-Isolierfilms (3, 38, 68) ferner ein Aufrechterhalten der Temperatur auf einer vorbestimmten Temperatur in einem Bereich zwischen 650 und 850°C für eine vorbestimmte Zeitspanne bei der Verringerung der Temperatur beinhaltet.
  13. Verfahren nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, dass das Ausführen der Wärmebehandlung als Wärmebehandlungsprozess zur Verbesserung der Eigenschaften der Grenzfläche zwischen dem Gate-Isolierfilm (3, 38, 68) und dem Kanalbereich (2, 34, 64) auf das Bilden des Gate-Isolierfilms (3, 38, 68) folgend ausgeführt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatomsphäre bei der Verringerung der Temperatur des Wärmebehandlungsprozesses in einen Temperaturbereich zwischen 650 und 850°C ausgeführt wird.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre bei der Verringerung der Temperatur des Wärmebehandlungsprozesses ausgeführt wird, bis die Temperatur einen Wert von kleiner oder gleich 600°C erreicht.
  16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatomsphäre bei sowohl einem Temperaturerhöhungsschritt als auch einem Temperaturverringerungsschritt des Wärmebehandlungsprozesses ausgeführt wird, wenn die Temperatur größer oder gleich 650°C ist.
  17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, dass der Wärmebehandlungsprozess bei der Verringerung der Temperatur des Wärmebehandlungsprozesses ferner ein Aufrechterhalten der Temperatur auf einer vorbestimmten Temperatur in einem Bereich zwischen 650 und 850°C für eine vorbestimmte Zeitspanne beinhaltet.
  18. Verfahren nach einem der Ansprüche 3 bis 17, dadurch gekennzeichnet, dass das Aufrechterhalten der feuchten oder der Wasserstoffatmosphäre auf das Bilden des Gate-Isolierfilms (3, 38, 68) folgend ausgeführt wird, wenn die Temperatur größer oder gleich 650°C ist.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass es ferner aufweist: – wenigstens entweder eine Abrundungsoxidation, einen Reflow-Prozess oder eine Elektrodenwärmebehandlung, wobei – die Abrundungsoxidation dazu dient, eine Oberfläche des Gates (7, 35, 65) abzurunden, – der Reflow-Prozess dazu dient, einen Zwischenschichtisolierfilm (8, 40, 70) wieder aufzuschmelzen, – die Elektrodenwärmebehandlung dazu dient, eine Elektrode (10, 42, 72) einer Wärmebehandlung zu unterziehen, und – das Aufrecherhalten der feuchten oder der Wasserstoffatmosphäre auf das Bilden des Gate-Isolierfilms (3, 38, 68) folgend ausgeführt wird, wenn die Temperatur größer oder gleich 650°C ist.
  20. Verfahren nach einem der Ansprüche 3 bis 12, dadurch gekennzeichnet, dass alle Schritte auf das Bilden des Gate-Isolierfilms (3, 38, 68) folgend bei einer Temperatur von kleiner oder gleich 650°C ausgeführt werden.
  21. Verfahren nach einem der Ansprüche 3 bis 20, dadurch gekennzeichnet, dass es ferner aufweist: – eine Wärmebehandlung bei einer vorbestimmten Temperatur von kleiner oder gleich 650°C in einer von der feuchten Atmosphäre verschiedenen Atmosphäre auf die Ausführung der Wärmebehandlung folgend.
  22. Verfahren nach einem der Ansprüche 3 bis 21, dadurch gekennzeichnet, dass die Hauptoberfläche des Substrats (1, 31, 61) eine Fläche mit einer (000-1)-Orientierung ist.
  23. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass – die Hauptoberfläche des Substrats (1, 31, 61) eine Fläche ist, die senkrecht zu einer Fläche mit einer (000-1)-Orientierung verläuft; – das Substrat (1, 31, 61) ferner einen Graben mit einer Seitenwand aufweist, die durch die Fläche mit der (000-1)-Orientierung bereitgestellt wird; und – der Gate-Isolierfilm derart in dem Graben angeordnet wird, dass ein Trench-Gate-MOSFET gebildet wird.
  24. Verfahren nach einem der Ansprüche 3 bis 23, dadurch gekennzeichnet, dass bei dem fortlaufenden Aufrechterhalten der feuchten oder Wasserstoffatmosphäre ein Dangling Bond an einer Grenzfläche zwischen dem Gate-Isolierfilm (6, 38, 68) und dem Kanalbereich (2, 34, 64) mit einem H-Atom oder einer OH-Gruppe abgeschlossen wird.
DE102008011648.3A 2007-02-28 2008-02-28 SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung Expired - Fee Related DE102008011648B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007049705 2007-02-28
JP2007-049705 2007-02-28

Publications (2)

Publication Number Publication Date
DE102008011648A1 DE102008011648A1 (de) 2008-09-04
DE102008011648B4 true DE102008011648B4 (de) 2014-09-25

Family

ID=39670333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008011648.3A Expired - Fee Related DE102008011648B4 (de) 2007-02-28 2008-02-28 SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung

Country Status (3)

Country Link
US (1) US8133787B2 (de)
JP (2) JP2008244456A (de)
DE (1) DE102008011648B4 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008244455A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP4858791B2 (ja) * 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
US8841682B2 (en) * 2009-08-27 2014-09-23 Cree, Inc. Transistors with a gate insulation layer having a channel depleting interfacial charge and related fabrication methods
JP5464579B2 (ja) 2009-08-28 2014-04-09 独立行政法人産業技術総合研究所 リセスゲート型炭化珪素電界効果トランジスタおよびその製造方法
JP5322169B2 (ja) * 2009-08-28 2013-10-23 独立行政法人産業技術総合研究所 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路
WO2011074237A1 (ja) * 2009-12-16 2011-06-23 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
JP5316428B2 (ja) * 2010-01-12 2013-10-16 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5192615B2 (ja) * 2011-06-27 2013-05-08 パナソニック株式会社 炭化珪素半導体素子及びその製造方法
JP5704003B2 (ja) * 2011-07-15 2015-04-22 住友電気工業株式会社 半導体装置の製造方法
JP2013045789A (ja) * 2011-08-22 2013-03-04 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法
JP2013157539A (ja) * 2012-01-31 2013-08-15 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法
JP5975460B2 (ja) * 2012-01-31 2016-08-23 国立研究開発法人産業技術総合研究所 炭化ケイ素半導体装置の製造方法
JP6050018B2 (ja) 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP6074785B2 (ja) * 2012-04-27 2017-02-08 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6155553B2 (ja) * 2012-04-27 2017-07-05 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5955452B2 (ja) * 2013-02-28 2016-07-20 三菱電機株式会社 半導体装置
JP6025007B2 (ja) * 2013-07-11 2016-11-16 富士電機株式会社 炭化ケイ素半導体装置の製造方法
US9768259B2 (en) * 2013-07-26 2017-09-19 Cree, Inc. Controlled ion implantation into silicon carbide using channeling and devices fabricated using controlled ion implantation into silicon carbide using channeling
JP2015060996A (ja) * 2013-09-19 2015-03-30 株式会社東芝 表示装置及び半導体装置
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6221592B2 (ja) * 2013-10-02 2017-11-01 日産自動車株式会社 半導体装置の製造方法
JP6107767B2 (ja) 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof
JP6505466B2 (ja) * 2015-02-24 2019-04-24 株式会社東芝 半導体装置及びその製造方法
JP6573578B2 (ja) * 2016-05-31 2019-09-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN116153789B (zh) * 2023-01-17 2023-08-29 浙江大学 一种改善4H-SiC MOSFET沟道载流子迁移率及栅极漏电的工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH10112460A (ja) * 1996-08-12 1998-04-28 Fuji Electric Co Ltd 炭化ケイ素半導体装置の製造方法
US20050064639A1 (en) * 2001-10-15 2005-03-24 Yoshiyuki Hisada Method of fabricating SiC semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
FR2738394B1 (fr) 1995-09-06 1998-06-26 Nippon Denso Co Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication
JP3491050B2 (ja) * 1997-05-14 2004-01-26 富士電機ホールディングス株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3211888B2 (ja) * 1998-12-07 2001-09-25 日本電気株式会社 半導体集積回路装置の製造方法
JP3443589B2 (ja) * 1999-03-01 2003-09-02 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP4100652B2 (ja) * 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
JP2002222945A (ja) * 2001-01-29 2002-08-09 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体装置のゲート酸化膜の製造方法
WO2002073696A1 (fr) 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
JP4525958B2 (ja) 2001-08-27 2010-08-18 独立行政法人産業技術総合研究所 半導体装置の製造方法
JP2003086792A (ja) 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US7338869B2 (en) * 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
JP4340757B2 (ja) 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP2005166930A (ja) * 2003-12-02 2005-06-23 Matsushita Electric Ind Co Ltd ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2006269641A (ja) 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
JP2007096263A (ja) 2005-08-31 2007-04-12 Denso Corp 炭化珪素半導体装置およびその製造方法。
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008244455A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH10112460A (ja) * 1996-08-12 1998-04-28 Fuji Electric Co Ltd 炭化ケイ素半導体装置の製造方法
US20050064639A1 (en) * 2001-10-15 2005-03-24 Yoshiyuki Hisada Method of fabricating SiC semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Karsten Brendel, Dissertation: Laserkristallisiertes polykristallines Silizium, Philips-Universität Marburg (2003) *

Also Published As

Publication number Publication date
DE102008011648A1 (de) 2008-09-04
JP2011211212A (ja) 2011-10-20
JP5541224B2 (ja) 2014-07-09
US8133787B2 (en) 2012-03-13
US20080203441A1 (en) 2008-08-28
JP2008244456A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
DE102008011648B4 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE3311635C2 (de)
DE19505947B4 (de) Halbleitervorrichtung mit verbesserter Barrierenmetallschicht in einer Elektrode oder Verdrahtungsschicht
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102005018638B4 (de) Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren
DE4406849C2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht
DE112013006715B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102006040818A1 (de) Siliziumkarbidhalbleitervorrichtung mit hoher Kanalbeweglichkeit und Verfahren zu deren Fertigung
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE112015004093T5 (de) Siliciumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
DE3119886A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE112014001050T5 (de) Halbleitereinrichtung
DE112015004798T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE212019000027U1 (de) Halbleitervorrichtung
DE102007058676A1 (de) Rauschreduzierung in Halbleitereinrichtungen
DE102013214300B4 (de) Verfahren zum Bilden einer Gateisolierschicht in einer Halbleiterstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee