JPH07131016A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JPH07131016A JPH07131016A JP6216930A JP21693094A JPH07131016A JP H07131016 A JPH07131016 A JP H07131016A JP 6216930 A JP6216930 A JP 6216930A JP 21693094 A JP21693094 A JP 21693094A JP H07131016 A JPH07131016 A JP H07131016A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- conductivity type
- effect transistor
- hexagonal
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 188
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 187
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 230000005669 field effect Effects 0.000 claims description 145
- 239000013078 crystal Substances 0.000 claims description 119
- 239000004065 semiconductor Substances 0.000 claims description 59
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 5
- 238000005090 crystal field Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 52
- 239000010408 film Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 235000012431 wafers Nutrition 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000013598 vector Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】六方晶の炭化珪素を素材とした半導体装置にお
いて、ゲート電圧がオフ時のソースとドレイン間の漏洩
電流を低減させ、且つ、オン時の電気抵抗を低減させる
ことによって、高い電力変換容量を有する電界効果トラ
ンジスタ及びその製造方法を提供する。 【構成】その主たる電流経路、例えば電界効果トランジ
スタであればソースとドレイン間を流れる電流が｛００
０１｝面に平行な方向に流れ、且つ、チャンネル形成面
が｛１１２０｝面に平行になるように構成する。
いて、ゲート電圧がオフ時のソースとドレイン間の漏洩
電流を低減させ、且つ、オン時の電気抵抗を低減させる
ことによって、高い電力変換容量を有する電界効果トラ
ンジスタ及びその製造方法を提供する。 【構成】その主たる電流経路、例えば電界効果トランジ
スタであればソースとドレイン間を流れる電流が｛００
０１｝面に平行な方向に流れ、且つ、チャンネル形成面
が｛１１２０｝面に平行になるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、六方晶炭化珪素（Ｓｉ
Ｃ）を用いた電界効果トランジスタ等の半導体装置及び
該半導体装置の製造方法に係り、特に、六方晶炭化珪素
単結晶の特定の結晶面が被制御電流経路に対して平行と
なるように構成し、さらに、前記単結晶における特定の
面がチャンネル形成面となるように構成した、電界効果
トランジスタ等の半導体装置及び該半導体装置の製造方
法に関する。
Ｃ）を用いた電界効果トランジスタ等の半導体装置及び
該半導体装置の製造方法に係り、特に、六方晶炭化珪素
単結晶の特定の結晶面が被制御電流経路に対して平行と
なるように構成し、さらに、前記単結晶における特定の
面がチャンネル形成面となるように構成した、電界効果
トランジスタ等の半導体装置及び該半導体装置の製造方
法に関する。
【０００２】
【従来の技術】従来、いわゆる電力用の個別半導体装置
や電力用の個別集積回路（ＩＣ）を製造する際には、主
としてシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）の
単結晶ウエハが用いられており、これらの単結晶は立方
晶の結晶構造を有することが知られている。近年、前記
電力用の個別半導体装置に対する作動電圧や作動電流の
値は順次大きくなってきており、しかも、作動周波数も
益々高まってくる傾向にある。また、前記電力用の個別
集積回路についても、動作環境条件が厳しくなってきて
おり、高温状態の環境下における動作や、放射線照射状
態の環境下における動作などに対して、高い信頼性が要
求されるようになってきている。しかし、シリコンやガ
リウム砒素の単結晶ウエハを用いる半導体装置において
は、素子動作の際に発生する熱の除去手段や、半導体素
子の作動周波数の高周波化の限界が問題となっている。
や電力用の個別集積回路（ＩＣ）を製造する際には、主
としてシリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）の
単結晶ウエハが用いられており、これらの単結晶は立方
晶の結晶構造を有することが知られている。近年、前記
電力用の個別半導体装置に対する作動電圧や作動電流の
値は順次大きくなってきており、しかも、作動周波数も
益々高まってくる傾向にある。また、前記電力用の個別
集積回路についても、動作環境条件が厳しくなってきて
おり、高温状態の環境下における動作や、放射線照射状
態の環境下における動作などに対して、高い信頼性が要
求されるようになってきている。しかし、シリコンやガ
リウム砒素の単結晶ウエハを用いる半導体装置において
は、素子動作の際に発生する熱の除去手段や、半導体素
子の作動周波数の高周波化の限界が問題となっている。
【０００３】このような限界を打破するため、近年にな
って、半導体装置の構成材料に、エネルギ・バンドギャ
ップの大きな炭化珪素の単結晶が注目されるようになっ
てきた。即ち、この炭化珪素はシリコンに比べてエネル
ギ・バンドギャップが大きいために絶縁破壊電界も大き
く、小型の半導体素子を形成しても、高電圧による動作
及び大電流による動作が可能になる上に、エネルギ・バ
ンドギャップが大きいことから半導体素子の動作可能温
度も原理的にシリコンより数１００℃以上も大きくでき
る可能性を持っている。そして、この炭化珪素からなる
半導体素子は、高い周波数での高電圧、大電流動作にお
いても半導体素子の最適化設計により、シリコンからな
る半導体素子を十分上回る特性が得られることが期待で
きる。
って、半導体装置の構成材料に、エネルギ・バンドギャ
ップの大きな炭化珪素の単結晶が注目されるようになっ
てきた。即ち、この炭化珪素はシリコンに比べてエネル
ギ・バンドギャップが大きいために絶縁破壊電界も大き
く、小型の半導体素子を形成しても、高電圧による動作
及び大電流による動作が可能になる上に、エネルギ・バ
ンドギャップが大きいことから半導体素子の動作可能温
度も原理的にシリコンより数１００℃以上も大きくでき
る可能性を持っている。そして、この炭化珪素からなる
半導体素子は、高い周波数での高電圧、大電流動作にお
いても半導体素子の最適化設計により、シリコンからな
る半導体素子を十分上回る特性が得られることが期待で
きる。
【０００４】なお、炭化珪素の単結晶については、シリ
コンやガリウム砒素と同様な立方晶の構造を持つもの
と、六方晶の構造を持つものとの２種類がある。半導体
素子を構成した際のバンドギャップや絶縁破壊電界など
の特性は、前記立方晶の構造の単結晶に比べて、六方晶
の構造の単結晶の方がより優れていることが知られてい
る。
コンやガリウム砒素と同様な立方晶の構造を持つもの
と、六方晶の構造を持つものとの２種類がある。半導体
素子を構成した際のバンドギャップや絶縁破壊電界など
の特性は、前記立方晶の構造の単結晶に比べて、六方晶
の構造の単結晶の方がより優れていることが知られてい
る。
【０００５】このように炭化珪素は、シリコンやガリウ
ム砒素に比べて、種々の点で特性が優れてはいるもの
の、比較的最近までは半導体素子を形成するために必要
な半導体の純度を得たり、また、半導体素子を形成する
ために必要な大きさの単結晶を製造することが非常に困
難であると考えられていた。このために炭化珪素を用い
て構成した電力用半導体装置の研究開発はさほど進めら
れていなかった。
ム砒素に比べて、種々の点で特性が優れてはいるもの
の、比較的最近までは半導体素子を形成するために必要
な半導体の純度を得たり、また、半導体素子を形成する
ために必要な大きさの単結晶を製造することが非常に困
難であると考えられていた。このために炭化珪素を用い
て構成した電力用半導体装置の研究開発はさほど進めら
れていなかった。
【０００６】これに対して、ごく最近になり、半導体素
子を形成するために必要な比較的高い半導体の純度を有
し、且つ、十分な大きさを持った炭化珪素の単結晶が比
較的高効率で製造できる技術が開発されることにより、
炭化珪素を素材にした半導体素子の開発が急ピッチで進
められるようになってきた。その一例として、特開平4
−239778 号公報に開示された電界効果トランジスタが
ある。
子を形成するために必要な比較的高い半導体の純度を有
し、且つ、十分な大きさを持った炭化珪素の単結晶が比
較的高効率で製造できる技術が開発されることにより、
炭化珪素を素材にした半導体素子の開発が急ピッチで進
められるようになってきた。その一例として、特開平4
−239778 号公報に開示された電界効果トランジスタが
ある。
【０００７】図１３は、前記開示による炭化珪素の単結
晶によって形成された電界効果トランジスタの構成図で
ある。
晶によって形成された電界効果トランジスタの構成図で
ある。
【０００８】図１３（ａ）及び（ｂ）において、５１は
抵抗率が低いｎ型（ｎ+ 型）層、５２は抵抗率が高いｎ
型（ｎ- 型）のドレイン層、５３はｐ型ウエル層、５４
はｎ型ソース層、５５は絶縁膜、５６はチャンネル、５
７は溝部、５８はドレイン電極、５９はソース電極、６
０はゲート電極、６１は半導体基板、６２は半導体基板
６１の主表面である。
抵抗率が低いｎ型（ｎ+ 型）層、５２は抵抗率が高いｎ
型（ｎ- 型）のドレイン層、５３はｐ型ウエル層、５４
はｎ型ソース層、５５は絶縁膜、５６はチャンネル、５
７は溝部、５８はドレイン電極、５９はソース電極、６
０はゲート電極、６１は半導体基板、６２は半導体基板
６１の主表面である。
【０００９】そして、炭化珪素の単結晶からなる半導体
基板６１内において、ｎ+ 型層５１，ｎ- 型ドレイン層
５２，ｐ型ウエル層５３は、順に積層状態に構成され、
半導体基板６１のｐ型ウエル層５３側が主表面６２を構
成している。前記ｐ型ウエル層５３の表面の一部にはｎ
型ソース層５４が形成され、前記ｎ型ソース層５４の形
成部分には、ｎ型ソース層５４からｐ型ウエル層５３を
介してｎ- 型ドレイン層５２にまで達し、前記主表面６
２から略垂直方向に切り込まれた細長い溝部５７が形成
されている。この溝部５７は、その露出面をほぼ覆うよ
うに絶縁膜５５が設けられ、絶縁膜５５の上面にゲート
電極６０が配置される。ｎ+ 型層５１の開放面の略全体
にドレイン電極５８がオーミック接合され、ｐ型ウエル
層５３の開放面及び前記開放面に連なるｎ型ソース層５
４の一部の表面にソース電極５９がオーミック接合され
る。
基板６１内において、ｎ+ 型層５１，ｎ- 型ドレイン層
５２，ｐ型ウエル層５３は、順に積層状態に構成され、
半導体基板６１のｐ型ウエル層５３側が主表面６２を構
成している。前記ｐ型ウエル層５３の表面の一部にはｎ
型ソース層５４が形成され、前記ｎ型ソース層５４の形
成部分には、ｎ型ソース層５４からｐ型ウエル層５３を
介してｎ- 型ドレイン層５２にまで達し、前記主表面６
２から略垂直方向に切り込まれた細長い溝部５７が形成
されている。この溝部５７は、その露出面をほぼ覆うよ
うに絶縁膜５５が設けられ、絶縁膜５５の上面にゲート
電極６０が配置される。ｎ+ 型層５１の開放面の略全体
にドレイン電極５８がオーミック接合され、ｐ型ウエル
層５３の開放面及び前記開放面に連なるｎ型ソース層５
４の一部の表面にソース電極５９がオーミック接合され
る。
【００１０】前記構成に係わる電界効果トランジスタ
は、概略、次のように動作する。ドレイン電極５８及び
ソース電極５９に所定の作動電圧を供給した状態におい
て、ゲート電極６０にソース電極５９に対して正のゲー
ト電圧を印加すると、前記溝部５７の側壁にチャンネル
５６が形成されるようになり、これによってドレイン電
極５８からこのチャンネル５６を介してソース電極５９
に向かう電流が流れ、電界効果トランジスタはオン状態
になる。一方、ゲート電極６０にソース電極５９に対し
て負のゲート電圧を供給すると、前記溝部５７の側壁に
チャンネル５６が形成されないので、ドレイン電極５８
からソース電極５９に向かう電流が流れず、電界効果ト
ランジスタはオフ状態になるものである。
は、概略、次のように動作する。ドレイン電極５８及び
ソース電極５９に所定の作動電圧を供給した状態におい
て、ゲート電極６０にソース電極５９に対して正のゲー
ト電圧を印加すると、前記溝部５７の側壁にチャンネル
５６が形成されるようになり、これによってドレイン電
極５８からこのチャンネル５６を介してソース電極５９
に向かう電流が流れ、電界効果トランジスタはオン状態
になる。一方、ゲート電極６０にソース電極５９に対し
て負のゲート電圧を供給すると、前記溝部５７の側壁に
チャンネル５６が形成されないので、ドレイン電極５８
からソース電極５９に向かう電流が流れず、電界効果ト
ランジスタはオフ状態になるものである。
【００１１】通常、電界効果トランジスタにおいては、
チャンネル５６が形成されるｐ型ウエル層５３の厚さ
を、高い逆方向印加電圧に耐えられるように比較的厚み
を有するように、例えば、数μｍ乃至数１０μｍの厚さ
に構成している。ところが、炭化珪素の単結晶からなる
電界効果トランジスタの場合は、炭化珪素が持つ不純物
拡散係数が非常に小さく、ｐ型ウエル層５３の形成には
シリコン単結晶を素材とする素子で用いられているよう
な既知の熱拡散法を適用できない。そこで、前記開示に
よる電界効果トランジスタは、厚いｐ型ウエル層５３は
厚い層を比較的容易に形成できるエピタキシャル法を用
いて形成し、その後に、比較的薄いｎ型ソース層５４を
ｐ型ウエル層５３の表面にイオンの打ち込みを行い形成
するようにしている。続いてドライエッチングにより、
ｎ型ソース層５４からｎ- 型ドレイン層５２にまで達す
る深さの溝部５７を形成し、その溝部５７の側壁に絶縁
層５５を介してゲート電極６０を配置形成し、いわゆ
る、トレンチ構造の電界効果トランジスタを構成するよ
うにしている。
チャンネル５６が形成されるｐ型ウエル層５３の厚さ
を、高い逆方向印加電圧に耐えられるように比較的厚み
を有するように、例えば、数μｍ乃至数１０μｍの厚さ
に構成している。ところが、炭化珪素の単結晶からなる
電界効果トランジスタの場合は、炭化珪素が持つ不純物
拡散係数が非常に小さく、ｐ型ウエル層５３の形成には
シリコン単結晶を素材とする素子で用いられているよう
な既知の熱拡散法を適用できない。そこで、前記開示に
よる電界効果トランジスタは、厚いｐ型ウエル層５３は
厚い層を比較的容易に形成できるエピタキシャル法を用
いて形成し、その後に、比較的薄いｎ型ソース層５４を
ｐ型ウエル層５３の表面にイオンの打ち込みを行い形成
するようにしている。続いてドライエッチングにより、
ｎ型ソース層５４からｎ- 型ドレイン層５２にまで達す
る深さの溝部５７を形成し、その溝部５７の側壁に絶縁
層５５を介してゲート電極６０を配置形成し、いわゆ
る、トレンチ構造の電界効果トランジスタを構成するよ
うにしている。
【００１２】かかる構造にすれば、ゲート電極６０に前
述のようなゲート電圧を印加した場合に、厚いｐ型ウエ
ル層５３にチャンネル５６が形成され、電界効果トラン
ジスタがオン状態になるものであって、この電界効果ト
ランジスタにおいては、高い作動電圧及び大きな作動電
流の処理が可能になり、且つ、高速動作を達成できるよ
うになる。
述のようなゲート電圧を印加した場合に、厚いｐ型ウエ
ル層５３にチャンネル５６が形成され、電界効果トラン
ジスタがオン状態になるものであって、この電界効果ト
ランジスタにおいては、高い作動電圧及び大きな作動電
流の処理が可能になり、且つ、高速動作を達成できるよ
うになる。
【００１３】なお、本明細書においては、六方晶炭化珪
素単結晶基板の面及び方向軸を表す場合に、本来ならば
図面に記載されてるように、所要の数字の上にバーを付
した表現内容であるにも係らず、表現手段に制約がある
ため、前記所要の数字の上にバーを付す表現の代わり
に、前記所要数字にアンダーラインを付して、例えば
｛１１００｝面，＜１１００＞方向軸などの表現を用い
ており、この場合のアンダーラインはバーと全く同じ意
味である。
素単結晶基板の面及び方向軸を表す場合に、本来ならば
図面に記載されてるように、所要の数字の上にバーを付
した表現内容であるにも係らず、表現手段に制約がある
ため、前記所要の数字の上にバーを付す表現の代わり
に、前記所要数字にアンダーラインを付して、例えば
｛１１００｝面，＜１１００＞方向軸などの表現を用い
ており、この場合のアンダーラインはバーと全く同じ意
味である。
【００１４】
【発明が解決しようとする課題】前述したように電力変
換装置に利用される半導体素子には高い作動電圧、すな
わち素子がオフ状態の時に印加できる最大電圧（素子耐
圧）が高いことと、高い作動電流、すなわち素子がオン
状態の時に通電できる最大電流が大きいことが求められ
る。そして、これらの量の積に対応する素子の評価指標
を素子の電力変換容量と称する。前記開示による電界効
果トランジスタは、シリコンを素材とした既知の電界効
果トランジスタに比べれば、高い作動電圧及び大きな作
動電流の処理を行うことが可能であるものの、六方晶炭
化珪素の長所を全て活かしたものとはなっておらず、素
子のオン時とオフ時に以下のような問題点を有するた
め、十分な電力変換容量を得るには至っていない。
換装置に利用される半導体素子には高い作動電圧、すな
わち素子がオフ状態の時に印加できる最大電圧（素子耐
圧）が高いことと、高い作動電流、すなわち素子がオン
状態の時に通電できる最大電流が大きいことが求められ
る。そして、これらの量の積に対応する素子の評価指標
を素子の電力変換容量と称する。前記開示による電界効
果トランジスタは、シリコンを素材とした既知の電界効
果トランジスタに比べれば、高い作動電圧及び大きな作
動電流の処理を行うことが可能であるものの、六方晶炭
化珪素の長所を全て活かしたものとはなっておらず、素
子のオン時とオフ時に以下のような問題点を有するた
め、十分な電力変換容量を得るには至っていない。
【００１５】まず、オン時であるが、現在、良質の炭化
珪素層は通常単結晶炭化珪素基板上にエピタキシャル成
長によって形成される六方晶の炭化珪素である。六方晶
の炭化珪素層は、その結晶対称性から予想されるよう
に、結晶学的面指数{０００１}面に平行な方向と、前記
｛０００１｝面に垂直な方向、即ち、結晶学的方位指数
＜０００１＞方向とでは種々の物性、特に、電子の輸送
特性については異方性が存在する。然るに、前記開示に
よる電界効果トランジスタでは、この異方性についてま
ったく考慮されておらず、オン時に素子を流れる電流の
電気抵抗を高めてしまうという問題が生じてくる。これ
はオン時に通電する最大電流を高めることを妨げる。
珪素層は通常単結晶炭化珪素基板上にエピタキシャル成
長によって形成される六方晶の炭化珪素である。六方晶
の炭化珪素層は、その結晶対称性から予想されるよう
に、結晶学的面指数{０００１}面に平行な方向と、前記
｛０００１｝面に垂直な方向、即ち、結晶学的方位指数
＜０００１＞方向とでは種々の物性、特に、電子の輸送
特性については異方性が存在する。然るに、前記開示に
よる電界効果トランジスタでは、この異方性についてま
ったく考慮されておらず、オン時に素子を流れる電流の
電気抵抗を高めてしまうという問題が生じてくる。これ
はオン時に通電する最大電流を高めることを妨げる。
【００１６】次に、オフ時であるが、前記開示による電
界効果トランジスタはゲート電圧のオフ時において、前
記既知の電界効果トランジスタに比べてソースとドレイ
ン間に大きな漏洩電流が発生し、必ずしも、高信頼性を
有する電界効果トランジスタになり得ない。これは素子
耐圧を十分高めることができないという問題につなが
る。
界効果トランジスタはゲート電圧のオフ時において、前
記既知の電界効果トランジスタに比べてソースとドレイ
ン間に大きな漏洩電流が発生し、必ずしも、高信頼性を
有する電界効果トランジスタになり得ない。これは素子
耐圧を十分高めることができないという問題につなが
る。
【００１７】本発明は、半導体素子のオン時とオフ時に
おける前述の問題点を解消するためのもので、その目的
は六方晶炭化珪素を素材とした時に生じるオン時の電気
抵抗とオフ時のソースとドレイン間の漏洩電流を低減さ
せ、高い電力変換容量を有する半導体装置及びその製造
方法を提供することにある。
おける前述の問題点を解消するためのもので、その目的
は六方晶炭化珪素を素材とした時に生じるオン時の電気
抵抗とオフ時のソースとドレイン間の漏洩電流を低減さ
せ、高い電力変換容量を有する半導体装置及びその製造
方法を提供することにある。
【００１８】
【課題を解決するための手段】六方晶炭化珪素を用いた
電界効果トランジスタにおいて、オン時の電気抵抗を低
減するという第１の課題に対しては、本発明は、前記電
界効果トランジスタの制御される電流経路、すなわち、
ソースとドレイン間を流れる電流が六方晶炭化珪素の結
晶学的方位指数＜０００１＞方向に垂直、すなわち結晶
学的面指数｛０００１｝面に平行な方向に流れるように
半導体装置を形成するという手段を備える。
電界効果トランジスタにおいて、オン時の電気抵抗を低
減するという第１の課題に対しては、本発明は、前記電
界効果トランジスタの制御される電流経路、すなわち、
ソースとドレイン間を流れる電流が六方晶炭化珪素の結
晶学的方位指数＜０００１＞方向に垂直、すなわち結晶
学的面指数｛０００１｝面に平行な方向に流れるように
半導体装置を形成するという手段を備える。
【００１９】また、第２の課題であるオフ時のソースと
ドレイン間の漏洩電流を低減させるためには、本発明
は、前記電界効果トランジスタのチャンネル形成面が結
晶学的面指数｛１１２０｝面に平行な方向になるように
形成するという手段を備える。
ドレイン間の漏洩電流を低減させるためには、本発明
は、前記電界効果トランジスタのチャンネル形成面が結
晶学的面指数｛１１２０｝面に平行な方向になるように
形成するという手段を備える。
【００２０】
【作用】第１の課題に対しては、本発明者らは以下のよ
うに考察し、実験により検証した。六方晶の炭化珪素は
その結晶対称性から予想されるように物性に異方性があ
り、特に、電子の有効質量については、第４１回応用物
理学会関係連合講演会講演予稿集第１分冊 pp. 325 (19
94）に記載されているように、結晶学的方位指数＜００
０１＞方向に平行な方向に輸送される場合は垂直な方向
に輸送される場合の５倍程度になるという報告例があ
る。これは移動度で考えるならば、＜0001＞方向に平行
に輸送される電子の移動度は垂直に輸送される電子の移
動度の１／５程度になることを意味している。従って、
本発明で提示したように、制御される電流経路、すなわ
ち、ソースとドレイン間を流れる電流が結晶学的面指数
{0001}面に平行な方向に流れるように素子構造を設計す
れば、｛０００１｝面に平行な方向における輸送現象の
異方性はほとんどなく、この面内での移動度は＜0001＞
方向に輸送される電子の移動度の５倍程度あるため、素
子がオン状態の時に流れる電流の電気抵抗を最小にする
ことができる。
うに考察し、実験により検証した。六方晶の炭化珪素は
その結晶対称性から予想されるように物性に異方性があ
り、特に、電子の有効質量については、第４１回応用物
理学会関係連合講演会講演予稿集第１分冊 pp. 325 (19
94）に記載されているように、結晶学的方位指数＜００
０１＞方向に平行な方向に輸送される場合は垂直な方向
に輸送される場合の５倍程度になるという報告例があ
る。これは移動度で考えるならば、＜0001＞方向に平行
に輸送される電子の移動度は垂直に輸送される電子の移
動度の１／５程度になることを意味している。従って、
本発明で提示したように、制御される電流経路、すなわ
ち、ソースとドレイン間を流れる電流が結晶学的面指数
{0001}面に平行な方向に流れるように素子構造を設計す
れば、｛０００１｝面に平行な方向における輸送現象の
異方性はほとんどなく、この面内での移動度は＜0001＞
方向に輸送される電子の移動度の５倍程度あるため、素
子がオン状態の時に流れる電流の電気抵抗を最小にする
ことができる。
【００２１】このような電子の移動度の異方性の効果が
素子のオン状態の性能に影響を及ぼすのは、前記開示の
金属−酸化物−半導体型（ＭＯＳ型）の電界効果トラン
ジスタに限らない。電力用の半導体素子の多くにみられ
るような、平板状の単結晶を用いて形成し、前記単結晶
の平板状の表面とそれと対向する裏面との両方に電流端
子を設けて使用する半導体装置において、素子のオン時
の抵抗を下げることが素子特性を高めることにつながる
場合は、全て本発明が有効に作用する。従って、接合型
の電界効果トランジスタの場合も、前記のようにソース
とドレイン間を流れる電流が六方晶の炭化珪素の結晶学
的面指数｛０００１｝面に平行な方向に流れるようにす
ることは、素子特性を高めるために有効である。また、
ダイオードの場合においても、電極間の電流経路を｛０
００１｝面に平行な方向になるようにすることは、ショ
ットキー接合ダイオードの場合でもｐｎ接合ダイオード
の場合でも順方向の電気抵抗を低減することになるので
有効であるし、また、サイリスタやゲート・ターンオフ
・サイリスタの場合も同様である。
素子のオン状態の性能に影響を及ぼすのは、前記開示の
金属−酸化物−半導体型（ＭＯＳ型）の電界効果トラン
ジスタに限らない。電力用の半導体素子の多くにみられ
るような、平板状の単結晶を用いて形成し、前記単結晶
の平板状の表面とそれと対向する裏面との両方に電流端
子を設けて使用する半導体装置において、素子のオン時
の抵抗を下げることが素子特性を高めることにつながる
場合は、全て本発明が有効に作用する。従って、接合型
の電界効果トランジスタの場合も、前記のようにソース
とドレイン間を流れる電流が六方晶の炭化珪素の結晶学
的面指数｛０００１｝面に平行な方向に流れるようにす
ることは、素子特性を高めるために有効である。また、
ダイオードの場合においても、電極間の電流経路を｛０
００１｝面に平行な方向になるようにすることは、ショ
ットキー接合ダイオードの場合でもｐｎ接合ダイオード
の場合でも順方向の電気抵抗を低減することになるので
有効であるし、また、サイリスタやゲート・ターンオフ
・サイリスタの場合も同様である。
【００２２】第２の課題に対しては、本発明者らは前記
開示による電界効果トランジスタにおいて発生する大き
なソースとドレイン間の漏洩電流が、六方晶炭化珪素単
結晶を用いた場合に特有の現象であることに着目し、以
下に述べるように、六方晶である炭化珪素単結晶と立方
晶であるシリコン単結晶との構造上の違いに基づいてソ
ースとドレイン間の漏洩電流が増大するメカニズム、前
記ゲート漏洩電流を低減させる手段のそれぞれについて
種々検討を行った。
開示による電界効果トランジスタにおいて発生する大き
なソースとドレイン間の漏洩電流が、六方晶炭化珪素単
結晶を用いた場合に特有の現象であることに着目し、以
下に述べるように、六方晶である炭化珪素単結晶と立方
晶であるシリコン単結晶との構造上の違いに基づいてソ
ースとドレイン間の漏洩電流が増大するメカニズム、前
記ゲート漏洩電流を低減させる手段のそれぞれについて
種々検討を行った。
【００２３】まず、結晶構造の違いについて見れば、六
方晶炭化珪素単結晶は、立方晶であるシリコン単結晶に
比べれば、原子が非常に複雑な結合関係を有していて、
例えば、結晶学的に等価な面の数が多い面指数と、少な
い面指数の両方のものが存在する。また、炭化珪素単結
晶は、シリコンと炭素の２種類の元素からなっている結
晶であって、この点からも、単一の元素のみでなるシリ
コンの単結晶に比べれば複雑になっている。さらに、六
方晶炭化珪素単結晶には２Ｈ，４Ｈ，６Ｈ等ｃ軸方向の
原子の重なりの周期が異なる構造のものも存在する。
方晶炭化珪素単結晶は、立方晶であるシリコン単結晶に
比べれば、原子が非常に複雑な結合関係を有していて、
例えば、結晶学的に等価な面の数が多い面指数と、少な
い面指数の両方のものが存在する。また、炭化珪素単結
晶は、シリコンと炭素の２種類の元素からなっている結
晶であって、この点からも、単一の元素のみでなるシリ
コンの単結晶に比べれば複雑になっている。さらに、六
方晶炭化珪素単結晶には２Ｈ，４Ｈ，６Ｈ等ｃ軸方向の
原子の重なりの周期が異なる構造のものも存在する。
【００２４】このため、既知の電界効果トランジスタの
製造時に適用されていたような単純なパターン配置や単
純な形状のゲート構造の配置を行ったときには、電界効
果トランジスタのチャンネル形成面の原子密度が一定に
ならないため、前記開示によるトレンチ型の電界効果ト
ランジスタは、ソースとドレイン間の漏れ電流が増大す
るものとの結論に達した。
製造時に適用されていたような単純なパターン配置や単
純な形状のゲート構造の配置を行ったときには、電界効
果トランジスタのチャンネル形成面の原子密度が一定に
ならないため、前記開示によるトレンチ型の電界効果ト
ランジスタは、ソースとドレイン間の漏れ電流が増大す
るものとの結論に達した。
【００２５】次に、本発明者等は、六方晶炭化珪素単結
晶により種々のパターン配置や種々の形状のゲート構造
の配置を行った多くの電界効果トランジスタを製造し、
これらの電界効果トランジスタに対して、個別にソース
とドレイン間の漏れ電流の大きさについて調査を行っ
た。その結果、電界効果トランジスタの主表面にゲート
溝部を形成する際に、チャンネル形成面の面方位を特定
のものにした場合のみ漏れ電流が非常に小さくなること
を見出した。また、この調査の結果、ソースとドレイン
間の漏れ電流が小さくなる電界効果トランジスタはチャ
ンネル形成面におけるシリコンと炭素の結合関係を見た
ときに、チャンネル形成面の表面に露出する元素がシリ
コン，炭素のいずれの場合であっても、単位面積当たり
の原子の未結合手（いわゆる、ダングリングボンド）
が、ソースとドレイン間の漏れ電流の多い電界効果トラ
ンジスタに比べると少なくなっていることが判り、さら
に、漏れ電流が少なくなる電界効果トランジスタのチャ
ンネル形成面の結晶学的面指数は｛１１２０｝面である
ことが判った。
晶により種々のパターン配置や種々の形状のゲート構造
の配置を行った多くの電界効果トランジスタを製造し、
これらの電界効果トランジスタに対して、個別にソース
とドレイン間の漏れ電流の大きさについて調査を行っ
た。その結果、電界効果トランジスタの主表面にゲート
溝部を形成する際に、チャンネル形成面の面方位を特定
のものにした場合のみ漏れ電流が非常に小さくなること
を見出した。また、この調査の結果、ソースとドレイン
間の漏れ電流が小さくなる電界効果トランジスタはチャ
ンネル形成面におけるシリコンと炭素の結合関係を見た
ときに、チャンネル形成面の表面に露出する元素がシリ
コン，炭素のいずれの場合であっても、単位面積当たり
の原子の未結合手（いわゆる、ダングリングボンド）
が、ソースとドレイン間の漏れ電流の多い電界効果トラ
ンジスタに比べると少なくなっていることが判り、さら
に、漏れ電流が少なくなる電界効果トランジスタのチャ
ンネル形成面の結晶学的面指数は｛１１２０｝面である
ことが判った。
【００２６】さらに、前記開示による電界効果トランジ
スタにおいて大きなソースとドレイン間の漏れ電流が大
きくなる理由は、チャンネル形成面に多くの原子の未結
合手（ダングリングボンド）が存在し、それによりゲー
ト絶縁膜５５と炭化珪素単結晶の界面が不完全になり易
く、ゲート電圧で制御することのできないチャンネルが
ウエル層内に形成されるためであると推定した。
スタにおいて大きなソースとドレイン間の漏れ電流が大
きくなる理由は、チャンネル形成面に多くの原子の未結
合手（ダングリングボンド）が存在し、それによりゲー
ト絶縁膜５５と炭化珪素単結晶の界面が不完全になり易
く、ゲート電圧で制御することのできないチャンネルが
ウエル層内に形成されるためであると推定した。
【００２７】以上の検討に基づいて、本発明は、前記第
１及び第２の課題に対してそれぞれ解決手段を講じたも
のであるが、これらの手段を同時に組み合わせることに
よって電界効果トランジスタのオン時，オフ時両方の特
性を向上させることができ、素子の電力変換容量を十分
高めることができる。
１及び第２の課題に対してそれぞれ解決手段を講じたも
のであるが、これらの手段を同時に組み合わせることに
よって電界効果トランジスタのオン時，オフ時両方の特
性を向上させることができ、素子の電力変換容量を十分
高めることができる。
【００２８】例えば、六方晶炭化珪素単結晶の結晶学的
面指数｛１１００｝面を主表面とし、この主表面に溝部
を形成し、前記溝部の側壁をチャンネル形成面として用
いる電界効果トランジスタにおいて、前記チャンネル形
成面を、前記主表面に対して垂直方向あるいは１５０度
をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶
の結晶学的方位指数＜０００１＞方向に平行に形成すれ
ば、これにより形成される電界効果トランジスタは、制
御される電流の経路は前記炭化珪素単結晶の結晶学的面
指数｛０００１｝面に平行であり、且つ、チャンネル形
成面は結晶学的面指数｛１１２０｝面に平行となるの
で、第１及び第２の課題を同時に解決した構造の電界効
果トランジスタとなる。
面指数｛１１００｝面を主表面とし、この主表面に溝部
を形成し、前記溝部の側壁をチャンネル形成面として用
いる電界効果トランジスタにおいて、前記チャンネル形
成面を、前記主表面に対して垂直方向あるいは１５０度
をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶
の結晶学的方位指数＜０００１＞方向に平行に形成すれ
ば、これにより形成される電界効果トランジスタは、制
御される電流の経路は前記炭化珪素単結晶の結晶学的面
指数｛０００１｝面に平行であり、且つ、チャンネル形
成面は結晶学的面指数｛１１２０｝面に平行となるの
で、第１及び第２の課題を同時に解決した構造の電界効
果トランジスタとなる。
【００２９】さらに、六方晶炭化珪素単結晶の結晶学的
面指数｛１１２０｝面を主表面とし、この主表面に溝部
を形成し、前記溝部の側壁をチャンネル形成面として用
いる電界効果トランジスタにおいて、前記チャンネル形
成面を、前記主表面に対して平行方向あるいは１２０度
をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶
の結晶学的方位指数＜０００１＞方向に平行に形成して
も、制御される電流の経路は前記炭化珪素単結晶の結晶
学的面指数｛０００１｝面に平行であり、且つ、チャン
ネル形成面は結晶学的面指数｛１１２０｝面に平行とな
るので、この場合も、第１及び第２の課題を同時に解決
した構造の電界効果トランジスタとなる。
面指数｛１１２０｝面を主表面とし、この主表面に溝部
を形成し、前記溝部の側壁をチャンネル形成面として用
いる電界効果トランジスタにおいて、前記チャンネル形
成面を、前記主表面に対して平行方向あるいは１２０度
をなす角度方向とし、且つ、前記六方晶炭化珪素単結晶
の結晶学的方位指数＜０００１＞方向に平行に形成して
も、制御される電流の経路は前記炭化珪素単結晶の結晶
学的面指数｛０００１｝面に平行であり、且つ、チャン
ネル形成面は結晶学的面指数｛１１２０｝面に平行とな
るので、この場合も、第１及び第２の課題を同時に解決
した構造の電界効果トランジスタとなる。
【００３０】結晶学的面指数｛１１２０｝面をチャンネ
ル形成面とすることはＭＯＳ型の電界効果トランジスタ
において有効であるが、その効果はこれに限らない。前
述したように、六方晶炭化珪素における結晶学的面指数
｛１１２０｝面は本質的に漏洩電流を小さくできる面で
あるから、素子構造上高い電界のかかる面を結晶学的面
指数｛１１２０｝面と平行になるように素子を構成する
ことは漏洩電流を低減し素子の信頼性を向上させるため
には有効である。例えば、ガードリング構造やメサ構造
において、高電界のかかる端部を｛１１２０｝面と平行
になるように素子を構成することは有効である。
ル形成面とすることはＭＯＳ型の電界効果トランジスタ
において有効であるが、その効果はこれに限らない。前
述したように、六方晶炭化珪素における結晶学的面指数
｛１１２０｝面は本質的に漏洩電流を小さくできる面で
あるから、素子構造上高い電界のかかる面を結晶学的面
指数｛１１２０｝面と平行になるように素子を構成する
ことは漏洩電流を低減し素子の信頼性を向上させるため
には有効である。例えば、ガードリング構造やメサ構造
において、高電界のかかる端部を｛１１２０｝面と平行
になるように素子を構成することは有効である。
【００３１】以上の調査検討の結果に基づいて、本発明
は、前述のような第１の手段及び第２の手段を採用する
ようにしたものである。これら第１及び第２の手段を採
用すれば、六方晶炭化珪素の単結晶を素材とした電界効
果トランジスタ等の半導体装置において、オン時におい
て流れる電流の電気抵抗を低減し、且つ、オフ時におけ
る漏洩電流を減少させるので、高い電力変換容量を有す
る半導体装置を得ることができるばかりでなく、例え
ば、３００℃以上の高温環境下においても安定に動作
し、高信頼性を有する半導体装置を得ることができる。
また、これらのことは、２Ｈ，４Ｈ，６Ｈなどすべての
六方晶炭化珪素についても成り立つ。
は、前述のような第１の手段及び第２の手段を採用する
ようにしたものである。これら第１及び第２の手段を採
用すれば、六方晶炭化珪素の単結晶を素材とした電界効
果トランジスタ等の半導体装置において、オン時におい
て流れる電流の電気抵抗を低減し、且つ、オフ時におけ
る漏洩電流を減少させるので、高い電力変換容量を有す
る半導体装置を得ることができるばかりでなく、例え
ば、３００℃以上の高温環境下においても安定に動作
し、高信頼性を有する半導体装置を得ることができる。
また、これらのことは、２Ｈ，４Ｈ，６Ｈなどすべての
六方晶炭化珪素についても成り立つ。
【００３２】本発明により得られる半導体装置は、１０
００ｋＶＡ以上の電力変換容量をもつように設計が可能
であるからＨＶＤＣ装置，ＢＴＢ装置，ＳＶＣ装置など
の電力用の変換器に適用しうるものであり、また、１０
０ｋＶＡから１００００ｋＶＡ電力変換容量をもつよう
に設計すれば、前述したような高度の速度制御に耐える
モータの可変速度駆動用インバータを形成することも可
能となる。
００ｋＶＡ以上の電力変換容量をもつように設計が可能
であるからＨＶＤＣ装置，ＢＴＢ装置，ＳＶＣ装置など
の電力用の変換器に適用しうるものであり、また、１０
０ｋＶＡから１００００ｋＶＡ電力変換容量をもつよう
に設計すれば、前述したような高度の速度制御に耐える
モータの可変速度駆動用インバータを形成することも可
能となる。
【００３３】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
説明する。
【００３４】図１は本発明による電界効果トランジスタ
の第１の実施例の構成を示す斜視図であって、（ａ）は
構成の主要部分を示す概要構成図、（ｂ）はそのＡ−
Ａ′線部分から見た構成の詳細を示す断面構成図であ
る。
の第１の実施例の構成を示す斜視図であって、（ａ）は
構成の主要部分を示す概要構成図、（ｂ）はそのＡ−
Ａ′線部分から見た構成の詳細を示す断面構成図であ
る。
【００３５】図１において、１はｎ+ 型層、２はｎ- 型
ドレイン層、３はｐ型ウエル層、４はｎ型ソース層、５
は絶縁膜、６はチャンネル、７は溝部、８は溝部７の大
きな側壁（チャンネル形成面）、９はドレイン電極、１
０はソース電極、１１はゲート電極、１２は半導体基
板、１３は半導体基板１２の主表面、１４は電界効果ト
ランジスタがオン状態の時に流れる電流の経路を示して
いる。
ドレイン層、３はｐ型ウエル層、４はｎ型ソース層、５
は絶縁膜、６はチャンネル、７は溝部、８は溝部７の大
きな側壁（チャンネル形成面）、９はドレイン電極、１
０はソース電極、１１はゲート電極、１２は半導体基
板、１３は半導体基板１２の主表面、１４は電界効果ト
ランジスタがオン状態の時に流れる電流の経路を示して
いる。
【００３６】半導体基板１２内において、ｎ+ 型ウエハ
層１，ｎ- 型ドレイン層２，ｐ型ウエル層３は、順に積
層状態に構成され、半導体基板１２のｐ型ウエル層３側
が主表面１３を構成している。前記ｐ型ウエル層３の表
面の一部にはｎ型ソース層４が形成され、前記ｎ型ソー
ス層４の形成部分には、ｎ型ソース層４からｐ型ウエル
層３を介してｎ- 型ドレイン層２にまで達し、前記主表
面１３に対して垂直に切り込まれた細長い略直方体状の
溝部７が形成される。この溝部７は、その露出面をほぼ
覆うように絶縁膜５が設けられ、絶縁膜５の上面にゲー
ト電極１１が配置される。ｎ+ 型層１の開放面側にはド
レイン電極９がオーミック接合され、ｐ型ウエル層３の
開放面及び前記開放面に連なるｎ型ソース層４の一部の
表面にソース電極１０がオーミック接合される。
層１，ｎ- 型ドレイン層２，ｐ型ウエル層３は、順に積
層状態に構成され、半導体基板１２のｐ型ウエル層３側
が主表面１３を構成している。前記ｐ型ウエル層３の表
面の一部にはｎ型ソース層４が形成され、前記ｎ型ソー
ス層４の形成部分には、ｎ型ソース層４からｐ型ウエル
層３を介してｎ- 型ドレイン層２にまで達し、前記主表
面１３に対して垂直に切り込まれた細長い略直方体状の
溝部７が形成される。この溝部７は、その露出面をほぼ
覆うように絶縁膜５が設けられ、絶縁膜５の上面にゲー
ト電極１１が配置される。ｎ+ 型層１の開放面側にはド
レイン電極９がオーミック接合され、ｐ型ウエル層３の
開放面及び前記開放面に連なるｎ型ソース層４の一部の
表面にソース電極１０がオーミック接合される。
【００３７】図２（ａ),（ｂ),（ｃ）は六方晶炭化珪素
の単結晶における単位格子を示す説明図である。図２
（ａ),（ｂ),（ｃ）において、同一平面にあり互いに１
２０度で交差するベクトルａ1，ａ2，ａ3においてａ1は
単位格子の＜１０００＞方向軸、ａ2はその＜０１００
＞方向軸、ａ3はその＜００１０＞方向軸であり、ま
た、前記＜１０００＞方向軸ａ1，＜０１００＞方向軸
ａ2，＜００１０＞方向軸ａ3のそれぞれの軸に対して垂
直な方向に伸びる鉛直軸がｃ軸である。そして、図２
（ａ）の斜線で示すように前記＜１０００＞方向軸
ａ1，＜０１００＞方向軸ａ２，＜００１０＞方向軸ａ
３ のそれぞれに平行な面、即ち軸ｃを鉛直線とする面
が｛０００１｝面である。また、図２（ｂ）の斜線で示
すように前記＜１０００＞方向軸ａ1，＜０１００＞方
向軸ａ2と中心からの距離を等しくして交わり、前記鉛
直軸ｃに平行な面が｛１１００｝面であり、図２（ｃ）
の斜線で示すように前記＜１０００＞方向軸ａ1、＜０
１００＞方向軸ａ2と中心からの距離を等しくして交わ
り、且つ前記＜００１０＞方向軸ａ3 と前述の中心から
の距離の１／２の距離で交わり前記＜００１０＞方向軸
ａ3 に直交する＜１１００＞方向軸に平行な面が｛１１
２０｝面である。
の単結晶における単位格子を示す説明図である。図２
（ａ),（ｂ),（ｃ）において、同一平面にあり互いに１
２０度で交差するベクトルａ1，ａ2，ａ3においてａ1は
単位格子の＜１０００＞方向軸、ａ2はその＜０１００
＞方向軸、ａ3はその＜００１０＞方向軸であり、ま
た、前記＜１０００＞方向軸ａ1，＜０１００＞方向軸
ａ2，＜００１０＞方向軸ａ3のそれぞれの軸に対して垂
直な方向に伸びる鉛直軸がｃ軸である。そして、図２
（ａ）の斜線で示すように前記＜１０００＞方向軸
ａ1，＜０１００＞方向軸ａ２，＜００１０＞方向軸ａ
３ のそれぞれに平行な面、即ち軸ｃを鉛直線とする面
が｛０００１｝面である。また、図２（ｂ）の斜線で示
すように前記＜１０００＞方向軸ａ1，＜０１００＞方
向軸ａ2と中心からの距離を等しくして交わり、前記鉛
直軸ｃに平行な面が｛１１００｝面であり、図２（ｃ）
の斜線で示すように前記＜１０００＞方向軸ａ1、＜０
１００＞方向軸ａ2と中心からの距離を等しくして交わ
り、且つ前記＜００１０＞方向軸ａ3 と前述の中心から
の距離の１／２の距離で交わり前記＜００１０＞方向軸
ａ3 に直交する＜１１００＞方向軸に平行な面が｛１１
２０｝面である。
【００３８】この場合に、図１に示した電界効果トラン
ジスタは、半導体基板１２の主表面１３が六方晶炭化珪
素の単結晶の前記｛１１００｝面に一致するように構成
されており、前記主表面１３に形成されている溝部７
は、その長さ方向が六方晶炭化珪素の単結晶の前記＜０
００１＞方向軸に一致するように選ばれるとともに、そ
の大きな側壁８（チャンネル形成面）が六方晶炭化珪素
の単結晶の前記{1120}面に一致するように、そして、電
界効果トランジスタがオン状態の時に流れる電流の経路
１４が｛０００１｝面に平行になるように選ばれてい
る。
ジスタは、半導体基板１２の主表面１３が六方晶炭化珪
素の単結晶の前記｛１１００｝面に一致するように構成
されており、前記主表面１３に形成されている溝部７
は、その長さ方向が六方晶炭化珪素の単結晶の前記＜０
００１＞方向軸に一致するように選ばれるとともに、そ
の大きな側壁８（チャンネル形成面）が六方晶炭化珪素
の単結晶の前記{1120}面に一致するように、そして、電
界効果トランジスタがオン状態の時に流れる電流の経路
１４が｛０００１｝面に平行になるように選ばれてい
る。
【００３９】第１の実施例に係わる電界効果トランジス
タの動作は、本質的に前述の既知の電界効果トランジス
タの動作と同じであって、ドレイン電極９及びソース電
極１０に所定極性の作動電圧を供給した状態において、
ゲート電極１１にソース電極１０に対して正のゲート電
圧を供給すると、前記溝部７の大きな側壁８にチャンネ
ル６が形成されるようになり図中１４で示すように、ド
レイン電極９からこのチャンネル６を介してソース電極
１０に向かう電流が流れ、この電界効果トランジスタは
オン状態になる。次いで、ゲート電極１１にソース電極
１０に対して負のゲート電圧を供給すると、前記チャン
ネル６が形成されないので、ドレイン電極９からソース
電極１０に向かう電流は流れず、この電界効果トランジ
スタはオフ状態になる。
タの動作は、本質的に前述の既知の電界効果トランジス
タの動作と同じであって、ドレイン電極９及びソース電
極１０に所定極性の作動電圧を供給した状態において、
ゲート電極１１にソース電極１０に対して正のゲート電
圧を供給すると、前記溝部７の大きな側壁８にチャンネ
ル６が形成されるようになり図中１４で示すように、ド
レイン電極９からこのチャンネル６を介してソース電極
１０に向かう電流が流れ、この電界効果トランジスタは
オン状態になる。次いで、ゲート電極１１にソース電極
１０に対して負のゲート電圧を供給すると、前記チャン
ネル６が形成されないので、ドレイン電極９からソース
電極１０に向かう電流は流れず、この電界効果トランジ
スタはオフ状態になる。
【００４０】本実施例によれば、溝部７はその長さ方向
が六方晶炭化珪素の単結晶の前記＜０００１＞方向軸に
平行になるように形成されており、前記正のゲート電圧
を供給時に前記大きな側壁８にチャンネル６が形成され
るので、前記チャンネル形成面は、六方晶炭化珪素の単
結晶において、単位面積あたりの原子数及び原子の未結
合手（ダングリングボンド）の数が少ない面になり、そ
のために公知の電界効果トランジスタに比べて、オフ時
のソースとドレイン間の漏れ電流が著しく低減されるよ
うになる。また、オン時には電流１４は移動度の大きな
｛０００１｝面のみを流れ、移動度の小さい＜０００１
＞方向には流れる必要がないために公知の電界効果トラ
ンジスタに比べて、オン時の電気抵抗が著しく低減され
る。
が六方晶炭化珪素の単結晶の前記＜０００１＞方向軸に
平行になるように形成されており、前記正のゲート電圧
を供給時に前記大きな側壁８にチャンネル６が形成され
るので、前記チャンネル形成面は、六方晶炭化珪素の単
結晶において、単位面積あたりの原子数及び原子の未結
合手（ダングリングボンド）の数が少ない面になり、そ
のために公知の電界効果トランジスタに比べて、オフ時
のソースとドレイン間の漏れ電流が著しく低減されるよ
うになる。また、オン時には電流１４は移動度の大きな
｛０００１｝面のみを流れ、移動度の小さい＜０００１
＞方向には流れる必要がないために公知の電界効果トラ
ンジスタに比べて、オン時の電気抵抗が著しく低減され
る。
【００４１】図３（ａ）から（ｅ）は図１に示した電界
効果トランジスタの製造工程の一例を示す断面構成図で
ある。図３（ａ）から（ｅ）において、図１と同じ構成
要素には同じ符号を付けている。図１に示した電界効果
トランジスタは以下に述べる工程を経て製造される。
効果トランジスタの製造工程の一例を示す断面構成図で
ある。図３（ａ）から（ｅ）において、図１と同じ構成
要素には同じ符号を付けている。図１に示した電界効果
トランジスタは以下に述べる工程を経て製造される。
【００４２】まず図３（ａ）に示すように、ｎ+ 型のも
ので、低い抵抗率を有し、結晶面方位｛１１００｝が主
表面１２になるように切り出した六方晶炭化珪素の単結
晶ウエハ（ｎ+ 型層）１を準備する。次に図３（ｂ）に
示すように、単結晶ウエハ１の主表面１２側に、例え
ば、シランとプロパンを原料ガスに用い、ｎ型の不純物
ガスを添加しながらエピタキシャル成長させて所望の抵
抗率と厚みを持ったｎ-型ドレイン層２を形成し、その
後、引き続きｐ型の不純物ガスを添加しながらエピタキ
シャル成長させて所望の抵抗率と厚みを持ったｐ型ウエ
ル層３を形成する。次いで図３（ｃ）に示すように、ｐ
型ウエル層３の表面を部分的に酸化して酸化膜を形成
し、この酸化膜をマスクにしてｎ型不純物イオンの打ち
込みを行い、部分的にｎ型ソース層４を形成する。その
後、ｎ型ソース層４の表面を部分的に酸化して新たな酸
化膜を形成し、この新たな酸化膜をマスクにしてｎ型ソ
ース層４の表面からｐ型ウエル層３を経てｎ- ドレイン
層２に達する溝部７を、その長手方向が六方晶炭化珪素
の単結晶ウエハ１の＜０００１＞方向軸に平行になるよ
うにドライエッチングによって形成する。続いて図３
（ｄ）に示すように、溝部７の各側壁８及びその側壁８
に連なるｎ型ソース層４の表面の一部を酸化して絶縁膜
５を形成し、この絶縁膜５の不要部分をパターニングす
ることによって除去する。最後に図３（ｅ）に示すよう
に、溝部７を多結晶シリコンによる埋立てを行ってゲー
ト電極１１を構成し、さらに、単結晶ウエハ１の他の開
放面に金属薄膜からなるドレイン電極９を形成するとと
もに、ｐ型ウエル層３の露出面及びその露出面に連なる
ｎ型ソース層４の表面に金属薄膜からなるソース電極１
０を形成し、その後にペレット裁断して電界効果トラン
ジスタを完成させる。
ので、低い抵抗率を有し、結晶面方位｛１１００｝が主
表面１２になるように切り出した六方晶炭化珪素の単結
晶ウエハ（ｎ+ 型層）１を準備する。次に図３（ｂ）に
示すように、単結晶ウエハ１の主表面１２側に、例え
ば、シランとプロパンを原料ガスに用い、ｎ型の不純物
ガスを添加しながらエピタキシャル成長させて所望の抵
抗率と厚みを持ったｎ-型ドレイン層２を形成し、その
後、引き続きｐ型の不純物ガスを添加しながらエピタキ
シャル成長させて所望の抵抗率と厚みを持ったｐ型ウエ
ル層３を形成する。次いで図３（ｃ）に示すように、ｐ
型ウエル層３の表面を部分的に酸化して酸化膜を形成
し、この酸化膜をマスクにしてｎ型不純物イオンの打ち
込みを行い、部分的にｎ型ソース層４を形成する。その
後、ｎ型ソース層４の表面を部分的に酸化して新たな酸
化膜を形成し、この新たな酸化膜をマスクにしてｎ型ソ
ース層４の表面からｐ型ウエル層３を経てｎ- ドレイン
層２に達する溝部７を、その長手方向が六方晶炭化珪素
の単結晶ウエハ１の＜０００１＞方向軸に平行になるよ
うにドライエッチングによって形成する。続いて図３
（ｄ）に示すように、溝部７の各側壁８及びその側壁８
に連なるｎ型ソース層４の表面の一部を酸化して絶縁膜
５を形成し、この絶縁膜５の不要部分をパターニングす
ることによって除去する。最後に図３（ｅ）に示すよう
に、溝部７を多結晶シリコンによる埋立てを行ってゲー
ト電極１１を構成し、さらに、単結晶ウエハ１の他の開
放面に金属薄膜からなるドレイン電極９を形成するとと
もに、ｐ型ウエル層３の露出面及びその露出面に連なる
ｎ型ソース層４の表面に金属薄膜からなるソース電極１
０を形成し、その後にペレット裁断して電界効果トラン
ジスタを完成させる。
【００４３】図４は本発明による電界効果トランジスタ
の第２の実施例の構成を示す概要構成図であって、
（ａ）は構成の主要部を示す概要構成図、（ｂ）はその
Ｂ−Ｂ′線部分の断面構成図である。
の第２の実施例の構成を示す概要構成図であって、
（ａ）は構成の主要部を示す概要構成図、（ｂ）はその
Ｂ−Ｂ′線部分の断面構成図である。
【００４４】図４において、７1は第１の溝部、７2は第
２の溝部、７3は第３の溝部、７4は第４の溝部、８1 は
主表面１３に対して時計回り方向に１５０度の角度を有
する側壁、８2 は主表面１３に対して反時計回り方向に
１５０度の角度を有する側壁、８3 は主表面１３に対し
て垂直な側壁であり、その他、図１に示された構成要素
と同じ構成要素には同じ符号を付けている。そして、前
述の第１の実施例と同様に第２の実施例においても前記
主表面１３が六方晶炭化珪素の単結晶の{1100}面に一致
するように選ばれている。また、溝部７の側壁が前記主
表面１３に対して垂直な部分と１５０度の角度をなす部
分とからなっており、チャンネル６の形成面が六方晶炭
化珪素単結晶の＜０００１＞方向軸に平行な方向に選ば
れている。
２の溝部、７3は第３の溝部、７4は第４の溝部、８1 は
主表面１３に対して時計回り方向に１５０度の角度を有
する側壁、８2 は主表面１３に対して反時計回り方向に
１５０度の角度を有する側壁、８3 は主表面１３に対し
て垂直な側壁であり、その他、図１に示された構成要素
と同じ構成要素には同じ符号を付けている。そして、前
述の第１の実施例と同様に第２の実施例においても前記
主表面１３が六方晶炭化珪素の単結晶の{1100}面に一致
するように選ばれている。また、溝部７の側壁が前記主
表面１３に対して垂直な部分と１５０度の角度をなす部
分とからなっており、チャンネル６の形成面が六方晶炭
化珪素単結晶の＜０００１＞方向軸に平行な方向に選ば
れている。
【００４５】また、この第２の実施例においては、溝部
７の断面形状を、以下に述べるように、種々の形にする
ことができるもので、第１の溝部７1 は、前記主表面１
３に対して時計回り及び反時計回り方向に１５０度の角
度をなす２つの側壁８1，８2によって構成した例、第２
の溝部７2 は、前記主表面１３に対して垂直な２つの側
壁８3 と前記主表面１３に対して時計回り及び反時計回
り方向に１５０度の角度をなす２つの側壁８1，８2とに
よって構成した例、第３の溝部７3 は、前記主表面１３
に対して垂直な１つの側壁８3 と前記主表面１３に対し
て反時計方向に１５０度の角度を有する側壁８2 とによ
って構成した例、第４の溝部７4 は、前記主表面１３に
対して垂直な２つの側壁８3 と前記主表面１３に対して
反時計方向に１５０度の角度を有する側壁８2 とによっ
て構成した例であって、前記側壁８1，８2，８3 のいず
れかがチャンネル６の形成面になるように構成されてい
るものである。
７の断面形状を、以下に述べるように、種々の形にする
ことができるもので、第１の溝部７1 は、前記主表面１
３に対して時計回り及び反時計回り方向に１５０度の角
度をなす２つの側壁８1，８2によって構成した例、第２
の溝部７2 は、前記主表面１３に対して垂直な２つの側
壁８3 と前記主表面１３に対して時計回り及び反時計回
り方向に１５０度の角度をなす２つの側壁８1，８2とに
よって構成した例、第３の溝部７3 は、前記主表面１３
に対して垂直な１つの側壁８3 と前記主表面１３に対し
て反時計方向に１５０度の角度を有する側壁８2 とによ
って構成した例、第４の溝部７4 は、前記主表面１３に
対して垂直な２つの側壁８3 と前記主表面１３に対して
反時計方向に１５０度の角度を有する側壁８2 とによっ
て構成した例であって、前記側壁８1，８2，８3 のいず
れかがチャンネル６の形成面になるように構成されてい
るものである。
【００４６】前記構成にすれば、前述の第１の実施例と
同様に、チャンネル６の形成面は、六方晶炭化珪素の単
結晶における単位面積当たりの原子数及び原子の未結合
手（ダングリングボンド）の数が少ない面になり、それ
によって前記開示による既知の電界効果トランジスタに
比べて、オフ時のソースとドレイン間の漏れ電流を著し
く低減させることができる。また、オン時には電流１４
はこの場合も移動度の大きな｛０００１｝歪に平行な向
きに流れることになるため、前記開示による既知の電界
効果トランジスタに比べてオン時の電気抵抗を低減させ
ることができる。
同様に、チャンネル６の形成面は、六方晶炭化珪素の単
結晶における単位面積当たりの原子数及び原子の未結合
手（ダングリングボンド）の数が少ない面になり、それ
によって前記開示による既知の電界効果トランジスタに
比べて、オフ時のソースとドレイン間の漏れ電流を著し
く低減させることができる。また、オン時には電流１４
はこの場合も移動度の大きな｛０００１｝歪に平行な向
きに流れることになるため、前記開示による既知の電界
効果トランジスタに比べてオン時の電気抵抗を低減させ
ることができる。
【００４７】続く、図５は、本発明による電界効果トラ
ンジスタの第３の実施例を示す概要構成図であって、
（ａ）はその要部構成を示す概要構成図、（ｂ）はその
Ｃ−Ｃ′線部分の断面構成図である。
ンジスタの第３の実施例を示す概要構成図であって、
（ａ）はその要部構成を示す概要構成図、（ｂ）はその
Ｃ−Ｃ′線部分の断面構成図である。
【００４８】図５において、７5 は第５の溝部、８4 は
主表面１３に対して時計方向に120度の角度をなす側
壁、８5 は主表面１３に対して反時計方向に１２０度の
角度をなす側壁、８6 は主表面１３に対して平行な側壁
であり、その他、図４に示された構成要素と同じ構成要
素には同じ符号を付けている。
主表面１３に対して時計方向に120度の角度をなす側
壁、８5 は主表面１３に対して反時計方向に１２０度の
角度をなす側壁、８6 は主表面１３に対して平行な側壁
であり、その他、図４に示された構成要素と同じ構成要
素には同じ符号を付けている。
【００４９】そして、前述の第１及び第２の実施例にお
いては、半導体基板１２の主表面１３が、六方晶炭化珪
素の単結晶の｛１１００｝面に一致するように選ばれて
いたのに対し、この第３の実施例においては、前記主表
面１３が、六方晶炭化珪素の単結晶の｛１１２０｝面に
一致するように選ばれている。また、溝部７の構成につ
いても、前述の第２の実施例においては、溝部７の側壁
が前記主表面１３に対して垂直な部分と１５０度の角度
をなす部分とからなっているのに対し、この第３の実施
例においては、溝部７の側壁が前記主表面１３に対して
１２０度の角度をなす２つの側壁８4，８5と前記主表面
１３に対して平行な側壁８6 とからなっているものであ
って、前記壁面８4，８5，８6 のいずれかがチャンネル
６の形成面になるようにしているものである。
いては、半導体基板１２の主表面１３が、六方晶炭化珪
素の単結晶の｛１１００｝面に一致するように選ばれて
いたのに対し、この第３の実施例においては、前記主表
面１３が、六方晶炭化珪素の単結晶の｛１１２０｝面に
一致するように選ばれている。また、溝部７の構成につ
いても、前述の第２の実施例においては、溝部７の側壁
が前記主表面１３に対して垂直な部分と１５０度の角度
をなす部分とからなっているのに対し、この第３の実施
例においては、溝部７の側壁が前記主表面１３に対して
１２０度の角度をなす２つの側壁８4，８5と前記主表面
１３に対して平行な側壁８6 とからなっているものであ
って、前記壁面８4，８5，８6 のいずれかがチャンネル
６の形成面になるようにしているものである。
【００５０】前記構成によれば、前述の第１の実施例及
び第２の実施例と同様に、チャンネル６の形成面は、六
方晶炭化珪素の単結晶における単位面積当たりの原子数
及び原子の未結合手（ダングリングボンド）の数が少な
い面になり、それによって前記開示による既知の電界効
果トランジスタに比べて、オフ時のソースとドレイン間
の漏れ電流を著しく低減させることができる。
び第２の実施例と同様に、チャンネル６の形成面は、六
方晶炭化珪素の単結晶における単位面積当たりの原子数
及び原子の未結合手（ダングリングボンド）の数が少な
い面になり、それによって前記開示による既知の電界効
果トランジスタに比べて、オフ時のソースとドレイン間
の漏れ電流を著しく低減させることができる。
【００５１】また、この場合も、オン時と流れる電流１
４は｛０００１｝面に平行な向きに流れることになるた
め、前記開示による既知の電界効果トランジスタに比べ
て、オン時の電気抵抗を低減させることができる。
４は｛０００１｝面に平行な向きに流れることになるた
め、前記開示による既知の電界効果トランジスタに比べ
て、オン時の電気抵抗を低減させることができる。
【００５２】また、第２の実施例及び第３の実施例に係
わる電界効果トランジスタの製造工程は、前述の第１の
実施例に係わる電界効果トランジスタの製造工程と殆ん
ど同じであるので、前記製造工程についての詳しい説明
は省略する。ただし、最初に準備する半導体ウエハ１と
して、第１及び第２の実施例は、結晶面方面｛1100｝が
主表面１２になるように切り出した六方晶炭化珪素の単
結晶ウエハ１を、第３の実施例は、結晶面方位｛１１２
０｝が主表面１２になるように切り出した六方晶炭化珪
素の単結晶ウエハ１をそれぞれ準備すればよい。また、
溝部７を単結晶ウエハ１の主表面１３に形成するにはど
の実施例の場合もその長さ方向が六方晶炭化珪素の単結
晶ウエハ１の＜０００１＞方向軸に平行な方向になるよ
うに形成すればよく、さらに、溝部７の断面形状につい
ても、第１の実施例の略コ字状のものに代えて、第２及
び第３の実施例では、図４（ｂ）及び図５（ｂ）に図示
のような断面形状になるように構成すればよい。
わる電界効果トランジスタの製造工程は、前述の第１の
実施例に係わる電界効果トランジスタの製造工程と殆ん
ど同じであるので、前記製造工程についての詳しい説明
は省略する。ただし、最初に準備する半導体ウエハ１と
して、第１及び第２の実施例は、結晶面方面｛1100｝が
主表面１２になるように切り出した六方晶炭化珪素の単
結晶ウエハ１を、第３の実施例は、結晶面方位｛１１２
０｝が主表面１２になるように切り出した六方晶炭化珪
素の単結晶ウエハ１をそれぞれ準備すればよい。また、
溝部７を単結晶ウエハ１の主表面１３に形成するにはど
の実施例の場合もその長さ方向が六方晶炭化珪素の単結
晶ウエハ１の＜０００１＞方向軸に平行な方向になるよ
うに形成すればよく、さらに、溝部７の断面形状につい
ても、第１の実施例の略コ字状のものに代えて、第２及
び第３の実施例では、図４（ｂ）及び図５（ｂ）に図示
のような断面形状になるように構成すればよい。
【００５３】続く、図６は、本発明による電界効果トラ
ンジスタの第４の実施例の構成の概要を示す構成図であ
って、（ａ）は平面図、（ｂ）はそのＤ−Ｄ′線の断面
図である。
ンジスタの第４の実施例の構成の概要を示す構成図であ
って、（ａ）は平面図、（ｂ）はそのＤ−Ｄ′線の断面
図である。
【００５４】図６（ａ）及び（ｂ）において、７7 は第
７の溝部、７8 は第８の溝部、７9は第９の溝部であ
り、その他、図１に示された構成要素と同じ構成要素に
は、同じ符号を付けている。
７の溝部、７8 は第８の溝部、７9は第９の溝部であ
り、その他、図１に示された構成要素と同じ構成要素に
は、同じ符号を付けている。
【００５５】そして、半導体基板１２の主表面１３は、
六方晶炭化珪素の単結晶の｛0001｝面に一致するように
構成されており、その主表面１３には、主表面１３に対
して垂直の方向に、ｎ型ソース層４からｐ型ウエル層３
を介してｎ- 型ドレイン層２にまで達する深さの複数の
溝部７が設けられ、これらの溝部７は、上面から見て、
３角形形状からなる第７の溝部７7、６角形形状からな
る第８の溝部７8、平行四辺形形状からなる第９の溝部
７9 のいずれかであり、且つ、第７乃至第９の溝部
７7，７8，７9 の各側壁は、ともに、六方晶炭化珪素の
単結晶の＜１１００＞方向軸に一致する方向に形成さ
れ、それにより、チャンネル５の形成面が、六方晶炭化
珪素の単結晶の｛１１２０｝面に一致するように構成し
ているものである。この場合、ゲート電極１１は、第７
の溝部７7 の全周囲に配置されるソース電極１０との短
絡を防ぐため、絶縁膜（図示なし）を介してソース電極
１０上に延ばした２層配線構造にしている。なお、六方
晶炭化珪素の単結晶構造においては、主表面１３に垂直
であり、且つ、｛１１２０｝面と等価な面は、内角を１
２０度としたときに６面存在するので、この第４の実施
例における第７乃至第９の溝部７7，７8，７9 の各側壁
は、いずれも前記｛１１２０｝面になっている。
六方晶炭化珪素の単結晶の｛0001｝面に一致するように
構成されており、その主表面１３には、主表面１３に対
して垂直の方向に、ｎ型ソース層４からｐ型ウエル層３
を介してｎ- 型ドレイン層２にまで達する深さの複数の
溝部７が設けられ、これらの溝部７は、上面から見て、
３角形形状からなる第７の溝部７7、６角形形状からな
る第８の溝部７8、平行四辺形形状からなる第９の溝部
７9 のいずれかであり、且つ、第７乃至第９の溝部
７7，７8，７9 の各側壁は、ともに、六方晶炭化珪素の
単結晶の＜１１００＞方向軸に一致する方向に形成さ
れ、それにより、チャンネル５の形成面が、六方晶炭化
珪素の単結晶の｛１１２０｝面に一致するように構成し
ているものである。この場合、ゲート電極１１は、第７
の溝部７7 の全周囲に配置されるソース電極１０との短
絡を防ぐため、絶縁膜（図示なし）を介してソース電極
１０上に延ばした２層配線構造にしている。なお、六方
晶炭化珪素の単結晶構造においては、主表面１３に垂直
であり、且つ、｛１１２０｝面と等価な面は、内角を１
２０度としたときに６面存在するので、この第４の実施
例における第７乃至第９の溝部７7，７8，７9 の各側壁
は、いずれも前記｛１１２０｝面になっている。
【００５６】一般に、半導体基板１２の主表面１３に、
多数個の微小な溝部７を設け、これら溝部７の全側壁を
ゲートとして用いた電界効果トランジスタは、高速動作
させることができるとともに、単位面積当たりの処理可
能な電流容量を大きくすることができるものである。
多数個の微小な溝部７を設け、これら溝部７の全側壁を
ゲートとして用いた電界効果トランジスタは、高速動作
させることができるとともに、単位面積当たりの処理可
能な電流容量を大きくすることができるものである。
【００５７】この第４の実施例によれば、オン時の電界
の経路は＜０００１＞方向に平行であるから、前述の移
動度の異方性による得は得られない。しかしながら、主
表面１３に対して垂直であり、且つ、上面（開放面）の
形状が３角形，６角形，平行四辺形をなしている第７乃
第９の溝部７7，７8，７9 のそれぞれの側壁を六方晶炭
化珪素の単結晶の＜１１００＞方向軸に一致するように
配置形成され、チャンネル６の形成面を六方晶炭化珪素
の単結晶の｛１１２０｝面にしているので、前述の第１
乃至第３の実施例と同様に、チャンネル６の形成面は、
六方晶炭化珪素の単結晶における単位面積当たりの原子
数及び原子の未結合手（ダングリングボンド）の数が少
ない面になり、それによって前記開示による既知の電界
効果トランジスタに比べて、オフ時のソースとドレイン
間の漏れ電流を著しく低減させることができ、且つ、高
速動作させることができるとともに、単位面積当たりの
処理可能な電流容量を大きくすることができるようにな
る。
の経路は＜０００１＞方向に平行であるから、前述の移
動度の異方性による得は得られない。しかしながら、主
表面１３に対して垂直であり、且つ、上面（開放面）の
形状が３角形，６角形，平行四辺形をなしている第７乃
第９の溝部７7，７8，７9 のそれぞれの側壁を六方晶炭
化珪素の単結晶の＜１１００＞方向軸に一致するように
配置形成され、チャンネル６の形成面を六方晶炭化珪素
の単結晶の｛１１２０｝面にしているので、前述の第１
乃至第３の実施例と同様に、チャンネル６の形成面は、
六方晶炭化珪素の単結晶における単位面積当たりの原子
数及び原子の未結合手（ダングリングボンド）の数が少
ない面になり、それによって前記開示による既知の電界
効果トランジスタに比べて、オフ時のソースとドレイン
間の漏れ電流を著しく低減させることができ、且つ、高
速動作させることができるとともに、単位面積当たりの
処理可能な電流容量を大きくすることができるようにな
る。
【００５８】次いで、図７は、本発明による電界効果ト
ランジスタの第５の実施例の構成の概要を示す平面図で
ある。
ランジスタの第５の実施例の構成の概要を示す平面図で
ある。
【００５９】図７において、７10は第１０の溝部、７11
は第１１の溝部、７12は第１２の溝部であり、その他、
図１に示された構成要素と同じ構成要素には、同じ符号
を付けている。
は第１１の溝部、７12は第１２の溝部であり、その他、
図１に示された構成要素と同じ構成要素には、同じ符号
を付けている。
【００６０】そして、半導体基板１２の主表面１３は、
六方晶炭化珪素の単結晶の｛0001｝面に一致するように
構成されており、その主表面１３には、主表面１３に対
して垂直の方向に、ｎ型ソース層４からｐ型ウエル層３
を介してｎ- 型ドレイン層２にまで達する深さの複数の
溝部７が設けられ、これらの溝部７は、上面から見て、
台形形状からなる第１０の溝部７10、細長い６角形形状
からなる第１１の溝部７11、平行四辺形形状からなる第
１２の溝部７12のいずれかであり、且つ、第１０乃至第
１２の溝部７10，７11，７12の各側壁は、ともに、六方
晶炭化珪素の単結晶の＜１１００＞方向軸に一致する方
向に形成され、それにより、チャンネル６の形成面が、
六方晶炭化珪素の単結晶の｛１１２０｝面に一致するよ
うに構成しているものである。
六方晶炭化珪素の単結晶の｛0001｝面に一致するように
構成されており、その主表面１３には、主表面１３に対
して垂直の方向に、ｎ型ソース層４からｐ型ウエル層３
を介してｎ- 型ドレイン層２にまで達する深さの複数の
溝部７が設けられ、これらの溝部７は、上面から見て、
台形形状からなる第１０の溝部７10、細長い６角形形状
からなる第１１の溝部７11、平行四辺形形状からなる第
１２の溝部７12のいずれかであり、且つ、第１０乃至第
１２の溝部７10，７11，７12の各側壁は、ともに、六方
晶炭化珪素の単結晶の＜１１００＞方向軸に一致する方
向に形成され、それにより、チャンネル６の形成面が、
六方晶炭化珪素の単結晶の｛１１２０｝面に一致するよ
うに構成しているものである。
【００６１】この第５の実施例においても、主表面１３
に対して垂直であり、且つ、上面（開放面）の形状が台
形，細長の６角形，平行四辺形をなしている第１０乃至
第１２の溝部７10，７11，７12のそれぞれの大きな側壁
を六方晶炭化珪素の単結晶の＜１１００＞方向軸に一致
するように配置形成させ、チャンネル６の形成面を六方
晶炭化珪素の単結晶の｛１１２０｝面にしているので、
前述の第１乃至第４の実施例と同様に、チャンネル６の
形成面は、六方晶炭化珪素の単結晶における単位面積当
たりの原子数及び原子の未結合手（ダングリングボン
ド）の数が少ない面になり、それによって前記開示によ
る既知の電界効果トランジスタに比べて、オフ時のソー
スとドレイン間の漏れ電流を著しく低減させることがで
きるものである。
に対して垂直であり、且つ、上面（開放面）の形状が台
形，細長の６角形，平行四辺形をなしている第１０乃至
第１２の溝部７10，７11，７12のそれぞれの大きな側壁
を六方晶炭化珪素の単結晶の＜１１００＞方向軸に一致
するように配置形成させ、チャンネル６の形成面を六方
晶炭化珪素の単結晶の｛１１２０｝面にしているので、
前述の第１乃至第４の実施例と同様に、チャンネル６の
形成面は、六方晶炭化珪素の単結晶における単位面積当
たりの原子数及び原子の未結合手（ダングリングボン
ド）の数が少ない面になり、それによって前記開示によ
る既知の電界効果トランジスタに比べて、オフ時のソー
スとドレイン間の漏れ電流を著しく低減させることがで
きるものである。
【００６２】なお、前述の第４及び第５実施例におい
て、六方晶炭化珪素の単結晶の＜０００１＞方向軸に平
行で、且つ、主表面１３に対して３０度の角度をなす面
も｛１１２０｝面となるが、この｛１１２０｝面は半導
体基板１２の主表面１３の内部に形成されることにな
り、電極を形成させる場合等に多大の困難を伴うので、
前記｛１１２０｝面はチャンネル６の形成面として現実
的でなく、本発明においては除外している。
て、六方晶炭化珪素の単結晶の＜０００１＞方向軸に平
行で、且つ、主表面１３に対して３０度の角度をなす面
も｛１１２０｝面となるが、この｛１１２０｝面は半導
体基板１２の主表面１３の内部に形成されることにな
り、電極を形成させる場合等に多大の困難を伴うので、
前記｛１１２０｝面はチャンネル６の形成面として現実
的でなく、本発明においては除外している。
【００６３】以上の各実施例においては、トレンチ型の
電界効果トランジスタを構成している場合について説明
したが、本発明は、トレンチ型の電界効果トランジスタ
に限られるものではなく、チャンネルの形成面を、ソー
スやドレインの配置部分と同一の平面上に配置形成し
た、いわゆるプレナー型の電界効果トランジスタにも同
様に適用であるものである。この場合、例えば、半導体
基板１２の主表面１３を六方晶炭化珪素の単結晶の｛１
１２０｝面とすれば、チャンネルの形成面も前記｛１１
２０｝面となり、前述のような特性を持ったプレナー型
の電界効果トランジスタを得ることができる。
電界効果トランジスタを構成している場合について説明
したが、本発明は、トレンチ型の電界効果トランジスタ
に限られるものではなく、チャンネルの形成面を、ソー
スやドレインの配置部分と同一の平面上に配置形成し
た、いわゆるプレナー型の電界効果トランジスタにも同
様に適用であるものである。この場合、例えば、半導体
基板１２の主表面１３を六方晶炭化珪素の単結晶の｛１
１２０｝面とすれば、チャンネルの形成面も前記｛１１
２０｝面となり、前述のような特性を持ったプレナー型
の電界効果トランジスタを得ることができる。
【００６４】図８は、本発明をプレナー型の電界効果ト
ランジスタに適用した、第６の実施例の構成の概要を示
す平面図である。図１に示された構成要素と同じ構成要
素には、同じ符号を付けてある。
ランジスタに適用した、第６の実施例の構成の概要を示
す平面図である。図１に示された構成要素と同じ構成要
素には、同じ符号を付けてある。
【００６５】本実施例によれば、チャンネル形成面は
｛１１２０｝面に平行になるように形成されており、六
方晶炭化珪素の単結晶において、単位面積当たりの原子
数及び原子の未結合手（ダングリングボンド）の数が少
ない面になり、それによって前記開示による既知の電界
効果トランジスタに比べて、オフ時のソースドレイント
間との漏れ電流が著しく低減されるようになる。また、
この場合も、オン時の電流は移動度の大きな｛０００
１｝面に平行な向きに流れることになるため、前記開示
による既知の電界効果トランジスタに比べて、オン時の
電気抵抗を低減させることができる。
｛１１２０｝面に平行になるように形成されており、六
方晶炭化珪素の単結晶において、単位面積当たりの原子
数及び原子の未結合手（ダングリングボンド）の数が少
ない面になり、それによって前記開示による既知の電界
効果トランジスタに比べて、オフ時のソースドレイント
間との漏れ電流が著しく低減されるようになる。また、
この場合も、オン時の電流は移動度の大きな｛０００
１｝面に平行な向きに流れることになるため、前記開示
による既知の電界効果トランジスタに比べて、オン時の
電気抵抗を低減させることができる。
【００６６】図９は、本発明による電界効果トランジス
タの第７の実施例の構成の概要を示す斜視図である。図
１に示された構成要素と同じ構成要素については、同じ
符号を付けてある。また、図９において、１５はｐ+ 型
ゲート層、１６はｐ型チャンネル層、１７はｎ型ソース
層である。
タの第７の実施例の構成の概要を示す斜視図である。図
１に示された構成要素と同じ構成要素については、同じ
符号を付けてある。また、図９において、１５はｐ+ 型
ゲート層、１６はｐ型チャンネル層、１７はｎ型ソース
層である。
【００６７】この場合に、図９に図示の電界効果トラン
ジスタは、主表面１３が六方晶炭化珪素の＜０００１＞
面と平行になるように選ばれると共に、電界効果トラン
ジスタがオン状態の時に流れる電流の経路１４が｛００
０１｝面に平行になるように選ばれている。
ジスタは、主表面１３が六方晶炭化珪素の＜０００１＞
面と平行になるように選ばれると共に、電界効果トラン
ジスタがオン状態の時に流れる電流の経路１４が｛００
０１｝面に平行になるように選ばれている。
【００６８】図９に図示の電界効果トランジスタは、図
１や図８に図示したような、いわゆる、金属−酸化物−
半導体型の電界効果トランジスタではなく、接合型の電
界効果トランジスタであるが、この場合、ゲート電極１
１にソース電極１０に対して負のゲート電圧を供給する
ことにチャンネル層１６がオン状態になり、ドレイン電
極９からソース電極１０に向かう電流１４が流れる。こ
の場合も、オン時の電流は移動度が大きな｛０００１｝
面に平行な向きに流れることになるため、既知の接合型
の電界効果トランジスタに比べて、オン時の電気抵抗を
低減させることができ、実施例１から３、及び６と同様
の効果が見られる。
１や図８に図示したような、いわゆる、金属−酸化物−
半導体型の電界効果トランジスタではなく、接合型の電
界効果トランジスタであるが、この場合、ゲート電極１
１にソース電極１０に対して負のゲート電圧を供給する
ことにチャンネル層１６がオン状態になり、ドレイン電
極９からソース電極１０に向かう電流１４が流れる。こ
の場合も、オン時の電流は移動度が大きな｛０００１｝
面に平行な向きに流れることになるため、既知の接合型
の電界効果トランジスタに比べて、オン時の電気抵抗を
低減させることができ、実施例１から３、及び６と同様
の効果が見られる。
【００６９】図１０は、電界効果トランジスタのオン時
のチャンネル抵抗の温度依存性を調べた結果である。
は本発明の実施例１による電界効果トランジスタの特
性、は既知の電界効果トランジスタの特性であって、
ゲート電圧は２０Ｖ、チャンネル形成領域のキャリア密
度は共に１０16cm-3の場合である。図１０において、本
発明による電界効果トランジスタは、既知の電界効果ト
ランジスタに比べて、チャンネル抵抗は一桁近く小さく
なっており、オン状態における素子性能が向上している
ことが分かる。
のチャンネル抵抗の温度依存性を調べた結果である。
は本発明の実施例１による電界効果トランジスタの特
性、は既知の電界効果トランジスタの特性であって、
ゲート電圧は２０Ｖ、チャンネル形成領域のキャリア密
度は共に１０16cm-3の場合である。図１０において、本
発明による電界効果トランジスタは、既知の電界効果ト
ランジスタに比べて、チャンネル抵抗は一桁近く小さく
なっており、オン状態における素子性能が向上している
ことが分かる。
【００７０】このように、本発明の実施例によれば、六
方晶炭化珪素の単結晶からなる半導体１２に形成した電
界効果トランジスタにおける、オン時の電気抵抗を、既
知の電界効果トランジスタに比べて、著しく低減するこ
とができる。
方晶炭化珪素の単結晶からなる半導体１２に形成した電
界効果トランジスタにおける、オン時の電気抵抗を、既
知の電界効果トランジスタに比べて、著しく低減するこ
とができる。
【００７１】次に、図１１は、電車や電気自動車または
鋼板圧延機等におけるモータ制御や、変電所における周
波数変換を行う場合を想定し、本発明による電界効果ト
ランジスタ及び既知の電気効果トランジスタを、３００
℃の恒温槽内で１０００時間の稼働試験を行い、電気特
性が不良になる割合について調べた結果である。
鋼板圧延機等におけるモータ制御や、変電所における周
波数変換を行う場合を想定し、本発明による電界効果ト
ランジスタ及び既知の電気効果トランジスタを、３００
℃の恒温槽内で１０００時間の稼働試験を行い、電気特
性が不良になる割合について調べた結果である。
【００７２】図１１において、は本発明による電界効
果トランジスタの前記特性、は既知の電界効果トラン
ジスタの前記特性であって、本発明による電界効果トラ
ンジスタは、既知の電界効果トランジスタに比べて、信
頼性が大幅に向上していることが判る。
果トランジスタの前記特性、は既知の電界効果トラン
ジスタの前記特性であって、本発明による電界効果トラ
ンジスタは、既知の電界効果トランジスタに比べて、信
頼性が大幅に向上していることが判る。
【００７３】このように、本発明の実施例によれば、六
方晶炭化珪素の単結晶からなる半導体基板１２に形成し
た電界効果トランジスタにおける、オフ時のソースとド
レイン間の漏洩電流を、既知の電界効果トランジスタに
比べて、著しく小さくすることができ、電界効果トラン
ジスタの信頼性を大幅に向上させることが可能になる。
方晶炭化珪素の単結晶からなる半導体基板１２に形成し
た電界効果トランジスタにおける、オフ時のソースとド
レイン間の漏洩電流を、既知の電界効果トランジスタに
比べて、著しく小さくすることができ、電界効果トラン
ジスタの信頼性を大幅に向上させることが可能になる。
【００７４】続く、図１２は、本発明による電界効果ト
ランジスタを備えた電力用ＩＣの概要構成を示す平面図
である。
ランジスタを備えた電力用ＩＣの概要構成を示す平面図
である。
【００７５】図１２において、１８は本発明による電界
効果トランジスタ、１９は電界効果トランジスタ１８の
制御を行う集積回路であり、その他、図１に示された構
成要素と同じ構成要素には同じ符号を付けている。
効果トランジスタ、１９は電界効果トランジスタ１８の
制御を行う集積回路であり、その他、図１に示された構
成要素と同じ構成要素には同じ符号を付けている。
【００７６】そして、六方晶炭化珪素の単結晶ウエハ１
の主表面１３の一部に、主電流制御素子としての電界効
果トランジスタ１８を形成配置し、前記単結晶ウエハ１
の他の部分に、電界効果トランジスタ１８を制御するた
めのＩＣ１９を形成配置しているものである。
の主表面１３の一部に、主電流制御素子としての電界効
果トランジスタ１８を形成配置し、前記単結晶ウエハ１
の他の部分に、電界効果トランジスタ１８を制御するた
めのＩＣ１９を形成配置しているものである。
【００７７】このような配置によれば、前記単結晶ウエ
ハ１上に、電界効果トランジスタ１８及びＩＣ１９を効
率的に形成させることができる。
ハ１上に、電界効果トランジスタ１８及びＩＣ１９を効
率的に形成させることができる。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
六方晶炭化珪素の単結晶を素材とした電界効果トランジ
スタにおけるゲート電圧がオフ時のソースとドレイン間
の漏洩電流を、既知のこの種の電界効果トランジスタに
比べて、著しく小さくすることができ、高い信頼性を持
った電界効果トランジスタを得ることができるという効
果がある。また、ゲート電圧がオン時のソースとドレイ
ン間の電気抵抗を、既知のこの種の電界効果トランジス
タに比べて、著しく低減することができるという効果も
生ずる。これらの二点の効果により、本発明によれば、
六方晶炭化珪素の単結晶を素材とした電界効果トランジ
スタの電力変換容量を既知のこの種の電界効果トランジ
スタに比べて、著しく高めることが可能である。
六方晶炭化珪素の単結晶を素材とした電界効果トランジ
スタにおけるゲート電圧がオフ時のソースとドレイン間
の漏洩電流を、既知のこの種の電界効果トランジスタに
比べて、著しく小さくすることができ、高い信頼性を持
った電界効果トランジスタを得ることができるという効
果がある。また、ゲート電圧がオン時のソースとドレイ
ン間の電気抵抗を、既知のこの種の電界効果トランジス
タに比べて、著しく低減することができるという効果も
生ずる。これらの二点の効果により、本発明によれば、
六方晶炭化珪素の単結晶を素材とした電界効果トランジ
スタの電力変換容量を既知のこの種の電界効果トランジ
スタに比べて、著しく高めることが可能である。
【図１】本発明に関わる電界効果トランジスタの第１の
実施例の構成を示す斜視図。
実施例の構成を示す斜視図。
【図２】六方晶炭化珪素の単結晶における単位格子の構
造を示す説明図。
造を示す説明図。
【図３】電界効果トランジスタを製造する工程の一例を
示す図。
示す図。
【図４】本発明に関わる電界効果トランジスタの第２の
実施例の構成を示す概要構成図。
実施例の構成を示す概要構成図。
【図５】本発明に関わる電界効果トランジスタの第３の
実施例の構成を示す概要構成図。
実施例の構成を示す概要構成図。
【図６】本発明に関わる電界効果トランジスタの第４の
実施例の構成の概要を示す構成図。
実施例の構成の概要を示す構成図。
【図７】本発明による電界効果トランジスタの第５の実
施例の構成の概要を示す平面図。
施例の構成の概要を示す平面図。
【図８】本発明による電界効果トランジスタの第６の実
施例の構成の概要を示す平面図。
施例の構成の概要を示す平面図。
【図９】本発明による電界効果トランジスタの第７の実
施例の構成の概要を示す斜視図。
施例の構成の概要を示す斜視図。
【図１０】本発明による電界効果トランジスタのオン時
のチャンネル抵抗の温度依存性と公知の電界効果トラン
ジスタの特性と比較した図。
のチャンネル抵抗の温度依存性と公知の電界効果トラン
ジスタの特性と比較した図。
【図１１】３００℃の恒温槽内で１０００時間の稼働試
験を行い、電気特性が不良になる割合について調べた結
果を示す特性図。
験を行い、電気特性が不良になる割合について調べた結
果を示す特性図。
【図１２】本発明による電界効果トランジスタを備えた
電力用ＩＣの概要構成図。
電力用ＩＣの概要構成図。
【図１３】公知の電界効果トランジスタの構成の一例を
示す断面図。
示す断面図。
１…ｎ+ 型層、２…ｎ- 型ドレイン、３…ｐ型ウエル
層、４…ｎ型ソース、５…絶縁膜、６…チャンネル、７
…溝部、７1…第１の溝部、７2…第２の溝部、７3…第
３の溝部、７4…第４の溝部、７5…第５の溝部、７7…
第７の溝部、７8…第８の溝部、７9…第９の溝部、７10
…第１０の溝部、７11…第１１の溝部、７12…第１２の
溝部、８…溝部７の大きな側壁（チャンネル形成面）、
８1…主表面１３に対して時計方向に１５０度の角度を
有する側壁、８2…主表面１３に対して反時計方向に１
５０度の角度を有する側壁、８3 …主表面１３に対して
垂直な側壁、８4 …主表面１３に対して時計方向に１２
０度の角度をなす側壁、８5 …主表面１３に対して反時
計方向に１２０度の角度をなす側壁、８6 …主表面１３
に対して平行な側壁、９…ドレイン電極、１０…ソース
電極、１１…ゲート電極、１２…半導体基板、１３…半
導体基板１２の主表面、１４…オン時に流れる電流の経
路、１５…ｐ型ゲート層、１６…ｐ型チャンネル層、１
７…ｎ型ソース層、１８…電界効果トランジスタ、１９
…電界効果トランジスタ１８の制御を行う集積回路(Ｉ
Ｃ)、５１…抵抗率が低いｎ型(ｎ+ 型)の炭化珪素層
（あるいは支持体）、５２…抵抗率が低いｎ型（ｎ-
型）の炭化珪素層、５３…ｐ型炭化珪素層、５４…ｎ型
炭化珪素層、５５…ゲート絶縁膜、５６…溝部、５７…
ドレイン電極、５８…ソース電極、５９…ゲート電極。
層、４…ｎ型ソース、５…絶縁膜、６…チャンネル、７
…溝部、７1…第１の溝部、７2…第２の溝部、７3…第
３の溝部、７4…第４の溝部、７5…第５の溝部、７7…
第７の溝部、７8…第８の溝部、７9…第９の溝部、７10
…第１０の溝部、７11…第１１の溝部、７12…第１２の
溝部、８…溝部７の大きな側壁（チャンネル形成面）、
８1…主表面１３に対して時計方向に１５０度の角度を
有する側壁、８2…主表面１３に対して反時計方向に１
５０度の角度を有する側壁、８3 …主表面１３に対して
垂直な側壁、８4 …主表面１３に対して時計方向に１２
０度の角度をなす側壁、８5 …主表面１３に対して反時
計方向に１２０度の角度をなす側壁、８6 …主表面１３
に対して平行な側壁、９…ドレイン電極、１０…ソース
電極、１１…ゲート電極、１２…半導体基板、１３…半
導体基板１２の主表面、１４…オン時に流れる電流の経
路、１５…ｐ型ゲート層、１６…ｐ型チャンネル層、１
７…ｎ型ソース層、１８…電界効果トランジスタ、１９
…電界効果トランジスタ１８の制御を行う集積回路(Ｉ
Ｃ)、５１…抵抗率が低いｎ型(ｎ+ 型)の炭化珪素層
（あるいは支持体）、５２…抵抗率が低いｎ型（ｎ-
型）の炭化珪素層、５３…ｐ型炭化珪素層、５４…ｎ型
炭化珪素層、５５…ゲート絶縁膜、５６…溝部、５７…
ドレイン電極、５８…ソース電極、５９…ゲート電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 9055−4Ｍ ３２１ Ｖ 7376−4Ｍ 29/80 Ａ (72)発明者 小園 裕三 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 鈴木 誉也 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 八尾 勉 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (21)
- 【請求項１】平板状の六方晶炭化珪素単結晶の表面と該
表面に対向する裏面とに電流端子を備えた半導体装置に
おいて、前記炭化珪素単結晶の結晶学的方位指数＜0001
＞方向が前記表面と平行な位置関係であり、且つ制御さ
れる電流の経路が前記炭化珪素単結晶の結晶学的面指数
｛０００１｝面に対して平行な方向であることを特徴と
する半導体装置。 - 【請求項２】支持体上にエピタキシャル成長した六方晶
炭化珪素単結晶層の表面と該表面に対向する支持体の裏
面とに電流端子を備えた半導体装置において、前記炭化
珪素層の結晶学的方位指数＜０００１＞方向が前記表面
と平行な位置関係であり、且つ制御される電流の経路が
前記炭化珪素単結晶の結晶学的面指数｛０００１｝面に
対して平行な方向であることを特徴とする半導体装置。 - 【請求項３】支持体上にエピタキシャル成長した六方晶
炭化珪素単結晶層の表面と該表面に対向する前記支持体
の裏面とに電流端子を備えたトランジスタにおいて、前
記炭化珪素層の結晶学的方位指数＜０００１＞方向が前
記表面と平行な位置関係であり、且つ制御される電流の
経路が前記炭化珪素単結晶層の結晶学的面指数{0001}面
に対して平行な方向であることを特徴とするトランジス
タ。 - 【請求項４】ｎ型の導電性を示す支持体上に形成した、
ｎ型の導電型の第１の六方晶炭化珪素からなる領域と、
前記第１の炭化珪素の領域の表面の一部に形成したｐ型
の導電型の第２の六方晶炭化珪素からなる領域と、前記
第２の炭化珪素からなる領域の表面の一部に形成したｎ
型の導電型の第３の六方晶炭化珪素からなる領域と、前
記第２の炭化珪素の領域の表面を覆うゲート絶縁膜と、
該ゲート絶縁膜上に形成されたゲート電極と、前記第３
の炭化珪素からなる領域上に形成されたソース電極と、
前記支持体裏面に形成されたドレイン電極を備えた電界
効果トランジスタにおいて、前記炭化珪素層全てが結晶
学的方位指数＜０００１＞方向を前記支持体表面と平行
な位置関係でエピタキシャル成長しており、且つソース
電極，ドレイン電極間の電流経路が前記炭化珪素の結晶
学的面指数｛０００１｝面に対して平行な方向であるこ
とを特徴とする電界効果トランジスタ。 - 【請求項５】ｎ型の導電性を示す支持体上に形成した、
ｎ型の導電型の第１の六方晶炭化珪素からなる領域と、
前記第１の六方晶炭化珪素の上に積層したｐ型の導電型
の第２の六方晶炭化珪素の領域と、該第２の炭化珪素の
領域の表面の一部もしくは全面に形成したｎ型の導電型
の第３の六方晶炭化珪素の領域と、該第３の炭化珪素の
領域内から前記第１の炭化珪素の領域に達するように掘
り込まれた溝部と、該溝部の表面を覆うゲート絶縁膜
と、該ゲート絶縁膜を介して溝部に作り込まれたゲート
電極と、前記第３の炭化珪素上に形成されたソース電極
と、前記支持体裏面に形成されたドレイン電極を備えた
電界効果トランジスタにおいて、前記炭化珪素層全てが
結晶学的方位指数＜０００１＞方向を前記支持体表面と
平行な位置関係でエピタキシャル成長しており、且つソ
ース電極，ドレイン電極間の電流経路が前記炭化珪素の
結晶学的面指数｛０００１｝面に対して平行な方向であ
ることを特徴とする電界効果トランジスタ。 - 【請求項６】ｎ型の導電性を示す支持体上に形成した、
ｎ型の導電型の第１の六方晶炭化珪素からなる領域と、
前記第１の炭化珪素の領域の表面の一部に形成したｐ型
の導電型の第２の六方晶炭化珪素からなる領域と、前記
第１の炭化珪素上に形成されたソース電極と、前記第２
の炭化珪素上に形成されたゲート電極と、前記支持体裏
面に形成されたドレイン電極を備えた電界効果トランジ
スタにおいて、前記炭化珪素層全てが結晶学的法格子数
＜０００１＞方向を前記支持体表面と平行な位置関係で
エピタキシャル成長しており、且つソース電極，ドレイ
ン電極間の電流経路が結晶学的面指数｛０００１｝面に
対して平行な方向であることを特徴とする電界効果トラ
ンジスタ。 - 【請求項７】ｎ型の導電性を示す支持体上に形成した、
ｎ型の導電型の第１の六方晶炭化珪素からなる領域と、
前記第１の六方晶炭化珪素の上に積層したｐ型の導電型
の第２の六方晶炭化珪素の領域と、該第２の炭化珪素の
領域の表面の一部から前記第１の炭化珪素の領域に達す
るように形成した前記第２の炭化珪素の領域よりもキャ
リア密度の高いｐ+ 型の導電型の第３の六方晶炭化珪素
の領域と、前記第２の炭化珪素の領域の表面の一部に形
成したｎ型の導電型の第４の炭化珪素の領域と、前記第
４の炭化珪素の領域上に形成されたソース電極と、前記
支持体裏面に形成されたドレイン電極と、前記第３の炭
化珪素の領域上に形成されたゲート電極を備えた電界効
果トランジスタにおいて、前記炭化珪素層全てが結晶学
的方向指数＜０００１＞方向を前記支持体表面と平行な
位置関係でエピタキシャル成長しており、且つソース電
極，ドレイン電極間の電流経路が結晶学的面指数｛000
1｝面に対して平行な方向であることを特徴とする電界
効果トランジスタ。 - 【請求項８】第１導電型を示す支持体上に形成した、第
１導電型の六方晶炭化珪素からなる領域と、前記炭化珪
素上に形成された前記炭化珪素層とショットキー接合を
形成する電極と、前記支持体裏面に形成されて前記支持
体とオーミック接合を形成する電極を備えたダイオード
において、前記炭化珪素層が結晶学的方位指数＜０００
１＞方向を前記支持体表面と平行な位置関係でエピタキ
シャル成長しており、且つ前記ショットキー電極と前記
オーミック電極間の電流経路が前記炭化珪素層の結晶学
的面指数｛０００１｝面に対して平行な方向であること
を特徴とするショットキー接合ダイオード。 - 【請求項９】第１導電型を示す支持体上に形成した、第
１導電型の第１の六方晶炭化珪素からなる領域と、前記
第１の六方晶炭化珪素の上に積層した第２導電型の第２
の六方晶炭化珪素の領域と、前記第２の炭化珪素上に形
成された電極と、前記支持体裏面に形成された電極を備
えたダイオードにおいて、前記第１及び第２の炭化珪素
層いずれも結晶学的方位指数＜０００１＞方向を前記支
持体表面と平行な位置関係でエピタキシャル成長してお
り、前記第２の炭化珪素上に形成された電極と、支持体
裏面に形成された電極間の電流経路が前記第１および第
２の炭化珪素層の結晶学的面指数｛０００１｝面に対し
て平行な方向であることを特徴とするｐｎ接合ダイオー
ド。 - 【請求項１０】第１導電型を示す支持体上に形成した、
第１導電型の第１の六方晶炭化珪素からなる領域と、前
記第１の六方晶炭化珪素の上に積層した第２導電型の第
２の六方晶炭化珪素の領域と、前記第２の炭化珪素上に
形成された第１導電型の第３の六方晶炭化珪素の領域
と、前記第３の炭化珪素上に形成された第２導電型の第
４の六方晶炭化珪素の領域と、前記第４の炭化珪素上に
形成されたカソード電極と、前記支持体裏面に形成され
たアノード電極を備えたサイリスタにおいて、前記第１
から第４の炭化珪素層いずれもが結晶学的方位指数＜０
００１＞方向を前記支持体表面と平行な位置関係でエピ
タキシャル成長しており、前記カソード電極と前記アノ
ード電極間の電流経路が前記第１から第４の炭化珪素層
の結晶学的面指数｛０００１｝面に対して平行な方向で
あることを特徴とするサイリスタ。 - 【請求項１１】第１導電型を示す支持体上に形成した、
第１導電型の第１の六方晶炭化珪素からなる領域と、前
記第１の六方晶炭化珪素の上に積層した第２導電型の第
２の六方晶炭化珪素の領域と、前記第２の炭化珪素上に
形成された第１導電型の第３の六方晶炭化珪素の領域
と、前記第３の炭化珪素上あるいは前記第３の炭化珪素
の表面の一部に形成された第２導電型の第４の六方晶炭
化珪素の領域と、前記第４の炭化珪素上に形成されたカ
ソード電極と、前記第３の炭化珪素上に形成されたゲー
ト電極と、前記支持体裏面に形成されたアノード電極を
備えたサイリスタにおいて、前記第１から第４の炭化珪
素層が結晶学的方位指数＜０００１＞方向を前記支持体
表面と平行な位置関係でエピタキシャル成長しており、
前記カソード電極と前記アノード電極間の電流経路が前
記第１から第４の炭化珪素層の結晶学的面指数｛０００
１｝面に対して平行な方向であることを特徴とするサイ
リスタ。 - 【請求項１２】チャンネル形成面が六方晶炭化珪素単結
晶主表面もしくは該主表面に形成した溝部の側壁である
電界効果トランジスタにおいて、前記チャンネル形成面
が前記炭化珪素単結晶の結晶学的面指数｛１１２０｝面
に対して平行であることを特徴とする電界効果トランジ
スタ。 - 【請求項１３】請求項４又は請求項５の何れかに記載の
電界効果トランジスタにおいて、チャンネル形成面が前
記炭化珪素の結晶学的面指数｛１１２０｝面に対して平
行であることを特徴とする電界効果トランジスタ。 - 【請求項１４】六方晶炭化珪素単結晶の結晶学的面指数
｛１１００｝面を主表面とし、該主表面に溝部を形成
し、前記溝部の側壁をチャンネル形成面として用いる電
界効果トランジスタにおいて、前記チャンネル形成面
は、前記主表面に対して垂直方向あるいは１５０度をな
す角度方向であり、且つ、前記六方晶炭化珪素単結晶の
結晶学的方向指数＜０００１＞方向に対して平行に形成
されることを特徴とする電界効果トランジスタ。 - 【請求項１５】六方晶炭化珪素単結晶の結晶学的面指数
｛１１２０｝面を主表面とし、該主表面に溝部を形成
し、前記溝部の側壁をチャンネル形成面として用いる電
界効果トランジスタにおいて、前記チャンネル形成面
は、前記主表面に対して平行あるいは１２０度をなす角
度方向であり、且つ、前記六方晶炭化珪素単結晶の結晶
学的方向指数＜０００１＞方向に対して平行に形成され
ることを特徴とする電界効果トランジスタ。 - 【請求項１６】六方晶炭化珪素単結晶の結晶学的面指数
｛０００１｝面を主表面とし、該主表面に溝部を形成
し、前記溝部の側壁をチャンネル形成面として用いる電
界効果トランジスタにおいて、前記チャンネル形成面
は、前記主表面に対して垂直方向であり、且つ、前記六
方晶炭化珪素単結晶の結晶学的方位指数＜１１００＞方
向に対して平行に形成されることを特徴とする電界効果
トランジスタ。 - 【請求項１７】｛１１００｝結晶面方位を主表面とする
第１導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ
ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ
の該表面に、エピタキシャル成長により第１導電型のド
レイン層及び第２導電型のウエル層を順次形成する工程
と、前記第２導電型のウエル層の表面に、第１導電型の
ソース層を部分的に形成する工程と、前記第１導電型の
ソース層形成部分に、深さが前記第１導電型のドレイン
層にまで達する溝部であって、該溝部側壁が前記主表面
に対して垂直方向あるいは１５０度をなす角度方向であ
り、且つ、前記六方晶炭化珪素単結晶の結晶学的方位指
数＜０００１＞方向に対して平行に前記溝部を形成する
工程と、前記溝部の側壁にゲート酸化膜を介してゲート
電極を形成する工程と、前記六方晶炭化珪素単結晶ウエ
ハの他の開放面にドレイン電極を、前記第２導電型のウ
エル層にソース電極をそれぞれオーミック接合させる工
程と、を有することを特徴とする電界効果トランジスタ
の製造方法。 - 【請求項１８】｛１１２０｝結晶面方位を主表面とする
第１導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ
ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ
の該表面に、エピタキシャル成長により第１導電型のド
レイン層及び第２導電型のウエル層を順次形成する工程
と、前記第２導電型のウエル層の表面に第１導電型のソ
ース層を部分的に形成する工程と、前記第１導電型のソ
ース層形成部分に、深さが前記第１導電型のドレイン層
にまで達する溝部であり、且つ該溝部側壁が前記主表面
に対して平行あるいは１２０度をなす角度方向であり、
且つ前記六方晶炭化珪素単結晶の結晶学的方位指数＜０
００１＞方向に対して平行に前記溝部を形成する工程
と、前記溝部の側壁にゲート酸化膜を介してゲート電極
を形成する工程と、前記六方晶炭化珪素単結晶ウエハの
他の開放面にドレイン電極を、前記第２導電型のウエル
層にソース電極をそれぞれオーミック接合させる工程
と、を有することを特徴とする電界効果トランジスタの
製造方法。 - 【請求項１９】｛０００１｝結晶面方位を主表面とする
第１導電型の高不純物濃度の六方晶炭化珪素単結晶ウエ
ハを準備する工程と、前記六方晶炭化珪素単結晶ウエハ
の前記表面に、エピタキシャル成長により第１導電型の
ドレイン層及び第２導電型のウエル層を順次形成する工
程と、前記第２導電型のウエル層の表面に、第１導電型
のソース層を部分的に形成する工程と、前記第１導電型
のソース層形成部分に、深さが前記第１導電型のドレイ
ン層にまで達する溝部であって、該溝部側壁が前記主表
面に対して垂直方向であり、且つ、前記六方晶炭化珪素
単結晶の結晶学的方位指数＜１１００＞方向に対して平
行に前記溝部を形成する工程と、前記溝部の側壁にゲー
ト酸化膜を介してゲート電極を形成する工程と、前記六
方晶炭化珪素単結晶ウエハの他の開放面にドレイン電極
を、前記第２導電型のウエル層にソース電極をそれぞれ
オーミック接合させる工程と、を有することを特徴とす
る電界効果トランジスタの製造方法。 - 【請求項２０】請求項１から請求項７及び請求項１０か
ら請求項１６の何れかに記載の半導体装置，電界効果ト
ランジスタ，サイリスタの少なくとも一つを用いて１０
００キロボルトアンペア以上の電力変換容量で使用する
ことを特徴とする電力用変換器。 - 【請求項２１】請求項１から請求項７及び請求項１０か
ら請求項１６の何れかに記載の半導体装置，電界効果ト
ランジスタ，サイリスタの少なくとも一つを用いて、１
００キロボルトアンペアから１００００キロボルトアン
ペアの範囲の電力変換容量で使用することを特徴とする
モータ駆動用インバータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216930A JP2910573B2 (ja) | 1993-09-10 | 1994-09-12 | 電界効果トランジスタ及びその製造方法 |
| US08/521,548 US5736753A (en) | 1994-09-12 | 1995-08-30 | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-225908 | 1993-09-10 | ||
| JP22590893 | 1993-09-10 | ||
| JP6216930A JP2910573B2 (ja) | 1993-09-10 | 1994-09-12 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07131016A true JPH07131016A (ja) | 1995-05-19 |
| JP2910573B2 JP2910573B2 (ja) | 1999-06-23 |
Family
ID=26521720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216930A Expired - Fee Related JP2910573B2 (ja) | 1993-09-10 | 1994-09-12 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2910573B2 (ja) |
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2744837A1 (fr) * | 1996-01-23 | 1997-08-14 | Denso Corp | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication |
| US5708352A (en) * | 1993-12-07 | 1998-01-13 | Nippondenso Co., Ltd. | A.C. Generator for vehicles |
| US5719760A (en) * | 1995-06-06 | 1998-02-17 | Nippondenso Co., Ltd. | Direct-mounted vehicle generator using low heat producing SiC rectifiers |
| DE19705519A1 (de) * | 1997-02-13 | 1998-08-20 | Siemens Ag | Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung |
| JPH10247732A (ja) * | 1997-03-05 | 1998-09-14 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| DE19705516C2 (de) * | 1997-02-13 | 1999-01-07 | Siemens Ag | Halbleiter-Anordnung aus Siliziumcarbid und Verfahren zu ihrer Herstellung |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| WO1999048153A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif de commutation a semi-conducteur au carbure de silicium |
| US5977564A (en) * | 1996-10-16 | 1999-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5976936A (en) * | 1995-09-06 | 1999-11-02 | Denso Corporation | Silicon carbide semiconductor device |
| WO2000019541A1 (fr) * | 1998-09-30 | 2000-04-06 | Hitachi, Ltd. | Transistor a induction electrostatique |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| JP2001144288A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 炭化珪素半導体装置 |
| US6262439B1 (en) | 1997-11-28 | 2001-07-17 | Denso Corporation | Silicon carbide semiconductor device |
| JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
| JP2002076022A (ja) * | 2000-09-01 | 2002-03-15 | New Japan Radio Co Ltd | 半導体装置 |
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2002261095A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP2002270620A (ja) * | 2001-03-09 | 2002-09-20 | Nippon Steel Corp | 電界効果トランジスタ |
| JP2003115460A (ja) * | 2001-10-04 | 2003-04-18 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US6750477B2 (en) | 1998-09-30 | 2004-06-15 | Hitachi, Ltd. | Static induction transistor |
| US6759684B2 (en) | 2000-11-14 | 2004-07-06 | National Institute Of Advanced Industrial Science And Technology | SiC semiconductor device |
| US6764963B2 (en) | 2001-08-27 | 2004-07-20 | National Institute Of Advanced Industrial Science And Technology | Manufacturing method of semiconductor devices |
| JP2004281875A (ja) * | 2003-03-18 | 2004-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置及びその製造方法 |
| JP2004531065A (ja) * | 2001-05-23 | 2004-10-07 | ヴラム・テクノロジーズ・エルエルシイ | 縦形の金属／酸化物／シリコン型電界効果ダイオード |
| JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
| WO2005122273A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | パワー素子 |
| JP2006135150A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JPWO2005020320A1 (ja) * | 2003-08-22 | 2006-10-19 | 関西電力株式会社 | 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007258465A (ja) * | 2006-03-23 | 2007-10-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| KR100795852B1 (ko) * | 2005-08-31 | 2008-01-21 | 가부시키가이샤 덴소 | 고 채널 이동도를 갖는 탄화규소 반도체 장치 및 그 제조방법 |
| JP2008091934A (ja) * | 2007-10-31 | 2008-04-17 | Denso Corp | 炭化珪素半導体装置 |
| JP2009130069A (ja) * | 2007-11-22 | 2009-06-11 | Mitsubishi Electric Corp | 半導体装置 |
| WO2009081561A1 (ja) * | 2007-12-20 | 2009-07-02 | Panasonic Corporation | 電力変換装置、スイッチ装置、および電力変換装置の制御方法 |
| JP2010040652A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2012004541A (ja) * | 2010-05-19 | 2012-01-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2012014725A1 (ja) * | 2010-07-26 | 2012-02-02 | 日産自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP2014029951A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | 半導体装置 |
| JP2014135494A (ja) * | 2013-01-14 | 2014-07-24 | Samsung Electronics Co Ltd | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 |
| DE102008011648B4 (de) * | 2007-02-28 | 2014-09-25 | Denso Corporation | SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung |
| JP2020194848A (ja) * | 2019-05-27 | 2020-12-03 | トヨタ自動車株式会社 | スイッチング素子 |
-
1994
- 1994-09-12 JP JP6216930A patent/JP2910573B2/ja not_active Expired - Fee Related
Cited By (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5708352A (en) * | 1993-12-07 | 1998-01-13 | Nippondenso Co., Ltd. | A.C. Generator for vehicles |
| US5719760A (en) * | 1995-06-06 | 1998-02-17 | Nippondenso Co., Ltd. | Direct-mounted vehicle generator using low heat producing SiC rectifiers |
| US6573534B1 (en) | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US6020600A (en) * | 1995-09-06 | 2000-02-01 | Nippondenso Co., Ltd. | Silicon carbide semiconductor device with trench |
| US5976936A (en) * | 1995-09-06 | 1999-11-02 | Denso Corporation | Silicon carbide semiconductor device |
| US5744826A (en) * | 1996-01-23 | 1998-04-28 | Denso Corporation | Silicon carbide semiconductor device and process for its production |
| FR2744837A1 (fr) * | 1996-01-23 | 1997-08-14 | Denso Corp | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication |
| US6133587A (en) * | 1996-01-23 | 2000-10-17 | Denso Corporation | Silicon carbide semiconductor device and process for manufacturing same |
| US5977564A (en) * | 1996-10-16 | 1999-11-02 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US6246077B1 (en) | 1996-10-16 | 2001-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| DE19705519A1 (de) * | 1997-02-13 | 1998-08-20 | Siemens Ag | Erzeugnis aus Siliziumcarbid und Verfahren zu seiner Herstellung |
| DE19705516C2 (de) * | 1997-02-13 | 1999-01-07 | Siemens Ag | Halbleiter-Anordnung aus Siliziumcarbid und Verfahren zu ihrer Herstellung |
| JPH10247732A (ja) * | 1997-03-05 | 1998-09-14 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| US6262439B1 (en) | 1997-11-28 | 2001-07-17 | Denso Corporation | Silicon carbide semiconductor device |
| JPH11251592A (ja) * | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| US6384428B1 (en) | 1998-03-19 | 2002-05-07 | Hitachi, Ltd. | Silicon carbide semiconductor switching device |
| WO1999048153A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif de commutation a semi-conducteur au carbure de silicium |
| US6750477B2 (en) | 1998-09-30 | 2004-06-15 | Hitachi, Ltd. | Static induction transistor |
| WO2000019541A1 (fr) * | 1998-09-30 | 2000-04-06 | Hitachi, Ltd. | Transistor a induction electrostatique |
| JP2001144288A (ja) * | 1999-11-17 | 2001-05-25 | Denso Corp | 炭化珪素半導体装置 |
| JP2001267570A (ja) * | 2000-03-15 | 2001-09-28 | Mitsubishi Electric Corp | 半導体装置及び半導体装置製造方法 |
| JP4738562B2 (ja) * | 2000-03-15 | 2011-08-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2002076022A (ja) * | 2000-09-01 | 2002-03-15 | New Japan Radio Co Ltd | 半導体装置 |
| JP2002203967A (ja) * | 2000-10-23 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| US7126169B2 (en) | 2000-10-23 | 2006-10-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor element |
| US6759684B2 (en) | 2000-11-14 | 2004-07-06 | National Institute Of Advanced Industrial Science And Technology | SiC semiconductor device |
| JP2002261095A (ja) * | 2001-03-05 | 2002-09-13 | Shikusuon:Kk | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP2002270620A (ja) * | 2001-03-09 | 2002-09-20 | Nippon Steel Corp | 電界効果トランジスタ |
| JP2004531065A (ja) * | 2001-05-23 | 2004-10-07 | ヴラム・テクノロジーズ・エルエルシイ | 縦形の金属／酸化物／シリコン型電界効果ダイオード |
| US6764963B2 (en) | 2001-08-27 | 2004-07-20 | National Institute Of Advanced Industrial Science And Technology | Manufacturing method of semiconductor devices |
| JP2003115460A (ja) * | 2001-10-04 | 2003-04-18 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2004281875A (ja) * | 2003-03-18 | 2004-10-07 | National Institute Of Advanced Industrial & Technology | 炭化珪素半導体装置及びその製造方法 |
| US7544970B2 (en) | 2003-08-22 | 2009-06-09 | The Kansai Electric Power Co., Inc. | Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device |
| JP2008294452A (ja) * | 2003-08-22 | 2008-12-04 | Kansai Electric Power Co Inc:The | 半導体装置及びその製造方法、動作方法、この半導体装置を用いた電力変換装置 |
| US7462886B2 (en) | 2003-08-22 | 2008-12-09 | The Kansai Electric Power Co., Inc. | Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device |
| US7462888B2 (en) | 2003-08-22 | 2008-12-09 | The Kansai Electric Power Co., Inc. | Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device |
| JPWO2005020320A1 (ja) * | 2003-08-22 | 2006-10-19 | 関西電力株式会社 | 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 |
| US7482237B2 (en) | 2003-08-22 | 2009-01-27 | The Kansai Electric Power Co, Inc. | Semiconductor device and method of producing the same, and power conversion apparatus incorporating this semiconductor device |
| JP2005340685A (ja) * | 2004-05-31 | 2005-12-08 | Fuji Electric Holdings Co Ltd | 炭化珪素半導体素子 |
| WO2005122273A1 (ja) * | 2004-06-11 | 2005-12-22 | Matsushita Electric Industrial Co., Ltd. | パワー素子 |
| US7671409B2 (en) | 2004-06-11 | 2010-03-02 | Panasonic Corporation | Wide gap semiconductor power device with temperature independent resistivity due to channel region resistivity having negative temperature dependence |
| JP2006135150A (ja) * | 2004-11-08 | 2006-05-25 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2006156962A (ja) * | 2004-11-08 | 2006-06-15 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| KR100795852B1 (ko) * | 2005-08-31 | 2008-01-21 | 가부시키가이샤 덴소 | 고 채널 이동도를 갖는 탄화규소 반도체 장치 및 그 제조방법 |
| JP2007165657A (ja) * | 2005-12-14 | 2007-06-28 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法および半導体装置 |
| JP2007258465A (ja) * | 2006-03-23 | 2007-10-04 | Fuji Electric Holdings Co Ltd | 半導体装置 |
| DE102008011648B4 (de) * | 2007-02-28 | 2014-09-25 | Denso Corporation | SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung |
| JP2008091934A (ja) * | 2007-10-31 | 2008-04-17 | Denso Corp | 炭化珪素半導体装置 |
| JP2009130069A (ja) * | 2007-11-22 | 2009-06-11 | Mitsubishi Electric Corp | 半導体装置 |
| WO2009081561A1 (ja) * | 2007-12-20 | 2009-07-02 | Panasonic Corporation | 電力変換装置、スイッチ装置、および電力変換装置の制御方法 |
| CN101904080A (zh) * | 2007-12-20 | 2010-12-01 | 松下电器产业株式会社 | 电力变换装置、开关装置以及电力变换装置的控制方法 |
| JPWO2009081561A1 (ja) * | 2007-12-20 | 2011-05-06 | パナソニック株式会社 | 電力変換装置および電力変換装置の制御方法 |
| JP4581030B2 (ja) * | 2007-12-20 | 2010-11-17 | パナソニック株式会社 | 電力変換装置および電力変換装置の制御方法 |
| US8767424B2 (en) | 2007-12-20 | 2014-07-01 | Panasonic Corporation | Power conversion apparatus which performs power conversion with synchronous rectification |
| JP2010040652A (ja) * | 2008-08-01 | 2010-02-18 | Fuji Electric Systems Co Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP2012004541A (ja) * | 2010-05-19 | 2012-01-05 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2012014725A1 (ja) * | 2010-07-26 | 2012-02-02 | 日産自動車株式会社 | 電力変換装置及び電力変換方法 |
| JP2014029951A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | 半導体装置 |
| US9018636B2 (en) | 2012-07-31 | 2015-04-28 | Kabushiki Kaisha Toshiba | Semiconductor device having a plurality of transistors with different crystal face |
| JP2014135494A (ja) * | 2013-01-14 | 2014-07-24 | Samsung Electronics Co Ltd | 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法 |
| JP2020194848A (ja) * | 2019-05-27 | 2020-12-03 | トヨタ自動車株式会社 | スイッチング素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2910573B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2910573B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5736753A (en) | Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide | |
| US9941272B2 (en) | Method of producing a semiconductor device | |
| US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
| US9142663B2 (en) | Silicon carbide devices having smooth channels | |
| US8415671B2 (en) | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices | |
| US7687825B2 (en) | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication | |
| US9640652B2 (en) | Semiconductor devices including epitaxial layers and related methods | |
| CN104285301B (zh) | 半导体装置及其制造方法 | |
| US8492836B2 (en) | Power semiconductor device | |
| EP2705527B1 (en) | Field effect transistor devices with low source resistance | |
| US20130020587A1 (en) | Power semiconductor device and method for manufacturing same | |
| US20130341711A1 (en) | Semiconductor device | |
| JPH01138759A (ja) | 高耐圧プレーナ素子 | |
| US11961904B2 (en) | Semiconductor device including trench gate structure and buried shielding region and method of manufacturing | |
| JPH09172187A (ja) | 接合型電界効果半導体装置およびその製造方法 | |
| CN112259598A (zh) | 一种沟槽型mosfet器件及其制备方法 | |
| Singh et al. | Development of high-current 4H-SiC ACCUFET | |
| Fujikawa et al. | 800 V 4H-SiC RESURF-type lateral JFETs | |
| WO2021044624A1 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| CN213212168U (zh) | 一种沟槽型mosfet器件 | |
| JP7337469B1 (ja) | 半導体装置および電力変換装置 | |
| CN115360229A (zh) | 碳化硅半导体装置 | |
| CN116110791A (zh) | 沟槽型绝缘栅场效应管及其制造方法、电子器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080409 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |