JPWO2005020320A1 - 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 - Google Patents

半導体装置及びその製造方法、この半導体装置を用いた電力変換装置 Download PDF

Info

Publication number
JPWO2005020320A1
JPWO2005020320A1 JP2005513297A JP2005513297A JPWO2005020320A1 JP WO2005020320 A1 JPWO2005020320 A1 JP WO2005020320A1 JP 2005513297 A JP2005513297 A JP 2005513297A JP 2005513297 A JP2005513297 A JP 2005513297A JP WO2005020320 A1 JPWO2005020320 A1 JP WO2005020320A1
Authority
JP
Japan
Prior art keywords
temperature
semiconductor device
wide gap
sic
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005513297A
Other languages
English (en)
Other versions
JP4317550B2 (ja
Inventor
良孝 菅原
良孝 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kansai Electric Power Co Inc
Original Assignee
Kansai Electric Power Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansai Electric Power Co Inc filed Critical Kansai Electric Power Co Inc
Publication of JPWO2005020320A1 publication Critical patent/JPWO2005020320A1/ja
Application granted granted Critical
Publication of JP4317550B2 publication Critical patent/JP4317550B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20758—Diameter ranges larger or equal to 80 microns less than 90 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Power Conversion In General (AREA)

Abstract

可制御電流が大きく、かつ低損失のパワー半導体装置を得るために、ワイドギャップ半導体を用いるバイポーラ半導体素子の温度を、ヒーターなどの加熱手段を用いて上昇させる。その温度は、ワイドギャップバイポーラ半導体素子の、温度の上昇に応じて低下するビルトイン電圧の低下量に対応する前記ワイドギャップバイポーラ半導体素子の定常損失の減少量が、前記温度の上昇に応じて増加するオン抵抗の増加量に対応する前記定常損失の増加量よりも大きくなる温度を超える温度にする。

Description

本発明は、可制御電流（通電時にオンオフ制御ができる最大電流）が大きいパワー半導体装置と、このパワー半導体装置を用いた電力変換装置に関する。
高電圧、大電流を扱う電力装置に用いられるパワー半導体装置は、電力損失が小さく、可制御電流が大きくかつ信頼性の高いことが要求される。可制御電流が大きくかつ電力容量の大きい従来のパワー半導体装置としては、シリコン（Ｓｉ）を用いた絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や自励型サイリスタがある。自励型サイリスタとはゲート制御信号によりオン・オフの制御ができるサイリスタであり、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）や静電誘導サイリスタ、ＭＯＳサイリスタなどが知られている。また他のパワー半導体装置としては、ｐｎ接合を有するダイオード、すなわちｐｎ接合ダイオードやＭＰＳ（Ｍｅｒｇｅｄ ｐｉｎ／Ｓｃｈｏｔｔｋｙ）ダイオード、ＳＲＤ（Ｓｏｆｔ ａｎｄ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）が知られている。
近年、Ｓｉに代わる半導体材料として、炭化珪素（ＳｉＣ）などのワイドギャップ半導体材料が注目されている。ＳｉＣはＳｉに比べて、絶縁破壊電界強度が格段に大きく、１５０℃以上の高温で動作可能であるとともにエネルギーギャップも大きい等の優れた物理特性を有している。そこで、低損失高耐電圧のパワー半導体装置に好適な材料としてＳｉＣを用いたパワー半導体装置の開発が進められている。ワイドギャップ半導体材料で構成された自励型サイリスタとしてはＳｉＣ−ＧＴＯサイリスタが、２００１年のＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．２２，Ｎｏ．３，の１２７頁から１２９頁に開示されている。ＳｉＣ−ＧＴＯサイリスタでは、ゲート制御信号は電流を流すか（オン）又は遮断するか（オフ）を択一するのみで、電流値の制御を行わないので、可制御電流がＩＧＢＴよりも大きい。ＳｉＣ−ＧＴＯサイリスタのスイッチング速度は非常に速く、ＳｉのＩＧＢＴと同等のレベルであり、従ってスイッチング損失はＳｉのＩＧＢＴと同程度に小さい。
２００１ ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，Ｖｏｌ．２２，Ｎｏ．３，ｐ．１２７−ｐ．１２９ Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ ２００２のｐ．４１−ｐ．４４
ＩＧＢＴなどのトランジスタでは、ゲート制御信号のレベルに応じて通電電流が変化し、通電電流値はゲート制御信号のレベルで規制される。しかし通電電流は最終的には飽和するために可制御電流が小さい。サイリスタ等は、一旦オンになった後は通電電流がゲート制御信号で規制されないので可制御電流を大きくすることができる。ゲート制御信号が、電流を流すか遮断するかを択一するのみで、電流値の制御を行うことができないことを以下、「ゲート制御信号で通電電流が規制されない」ということにする。「ゲート制御信号で通電電流が規制される」とはゲート制御信号が電流値の制御を行うことができることをいう。
電力損失に関しては、ＩＧＢＴなどトランジスタの方がサイリスタよりも小さい。一般に、半導体装置のトータルの電力損失（以下、トータル損失という）は次の式（１）で表される。
トータル損失＝（定常損失）＋（スイッチング損失）
＝｛（ビルドイン電圧）＋（オン抵抗）×（通電電流）｝×（通電電流）＋（スイッチング損失）・・・（１）
ＳｉのＩＧＢＴはＳｉの自励型サイリスタに比べて、オン抵抗がやや大きい。そのために定常損失はやや大きい。しかし、スイッチング速度が非常に速いのでスイッチング損失が非常に小さく、結果としてトータル損失が小さい。ＳｉＣなどのワイドギャップバイポーラ半導体装置は、オン抵抗がＳｉバイポーラ半導体装置よりも小さい。しかしＳｉＣはＳｉよりエネルギーギャップが大きい。そのためにＳｉＣの半導体装置のビルドイン電圧はＳｉの半導体装置のビルトイン電圧に比べると２．２から６．１倍と遙かに大きい。従ってＳｉＣの半導体装置は定常損失が非常に大きくなるので、トータル損失はＳｉの半導体装置よりも大きくなる。以上のように、従来の技術では低損失かつ可制御電流の大きいＳｉＣのパワー半導体装置の実現は困難である。
本発明は、低損失で可制御電流が大きく、かつ信頼性の高い半導体装置及びその製造方法並びに電力変換装置を提供することを目的とする。
本発明の半導体装置は、ワイドギャップ半導体を用いた、順方向特性にビルドイン電圧を有するワイドギャップバイポーラ半導体素子、及び前記ワイドギャップバイポーラ半導体素子を収納し、前記ワイドギャップバイポーラ半導体素子を外部の装置に接続するための電気接続手段を有する半導体パッケージを有する。前記半導体パッケージは前記ワイドギャップバイポーラ半導体素子を常温より高い所定の温度に保つための発熱手段を有する。以下の説明で単に「温度」と記したものは、特に付記しないかぎり、すべて半導体装置の接合温度のことである。
本発明の半導体装置は、ワイドギャップ半導体を用いたワイドギャップバイポーラ発光半導体素子、前記ワイドギャップバイポーラ発光半導体素子の発光光を受光するように、前記ワイドギャップバイポーラ発光半導体素子に対向して設けられたワイドギャップホトダイオードを有する。前記ワイドギャップバイポーラ発光半導体素子及びワイドギャップホトダイオードは、前記ワイドギャップバイポーラ発光半導体素子及びワイドギャップホトダイオードを外部の装置に接続するための電気接続手段を有するパッケージ内に収納されている。前記パッケージには前記パッケージを常温より高い所定の温度に保つための発熱手段を有している。
本発明の半導体装置の製造方法は、高不純物濃度の第１の導電型のＳｉＣのカソード領域の上に、低不純物濃度の第２の導電型のＳｉＣのドリフト層を形成する工程、及び前記ドリフト層の上に第１の導電型のＳｉＣのベース領域を形成する工程を有する。前記製造方法は、さらに前記ベース領域の上に第２の導電型のＳｉＣのアノード領域を形成する工程、及び前記カソード領域、ドリフト領域、ベース領域及びアノード領域に、所定の照射エネルギーの電子線を所定の電子密度で照射する工程を有している。
本発明の半導体装置の製造方法は、高不純物濃度の第１の導電型のＳｉＣのカソード領域の上に低不純物濃度の第１の導電型のＳｉＣのドリフト層を形成する工程、及び前記ドリフト層の上に第２の導電型のＳｉＣのアノード領域を形成する工程を有する。前記製造方法はさらに、前記アノード領域にアノード電極を設ける工程、前記カソード領域にカソード電極を設ける工程、及び前記アノード電極とカソード電極間に、所定の順方向電流を所定時間流して、前記ドリフト層及びアノード領域に積層欠陥を生じさせる工程を有している。
本発明の電力変換装置は、ワイドギャップ半導体を用いたＧＴＯサイリスタ素子及び前記ＧＴＯサイリスタ素子に逆並列に接続される、ワイドギャップ半導体を用いたダイオード素子を有する。前記ＧＴＯサイリスタ素子及び前記ダイオード素子は、前記ＧＴＯサイリスタ素子と前記ダイオード素子を逆並列に接続し、前記逆並列に接続されたＧＴＯサイリスタ素子とダイオード素子を外部の装置に接続するための電気接続手段を有するパッケージに収納されている。前記パッケージには、前記パッケージ内の前記ＧＴＯサイリスタ素子及びダイオード素子を常温より高い所定の温度に保つための発熱手段を有するスイッチングモジュールであって、少なくとも２つの前記スイッチングモジュールを直列に接続した直列接続体を、直流電源の正極と負極間に３つ並列に接続したスイッチング回路が設けられている。前記各スイッチングモジュールのそれぞれには、前記発熱手段で各スイッチングモジュールを加熱して、各スイッチングモジュールが所定の温度に達してから前記スイッチング回路の動作をさせるように制御する制御回路が設けられている。
本発明のワイドギャップバイポーラ半導体装置を以下に説明する。ゲート制御信号が、電流を流すか遮断するかを択一するのみで、電流値の制御を行うことができないことを以下、「ゲート制御信号で通電電流が規制されない」ということにする。「ゲート制御信号で通電電流が規制される」とはゲート制御信号が電流値の制御を行うことができることをいう。以下の説明では本発明の半導体装置の特徴を理解しやすくするために、随時従来の技術に属するＳｉの半導体装置等と対比しつつ説明する。
まず可制御電流に関して説明する。ワイドキャップ半導体を用いた本発明のｐｎ接合ダイオードや自励型サイリスタ等のワイドギャップバイポーラ半導体装置では、ゲート制御信号で通電電流が規制されない。従って、本発明のこれらのワイドギャップバイポーラ半導体装置は、ＩＧＢＴ等の、ゲート制御信号で通電電流が規制されるバイポーラ半導体装置やワイドギャップ半導体装置に比べて、可制御電流が大きい。特に従来のＳｉのバイポーラ半導体装置の動作限界接合温度（１２５℃から１５０℃程度）を超える高温においても、本発明のワイドギャップバイポーラ半導体装置は可制御電流が大きい。
次にトータル損失に関して説明する。一般に、半導体装置は、温度が上昇すると、ビルトイン電圧は低下し、オン抵抗は増大する。従来のＳｉのｐｎ接合ダイオードや自励型サイリスタ等のように、順方向特性に所定のビルドイン電圧を有するＳｉのバイポーラ半導体装置においては、バイポーラ素子の温度を上昇させるとトータル損失が大きくなる。従来のＳｉの半導体装置の場合、温度が上昇するとビルドイン電圧は減少するが、オン抵抗とキャリアの寿命が著しく増大する。このオン抵抗の著しい増大により定常損失が著しく増大する。この定常損失の増大分はビルドイン電圧の減少による定常損失の減少分を上回るため、トータルの定常損失が増大してしまう。また、キャリア寿命の著しい増大によりターンオフ時のスイッチング時間が著しく増大するので、スイッチング損失が著しく増大してしまう。結局式（１）から明らかなようにトータル損失が大きくなってしまう。
発明者は種々の実験の結果以下のことを見出した。
同じ耐電圧を有する、ワイドギャップバイポーラ半導体装置とＳｉバイポーラ半導体装置との温度依存性を比較した結果、定量的な温度依存性について以下の２つの事象を見いだした。
第１の事象は、ワイドギャップバイポーラ半導体装置の温度を上昇させた場合、実用レベルの通電電流密度の範囲（例えば電流密度が１Ａ〜７００Ａ／ｃｍ２）では、オン抵抗の増大による定常損失の増大分よりも、ビルドイン電圧の低下による定常損失の低減分の方が大きい、ということである。
一般に、半導体装置のターンオフ時のスイッチング時間は温度が上昇すると長くなるので、スイッチング損失が増大する。第２の事象は、耐電圧が同じ場合、ワイドギャップバイポーラ半導体装置は、ＳｉのＩＧＢＴ等のバイポーラ半導体装置よりも温度上昇によるスイッチング時間の増大が少なく、従ってスイッチング損失の増大が少ない、ということである。
第１の事象の要因は以下の通りである。常温において、ワイドギャップバイポーラ半導体装置のオン抵抗はＳｉのバイポーラ半導体装置よりも大幅に小さい。そのため温度上昇によりワイドギャップバイポーラ半導体装置のオン抵抗が増大したとしてもその増大分は小さい。
第２の事象の要因は以下の通りである。ワイドギャップバイポーラ半導体装置のキャリア寿命はＳｉバイポーラ半導体装置のそれよりも大幅に小さい。そのために、温度上昇によりワイドギャップバイポーラ半導体装置のキャリア寿命が増大したとしてもその増大分は小さい。
本発明は上記の第１及び第２の事象を利用するものであり、ワイドギャップバイポーラ半導体装置の温度を、温度を上昇させる手段によって常温より高い温度に保ちつつ動作させることを特徴とする。すなわち温度を上昇させる手段によりｐｎ接合ダイオードや自励型サイリスタ等のワイドギャップバイポーラ半導体装置の素子の温度を高くする。これにより、オン抵抗の増大による定常損失の増大よりも、ビルドイン電圧の低下による定常損失の低減のほうを大きくできる。その結果合計の定常損失を低減することができる。一方、スイッチング損失の温度上昇による増分は比較的小さいので、トータル損失を減らすことができる。
ワイドギャップバイポーラ半導体装置においては、結晶の品質が未だ十分良くなくキャリアの各種のトラップが多数存在する。このため、ワイドギャップバイポーラ半導体装置ではターンオフ時のテイル電流がＳｉに比べると著しく多い。ワイドギャップバイポーラ半導体装置の温度が高くなるとこのテイル電流が更に増大しスイッチング損失の著しい増大を招く。これは、トラップされているキャリアが高温では多数解放されることによると考えられる。
発明者は、種々の実験を行った結果、ワイドギャップバイポーラ半導体装置に電子線や荷電粒子線の照射を施すとこのテイル電流を低減できるという、第３の事象を見いだした。これは電子線や荷電子線を照射することによってワイドギャップバイポーラ半導体装置のＳｉＣ半導体層内に新たに形成されたトラップが在来のトラップに対して支配的になり、これらのトラップによりキャリアの寿命が決定されることによると考えられる。しかし、過度に照射するとオン電圧が増大し定常損失の増大を招く。たとえば、電子線の照射条件としては、照射エネルギーを０．１ＭｅＶ〜２０ＭｅＶ、照射量としては単位面積当たりの電子数を５×１０１１／ｃｍ２〜５×１０１４／ｃｍ２の各範囲内で選択して照射しアニールを施す。上記の照射条件の電子線の照射によりキャリアの寿命を約０．０１マイクロ秒から２０マイクロ秒の範囲内で調節することができる。これによりオン電圧の著しい増大を招くことなくテイル電流を減らすことができるので結果としてスイッチング損失を著しく低減できる。以上のように、温度上昇手段で素子の温度を高くし、その結果としてのビルドイン電圧の低減による定常損失成分の低減効果に、この電子線照射によるスイッチング損失の低減効果を加える。これにより、半導体装置全体の損失を、良好な制御性を保ちつつ低減でき、本発明の目的をより効果的に達成できる。
また、ワイドギャップバイポーラ半導体装置の場合は、半導体素子の温度を上げてトータル損失をＳｉバイポーラ半導体装置より小さくしても、ワイドギャップバイポーラ半導体装置のエネルギーギャップはまだＳｉのエネルギーギャップ以上であり、相当の余裕が存在する。従って、上記の程度まで半導体素子の温度を上げた場合でも熱暴走や熱破壊が起こりにくく、温度に対して高い信頼性を確保できる。また、高耐電圧を得るために、電界緩和領域の幅を理論的な限界値よりも大きめに設定し、電界緩和領域における電界を低くすることもできる。このようにした場合でも、ワイドギャップバイポーラ半導体素子のオン抵抗は著しく低いので、電界緩和領域の幅を大きくしたことによるオン抵抗の増大量はＳｉバイポーラ半導体素子に比べると小さい。すなわち低損失の特性を損ねることなく高い信頼性を確保できる。以上のように、本発明によると、低損失で可制御電流が大きく、高い信頼性を有する半導体装置が実現できる。
ワイドギャップ半導体素子のオン電圧の温度依存性によれば、オン電圧は低温で高く、高温になるほどだんだんと低くなる。しかしオン電圧はある上限温度（ＳｉＣの場合は３５０〜６００℃の範囲内で素子構造によって定まる。）で最低になり、前記上限温度を超える温度では逆に高くなるという傾向を持つ。これは素子の定常損失の温度依存性も同様の傾向を示すことを意味する。従って、半導体素子の温度を前記上限温度以上に上昇させるのは望ましくない。この上限温度は通電電流密度に依存し、通電電流密度が高いと低くなる。例えば、ＳｉＣバイポーラ半導体装置の場合は、電流密度が７００Ａ／ｃｍ２では約３００℃であり、５Ａ／ｃｍ２では約７５０℃である。可制御電流を大きくするという本発明の目的を効果的に達成するためには、ＳｉＣバイポーラ半導体装置の電流密度は、同じ定格のＳｉバイポーラ半導体素子の定格電流に相当する電流密度（２５〜４０Ａ／ｃｍ２）よりも高い値において使用する。そのような高い電流密度におけるＳｉＣバイポーラ半導体装置の上限温度は６００℃程度である。ＳｉＣバイポーラ半導体装置を駆動する望ましい温度範囲は常温より高くかつ前記上限温度以下である。この温度範囲を「適正温度範囲」ということにする。適正温度範囲は例えば２００℃〜４５０℃である。この適正温度範囲内でＳｉＣバイポーラ半導体装置を動作させるために、室温で動作を開始し、定常損失による自己発熱でＳｉＣバイポーラ半導体装置の温度が上昇して適正温度範囲になるようにしてもよい。しかしＳｉＣバイポーラ半導体装置を、その温度が前記適正温度範囲になるようにあらかじめ加熱してから動作を開始させると、速く温度が安定する点で望ましい。すなわち、ワイドギャップ半導体素子を用いて電力変換装置を構成し所定の一定電源で負荷を駆動する場合、発熱手段を用いて素子を高温にしてから駆動を開始する。このようにすると定常損失が小さいだけでなく、速く負荷を安定動作に持ち込むことができるので電力変換装置の信頼性が向上する。
ワイドギャップバイポーラ半導体素子には結晶面の方向に依存する特有の結晶欠陥が存在し、この結晶欠陥が素子の信頼性を損ねることがある。例えば、典型的なワイドギャップバイポーラ半導体素子である４層６方晶形のＳｉＣのｐｎダイオードでは、単一結晶を得やすくするために、（０００１）結晶面に対して３から８度傾けた結晶面上にｎ型の半導体領域をエピタキシャル成長で形成する。次にこのｎ型の半導体領域の上にエピタキシャル成長やイオン打ち込みによりｐ型の半導体領域を形成する。上記のｎ型及びｐ型の半導体領域の形成時に両半導体領域にベイサルプレーン転位と呼ばれる結晶欠陥が生じる。ベイサルプレーン転位を有するｐｎダイオードに通電すると、このベイサルプレーン転位が「積層欠陥」を形成することが知られている。積層欠陥は、例えばｐ型半導体領域からｎ型半導体領域に注入された小数キャリアが結晶の格子点に衝突した際の衝撃エネルギーにより形成されると考えられている。通電により形成される積層欠陥は通電電流が大きいほど多く形成される。この積層欠陥は注入された小数キャリアをトラップし再結合させて消滅させるので、小数キャリアのライフタイムが短くなる。積層欠陥の増加は半導体領域の劣化現象であり、その結果としてオン電圧が高くなる。オン電圧が高くなると通電時の電力損失が大きくなるとともに、場合によってはｐｎダイオード素子が熱で破壊されるおそれがある。
発明者は種々の実験を行った結果、ｐｎダイオード素子の温度を上昇させると、上記の積層欠陥に起因する小数キャリアのトラップ作用が低減し、再結合による小数キャリアの消滅を防ぐことができることを見出した。積層欠陥が増大したとしても、ｐｎダイオード素子の温度を高く保つとオン電圧が高くなるという現象を抑制できる。具体的には小数キャリアのトラップ作用は、ｐｎダイオード素子の温度を５０℃以上にすると低減しはじめ、２５０℃以上でほぼ消滅して、オン電圧が高くなるという現象は非常に小さくなる。その結果電力損失の増大を防ぐことができるとともに高い信頼性を実現できる。
一旦形成された積層欠陥は素子温度を下げても消滅することがないので、素子温度が低い状態で通電をすると積層欠陥の作用により大きな電力損失を発生し素子を破壊してしまうおそれがある。そこで、通電開始前にあらかじめ素子の温度を１２５℃以上に上昇させておく。この温度で通電を開始すれば、自己発熱で急速に温度が上昇し、短時間で２５０℃以上になる。そのため、積層欠陥が存在したとしてもその影響を避けることができ、オン電圧が高くなることなく素子に通電することができる。
ワイドギャップバイポーラ半導体素子の温度を上昇させる１つの手段としては、加熱手段を設けてワイドギャップバイポーラ半導体素子を加熱する。またワイドギャップバイポーラ半導体素子の温度を上昇させる他の手段としては、ワイドギャップバイポーラ半導体素子の構成要素の一部又は全部に通電した時の自己発熱を利用して温度を上昇させてもよい。加熱手段による加熱と自己発熱を併用してもよい。自己発熱を利用するときは、ワイドギャップバイポーラ半導体素子に設けるヒートシンクの大きさ、材質、形状を適切に設定することにより、ワイドギャップバイポーラ半導体素子の温度を所望の値に上昇させることができる。ヒートシンクを小型にし、比熱の小さい材料を用いるとワイドギャップバイポーラ半導体素子の温度の上昇速度を速くできるとともに、温度を高くすることができる。また必要に応じて送風冷却用のファンを設けてもよい。ファンの回転速度を調節することにより、ワイドギャップバイポーラ半導体素子の温度を所望値にすることができる。自己発熱を利用する場合は加熱手段が不要なのでワイドギャップバイポーラ半導体素子の構成が簡単になる。
本発明の半導体装置は、順方向特性においてビルドイン電圧を有し、制御信号で電流の通電と遮断を制御するワイドギャップバイポーラ半導体素子をあらかじめ所定の温度に上昇させてから動作を開始させる。これにより、可制御電流が大きくかつ低損失で信頼性の高い半導体装置を実現できる。
［図１］図１は本発明の第１実施例のワイドギャップｐｎダイオード装置の断面図である。
［図２］図２は本発明の第２実施例のワイドギャップＧＴＯサイリスタ装置の断面図である。
［図３］図３は本発明の第２実施例のワイドギャップＧＴＯサイリスタ装置に用いるＧＴＯサイリスタ素子の図２の紙面に直交する面の断面図である。
［図４］図４は本発明の第３実施例の光結合ワイドギャップ半導体装置の断面図である。
［図５］図５は本発明の第４実施例のＳｉＣ−ｐｎダイオード装置の断面図である。
［図６］図６は本発明の第５実施例の、前記各実施例のワイドギャップ半導体装置を用いて構成した３相インバータ装置の回路図である。
［図７］図７は本発明の第５実施例のインバータ装置に用いられるスイッチングモジュールの断面図である。
 符号の説明
１ カソード領域
２ ドリフト層
３ アノード領域
４ 電界緩和領域
５ 表面保護膜
６ アノード電極
７ カソード電極
８ リード線
９、１１ リードピン
１０、３８、６７、１２５ 支持体
１２ 絶縁ガラス
１３ ｐｎダイオード素子
１４ 金属キャップ
１５、４６、８５、１２７ ヒーター
１８ 温度センサ
２１ カソード領域
２２ バッファー領域
２４ ベース領域
２５ アノード領域
２７ 表面保護膜
２８ アノード電極
３１ ゲート電極
３２ カソード電極
４２ 合成高分子化合物
５１ ＧａＮＧＴＯサイリスタ
５２ ＳｉＣホトダイオード
５３ カソード領域
５４ ゲート領域
５５ アノード領域
５７ 表面保護膜
６０ 発光窓
８０ 受光部
８８ ヒートシンク
９０ インバータ装置
９８ ファン
１００ａ、１００ｂ スイッチングモジュール
以下、本発明の好適な実施例を図１から図７を参照して説明する。各図において、図を見易くするために図示された各要素の寸法は、実際の寸法とは対応していない。以下の説明で単に「温度」と記したものは、特に付記しないかぎり、すべて半導体装置の接合温度のことである。
第１実施例
本発明の第１実施例の半導体装置は、耐電圧８．５ｋＶのＳｉＣ（炭化珪素）ｐｎダイオード装置１９であり、以下図１を参照して説明する。
図１は、本発明の第１実施例のＳｉＣ−ｐｎダイオード装置１９の断面図である。図１において、ＳｉＣのｐｎダイオード素子１３は４層６方晶形の素子であり、厚さ約３００μｍの高不純物濃度のｎ型ＳｉＣのカソード領域１の上に厚さ約９５μｍの低不純物濃度のｎ型ＳｉＣのドリフト層２が形成されている。カソード領域１の下面にはカソード金属電極７が形成されている。ドリフト層２の中央領域に、ドリフト層２との主接合を構成するｐ型ＳｉＣのアノード領域３が形成されている。アノード領域３の周辺にはｐ型ＳｉＣの電界緩和領域４が形成されている。アノード領域３にはアノード金属電極６が形成されている。アノード金属電極６を除く素子の表面には表面保護膜５が形成されている。
アノード金属電極６は金のリード線８により電気接続手段である金属のリードピン９の接続端９ａに接続されている。カソード金属電極７は金属の支持体１０の上面に電気的接続を保つように接着されている。支持体１０の下面中央部には、電気接続手段の金属のリードピン１１が接続されている。このＳｉＣ−ｐｎダイオード装置１９はリードピン９と１１により外部配線に接続される。リードピン９は支持体１０を貫通し、貫通部は高融点絶縁ガラス１２で密封・固着されている。ｐｎダイオード素子１３及びリードピン９の接続端９ａを含む支持体１０の上面は金属のキャップ１４で覆われ、その内部の空間４４には窒素ガスが封入されている。
支持体１０の下面には、ｐｎダイオード素子１３の温度を上昇させる発熱手段として、ニクロム線１５ａをシリコンゴムなどの耐熱性ゴムのシート内に埋め込んだシート状のヒーター１５が取り付けられている。ヒーター１５は内部のニクロム線１５ａに通電するための、絶縁物１７ａ、１７ｂでそれぞれ被覆された端子１６ａ、１６ｂを有する。
本実施例のＳｉＣ−ｐｎダイオード装置１９の製作方法の一例を詳細に説明する。ＳｉＣ−ｐｎダイオード素子１３のカソード金属電極７は金シリコンの高温半田を用いて支持体１０に半田付けされる。金のリード線８は、リードボンデング装置を用いてアノード電極６と金属のリードピン９の端部９ａとの間を接続する。図１ではリード線８は１本のみ図示されているが、実際の素子ではリード線８は流れる電流値に応じて複数のものを並列に接続している。上記のように構成された支持体１０に窒素ガス中で金属キャップ１４を取り付け、周囲を溶接して密閉しパッケージを形成する。これによりキャップ１４内の空間４４に窒素ガスが封入される。最後に支持体１０の下面にヒーター１５を張り付けるとともに、キャップ１４の外面に温度センサ１８を取り付けてＳｉＣ−ｐｎダイオード装置１９が完成する。温度センサ１８の接続線１８ａは温度制御部１４０に接続されている。温度制御部１４０は、温度センサ１８の検出出力に基づいて、電源１４１の電力を接続線１４２、１４３及びヒーター１５の端子１６ａ、１６ｂを経てヒーター１５に供給し、ｐｎダイオード素子１３の温度を所定値に制御する。
本実施例のＳｉＣ−ｐｎダイオード装置１９の動作の一例を以下に説明する。ｐｎダイオード装置１９を動作させる前にヒーター１５に通電して支持体１０を加熱し、ｐｎダイオード素子１３の温度を２５０℃程度に保つ。ｐｎダイオード素子１３の温度の検出は、素子の温度が上昇するとオン電圧が上昇する、という特性を利用する以下に示す方法で行う。キャップ１４を取り付けてパッケージを形成したＳｉＣ−ｐｎダイオード装置１９を温度可変の加熱室に入れ、加熱室の温度を室温から徐々に上げてゆく。加熱中のｐｎダイオード素子１３に、例えば時間幅が２００μｓの、定格電流の２００分の１程度の順方向のパルス電流を流す。上記のパルス電流を流したときの、加熱室の温度にほぼ等しいｐｎダイオード素子１３の温度とオン電圧を測定して両者の関係を表す校正曲線（グラフ）を作成する。以後はこのグラフを用いて温度を測定する。すなわちｐｎダイオード素子１３の加熱中に上記のパルス電流を印加してオン電圧を測定する。オン電圧の測定値から前記グラフを参照することによりｐｎダイオード素子１３の温度を知ることができる。ｐｎダイオード素子１３の温度が所定値、例えば２５０℃に達した後はパルス電流の印加をやめ、温度センサ１８の検出値を参照して、温度制御部１４０によりヒーター１５の通電を制御して、ｐｎダイオード素子１３の温度を前記所定値に保つ。
次にリードピン９と１１との間に、リードピン１１の電位がリードピン９より高くなるように逆電圧を印加して耐電圧を測定する。本実施例のｐｎダイオード装置１９の耐電圧は８．５ｋＶである。逆電圧８ｋＶでのリーク電流密度は２×１０−３Ａ／ｃｍ２以下であり、２５０℃の高温において所望の特性が得られた。可制御電流は２００Ａであり、３６０Ａ／ｃｍ２の高い電流密度で、電流２００Ａ、繰り返し周波数５ｋＨｚで通電することができた。電流密度３６０Ａ／ｃｍ２で通電した時のオン電圧は２．５Ｖ、逆回復電荷は１１μＣ、定常損失は約２８０Ｗ、スイッチング損失は約３３Ｗであった。このときｐｎダイオード素子１３の接合温度は３秒以下の短時間で約３４０℃となった。
耐電圧８．５ｋＶの従来のＳｉ−ｐｎダイオードの場合、以下の文献「Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｏｗｅｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ ＆ ＩＣｓ ２００２のｐ．４１−ｐ．４４」に開示されているように、接合温度１２５℃で１５０Ａの電流（電流密度は約５０Ａ／ｃｍ２）の通電時のオン電圧は３．５Ｖであり、逆回復電荷は約１２５μＣであった。上記従来のＳｉ−ｐｎダイオードに比べて、本実施例のＳｉＣ−ｐｎダイオード装置１９では、定常損失はほぼ９５％である。また、逆回復電荷は本実施例のｐｎダイオード装置の方が約１桁小さいので、スイッチング損失も約１桁小さくなる。ＳｉＣ−ｐｎダイオード装置１９のトータル損失はＳｉ−ｐｎダイオードの５０％程度になり大幅に低減できる。ＳｉＣ−ｐｎダイオード装置１９では、接合温度が３４０℃のときのオン抵抗は、接合温度が１２５℃のときのＳｉ−ｐｎダイオードのオン抵抗よりも大幅に小さく、その結果としてトータル損失が小さくなる。温度が３４０℃のときのＳｉＣ半導体は、半導体の性質を失ういわば金属状態になるまでには約１．６６ｅＶのエネルギーギャップを残している。この１．６６ｅＶのエネルギーギャップは、温度が１２５℃のＳｉのエネルギーギャップ１．１ｅＶよりも大きいので、温度に対する高い信頼性を確保できる。
本実施例のｐｎダイオード素子１３のｎ型のドリフト層２の厚さは約９５μｍである。ｐｎダイオード素子１３に８．５ｋＶの逆電圧を印加した時の空乏層の厚さは約８５μｍであるので、約１０μｍ程度のマージンをもつ。本実施例のｐｎダイオード素子１３はこの厚さのマージンをもつことにより、耐電圧に対する高い信頼性が確保できる。
ヒーター１５によりｐｎダイオード素子１３の温度をあらかじめ約２５０℃の高温にしてから稼働するように構成しているので、積層欠陥がオン電圧の上昇に及ぼす影響が極めて少なくなり、稼働中にオン電圧が上昇するのを防止できる。そのためｐｎダイオード素子１３で生じる損失を一定値に保つことができこの点からも高い信頼性を確保できる。
以上のように、本実施例によれば、低損失で可制御電流が大きく、かつ信頼性の高いＳｉＣ−ｐｎダイオード装置１９が実現できる。
第２実施例
本発明の第２実施例の半導体装置は、耐電圧５ｋＶのＳｉＣ−ＧＴＯサイリスタ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ Ｔｈｙｒｉｓｔｏｒ）装置４９であり、図２にその断面図を示す。図３は図２におけるＧＴＯサイリスタ素子２０を紙面に垂直な面で切断したセルの一つの断面図である。実際の素子では、図３に示すセルが、図の左右方向に複数個連結されている。また図２では、図３に示すセルが図の紙面に垂直な方向に複数個連結されている。図２及び図３において、厚さ約３２０μｍの高不純物濃度のｎ型ＳｉＣのカソード領域２１の上面に、厚さ約３μｍのｐ型ＳｉＣのバッファー層２２を設けている。カソード領域２１の下面にカソード電極３２が設けられている。バッファー層２２の上に厚さ約６０μｍの低不純物濃度のｐ型ＳｉＣのベース層２３を設けている。ベース層２３の中央部にそれぞれの厚さが約２μｍのｎ型ＳｉＣのベース領域２４とｐ型ＳｉＣのアノード領域２５が順次形成されている。ベース領域２４の周囲にはｎ型ＳｉＣの電界緩和領域２６が形成されている。以上のように構成したＧＴＯサイリスタ素子２０の表面には二酸化シリコン層、窒化シリコン層及び二酸化シリコン層の３層構造の表面保護膜２７が形成されている。アノード領域２５にはアノード電極２８が形成されている。このアノード電極２８の上の左側の領域には２層目のアノード電極２９が形成され、右側の領域には絶縁膜３０を介してゲート電極３１が形成されている。図３に示すように、ｎ型のベース領域２４には１層目のゲート電極３３が形成され、ゲート電極３３は、図示していない接続部で図２に示すゲート電極３１に接続されている。
上記の構成のＧＴＯサイリスタ素子２０に、照射エネルギーが約４ＭｅＶの電子線を、約７×１０１２／ｃｍ２の電子密度で照射し、７００℃の温度で８時間アニールする。この処理を行ったＧＴＯサイリスタ素子２０を金シリコンの高温半田を用いて支持体３８の上面に半田付けする。リード線３４、３６は直径８０μｍの金線であり、リードボンデング装置を用いてそれぞれアノード電極２９とアノード端子３５の端部３５ａ間、及びゲート電極３１とゲート端子３７の端部３７ａ間を接続する。図２では、リード線３４、３６はそれぞれ１本づつ図示されているが、実際にはリード線３４、３６は、複数のものを並列に接続している。カソード電極３２はカソード端子３９を有する金属の支持体３８に取り付けられている。リード線３４、３６及びアノード端子３５、ゲート端子３７及びカソード端子３９は電気接続手段である。アノード端子３５及びゲート端子３７は、それぞれの高融点絶縁ガラス４０及び４１で支持体３８との間の絶縁を保ちつつ支持体３８を貫通して固定されている。
ＧＴＯサイリスタ素子２０の全面、及びリード線３４及び３６のＧＴＯサイリスタ素子２０との接続部近傍を覆うように、高耐熱の合成高分子化合物の被覆体４２を塗布する。最後に窒素雰囲気中で金属キャップ４３を支持体３８に取り付けて溶接することにより空間４４に窒素ガスが封入されたＳｉＣ−ＧＴＯサイリスタ装置４９が完成する。金属キャップ４３の側面には温度センサ１８が設けられている
金属キャップ４３の外側上面に、耐熱ゴムにニクロム線４６ａを埋込んだ発熱手段であるヒーター４６が張り付けられている。ヒーター４６の、絶縁物４８ａ、４８ｂでそれぞれ被覆された端子４７ａ、４７ｂを用いてヒーター４６に直流又は交流の電流を流すことによりキャップ４３を加熱することができる。ヒーター４６はＧＴＯサイリスタ素子２０の温度を上昇させるための手段であり、キャップ４３を加熱することにより、ＧＴＯサイリスタ素子２０の温度を上昇させる。本実施例においても図１に示す第１実施例と同様の温度制御部１４０及び電源１４１を有しているが、図２では図示を省略している。
本実施例のＳｉＣ−ＧＴＯサイリスタ装置４９を動作させるときは、ヒーター４６に通電して金属キャップ４３を加熱し、ＧＴＯサイリスタ素子２０の温度を約２００℃に上昇させる。ＧＴＯサイリスタ素子２０の温度の検出方法は前記第１実施例の場合と同じである。ＧＴＯサイリスタ素子２０の温度が約２００℃に達した後、アノード端子３５の電位がカソード端子３９よりも高電位になるように順方向に５ｋＶの電圧を印加する。ゲート端子３７の電位をアノード端子３５と同電位にすると、ＳｉＣ−ＧＴＯサイリスタ装置４９は電流が流れないオフ状態が維持され、５ｋＶの耐電圧が得られた。
次にこのオフ状態でゲート端子３７の電位をアノード端子３５よりも低電位にし、アノード端子３５からゲート端子３７に向けてゲート電流を流す。その結果ＳｉＣ−ＧＴＯサイリスタ装置４９はオン状態になり、アノード端子３５とカソード端子３９間に電流が流れる。オン状態でゲート端子３７の電位をアノード端子３５よりも高電位にすると、アノード端子３５とカソード端子３９間に流れている電流が、ゲート端子３７とカソード端子３９間に転流する。その結果アノード端子３５とカソード端子３９間を流れる電流は遮断されてＳｉＣ−ＧＴＯサイリスタ装置４９はオフ状態になる。このときのアノード端子３５とカソード端子３９間の電圧が逆電圧である。
具体的には、カソード端子３９に負の電圧を印加し、ゲート端子３７にアノード端子３５を基準にしてビルトイン電圧以上の電圧を印加すると、ＳｉＣ−ＧＴＯサイリスタ装置４９はオンとなる。このときドリフト層２３内にカソード領域２２から電子が注入されるため、伝導度変調が生じ、オン抵抗が大幅に低下する。ＳｉＣ−ＧＴＯサイリスタ装置４９がオンになった状態において、ゲート端子３７の電位をアノード端子３５の電位より高くすると、アノード端子３５とカソード端子３９間を流れる電流の一部又は全部がゲート端子３７から引き抜かれることになり、ＧＴＯサイリスタをオフ状態にすることができる。
本実施例のＳｉＣ−ＧＴＯサイリスタ装置４９では、逆電圧が５ｋＶでのリーク電流密度は２００℃の高温雰囲気中で５×１０−３Ａ／ｃｍ２以下であり、逆電圧特性は良好であった。
本実施例のＳｉＣ−ＧＴＯサイリスタ装置４９は、３ｋＶ以上の高耐電圧を有する従来のＳｉ半導体装置では通電が困難である、３００Ａ／ｃｍ２の高い電流密度において可制御電流１５０Ａを達成できた。ＧＴＯサイリスタ素子２０の温度を１７０℃に保って、３００Ａ／ｃｍ２の高電流密度で、繰り返し周波数２ｋＨｚで１５０Ａの電流を通電した時のオン電圧は３．４Ｖであった。１５０Ａの電流をスイッチングさせたときのターンオン時間は０．４μｓ、ターンオフ時間は１．４μｓ、定常損失は２５５Ｗ、スイッチング損失は１０３Ｗであった。上記の動作をさせるとＧＴＯサイリスタ素子２０の接合温度は極短時間で３０８℃程度となった。
耐電圧５．０ｋＶの従来のＳｉ−ＧＴＯサイリスタの場合には温度が１２５℃で１００Ａの電流の（電流密度は約６０Ａ／ｃｍ２）通電時のオン電圧は５．３Ｖであり、ターンオン時間は８μｓ、ターンオフ時間は２２μｓである。本実施例のＳｉＣ−ＧＴＯサイリスタ装置４９をこのＳｉ−ＧＴＯサイリスタ装置に比べると、本実施例のＳｉＣ−ＧＴＯサイリスタ装置４９の方がオン電圧が約１Ｖ低く、定常損失はＳｉ−ＧＴＯサイリスタの約９６％である。ＳｉＣ−ＧＴＯサイリスタ装置４９のターンオン時間とターンオフ時間は、それぞれＳｉ−ＧＴＯサイリスタの約１／２０および約１／１６と短い。そのためＳｉＣ−ＧＴＯサイリスタ装置４９のスイッチング損失はＳｉ−ＧＴＯサイリスタの約１／１８以下になる。ＳｉＣ−ＧＴＯサイリスタ装置４９のトータル損失はＳｉ−ＧＴＯサイリスタ装置のトータル損失の約１７％程度になり著しく低減できた。
ＳｉＣ−ＧＴＯサイリスタ装置４９の接合温度３０８℃でのオン抵抗は、Ｓｉ−ＧＴＯサイリスタ装置の接合温度１２５℃でのオン抵抗よりも小さい。従ってトータル損失もＳｉＣ−ＧＴＯサイリスタ装置４９の方がＳｉ−ＧＴＯサイリスタ装置よりも小さくなる。またＳｉＣが半導体の性質を失ういわば金属状態になるまでには、Ｓｉのエネルギーギャップより大きい約１．７５ｅＶのエネルギーギャップを残している。その点からも温度に対する高い信頼性を確保できる。低不純物濃度のｐ型ＳｉＣのベース層２３の厚さは約６０μｍである。５ｋＶの逆電圧におけるベース層２３の空乏層の厚さは約５０μｍであるので約１０μｍ程度の十分なマージンを有している。このマージンにより前記の耐電圧に対しても高い信頼性を確保できる。
本実施例ではヒーター４６によりＳｉＣ−ＧＴＯサイリスタ素子２０を加熱して、その温度を２００℃の高温に保ってＳｉＣ−ＧＴＯサイリスタ装置４９を動作させるので、積層欠陥の影響が極めて少なくなる。その結果動作時にオン電圧が上昇することがないので高い信頼性を確保できる。以上のように本実施例によれば、可制御電流が１５０Ａ程度と大きく、低損失かつ信頼性の高いＳｉＣ−ＧＴＯサイリスタ装置４９を実現できた。
第３実施例
本発明の第３実施例の半導体装置は、光結合ワイドギャップパワー半導体装置であり、図４にその断面図を示す。図において、発光機能を有する主パワー半導体素子としては、耐電圧３ｋＶ・電流容量１６０ＡのＧａＮ（ガリウムナイトライド）−ＧＴＯサイリスタ素子５１を用いている。受光素子としてはＳｉＣホトダイオード５２を用いている。ＳｉＣホトダイオード５２はＧａＮ−ＧＴＯサイリスタ素子５１に対向するように同一パッケージ内に設けられている。
図４に示すＧａＮ−ＧＴＯサイリスタ素子５１において、厚さ約２５０μｍの高不純物濃度のｎ型ＧａＮのカソード領域５２の上面に、厚さ約３５μｍの低不純物濃度のｐ型ＧａＮのｐベース領域５３が形成されている。ｐベース領域５３の中央領域に厚さ約１．７μｍの高不純物濃度のｎ型ＧａＮのｎベース領域５４が形成されている。カソード領域５２の下面にはカソード電極６６が設けられている。ｎベース領域５４の周囲のｐベース領域５３内にはｎ型ＳｉＣの電界緩和領域５６が形成されている。ｎベース領域５４の右端部に金属のゲート電極５８が設けられている。ゲート電極５８の部分を除くｎベース領域５４の上に、ｎ型ＳｉＣの厚さ３μｍのアノード領域５５が設けられている。アノード領域５５の上に、発光窓６０を有する金属のアノード電極５９が設けられている。ｐベース領域５３及び電界緩和領域５６の上には窒化シリコン層と二酸化シリコン層の２層構造の表面保護膜５７が形成されている。
ゲート電極５８は、金のリード線６１によりゲート端子６２に接続されている。アノード電極５９は、金のリード線６３、６４によりアノード端子６５に接続されている。カソード電極６６はカソード端子６８を有する金属の支持体６７に取り付けられている。リード線６１、６３、６４、及びアノード端子６５、ゲート端子６２、カソード端子６８は電気接続手段である。リード線６１、６３、６４は、それぞれを流れる電流値に応じて、それぞれ複数の線を並列に接続したものを用いればよい。
ＳｉＣホトダイオード５２は、ＳｉＣを用いる点を除けば従来のホトダイオードと同じ構成を有するので詳細な説明は省略する。ＳｉＣホトダイオード５２は、その受光部８０がＧａＮ−ＧＴＯサイリスタ素子５１の発光窓６０に対向するようにキャップ７０の内側面に窒化アルミニウムなどの絶縁板７１を介して接着されている。ＳｉＣホトダイオード５２のアノード電極７２は、金のリード線７３により金属のアノード端子７４に接続されている。カソード電極７５は金のリード線７６によりカソード端子７７に接続されている。リード線７３、７６及びアノード端子７４とカソード端子７７は電気接続手段であり、それぞれの外部配線に接続される。アノード端子７４及びカソード端子７７はキャップ７０の貫通孔に高融点絶縁ガラス７８、７９を介して固着されている。ＧａＮ−ＧＴＯサイリスタ素子５１、ＳｉＣホトダイオード５２、リード線６１、６３、６４、７３、７６及びベース端子６２の端部及びエミッタ端子６５の端部を覆うように、透明な合成高分子化合物の被覆体８１が設けられている。支持体６７の下面には、ニクロム線８５ａを有するヒーター８５が設けられている。ヒーター８５は、本実施例の光結合ワイドギャップパワー半導体装置の温度を上昇させる発熱手段である。ヒーター８５は２つの端子８６ａ、８６ｂを有し、この両端子８６ａ、８６ｂによりニクロム線８５ａに通電しヒーター８５を発熱させる。ギャップ７０の外面には温度センサ１８が設けられている。本実施例においても図１に示す第１実施例と同様の温度制御部１４０及び電源を有しているが、図４では図示を省略している。
本第３実施例の光結合ワイドギャップパワー半導体装置の製作方法の一例を以下に説明する。あらかじめ製作したＧａＮ−ＧＴＯサイリスタ素子５１を金シリコンの高融点半田を用いて支持体６７の所定位置に半田付けする。リードボンデング装置を用いて直径８０μｍの金のリード線６３、６４でアノード電極５９とアノード端子６５とを接続する。ゲート電極５８とゲート端子６２とを金のリード線６１で接続する。硬化前の合成高分子化合物８１の素材をＧａＮ−ＧＴＯサイリスタ素子５１を包み込むように厚く塗布する。
あらかじめ製作したＳｉＣホトダイオード５２を金シリコンの高融点半田を用いて、金属キャップ７０の内側面に窒化アルミニウム絶縁板７１を介して半田付けする。次にリードボンデング装置を用いて直径８０μｍの金のリード線７３でアノード電極７２とアノード端子７４を接続する。またカソード電極７５を金のリード線７６でカソード端子７７に接続する。次に硬化前の合成高分子化合物８１の素材を、ＳｉＣホトダイオード５２、リード線７３、７６のＳｉＣホトダイオード５２との接続部近傍を包み込むように厚く塗布する。最後に金属キャップ７０と支持体６７を、ＳｉＣホトダイオード５２の受光部８０がＧａＮ−ＧＴＯサイリスタ素子５１の発光窓６０に対向し、且つ両者を包み込んでいる各々の合成高分子化合物の素材が接するように組合わせて、窒素雰囲気中で溶接する。その後２００℃の温度で７時間加熱して合成高分子化合物をある程度の柔軟性を有する状態に硬化させる。
第３実施例の光結合ワイドギャップパワー半導体装置の動作の一例を次に示す。まず、ヒーター８５に通電して支持体６７を加熱し、パッケージ内のＧａＮ−ＧＴＯサイリスタ素子５１の温度を約２００℃にする。ＧＴＯサイリスタ素子５１の温度の測定方法は前記第１実施例の方法と同じである。カソード端子６８の電位をアノード端子６５よりも低電位にして順方向バイアス状態にする。そしてゲート端子６２の電位をアノード端子６５と同電位にすると、電流が流れないオフ状態が維持される。耐電圧は３ｋＶで高耐電圧を実現できた。ＳｉＣホトダイオード５２はアノード端子７４の電位をカソード端子７７よりも低電位にして逆方向バイアス状態にしておく。
オンオフ駆動は次のようにする。ゲート端子６２の電位をアノード端子６５の電位よりも低電位にし、アノード端子６５からゲート端子６２に向かうゲート電流を流す。これにより、ＧａＮ−ＧＴＯサイリスタ素子５１がオン状態になり、波長が約３９０〜５７０ｎｍの間の光５０が発生する。この光５０はＳｉＣホトダイオード５２で受光され、光量に対応した量の光電流がアノード端子７４とカソード端子７７間を流れる。アノード端子７４とカソード端子７７間の電流は、本実施例の光結合ワイドギャップパワー半導体装置の動作状態を示している。この電流は、本実施例の光結合ワイドギャップパワー半導体装置の制御に使用することができる。
ＧａＮ−ＧＴＯサイリスタ素子５１がオン状態のときに、ゲート端子６２の電位をアノード端子６８より高い電位にすると、カソード電極６６とアノード電極５９間を流れている電流は遮断され発光も停止する。ＳｉＣホトダイオード５２は、光がなくなるので光電流がなくなりオフ状態になる。
本実施例のＧａＮ−ＧＴＯサイリスタ素子５１の耐電圧は約３．０ｋＶであり、この耐電圧で、２２０℃の高温におけるリーク電流密度は３×１０−４Ａ／ｃｍ２以下であり、これは良好な値であった。ＧａＮ−ＧＴＯサイリスタ素子５１とＳｉＣホトダイオード５２間の絶縁耐圧は５ｋＶ以上であり、５ｋＶでのリーク電流密度は１×１０−５Ａ／ｃｍ２以下であった。
本実施例のＧａＮ−ＧＴＯサイリスタ素子５１を１８５℃に加熱し、２４０Ａ／ｃｍ２の高い電流密度で１６０Ａの電流を、繰り返し周波数３ｋＨｚで通電した。この時のオン電圧は３．６Ｖ、ターンオン時間は０．３μｍｓ、ターンオフ時間は０．７μｓ、定常損失は約２８８Ｗ、スイッチング損失は６８Ｗであった。この通電により、ＧａＮ−ＧＴＯサイリスタ素子５１の接合温度は短時間で約４１０℃程度となった。
ちなみに従来のＳｉの耐電圧３ｋＶ以上のＧＴＯサイリスタでは２４０Ａ／ｃｍ２の電流密度で１６０Ａの電流を流すことはできない。耐電圧３ｋＶのＳｉのＧＴＯサイリスタの場合、接合温度１２５℃において、電流１２０Ａ（電流密度は約４５Ａ／ｃｍ２）の通電時のオン電圧は４．５Ｖであり、ターンオン時間は６μｓ、ターンオフ時間は１７μｓである。
本実施例のＧａＮ−ＧＴＯサイリスタ素子５１を従来のＳｉのＧＴＯサイリスタと比較すると、ＳｉのＧＴＯサイリスタの可制御電流が１２０Ａなのに対し、ＧａＮ−ＧＴＯサイリスタ素子５１の可制御電流は１６０Ａと大きい。可制御電流１６０ＡでのＧａＮ−ＧＴＯサイリスタ素子５１のオン電圧は、ＳｉのＧＴＯサイリスタの可制御電流１２０Ａでのオン電圧の約８０％であり、定常損失は約８０％である。ＧａＮ−ＧＴＯサイリスタ素子５１のターンオン時間とターンオフ時間はそれぞれＳｉのＧＴＯサイリスタの約１／２０及び１／２４であり大幅に短い。その結果ＧａＮ−ＧＴＯサイリスタ素子５１のスイッチング損失はＳｉのＧＴＯサイリスタの１／２２以下に小さくでき、トータル損失は約１９％程度に著しく低減できた。本実施例の光結合ワイドギャップパワー半導体装置を１８５℃の空気雰囲気中で５００時間連続通電稼働したが、稼働後に光伝達効率は低下していなかった。また、光結合ワイドギャップパワー半導体装置を分解して調査したが、合成高分子の保護膜８１にはクラックが生じたり白濁や変形が生じたりしてはいなかった。また、順方向電圧や３ｋＶでのリーク電流密度、スイッチング時間も測定誤差範囲の値でありほとんど変化していなかった。ＳｉＣホトダイオードの特性も同様に変化はみられなかった。
ＧａＮのＧＴＯサイリスタの場合、接合温度４１０℃でのオン抵抗は、同１２５℃でのＳｉのＧＴＯサイリスタのオン抵抗よりも小さく、その結果トータル損失も小さい。またＧａＮが半導体の性質を失ういわば金属状態になるまでに約１．７ｅＶのエネルギーギャップを残している。従って４００℃以上の高い温度においても高い信頼性を確保できる。また、ＧａＮはＳｉＣの約１．５倍の高い絶縁破壊電界を持っているので、ドリフト層として機能する厚さ３５μｍの低不純物濃度のｐ型ＧａＮのベース領域５３は、３ｋＶの耐電圧における空乏層に対しては十分なマージンをもった値であり、この点からも耐電圧に対する高い信頼性を確保できる。
本実施例では、ＧａＮ−ＧＴＯサイリスタ素子５１をヒーター８５によりあらかじめ１８５℃に加熱してから動作を開始させる。従って積層欠陥の影響はほとんどみられず、動作時にオン電圧が上昇することもなく高い信頼性を確保できる。以上のように、本実施例によれば、低損失で可制御電流が大きく且つ、信頼性の高い光結合半導体装置を実現できる。
第４実施例
本発明の第４実施例の半導体装置を図５を参照して説明する。第４実施例の半導体装置は、ＳｉＣ−ｐｎダイオード装置１９ａであり、図１に示す前記第１実施例のＳｉＣ−ｐｎダイオード装置１９において、ヒーター１５に代えてヒートシンク８８を設けている。その他の構成は前記第１実施例と実質的に同じであるので、異なる部分のみを説明し重複する説明は省略する。
第４実施例のＳｉＣ−ｐｎダイオード装置１９ａは、耐電圧７ｋＶの、４層６方晶形のＳｉＣ−ｐｎダイオード素子１３ａを有している。ｐｎダイオード素子１３ａは、低不純物濃度のｎ型ＳｉＣのドリフト層２の厚さを約８０μｍ（第１実施例では約９５μｍ）にした点を除いて、前記第１実施例のｐｎダイオード素子１３と同じである。
本実施例のＳｉＣ−ｐｎダイオード装置１９ａは、支持体１０の下部外面にヒートシンク８８を有している。ヒートシンク８８の近傍には送風冷却用のファン９８が設けられている。キャップ１４の上部外面には温度センサ１８が設けられ、その検出出力は温度制御部１４０に入力される。温度制御部１４０は温度センサ１８の検出出力に基づいてファン９８の動作を制御する。
ｐｎダイオード素子１３ａに通電すると、その電流に応じてｐｎダイオード素子１３ａは発熱する。この発熱を「自己発熱」という。本実施例では、ｐｎダイオード素子１３ａの温度を前記自己発熱により上昇させる。そのために比較的小型の、例えばアルミニウム製の、ヒートシンク８８を設けている。ヒートシンク８８が大きくて放熱される熱量が多すぎると、ｐｎダイオード素子１３ａの温度が上昇しないので、ｐｎダイオード素子１３ａの発熱量とヒートシンクの放熱量のバランスを考慮してむしろ小型のヒートシンク８８を設けるのが望ましい。ｐｎダイオード素子１３ａの温度が所望値を超えるときは、温度センサ１８の検出出力に基づいてファン９８を動作させてヒートシンクを強制冷却する。強制冷却をする際のヒートシンク８８と空気との間の熱抵抗が、約１℃／Ｗになるように、ヒートシンク８８の構造を設定すればよい。
本実施例のＳｉＣ−ｐｎダイオード装置１９ａの動作を以下に説明する。まずｐｎダイオード素子１３ａに順方向に所定の直流電流を所定時間流して、積層欠陥を形成させ、ドリフト層２とアノード領域３の積層欠陥による劣化を促進させる。劣化の進行はオン電圧の上昇によって知ることができる。オン電圧の上昇がなくなると劣化が飽和したことが判る。本実施例では上記の処理をした後通常の動作をさせる。上記の積層欠陥による劣化をあらかじめ促進させる処理は、前記第１から第３実施例の各半導体装置にも施すのが望ましい。
本実施例のＳｉＣ−ｐｎダイオード装置１９ａの動作例を以下に説明する。
ＳｉＣ−ｐｎダイオード装置１９ａに繰り返し周波数５ｋＨｚ、電流密度が３６０Ａ／ｃｍ２となる２００Ａの電流を流す。このときのオン電圧は２．３Ｖ、逆回復電荷は１０．４μＣであった。また定常損失は約２６０Ｗ、スイッチング損失は約３１Ｗであった。ファン９９を駆動してヒートシンク８８に、空気とヒートシンク８８間の熱抵抗が約１℃／Ｗになるように風を送ったとき、ｐｎダイオード素子１３ａの接合温度を約３５０℃にすることができた。
耐電圧７．０ｋＶを有する、従来のＳｉ−ｐｎダイオードの場合、接合温度１２５℃で１５０Ａの電流（電流密度は約５０Ａ／ｃｍ２）の通電時のオン電圧は３．４Ｖであり、逆回復電荷は約１１３μＣであった。上記従来のＳｉ−ｐｎダイオードに比べて、本実施例のＳｉＣ−ｐｎダイオード装置１９ａの定常損失はほぼ９０％である。また、逆回復電荷は本実施例のｐｎダイオード装置の方が約１桁小さいので、スイッチング損失も約１桁小さくなる。ＳｉＣ−ｐｎダイオード装置１９のトータル損失はＳｉ−ｐｎダイオードの４９％程度になり大幅に低減できる。ＳｉＣ−ｐｎダイオード装置１９ａでは、接合温度が３５０℃のときのオン抵抗は、接合温度が１２５℃のときのＳｉ−ｐｎダイオードのオン抵抗よりも小さく、この結果トータル損失が小さい。しかも半導体の性質を失ういわば金属状態になるまでには約１．６４ｅＶのエネルギーギャップを残している。この１．６４ｅＶのＳｉＣのエネルギーギャップはＳｉのエネルギーギャップよりも大きいので、温度に対する高い信頼性を確保できる。
本実施例のＳｉＣ−ｐｎダイオード装置１９ａの可制御電流は２００Ａであった。ｎ型ＳｉＣのドリフト層２の厚さが８０μｍであるので、７ｋＶの逆電圧印加時の空乏層の厚さ７０μｍに対して約１０μｍのマージンをもっており、７ｋＶの耐電圧に対しては高い信頼性を有している。
本実施例では、ｐｎダイオード素子１３ａに、あらかじめ所定の電流を所定時間流して積層欠陥による劣化を飽和するまで進行させている。従って、ＳｉＣ−ｐｎダイオード装置の使用中に劣化が徐々に進行することはなく特性の経時変化が避けられる。
また動作開始時には、ｐｎダイオード素子１３ａが自己発熱により２００℃以上の温度になるまでは、通電電流を定格値より小さくする。これによりｐｎダイオード素子１３ａの温度が十分高くない場合に、積層欠陥に起因するオン電圧の上昇とそれによる定常損失の大幅な増加を避けることができる。
本実施例によれば、前記の各実施例の半導体装置に設けているヒーターなどの加熱手段を必要としないので構造が簡単になり、半導体装置を小型にすることができる。
第５実施例
本発明の第５実施例は、前記第１実施例のＳｉＣ−ｐｎダイオード装置１９、及び前記第２実施例のＳｉＣ−ＧＴＯサイリスタ装置４９をスイッチング部として用いた、電力変換装置の一つであるインバータ装置に関する。本実施例のインバータ装置は、前記ＳｉＣ−ｐｎダイオード装置１９とＳｉＣ−ＧＴＯサイリスタ装置４９を１つのパッケージ中に収容したものをスイッチング部として用いるのが望ましい。
図６は、本実施例のインバータ装置の回路図である。図７は前記ＳｉＣ−ｐｎダイオード装置１９のｐｎダイオード素子１３と、ＳｉＣ−ＧＴＯサイリスタ装置４９のＧＴＯサイリスタ素子２０とを１つのパッケージ中に収納したスイッチング部であるスイッチングモジュール１００ａの断面図である。
図６において、インバータ装置９０は直流電源９１の直流を三相の交流に変換して負荷９２に供給する電力変換装置である。インバータ装置９０はよく知られた回路であり、直流電源９１の正極と負極との間に、２つのスイッチングモジュール１００ａ、１００ｂの直列接続体が、３つ並列に接続されている。スイッチングモジュール１００ａと１００ｂの、３つの直列接続体のそれぞれの接続点１０１、１０２、１０３は負荷９２に接続されている。各スイッチングモジュール１００ａ、１００ｂには、よく知られているので詳細な構成を省略した制御回路９３が設けられている。各制御回路９３は図示を省略した制御装置により制御される。
スイッチングモジュール１００ａと１００ｂは同一の構成を有するので、スイッチングモジュール１００ａについて詳細に説明する。
スイッチングモジュール１００ａの断面図を示す図７において、金属の支持体１２５の上に、図１に示すｐｎダイオード素子１３と、図２に示すＧＴＯサイリスタ素子２０とが設けられている。
ｐｎダイオード素子１３は実質的に図１に示すものと同じ構成を有するが、図１のものでは３００μｍあるカソード領域１の厚さを５０μｍに減らして、耐電圧を５ｋＶとしている。ｐｎダイオード素子１３は、厚さが約５００μｍの窒化アルミニウムの絶縁板１２６を介して支持体１２５との間に絶縁を保ちつつ取り付けられている。ｐｎダイオード素子１３のアノード電極６は金のリード線８で支持体１２５に接続されている。ｐｎダイオード素子１３のカソード電極７はリード線７ａでアノード端子１１０に接続されている。
ＧＴＯサイリスタ素子２０は図２に示すものと同じものが支持体１２５に取り付けられている。ＧＴＯサイリスタ素子２０のカソード電極３２は、下面にカソード端子１１１を有する支持体１２５に取り付けられている。ＧＴＯサイリスタ素子２０のアノード電極２９は、リード線３４によりアノード端子１１０に接続されており、ゲート電極３１はリード線３６によりゲート端子１１２に接続されている。上記の各接続によってｐｎダイオード素子１３は、ＧＴＯサイリスタ素子２０に逆並列に接続される。支持体１２５の下面には、図４に示すヒーター８５と類似の構造のヒーター１２７が設けられている。ヒーター１２７は通電用の端子１２８、１２９を有している。支持体１２５にはｐｎダイオード素子１３、ＧＴＯサイリスタ素子２０、及びアノード端子１１０とゲート端子１１２の各リード線との接続部を覆うようにキャップ１１９が設けられ、内部に窒素ガスを封入した状態で支持体１２５に溶接されている。キャップ１１９の外面には温度センサ１８が設けられている。
本実施例のインバータ装置９０を動作させるときは、動作開始前にあらかじめヒーター１２７に通電してすべてのスイッチングモジュール１００ａ、１００ｂの温度を約２００℃に上昇させる。各スイッチングモジュール１００ａ、１００ｂの温度は前記第１実施例において説明した方法でそれぞれの制御回路９３で検出され、所定値に保たれるように制御される。
本実施例のインバータ装置９０の動作例について以下に説明する。各スイッチングモジュール１００ａ、１００ｂの温度を２００℃にし、直流電源９１の直流電圧を３ｋＶ、スイッチングモジュール１００ａ、１００ｂのスイッチング周波数を２ｋＨｚとしてインバータ９０を動作させる。この動作で１５０Ａの交流出力電流を負荷９２に供給しているとき各スイッチングモジュール１００ａ、１００ｂで発生する損失は４．２Ｗであり、比較的低い値であった。インバータ装置９０の効率は約９８．６％であり比較的高効率が実現できた。本実施例のインバータを構成する各スイッチングモジュール１００ａ、１００ｂの可制御電流は１５０Ａ、可制御電流密度は２５０Ａ／ｃｍ２であり大きな値が得られた。各スイッチング素子１００ａ、１００ｂを２００℃以上の高温で稼働させるので積層欠陥の影響に起因するオン電圧の上昇はほとんど起こらず、オン電圧の上昇による損失の増大が避けられるとともに高い信頼性が得られることが確認できた。
以上、本発明の５つの実施例についてを説明したが、本発明はさらに多くの適用範囲あるいは派生構造をカバーするものである。
例えば半導体素子は、ゲート制御信号によりオン・オフの制御ができる自励型サイリスタであれば、ゲートターンオフサイリスタ（ＧＴＯサイリスタ）、静電誘導サイリスタ、ＭＯＳサイリスタ、双方向ＧＴＯサイリスタ、逆導通サイリスタ、ＭＯＳゲートＧＴＯサイリスタ等でもよい。ｐｎ接合を有するｐｎダイオードやマージドダイオードなど複合ダイオードでもよい。
また前記の各実施例ではワイドギャップ半導体材料としてＳｉＣ又はＧａＮを用いた半導体素子について述べたが、本発明はダイヤモンド、ガリウムリン、ボロンナイトライドなどの他のワイドギャップ半導体材料を用いた半導体素子にも有効に適用できる。
また、各半導体素子において、ｎ型領域をｐ型領域に、ｐ型領域をｎ型領域に置き変えた逆極性の半導体素子に対しても本発明の構成を適用できる。
半導体素子の温度を上昇させる発熱手段のヒーターとして、ニクロム線等の金属抵抗体をシリコンゴムで被覆したヒーターを用いたが、例えば２枚のマイカやセラミックス板の間にヒーター発熱体を配置し圧接プレスで成形した面状ヒーターでもよい。またセラッミクスヒーターやカートリッヂヒーター等の他の素材のヒーター、赤外ランプ及び遠赤外線セラミックヒーターなどの輻射型の加熱手段を用いてもよい。さらに他の方法として、ヒートガン等で熱風を半導体装置に吹き付ける方法、半導体装置の金属支持体１５や金属キャップ１４を高周波誘導加熱装置で誘導加熱するような方法でもよい。前記の加熱手段の代わりに半導体素子の自己発熱を利用してもよい。この場合３つの電極を有する半導体素子の場合、アノード電極とベース電極間に通電する方法、アノード電極とカソード電極間に通電する方法のいずれでもよい。
前記各実施例では、半導体装置のパッケージに金属キャップを用いたＴＯ型のパッケージを示しているが、金属キャップの代わりに高耐熱樹脂のキャップを用いても良い。また各半導体装置の構成はＴＯＭ型でなく、スタッド型や平型、高耐熱樹脂を用いたＳＩＰ型など、Ｓｉのパワーモジュールで一般に用いられるモールド型の構成でもよい。キャリア寿命の制御法としては電子線の照射以外にγ線の照射やプロトンヘリウムイオンなど荷電粒子を照射してもよい。前記実施例では、適用例として３相インバータ装置を示したが、マトリックスインバータやＤＣＤＣコンバータ等の他の電力変換装置でも良い。また、インバータやコンバータ以外にスイッチング電源や整流装置、レギュレータ、高周波発信装置等の他の電力変換装置にも本願発明を適用できる。
本発明は、可制御電流が大きくかつ低損失で、高い電圧においても信頼性が高い半導体装置を実現するものであり、大電流高電圧を扱う電力用途に幅広く利用可能である。

Claims (16)

  1. ワイドギャップ半導体を用いた、順方向特性にビルドイン電圧を有するワイドギャップバイポーラ半導体素子、
    前記ワイドギャップバイポーラ半導体素子を収納し、前記ワイドギャップバイポーラ半導体素子を外部の装置に接続するための電気接続手段を有する半導体パッケージ、及び
    前記半導体パッケージ内の前記ワイドギャップバイポーラ半導体素子を常温より高い所定の温度に保つための発熱手段
    を有する半導体装置。
  2. 前記所定の温度は、前記ワイドギャップバイポーラ半導体素子の温度の上昇に応じて低下するビルトイン電圧の低下分に対応する前記ワイドギャップバイポーラ半導体素子の定常損失の減少分が、前記温度の上昇に応じて増加するオン抵抗の増加分に対応する前記定常損失の増加分よりも大きくなる温度より高い温度である、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記ワイドギャップバイポーラ半導体素子は、あらかじめγ線、電子線及び荷電粒子線の内の少なくとも１つを照射して、キャリアの寿命が所定の範囲になるように調整されていることを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記ワイドギャップポーラ半導体素子は、照射エネルギーが０．１ＭｅＶから２０ＭｅＶ、照射量としての単位面積当たりの電子数が５×１０１１／ｃｍ２から５×１０１４／ｃｍ２の各範囲内の電子線の照射によって、あらかじめキャリアの寿命が所定の範囲になるように調整されていることを特徴とする請求項１又は２に記載の半導体装置。
  5. 前記発熱手段は、前記ワイドギャップバイポーラ半導体素子の動作開始前にあらかじめワイドギャップバイポーラ半導体素子を５０℃より高い所定の温度に熱するものであることを特徴とする請求項１に記載の半導体装置。
  6. 前記所定の温度は１２５℃以上である請求項１、２又は５に記載の半導体装置。
  7. 前記発熱手段は、前記ワイドギャップバイポーラ半導体素子に熱を与えるように設けられた電気ヒータであることを特徴とする請求項１記載の半導体装置。
  8. 前記発熱手段は、前記ワイドギャップバイポーラ半導体素子の通電時に発生する熱の放散を制御することによって前記ワイドギャップバイポーラ半導体素子の温度を１２５℃以上に上昇させるヒートシンクであることを特徴とする請求項１記載の半導体装置。
  9. 前記発熱手段は、前記ワイドギャップバイポーラ半導体素子の通電時に発生する熱の放散を制御することによって前記ワイドギャップバイポーラ半導体素子の温度を、前記ワイドギャップバイポーラ半導体素子の、温度の上昇に応じて低下するビルトイン電圧の低下分に対応する前記ワイドギャップバイポーラ半導体素子の定常損失の減少分が、前記温度の上昇に応じて増加するオン抵抗の増加分に対応する前記定常損失の増加分よりも大きくなる温度に上昇させるヒートシンクであることを特徴とする請求項１記載の半導体装置。
  10. 前記半導体パッケージは、温度センサ及び、前記温度センサの検出出力に基づいて前記ワイドギャップバイポーラ半導体素子の温度を前記所定の温度に保つ温度制御部、を有することを特徴とする請求項１記載の半導体装置。
  11. 前記ワイドギャップバイポーラ半導体素子が、ｐｎ接合を有するダイオード及び自励型サイリスタのいずれか一方であることを特徴とする請求項１から６のいずれか１項に記載の半導体装置。
  12. ワイドギャップ半導体を用いたワイドギャップバイポーラ発光半導体素子、前記ワイドギャップバイポーラ発光半導体素子の発光光を受光するように、前記ワイドギャップバイポーラ発光半導体素子に対向して設けられたワイドギャップホトダイオード、
    前記ワイドギャップバイポーラ発光半導体素子及びワイドギャップホトダイオードを収納し、前記ワイドギャップバイポーラ発光半導体素子及びワイドギャップホトダイオードを外部の装置に接続するための電気接続手段を有するパッケージ、及び
    前記パッケージを常温より高い所定の温度に保つための発熱手段
    を有する半導体装置。
  13. 高不純物濃度の第１の導電型のＳｉＣのカソード領域の上に、低不純物濃度の第２の導電型のＳｉＣのドリフト層を形成する工程、
    前記ドリフト層の上に第１の導電型のＳｉＣのベース領域を形成する工程、
    前記ベース領域の上に第２の導電型のＳｉＣのアノード領域を形成する工程、及び
    前記カソード領域、ドリフト領域、ベース領域及びアノード領域に、所定の照射エネルギーの電子線を所定の電子密度で照射する工程
    を有する半導体装置の製造方法。
  14. 高不純物濃度の第１の導電型のＳｉＣのカソード領域の上に低不純物濃度の第１の導電型のＳｉＣのドリフト層を形成する工程、
    前記ドリフト層の上に第２の導電型のＳｉＣのアノード領域を形成する工程、
    前記アノード領域にアノード電極を設ける工程、
    前記カソード領域にカソード電極を設ける工程、及び
    前記アノード電極とカソード電極間に、所定の順方向電流を所定時間流して、前記ドリフト層及びアノード領域に積層欠陥を生じさせる工程
    を有する半導体装置の製造方法。
  15. ワイドギャップ半導体を用いたＧＴＯサイリスタ素子、
    前記ＧＴＯサイリスタ素子に逆並列に接続された、ワイドギャップ半導体を用いたダイオード素子、
    前記ＧＴＯサイリスタ素子及び前記ダイオード素子を収納し、前記ＧＴＯサイリスタ素子と前記ダイオード素子を逆並列に接続し、前記逆並列に接続されたＧＴＯサイリスタ素子とダイオード素子を外部の装置に接続するための電気接続手段を有するパッケージ、
    前記パッケージ内の前記ＧＴＯサイリスタ素子及びダイオード素子を常温より高い所定の温度に保つための発熱手段を有するスイッチングモジュール、
    少なくとも２つの前記スイッチングモジュールを直列に接続した直列接続体を、直流電源の正極と負極間に３つ並列に接続したスイッチング回路、及び
    前記各スイッチングモジュールのそれぞれに設けられ、前記発熱手段で各スイッチングモジュールを加熱して、各スイッチングモジュールが所定の温度に達してから前記スイッチング回路の動作をさせるように制御する制御回路
    を有する電力変換装置。
  16. 前記発熱手段は、前記パッケージを加熱する加熱手段及び前記パッケージの放熱を制御するヒートシンクの少なくとも１つであることを特徴とする請求項１５に記載の電力変換装置。
JP2005513297A 2003-08-22 2004-08-19 半導体装置及びこの半導体装置を用いた電力変換装置 Expired - Fee Related JP4317550B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003299219 2003-08-22
JP2003299219 2003-08-22
PCT/JP2004/011936 WO2005020320A1 (ja) 2003-08-22 2004-08-19 半導体装置及びその製造方法、この半導体装置を用いた電力変換装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2008153029A Division JP2008311653A (ja) 2003-08-22 2008-06-11 半導体装置
JP2008153026A Division JP2008306193A (ja) 2003-08-22 2008-06-11 半導体装置の製造方法
JP2008153030A Division JP4741630B2 (ja) 2003-08-22 2008-06-11 半導体装置の動作方法

Publications (2)

Publication Number Publication Date
JPWO2005020320A1 true JPWO2005020320A1 (ja) 2006-10-19
JP4317550B2 JP4317550B2 (ja) 2009-08-19

Family

ID=34213749

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2005513297A Expired - Fee Related JP4317550B2 (ja) 2003-08-22 2004-08-19 半導体装置及びこの半導体装置を用いた電力変換装置
JP2008153030A Expired - Fee Related JP4741630B2 (ja) 2003-08-22 2008-06-11 半導体装置の動作方法
JP2008153029A Pending JP2008311653A (ja) 2003-08-22 2008-06-11 半導体装置
JP2008153026A Pending JP2008306193A (ja) 2003-08-22 2008-06-11 半導体装置の製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2008153030A Expired - Fee Related JP4741630B2 (ja) 2003-08-22 2008-06-11 半導体装置の動作方法
JP2008153029A Pending JP2008311653A (ja) 2003-08-22 2008-06-11 半導体装置
JP2008153026A Pending JP2008306193A (ja) 2003-08-22 2008-06-11 半導体装置の製造方法

Country Status (5)

Country Link
US (5) US7544970B2 (ja)
EP (3) EP1657748A4 (ja)
JP (4) JP4317550B2 (ja)
CN (3) CN100416803C (ja)
WO (1) WO2005020320A1 (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4328884B2 (ja) * 2003-07-24 2009-09-09 関西電力株式会社 インバータ装置
CN100416803C (zh) * 2003-08-22 2008-09-03 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置
JP2006121377A (ja) * 2004-10-21 2006-05-11 Nec Electronics Corp 入力回路及び半導体装置
JP2006237125A (ja) * 2005-02-23 2006-09-07 Kansai Electric Power Co Inc:The バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置
JP4879507B2 (ja) * 2005-04-14 2012-02-22 関西電力株式会社 バイポーラ型半導体装置の順方向電圧回復方法、積層欠陥縮小方法およびバイポーラ型半導体装置
US7375424B2 (en) * 2005-05-03 2008-05-20 International Rectifier Corporation Wirebonded device packages for semiconductor devices having elongated electrodes
EP1746661A1 (en) * 2005-07-22 2007-01-24 ABB Technology AG Power semiconductor device
WO2007032214A1 (ja) * 2005-09-14 2007-03-22 The Kansai Electric Power Co., Inc. 炭化珪素半導体素子の製造方法
JP2007288919A (ja) * 2006-04-17 2007-11-01 Kansai Electric Power Co Inc:The 電力変換装置およびワイドギャップバイポーラ半導体素子の駆動方法
JP2007305962A (ja) * 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
WO2008015766A1 (en) * 2006-08-04 2008-02-07 The Kansai Electric Power Co., Inc. Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device
JP2008091705A (ja) * 2006-10-03 2008-04-17 Mitsubishi Electric Corp 半導体装置及びその製造方法
CA2666081C (en) * 2006-10-06 2011-02-15 Microsemi Corporation High temperature, high voltage sic void-less electronic package
JP2009004499A (ja) * 2007-06-20 2009-01-08 Kansai Electric Power Co Inc:The ｐｎダイオード、電気回路装置、および電力変換装置
JP2009212374A (ja) * 2008-03-05 2009-09-17 Kansai Electric Power Co Inc:The 半導体装置の製造方法および半導体装置
JP2011014687A (ja) * 2009-07-01 2011-01-20 Kansai Electric Power Co Inc:The 半導体装置の動作方法
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP5525917B2 (ja) 2010-05-27 2014-06-18 ローム株式会社 電子回路
US8817441B2 (en) * 2010-08-04 2014-08-26 Cree, Inc. Circuit breaker
FR2965620B1 (fr) * 2010-10-04 2012-10-26 St Microelectronics Rousset Procede et dispositif de detection de metaux dans un fluide
CN102059448A (zh) * 2010-12-20 2011-05-18 中国电子科技集团公司第三十八研究所 一种基于真空定向辐射焊接微波电路基板的装置
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP5827397B2 (ja) * 2012-05-08 2015-12-02 新電元工業株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
TW201434133A (zh) * 2013-02-23 2014-09-01 Luxnet Corp 光收發元件封裝結構
KR101469238B1 (ko) * 2013-04-25 2014-12-10 전자부품연구원 적외선 광원 장치 및 이를 포함하는 가스 측정 광학계
KR102162186B1 (ko) * 2013-04-26 2020-10-07 에이비비 슈바이쯔 아게 전력 반도체 모듈
JP6252585B2 (ja) * 2013-06-04 2017-12-27 富士電機株式会社 半導体装置
US20150048690A1 (en) * 2013-08-15 2015-02-19 Solcon Industries Ltd. Medium voltage power controller
US9525063B2 (en) * 2013-10-30 2016-12-20 Infineon Technologies Austria Ag Switching circuit
JP6330350B2 (ja) * 2014-02-03 2018-05-30 三菱電機株式会社 電源装置及び電源装置の制御方法
KR102172468B1 (ko) * 2014-03-14 2020-10-30 삼성전자 주식회사 WebRTC서비스를 위해 단말이 브라우저를 통해 IMS망에 접속하기 위한 방법
JP5835679B1 (ja) * 2014-05-27 2015-12-24 良孝 菅原 電力変換回路とその適用電力変換装置
JP6354861B2 (ja) * 2015-01-20 2018-07-11 三菱電機株式会社 半導体装置
US10128174B2 (en) * 2015-07-24 2018-11-13 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
JP6698431B2 (ja) * 2016-06-08 2020-05-27 三菱重工業株式会社 耐放射線型電子装置、耐放射線型電子ユニット装置、及びその監視制御方法
US11249522B2 (en) * 2016-06-30 2022-02-15 Intel Corporation Heat transfer apparatus for a computer environment
JP6232687B2 (ja) * 2016-10-21 2017-11-22 良孝 菅原 半導体装置とその動作方法
JP6857488B2 (ja) 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
WO2018168702A1 (ja) * 2017-03-15 2018-09-20 日本電気株式会社 コヒーレント光送受信装置およびコヒーレント光送受信システム
JP2019197748A (ja) * 2018-05-07 2019-11-14 トヨタ自動車株式会社 半導体装置
JP7096792B2 (ja) * 2019-07-19 2022-07-06 株式会社日立製作所 電流計測器および電力変換装置
JP7347005B2 (ja) * 2019-08-28 2023-09-20 住友電気工業株式会社 受光素子
JP2021044415A (ja) * 2019-09-12 2021-03-18 矢崎総業株式会社 半導体装置
EP3879556A1 (en) * 2020-03-11 2021-09-15 ABB Schweiz AG Power component including a main component and a sensor and emitter unit and system with the power component
US11349021B2 (en) 2020-03-24 2022-05-31 Littelfuse, Inc. Thyristor assembly
EP3958301A1 (de) * 2020-08-21 2022-02-23 Siemens Aktiengesellschaft Leistungsmodul mit mindestens einem leistungshalbleiter und einem substrat
JP7420108B2 (ja) 2021-04-08 2024-01-23 信越半導体株式会社 窒化物半導体ウェーハの製造方法
JP7400789B2 (ja) 2021-10-01 2023-12-19 信越半導体株式会社 窒化物半導体ウェーハの製造方法、及び窒化物半導体ウェーハ

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH0818030A (ja) * 1994-06-30 1996-01-19 Fuji Electric Co Ltd 逆導通ｇｔｏサイリスタの製造方法
JPH1022495A (ja) * 1996-07-01 1998-01-23 Meidensha Corp 半導体素子の製造方法
JP2000164967A (ja) * 1998-11-25 2000-06-16 Sony Corp 半導体装置およびパッケージならびに半導体装置の製造方法
JP2001094200A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体レーザモジュール
JP2001217363A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置とそのヒートシンク
JP2002325427A (ja) * 2001-04-25 2002-11-08 Kansai Electric Power Co Inc:The パワー半導体素子回路及びこれを用いたインバータ装置
JP2004161863A (ja) * 2002-11-12 2004-06-10 Seiwa Electric Mfg Co Ltd 蛍光体、発光ダイオード及び蛍光体の製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832668A (en) * 1972-03-31 1974-08-27 Westinghouse Electric Corp Silicon carbide junction thermistor
JPS5734355A (en) * 1980-08-06 1982-02-24 Tektronix Inc Integrated circuit device
JPS61205158A (ja) * 1985-03-08 1986-09-11 Toshiba Corp 多色画像形成装置
JPS61289653A (ja) * 1985-06-18 1986-12-19 Toshiba Corp 半導体整流装置
JPS62156850A (ja) * 1985-12-28 1987-07-11 Nec Corp 半導体装置
US6100575A (en) * 1987-08-19 2000-08-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor switching device having different carrier lifetimes between a first portion serving as a main current path and the remaining portion of the device
JP2680083B2 (ja) * 1988-12-06 1997-11-19 富士通株式会社 半導体基板及びその製造方法
US5061972A (en) * 1988-12-14 1991-10-29 Cree Research, Inc. Fast recovery high temperature rectifying diode formed in silicon carbide
JPH0750386A (ja) * 1993-08-06 1995-02-21 Toshiba Corp 半導体パッケージ装置
US5539217A (en) * 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JPH09237904A (ja) * 1996-02-29 1997-09-09 Hitachi Ltd 半導体装置及びその製造方法
JP3433869B2 (ja) 1995-11-17 2003-08-04 住友電気工業株式会社 半導体モジュール
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JPH1027899A (ja) * 1996-07-11 1998-01-27 Fuji Electric Co Ltd 電圧駆動型炭化ケイ素サイリスタ
SE9602993D0 (sv) * 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
DE19714659A1 (de) * 1997-04-09 1998-10-15 Siemens Ag Optoelektronisches Bauelement
JP3371763B2 (ja) * 1997-06-24 2003-01-27 株式会社日立製作所 炭化けい素半導体装置
DE19837944A1 (de) * 1998-08-21 2000-02-24 Asea Brown Boveri Verfahren zur Fertigung eines Halbleiterbauelements
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
SE9900882D0 (sv) * 1999-03-12 1999-03-12 Ind Mikroelektronikcentrum Ab A high power IMPATT diode
JP2001325427A (ja) 2000-05-15 2001-11-22 Nec Soft Ltd 顧客管理システムおよびその方法
DE10031461B4 (de) * 2000-06-28 2006-06-29 Infineon Technologies Ag Hochvolt-Diode
TWI225312B (en) * 2001-02-08 2004-12-11 Semiconductor Energy Lab Light emitting device
US6501099B2 (en) * 2001-03-05 2002-12-31 The United States Of America As Represented By The Secretary Of The Army Modified-anode gate turn-off thyristor
JP3600802B2 (ja) * 2001-04-26 2004-12-15 関西電力株式会社 限流装置
JP2003007976A (ja) * 2001-06-25 2003-01-10 Mitsubishi Electric Corp 半導体装置及びモジュール装置
US6849874B2 (en) * 2001-10-26 2005-02-01 Cree, Inc. Minimizing degradation of SiC bipolar semiconductor devices
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
JP4262453B2 (ja) * 2002-07-15 2009-05-13 三菱電機株式会社 電力半導体装置
US7061021B2 (en) * 2003-05-01 2006-06-13 The University Of South Carolina System and method for fabricating diodes
CN100416803C (zh) * 2003-08-22 2008-09-03 关西电力株式会社 半导体装置及制造方法、使用该半导体装置的电力变换装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131016A (ja) * 1993-09-10 1995-05-19 Hitachi Ltd 電界効果トランジスタ及びその製造方法
JPH0818030A (ja) * 1994-06-30 1996-01-19 Fuji Electric Co Ltd 逆導通ｇｔｏサイリスタの製造方法
JPH1022495A (ja) * 1996-07-01 1998-01-23 Meidensha Corp 半導体素子の製造方法
JP2000164967A (ja) * 1998-11-25 2000-06-16 Sony Corp 半導体装置およびパッケージならびに半導体装置の製造方法
JP2001094200A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体レーザモジュール
JP2001217363A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 半導体装置とそのヒートシンク
JP2002325427A (ja) * 2001-04-25 2002-11-08 Kansai Electric Power Co Inc:The パワー半導体素子回路及びこれを用いたインバータ装置
JP2004161863A (ja) * 2002-11-12 2004-06-10 Seiwa Electric Mfg Co Ltd 蛍光体、発光ダイオード及び蛍光体の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＡＮＡＮＴ Ｋ．ＥＴ．ＡＬ．: "４Ｈ−ＳｉＣ ｐ−ｎ ｄｉｏｄｅｓ ａｎｄ ｇａｔｅ ｔｕｒｎｏｆｆ ｔｈｙｒｉｓｔｏｒｓ ｆｏｒ ", ＳＯＬＩＤ−ＳＴＡＴＥ ＥＬＥＣＴＲＯＮＩＣＳ, vol. 44, JPN6008017002, 2000, pages 303 - 308, ISSN: 0001315389 *

Also Published As

Publication number Publication date
EP2398049A2 (en) 2011-12-21
US20080204115A1 (en) 2008-08-28
JP4741630B2 (ja) 2011-08-03
JP2008311653A (ja) 2008-12-25
EP2400543A2 (en) 2011-12-28
EP1657748A4 (en) 2009-09-30
US20050285228A1 (en) 2005-12-29
US20080012042A1 (en) 2008-01-17
CN101271871A (zh) 2008-09-24
JP2008306193A (ja) 2008-12-18
CN1701439A (zh) 2005-11-23
JP2008294452A (ja) 2008-12-04
EP1657748A1 (en) 2006-05-17
US7544970B2 (en) 2009-06-09
US20060186435A1 (en) 2006-08-24
CN101271871B (zh) 2011-05-25
CN101165860B (zh) 2010-04-07
US7462888B2 (en) 2008-12-09
EP2400543A3 (en) 2013-08-28
CN100416803C (zh) 2008-09-03
JP4317550B2 (ja) 2009-08-19
US7462886B2 (en) 2008-12-09
US7482237B2 (en) 2009-01-27
WO2005020320A1 (ja) 2005-03-03
US20060208276A1 (en) 2006-09-21
EP2398049A3 (en) 2012-12-19
CN101165860A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
JP4741630B2 (ja) 半導体装置の動作方法
JP2008294452A5 (ja)
US11469297B2 (en) Semiconductor device and method for producing semiconductor device
JP7147891B2 (ja) 半導体装置
JP4585772B2 (ja) 高耐圧ワイドギャップ半導体装置及び電力装置
US7768101B2 (en) Semiconductor device having an insulated gate bipolar transistor and a free wheel diode
US20070048982A1 (en) Method of manufacturing semiconductor device and semiconductor device formed by the method
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
US10355142B2 (en) Semiconductor device
JP3754628B2 (ja) パワー半導体素子回路及びこれを用いたインバータ装置
JP2006080560A (ja) 光結合パワー半導体素子
JP2001102392A (ja) 半導体装置及びそれを用いた電力変換装置
JP2018049912A (ja) 半導体装置および電力変換装置
JP5446158B2 (ja) 半導体装置及びその製造方法
JP2010238940A (ja) 半導体装置の動作方法
JP4537936B2 (ja) パワー半導体素子
JP2011014687A (ja) 半導体装置の動作方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081111

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20081212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081215

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees