JP2002325427A

JP2002325427A - パワー半導体素子回路及びこれを用いたインバータ装置

Info

Publication number: JP2002325427A
Application number: JP2001128218A
Authority: JP
Inventors: Yoshitaka Sugawara; 良孝菅原
Original assignee: Kansai Electric Power Co Inc
Current assignee: Kansai Electric Power Co Inc
Priority date: 2001-04-25
Filing date: 2001-04-25
Publication date: 2002-11-08
Anticipated expiration: 2021-04-25
Also published as: JP3754628B2

Abstract

(57)【要約】【課題】従来のパワー半導体素子回路では検出用コイ
ルや検出用抵抗を用いて電流を検出していたので、緩や
かに変化する直流電流を検出できず検出部での電力損失
が大きかった。また検出速度も遅かった。【解決手段】パワー半導体素子回路のパワー半導体素
子に、発光性ワイドギャップ半導体材料を用いた素子を
用い、通電電流の検出をパワー半導体素子自体が発光す
る光を受光素子で検出して行う。受光素子の検出信号を
パワー半導体素子のゲート駆動回路に印加してパワー半
導体素子の電流を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、通電電流の変化を
検知して通電電流を制御するパワー半導体素子回路及び
これを用いたインバータ装置に関する。

【０００２】

【従来の技術】通電電流の変化を検知して通電電流を制
御するパワー半導体素子回路においては、パワー半導体
素子を流れる通電電流の増加又は減少等の変化を検出し
て検出信号を出力する検出回路を有する。この検出信号
を用いて、通電電流の異常な増加又は減少を抑制した
り、短絡などの異常時に負荷やパワー半導体素子回路自
体を保護するために電流を遮断するなどの制御が行われ
ている。上記の制御においては通電電流を高い感度で検
出する必要がある。検出回路の２つの従来例を図９の
（ａ）及び（ｂ）の回路図を参照して説明する。図９の
（ａ）に示す第１の従来例では、太陽電池、燃料電池な
どの直流電源５０に、制御素子としてのＩＧＢＴ(Insul
ated gate bipolar transistor)５１を経て負荷５２が
接続されている。ＩＧＢＴ５１と電源５０との間の電路
５９にＣＴ等の検出用コイル５３を設け、電路５９を流
れる電流の変化により検出用コイル５３に誘起する電圧
Ｖ１を検出信号として駆動回路５５に入力する。駆動回
路５５は電圧Ｖ１に基づいてＩＧＢＴ５１を制御する。
例えば負荷５２で短絡事故が発生すると電路５９を流れ
る電流が急増し、電流の急増により電圧Ｖ１も急増す
る。駆動回路５５は電圧Ｖ１が所定値を超えると、ＩＧ
ＢＴ５１のゲート電圧を制御してＩＧＢＴ５１をオフに
する。これにより、異常が発生したときの、電源５０、
ＩＧＢＴ５１及び負荷５２の損傷を防止する。

【０００３】図９の（ｂ）は第２の従来例の回路図を示
す。図において、直流電源５０に、制御素子としてのＩ
ＧＢＴ５１及び抵抗５４を介して負荷５２が接続されて
いる。負荷５２を流れる電流は抵抗５４で検出され、検
出信号としての電圧Ｖ２が得られる。電圧Ｖ２は駆動回
路５５に入力され、前記第１の従来例と同様にＩＧＢＴ
５１を制御する。

【０００４】

【発明が解決しようとする課題】第１の従来例の検出用
コイル５３を用いた検出回路では以下の問題を有する。
通電電流が大きいパワー半導体素子回路の場合、電路５
９の電線は太いものが必要である。例えば、５００Ａ級
のポリエチレン絶縁ビニールシースケーブル（通称ＣＶ
ケーブル）の直径は約３５ｍｍである。また１５００Ａ
級のＣＶケーブルの直径は約６５ｍｍである。これらの
ＣＶケーブルを取り囲むように形成する検出用コイル５
３の直径は７０ｍｍから１００ｍｍ程度の大型のものに
なり、重量も大きくなる。このような大型の検出用コイ
ル５３の検出応答時間は１〜１０マイクロ秒程度と比較
的長く、ＩＧＢＴ５１の電流の制御もこの分遅れる。こ
の制御の遅れにより、短絡事故が発生したとき大電流が
負荷５２やＩＧＢＴ５１を流れ、これらに障害を与える
おそれがある。また電流変化の速度が遅い場合は検出用
コイル５３の検出出力のレベルが極めて低い。従って大
きな電流変化があっても検出できないことがある。

【０００５】第２の従来例の抵抗５４を用いた検出回路
では、通電電流の変化が緩やかな場合でも通電電流の変
化を容易に検出できる。しかし通電電流が大きい場合、
検出用の抵抗５４で大きな電力損失が発生し発熱する。
例えば、常時の通電電流が５００Ａのパワー半導体素子
回路で、０．００２オームの抵抗を用いた場合５００Ｗ
の電力損失が生じる。例えば負荷５２で短絡事故等が発
生し通電電流が１０００Ａに増大すると、電力損失は２
ｋＷに及ぶ。このように、抵抗５４での電力損失が大き
い点が問題であった。検出応答時間は１ミリ秒から速い
ものでも１マイクロ秒と比較的長く、ＩＧＢＴ５１の制
御にこの分の遅れが生じる。従って、短絡事故が発生し
たとき大電流が流れ抵抗５４の破損やＩＧＢＴ５１や負
荷５２の破損を招くおそれがある。更に、発熱による抵
抗５４の破損を防ぐためには、熱容量の大きい大型の抵
抗素子を用いたり、水冷など冷却手段を有する抵抗素子
を用いる必要があるため、大型で重いものになり価格も
高価になるという問題があった。

【０００６】本発明は、パワー半導体素子回路の通電電
流を検出用コイルや検出用抵抗を用いずに検出する、小
型、軽量、高速かつ低損失のパワー半導体素子回路を提
供することを目的とする。

【０００７】

【課題を解決するための手段】本発明のパワー半導体素
子回路は、電源と負荷とを接続する電路に設けられて前
記電路の電流を制御する、発光性ワイドギャップ半導体
材料で形成され、通電電流に応じて変化する放射光を発
する半導体制御素子、前記半導体制御素子の放射光を検
出し検出信号を出力する受光素子、及び前記受光素子の
前記検出信号が入力され、前記検出信号に応じた制御信
号を前記半導体制御素子のゲートに印加して前記半導体
制御素子の通電電流を制御するゲート駆動回路を有す
る。本発明によれば、半導体制御素子の通電電流に応じ
て変化する放射光を受光素子で検出し、受光素子の検出
信号に基づいて半導体制御素子を制御するので、通電電
流の変化と半導体制御素子の制御までの時間である制御
の応答時間が短い。また光を用いて検出するので電気ノ
イズの影響を受けにくい。

【０００８】本発明の他の観点のパワー半導体素子回路
は、電源と負荷とを接続する電路に設けられて前記電路
の電流を制御する、発光性ワイドギャップ半導体材料で
形成され、通電電流に応じて変化する放射光を発する、
シリコン基板上に設けた半導体制御素子、前記半導体制
御素子の放射光を検出し検出信号を出力する受光素子、
及び前記受光素子の前記検出信号が入力され、前記検出
信号に応じた制御信号を前記半導体制御素子のゲートに
印加して前記半導体制御素子の通電電流を制御するゲー
ト駆動回路を有する。

【０００９】本発明の他の観点のパワー半導体素子回路
は、電源と負荷とを接続する電路に設けられて前記電路
の電流を制御する、ワイドギャップ半導体材料で形成さ
れた半導体層の少なくとも１つの層が再結合センターを
有し通電電流に応じて変化する放射光を発する、半導体
バイポーラ制御素子、前記半導体バイポーラ制御素子の
放射光を検出し検出信号を出力する受光素子、及び前記
受光素子の前記検出信号が入力され、前記検出信号に応
じた制御信号を前記半導体制御素子のゲートに印加して
前記半導体バイポーラ制御素子の通電電流を制御するゲ
ート駆動回路を有する。

【００１０】本発明のインバータ装置は、直流電源の正
及び負の両端子間に接続された、発光性ワイドギャップ
半導体材料で形成され、通電電流に応じて変化する放射
光を発する半導体制御素子、前記半導体制御素子の放射
光を検出し検出信号を出力する受光素子、及び前記受光
素子の前記検出信号が入力され、前記検出信号に応じた
制御信号を前記半導体制御素子のゲートに印加して前記
半導体制御素子の通電電流を制御するゲート駆動回路を
有するパワー半導体素子回路と半導体制御素子との複数
の直列接続体、前記直列接続体の接続点に接続された負
荷、前記半導体制御素子を制御する制御回路、及び前記
パワー半導体素子回路の半導体制御素子及び前記半導体
制御素子にそれぞれ逆並列に接続されたフライホイール
ダイオードを有する。

【００１１】

【発明の実施の形態】本発明のパワー半導体素子回路の
実施の形態を以下に説明する。パワー半導体素子回路に
用いるパワー半導体素子に適した材料として、炭化珪素
（ＳｉＣ）、ガリウムナイトライド（ＧａＮ）、ダイヤ
モンドなどのワイドギャップ半導体材料が知られてい
る。ワイドギャップ半導体材料は、シリコン（Ｓｉ）の
半導体材料に比べて絶縁破壊電界と熱伝導率が高く、高
い温度でも動作するという優れた物理的特性を有してい
る。このため、ワイドギャップ半導体材料で形成したワ
イドギャップ半導体素子は高耐電圧かつ低損失であり、
半導体素子で発生する損失が少ない。また発生した熱を
放散しやすく、かなり高い温度になるまで電流を増加さ
せることができるので、大電流を制御するパワー半導体
素子回路の半導体素子に適している。

【００１２】ワイドギャップ半導体材料において、接合
を形成しているｎ型層とｐ型層のいずれか一方にキャリ
アの再結合センター（電子と正孔とが再結合して消滅す
る過程を促進させる不純物原子や複数不純物原子の複合
体が存在する場所）を形成することにより、接合を通っ
て電流を流すと光を発する発光性ワイドギャップ半導体
素子を得ることができる。ワイドギャップ半導体材料を
用いて発光性ワイドギャップのバイポーラ半導体制御素
子を構成し、素子の一部に光の放射部を設けると、そこ
から光を放射させることができる。この光を受光素子で
検出し、得られた検出出力から、通電電流の値やその変
化を検出することができる。放射する光の強さはバイポ
ーラ半導体制御素子を流れる電流にほぼ比例する。直線
性のよい光電変換特性を有する受光素子を用いると、受
光素子の検出出力は、バイポーラ半導体制御素子を流れ
る電流に比例する。従って、受光素子の検出出力でバイ
ポーラ半導体制御素子の駆動回路を動作させるとバイポ
ーラ半導体制御素子の通電電流を制御することができ
る。なお、再結合センターの数は多すぎると、必要とす
る放射光を確保する以上に電子や正孔を再結合させるた
めに半導体素子のオン電圧が高くなり電力損失が大きく
なってしまう。このため、再結合センターを形成する不
純物原子等のドープ量を適正化したり、ドープする領域
を半導体層の一部に局在化させたりするのが望ましい。
例えば光の放射部に対向する半導体層の領域等に限定す
ることもその一方法である。

【００１３】受光素子としては、Ｓｉ半導体受光素子、
ワイドギャップ半導体受光素子または光導電素子等を用
いる。受光素子は、例えば一辺が数ｍｍ、厚さが１ｍｍ
程度の略正方形の平板状であり、発光性ワイドギャップ
のバイポーラ半導体制御素子のパッケージ内に設ける。
この構成により光バイポーラ半導体制御素子を作る。光
バイポーラ半導体制御素子において、受光素子とバイポ
ーラ半導体制御素子とは電気的に絶縁されており、受光
素子の受光面をバイポーラ半導体制御素子の光放射部に
対向させている。受光素子をバイポーラ半導体制御素子
のパッケージ内に内蔵したことによるパッケージの容積
の増加は、耐圧６ｋＶ級の素子で約３ｃｍ^３程度であ
り、重量の増加も１００グラム程度である。光バイポー
ラ半導体制御素子の総合伝達効率は、バイポーラ半導体
制御素子の発光効率、光が受光素子に集光される集光効
率、及び受光素子に集光された光が電気に変換される光
電変換効率の積で表され半導体材料により大きく変化す
るが、０．００５〜２％程度である。例えば０．１％に
するとバイポーラ半導体制御素子に流れる電流が５００
Ａのとき、受光素子に発生する光電流は０．５Ａ程度で
ある。短絡事故などにより電流が例えば１０００Ａに増
加しても受光素子に発生する光電流は１Ａ程度である。
受光素子には通常２０〜３０Ｖ以下の電圧を印加するの
で、受光素子で発生する電力損失は２０〜３０Ｗ程度で
ある。

【００１４】受光素子の光電流はバイポーラ半導体制御
素子を流れる電流に比例して増減するので、電流が緩や
かに変化する場合でも検出できる。なお、本発明の他の
好ましい実施形態としては、発光性ワイドギャップ半導
体材料を用いたバイポーラ半導体制御素子の光を光ファ
イバーを介して受光素子で検出する方法がある。例えば
バイポーラ半導体制御素子のパッケージに、光ファイバ
ーを入射端がバイポーラ半導体制御素子の発光部に対向
するように取り付ける。光ファイバーの出射端には受光
素子を取り付ける。この構成では前記の効果に加えてバ
イポーラ半導体制御素子と受光素子間の絶縁耐圧を容易
に高くすることができる。

【００１５】以下、本発明の好適な実施例について図１
から図８を参照して説明する。《第１実施例》本発明の第１実施例のパワー半導体素子
回路を図１から図４を参照して説明する。図１は本実施
例のパワー半導体素子回路の回路図である。図におい
て、太陽電池、燃料電池等の直流電源１３に、パワー半
導体素子回路の半導体制御素子としてのゲートターンオ
フサイリスタ（ＧＴＯ）１を経て負荷１４が接続されて
いる。直流電源１３は、交流電源の交流を整流装置によ
り整流し平滑して得られる直流の電源であってもよい。
ＧＴＯ１は発光性ワイドギャップ半導体材料のＳｉＣを
用いて製作した発光性ワイドギャップのバイポーラ半導
体制御素子であり、ＧＴＯ１を流れる電流にほぼ比例す
る強さの光を放射する。矢印１Ａで示す放射光は、図２
を用いて後で詳細に説明する、ＧＴＯ１のパッケージ内
に設けられた受光素子２により受光される。受光素子２
のカソード９Ｂは電源９ｃを介して電源１３の負極Ｇに
接続され、アノード２Ａは判定制御回路７の入力端１０
に接続されている。ＧＴＯ１のゲート１６にターンオン
回路３及びターンオフ回路５が接続されている。ターン
オン回路３は、ＧＴＯ１のゲートと負極Ｇとの間に直列
に接続された電源３Ａとトランジスタ３Ｂと抵抗３Ｃを
有する。トランジスタ３Ｂのゲート端子４にＧＴＯ１を
オンにするための正のパルス信号が印加される。オフ回
路５は、電源１３の負極Ｇに正極が接続された直流電源
５Ａ、直流電源５Ａの負極とＧＴＯ１のゲートとの間に
直列に接続された抵抗５ＢとＦＥＴ５Ｃを有する。ＦＥ
Ｔ５Ｃのソースと負極Ｇ間にはコンデンサ５Ｄが接続さ
れている。ＦＥＴ５Ｃのゲート６にＧＴＯ１をオフにす
るための正のパルス信号が印加される。判定制御回路７
は、出力端が前記ゲート６に接続されたコンパレータ８
を有する。コンパレータ８の一方の入力端子１１は基準
電圧を発生する基準電源９に接続され、他方の入力端子
１０は受光素子２のアノード２Ａに接続されている。入
力端子１０と負極Ｇ間に抵抗１２が接続されている。

【００１６】次に本実施例のパワー半導体素子回路の動
作を説明する。ＧＴＯ１は、例えば耐電圧６ｋＶ、電流
容量２００ＡのＳｉＣ−ＧＴＯサイリスタであり、受光
素子２はシリコンホトダイオードを用いている。ＧＴＯ
１をオンにするときは、ターンオン回路３の入力端子４
に正のパルス信号を与える。これによりトランジスタ３
Ｂをオンにすると、ＧＴＯ１はオンになり所定の電流
（例えば１００Ａ）が電源１３から負荷１４に流れる。
オン状態のＧＴＯ１をオフにするときは、ターンオフ回
路５の入力端子６に正のパルス信号を与えてＦＥＴ５Ｃ
をオンにする。これによりＧＴＯ１のゲート１６から直
流電源５Ａに電流がバイパスされて、ＧＴＯ１の通電電
流が遮断され負荷１４の運転が停止する。通電中のＧＴ
Ｏ１の放射光は受光素子２で検出され、発生した光電流
２Ｃが判定制御回路７の入力端子１０から抵抗１２を経
て負極Ｇに流れる。入力端子１０に生じた電圧はコンパ
レータ８で基準電源９の電圧と比較される。負荷１４に
短絡などの異常が発生したときは、ＧＴＯ１に正常時を
上回る大きな電流が流れ放射光の強度が増加する。その
結果、受光素子２の光電流が増加してコンパレータ８の
検出端子１０の電圧も増加する。検出端子１０の電圧が
コンパレータ８の入力端子１１の基準電圧よりも高くな
るとコンパレータ８の出力がハイレベルとなり、ターン
オフ回路５のＦＥＴ５ＣがオンになってＧＴＯ１をオフ
にする。例えば１５０Ａ程度の電流が流れた場合コンパ
レータ８の入力端子１０の電圧が入力端子１１の基準電
圧を上回るように設定すると、１５０Ａを超える電流が
流れるとＧＴＯ１はオフとなり、電源１３と負荷１４の
間を遮断する。これにより負荷１４が破損したり、パワ
ー半導体素子回路が破損するのを防止できる。

【００１７】なおＧＴＯ１のカソード１３Ａとアノード
１４Ａ間に既知のスナバ回路を接続するのが望ましい。
スナバ回路は、抵抗、コンデンサ、ダイオードなどを組
み合わせたものが望ましい。図２は、ＧＴＯ１と受光素
子２を１つのパッケージに収納した耐電圧６ｋＶ、電流
容量２００Ａの光ＧＴＯ素子１００の断面図である。図
において、アノード電極１４Ａに接続されている金属ベ
ース３の中央部にＧＴＯ１が固定されている。ＧＴＯ１
の表面には、ＧＴＯ１を電流が流れるとき光を放射する
光放射窓１９が設けられている。金属ベース３には、金
属製のキャップ４が固定されている。キャップ４の内面
には絶縁板２Ｄを介してホトダイオード２が、受光部２
ＢをＧＴＯ１の光放射窓１９に向けて取り付けられてい
る。金属ベース３は２つの孔１７、１８を有している。
孔１７からカソード電極１３Ａが導出され、孔１８から
ゲート電極１６が導出されている。キャップ４は２つの
孔１０、１１を有している。孔１０から受光素子２のア
ノード電極２Ａが導出され、孔１１からカソード電極９
Ｂが導出されている。孔１０、１１、１７、１８はいず
れも既知の気密封止材で気密に封止されている。光ＧＴ
Ｏ素子１００、ターンオン回路３、ターンオフ回路５及
び判定制御回路７でパワー半導体素子回路を構成してい
る。

【００１８】光ＧＴＯ素子１００のパッケージ内におい
て、ＧＴＯ１のカソード２０は、カソード電極１３Ａに
２本の導線１４Ｂ、１４Ｃで接続されている。ＧＴＯ１
のゲート１６Ａは導線１５でゲート電極１６に接続され
ている。導線１４Ｂ、１４Ｃ、１５の数は電流量に応じ
て増減すればよい。受光素子２のアノード７Ａは導線６
でアノード電極２Ａに接続され、カソード９Ａは導線２
８でカソード電極９Ｂに接続されている。ＧＴＯ１と受
光素子２は電気的に絶縁されている。ＧＴＯ１の光放射
窓１９と受光素子２の受光部２Ｂとの間の距離は約１ｃ
ｍである。受光素子２のシリコンホトダイオードは、１
辺が３ｍｍの略正方形であり厚さは約０．５ｍｍであ
る。アノード電極１４Ａ、ゲート電極１６及びカソード
電極１３Ａはともに長さが約３ｃｍである。前記のよう
に、シリコンホトダイオードが小型であるので光ＧＴＯ
１００の大きさは小さい。この光ＧＴＯ１００を、耐電
圧６ｋＶ電流容量２００ＡのＳｉＣ−ＧＴＯサイリスタ
と比較すると、光ＧＴＯ１００では重量が約１００グラ
ム増加し、容積が数パーセント増加した。図２に示すよ
うに、光ＧＴＯ１では、アノード２０の導線を取付ける
ためのパッドの一部を除去して光放射窓１９を設けてい
るので、発光効率は比較的低い。また光放射窓１９と受
光素子２の受光部２Ｂとの間を約１ｃｍ離して集光効率
を低くしている。従って異常時に通電電流が２００Ａか
ら瞬間的に１０００Ａに増加したときでも、受光素子２
の光電流は１２０ｍＡ程度である。受光素子２の印加電
圧が例えば１０Ｖのとき電力損失は約１．２Ｗであり極
めて低い値である。

【００１９】負荷１４における短絡事故等により電流が
急増してから、受光素子２が電流の急増を検出するまで
の検出応答時間は０．１マイクロ秒以下である。受光素
子２の検出から判定制御回路７及び駆動回路２３の動作
によりＧＴＯ１がオフになるまでの時間は２〜３マイク
ロ秒であり極めて短時間である。発明者は、ＧＴＯ１の
通電電流が２００Ａを超えたときＧＴＯ１がオフとなる
ように、判定制御回路７の基準電源９の電圧を設定して
負荷１４で短絡を発生させる実験を行った。その結果、
短絡が発生して電流が約４０％増加して約２８０Ａにな
った時点で制御が働きＧＴＯ１はオフとなった。この実
験結果から短絡電流を大幅に抑制することができること
が判った。短絡電流が大きくならないのでパワー半導体
素子回路の各構成部品は電力容量の小さいものでよく、
パワー半導体素子回路の小型化、軽量化、低損失化が実
現できる。このように本実施例によればパワー半導素子
回路の小型化、軽量化に加えて高速・低損失化も実現で
きる。

【００２０】発光性のワイドギャップバイポーラ半導体
制御素子について以下に詳細に説明する。従来のＧＴＯ
などのバイポーラ半導体制御素子では、オン電圧を低く
して低損失にするために、接合を形成しているｐ型又は
ｎ型の半導体層内においてキャリアの再結合が出来るだ
け生じないように構成している。すなわち各半導体層に
再結合センターを出来るだけ含まないようにしている。
これに対して、本発明の発光性ワイドギャップバイポー
ラ半導体制御素子では、前記従来のバイポーラ半導体制
御素子とは逆に、バイポーラ半導体制御素子を形成する
複数の半導体層の内の少なくとも一層にある程度の再結
合センターが存在するように構成している。再結合セン
ターは、少なくとも１つのＳｉＣ半導体層にアルミニウ
ムと窒素の原子をドープすることにより得られる。この
ようにすると、アルミニウム原子が作る不純物レベルに
捕獲された正孔と、窒素原子が作る不純物レベルに捕獲
された電子が再結合することにより光が発生する。半導
体層に多数のアルミニウム原子と窒素原子をドープして
多数の再結合センターを形成すると放射光の強さは大き
くなる。しかし、再結合により、電子や正孔の流れが阻
害されるのでバイポーラ制御素子のオン抵抗が高くなり
従ってオン電圧も高くなる。その結果バイポーラ制御素
子の電力損失が大きくなる。そこで、放射光の強さとオ
ン抵抗の大きさを、実用性を考慮しつつ望ましい値に設
定する必要がある。本実施例の発光性ワイドギャップバ
イポーラ半導体材料すなわちＳｉＣでは、アルミニウム
原子及び窒素原子の数をそれぞれ１×１０^１５〜１×１
０^１９ａｔｏｍ／ｃｍ^３の範囲にするのが望ましい。Ｓ
ｉＣの場合は、アルミニウムはｐ型不純物として働き、
窒素はｎ型不純物として働く。そこで、再結合センター
を有する半導体層がｐ型の場合は、アルミニウムを窒素
より多くドープする必要がある。例えばアルミニウムを
１×１０^２１ａｔｏｍ／ｃｍ^３程度まで増加させてもよ
い。また再結合センターを有する半導体層がｎ型の場合
は、窒素をアルミニウムより多くドープする必要があ
る。例えば窒素を１×１０^２１ａｔｏｍ／ｃｍ^３程度ま
で増加させてもよい。

【００２１】本実施例に用いている発光性のワイドギャ
ップＧＴＯ１の詳細な構造を図３及び図４を参照して説
明する。図３はＧＴＯ１の平面図であり、図４は、図３
の一部のＩＶ−ＩＶ断面図である。図２のＧＴＯ１は、
図３のＩＩ−ＩＩ断面図を示している。

【００２２】図３及び図４において、ＧＴＯ１は、図４
の断面図に示すように、カソード電極３１に厚さ約１０
０μｍのｐ型層３２を形成し、その上に厚さ約７０μｍ
のｎ型層３３を形成している。ｎ型層３３の上に再結合
センターを有する厚さ約３μｍのｐ型層３４を形成す
る。ｐ型層３４の図において両端部にゲート電極１６Ａ
を形成する。ｐ型層３４の図において中央部に厚さ約２
μｍのｎ型層３５を形成し、ｎ型層３５にアノード電極
２０を形成する。ｐ型層３４には、アルミニウム原子を
３．５×１０^１７ａｔｏｍ／ｃｍ^３及び窒素原子を８×
１０^１６ａｔｏｍ／ｃｍ^３の濃度でドープしている。こ
れにより例えば１００Ａ／ｃｍ^２の電流密度で通電した
とき、オン電圧は５．２Ｖと比較的低い値であった。ま
たこの通電状態での放射光の強さは約１６ミリワット
（ｍＷ）であり、放射光の波長は約４７０ナノメータ
（ｎｍ）であった。図２及び図３に示すように、ＧＴＯ
１の外周領域には電界を緩和するための既知のターミネ
ーション領域３７が形成されている。光放射窓の周囲は
カソード電極２０で取り囲まれており、光放射窓に対向
するカソード電極のないｐ型層を電流が十分流れるよう
にしている。なお、ｐ型層３４の光放射窓にほぼ対向す
る部分以外はアルミニウムのみドープし窒素をドープし
ないようにした場合も実験したがオン電圧を低減する上
で効果があった。

【００２３】《第２実施例》図５は、本発明の第２実施
例のパワー半導体素子回路の回路図である。図におい
て、直流電源１３に光ＩＧＢＴ１０１を経て負荷１４が
接続されている。光ＩＧＢＴ１０１は、発光性ワイドギ
ャップ半導体材料を用いて作ったバイポーラ半導体制御
素子としてのｐチャネルＳｉＣ絶縁ゲートバイポーラト
ランジスタ（ＩＧＢＴ）２１と、受光素子２２としての
シリコンホトダイオードが１つのパッケージ（図示省
略）内に収納されている。パッケージ内の構成は図２に
示す光ＧＴＯ１００の構成に類似であり、ＳｉＣ−ＩＧ
ＢＴ２１の矢印２１Ａで示す放射光が受光素子２２の受
光部に入射するようになされている。受光素子２２のカ
ソードと電源１３の負極との間に、直流電源１０３が、
その正極がカソードに接続されるように接続されてい
る。ＳｉＣ−ＩＧＢＴ２１のゲートには、ＳｉＣ−ＩＧ
ＢＴ２１の通電を制御する駆動回路２３の出力端２３Ａ
が接続されている。駆動回路２３の入力端２４には、Ｓ
ｉＣ−ＩＧＢＴ２１を外部の装置から制御する制御信号
が入力される。受光素子２２のアノードは判定制御回路
７の抵抗１２を経て入力端１０に接続されている。判定
制御回路７の回路構成は図１のものと同じであるので同
じ動作をする。判定制御回路７の出力端７Ａは駆動回路
２３の入力端２３Ｂに接続されている。光ＩＧＢＴ１０
１、駆動回路２３、判定制御回路７でパワー半導体素子
回路を構成している。

【００２４】負荷１４の変動等によりＳｉＣ−ＩＧＢＴ
２１を流れる電流が増加すると、受光素子２２を流れる
矢印２２Ｃで示す光電流が増加し、判定制御回路７の入
力端１０の電圧が増加する。入力端１０の電圧が基準電
源９の電圧より高くなると、コンパレータ８の出力端７
Ａがハイレベルとなる。その結果駆動回路２３は、出力
端２３Ａのレベルを低下させてＳｉＣ−ＩＧＢＴ２１を
流れる電流を減らすように制御する。負荷１４を流れる
電流が所定値より減少すると、前記と逆の動作をしてＳ
ｉＣ−ＩＧＢＴ２１を流れる電流を増加させる。これに
よって負荷１４を流れる電流をほぼ一定の範囲に保つこ
とができる。また負荷１４に短絡事故等の異常が発生し
大電流が流れたときは、ＳｉＣ−ＩＧＢＴ２１の電流を
大幅に減らすかＳｉＣ−ＩＧＢＴ２１をオフにして事故
による損傷を防止する。本実施例のＳｉＣ−ＩＧＢＴ２
１の詳細な構成は図示を省略するが、ｐ型バッファ半導
体層にアルミニウム原子を１．６×１０^１７ａｔｏｍ／
ｃｍ^３、窒素原子を６×１０^１６ａｔｏｍ／ｃｍ^３の濃
度でドープしている。これにより、例えば１００Ａ／ｃ
ｍ^２の電流密度で通電したとき、オン電圧は４．６Ｖと
比較的低い値であった。この通電状態での放射光の強さ
は約８ｍＷであり、波長は約４７０ｎｍであった。

【００２５】本実施例の具体例では、ＩＧＢＴ２１とし
て、耐電圧６ｋＶ、電流容量１００ＡのＳｉＣ−ｐチャ
ネルＩＧＢＴを用い、受光素子２２としてシリコンホト
ダイオードを用いる。通常の使用状態では、駆動回路２
３の入力端子２４に駆動信号を入力する。これによりＩ
ＧＢＴ２１のゲートに負電圧が印加され、ＩＧＢＴ２１
はオンになる。ＩＧＢＴ２１をオフにするときは、前記
駆動信号のレベルを零にするか、場合によっては逆極性
の駆動信号を印加する。これによりＩＧＢＴ２１をオフ
にして負荷１４を流れる電流を遮断することができる。
前記具体例では、負荷１４に短絡事故が発生して電流が
例えば８００Ａにまで増加したとしても、受光素子２２
を流れる電流は９０ｍＡ程度である。直流電源１０３の
電圧が１０Ｖとすれば、受光素子２２の電力損失は０．
９Ｗ程度と極めて少なく、ＩＧＢＴ２１と同じパッケー
ジ内に収納しても問題はない。

【００２６】負荷１４における短絡事故等により電流が
急増してから、受光素子２２が電流の急増を検出するま
での検出応答時間は０．１マイクロ秒以下である。受光
素子２２の検出から判定制御回路７及び駆動回路２３の
動作によりＩＧＢＴ２１がオフになるまでの時間は約１
マイクロ秒であり極めて短時間である。発明者は、ＩＧ
ＢＴ２１の通電電流が１００Ａを超えたときＩＧＢＴ２
１がオフとなるように、判定制御回路７の基準電源９の
電圧を設定して負荷１４で短絡を発生させる実験を行っ
た。その結果、短絡が発生して電流が約５０％増加して
約１５０Ａになった時点で制御が働きＩＧＢＴ２１はオ
フとなった。この実験結果から短絡電流を大幅に抑制す
ることができることが判った。短絡電流が大きくならな
いのでパワー半導体素子回路の各構成部品は電力容量の
小さいものでよく、パワー半導体素子回路の小型化、軽
量化、高速・低損失化が実現できる。

【００２７】《第３実施例》図６は第３実施例の９ｋＶ
のパワー半導体素子回路４０の回路図である。図におい
て、ＧＴＯ４１のアノード電極４９Ａは、負荷１４と判
定制御回路４８の一方の入力端子に接続され、カソード
電極４９Ｂは電源１３の負極に接続されている。直流電
源１３にＧＴＯ４１を経て負荷１４が接続されている。
本実施例に用いるＧＴＯ４１は、発光性ワイドギャップ
半導体材料であるＳｉＣを用いたゲートターンオフサイ
リスタ（ＧＴＯ）である。ＧＴＯ４１は図７の断面図に
示すように、ｎ型基板を用いｎ型のベース領域にゲート
を設けたアノードゲート構造のＳｉＣ−ＧＴＯである。
図７において、片面にカソード電極４９Ｂを有する厚さ
約２５０μｍのｎ型ＳｉＣ基板３６の他方の面に、厚さ
約９５μｍのｐ型層３７を形成している。ｐ型層３７の
上に再結合センターを有する厚さ約３μｍのｎ型層３８
を形成している。ｎ型層３８の中央部に厚さ約２μｍの
ｐ型層を形成し、その上にアノード電極４９Ａを設けて
いる。ｎ型層３８の両端部にゲート電極４９Ｃを設けて
いる。

【００２８】このＳｉＣ−ＧＴＯは、ベース領域である
ｎ型層３８にアルミニウム原子を８×１０^１６ａｔｏｍ
／ｃｍ^３及び窒素原子を２．８×１０^１７ａｔｏｍ／ｃ
ｍ^３の濃度でドープしている。１００Ａ／ｃｍ^２の電流
密度で通電したときのオン電圧は４．１Ｖと比較的低い
値であった。またこの通電状態での放射光の強さは１３
ｍＷであり、放射光の波長は約４７０ｎｍであった。本
実施例では、ＧＴＯ４１の発光部に光ファイバ４３の一
方の端部を配置し、光ファイバの他方の端部にフォトダ
イオード等の受光素子４２が配置されている。これによ
り、ＧＴＯ４１の放射光は光ファイバ４３を通って受光
素子４２に入射する。ＧＴＯ４１と受光素子４２の間が
光ファイバ４３によって電気的に隔離されているので、
電源１３、負荷１４及びＧＴＯ４１を含む回路が高電圧
であっても、受光素子４２及び判定制御回路４８は前記
高電圧の影響を少なくできる。又受光素子４２をＧＴＯ
４１より離して設けることができるので装置製作にあた
り自由度が大きくなる。外部の装置からＧＴＯ４１をオ
ンにするときは、ターンオン回路４４の入力端子４５に
正のパルス電圧を印加し、ＧＴＯ４１をオフにするとき
は、同様にターンオフ回路４６の入力端子４７に正のパ
ルスを印加する。ＧＴＯ４１を流れる電流が増加し、放
射光の強さが増加すると、光ファイバ４３を経て受光素
子４２に入射する入射光の強さも増加する。入射光の強
さに実質的に比例する受光素子４２の検出電流は、判定
制御回路４８に印加され基準電源９の出力電流と比較さ
れる。受光素子４２の入射光の強さが増加して、受光素
子４２を流れる電流が所定電流値を超えると、判定制御
回路４８の出力端４８Ａの出力信号がターンオフ回路４
６に印加されＧＴＯ４１をオフにする。基準電源９の出
力電流は任意に変えることができ、この出力電流を加減
することにより前記の所定電流値を所望の値に設定する
ことができる。これにより、ＧＴＯ４１の電流を制御す
ることができる。本実施例は電源１３の電圧が９ｋＶ以
上、負荷１４を流れる電流が２００Ａ以上のパワー半導
体回路により適している。またアノードゲート構造のＧ
ＴＯサイリスタはＳｉＣのｎ型基板を用いているのでＳ
ｉＣのｐ型基板を用いる第１実施例のものに比べて、オ
ン抵抗が５分の１以下になる。従って通電時のＧＴＯ４
１の電力損失は非常に少ない。ＧＴＯ４１のヒートシン
クも小型のものでよく、小型、軽量のパワー半導体素子
回路が実現できる。

【００２９】負荷１４における短絡事故等により電流が
急増してから、受光素子４２が電流の急増を検出するま
での検出応答時間は０．１マイクロ秒以下である。受光
素子４２の検出から判定制御回路７及び駆動回路２３の
動作によりＧＴＯ４１がオフになるまでの時間は２〜３
マイクロ秒であり極めて短時間である。発明者は、ＧＴ
Ｏ４１の通電電流が４００Ａを超えたときＧＴＯ４１が
オフとなるように、判定制御回路７の基準電源９の電圧
を設定して負荷１４で短絡を発生させる実験を行った。
その結果、短絡が発生して電流が約４０％増加して約５
６０Ａになった時点で制御が働きＧＴＯ４１はオフとな
った。この実験結果から短絡電流を大幅に抑制すること
ができることが判った。短絡電流が大きくならないので
パワー半導体素子回路の各構成部品は電力容量の小さい
ものでよく、パワー半導体素子回路の小型化、軽量化、
高速・低損失化が実現できる。なお、ｎ型ベース層にお
いて光放射窓に対向する部分（図７の３８Ａ）のみアル
ミニウムと窒素をドープし、それ以外は窒素のみをドー
プすることにより放射光強度を確保しつつ、オン抵抗を
更に低減する上で効果があった。

【００３０】《第４実施例》図８は、本発明のパワー半
導体素子回路を用いたインバータ装置のブロック図であ
る。本実施例ではインバータ装置の制御回路の一部に例
えば前記第３実施例のパワー半導体素子回路４０を用い
ている。パワー半導体素子回路４０の代わりに、前記第
１又は第２実施例のパワー半導体素子回路を用いてもよ
い。図８において、例えば、直流電源１３の正極側に接
続された制御回路は、前記第３実施例のパワー半導体素
子回路４０であり、それぞれのＧＴＯ４１には既知のＰ
ＷＭ制御回路を含む制御回路７４やフライホイールダイ
オード４１Ａを接続している。直流電源１３の電圧があ
まり高くないときは、ＧＴＯ４１とシリコンホトダイオ
ード４２との間の光の伝達に光ファイバ４３を用いず両
者を近づけて配置して、ＧＴＯ４１の光を直接ホトダイ
オード４２に入射してもよい。直流電源１３の負極側の
半導体制御素子には、発光性ではないアノードゲートＧ
ＴＯ７２を用いている。アノードゲートＧＴＯ７２の代
わりに正極側と同じパワー半導体素子回路４０を用いて
もよいが、発光性のＧＴＯ４１はアノードゲートＧＴＯ
７２よりオン電圧が大きいのでその分電力損失が大きく
なる点と、ＧＴＯ４１の方がコストが高い点で不利にな
る。制御装置７３はインバータのスイッチング素子の既
知のＰＷＭ制御回路等と同様のものでよい。本実施例に
よればＧＴＯ４１を流れる通電電流に実質的に比例する
放射光をホトダイオード４２で受けて前記通電電流を検
出し、検出した電流を基準電源９の電流に重畳して判定
制御回路４８に印加する。これにより、ＰＷＭ制御回路
を介してＧＴＯ４１の通電パルス幅を制御し、ＧＴＯ４
１の通電電流を制御することができ、小型・軽量かつ低
損失のインバータ装置を得ることができる。また、ホト
ダイオードの検出電流を用いて、通電パルスの幅だけで
なく通電パルスの高さも制御することにより、供給電流
を増減できる小型・軽量・低損失のインバータ装置を得
ることもできる。

【００３１】以上、本発明のパワー半導体素子回路の４
つの実施例について説明したが、本発明はさらに多くの
適用範囲あるいは派生構造をカバーするものである。例
えばワイドギャップ半導体材料を用いたＧＴＯ−サイリ
スタ及びＩＧＢＴは、エミッタスイッチサイリスタや静
電誘導サイリスタ等の他のワイドギャップ半導体バイポ
ーラ制御素子でもよく、更にＳｉ基板の上に積層された
複数のワイドギャップ半導体層で形成されたバイポーラ
制御素子でもよい。また前記ＧＴＯ−サイリスタやＩＧ
ＢＴは、Ｓｉやワイドギャップ半導体材料で形成された
ＭＯＳＦＥＴ等のユニポーラ素子と、ワイドギャップ半
導体材料で形成されたバイポーラ制御素子を組み合わせ
たハイブリッド素子でもよい。例えばワイドギャップ半
導体材料を用いたバイポーラトランジスタのエミッタと
コレクタ間に、Ｓｉ−ＭＯＳＦＥＴを接続したハイブリ
ッド構成の素子等でも良い。

【００３２】ワイドギャップ半導体ＧＴＯサイリスタ
は、ワイドギャップ半導体材料の窒化ガリウム（Ｇａ
Ｎ）を用いて形成してもよい。窒化ガリウムのＧＴＯサ
イリスタ（ＧａＮ−ＧＴＯ）は、実施例３の図７に示す
ようなアノードゲート構造にするのが望ましく、ｎ型及
びｐ型の各半導体層の厚さや不純物濃度も図７のものと
ほぼ同じにすればよい。ＧａＮ−ＧＴＯでは、ｐ型不純
物としては亜鉛（Ｚｎ）、ｎ型不純物としてはシリコン
（Ｓｉ）が適している。ｎ型ベース（図７のｎ型層３
８）に２．８×１０^１７ａｔｏｍ／ｃｍ^３の濃度のＳｉ
原子をドープすると、Ｓｉ原子による再結合センターが
形成され、発光性ＧａＮ−ＧＴＯが得られる。放射光の
波長は約４７０ｎｍであり、同じ通電電流のときの放射
光の強さはＳｉＣ−ＧＴＯより強い。ＧａＮ−ＧＴＯの
耐電圧は１２００Ｖ（電流７５Ａ）であり、ＳｉＣ−Ｇ
ＴＯよりは低い。図６のパワー半導体素子回路４０にお
いて、ＳｉＣのＧＴＯ４１の代わりにＧａＮ−ＧＴＯを
用いることにより、第３実施例と同じような効果を有す
るパワー半導体素子回路２を得ることができる。受光素
子は、Ｓｉホトダイオード以外の、ホトトランジスタや
ＣｄＳ光導電素子等でもよく、ＳｉＣホトダイオード等
のワイドギャップ半導体材料を用いた受光素子でもよ
い。

【００３３】

【発明の効果】以上の各実施例で詳細に説明したよう
に、本発明のパワー半導体素子回路は、通電電流に応じ
た光を発するパワー半導体制御素子の放射光を受光素子
で検出することによって電流を検出し、その検出出力に
よりパワー半導体制御素子電流を制御する。これによ
り、パワー半導体制御素子回路の小型化、軽量化、高速
化及び低損失化ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例のパワー半導体素子回路の
回路図

【図２】第１実施例のパワー半導体素子回路に用いる、
パワー半導体素子と受光素子を含むパッケージの断面図

【図３】第１実施例のＧＴＯ１の平面図

【図４】図３のＧＴＯ１のＩＶ−ＩＶ断面図

【図５】本発明の第２実施例のパワー半導体素子回路の
回路図

【図６】本発明の第３実施例のパワー半導体素子回路の
回路図

【図７】第３実施例のＳｉＣ−ＧＴＯの断面

【図８】本発明のインバータ装置の回路図

【図９】（ａ）は第１の従来例のパワー半導体素子回路
の回路図（ｂ）は第２の従来例のパワー半導体素子回路の回路図

【符号の説明】

１半導体制御素子２受光素子２Ａアノード電極３ターンオン回路５ターンオフ回路７判定回路８コンパレータ９基準電源９Ａカソード９Ｂカソード電極１３直流電源１３Ａカソード１４負荷１４Ａアノード電極１６ゲート電極１９光放射窓２１絶縁ゲートバイポーラトランジスタ（ＩＧＢ
Ｔ）２２受光素子２３駆動回路３１カソード電極３２、３４ｎ型層３３、３５ｐ型層３７ターミネーション領域４１光ＧＴＯ４２受光素子４３光ファイバ４４ターンオン回路４６ターンオフ回路４８判定回路７２アノードゲートＧＴＯ７３制御装置１００光ＧＴＯ素子１０１光ＩＧＢＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/78 ６５７Ｈ０１Ｌ 29/74 Ｅ

Claims

【特許請求の範囲】

【請求項１】電源と負荷とを接続する電路に設けられ
て前記電路の電流を制御する、発光性ワイドギャップ半
導体材料で形成され、通電電流に応じて変化する放射光
を発する半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力す
る受光素子、及び前記受光素子の前記検出信号が入力さ
れ、前記検出信号に応じた制御信号を前記半導体制御素
子のゲートに印加して前記半導体制御素子の通電電流を
制御するゲート駆動回路を有するパワー半導体素子回
路。
【請求項２】電源と負荷とを接続する電路に設けられ
て前記電路の電流を制御する、発光性ワイドギャップ半
導体材料で形成され、通電電流に応じて変化する放射光
を発する、シリコン基板上に設けた半導体制御素子、前記半導体制御素子の放射光を検出し検出信号を出力す
る受光素子、及び前記受光素子の前記検出信号が入力さ
れ、前記検出信号に応じた制御信号を前記半導体制御素
子のゲートに印加して前記半導体制御素子の通電電流を
制御するゲート駆動回路を有するパワー半導体素子回
路。
【請求項３】電源と負荷とを接続する電路に設けられ
て前記電路の電流を制御する、ワイドギャップ半導体材
料で形成された半導体層の少なくとも１つの層が再結合
センターを有し通電電流に応じて変化する放射光を発す
る、半導体バイポーラ制御素子、前記半導体バイポーラ制御素子の放射光を検出し検出信
号を出力する受光素子、及び前記受光素子の前記検出信
号が入力され、前記検出信号に応じた制御信号を前記半
導体制御素子のゲートに印加して前記半導体バイポーラ
制御素子の通電電流を制御するゲート駆動回路を有する
パワー半導体素子回路。
【請求項４】前記再結合センターを、前記少なくとも
１つの層の一部分に有することを特徴とする請求項３記
載のパワー半導体素子回路。
【請求項５】前記電源が直流電源である請求項１、２
又は３記載のパワー半導体素子回路。
【請求項６】前記受光素子が前記半導体制御素子のパ
ッケージに内蔵されていることを特徴とする請求項１、
２又は３記載のパワー半導体素子回路。
【請求項７】前記半導体制御素子の放射光を前記受光
素子に伝送する光ファイバを更に備える請求項１、２又
は３記載のパワー半導体素子回路。
【請求項８】前記ゲート駆動回路は、前記通電電流が
所定値を超えたことを判定する判定制御回路を有し、前
記判定制御回路の判定出力をゲートに印加して前記半導
体制御素子を制御することを特徴とする請求項１、２又
は３記載のパワー半導体素子回路。
【請求項９】前記半導体制御素子は、ワイドギャップ
半導体材料の炭化珪素により形成されていることを特徴
とする請求項１、２又は３記載のパワー半導体素子回
路。
【請求項１０】前記半導体制御素子は、炭化珪素を半
導体材料とするｐ型層とｎ型層を有し、前記ｐ型層とｎ
型層の内の少なくとも１つの層が所定数のアルミニウム
原子と窒素原子を含むことを特徴とする請求項９記載の
パワー半導体素子回路。
【請求項１１】前記半導体制御素子は、発光性ワイド
ギャップ半導体材料で形成された絶縁ゲートバイポーラ
トランジスタである請求項１、２又は３記載のパワー半
導体素子回路。
【請求項１２】前記半導体制御素子は、発光性ワイド
ギャップ半導体材料で形成されたゲートターンオフサイ
リスタである請求項１、２又は３記載のパワー半導体素
子回路。
【請求項１３】前記半導体制御素子は、アノードゲー
ト構造のゲートターンオフサイリスタである請求項１、
２又は３記載のパワー半導体素子回路。
【請求項１４】前記半導体制御素子は、ワイドギャッ
プ半導体材料の窒化ガリウムにより形成されていること
を特徴とする請求項１、２又は３記載のパワー半導体素
子回路。
【請求項１５】前記半導体制御素子は、窒化ガリウム
を半導体材料とするｐ型層とｎ型層を有し、前記ｎ型層
が所定数のシリコン原子による再結合センターを有する
請求項１４記載のパワー半導体素子回路。
【請求項１６】前記再結合センターを、前記ｎ型層の
一部分に有することを特徴とする請求項１５記載のパワ
ー半導体素子回路。
【請求項１７】直流電源の正及び負の端子間に接続さ
れた複数の、２つの半導体制御素子が直列接続された直
列接続体、前記直列接続体の接続点に接続された負荷、前記半導体制御素子を制御する制御回路、及び前記半導
体制御素子にそれぞれ逆並列に接続されたフライホイー
ルダイオードを有するインバータ装置において、前記直列接続体の２つの半導体制御素子の少なくとも一
方が発光性ワイドギャップ半導体材料で形成され、通電
電流に応じて変化する放射光を発する半導体制御素子、
前記半導体制御素子の放射光を検出し検出信号を出力す
る受光素子、及び前記受光素子の前記検出信号が入力さ
れ、前記検出信号に応じた制御信号を前記半導体制御素
子のゲートに印加して前記半導体制御素子の通電電流を
制御するゲート駆動回路を有するパワー半導体素子回路
であることを特徴とするインバータ装置。