JP5835679B1 - 電力変換回路とその適用電力変換装置 - Google Patents

Abstract

【課題】ワイドギャップユニポーラトランジスタの内蔵ｐｎボデイダイオードの劣化による悪影響を抑制し、信頼性を向上させた電力変換回路およびこれらを適用し小型軽量化した電力変換装置を提供する。【解決手段】電力変換回路の駆動回路２ａにトランジスタを飽和領域で動作させる第１の駆動機能回路部１と線形領域で動作させる第２の駆動機能回路部２を設け、第１の駆動機能回路部１によりトランジスタの温度を劣化抑制温度以上に上昇させた後に、第２の駆動機能回路部２により線形領域で動作をさせる。インバータを含むブリッジ構成の電力変換装置の稼働開始時には各アームの第１の駆動機能回路部１を同時に動作させ上下アームを短絡させてトランジスタ１１の発熱で内蔵ｐｎボデイダイオードを劣化抑制温度以上にし、その後第２の駆動機能回路部２に切り替えてインバータ動作をさせる。【選択図】図２

Description

本発明は、ｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタとその駆動回路で構成した電力変換回路およびこの回路を適用した電力変換装置に係わり、特に内蔵ｐｎ接合ダイオードの劣化の悪影響を抑制し信頼性を向上させる電力変換回路とその適用電力変換装置に関する。

近年、炭化珪素（ＳｉＣ）半導体などのシリコンよりもバンドギャップの広い半導体材料（ワイドギャップ半導体材料）が注目されている。例えば、炭化珪素半導体を用いたＭＯＳＦＥＴ（以下、ＳｉＣ−ＭＯＳＦＥＴと記述する）は、シリコン半導体を用いたＳｉ−ＭＯＳＦＥＴと比較して、オン抵抗が著しく低い、高温環境下での使用が可能である、絶縁破壊に至る電界強度が大きく高耐圧にできる、などの格段に優れた性能を実現できる。
例えば、図６に示す従来例１のＳｉＣ−ＭＯＳＦＥＴが非特許文献１に開示されており、耐圧３．４ｋＶで規格化オン抵抗（以下ＲｏｎＳと記述する）が１４．６ｍΩｃｍ２であり、同耐圧のＳｉ−ＭＯＳＦＥＴの約１／５８０の超低オン抵抗が達成されている。また、３００℃の高温でも動作でき、３００℃でのＲｏｎＳは８３．９ｍΩｃｍ２になり正の温度依存性を持っていることも開示されている。

このＳｉＣ−ＭＯＳＦＥＴを用いて広義のコンバータを含む電力変換装置が開発されて開示されている。一般に、直流を交流に変換するインバータと交流を直流に変換するコンバータを総称してコンバータと呼んでいるが、本発明においては総称としてのコンバータを広義のコンバータと記述し、交流を直流に変換するコンバータのみを単にコンバータと記述する。なお、直流を交流に変換するインバータはそのままインバータと記述する。
上記の広義のコンバータを実現する場合、そのアームを構成するに当たり、個別のＳｉＣフライホイーリングダイオード（Ｆｌｙ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ、以下ＦＷＤと記す）をＳｉＣ−ＭＯＳＦＥＴとは逆並列に外部接続して構成している。
例えば、電気自動車のワイヤレス充電装置をＳｉＣインバータを用いて構成した従来例２の電力変換装置が非特許文献２に開示されているが、この開発例では図７に示すようにＳｉＣ−ＭＯＳＦＥＴ７０１とＳｉＣショットキーバリアダイオード７０２〜７０４の組合せを用いてアームが構成されている。すなわち、１２００Ｖ４０Ａ級のＳｉＣ−ＭＯＳＦＥＴ１個に対し、ＦＷＤ用のＳｉＣショットキーバリアダイオードは損失低減のために３個並列接続して使用されている。内蔵ｐｎボデイダイオード７０５は活用されていない。

この従来例２のＳｉＣ−ＭＯＳＦＥＴ７０１の駆動回路や制御回路は開示されていない。しかし、Ｓｉ−ＭＯＳＦＥＴやＳｉ−ＩＧＢＴ等の電圧制御型半導体素子の駆動回路や制御回路およびそれらの設計技術が非特許文献３や非特許文献４を代表例とするように種々の文献に開示されており、これらをもとにＳｉＣ−ＭＯＳＦＥＴ７０１の特性仕様値に合わせる修正を施すことにより作製できるものである。

ヒロシ コノ （Ｈｉｒｏｓｈｉ Ｋｏｎｏ）、他５名、１４．６ｍΩｃｍ２３．４ｋＶ デアイモスエフイテ オン ４エッチ−ＳＩＣ（０００−１）（１４．６ｍΩｃｍ２３．４ｋＶ ＤＩＭＯＳＦＥＴ ｏｎ ４Ｈ−ＳｉＣ（０００−１））、シリコン カーバイド アンド リレイテド マテリアルズ ２０１３ （Ｓｉｌｉｃｏｎ Ｃａｒｂａｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ ２０１３），２０１３年９月、ｐ．９３５−９３８ ミチヒロ・ハチスカ （Ｍｉｃｈｉｈｉｒｏ Ｈａｃｈｉｓｕｋａ）、他３名、インバーターレクチファイア ユージング ＳｉＣ パワー デバイシズ フォア バイディレクショナル ワイヤレス パワー トランジスタシステム オブ エレトリクック ビークルズ（Ｉｎｖｅｒｔｅｒ−ｒｅｃｔｉｆｉｅｒ ｕｓｉｎｇ ＳｉＣ ｐｏｗｅｒ ｄｅｖｉｃｅｓ ｆｏｒ ｂｉｄｉｒｅｃｔｉｏｎａｌ ｗｉｒｅｌｅｓｓ ｐｏｗｅｒ ｔｒａｎｆｅｒ ｓｙｓｔｅｍ ｏｆ ｖｅｈｃｌｅｓ）、シリコン カーバイド アンド リレイテド マテリアルズ ２０１３ （Ｓｉｌｉｃｏｎ Ｃａｒｂａｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ ２０１３），２０１３年９月、ｐ．１１００−１１０３ パワーデバイス。パワーＩＣハンドブック、電気学会編集、コロナ社発行、ｐ．４０３−ｐ．４０４ トランジスタ技術ＳＰＥＣＩＡＬＮｏ．８５、山形孝雄編集、ＣＱ出版株式会社、ｐ．６３−ｐ．７４ および ｐ．１３２−１４６

ＳｉＣ−ＭＯＳＦＥＴはＳｉ−ＭＯＳＦＥＴと同様に、図６、図７に示されているように素子内部に逆並列に接続されたｐｎボデイダイオードを内蔵している。図６ではｐ−ｗｅｌｌとｎ−Ｃｕｒｒｅｎｔ ｓｐｒｅａｄ ｌａｙｅｒ およびｎ−ｄｒｉｆｔ ｌａｙｅｒで構成され、図７では７０５で構成されている。これらの内蔵ｐｎボデイダイオードをＦＷＤとして活用すると、外部接続のＦＷＤを省略できるので低廉化できるとともに、アーム構成素子数を低減できるので広義のコンバータ等の電力変換装置の簡素化と小型軽量化ができ、大きな利点がある。
しかし、Ｓｉ−ＭＯＳＦＥＴと異なり、ＳｉＣ−ＭＯＳＦＥＴの内蔵ｐｎボデイダイオードは通電により積層欠陥の存在に起因して順方向電圧が増大してゆくという劣化現象を有している。この結果、例えば広義のコンバータを稼働中に、内蔵ｐｎボデイダイオードがＦＷＤとして作動する動作モードの時に、内蔵ｐｎボデイダイオードのオン電圧が増大して電力損失が増大してゆき信頼性が大きく損ねられてしまう。電力損失の増大が極端な場合は、広義のコンバータを長期間停止し稼働開始する時や所定の時間後に再稼働する時にｐｎ内蔵ボデイダイオードが損傷し広義のコンバータの破損に至ってしまう。これは解決すべき極めて深刻な第１の課題である。

内蔵ｐｎボデイダイオードの通電時の順方向電圧劣化の原因とメカニズムは次のように理解されている。一般に、ＳｉＣ等のワイドギャップ半導体材料にはＳｉよりも各種の欠陥が多量に存在する。それらの欠陥のうちの積層欠陥は、注入された少数キャリアが結晶の格子点に衝突すると衝突エネルギーで格子点の原子が動かされるので、積層欠陥が拡大してしまうというワイドギャップ半導体に特有の性質がある。この積層欠陥は少数キャリアをトラップして再結合させ通電にあまり寄与させることなく消滅させてしまうので、積層欠陥の拡大は内蔵ｐｎボデイダイオードの内部抵抗の増大を招く。このため、内蔵ｐｎボデイダイオードのような少数キャリアの注入が起こるバイポーラタイプのワイドギャップ半導体素子の場合は、それを適用した電力変換装置を稼働し通電している間にオン電圧の増大すなわち順方向電圧劣化をもたらし信頼性が大きく損ねられてしまうのである。
このため、積層欠陥を低減する種々のＳｉＣエピタキシャル技術や高精度加工技術等の各種製造技術が開発されているが、積層欠陥を絶滅するには至っていない。たとえ将来、製造技術が発展し素子製造段階で積層欠陥を絶滅できたとしても、稼働中の熱的機械的ストレスにより素子中に残存する微小転移や欠陥が積層欠陥に変化し、上記の内蔵ボデイダイオードの劣化を招いてしまう。従って、上記の課題を製造技術の改良や開発により解決することは困難である。

しかし、このワイドギャップバイポーラ半導体素子の積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまうという現象は、温度を約５０℃以上に上げると徐々に抑制され、２５０℃以上ではほぼ消失し素子の出力特性にほとんど悪影響を及ぼさなくなることが本発明者らにより見出されており、Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ ２００７の論文集（Ｋ．Ｎａｋａｙａｍａ他７名、Ｂｅｈａｖｉｏｒ ｏｆ Ｓｔａｃｋｉｎｇ Ｆａｕｌｔｓ ｉｎ ＴＥＤＲＥＣ Ｐｈｅｎｏｍｅｎａ ｆｏｒ４．５ｋＶ ＳｉＣＧＴ、Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ ２００７、２００７年１０月、ｐ．１１７５−１１７８）等に開示されている。
但し、積層欠陥が消滅するわけではないので、温度が下がると上記の現象が再び現れるので、広義のコンバータを長期間停止し温度が下がった時に稼働開始する場合や所定の時間停止後の温度が下がった時に再稼働する場合には広義のコンバータに損傷をもたらしてしまう。

そこで本発明者らにより、ワイドギャップバイポーラ半導体素子に外部加熱手段を具備させ、素子の温度をその稼働に先立って、積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまうという現象が抑制される温度（以下では劣化抑制温度と記述する）である５０℃から７５０℃の間の温度に上昇させておき、しかる後に素子を定格で稼働させるワイドギャップバイポーラ半導体装置とその動作方法が考案され、特許公開公報２００７−２８８９１９および特許公開公報２００８−２９４４５２に開示されている。
しかし、外部加熱手段を具備させる方法は、外部加熱手段に加えてその電源も設ける必要があるため、構成部品数が大幅に増加し製作工数の増加や大型化更に重量増加を招くだけでなく、加熱手段やその電源による電力損失の増大も招いてしまう。これらは解決すべき第２の課題である。

本発明は、前記の従来技術の課題を解消し、ワイドギャップユニポーラトランジスタの内蔵ｐｎボデイダイオードの劣化による悪影響を抑制し、信頼性を向上させた電力変換回路と電力変換装置を提供することを目的とする。また本発明は、上記の悪影響の抑制を外部加熱手段や外部接続のＦＷＤを用いないで実現することにより、電力変換回路と電力変換装置を小型軽量化することを目的にする。また本発明は、外部加熱手段を用いないことなどにより、電力変換回路と電力変換装置を低損失化することを目的にする。

上記した課題を解決し本発明の目的を達成するために、この発明に係る電力変換回路は、逆並列接続のｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタを用いており、このワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定の電力変換動作をさせることを特徴とする。

また、この発明に係る電力変換回路は、少なくとも逆並列接続のｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタとその駆動回路を含んで構成されており、
駆動回路はワイドギャップユニポーラトランジスタを飽和領域で高いソースードレイン間電圧で動作させる第１の駆動機能部と線形領域で低いソースードレイン間電圧で動作させる第２の駆動機能部を有し、第１の駆動機能部により飽和領域で高いソースードレイン間電圧で動作させることにより前記ワイドギャップユニポーラトランジスタの温度を劣化抑制温度以上に上昇させた後に、第２の駆動機能部により線形領域で動作をさせることを特徴とする。
ここで、線形領域とは、ユニポーラトランジスタの出力特性において、ソースードレイン間の電流（以下Ｉｓｄと記述する）がソースードレイン間の電圧（以下Ｖｓｄと記述する）にほぼ比例する領域であり、飽和領域とはＩｓｄがＶｓｄにあまり依存しない領域である。この出力特性の領域に関しては、前述の非特許文献３の１４３頁から１４４頁により詳しく開示されている。ところで、上記の線形領域と飽和領域との中間領域も時間を延長すると温度を上昇させるという機能を十分果たせるので、本明細書では中間領域も飽和領域に含めて一括して飽和領域と定義する。

また、この発明に係る電力変換回路は、あらかじめ把握した劣化抑制時間、すなわち前記電力変換回路の第１の駆動機能により飽和領域で動作させて前記ワイドギャップユニポーラトランジスタの温度を劣化抑制温度まで上昇させる時間の経過後に、第２の駆動機能により線形領域で動作をさせることを特徴とする。

また、この発明に係る電力変換装置は上記した発明において、電力変換装置は、少なくとも負荷と電源と前記電源の出力端間に接続された１組以上の並列接続させた組回路とを有しており、この組回路は所定数のアームで構成されており、各アームは請求項２に記載のｐｎ接合ダイオード内蔵ワイドギャップユニポーラトランジスタとその駆動回路を含む電力変換回路を１個以上有しており、更に各組回路のうちの少なくとも１組は基準電源とワイドギャップユニポーラトランジスタの電流検出手段を含む少なくとも１個の電力変換回路とを有している電力変換装置であり、
前記電流検出手段はワイドギャップユニポーラトランジスタの温度に相関した電流を検出する手段であり、
検出電流を変換した検出電圧が基準電源の基準電圧よりも低い時は、所定の前記駆動回路の第１の駆動機能部を稼働させてこの第１の駆動機能部に対応する前記組回路内のワイドギャップユニポーラトランジスタを全て同時に飽和領域で動作させて電力変換装置の全組回路を短絡させ、短絡電流で前記ｐｎ接合ダイオードを劣化抑制温度まで上昇させるとともに各第２の駆動機能部は停止させる一方、基準電圧よりも高い時は、対応する組回路の第１の駆動機能部を停止させた後に第２の駆動機能部を駆動させることにより、
または、検出電流を変換した検出電圧が基準電源の基準電圧よりも高い時は、所定の前記駆動回路の第１の駆動機能部を稼働させてこの第１の駆動機能部に対応する前記組回路内のワイドギャップユニポーラトランジスタを全て同時に飽和領域で動作させて電力変換装置の全組回路を短絡させ、短絡電流で前記ｐｎ接合ダイオードを劣化抑制温度まで上昇させるとともに各第２の駆動機能部は停止させる一方、基準電圧よりも低い時は、対応する組回路の第１の駆動機能部を停止させた後に第２の駆動機能部を駆動させることにより、
少なくとも対応する組回路の各ワイドギャップユニポーラトランジスタを駆動し所定の電力変換動作をさせることを特徴とする。
ここで、検出電圧が基準電源の基準電圧に比較して低い時と高い時の組合せＡの場合の駆動回路動作と、正反対の高い時と低い時の組合せＢの場合の駆動回路動作とを併記した。すなわち、組合せＡの場合の駆動回路動作を前段に記述し、組合せＢの場合の駆動回路動作をその後に記述した。一般に検出電圧と基準電源の基準電圧との比較は比較回路（別名コンパレータ）で行われ、基準電源を比較回路の＋入力端子（プラス入力端子）に接続するか、あるいは−入力端子（マイナス入力端子）に接続するかで、比較回路の出力信号を非反転（検出電圧が基準電圧よりも低い時は比較回路の出力信号も低く、基準電圧よりも高い時は出力信号も高くなること）にするか、あるいは反転（検出電圧が基準電圧よりも高い時は出力信号を低く、低い時は出力信号を高くすること）にするかを選択できることは、同業者であれば周知であり極めて容易に実施できるものである。従って、組合せＡでは基準電源を比較回路の＋入力端子に接続することによって非反転の低い出力信号を、また組合せＢでは基準電源を比較回路の−入力端子に接続することによって反転した低い出力信号を得ることができる。この結果、両者において比較回路から同じ低い出力信号が出力されるので、上記のように同じ駆動回路動作を達成できる。従って、両者を併記することは適正かつ妥当である。
また、第１の駆動機能部および第２の駆動機能部とは駆動回路の中で各々別個に回路として分離されていてもよいし融合されていてもよい。分離されている場合は第１の駆動機能回路部および第２の駆動機能回路部と明確に区分けできる。しかし、融合されている場合は区分けするのが困難もしくは煩雑なので、第１の駆動機能部および第２の駆動機能部と記述することとし、分離されている場合と融合されている場合の両方を包含して記述する場合も同様とする。後述の第３の駆動機能回路部に関しても同様である。
また、電力変換装置は広義のコンバータ（インバータとコンバータの両方を意味する）でもよく、各種電源や複合整流装置でもよい。広義のコンバータの場合は電源の出力端間に並列接続された各コンバータ回路を交流のＵ，Ｖ，Ｗ各相に対応させて相と記述するが、後の２者の場合は機能が異なりこの記述は適切でないので組回路と記述する。

また、この発明に係る電力変換装置は上記した発明において、電力変換装置は広義のコンバータ装置および広義のコンバータを含む装置であり、その広義のコンバータは所定数の相を有し且つ各相は所定数のアームで構成されており、
各アームは請求項２に記載の前記逆並列接続ｐｎ接合ダイオード内蔵ワイドギャップユニポーラトランジスタと前記駆動回路とを有する電力変換回路を含んで構成され、少なくとも全相のいずれかのアームあるいは各相のいずれかのアームはワイドギャップユニポーラトランジスタの温度に相関した電流を検出する電流検出手段と基準電源とを有しており、
電流検出手段の検出電流に対応する検出電圧が基準電源の基準電圧よりも低い時は、全相の全アームあるいは各相の全アームの前記駆動回路の第１の駆動機能部を同時に稼働させて、全相のワイドギャップユニポーラトランジスタを飽和領域で全て同時にオンさせて全相を短絡させ、短絡電流で劣化抑制温度までワイドギャップユニポーラトランジスタの温度を上昇させるとともにコンバータの全アームの前記駆動回路の第２の駆動機能部は停止させる一方、前記検出電圧が基準電圧よりも高い時は、全アームの第１の駆動機能部を停止させ、且つ所定の相の所定のアームの第２の駆動機能部を駆動させることにより、
または、電流検出手段の検出電流に対応する検出電圧が基準電源の基準電圧よりも高い時は、全相の全アームあるいは各相の全アームの前記駆動回路の第１の駆動機能部を同時に稼働させて、全相のワイドギャップユニポーラトランジスタを飽和領域で全て同時にオンさせて全相を短絡させ、短絡電流で劣化抑制温度までワイドギャップユニポーラトランジスタの温度を上昇させるとともにコンバータの全アームの前記駆動回路の第２の駆動機能部は停止させる一方、前記検出電圧が基準電圧よりも低い時は、全アームの第１の駆動機能部を停止させ、且つ所定の相の所定のアームの第２の駆動機能部を駆動させることにより、
対応する相の各ワイドギャップユニポーラトランジスタを駆動し広義のコンバータ動作をさせることを特徴とする。

また、この発明に係る電力変換装置は所定数のアームを有する広義のコンバータ装置および広義のコンバータを含む装置であり、始動時にはワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定のコンバータ電力変換動作をさせることを特徴とし、アームの還流動作時にはワイドギャップユニポーラトランジスタを逆導通させて還流電流を流すことを特徴とする。

また、この発明に係る電力変換装置は上記した発明において、電流検出手段がワイドギャップユニポーラトランジスタとドレイン電極を共通にしたセルにより構成された検出用ワイドギャップユニポーラトランジスタとそのソース電極に接続された検出用抵抗とにより構成されていることを特徴とする。
また、この発明に係る電力変換装置は上記した発明において、電流検出手段が誘導電流検出コイルと検出電流を電圧に変換する電流―電圧変換回路とにより構成されていることを特徴とする。
また、この発明に係る電力変換装置は上記した発明において、検出電流発生手段が駆動回路の第３の駆動機能回路部３が出力するゲート電圧パルスであることを特徴とする。

また、この発明に係る電力変換装置は、上記した発明において、
対応する組回路あるいは対応する相の各ワイドギャップユニポーラトランジスタを駆動し所定の電力変換動作あるいは広義のコンバータ動作をさせる際に、第２の駆動機能部がワイドギャップユニポーラトランジスタに出力する駆動信号を徐々に高くしソフトスタート動作をさせることを特徴とする電力変換装置。

この発明によれば、上記構成により、ワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内部抵抗による自己発熱で内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定の電力変換動作をさせる。多数キャリア電流は積層欠陥を増大させることはない。従って、積層欠陥の増大を招くことなく劣化抑制温度に素子温度を上昇できるので、順方向電圧劣化の悪影響が現れない状態で所定の電力変換動作を実施でき素子損傷や装置の損傷を抑制できるため、信頼性を大幅に向上できる。
劣化抑制温度とは前記のように、積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまうという現象が抑制される温度であり５０℃から７５０℃の間の温度である。素子内の積層欠陥の数や形状に大きく依存し、これらが大きくなると劣化抑制温度は高くなる。温度を約５０℃以上に上げると徐々に上記の現象が抑制され、注意深く製作された素子では２５０℃以上ではほぼ現象が消失し素子の出力特性にほとんど悪影響を及ぼさなくなる。しかし、積層欠陥が消滅するわけではないので、素子温度が下がると上記の現象が再び現れる。劣化抑制温度を約４５０℃以上にすると、積層欠陥を縮小させることができ低い素子温度でも出力特性に悪影響を及ぼし始める通電時間を長くできるが、７５０℃以下では積層欠陥を消滅させることはできないので、低い素子温度ではいずれ出力特性に悪影響を及ぼし始める。従って、稼働中は素子温度を劣化抑制温度に維持することが肝要である。当然ながら、個々の素子でこの劣化抑制温度を何℃にするか設定するに当たっては、用いているハンダの融点などの他の素子構成材料の許容温度限界も考慮して設定するのが好ましい。
ところで、素子温度を劣化抑制温度に上昇させる時間を短時間にし早く所定の電力変換動作をさせるようにする点から、自己発熱用の温度上昇電力は大きくする必要がある。耐圧が例えば１０ｋＶ以上と高い素子の場合は内部抵抗、特にドリフト領域の抵抗がかなり高いので前記の線形領域で通電してもよいが、耐圧が比較的低い素子の場合はＩｓｄを小さくＶｓｄを大きくするために前記の飽和領域で通電する必要がある。Ｉｓｄがかなり大きいと素子を損傷する場合があるためである。

この発明によれば、上記構成により、まず駆動回路内の第１の駆動機能回路部１から閾値電圧よりは高いが相対的に低いゲート電圧を供給してワイドギャップユニポーラトランジスタを飽和領域で動作させる。このため、ワイドギャップユニポーラトランジスタはソースードレイン間の電流密度（以下Ｊｓｄと記述する）が低く、Ｖｓｄが高い低Ｊｓｄ高Ｖｓｄ動作となり、消費電力が大きくなるので内部発熱が大きくなりワイドギャップユニポーラトランジスタの温度が上昇する。ｐｎボデイダイオードもユニポーラトランジスタと同じ微細なセル内に存在するので熱伝導により極めて短い時間差で効率よく追随して温度上昇する。ユニポーラトランジスタのＩｓｄは多数キャリアで構成されるので、積層欠陥を増大させることはない。この結果、積層欠陥を増大させることなくｐｎボデイダイオードを劣化抑制温度に上昇させることができる。

その後に、第２の駆動機能回路部２から相対的に高いゲート電圧を供給してワイドギャップユニポーラトランジスタを線形領域で動作させるとともに、ボデイダイオードに還流電流を流してＦＷＤとして機能させ、広義のコンバータ等の電力変換動作をさせる。この時、ｐｎボデイダイオードは熱伝導によりすでに劣化抑制温に上昇しているので、オン電圧劣化の悪影響が大幅に抑制された状態すなわち劣化前の低いオン電圧に近い状態でＦＷＤとして動作する。従って、ｐｎボデイダイオードに起因する電力変換回路や電力変換装置の電力損失の増大や損傷が抑制でき信頼性を大幅に向上できる。

このように、外部加熱手段を用いることなく、且つ積層欠陥を増大させない多数キャリアのみの通電により生じた内部発熱の熱伝導だけでバイポーラのｐｎボデイダイオードを劣化抑制温度に上昇させることができ、上昇後にバイポーラのｐｎボデイダイオードをＦＷＤとして動作させるので高い信頼性を実現でき、第１の課題を解決できる。

また、外部加熱手段を用いずにセル内の微小なワイドギャップユニポーラトランジスタを加熱手段とし、且つ加熱対象のｐｎボデイダイオードに極めて近接して設けているので大幅に小型軽量化ができるとともに、ワイドギャップユニポーラトランジスタに内蔵したｐｎボデイダイオードをＦＷＤとして活用するので、外部に逆並列に接続するＦＷＤ用のショットキーバリアダイオード等のワイドギャップユニポーラダイオードを使用しなくて済むため大幅に小型軽量化でき、第２の課題を解決できる。

更に、ｐｎボデイダイオードが加熱手段であるワイドギャップユニポーラトランジスタ内に存在するので近接しているため効率よく劣化抑制温度に上昇させることができるので低損失化でき、第２の課題を解決できる。
更に、電力変換装置がより高電圧仕様になるほど、外部に逆並列に接続するＦＷＤ用のワイドギャップユニポーラダイオードの耐圧は高くする必要があるので、その内部抵抗が高くなり電力損失が大きくなるが、内蔵ｐｎボデイダイオードはバイポーラなので伝導度変調効果が寄与し内部抵抗を大幅に低くできるので電力損失を小さくでき、より効果的に第２の課題を解決できる。

また、この発明によれば上記構成により、電力変換装置の電流検出手段がワイドギャップユニポーラトランジスタとドレイン電極を共通にしたセルにより構成された検出用ワイドギャップユニポーラトランジスタとそのソース電極に接続された検出用抵抗とにより構成されている。検出用ワイドギャップユニポーラトランジスタは主ワイドギャップユニポーラトランジスタと同じチップ内に形成でき小型軽量にできる。また、検出用抵抗も現状の加工技術で十分に微細且つ軽量にできるが、制御回路の中にＩＣ化することもできるし、場合によってはワイドギャップユニポーラトランジスタ内に形成することもできる。このように電流検出手段を大幅に小型軽量化でき、第２の課題の解決に寄与できる。
また、検出用ワイドギャップユニポーラトランジスタのセル数や検出用抵抗の抵抗値を増やすことにより検出電圧を容易に高くでき高精度にできる。

またこの発明によれば、電力変換装置は所定数のアームを有する広義のコンバータ装置および広義のコンバータを含む装置であり、始動時にはワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定のコンバータ電力変換動作をさせることを特徴とし、稼働時、例えばＰＷＭ動作時のアームの還流動作の際にはワイドギャップユニポーラトランジスタを逆導通させて還流電流を流す。始動時におけるワイドギャップユニポーラトランジスタに多数キャリア電流通電の際は、前記と同様に各相の上下のアーム間で行ってもよいし、異なる相のアーム間で上下アームを構成して行ってもよい。後者の場合は上下アーム間に負荷を介在させても良いし負荷の両端を短絡して行ってもよい。前者の場合はユニポーラトランジスタに多数キャリアの順電流を流して加熱するが、後者の場合は多数キャリアの逆電流を流して加熱する。
このように、内蔵ｐｎボデイダイオードの劣化による悪影響を外部加熱手段や外部接続のＦＷＤを用いずに抑制して信頼性を大幅に向上するとともに、大幅な小型軽量化と電力損失低減ができ本発明の目的を達成できる。また、還流時にはユニポーラトランジスタに逆導通させて還流電流を流すので内蔵ｐｎ接合ダイオードのみに還流電流を流す場合に比べて還流時の電力損失をかなり低減でき、更に一層の低損失化ができ本発明の目的をより効果的に達成できる。

また、この発明によれば上記構成により、電力変換装置の電流検出手段が誘導電流検出コイルと検出電流を電圧に変換する電流―電圧変換回路とにより構成されているので、単体の３端子のワイドギャップユニポーラトランジスタをそのまま用いて構成できるので、極めて汎用性に富み、第２の課題の解決に寄与できる。
また、この発明によれば上記構成により、検出電流発生手段が駆動回路の第３の駆動機能回路部３が出力するゲート電圧パルスで構成できるため、検出用パルス電圧発生回路が不要となるので小型軽量化でき、第２の課題の解決に寄与できる。

また、この発明によれば上記構成により、比較回路がコンパレータＩＣ回路であり、検出電流を電圧に変換する電流―電圧変換回路はＩＣ化に好適なオペアンプで容易に構成でき、ＰＷＭ信号発生器や基準電圧用の基準電源やインターフェイス回路もＩＣ化に容易な回路で構成できるため制御回路を複数のＩＣチップもしくはＬＳＩに集積化できるので、更に小型軽量化でき、第２の課題の解決に寄与できる。

また、この発明によれば上記構成により、第２の駆動機能回路部２をＰＷＭ駆動させることにより対応するワイドギャップユニポーラトランジスタをＰＷＭコンバータ動作させる際、送出するＰＷＭゲート電圧を徐々に高くすることができる。すなわち、ソフトスタートができるので、モータ、コイル、電磁石などの誘導性負荷を有する電力変換装置が始動する時の突入電流で損傷されるのを抑制でき、信頼性の向上に寄与できる。

また、この発明によれば上記構成の電力変換回路により、あらかじめ第１の駆動機能回路部を飽和領域で動作させて前記ワイドギャップユニポーラトランジスタの温度を劣化抑制温度まで上昇させる劣化抑制時間を把握しておき、その時間経過後に第２の駆動機能回路部により線形領域で動作をさせることができるので、検出電流発生手段や電流検出手段を削除でき且つ制御回路の構成も簡素化でき、更に小型軽量化でき、第２の課題の解決に寄与できる。

以上のように、本発明により、ｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタの積層欠陥に起因する劣化の悪影響を抑制でき、電力変換回路や電力変換装置の信頼性を向上できる。また、外部加熱手段や外部接続のＦＷＤを用いなくて済むようにできることにより、広義のコンバータ等の電力変換装置を小型軽量化、低損失化、低廉化できる。

実施例１にかかる電力変換装置の全体回路構成図 実施例１にかかる電力変換装置のアーム回路構成図 実施例２にかかる電力変換装置の全体回路構成図 実施例２にかかる電力変換装置のアーム回路構成図 実施例３にかかる電力変換装置のアーム回路構成図 従来例１のＳｉＣ−ＭＯＳＦＥＴの断面図 従来例２のＳｉＣ−ＦＷＤを外部接続したｐｎボデイダイオード内蔵ＳｉＣ−ＭＯＳＦＥＴの構成回路図。

以下に添付図面を参照して、この発明にかかる電力変換回路と電力変換装置の好適な実施の形態を詳細に説明する。なお、図面の煩雑化を避けるために、図面においてのみインターフェイス回路部はＩＦ回路と記述し、第１の駆動機能回路部１は駆動機能回路１、第２の駆動機能回路部２は駆動機能回路２、第３の駆動機能回路部３は駆動機能回路３と記述する。

（実施例１）
図１は、実施例１にかかる電力変換装置である単相フルブリッジインバータの主要回路１００を概略的に示す。インバータの各アームを構成するワイドギャップユニポーラトランジスタは例えば耐圧１６００Ｖ・１２０Ａ級のＳｉＣ−ＭＯＳＦＥＴモジュール１ａ〜１ｄである。１６００Ｖ４０Ａ定格のプレーナゲート構造のＳｉＣ−ＭＯＳＦＥＴチップを３チップ並列接続して搭載して１アーム当りのＳｉＣ−ＭＯＳＦＥＴモジュール１ａ〜１ｄを構成している。ＳｉＣ−ＭＯＳＦＥＴチップは図６の従来例１と類似のプレーナゲートのＤＭＯＳ構造であるが、Ｃｕｒｒｅｎｔ ｓｐｒｅａｄ ｌａｙｅｒは有していない。しかし、ｐｎボデイダイオードに加えて検出用ＭＯＳＦＥＴを内蔵している。
図１の各ＳｉＣ−ＭＯＳＦＥＴモジュール１ａ〜１ｄは上記のように３チップ構成であるが図が煩雑になるのを避けるために、一つのＭＯＳＦＥＴの記号で示しており、内蔵する検出用ＭＯＳＦＥＴも同様に一つのＭＯＳＦＥＴの記号で示している。またモジュール内のゲート配線の詳細は図示していないが図２と同じである。更に、以下の説明に当たっては煩雑さを避けるために、各チップの特性は全て同じであると仮定して進める。
ＳｉＣ−ＭＯＳＦＥＴジュール１ａと１ｂで１相分を、１ｃと１ｄで他の１相分を構成している。各ＳｉＣ−ＭＯＳＦＥＴモジュールには各々通電電流検出用の抵抗（以下、検出抵抗と記述する）６ａ〜６ｄとＳｉ半導体製の駆動回路２ａ〜２ｄが接続され、これらの駆動回路にはＳｉ半導体製の制御回路３が接続されている。駆動回路や制御回路は非特許文献３や４等に開示されている一般的な構成であるので詳細は割愛しブロック図として示す。また、駆動回路や制御回路の各電源は図が煩雑になるのを避けるために図示していない。また、直流電源として機能するコンデンサ４には、図示していないが商用交流電源とトランスおよび整流回路が接続され、整流された直流電力が充電されており、インバータ部で電力変換されて負荷５に供給されている。

図２は単相インバータ回路１００の１アーム分に相当する電力変換回路を示す。
まず、この電力変換回路の構成を説明する。ＳｉＣ-ＭＯＳＦＥＴモジュール１ａはｐｎボデイダイオードの他に上記のように電流検出用ＭＯＳＦＥＴも内蔵している。すなわち、各ＳｉＣ-ＭＯＳＦＥＴチップ内に主電流通電用の主ＳｉＣ-ＭＯＳＦＥＴ部１１と通電電流の検出用ＭＯＳＦＥＴ部１２を有している。検出用ＭＯＳＦＥＴ部１２はチップ内の多数のセルの一部を用いて、そのソース電極のみを主ＳｉＣ-ＭＯＳＦＥＴ部１１のソース電極と分離し、そのドレイン電極とゲート電極は連結したままにすることにより構成している。３チップのドレイン電極同士とゲート電極同士およびソース電極同士はモジュール内で連結されている。また検出用ＭＯＳＦＥＴ部１２の連結されたソース電極には検出抵抗６ａが接続されている。

検出抵抗６ａは相対的に大きな抵抗値の検出抵抗６０ａと小さな抵抗値の検出抵抗６１ａからなり、検出抵抗６１ａには低オン抵抗のＳｉ製ＭＯＳＦＥＴ６２ａが接続されており、６２ａがオンの時のみ検出抵抗６０ａと６１ａが並列接続されて低い抵抗値になる。
この構成による通電電流の検出法はＳｉ−ＭＯＳＦＥＴやＳｉ−ＩＧＢＴで良く知られた方法を改良したものであり、以下に簡単に説明する。各ＳｉＣ-ＭＯＳＦＥＴチップが通電時には、主ＳｉＣ-ＭＯＳＦＥＴ部１１と通電電流の検出用ＭＯＳＦＥＴ部１２には各々セル数に比例した通電電流が分流して流れる。検出用ＭＯＳＦＥＴ部１２に分流した電流は３チップ分纏まって検出抵抗６ａに流れる。Ｓｉ製ＭＯＳＦＥＴ６２ａがオフしている時は、検出抵抗６０ａのみに流れるので検出抵抗６０ａの電圧を測定し、その電圧を検出抵抗６０ａの抵抗値で割算することにより検出電流を算出し、更にその検出電流からセル比を用いて換算してＳｉＣ-ＭＯＳＦＥＴモジュールの通電電流を求めるものである。Ｓｉ製ＭＯＳＦＥＴ６２ａがオンしている時は検出抵抗６０ａと検出抵抗６１ａの両方に流れるので、測定電圧を両抵抗の並列接続抵抗値で割算して検出電流を算出する。本実施例では、例えば検出抵抗６０ａは６００Ω、検出抵抗６１ａは２０Ωに設定している。

本実施例におけるＳｉＣ−ＭＯＳＦＥＴチップはサイズが２．６ｍｍｘ４．４ｍｍであり、活性領域には約５０１００個の多数のセルが形成されている。セルは上記のようにＤＭＯＳ構造であり、セルのパターン形状はメッシュ状であり、セルの幅は約１４ミクロンメートルである。ゲート閾値電圧は例えば、約２Ｖである。検出用ＳｉＣ−ＭＯＳＦＥＴ部１２は約１００個のセルで構成され、残りの約５００００個のセルで主ＳｉＣ−ＭＯＳＦＥＴ部１１を構成している。

ＳｉＣ-ＭＯＳＦＥＴモジュールの１ａのゲートに接続している駆動回路２ａは、一般的なＳｉ-ＭＯＳＦＥＴの駆動回路を２組用いて構成しているが、各々動作方法は本発明の目的に合わせて別にしている。即ち、第１の駆動機能回路部１はＳｉＣ-ＭＯＳＦＥＴモジュール１ａを飽和領域で動作させるために相対的に低いゲート電圧を供給するが、第２の駆動機能回路部２はＳｉＣ-ＭＯＳＦＥＴモジュール１ａを線形領域で動作させるために相対的に高いゲート電圧を供給する。

制御回路３は基準電源７、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａの検出抵抗６ａの両端の検出電圧を基準電源７の基準電圧と比較するコンパレータ８、インターフェイス回路部９、ＰＷＭ信号発生回路部１０を有しており、他のＳｉＣ-ＭＯＳＦＥＴモジュール１ｂ，１ｃ，１ｄ用のこれらの回路部７，８，９，１０も有している。この他、インターフェイス回路部９はコンパレータ８とＰＷＭ信号発生回路１０や駆動回路２ａ間の信号の電圧や電流のレベル差やタイミング等の調整機能を有する回路や演算回路等を有しており、第１の駆動機能回路部１と第２の駆動機能回路部２の一方が動作している時は他方の動作を停止させるような排他動作機能も有している。
なお、上記したように、駆動回路２ａ〜２ｄや制御回路３の各電源は煩雑になるのを避けるために図示していない。

次に、図１と図２を用いて単相フルブリッジインバータ電力変換装置とアーム用電力変換回路の動作方法を説明する。図１のインバータの動作に当たっては、スタート信号をインターフェイス回路９の制御信号端子１３に与えてインターフェイス回路９を動作させ、まずＳｉ製ＭＯＳＦＥＴ６２ａ〜６２ｄをオフする一方、各駆動回路２ａ〜２ｄの第１の駆動機能回路部１を全てオンさせて、各ＳｉＣ-ＭＯＳＦＥＴモジュール１ａ〜２ｄのゲートに閾値電圧より高いゲート電圧を供給して飽和領域で動作させＩｓｄを流す。例えば、２５℃で３Ｖのゲート電圧を供給して飽和領域で動作させ、約０．７ＡのＩｓｄを流す。この結果、各相は短絡され、Ｉｓｄが短絡電流として流れる。

以下、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａを含むアーム用電力変換回路に注目してその動作方法とインバータの動作方法を説明する。検出用ＳｉＣ−ＭＯＳＦＥＴ１２は主ＳｉＣ−ＭＯＳＦＥＴ１１の１／５００のセル数に設定している。ＳｉＣ−ＭＯＳＦＥＴモジュール１ａが２５℃でオンした時点では上記の０．７ＡのＩｓｄの１／５００の検出電流すなわち１．４ｍＡの検出電流が流れる。ＳｉＣ-ＭＯＳＦＥＴモジュールが飽和領域で動作しているためその内部抵抗はかなり大きくなるので、検出抵抗６ａは比較的大きな抵抗値に設定できる。例えば検出抵抗６０ａを上記のように６００Ωに設定すると、約０．８４Ｖの電圧が検出抵抗６０ａの両端に発生する。この０．８４Ｖの検出電圧は制御回路３の中のコンパレータ８により、その負（図中では−）の入力端子に接続された基準電源７の基準電圧と比較される。基準電圧は例えば２．６Ｖに設定している。従って、正（図中では＋）の入力端子の電圧が基準電圧よりも低いので、コンパレータはコンパレータの負の電源電圧に近いＬｏｗ電圧を出力する。

コンパレータの出力信号がＬｏｗ電圧の間はインタ―フェイス回路９、第１の駆動機能回路部１を介して各ＳｉＣ-ＭＯＳＦＥＴモジュール１ａをオンし続けるようにしているので、インバータの各相には短絡電流が流れ続ける。ＳｉＣ-ＭＯＳＦＥＴモジュール１ａが飽和領域で動作している時はその内部抵抗は負の温度依存性を有している。このため、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａに流れるＩｓｄによる発熱でＳｉＣ-ＭＯＳＦＥＴモジュール１ａの温度が上昇してゆくにつれて、内部抵抗が減少しＩｓｄが増加するので、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａの温度が加速度的に上昇してゆく。
例えば、動作開始時にはインバータの各相の各ＳｉＣ-ＭＯＳＦＥＴモジュールにはコンデンサ電圧の半分のＶｓｄ、すなわち４００Ｖが印加され、ＳｉＣ-ＭＯＳＦＥＴモジュールの２５℃での内部抵抗で制限される短絡電流０．７Ａが流れ２８０Ｗの発熱が生じる。この発熱により、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａの内部抵抗が減少し温度が加速度的に上昇してゆく。
例えば、ＳｉＣ-ＭＯＳＦＥＴモジュール１ａの熱抵抗を約０．５２℃／Ｗ、動作開始１０ミリ秒後での過度熱抵抗を０．２℃／Ｗに設定すると、１０ミリ秒後のＳｉＣ-ＭＯＳＦＥＴモジュール１ａの温度は約２０４℃になる。この温度は内蔵ｐｎボデイダイオードのようなＳｉＣバイポーラ素子において、積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまう現象がほとんど抑制される温度、すなわち劣化抑制温度である。

ＳｉＣ−ＭＯＳＦＥＴモジュール１ａの温度が約２０４℃に上昇した時点では、例えば内部抵抗は２５℃における値の約１／３．２になるので通電電流は約２．２４Ａに増大する。従って、検出用ＳｉＣ−ＭＯＳＦＥＴモジュール１２には１／５００の約４．５ｍＡの検出電流が流れ検出抵抗６０ａの両端の検出電圧は約２．７Ｖになるので、正の入力端子の電圧が基準電圧よりも高いためコンパレータはコンパレータの正の電源電圧に近いＨｉｇｈ電圧を出力する。

このＨｉｇｈ電圧によりインターフェイス回路９が全ての駆動回路２ａ〜２ｄにオフ指示信号を出し第１の駆動機能回路部１をオフさせて各ＳｉＣ-ＭＯＳＦＥＴモジュールを流れている短絡電流が停止される。一方、検出抵抗６ａ内のＳｉ製ＭＯＳＦＥＴ６１ａを直ちにオンさせ、且つインターフェイス回路９を介して例えば２５マイクロ秒後にＰＷＭ発生回路部をオンし、各ＳｉＣ-ＭＯＳＦＥＴモジュール１ａ〜１ｄが所定の単相フルブリッジインバータ動作に対応する動作をするように位相が調節されたＰＷＭ信号を各駆動回路２ａ〜２ｄに送る。このＰＷＭ信号に基づき各駆動回路の第２の駆動機能回路部２がオンオフし、ゲート電圧２０ＶのＰＷＭゲート信号を各ＳｉＣ−ＭＯＳＦＥＴモジュールのゲートに送る。これにより各ＳｉＣ−ＭＯＳＦＥＴモジュールは線形領域で所定のＰＷＭ単相インバータ動作を開始する。インバータ動作を開始した時点では検出抵抗６ａの抵抗値は検出抵抗６０ａと検出抵抗６１ａの並列接続抵抗値である２０Ω程度になっているのでインバータ動作に支障をきたさない。

以上の結果、インバータ動作が開始され内蔵ｐｎボデイダイオードがＦＷＤとして機能し還流電流が流れ始める時には、上記のように温度が２００℃程度に上昇しており、劣化現象により内蔵ｐｎボデイダイオードが損傷することはない。また一旦インバータ動作開始後はインターフェイス回路９に停止指令信号がくるまではインバータ動作を保持するようにしてある。このインバータ動作保持中には、ＳｉＣ−ＭＯＳＦＥＴモジュールの動作時の定常損失とキャリア周波数でオンオフする際のスイッチング損失とにより発生する自己発熱と放熱との調整により、１５０℃〜２５０℃の劣化抑制温度に維持されるようにできる。なお、この温度範囲はインバータ用ヒートシンクを小型軽量にしつつその放熱性能を極大化する上でも好ましい温度範囲である。
なお、制御回路や駆動回路は各々必ずしも１チップの集積回路として纏める必要はなく、回路規模や電流・電圧・周波数などを考慮して分割し、１枚もしくは複数のプリント板上に複数のＩＣチップや個別部品も含んで搭載して構成してもよい。

次に、本実施例の効果を説明する。本インバータは出力が３０ｋＷ級であり、１アーム分の３個のＳｉＣチップは１モジュール内に実装した。モジュールの冷却用ヒートシンクの放熱にはファンによる強制風冷を採用したが、本実施例の場合はモジュール内のチップ数が少ないのでモジュールの平面積が小さくヒートシンクを小型軽量にできる。
一方、比較のために従来例２と同様にＦＷＤとしてＳｉＣショットキーバリアダイードを用いＳｉＣ−ＭＯＳＦＥＴチップの外部に接続した場合は、１アーム当り９チップのＳｉＣショットキーバリアダイードを実装する必要があるため１アーム分のＳｉＣ素子は１２チップであり、モジュールの平面積が大きくなってしまう。単相インバータの場合は４モジュールで構成するので、本実施例による小型軽量化効果はより顕著になる。

また、劣化抑制温度までの加熱手段が本実施例の場合はＳｉＣ−ＭＯＳＦＥＴセル本体に内蔵され外部加熱手段を必要としないので、[００１１]に示した特許公開公報２００８−２９４４５２の開示例に比較して大幅に小型軽量化できる。また、この加熱手段は微小なセル内においてＦＷＤとして機能するｐｎボデイダイオードに極めて接近して設けられているので、外部加熱手段に比べて熱の伝達効率が極めて良く、大幅に低損失化できる。
また、加熱のための駆動回路や制御回路内の増加回路分はいずれも集積化できるので、これらの増加分を考慮しても小型軽量化効果は極めて大きい。

信頼性向上効果を検証するために稼働試験を実施した。まず、上記の３０ｋＷ級インバータを２台用いて本実施例になる上記の動作方法を適用して１．５時間稼働後に１．５時間停止して冷やすというサイクルを３５０回くりかえす稼働試験を実施して内蔵ｐｎボデイダイオードの劣化状況を調べた。その結果、８モジュール２４チップの内蔵ｐｎボデイダイオードのいずれにも４０Ａの定格電流における順方向電圧に顕著な劣化は見いだされなかった。
一方、本実施例になる上記の動作方法を適用しないインバータの稼働試験では、２４チップ中４チップの内蔵ｐｎボデイダイオードに４０Ａの定格電流における順方向電圧が１０Ｖ以上に及ぶ劣化が見出された。この結果、本実施例の高い信頼性が確認できた。
また本実施例において、ＳｉＣ−ＭＯＳＦＥＴの接合用高融点ハンダ材料を、例えば融点が約５００℃の超塑性Ａｌ-Ｚｎハンダに変更して、同様の動作方法で劣化抑制温度を３５０℃にして上記の信頼性検証稼働試験を試みた。この場合は５００回くりかえす稼働試験を実施してもいずれの内蔵ｐｎボデイダイオードにも４０Ａの定格電流における順方向電圧に顕著な劣化は見いだされなかった。劣化抑制温度を４７０℃にして上記の信頼性検証稼働試験を試みた場合は１０００回くりかえす稼働試験においても、上記と同様に定格電流における順方向電圧に顕著な劣化は見いだされなかった。後者では積層欠陥の縮小効果が寄与しているものと考えられる。

以上に説明したように、本実施例によればＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を、外部加熱手段を用いずに、ＳｉＣ−ＭＯＳＦＥＴや内蔵検出用ＳｉＣ-ＭＯＳＦＥＴおよび検出用抵抗を用いた構成とその動作方法で抑制でき、信頼性を大幅に向上できる。また外部加熱手段や外部接続のＦＷＤを用いなくて済むようにでき、電力変換装置を大幅に小型軽量化でき且つ低損失化もできる。

（実施例２）
図３は、実施例２にかかる電力変換装置である単相フルブリッジインバータ回路２００の基本構成を、また図４は単相フルブリッジインバータ回路２００の１アーム分に相当する電力変換回路を示す。インバータは２５ｋＷ級であり、コンデンサの直流電圧は６００Ｖである。
インバータの各アームを構成するワイドギャップユニポーラトランジスタは例えば耐圧１２００Ｖ・１４０Ａ級のＳｉＣ−ＭＯＳＦＥＴ２１ａ〜２１ｄであり、チップサイズは６．０ｍｍｘ６．０ｍｍである。セルは実施例１と同様にプレーナゲート型のＤＭＯＳ構造であり、セルのパターン形状はメッシュ状であり、セルの幅は約１４ミクロンメートルである。ゲート閾値電圧は例えば、約２Ｖである。
本実施例はＳｉＣ−ＭＯＳＦＥＴ２１ａ〜２１ｄがボデイダイオードを内蔵しているが、検出用ＭＯＳＦＥＴは内蔵していない点、検出用抵抗に代わり誘導電流検出コイル３２と検出用パルス電圧発生回路３１を用いている点、検出誘導電流を電流―電圧変換回路２６で検出電圧に変換している点を除けば実施例１とほぼ同じである。各ＳｉＣ−ＭＯＳＦＥＴには各々駆動回路２２ａ〜２２ｄが接続され、これらの駆動回路には制御回路２３が接続されている。実施例１と同様の理由から、駆動回路や制御回路はブロック図として示すとともに、これらの回路の各電源は図示していない。通電電流検出手段は検出用パルス電圧発生回路３１と誘導電流検出コイル３２および制御回路２３に含まれた検出電流を電圧に変換する電流―電圧変換回路２６により構成される。また、直流電源として機能するコンデンサ４に接続される商用交流電源とトランスや整流回路も図示していない。

次に、図３と図４を用いて単相フルブリッジインバータと電力変換回路の動作方法を説明する。電力変換回路の動作方法の説明をする際には煩雑さを避けるために、ＳｉＣ-ＭＯＳＦＥＴ２１ａを含むアーム用電力変換回路に注目して説明する。

インバータの動作に当たっては、図４のインターフェイス回路２９の制御信号端子３３にスタート信号を与えて動作させ、まず各駆動回路２２ａ〜２２ｄの第１の駆動機能回路部１を全てオンさせて、各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄのゲートに閾値電圧より高い、例えば３Ｖのゲート電圧を供給して室温で飽和領域で動作させる。この時、インバータの各相の各ＳｉＣ-ＭＯＳＦＥＴにはコンデンサ電圧の半分の電圧が印加され、ＳｉＣ-ＭＯＳＦＥＴの内部抵抗で制限される短絡電流が流れる。例えば、ＳｉＣ-ＭＯＳＦＥＴ２１ａを含むアーム用電力変換回路に注目すると、コンデンサ２４の電圧が６００Ｖの場合は、ＳｉＣ-ＭＯＳＦＥＴ２１ａには３００ＶのＶｓｄが印加されており、約０．９８ＡのＩｓｄが流れる。この結果、各ＳｉＣ-ＭＯＳＦＥＴの内部発熱は約２９４Ｗとなる。この発熱により、ＳｉＣ-ＭＯＳＦＥＴ２１ａの内部抵抗が減少し温度が加速度的に上昇してゆく。例えば、ＳｉＣ-ＭＯＳＦＥＴ２１ａの熱抵抗を約０．５℃／Ｗ、動作開始後１０ミリ秒での過度熱抵抗を０．１８℃／Ｗに設定するとＳｉＣ-ＭＯＳＦＥＴ２１ａのＩｓｄは３．２３Ａとなり、その温度は約２００℃となる。この温度は積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまう現象を十分抑制できる劣化抑制温度である。

上記の動作において、０．９８ＡのＩｓｄが流れた直後から約２００℃に至るまでの期間には、インターフェイス回路２９からの信号により、検出用パルス電圧発生回路３１から間歇的に、例えば２５Ｖのパルス電圧をＳｉＣ−ＭＯＳＦＥＴ２１ａに印加し流れるパルス電流を誘導電流検出コイル３２により検出する。ＳｉＣ-ＭＯＳＦＥＴの内部抵抗は負の温度依存性を有しており温度上昇に伴い減少するので、検出される誘導電流はＳｉＣ−ＭＯＳＦＥＴ２１ａの温度の上昇に対応して増加する。この誘導電流を電流―電圧変換回路２６で検出電圧に変換し、コンパレータ２８の正の入力端子に供給しコンパレータ２８の負の入力端子に接続した基準電源２７の基準電圧と比較する。

検出電圧は電流―電圧変換回路２６の各抵抗により検出電流に比例した所望の電圧に設定できるので、素子温度が劣化抑制温度１７０℃までは基準電圧よりも低くなるように設定する。
従って、コンパレータ２８はコンパレータの負の電源電圧に近いＬｏｗ電圧を出力する。この結果、実施例１と同様にインターフェイス回路２９を介して第１の駆動機能回路部１を全てオンさせて約３Ｖのゲート電圧を各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄのゲートに供給し、飽和動作領域の高い内部抵抗で制限された短絡電流を流し続ける。

素子温度が１７０℃を超えると基準電圧よりも高くなるので、コンパレータは正の電源電圧に近いＨｉｇｈ電圧を出力する。このＨｉｇｈ電圧によりインターフェイス回路２９がオフ信号を出力し、全ての駆動回路の第１の駆動機能回路部１がオフして各ＳｉＣ-ＭＯＳＦＥＴを流れている短絡電流が停止される。

一方、インターフェイス回路２９を介して例えば８０マイクロ秒後にはＰＷＭ発生回路部がオンし、各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄが所定の単相フルブリッジインバータ動作に対応する動作をするように位相が調節されたＰＷＭ信号が駆動回路２２ａ〜２２ｄに送られる。このＰＷＭ信号に基づき各駆動回路の第２の駆動機能回路部２がオンオフし、ゲート電圧２０ＶのＰＷＭゲート信号を各ＳｉＣ−ＭＯＳＦＥＴのゲートに送り、各ＳｉＣ−ＭＯＳＦＥＴは線形領域で所定のＰＷＭ単相フルブリッジインバータ動作をする。

この結果、インバータ動作開始時に内蔵ｐｎボデイダイオードがＦＷＤとして機能し還流電流が流れる時には、上記のように温度が劣化抑制温度１７０℃以上に上昇しており、且つインバータ動作開始後はＳｉＣ−ＭＯＳＦＥＴのオン時の定常損失とキャリア周波数でオンオフする際のスイッチング損失とにより発生する発熱と放熱の調整により、１５０℃〜２５０℃の劣化抑制温度に維持されるようにできる。この温度範囲はインバータ用ヒートシンクを小型軽量にしつつその放熱性能を極大化する上でも好ましい温度範囲である。
当然ながら、約１７０℃に対応するようにコンパレータ２８の基準電圧を設定しているので、この間コンパレータは上記のようにＨｉｇｈ電圧を出力し続けており全ての駆動回路の第１の駆動機能回路部１はオフを維持している。インバータ回路が定常動作に入ったら検出用パルス電圧発生回路３１は停止させる。

なお、ＳｉＣ−ＭＯＳＦＥＴの１７０℃における検出電流を電流―電圧変換回路２６で変換して得た検出電圧と、基準電源２７の基準電圧をほぼ正確に合せるには次の二つの方法のいずれかによっている。
一つ目の方法はあらかじめ基準電圧を設定した後に、試験用小型高温槽もしくは試験用ヒーターを用いて本実施例のＳｉＣ−ＭＯＳＦＥＴ２１ａに通電しないでＳｉＣ−ＭＯＳＦＥＴ２１ａのみの温度を１７０℃に上げた状態で、上記のように例えば２５Ｖのパルス電圧をＳｉＣ−ＭＯＳＦＥＴ２１ａに印加してコンパレータ２８の出力を測定する。この際、電流―電圧変換回路２６のいずれかの抵抗に小型の可変抵抗器を外部に並列接続し、可変抵抗器の抵抗値を調整しながら測定し、出力がＬｏｗ電圧からＨｉｇｈ電圧に代わる直前の抵抗値に固定する方法である。二つ目の方法はあらかじめ電流―電圧変換回路２６の各抵抗を固定した状態で、上記のやり方で基準電源２７の基準電圧を調整しながらコンパレータ２８の出力を測定し、出力がＬｏｗ電圧からＨｉｇｈ電圧に代わる直前の基準電圧に固定する方法である。
なお、制御回路や駆動回路は各々必ずしも１チップの集積回路として纏める必要はなく、回路規模や電流・電圧・周波数などを考慮して分割し、１枚もしくは複数のプリント板上に複数のＩＣチップや個別部品も含んで搭載して構成してもよい。

次に、本実施例の効果を説明する。本インバータは出力が２５ｋＷ級であり、１相分のＳｉＣ素子は１モジュール内に実装した。従って、モジュール内のＳｉＣ−ＭＯＳＦＥＴは２チップで済む。モジュールの冷却用ヒートシンクの放熱にはファンによる強制風冷を採用したが、本実施例の場合はチップ数が２チップと少ないのでモジュールの平面積が小さくヒートシンクを小型軽量にできる。
一方、比較のために従来例２と同様にＦＷＤとしてＳｉＣショットキーバリアダイードを用いＳｉＣ−ＭＯＳＦＥＴチップの外部に接続した場合は、１アーム当り３チップのＳｉＣショットキーバリアダイードを実装する必要があるため１相分のＳｉＣ素子は８チップであり、モジュールの平面積が大きくなってしまう。単相インバータの場合は２モジュールで構成するので、本実施例の小型軽量化効果はより顕著になる。
また、劣化抑制温度までの加熱手段が本実施例の場合はＳｉＣ−ＭＯＳＦＥＴ本体に内蔵され外部加熱手段を必要としないので、[００１１]に示した特許公開公報２００８−２９４４５２の開示例に比較して大幅に小型軽量化できる。加熱のための駆動回路や制御回路内の増加回路分は集積化できるので、これらを考慮しても小型軽量化効果は著しく大きい。

信頼性向上効果を検証するために稼働試験を実施した。まず、上記の２５ｋＷ級インバータを４台用いて本実施例になる上記の動作方法を適用して１．５時間稼働後に１．５時間停止して冷やすというサイクルを３５０回くりかえす稼働試験を実施して内蔵ｐｎボデイダイオードの劣化状況を調べた。その結果、１６チップの内蔵ｐｎボデイダイオードのいずれにも１４０Ａの定格電流における順方向電圧に顕著な劣化は見いだされなかった。
一方、本実施例になる上記の動作方法を適用しないインバータの稼働試験では、１６チップ中５チップの内蔵ｐｎボデイダイオードに１４０Ａの定格電流における順方向電圧が１０Ｖ以上に及ぶ劣化が見出された。この結果、本実施例の高い信頼性が確認できた。

以上に説明したように、本実施例によればＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を、外部加熱手段を用いずに、ＳｉＣ−ＭＯＳＦＥＴの発熱や検出用パルス電圧発生回路および検出用コイルを用いた構成とその特有の動作方法で抑制でき、信頼性を大幅に向上できる。また外部加熱手段や外部接続のＦＷＤを用いなくて済むようにでき、電力変換装置を大幅に小型軽量化できる。

（実施例３）
図５は実施例３にかかる電力変換装置である単相フルブリッジインバータの１アーム分に相当する電力変換回路を示す。単相フルブリッジインバータの基本構成は図３に示す実施例２とほとんど同じである。インバータは２５ｋＷ級であり、コンデンサの直流電圧も６００Ｖであり同じである。
インバータの各アームを構成するワイドギャップユニポーラトランジスタも実施例２と同じであり、耐圧１２００Ｖ・１４０Ａ級のＳｉＣ−ＭＯＳＦＥＴ５２１ａ〜５２１ｄであり、チップサイズは６．０ｍｍｘ６．０ｍｍである。セルはプレーナゲート型のＤＭＯＳ構造であり、セルのパターン形状はメッシュ状であり、セルの幅は約１４ミクロンメートルである。ゲート閾値電圧は例えば、約２Ｖである。
本実施例のアーム構成は、検出用パルス電圧発生回路を用いていない点、制御回路５２３内にパルス発生回路５３４を設けて入力端をインターフェイス回路５２９に接続している点、更に駆動回路５２２ａに第３の駆動機能回路部３を設けて入力端をパルス発生回路５３４の出力端に接続し且つ出力端をＳｉＣ-ＭＯＳＦＥＴ５２１ａのゲートに接続している点を除けば、それ以外は実施例２とほぼ同じである。

次に、図３と図５を用いて単相フルブリッジインバータとアーム用電力変換回路の動作方法を説明する。電力変換回路の動作方法を説明をする際には煩雑さを避けるために、ＳｉＣ-ＭＯＳＦＥＴ５２１ａを含むアーム用電力変換回路に注目して説明する。
インバータの動作に当たっては、図５のインターフェイス回路５２９の制御信号端子５３３にスタート信号を与えて動作させ、まず各駆動回路５２２ａ〜５２２ｄの第１の駆動機能回路部１を全てオンさせて、各ＳｉＣ-ＭＯＳＦＥＴ５２１ａ〜５２１ｄのゲートに閾値電圧より高い、例えば３Ｖのゲート電圧を供給して２５℃で飽和領域で動作開始させる。この時、インバータの各相の各ＳｉＣ-ＭＯＳＦＥＴにはコンデンサ電圧６００Ｖの半分の電圧が印加され、実施例２と同様にＳｉＣ-ＭＯＳＦＥＴの内部抵抗で制限された約０．９８ＡのＩｓｄが短絡電流として流れる。この結果、各ＳｉＣ-ＭＯＳＦＥＴの内部発熱は約２９４Ｗとなる。例えば、ＳｉＣ-ＭＯＳＦＥＴ２１ａの熱抵抗を約０．５℃／Ｗ、動作開始後１０ミリ秒での過度熱抵抗を０．１８℃／Ｗに設定すると、この発熱によって各ＳｉＣ-ＭＯＳＦＥＴの温度は動作開始後１０ミリ秒で約２００℃になる。この温度は積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまう現象が十分抑制される劣化抑制温度である。

上記の動作において、０．９８ＡのＩｓｄが流れた直後から約２００℃に至るまでの間にパルス発生回路５３４から電圧パルスを間歇的に第３の駆動機能回路部３に送る。例えば５０マイクロ秒のパルス幅のパルス電圧を１５０マイクロ秒間隔で送出する。このパルス電圧に対応し第３の駆動機能回路部３から同様に５０マイクロ秒のパルス幅で１５０マイクロ秒間隔のパルス電圧をＳｉＣ-ＭＯＳＦＥＴ５２１ａのゲートに送出する。このパルスの高さを０．５Ｖにすると、上記の第１の駆動機能回路部１からのゲート電圧３Ｖに重畳されるのでＳｉＣ-ＭＯＳＦＥＴ５２１ａのゲートに印加されるゲート電圧は合計３．５Ｖとなり、ＳｉＣ-ＭＯＳＦＥＴ５２１ａには約１．４ＡのＩｓｄが流れる。すなわち０．４２Ａのパルス電流が上記の０．９８Ａに重畳して間歇的に流れる。この０．４２Ａのパルス電流を誘導電流検出コイル５３２により検出する。ＳｉＣ-ＭＯＳＦＥＴの内部抵抗は負の温度依存性を有しており温度上昇に伴い減少するので、検出される誘導電流は温度の上昇に対応して増加する。この誘導電流を実施例２と同様に電流―電圧変換回路５２６で検出パルス電圧に変換し、コンパレータ５２８の正の入力端子に供給しコンパレータ５２８の負の入力端子に接続した基準電源５２７の基準電圧と比較する。

検出パルス電圧は電流―電圧変換回路５２６の各抵抗の抵抗値により検出電流に比例した所望の値の電圧に設定できる。従って、素子温度が１９０℃に対応する検出パルス電圧までは基準電圧よりも低くなるように設定すると、素子温度が１９０℃まではコンパレータ５２８がＬｏｗ電圧を出力するようにできる。この結果、実施例２と同様に素子温度が１９０℃までは、インターフェイス回路５２９を介して第１の駆動機能回路部を全てオンさせて約３Ｖのゲート電圧を各ＳｉＣ-ＭＯＳＦＥＴ５２１ａ〜５２１ｄのゲートに供給し飽和動作領域の高い内部抵抗で制限された短絡電流を流し続ける。

素子温度が１９０℃を超えるとコンパレータ５２８の正の入力端子の電圧が基準電圧よりも高くなるので、コンパレータは正の電源電圧に近いＨｉｇｈ電圧を出力する。
このＨｉｇｈ電圧によりインターフェイス回路５２９がオフ司令信号をだし、これによりパルス発生回路５３４もオフ信号を出し、全ての駆動回路の第１の駆動機能回路部１がオフして各ＳｉＣ-ＭＯＳＦＥＴに流れている短絡電流が停止される。一方、インターフェイス回路５２９を介して例えば２０マイクロ秒後にはＰＷＭ発生回路部がオンし、各ＳｉＣ-ＭＯＳＦＥＴ５２１ａ〜５２１ｄが所定の単相フルブリッジインバータ動作に対応する動作をするように位相が調節されたＰＷＭ信号が駆動回路５２２ａ〜５２２ｄに送られる。このＰＷＭ信号に基づき各駆動回路の第２の駆動機能回路部２がオンオフし、ゲート電圧２０ＶのＰＷＭゲート信号を各ＳｉＣ−ＭＯＳＦＥＴのゲートに送り、各ＳｉＣ−ＭＯＳＦＥＴは線形領域で所定のＰＷＭ単相フルブリッジインバータ動作をする。

この結果、インバータ動作開始時に内蔵ダイオードがＦＷＤとして機能し還流電流が流れる時には、上記のように温度が１９０℃以上に上昇しており、且つインバータ動作開始後はＳｉＣ−ＭＯＳＦＥＴのオン時の定常損失とキャリア周波数でオンオフする際のスイッチング損失とにより発生する発熱で、１５０℃〜２５０℃の劣化抑制温度に維持されるようにできる。なお、この温度範囲はインバータ用ヒートシンクを小型軽量にしつつその放熱性能を極大化する上でも好ましい温度範囲である。
当然ながら、約１９０℃に対応するようにコンパレータ１２８の基準電圧を設定しているので、この間コンパレータは上記のようにＨｉｇｈ電圧を出力し続けており、一方全ての駆動回路の第１の駆動機能回路部１と第３の駆動機能回路部３はオフを維持している。
また、ＳｉＣ−ＭＯＳＦＥＴの１９０℃における検出電流を電流―電圧変換回路５２６で変換して得た検出電圧と、基準電源５２７の基準電圧をほぼ正確に合せるには、[００５９]に記載した実施例２の二つ目の方法を用いている。
なお、制御回路や駆動回路は各々必ずしも１チップの集積回路として纏める必要はなく、回路規模や電流・電圧・周波数などを考慮して分割し、１枚もしくは複数のプリント板上に複数のＩＣチップや個別部品も含んで搭載して構成してもよい。

次に、上記の構成のインバータに上記の動作方法を適用した本実施例の効果を説明する。
耐圧１２００Ｖ・１４０Ａ級のＳｉＣ−ＭＯＳＦＥＴを用いて、１相分のＳｉＣ素子は１モジュール内に実装した。従って、モジュール内のＳｉＣ−ＭＯＳＦＥＴは２チップで済む。モジュールの冷却用ヒートシンクの放熱にはファンによる強制風冷を採用したが、本実施例の場合はチップ数が少ないのでモジュールの平面積が小さくヒートシンクを小型にできる。
一方、比較のために従来例２と同様にＦＷＤとしてＳｉＣショットキーバリアダイードを用いＳｉＣ−ＭＯＳＦＥＴチップの外部に接続した場合は、１アーム当り３チップのＳｉＣショットキーバリアダイードを実装する必要があるため１相分のＳｉＣ素子は８チップであり、モジュールの平面積が大きくなってしまう。単相インバータの場合は２モジュールで構成するので、本実施例の小型軽量化効果はより顕著になる。

また、劣化抑制温度までの加熱手段が本実施例の場合はＳｉＣ−ＭＯＳＦＥＴ本体に内蔵され外部加熱手段を必要としないので、[００１１]に示した特許公開公報２００８−２９４４５２の開示例に比較して大幅に小型軽量化できる。加熱のための駆動回路や制御回路内の増加回路分は集積化できるので、これらを考慮しても小型軽量化効果は大きい。
また信頼性に関しても、上記の２５ｋＷ級インバータに上記の動作方法を適用して実施例１と同様の稼働試験を５台のインバータについて実施して、内蔵ｐｎボデイダイオードの劣化状況を調べた結果、２０チップの内蔵ｐｎボデイダイオードのいずれにも１４０Ａの定格電流における順方向電圧の顕著な劣化は見いだされなかった。
一方、本実施例になる上記の動作方法を適用しないインバータの稼働試験では、２０チップ中７チップの内蔵ｐｎボデイダイオードに１４０Ａの定格電流における順方向電圧が１０Ｖ以上に及ぶ劣化が見出された。この結果、本実施例による高い信頼性が確認できた。

以上に説明したように、本実施例によればＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を、外部加熱手段を用いずに、ＳｉＣ−ＭＯＳＦＥＴの発熱や間歇パルス発生回路および第３の駆動機能回路３を用いた構成とその動作方法により抑制でき、信頼性を大幅に向上できる。また外部加熱手段や外部接続のＦＷＤを用いなくて済むようにでき、電力変換装置を大幅に小型軽量化できる。

（実施例４）
本実施例はモータ、コイル、電磁石などの誘導性負荷を有する場合に好適な実施例であり、基本構成は実施例１の図１および図２とほぼ同じであり、動作方法が異なる。誘導性負荷はインバータスタート時に大きな突入電流が流れるので、一般にはインバータの出力電流を徐々に大きくしてゆくソフトスタートが用いられる。しかし、ｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタを用いてインバータを構成しソフトスタートを実施すると内蔵ｐｎボデイダイオードの劣化により損傷を招いてしまう。
本実施例４は実施例１の図１および図２と同じ基本構成を用いて本実施例の特有の動作方法により、ＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を抑制しながら、特有のソフトスタートを実施するものである。

本実施例では図１において、まず各駆動回路２ａ〜ｄの第１の駆動機能回路部１を全てオンさせて、各ＳｉＣ-ＭＯＳＦＥＴ１ａ〜ｄのゲートに閾値電圧を上まわるゲート電圧を供給して２５℃で飽和領域で動作させ、大きな内部抵抗で制限された短絡電流を各相に流す。この短絡電流でＳｉＣ−ＭＯＳＦＥＴの温度を上昇し劣化抑制温度まで上げた後に、検出抵抗６ａ内のＳｉ製ＭＯＳＦＥＴ６１ａを直ちにオンさせて検出抵抗６ａの抵抗値を切替え、且つインターフェイス回路９を介して例えば１５マイクロ秒後にＰＷＭ発生回路部をオンし、第２の駆動機能回路部２をオンさせてＳｉＣ−ＭＯＳＦＥＴを飽和領域でＰＷＭ駆動してインバータ動作を開始する。従って、ＦＷＤとして機能する内蔵ｐｎ接合ダイオードは積層欠陥の存在に起因するオン電圧劣化の悪影響が生じない。その後第２の駆動機能回路部２が出力するＳｉＣ−ＭＯＳＦＥＴのゲート電圧を徐々に上げて飽和領域から線形領域の駆動に推移させながらインバータの出力を増大し、最終的に目標とする定常出力にする。
以上のように、本実施例によれば内蔵ｐｎボデイダイオードの劣化の悪影響を抑制し、且つ大きな突入電流を抑制することができる。

（実施例５）
本実施例は劣化抑制温度が比較的範囲が広いことに注目し大幅に小型軽量化と低損失化を図るものである。用いたＳｉＣ−ＭＯＳＦＥＴは実施例２と同じである。電力変換回路は実施例２と同様のＳｉＣ−ＭＯＳＦＥＴと駆動回路、およびＰＷＭ回路と機能を削減したインターフェイス回路を含む制御回路で構成される。この電力変換回路を用いて構成した２５Ｗ級インバータも実施例２とほぼ同様である。
電力変換回路の動作の要点は次のとおりである。まず、素子の温度が劣化抑制温度まで上昇する時間すなわち劣化抑制時間をあらかじめ把握しておく。ついで、第１の駆動機能回路部を動作させＳｉＣ−ＭＯＳＦＥＴを飽和領域で動作させ素子の温度を上昇させる。制御回路にあらかじめタイマー回路を設けておき、第１の駆動機能回路部１の動作を開始してから劣化抑制時間が経過した後に、第１の駆動機能回路部１の動作を停止し且つインターフェイス回路を介してＰＷＭ信号発生回路と各第２の駆動機能回路部２を動作させ、ついで各ワイドギャップユニポーラトランジスタを線形領域でＰＷＭ動作させ所定のインバータ動作をさせる。

劣化抑制時間を決定する基準となる劣化抑制温度は、積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまう現象がほとんど抑制される劣化抑制温度が好ましく、１５０℃から２５０℃が好ましい。この温度範囲はインバータ用ヒートシンクを小型軽量にしつつその放熱性能を極大化する上でも好ましい。ワイドギャップバイポーラ素子の劣化状況を調べた結果によれば、ｐｎ接合ダイオードの場合は５０℃付近から劣化抑制現象が現れ、温度上昇とともに顕著になってゆき、１５０℃を超えると劣化の８０％以上が解消し、２５０℃付近ではほぼ完全に劣化の悪影響が解消される例がほとんどであった。

ところで、本実施例の場合は温度と相関する電流等を直接検出しないで稼働させるので、誤差が比較的大きくなり、ｐｎボデイダイオードの劣化などを招く懸念がある。そこで、以下の誤差低減方法で対策してもよい。
すなわち、まず上記の構成の本実施例の電力変換回路に調整試験用の制御回路と調整試験用の通電電流検出手段とを用いて実施例２と同じ構成にする。この場合の通電電流検出手段は検出用パルス電圧発生回路と誘導電流検出コイルである。その上で、電力変換回路の第１の駆動機能回路部１を動作させてＳｉＣ−ＭＯＳＦＥＴを飽和領域で動作させる。この際、動作時間と、試験用制御回路のコンパレータの出力がＬｏｗ電圧からＨｉｇｈ電圧に代わる直前の基準電源の基準電圧との相関曲線１を求める。
ついで、試験用小型高温槽もしくは試験用ヒーターを用いて本実施例のＳｉＣ−ＭＯＳＦＥＴに通電しないでＳｉＣ−ＭＯＳＦＥＴのみの温度を変えて、例えば２５Ｖのパルス電圧をＳｉＣ−ＭＯＳＦＥＴに印加して上記のコンパレータの出力がＬｏｗ電圧からＨｉｇｈ電圧に代わる直前の基準電源の基準電圧を測定し、ＳｉＣ−ＭＯＳＦＥＴの温度と基準電圧との相関曲線２を求める。
そのうえで、上記の二つの相関曲線からＳｉＣ−ＭＯＳＦＥＴの温度と動作時間の相関曲線３を求める。この相関曲線３を用いて１５０℃から２５０℃の好ましい劣化抑制温度の中間温度、例えば２００℃に対応する劣化抑制時間を決定する。このようにすることにより上記の誤差を著しく低減できる。劣化抑制時間決定後は上記の試験用回路や試験用小型高温槽もしくは試験用ヒーターなどを取り外してインバータとして供することにより、インバータの大幅な誤差低減と小型軽量化および低損失化を図るものである。

更に、何らかのトラブルでこの好ましい劣化抑制温度の上限の２５０℃を超えて過度の温度まで上昇することも懸念される。これに対しては公知の加熱検出・保護回路を併用して、ＳｉＣ−ＭＯＳＦＥＴが損傷し、ひいては電力変換装置の破損をきたす懸念がある温度、例えば３８０℃を超える場合は動作を停止するように設定して対策できる。

本実施例の効果を説明する。本実施例の場合は劣化抑制温度までの加熱手段がＳｉＣ−ＭＯＳＦＥＴ本体に内蔵され外部加熱手段を必要としない。また、電流検出用ＭＯＳＦＥＴや検出抵抗、検出パルス電圧発生回路や検出用コイル、更に制御回路の電流―電圧変換回路、基準電源、コンパレータ等の比較回路を削除できるので、更に大幅な小型軽量化ができる。
また、信頼性向上効果を検証するために実施例２と同様の稼働試験を実施した。まず、上記の２５ｋＷ級インバータを６台用いて本実施例になる上記の動作方法を適用して１．５時間稼働後に１．５時間停止して冷やすというサイクルを３５０回くりかえす稼働試験を実施して内蔵ｐｎボデイダイオードの劣化状況を調べた。その結果、２４チップの内蔵ｐｎボデイダイオードのいずれにも１４０Ａの定格電流における順方向電圧に顕著な劣化は見いだされなかった。
一方、本実施例になる上記の動作方法を適用しないインバータの稼働試験では、２４チップ中８チップの内蔵ｐｎボデイダイオードに１４０Ａの定格電流における順方向電圧が１０Ｖ以上に及ぶ劣化が見出された。この結果、本実施例の高い信頼性が確認できた。

このように本実施例によれば、ＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を、外部加熱手段や検出電流発生手段および電流検出手段や比較回路を用いないで抑制でき信頼性を大幅に向上できる。また、これらの各手段や回路による消費電力を削除できるので、更なる大幅な小型軽量化、低損失化ができる。

（実施例６）
本実施例にかかる電力変換装置は基本構成が実施例２とほぼ同様であり、動作方法もＰＷＭ動作時の還流動作を除けばほぼ同じである。また、各アームを構成するＳｉＣ-ＭＯＳＦＥＴもゲート閾値電圧が例えば、約３Ｖと高目である点を除けばほぼ同じである。
一般に、ＰＷＭインバータの動作方法においては還流動作時に上記の各実施例のように内蔵ｐｎボデイダイオードを介して還流電流を流す方式の他に、還流動作時に還流動作をする当該アームのＳｉＣ-ＭＯＳＦＥＴのゲートにオン信号を、予めオン信号発生機能を盛り込んだＰＷＭ発生回路部などから印加して逆導通させ還流電流を流す方式もある。後者の方式は同期整流回路の動作に似ているので、以下では同期整流型還流方式と呼ぶことにする。本実施例ではこの同期整流型還流方式を用いることにより、還流時の電力損失の低減も図り、本発明の目的の更により効果的な達成を図るものである。

以下に本実施例の電力変換装置の動作方法を説明する。電力変換装置の動作方法の説明に当たっては重複や冗長さを避けるために、実施例２の説明図の図３と図４を用いて相違点に特に注目しながら説明する。

インバータの動作に当たっては、実施例２と同様に、まず図４のインターフェイス回路２９の制御信号端子３３にスタート信号を与えて動作させ、各駆動回路２２ａ〜２２ｄの第１の駆動機能回路部１を全てオンさせて、各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄのゲートに閾値電圧より高い、例えば４Ｖのゲート電圧を供給して室温で飽和領域で動作させる。この時、インバータの各相の各ＳｉＣ-ＭＯＳＦＥＴにはコンデンサ２４の電圧の約半分の電圧が印加され、ＳｉＣ-ＭＯＳＦＥＴの内部抵抗で制限される短絡電流が流れ発熱が生じる。この発熱により、飽和領域で動作しているＳｉＣ-ＭＯＳＦＥＴ２１ａの内部抵抗は減少し温度が加速度的に上昇してゆく。例えば、ＳｉＣ-ＭＯＳＦＥＴ２１ａの動作開始後２ミリ秒での過度熱抵抗を実施例２と同様に所定の値に設定すると２ミリ秒後には、その素子温度を積層欠陥が少数キャリアをトラップして再結合させ消滅させてしまう現象を十分抑制できる劣化抑制温度、例えば１７０℃まで上昇できる。

実施例２と同様にこの温度を検出してインターフェイス回路２９を介して第１の駆動機能回路部１を全てオンさせて約４Ｖのゲート電圧を各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄのゲートに供給し、飽和動作領域の高い内部抵抗で制限された短絡電流を流し続ける。
素子温度が１７０℃を超えると全ての駆動回路の第１の駆動機能回路部１がオフして各ＳｉＣ-ＭＯＳＦＥＴを流れている短絡電流が停止される。

一方、インターフェイス回路２９を介して、例えば８０マイクロ秒後にはＰＷＭ発生回路部がオンし、各ＳｉＣ-ＭＯＳＦＥＴ２１ａ〜２１ｄが所定の単相フルブリッジインバータ動作に対応する動作をするように位相が調節されたＰＷＭ信号が駆動回路２２ａ〜２２ｄに送られる。このＰＷＭ信号に基づき各駆動回路の第２の駆動機能回路部２がオンオフし、ゲート電圧２０ＶのＰＷＭゲート信号を各ＳｉＣ−ＭＯＳＦＥＴのゲートに送り、各ＳｉＣ−ＭＯＳＦＥＴは線形領域で所定のＰＷＭ単相フルブリッジインバータ動作をする。

上記のように本実施例ではＰＷＭ単相フルブリッジインバータ動作において、還流時の電力損失低減効果に注目して同期整流型還流方式を採用している。すなわち、内蔵ＳｉＣ−ｐｎボデイダイオードのビルトイン電圧は約２．７Ｖもあり、還流電流通電時の順方向電圧はＳｉＣ−ＭＯＳＦＥＴのオン電圧よりも高い場合が多い。このため還流電流のかなりの部分が逆導通しているＳｉＣ−ＭＯＳＦＥＴを流れるので、還流時の電力損失を低減できるからである。

ところで、ＰＷＭインバータではＰＷＭ動作時の相内の上下のアーム間短絡を避けるためにデッドタイムを設け、当該アームと他のアームのＳｉＣ-ＭＯＳＦＥＴが同時にオンすることのないように両者にオフ信号を印加している。同期整流型還流方式を採用した場合は、デッドタイムの終了後に当該アームのＳｉＣ-ＭＯＳＦＥＴにオン信号を印加し逆導通させて還流電流を流す。従って、デッドタイム期間には内蔵ｐｎボデイダイオードを介して少なからずの還流電流が流れてしまう。この結果、積層欠陥に起因するオン電圧劣化を生じ、インバータの消費電力の経時増大や素子損傷を招き信頼性を損ねてしまう。

しかし、本実施例では、上記のように素子温度が劣化抑制温度１７０℃以上に上昇してからインバータのＰＷＭ動作を開始するので、上記の同期整流型還流方式を採用しデッドタイムの間内蔵ｐｎボデイダイオードをＦＷＤとして機能させ還流電流を流しても、積層欠陥に起因する消費電力の経時増大や素子損傷等により信頼性が低下するのを抑制できる。
また、インバータ動作開始後はＳｉＣ−ＭＯＳＦＥＴのオン時の定常損失とキャリア周波数でオンオフする際のスイッチング損失とにより発生する発熱とその放熱の調整により、１５０℃〜２５０℃の劣化抑制温度に維持されるようにできる。この温度範囲はインバータ用ヒートシンクを小型軽量にしつつインバータの出力を増大する上でも好ましい温度範囲である。

ところで、上記のようにデッドタイム期間中は、上下アームが同時にオンして短絡することのないように両者にオフ信号を印加している。インバータの通電電流が大きい場合はオフ速度を短くしてターンオフ損失を低減したりデッドタイムを短くしたりするために、オフ信号としてｎチャネルＳｉＣ−ＭＯＳＦＥＴの場合−５Ｖをゲートに印加する場合が多い。しかし、同期整流型還流方式を用いる場合は、−５Ｖをゲートに印加しているデッドタイム期間は当該還流側ＳｉＣ−ＭＯＳＦＥＴには上記のように内蔵ｐｎボデイダイオードに還流電流が流れている。特に還流開始時には大きな還流電流が流れるので高い電流密度となっている。−５Ｖが印加されているゲートの直下の内蔵ｐｎボデイダイオードの表面付近は蓄積傾向にあり電流密度はより高くなる。従って、より高い電子電流がドレインから表面付近のｐ型ボデイダイオード領域に流れ込み電子が界面付近にトラップされるという現象が発生する。この場合はこの当該ＳｉＣ−ＭＯＳＦＥＴの閾値電圧の上昇やチャネル移動度の低減を生じオン電圧の増大を招き信頼性を損ねてしまう。
このため、同期整流型還流方式を用いる場合は、デッドタイムの期間はＳｉＣ−ＭＯＳＦＥＴのチャネル部の表面が蓄積傾向にならないようなゲート電圧にする必要がある。従って、デッドタイムの期間の還流側のＳｉＣ−ＭＯＳＦＥＴの印加ゲート電圧は、０Ｖ以上で閾値電圧以下の範囲の電圧にし、他の手段でオフ速度を短くしてターンオフ損失の低減を図るのが好ましい。

次に、本実施例の効果を説明する。本インバータは実施例２と同様であり、出力が２５ｋＷ級であり１相分のＳｉＣ素子を１モジュール内に実装し、モジュールの冷却用ヒートシンクの放熱にはファンによる強制風冷を採用したが、ＦＷＤとしてＳｉＣショットキーバリアダイードを用いＳｉＣ−ＭＯＳＦＥＴチップの外部に接続した場合に比べて実施例２と同様のヒートシンクの小型軽量化を達成できた。
また、劣化抑制温度までの加熱手段が実施例２と同様に、ＳｉＣ−ＭＯＳＦＥＴ本体に内蔵され外部加熱手段を必要としないので、[００１１]に示した特許公開公報２００８−２９４４５２の開示例に比較して大幅に小型軽量化できる。加熱のための駆動回路や制御回路内の増加回路分は集積化できるので、これらを考慮しても小型軽量化効果は著しく大きい。
また、同期整流型還流方式を採用したことにより還流時の電力損失を７％〜１８％低減できた。更に素子温度を劣化抑制温度に上昇してからＰＷＭインバータ動作が開始できているので、信頼性に関しても実施例２と同様の高い信頼性が確認できた。

以上のように本実施例によれば、ＳｉＣ−ＭＯＳＦＥＴ内蔵ｐｎボデイダイオードの劣化による悪影響を外部加熱手段や外部接続のＦＷＤを用いずに抑制でき、信頼性を大幅に向上できるともに大幅な小型軽量化と電力損失の低減ができる。また、ＰＷＭインバータに同期整流型還流方式を適用するので還流時の電力損失も低減でき、更に一層の低損失化ができる。

以上、第１から第６の実施例に基づき本発明を説明したが、本発明はこれらに限定されるものではなく各種の変形応用が容易に出来ることは当業者には自明である。
例えば、第６実施例は第２実施例に同期整流型還流方式を適用することにより更なる低損失化を図ったが、他の実施例、例えば第５実施例に同様の同期整流型還流方式を適用することにより更なる低損失化に加えて大幅な小型軽量化も図ることができ、本発明の目的を更により効果的に達成できることは当然である。
また、ワイドギャップユニポーラトランジスタとしてはｐｎ接合ダイオードを逆並列にボデイダイオードとして内蔵したＤＭＯＳ型のＳｉＣ-ＭＯＳＦＥＴを取り上げて説明したが、ｐｎ接合ダイオードを逆並列にボデイダイオードとして内蔵したＭＯＳＦＥＴであれば、トレンチ型ＳｉＣ-ＭＯＳＦＥＴやスーパージャンクション型ＳｉＣ-ＭＯＳＦＥＴ、ＤＡＣＦＥＴ、ＩＥＭＯＳＦＥＴ等でもよい。また、また、ワイドギャップユニポーラトランジスタはｐｎ接合ダイオードを逆並列にボデイダイオードとして内蔵したユニポーラトランジスタであれば、ＳｉＣ-ＭＯＳＦＥＴ以外にＳｉＣ−ＪＦＥＴやＳｉＣ−ＳＩＡＦＥＴ、ＳＩＭＯＳＦＥＴ、ＳＩＴなどでもよい。
また、内蔵されたボデイダイオードの他に、素子内に別途新たに逆並列に形成したｐｎ接合ダイオードを有するこれらのワイドギャップユニポーラトランジスタでもよい。

更に、ＳｉＣ−ＭＯＳＦＥＴについて言及したが、ＧａＮやダイヤモンドといった他のワイドギャップ半導体を用いたｐｎダイオード内蔵ユニポーラトランジスタにも応用展開できるものである。
比較回路はコンパレータ回路を例に挙げて説明したが、各種の差動増幅回路やオペアンプを用いて構成してもよく、ウインドコンパレータを用いてより検出機能を付加することも当業者には容易である。また、電流検出手段も本実施例で用いた方法以外の方法、例えばＭＯＳＦＥＴのドレイン−ソース間電圧をモニタ検出する手段等に変更することも当業者には容易である。
また、電力変換装置は単相フルブリッジインバータを例に挙げて説明したが、単相ハーフブリッジインバータ等でもよく、３相インバータでもよい。また３レベルインバータ等のマルチレベルインバータでもよい。さらに、各種コンバータや各種チョッパー回路装置、各種電源、ブリッジダイオードとｐｎダイオード内蔵ワイドギャップユニポーラトランジスタで構成した複合整流装置でもよい。また、これらのインバータやコンバータを含む各種電力変換装置、例えば無停電電源（ＵＰＳ）やアクティブフィルター、ＳＴＡＴＣＯＭ、ＢＴＢや固体トランス（ＳＳＴ）等でもよい。
また、電流検出手段は検出抵抗や検出コイルの他に、ダイオードやＪＦＥＴ等でもよい。
なお、検出電流発生手段や電流検出手段は、信頼性よりも構成の簡略化を重視する場合は必ずしもこれらの電力変換装置の上下両方のアームに設けないで一方のアームのみに設けて簡単化してもよい。

本発明は自動車や電車・新幹線、家電機器や産業用機器、電力系統機器等の各種用途の広義のコンバータ電力変換装置に適用でき、ＳｉＣ−ＳＢＤ等の外付けユニポーラＦＷＤを必要としないので装置の小型・軽量化、低廉化に寄与できる。また、内蔵ＦＷＤがバイポーラダイオードなのでＳＢＤユニポーラダイオードに比べて、高耐圧の用途ほどＦＷＤのオン損失が小さく省エネルギー化に寄与できる。

１． １ａ，１ｂ，１ｃ、１ｄ、２１ａ，２１ｂ，２１ｃ、２１ｄ、５２１ａ：ｐｎボデイダイオード内蔵ＳｉＣ−ＭＯＳＦＥＴ
２． ２ａ，２ｂ，２ｃ、２ｄ、２２ａ，２２ｂ，２２ｃ、２２ｄ、５２２ａ：駆動回路
３． ３，２３、５２３ ：制御回路
４． ４、２４ ：コンデンサ
５． ５，２５ ：負荷
６． ６ａ，６ｂ，６ｃ、６ｄ，６０ａ，６１ａ：検出抵抗
７． ７、２７、５２７ ：基準電源
８． ８、２８、５２８ ：コンパレータ
９． ９、２９、５２９ ：インターフェース回路
１０．１０、３０、５３０ ：ＰＷＭ信号発生回路
１１．１１ ：主ＳｉＣ−ＭＯＳＦＥＴ
１２．１２ ：検出用ＳｉＣ−ＭＯＳＦＥＴ
１３．１３、３３、５３３ ：インターフェイス回路の制御信号端子
１４．２６、５２６ ：電流―電圧変換回路
１５．３１ ：検出用パルス電圧発生回路
１６．３２、５３２ ：検出コイル
１７．５３４ ：パルス発生回路
１８．１００，２００ ：単相フルブリッジインバータ主要回路
１９．６２ａ ：検出抵抗切替用Ｓｉ−ＭＯＳＦＥＴ

Claims (11)

1. 逆並列接続のｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタを用いた電力変換回路またはこの回路を適用した電力変換装置において、
   ワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定の電力変換動作をさせることを特徴とする電力変換回路。
   
2. 請求項１において、電力変換回路が少なくとも逆並列接続のｐｎ接合ダイオードを内蔵するワイドギャップユニポーラトランジスタとその駆動回路を含んで構成されており、
   駆動回路はワイドギャップユニポーラトランジスタを飽和領域で高いソースードレイン間電圧で動作させる第１の駆動機能部と、線形領域で低いソースードレイン間電圧で動作させる第２の駆動機能部を有し、第１の駆動機能部により飽和領域で高いソースードレイン間電圧で動作させることにより前記ワイドギャップユニポーラトランジスタの温度を劣化抑制温度以上に上昇させた後に、第２の駆動機能部により線形領域で動作をさせることを特徴とする電力変換回路。
   
3. 請求項２において、あらかじめ把握した劣化抑制時間の経過後、すなわち前記電力変換回路の第１の駆動機能部により飽和領域で動作させて前記ワイドギャップユニポーラトランジスタの温度を劣化抑制温度まで上昇させる時間の経過後に、第２の駆動機能部により線形領域で動作をさせることを特徴とする電力変換回路。
   
4. 請求項１の電力変換装置において、電力変換装置は、少なくとも負荷と電源と前記電源の出力端間に接続された１組以上の並列接続させた組回路とを有しており、この組回路は所定数のアームで構成されており、各アームは請求項２に記載のｐｎ接合ダイオード内蔵ワイドギャップユニポーラトランジスタとその駆動回路を含む電力変換回路を１個以上有しており、更に各組回路のうちの少なくとも１組は基準電源とワイドギャップユニポーラトランジスタの電流検出手段を含む少なくとも１個の電力変換回路とを有している電力変換装置であり、
   前記電流検出手段はワイドギャップユニポーラトランジスタの温度に相関した電流を検出する手段であり、
   検出電流を変換した検出電圧が基準電源の基準電圧よりも低い時は、所定の前記駆動回路の第１の駆動機能部を稼働させてこの第１の駆動機能部に対応する前記組回路内のワイドギャップユニポーラトランジスタを全て同時に飽和領域で動作させて電力変換装置の全組回路を短絡させ、短絡電流で前記ｐｎ接合ダイオードを劣化抑制温度まで上昇させるとともに各第２の駆動機能部は停止させる一方、基準電圧よりも高い時は、対応する組回路の第１の駆動機能部を停止させた後に第２の駆動機能部を駆動させることにより、
   または、検出電流を変換した検出電圧が基準電源の基準電圧よりも高い時は、所定の前記駆動回路の第１の駆動機能部を稼働させてこの第１の駆動機能部に対応する前記組回路内のワイドギャップユニポーラトランジスタを全て同時に飽和領域で動作させて電力変換装置の全組回路を短絡させ、短絡電流で前記ｐｎ接合ダイオードを劣化抑制温度まで上昇させるとともに各第２の駆動機能部は停止させる一方、基準電圧よりも低い時は、対応する組回路の第１の駆動機能部を停止させた後に第２の駆動機能部を駆動させることにより、
   少なくとも対応する組回路の各ワイドギャップユニポーラトランジスタを駆動し所定の電力変換動作をさせることを特徴とする電力変換装置。
   
5. 請求項１の電力変換装置において、電力変換装置は広義のコンバータ装置および広義のコンバータを含む装置であり、その広義のコンバータは所定数の相を有し且つ各相は所定数のアームで構成されており、
   各アームは請求項２に記載の前記逆並列接続ｐｎ接合ダイオード内蔵ワイドギャップユニポーラトランジスタと前記駆動回路とを有する電力変換回路を含んで構成され、少なくとも全相のいずれかのアームあるいは各相のいずれかのアームはワイドギャップユニポーラトランジスタの温度に相関した電流を検出する電流検出手段と基準電源とを有しており、
   電流検出手段の検出電流に対応する検出電圧が基準電源の基準電圧よりも低い時は、全相の全アームあるいは各相の全アームの前記駆動回路の第１の駆動機能部を同時に稼働させて、全相のワイドギャップユニポーラトランジスタを飽和領域で全て同時にオンさせて全相を短絡させ、短絡電流で劣化抑制温度までワイドギャップユニポーラトランジスタの温度を上昇させるとともにコンバータの全アームの前記駆動回路の第２の駆動機能部は停止させる一方、前記検出電圧が基準電圧よりも高い時は、全アームの第１の駆動機能部を停止させ、且つ所定の相の所定のアームの第２の駆動機能部を駆動させることにより、
   または、電流検出手段の検出電流に対応する検出電圧が基準電源の基準電圧よりも高い時は、全相の全アームあるいは各相の全アームの前記駆動回路の第１の駆動機能部を同時に稼働させて、全相のワイドギャップユニポーラトランジスタを飽和領域で全て同時にオンさせて全相を短絡させ、短絡電流で劣化抑制温度までワイドギャップユニポーラトランジスタの温度を上昇させるとともにコンバータの全アームの前記駆動回路の第２の駆動機能部は停止させる一方、前記検出電圧が基準電圧よりも低い時は、全アームの第１の駆動機能部を停止させ、且つ所定の相の所定のアームの第２の駆動機能部を駆動させることにより、
   対応する相の各ワイドギャップユニポーラトランジスタを駆動し広義のコンバータ動作をさせることを特徴とする電力変換装置。
   
6. 請求項４および請求項５において、前記電流検出手段が、ワイドギャップユニポーラトランジスタのドレイン電極とゲート電極とを共通にしたセルにより構成された検出用ワイドギャップユニポーラトランジスタおよびそのソース電極に接続された検出用抵抗とにより構成されていることを特徴とする電力変換装置。
   
7. 請求項４および請求項５において、前記電流検出手段が誘導電流検出コイルと検出電流を電圧に変換する電流―電圧変換回路とにより構成されていることを特徴とする電力変換装置。
   
8. 請求項７において、検出電流発生手段が駆動回路の第３の駆動機能部が出力するゲート電圧パルスであることを特徴とする電力変換装置。
   
9. 請求項４および請求項５において、対応する組回路あるいは対応する相の各ワイドギャップユニポーラトランジスタを駆動し所定の電力変換動作あるいは広義のコンバータ動作をさせる際に、第２の駆動機能部がワイドギャップユニポーラトランジスタに出力する駆動信号を徐々に高くしソフトスタート動作をさせることを特徴とする電力変換装置。
   
10. 請求項４および請求項５において、電力変換回路が請求項３の電力変換回路であることを特徴とする電力変換装置。
    
11. 請求項４から１０において、電力変換装置は所定数のアームを有する電力変換装置であり、ワイドギャップユニポーラトランジスタの多数キャリア電流の通電により、内蔵ｐｎ接合ダイオードの温度を劣化抑制温度以上に上昇させた後に所定の電力変換動作をさせることを特徴とし、アームの還流動作時にはワイドギャップユニポーラトランジスタを逆導通させて還流電流を流すことを特徴とする電力変換装置。