JP6775118B2 - 電力変換回路 - Google Patents

Description

本開示は、電力変換回路に関するものである。

従来から、種々の電力変換回路が提案されている。例えば、特許文献１には、図９に示す電力変換回路１０１が記載されている。

電力変換回路１０１では、第１アーム１１３と、第２アーム１１４と、第３アーム１１５と、コンデンサ１１６と、が互いに並列に接続されている。第１アーム１１３では、スイッチング素子１１１ａおよびダイオード１１２ａが逆並列に接続された並列接続体と、スイッチング素子１１１ｂおよびダイオード１１２ｂが逆並列に接続された並列接続体と、が形成されている。第１アーム１１３では、これら２つの並列接続体が接続点ｐ１１３を介して直列に接続されている。第２アーム１１４では、スイッチング素子１１１ｃおよびダイオード１１２ｃが逆並列に接続された並列接続体と、スイッチング素子１１１ｄおよびダイオード１１２ｄが逆並列に接続された並列接続体と、が形成されている。第２アーム１１４では、これらの２つの並列接続体が接続点ｐ１１４を介して直列に接続されている。第３アーム１１５では、スイッチング素子１１１ｅおよびダイオード１１２ｅが逆並列に接続された並列接続体と、スイッチング素子１１１ｆおよびダイオード１１２ｆが逆並列に接続された並列接続体と、が形成されている。第３アーム１１５では、これらの２つの並列接続体が接続点ｐ１１５を介して直列に接続されている。

入力電源１１９と接続点ｐ１１３との間には、一対のリアクトル１１７ａの一方が配置されている。入力電源１１９と接続点ｐ１１５との間には、一対のリアクトル１１７ａの他方が配置されている。外部負荷１２０と接続点ｐ１１４との間には、一対のリアクトル１１７ｂの一方が配置されている。外部負荷１２０と接続点ｐ１１５との間には、一対のリアクトル１１７ｂの他方が配置されている。入力電源１１９と一対のリアクトル１１７ａとの間では、コンデンサ１１８ａが電源１１９に並列接続されている。外部負荷１２０と一対のリアクトル１１７ｂとの間では、コンデンサ１１８ｂが外部負荷１２０に並列接続されている。

第１アーム１１３は、フルブリッジコンバータ専用アームである。第２アーム１１４は、インバータ専用アームである。第３アーム１１５は、コンバータ／インバータ共通アームである。これら３つのアームは、それぞれ個別の変調率で動作する。これにより、電力変換回路１０１が同位相または逆位相のインバータ電圧を出力することが可能となる。電力変換回路１０１によれば、このようにして、インバータの出力電圧の範囲を拡大することが可能となる。

特開２００３−２３０２８１号公報

本発明者の検討によれば、小型化の観点から、特許文献１の電力変換回路には改善の余地がある。本開示は、電力変換回路の小型化に適した技術を提供することを目的とする。

本開示は、
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子、第８スイッチング素子、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、第６ダイオード、第７ダイオード、第８ダイオード、第１リアクトル、第２リアクトル、第１コンデンサ、第２コンデンサ、第３コンデンサ、第１クランプダイオード、第２クランプダイオードおよび制御器を有し、
前記第１スイッチング素子および前記第１ダイオードが逆並列に接続された第１並列接続体と、前記第２スイッチング素子および前記第２ダイオードが逆並列に接続された第２並列接続体と、前記第３スイッチング素子および前記第３ダイオードが逆並列に接続された第３並列接続体と、前記第４スイッチング素子および前記第４ダイオードが逆並列に接続された第４並列接続体と、前記第５スイッチング素子および前記第５ダイオードが逆並列に接続された第５並列接続体と、前記第６スイッチング素子および前記第６ダイオードが逆並列に接続された第６並列接続体と、前記第７スイッチング素子および前記第７ダイオードが逆並列に接続された第７並列接続体と、前記第８スイッチング素子および前記第８ダイオードが逆並列に接続された第８並列接続体と、が形成され、
前記第１並列接続体、第１接続点および前記第２並列接続体がこの順に接続された第１アームと、前記第３並列接続体、第２接続点および前記第４並列接続体がこの順に接続された第２アームと、前記第５並列接続体、第３接続点、前記第６並列接続体、第５接続点、前記第７並列接続体、第４接続点および前記第８並列接続体がこの順に接続された第３アームと、が形成され、
前記入力端部の一端、前記第１リアクトルおよび前記第１接続点をこの順に接続する第１経路と、前記第２接続点、前記第２リアクトルおよび前記出力端部の一端をこの順に接続する第２経路と、前記第２コンデンサ、第６接続点および前記第３コンデンサをこの順に接続する第３経路と、前記第３接続点、前記第１クランプダイオード、第７接続点、前記第２クランプダイオードおよび前記第４接続点をこの順に接続する第４経路と、前記第５接続点を前記入力端部の他端および前記出力端部の他端に接続する第５経路と、前記第６接続点および前記第７接続点を接続する第６経路と、が存在し、
前記第１コンデンサ、前記第３経路、前記第１アーム、前記第２アームおよび前記第３アームは互いに並列に接続され、
前記制御器は、前記第６スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第１の非スイッチング期間を設けるとともに、前記第７スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第２の非スイッチング期間を設ける、電力変換回路を提供する。

本開示に係る技術は、電力変換回路の小型化に適している。

実施の形態１に係る電力変換回路の構成図 並列接続体および経路を説明するための図 制御ブロックを示す図 スイッチング素子のスイッチングを説明するための図 スイッチング素子のスイッチングを説明するための図 各部電圧の時間遷移を示す図 実施の形態２における電力変換回路の構成図 実施の形態３における電力変換回路の構成図 特許文献１の電力変換回路の構成図

（本発明者による知見）
図９に示す特許文献１の電力変換回路１０１では、第１アーム１１３および第３アーム１１５によって、コンバータが構成されている。第２アーム１１４および第３アーム１１５によって、インバータが構成されている。しかし、コンバータもインバータも２レベル化されているに過ぎない。このため、入力電源１１９側および外部負荷１２０側の両方において、スイッチングリプルおよび高調波成分が大きくなり易い。これらを抑制するためには、リアクトル１１７ａおよび１１７ｂを大きくする必要がある。また、スイッチング素子１１１ａ〜１１１ｆのスイッチングの回数を減らす工夫もされておらず、スイッチング損失が大きくなり易いため、放熱フィンのサイズを小さくすることが難しい。このため、特許文献１の電力変換回路１０１には、小型化の観点から改善の余地がある。

そこで、本発明者は、小型化に適した電力変換回路を検討した。具体的には、リアクトルおよび放熱フィンを大きくせずともスイッチングリプルおよび高調波成分を抑制可能な電力変換回路を検討した。そして、本発明者は、コンバータとインバータとで共用されるアームをマルチレベル化するとともに、一部のスイッチング素子のスイッチングの回数を抑えることが、そのような電力変換回路の実現に繋がると考えた。

すなわち、本開示の第１態様は、
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子、第８スイッチング素子、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、第６ダイオード、第７ダイオード、第８ダイオード、第１リアクトル、第２リアクトル、第１コンデンサ、第２コンデンサ、第３コンデンサ、第１クランプダイオード、第２クランプダイオードおよび制御器を有し、
前記第１スイッチング素子および前記第１ダイオードが逆並列に接続された第１並列接続体と、前記第２スイッチング素子および前記第２ダイオードが逆並列に接続された第２並列接続体と、前記第３スイッチング素子および前記第３ダイオードが逆並列に接続された第３並列接続体と、前記第４スイッチング素子および前記第４ダイオードが逆並列に接続された第４並列接続体と、前記第５スイッチング素子および前記第５ダイオードが逆並列に接続された第５並列接続体と、前記第６スイッチング素子および前記第６ダイオードが逆並列に接続された第６並列接続体と、前記第７スイッチング素子および前記第７ダイオードが逆並列に接続された第７並列接続体と、前記第８スイッチング素子および前記第８ダイオードが逆並列に接続された第８並列接続体と、が形成され、
前記第１並列接続体、第１接続点および前記第２並列接続体がこの順に接続された第１アームと、前記第３並列接続体、第２接続点および前記第４並列接続体がこの順に接続された第２アームと、前記第５並列接続体、第３接続点、前記第６並列接続体、第５接続点、前記第７並列接続体、第４接続点および前記第８並列接続体がこの順に接続された第３アームと、が形成され、
前記入力端部の一端、前記第１リアクトルおよび前記第１接続点をこの順に接続する第１経路と、前記第２接続点、前記第２リアクトルおよび前記出力端部の一端をこの順に接続する第２経路と、前記第２コンデンサ、第６接続点および前記第３コンデンサをこの順に接続する第３経路と、前記第３接続点、前記第１クランプダイオード、第７接続点、前記第２クランプダイオードおよび前記第４接続点をこの順に接続する第４経路と、前記第５接続点を前記入力端部の他端および前記出力端部の他端に接続する第５経路と、前記第６接続点および前記第７接続点を接続する第６経路と、が存在し、
前記第１コンデンサ、前記第３経路、前記第１アーム、前記第２アームおよび前記第３アームは互いに並列に接続され、
前記制御器は、前記第６スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第１の非スイッチング期間を設けるとともに、前記第７スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第２の非スイッチング期間を設ける、電力変換回路を提供する。

第１態様に係る電力変換回路では、第３アームは、３レベル化されたアームである。そして、第１アームと３レベル化された第３アームとの組み合わせが、単相３レベルコンバータとして機能する。この単相３レベルコンバータが、入力電源からの入力電力を直流電力に変換する。また、第２アームと３レベル化された第３アームとの組み合わせが、３レベルインバータとして機能する。この３レベルインバータが、上記単相３レベルコンバータによって得られた直流電力を、交流電力に変換する。得られた交流電力は外部負荷に供給され得る。このように、第１態様にによれば、３レベル化された第３アームが、単相３レベルコンバータおよび３レベルインバータによって共用される。これにより、交流−交流変換に必要なスイッチング素子の数を抑えつつ、入力側および出力側の両方においてスイッチング周波数に相当するキャリア成分のノイズを低減させることができる。すなわち、スイッチング素子の数を抑えつつ、第１リアクトルおよび第２リアクトルのインダクタンスを低くすることができる。総合的に見て、第１態様の構成は、電力変換回路の小型化の観点から有利である。

また、第６スイッチング素子および第７スイッチング素子は、交流電圧の半周期以上の期間にわたってスイッチングを行わない。このことは、第６スイッチング素子および第７スイッチング素子のスイッチング損失を低減させる。このため、電力変換回路に放熱フィンを取り付ける場合であっても放熱フィンのサイズを小さくすることができる。このことからも、上記の構成は、電力変換回路の小型化の観点から有利であるといえる。

本開示の第２態様は、
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第１スイッチング素子、第２スイッチング素子、第３スイッチング素子、第４スイッチング素子、第５スイッチング素子、第６スイッチング素子、第７スイッチング素子、第８スイッチング素子、第１ダイオード、第２ダイオード、第３ダイオード、第４ダイオード、第５ダイオード、第６ダイオード、第７ダイオード、第８ダイオード、第１リアクトル、第２リアクトル、第１コンデンサ、第２コンデンサ、第３コンデンサ、第１クランプダイオード、第２クランプダイオードおよび制御器を有し、
前記第１スイッチング素子および前記第１ダイオードが逆並列に接続された第１並列接続体と、前記第２スイッチング素子および前記第２ダイオードが逆並列に接続された第２並列接続体と、前記第３スイッチング素子および前記第３ダイオードが逆並列に接続された第３並列接続体と、前記第４スイッチング素子および前記第４ダイオードが逆並列に接続された第４並列接続体と、前記第５スイッチング素子および前記第５ダイオードが逆並列に接続された第５並列接続体と、前記第６スイッチング素子および前記第６ダイオードが逆並列に接続された第６並列接続体と、前記第７スイッチング素子および前記第７ダイオードが逆並列に接続された第７並列接続体と、前記第８スイッチング素子および前記第８ダイオードが逆並列に接続された第８並列接続体と、が形成され、
前記第１並列接続体、第１接続点および前記第２並列接続体がこの順に接続された第１アームと、前記第３並列接続体、第２接続点および前記第４並列接続体がこの順に接続された第２アームと、前記第５並列接続体、第３接続点、前記第６並列接続体、第５接続点、前記第７並列接続体、第４接続点および前記第８並列接続体がこの順に接続された第３アームと、が形成され、
前記入力端部の一端、前記第１リアクトルおよび前記第１接続点をこの順に接続する第１経路と、前記第２接続点、前記第２リアクトルおよび前記出力端部の一端をこの順に接続する第２経路と、前記第２コンデンサ、第６接続点および前記第３コンデンサをこの順に接続する第３経路と、前記第３接続点、前記第１クランプダイオード、第７接続点、前記第２クランプダイオードおよび前記第４接続点をこの順に接続する第４経路と、前記第５接続点を前記入力端部の他端および前記出力端部の他端に接続する第５経路と、前記第６接続点および前記第７接続点を接続する第６経路と、が存在し、
前記第１コンデンサ、前記第３経路、前記第１アーム、前記第２アームおよび前記第３アームは互いに並列に接続され、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子における前記交流電圧の一周期あたりのスイッチングの回数の最小値を基準回数と定義したとき、前記制御器は、前記第６スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくするとともに、前記第７スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくする、電力変換回路を提供する。

第２態様によれば、第１態様と同様の効果が得られる。

本開示の第３態様は、第２態様に加え、
前記制御器は、前記第６スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の６０％以下にするとともに、前記第７スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の６０％以下にする、電力変換回路を提供する。

第３態様は、スイッチング損失を低減させることに適している。

本開示の第４態様は、第１態様〜第３態様のいずれか１つに加え、
前記第６スイッチング素子および前記第７スイッチング素子は、ＩＧＢＴであり、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、ＭＯＳＦＥＴである、電力変換回路を提供する。

第４態様に係る技術によれば、スイッチング素子全体の損失を抑制しつつ、電力変換回路に要するコストを抑えることができる。

本開示の第５態様は、第１態様〜第３態様のいずれか１つに加え、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、シリコンカーバイドを用いたＭＯＳＦＥＴであり、
前記第５スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子および第８スイッチング素子はシリコンを用いたＭＯＳＦＥＴである、電力変換回路を提供する。

第５態様によれば、耐圧を過度に確保することにより電力変換回路に要するコストが高くなることを防止しつつ、必要な耐圧を確保し易い。

以下、本開示の実施の形態について、図面を参照しながら説明する。本開示は、以下の実施の形態に限定されない。

（実施の形態１）
図１は、実施の形態１に係る電力変換回路の構成図である。以下、図１等を参照しながら、実施の形態１に係る電力変換回路１の構成について説明する。

電力変換回路１は、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃ、第４スイッチング素子２ｄ、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇ、第８スイッチング素子２ｈ、第１ダイオード３ａ、第２ダイオード３ｂ、第３ダイオード３ｃ、第４ダイオード３ｄ、第５ダイオード３ｅ、第６ダイオード３ｆ、第７ダイオード３ｇ、第８ダイオード３ｈ、第１リアクトル８、第２リアクトル９、第１コンデンサ１０、第２コンデンサ１１、第３コンデンサ１２、第１クランプダイオード１３、第２クランプダイオード１４および制御器３０を有している。電力変換回路１は、入力端部２０および出力端部２５も有している。また、電力変換回路１は、第４コンデンサ２１および第５コンデンサ２２も有している。

入力端部２０は、入力電源７に接続され得る。入力電源７は、入力端部２０に交流電圧を供給する。入力電源７は、例えば商用電源である。出力端部２５は外部負荷２６に接続され得る。出力端部２５からは、出力電圧が出力される。本実施の形態では、電力変換回路１は、入力端部２０に入力された交流電圧を昇圧することによって、出力電圧を生成する。本実施の形態では、電力変換回路１は、任意の周波数の出力電圧を生成できる。本実施の形態では、電力変換回路１は、ＰＦＣ（Power Factor Correction）動作を行うように構成されている。

図１および２から理解されるように、電力変換回路１では、第１スイッチング素子２ａおよび第１ダイオード３ａが逆並列に接続された第１並列接続体ｃ１が形成されている。第２スイッチング素子２ｂおよび第２ダイオード３ｂが逆並列に接続された第２並列接続体ｃ２が形成されている。第３スイッチング素子２ｃおよび第３ダイオード３ｃが逆並列に接続された第３並列接続体ｃ３が形成されている。第４スイッチング素子２ｄおよび第４ダイオード３ｄが逆並列に接続された第４並列接続体ｃ４が形成されている。第５スイッチング素子２ｅおよび第５ダイオード３ｅが逆並列に接続された第５並列接続体ｃ５が形成されている。第６スイッチング素子２ｆおよび第６ダイオード３ｆが逆並列に接続された第６並列接続体ｃ６が形成されている。第７スイッチング素子２ｇおよび第７ダイオード３ｇが逆並列に接続された第７並列接続体ｃ７が形成されている。第８スイッチング素子２ｈおよび第８ダイオード３ｈが逆並列に接続された第８並列接続体ｃ８が形成されている。「スイッチング素子およびダイオードが逆並列に接続された」は、ダイオードの順方向電流の向きとスイッチング素子がオンのときに該スイッチング素子を流れる電流の向きとが互いに逆になるように、スイッチング素子およびダイオードが並列接続されている様を指す。

電力変換回路１では、第１並列接続体ｃ１、第１接続点ｐ１および第２並列接続体ｃ２がこの順に接続された第１アームが形成されている。第３並列接続体ｃ３、第２接続点ｐ２および第４並列接続体ｃ４がこの順に接続された第２アーム５が形成されている。第５並列接続体ｃ５、第３接続点ｐ３、第６並列接続体ｃ６、第５接続点ｐ５、第７並列接続体ｃ７、第４接続点ｐ４および第８並列接続体ｃ８がこの順に接続された第３アーム６が形成されている。

電力変換回路１では、入力端部２０の一端２０ａ、第１リアクトル８および第１接続点ｐ１をこの順に接続する第１経路ｒ１が存在する。第２接続点ｐ２、第２リアクトル９および出力端部２５の一端２５ａをこの順に接続する第２経路ｒ２が存在する。第２コンデンサ１１、第６接続点ｐ６および第３コンデンサ１２をこの順に接続する第３経路ｒ３が存在する。第３接続点ｐ３、第１クランプダイオード１３、第７接続点ｐ７、第２クランプダイオード１４および第４接続点ｐ４をこの順に接続する第４経路ｒ４が存在する。第５接続点ｐ５を入力端部２０の他端２０ｂおよび出力端部２５の他端２５ｂに接続する第５経路ｒ５が存在する。本実施形態では、第５経路ｒ５は、入力端部２０の他端２０ｂ、第５接続点ｐ５および出力端部２５の他端２５ｂをこの順に接続している。第６接続点ｐ６および第７接続点ｐ７を接続する第６経路ｒ６が存在する。

電力変換回路１では、第１コンデンサ１０、第３経路ｒ３、第１アーム４、第２アーム５および第３アーム６は、互いに並列に接続されている。

［スイッチング素子２ａ〜２ｈ］
スイッチング素子２ａ〜２ｈとしては、公知のスイッチング素子を用いることができる。本実施の形態では、スイッチング素子２ａ〜２ｈは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor：絶縁ゲートバイポーラトランジスタ）であり、具体的にはｎチャネル型のＭＯＳＦＥＴである。ただし、スイッチング素子２ａ〜２ｈは、ｐチャネル型のＭＯＳＦＥＴであってもよい。以下、スイッチング素子２ａ〜２ｈをＭＯＳＦＥＴ２ａ〜２ｈと称することがある。

本実施の形態では、第１アーム４において、第１スイッチング素子２ａおよび第２スイッチング素子２ｂが第１接続点ｐ１を介して直列接続されている。具体的には、第１ＭＯＳＦＥＴ２ａのドレイン、第１ＭＯＳＦＥＴ２ａのソース、第１接続点ｐ１、第２ＭＯＳＦＥＴ２ｂのドレインおよび第２ＭＯＳＦＥＴ２ｂのソースがこの順に並んでいる。

本実施の形態では、第２アーム５において、第３スイッチング素子２ｃおよび第４スイッチング素子２ｄが第２接続点ｐ２を介して直列接続されている。具体的には、第３ＭＯＳＦＥＴ２ｃのドレイン、第３ＭＯＳＦＥＴ２ｃのソース、第２接続点ｐ２、第４ＭＯＳＦＥＴ２ｄのドレインおよび第４ＭＯＳＦＥＴ２ｄのソースがこの順に並んでいる。

本実施の形態では、第３アーム６において、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇおよび第８スイッチング素子２ｈがこの順に直列接続されている。第５スイッチング素子２ｅと第６スイッチング素子２ｆの間には第３接続点ｐ３が存在する。第６スイッチング素子２ｆと第７スイッチング素子２ｇの間には第５接続点ｐ５が存在する。第７スイッチング素子２ｇと第８スイッチング素子２ｈの間には第４接続点ｐ４が存在する。具体的には、第５ＭＯＳＦＥＴ２ｅのドレイン、第５ＭＯＳＦＥＴ２ｅのソース、第３接続点ｐ３、第６ＭＯＳＦＥＴ２ｆのドレイン、第６ＭＯＳＦＥＴ２ｆのソース、第５接続点ｐ５、第７ＭＯＳＦＥＴ２ｇのドレイン、第７ＭＯＳＦＥＴ２ｇのソース、第４接続点ｐ４、第８ＭＯＳＦＥＴ２ｈのドレインおよび第８ＭＯＳＦＥＴ２ｈのソースがこの順に並んでいる。

［ダイオード３ａ〜３ｈ］
ダイオード３ａ〜３ｈは、還流ダイオードである。ダイオード３ａ〜３ｈとしては、公知のダイオードを用いることができる。

本実施の形態では、第１アーム４において、第１ダイオード３ａおよび第２ダイオード３ｂが第１接続点ｐ１を介して直列接続されている。具体的には、第１ダイオード３ａのカソード、第１ダイオード３ａのアノード、第１接続点ｐ１、第２ダイオード３ｂのカソードおよび第２ダイオード３ｂのアノードがこの順に並んでいる。

本実施の形態では、第２アーム５において、第３ダイオード３ｃおよび第４ダイオード３ｄが第２接続点ｐ２を介して直列接続されている。具体的には、第３ダイオード３ｃのカソード、第３ダイオード３ｃのアノード、第２接続点ｐ２、第４ダイオード３ｄのカソードおよび第４ダイオード３ｄのアノードがこの順に並んでいる。

本実施の形態では、第３アーム６において、第５ダイオード３ｅ、第６ダイオード３ｆ、第７ダイオード３ｇおよび第８ダイオード３ｈがこの順に直列接続されている。第５ダイオード３ｅと第６ダイオード３ｆの間には第３接続点ｐ３が存在する。第６ダイオード３ｆと第７ダイオード３ｇの間には第５接続点ｐ５が存在する。第７ダイオード３ｇと第８ダイオード３ｈの間には第４接続点ｐ４が存在する。具体的には、第５ダイオード３ｅのカソード、第５ダイオード３ｅのアノード、第３接続点ｐ３、第６ダイオード３ｆのカソード、第６ダイオード３ｆのアノード、第５接続点ｐ５、第７ダイオード３ｇのカソード、第７ダイオード３ｇのアノード、第４接続点ｐ４、第８ダイオード３ｈのカソードおよび第８ダイオード３ｈのアノードがこの順に並んでいる。

［コンデンサ１０〜１２］
コンデンサ１０〜１２としては、公知のコンデンサを用いることができる。本実施の形態では、第２コンデンサ１１の容量と第３コンデンサ１２の容量は同じである。

以下、第１コンデンサ１０の端子間電圧を電圧Ｖｄｃ１と表記することがある。第２コンデンサ１１の端子間電圧を電圧Ｖｄｃ２と表記することがある。第３コンデンサ１２の端子間電圧を電圧Ｖｄｃ３と表記することがある。本実施の形態では、電圧Ｖｄｃ２は、電圧Ｖｄｃ１の半分である。電圧Ｖｄｃ３は、電圧Ｖｄｃ１の半分である。つまり、第１コンデンサ１０の中間電位が第６接続点ｐ６に現れる。

［クランプダイオード１３および１４］
クランプダイオード１３および１４としては、公知のダイオードを用いることができる。

本実施の形態では、第３接続点ｐ３、第１クランプダイオード１３のカソード、第１クランプダイオード１３のアノード、第７接続点ｐ７、第２クランプダイオード１４のカソード、第２クランプダイオード１４のアノードおよび第４接続点ｐ４がこの順に並んでいる。

クランプダイオード１３および１４は、接続点ｐ３およびｐ４の電位を、第１コンデンサ１０の中間電位に追随する電位にクランプする。

［コンデンサ２１および２２ならびにリアクトル８および９］
第４コンデンサ２１および第１リアクトル８は、ローパスフィルタ（ＬＣフィルタ）を構成している。このローパスフィルタにより、各アームに流れ込む電流のリプルが低減され、該電流は歪みの小さい波（本実施形態では正弦波）となる。第５コンデンサ２２および第２リアクトル９は、ローパスフィルタ（ＬＣフィルタ）を構成している。このローパスフィルタにより、外部負荷２６に供給される電圧は、歪みの小さい波（本実施形態では正弦波）となる。なお、コンデンサ２１および２２は省略可能である。この省略を行った場合であっても、第１リアクトル８は、各アームに流れ込む電流のリプルを低減する。また、第２リアクトル９は、外部負荷２６に供給される電圧の歪みを小さくする。

［制御器３０］
制御器３０は、スイッチング素子２ａ〜２ｈを制御する。具体的に、制御器３０は、図１に示すように、スイッチング素子２ａ〜２ｈのゲートの電圧を制御する（なお、図１の制御器３０上方の「８」は、本実施の形態における制御対象であるスイッチング素子の数が８つであることを表している）。本実施の形態の制御器３０は、スイッチング素子２ａ〜２ｈを、パルス幅変調に基づいて制御する。以下、本実施の形態の制御器３０が行う制御について説明する。

まず、第１アーム４および第３アーム６に存するスイッチング素子２ａ，２ｂおよび２ｅ〜２ｈの制御について説明する。制御器３０は、搬送波と変調率（変調波）とを比較することによって、スイッチング素子２ａ，２ｂおよび２ｅ〜２ｈのオン・オフのタイミングを定める。制御器３０は、変調率を定めるための要素を有している。具体的に、制御器３０は、図３に示すように、減算部３１と、比例積分制御部（ＰＩ制御部）３２と、減算部３３と、比例積分制御部（ＰＩ制御部）３４と、乗算部３５と、除算部３６と、変調率設定部３７と、有している。

減算部３１は、電圧Ｖｄｃ１と目標電圧値Ｖｄｃ＿ｒｅｆの差分（差分電圧）を演算する。電圧Ｖｄｃ１は、図示しない電圧センサによって検出される。目標電圧値Ｖｄｃ＿ｒｅｆの与え方は特に限定されない。目標電圧値Ｖｄｃ＿ｒｅｆは、一例では、制御器３０の外部から制御器３０に与えられる。

ＰＩ制御部３２は、比例積分制御によって、差分電圧をゼロに近づける（具体的にはゼロに収束させる）ピーク電流指令値Ｉａｃ＿ｐｋ＿ｒｅｆを演算する。ピーク電流指令値Ｉａｃ＿ｐｋ＿ｒｅｆは、入力電源７から電力変換回路１に入力されるピーク電流Ｉｉｎ＿ｐｋの指令値（目標値）である。ピーク電流は、交流電流の波高値である。

減算部３３は、ピーク電流指令値Ｉａｃ＿ｐｋ＿ｒｅｆからピーク電流Ｉｉｎ＿ｐｋを差し引いた差分（差分電流）を演算する。ピーク電流Ｉｉｎ＿ｐｋは、図示しない電流センサによって検出される。

ＰＩ制御部３４は、比例積分制御によって、差分電流をゼロに近づける（具体的にはゼロに収束させる）ピーク線間電圧指令値Ｖｐｉ＿ｐｋ＿ｒｅｆを演算する。ピーク線間電圧指令値Ｖｐｉ＿ｐｋ＿ｒｅｆは、第１アーム４と第３アーム６との間のピーク線間電圧の指令値（目標値）である。第１アーム４と第３アーム６との間のピーク線間電圧は、第１接続点ｐ１の電位から第５接続点ｐ５の電位を差し引いた差分のピーク値である。ピーク線間電圧は、線間電圧の波高値である。

乗算部３５は、ピーク線間電圧指令値Ｖｐｉ＿ｐｋ＿ｒｅｆにｓｉｎｗｔを乗じることによって、線間電圧指令値Ｖｍ＿ｒｅｆを演算する。ｓｉｎｗｔは、入力電源７の電圧位相から演算された同期信号である。ｓｉｎは正弦関数である。ｗは、入力電源７の電圧の角速度である。ｔは、時間である。

除算部３６は、線間電圧指令値Ｖｍ＿ｒｅｆを電圧Ｖｄｃ１（検出値）で除することによって、第１アーム４および第３アーム６の変調率（変調波）ｍ＿ｒｅｆを演算する。変調率（変調波）ｍ＿ｒｅｆは、入力電源７の位相に同期した信号である。

変調率設定部３７は、現在の制御周期における第１アーム４および第３アーム６の変調率をｍ＿ｒｅｆに設定する。

制御器３０は、図３に示す要素を用いた上述の制御を所定周期で繰り返す。こうして、変調率をｍ＿ｒｅｆが逐次設定（更新）される。設定された変調率ｍ＿ｒｅｆは、図示しない比較部に与えられる。

比較部は、上記のようにして設定された変調率ｍ＿ｒｅｆを搬送波と比較することによって、スイッチング素子２ａ，２ｂおよび２ｅ〜２ｈを制御する。

具体的には、比較部は、図４に示すように、第１搬送波と変調率（変調波）ｍ＿ｒｅｆを比較することによって、第１スイッチング素子２ａおよび第２スイッチング素子２ｂを制御する。第１搬送波は、ゼロ点から正および負の両方向に延び、変調波ｍ＿ｒｅｆの振幅よりも大きい所望の振幅を有する波である。ゼロ点は、図４における左右に延びる直線に対応する。この直線は、ｗｔ＝ｎπのときの変調率（変調波）ｍ＿ｒｅｆを結ぶことによって得られる直線である。ｎは整数である。第１搬送波より変調波が高い期間において、第１スイッチング素子２ａがオンされ、第２スイッチング素子２ｂがオフされる。第１搬送波より変調波が低い期間において、第１スイッチング素子２ａがオフされ、第２スイッチング素子２ｂがオンされる。つまり、第２スイッチング素子２ｂは第１スイッチング素子２ａと相補的にオンされる。なお、図４において、「２ａ」と記載されている段は、第１スイッチング素子２ａのオン・オフのタイミングを表す。「２ｂ」と記載されている段は、第２スイッチング素子２ｂのオン・オフのタイミングを表す。

比較部は、図５に示すように、第２搬送波と変調率（変調波）ｍ＿ｒｅｆを比較することによって、第５スイッチング素子２ｅおよび第７スイッチング素子２ｇを制御する。第２搬送波は、ゼロ点から負の方向のみに延びる波である。ゼロ点は、図５における左右に延びる直線に対応する。この直線は、ｗｔ＝ｎπのときの変調率（変調波）ｍ＿ｒｅｆを結ぶことによって直線である。ｎは整数である。第２搬送波よりも変調波が高い期間において、第５スイッチング素子２ｅがオフされ、第７スイッチング素子２ｇがオンされる。第２搬送波よりも変調波が低い期間において、第５スイッチング素子２ｅがオンされ、第７スイッチング素子２ｇがオフされる。つまり、第７スイッチング素子２ｇは第５スイッチング素子２ｅと相補的にオンされる。なお、図５において、「２ｅ」と記載されている段は、第５スイッチング素子２ｅのオン・オフのタイミングを表す。「２ｇ」と記載されている段は、第７スイッチング素子２ｇのオン・オフのタイミングを表す。

比較部は、図５に示すように、第３搬送波と変調率（変調波）ｍ＿ｒｅｆを比較することによって、第６スイッチング素子２ｆおよび第８スイッチング素子２ｈを制御する。第３搬送波は、第２搬送波と振幅が同じであり、第２搬送波と位相同期しており、ゼロ点から正方向のみに延びる波である。第３搬送波よりも変調波が高い期間において、第６スイッチング素子２ｆがオフされ、第８スイッチング素子２ｈがオンされる。第３搬送波よりも変調波が低い期間において、第６スイッチング素子２ｆがオンされ、第８スイッチング素子２ｈがオフされる。つまり、第８スイッチング素子２ｈは第６スイッチング素子２ｆと相補的にオンされる。なお、図５において、「２ｆ」と記載されている段は、第６スイッチング素子２ｆのオン・オフのタイミングを表す。「２ｈ」と記載されている段は、第８スイッチング素子２ｈのオン・オフのタイミングを表す。

以上のように、スイッチング素子２ａ，２ｂおよび２ｅ〜２ｈは制御される。これにより、入力端部２０に接続した第１アーム４と第３アーム６との間の線間電圧Ｖｃｎを制御することができ、入力電流（入力電源７から電力変換回路１に入力される電流）の瞬時値を適切な値に制御することが可能となる。念のために説明すると、線間電圧Ｖｃｎは、第１接続点ｐ１の電位（第１アーム４の中点電圧）Ｖｃから第５接続点ｐ５の電位（第３アーム６の中点電圧）Ｖｎを差し引いた差分である。

本実施の形態によれば、第３アーム６の中点電圧Ｖｎを、第１コンデンサ１０の端子間電圧Ｖｄｃ１、第３コンデンサ１２の端子間電圧Ｖｄｃ３（端子間電圧Ｖｄｃ１の２分の１の電圧）、ゼロ電圧の３つのレベルに制御することが可能となる。このことは、線間電圧Ｖｃｎもまた３つのレベルに制御することが可能であることを意味する。なぜなら、線間電圧Ｖｃｎは式１に示され、第１アーム４の中点電圧Ｖｃが端子間電圧Ｖｄｃ１とゼロ電圧の２つのレベルの電圧を遷移し、第３アーム６の中点電圧Ｖｎは３つのレベルの電圧（端子間電圧Ｖｄｃ１、ゼロ電圧および端子間電圧Ｖｄｃ３）を遷移するためである。

第２アーム５のスイッチング素子の制御について説明する。前述の通り第３アーム６の変調率ｍ＿ｒｅｆは決定されるので、第３アーム６のスイッチング素子のオン・オフのタイミングは分かり、第３アーム６の中点電圧Ｖｎも分かる。第２アーム５の中点電圧（第２接続点ｐ２の電位）Ｖｉｎｖと第３アーム６の中点電圧Ｖｎとの間の線間電圧Ｖｏｕｔの目標電圧Ｖｏｕｔ＿ｒｅｆが設定されることで、第２アーム５の中点電圧Ｖｉｎｖの目標電圧Ｖｏ＿ｒｅｆは、式２によって計算できる。念のために説明すると、線間電圧Ｖｏｕｔは、第２アーム５の中点電圧Ｖｉｎｖから第３アーム６の中点電圧Ｖｎを差し引いた差分である。目標電圧Ｖｏｕｔ＿ｒｅｆは任意の値に設定され得る。本実施の形態では、目標電圧Ｖｏｕｔ＿ｒｅｆは、任意の正弦波である。

式２から理解されるように、目標電圧Ｖｏ＿ｒｅｆが入力電源７の電圧と同位相であっても同位相でなくても、第２アーム５の中点電圧Ｖｉｎｖを制御することによって所望の目標電圧Ｖｏ＿ｒｅｆを得ることができる。

制御器３０（比較部）は、目標電圧Ｖｏ＿ｒｅｆを用いて第３スイッチング素子２ｃおよび第４スイッチング素子２ｄを制御する。具体的には、制御器３０は、目標電圧Ｖｏ＿ｒｅｆを電圧Ｖｄｃ１（検出値）で除することによって、第２アーム５の変調率を演算する。制御器３０は、図５に示した第１搬送波と同様の搬送波と、第２アーム５の変調率（変調波）を比較する。搬送波より変調波が高い期間において、第３スイッチング素子２ｃがオンされ、第４スイッチング素子２ｄがオフされる。搬送波より変調波が低い期間において、第３スイッチング素子２ｃががオフされ、第４スイッチング素子２ｄがオンされる。つまり、第４スイッチング素子２ｄは第３スイッチング素子２ｃと相補的にオンされる。なお、変調率ｍ＿ｒｅｆと同様、第２アーム５の変調率もまた所定周期で逐次設定される。

図６に、各部電圧の時間遷移の例を示す。

以上のように、本実施の形態の電力変換回路１では、入力端部２０に交流電圧が印加される。そして、電力変換回路１は、出力端部２５に出力電圧を出力する。電力変換回路１は、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃ、第４スイッチング素子２ｄ、第５スイッチング素子２ｅ、第６スイッチング素子２ｆ、第７スイッチング素子２ｇ、第８スイッチング素子２ｈ、第１ダイオード３ａ、第２ダイオード３ｂ、第３ダイオード３ｃ、第４ダイオード３ｄ、第５ダイオード３ｅ、第６ダイオード３ｆ、第７ダイオード３ｇ、第８ダイオード３ｈ、第１リアクトル８、第２リアクトル９、第１コンデンサ１０、第２コンデンサ１１、第３コンデンサ１２、第１クランプダイオード１３、第２クランプダイオード１４および制御器３０を有している。電力変換回路１では、第１スイッチング素子２ａおよび第１ダイオード３ａが逆並列に接続された第１並列接続体ｃ１と、第２スイッチング素子２ｂおよび第２ダイオード３ｂが逆並列に接続された第２並列接続体ｃ２と、第３スイッチング素子２ｃおよび第３ダイオード３ｃが逆並列に接続された第３並列接続体ｃ３と、第４スイッチング素子２ｄおよび第４ダイオード３ｄが逆並列に接続された第４並列接続体ｃ４と、第５スイッチング素子２ｅおよび第５ダイオード３ｅが逆並列に接続された第５並列接続体ｃ５と、第６スイッチング素子２ｆおよび第６ダイオード３ｆが逆並列に接続された第６並列接続体ｃ６と、第７スイッチング素子２ｇおよび第７ダイオード３ｇが逆並列に接続された第７並列接続体ｃ７と、第８スイッチング素子２ｈおよび第８ダイオード３ｈが逆並列に接続された第８並列接続体ｃ８と、が形成されている。第１並列接続体ｃ１、第１接続点ｐ１および第２並列接続体ｃ２がこの順に接続された第１アーム４と、第３並列接続体ｃ３、第２接続点ｐ２および第４並列接続体ｃ４がこの順に接続された第２アーム５と、第５並列接続体ｃ５、第３接続点ｐ３、第６並列接続体ｃ６、第５接続点ｐ５、第７並列接続体ｃ７、第４接続点ｐ４および第８並列接続体ｃ８がこの順に接続された第３アーム６と、が形成されている。入力端部２０の一端２０ａ、第１リアクトル８および第１接続点ｐ１をこの順に接続する第１経路ｒ１と、第２接続点ｐ２、第２リアクトル９および出力端部２５の一端２５ａをこの順に接続する第２経路ｒ２と、第２コンデンサ１１、第６接続点ｐ６および第３コンデンサ１２をこの順に接続する第３経路ｒ３と、第３接続点ｐ３、第１クランプダイオード１３、第７接続点ｐ７、第２クランプダイオード１４および第４接続点ｐ４をこの順に接続する第４経路ｒ４と、第５接続点ｐ５を入力端部２０の他端２０ｂおよび出力端部２５の他端２５ｂに接続する第５経路ｒ５と、第６接続点ｐ６および第７接続点ｐ７を接続する第６経路ｒ６と、が存在する。第１コンデンサ１０、第３経路ｒ３、第１アーム４、第２アーム５および第３アーム６は互いに並列に接続されている。制御器３０は、第６スイッチング素子２ｆがスイッチングを行わない期間であって交流電圧の半周期以上の期間である第１の非スイッチング期間を設けるとともに、第７スイッチング素子２ｇがスイッチングを行わない期間であって交流電圧の半周期以上の期間である第２の非スイッチング期間を設ける。なお、一具体例では、第１の非スイッチング期間は、交流電圧の半周期以上３／４周期以下である。第２の非スイッチング期間は、交流電圧の半周期以上３／４周期以下である。

図９に示す構成では、第３アーム１１５におけるスイッチング素子１１２ｅと１１２ｆの間の電圧は、２つのレベルを遷移するに過ぎない。つまり、第３アーム１１５は２レベル化されているに過ぎない。これに対し、本実施の形態では、第３アーム６の中点電圧Ｖｎは３つのレベルの電圧を遷移する。つまり、第３アーム６は、３レベル化されたアームである。そして、第１アーム４と３レベル化された第３アーム６との組み合わせが、単相３レベルコンバータとして機能する。この単相３レベルコンバータが、入力電源７からの入力電力を直流電力に変換する。また、第２アーム５と３レベル化された第３アーム６との組み合わせが、３レベルインバータとして機能する。この３レベルインバータが、上記単相３レベルコンバータによって得られた直流電力を、交流電力に変換する。得られた交流電力は外部負荷２６に供給される。このように、本実施の形態では、３レベル化された第３アーム６が、単相３レベルコンバータおよび３レベルインバータによって共用される（この共用がなされない場合、コンバータとインバータとで必要なアームの数は２×２＝４つとなり、必要なスイッチング素子の数も多くなる）。これにより、交流−交流変換に必要なスイッチング素子の数を抑えつつ、入力電源７側および外部負荷２６側の両方においてスイッチング周波数に相当するキャリア成分のノイズを低減させることができる。すなわち、スイッチング素子の数を抑えつつ、波形整形を行うリアクトル８および９のインダクタンスを低くすることができる。総合的に見て、本実施の形態の構成は、電力変換回路の小型化の観点から有利である。

また、第６スイッチング素子２ｆおよび第７スイッチング素子２ｇが交流電圧の半周期以上の期間にわたってスイッチングを行わない。このことは、第６スイッチング素子２ｆおよび第７スイッチング素子２ｇのスイッチング損失を低減させる。このため、電力変換回路１に放熱フィンを取り付ける場合であっても放熱フィンのサイズを小さくすることができる。このことからも、上記の構成は、電力変換回路１の小型化の観点から有利であるといえる。

また、本実施の形態では、制御器３０は、第５スイッチング素子２ｅがスイッチングを行わない期間であって交流電圧の半周期以上（一具体例では半周期以上３／４周期以下）の期間である第３の非スイッチング期間を設けるとともに、第８スイッチング素子２ｈがスイッチングを行わない期間であって交流電圧の半周期以上（一具体例では半周期以上３／４周期以下）の期間である第４の非スイッチング期間を設ける。本実施の形態では、第１の非スイッチング期間において、第６スイッチング素子２ｆがオンに維持される。第２の非スイッチング期間において、第７スイッチング素子２ｇがオンに維持される。第３の非スイッチング期間において、第５スイッチング素子２ｅがオフに維持される。第４の非スイッチング期間において、第８スイッチング素子２ｈがオフに維持される。図５の例では、第１の非スイッチング期間および第４の非スイッチング期間は同一期間である。第２の非スイッチング期間および第３の非スイッチング期間は同一期間である。

本実施の形態の電力変換回路１の制御器３０を、以下の特徴を有する制御器と捉えることもできる。すなわち、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃおよび第４スイッチング素子２ｄにおける交流電圧の一周期あたりのスイッチングの回数の最小値を基準回数と定義したとき、制御器３０は、第６スイッチング素子２ｆの一周期あたりのスイッチングの回数を基準回数よりも少なくするとともに、第７スイッチング素子２ｇの一周期あたりのスイッチングの回数を基準回数よりも少なくする。そして、この特徴が第６スイッチング素子２ｆおよび第７スイッチング素子２ｇのスイッチング損失を低減させていると考えることもできる。

具体的には、制御器３０は、第６スイッチング素子２ｆの一周期あたりのスイッチングの回数を基準回数の６０％以下にするとともに、第７スイッチング素子２ｇの一周期あたりのスイッチングの回数を基準回数の６０％以下にするものであってもよい。このようにすることは、スイッチング損失を低減させることに適している。

より具体的には、制御器３０は、第６スイッチング素子２ｆの一周期あたりのスイッチングの回数を基準回数の４０％以上６０％以下にするとともに、第７スイッチング素子２ｇの一周期あたりのスイッチングの回数を基準回数の４０％以上６０％以下にするものであってもよい。

また、本実施の形態では、制御器３０は、第５スイッチング素子２ｅの一周期あたりのスイッチングの回数を基準回数よりも少なくする（具体的には基準回数の６０％以下にする、より具体的には基準回数の４０％以上６０％以下にする）。また、制御器３０は、第８スイッチング素子２ｈの一周期あたりのスイッチングの回数を基準回数よりも少なくする（具体的には基準回数の６０％以下にする、より具体的には基準回数の４０％以上６０％以下にする）。

図５の例では、最大値がゼロである搬送波を下側搬送波（第２搬送波）と定義し、最小値がゼロであり下側搬送波の振幅と同じ振幅を有し下側搬送波と位相同期した搬送波を上側搬送波（第３搬送波）と定義したとき、制御器３０は、下側搬送波よりも変調波が高い期間において第７スイッチング素子２ｇをオンにし、下側搬送波よりも変調波が低い期間において第５スイッチング素子２ｅをオンにし、上側搬送波よりも変調波が高い期間において第８スイッチング素子２ｈをオンにし、上側搬送波よりも変調波が低い期間において第６スイッチング素子２ｆをオンにする。このようにすれば、スイッチング素子２ｅ〜２ｈを適切に制御することができる。

また、本実施の形態の電力変換回路１では、制御器３０は、第１コンデンサ１０の端子間電圧を第１の目標値（目標電圧値Ｖｄｃ＿ｒｅｆ）に近づけるとともに入力端部２０の一端２０ａに流入する電流の波高値を第２の目標値（ピーク電流指令値Ｉａｃ＿ｐｋ＿ｒｅｆ）に近づける変調波であって交流電圧と位相同期した変調波を生成する。このようにすれば、スイッチング素子２ｅ〜２ｈの動作を規定する変調波（変調率ｍ＿ｒｅｆ）を適切に設定することができる。

（実施の形態２）
図７は、実施の形態２に係る電力変換回路の構成図である。以下、図７を参照しながら、実施の形態２に係る電力変換回路１ａの構成について説明する。なお、以下では、実施の形態１に係る電力変換回路１の構成要素と同一の構成要素の説明は省略することがある。

電力変換回路１ａと電力変換回路１との相違点は、第６スイッチング素子２ｆが第６スイッチング素子１５ａに変更され、第７スイッチング素子２ｇが第７スイッチング素子１５ｂに変更されている点である。第６スイッチング素子１５ａおよび第７スイッチング素子１５ｂは、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）である。以下、第６スイッチング素子１５ａおよび第７スイッチング素子１５ｂを、ＩＧＢＴ１５ａおよびＩＧＢＴ１５ｂと称することがある。

ＩＧＢＴ１５ａは、第６スイッチング素子２ｆと同じタイミングでオン・オフされる（図５参照）。ＩＧＢＴ１５ｂは、第７スイッチング素子２ｇと同じタイミングでオン・オフされる（図５参照）。図４と図５との比較から理解されるように、ＩＧＢＴ１５ａおよびＩＧＢＴ１５ｂでは、ＭＯＳＦＥＴ２ａ〜２ｄに比べて、スイッチングの頻度が低い。

スイッチングの頻度が高い場合には、ＩＧＢＴで生じる損失は、ＭＯＳＦＥＴで生じる損失に比べて大きくなり易い。なぜなら、ＩＧＢＴでは、テール電流等が原因で、スイッチング時間（主にオンからオフに切り替わるのに要する時間）が長くなり、スイッチング損失が大きくなる傾向にあるためである。一方、スイッチングの頻度が低い場合には、ＩＧＢＴで生じる損失は、ＭＯＳＦＥＴで生じる損失に比べて小さくなり易い。なぜなら、この場合にはスイッチング損失よりも導通損失が支配的となり、ＩＧＢＴの導通損失はＭＯＳＦＥＴの導通損失よりも小さくなる傾向にあるためである。この傾向は、スイッチング素子の通電電流が大きいときに顕在化する。なお、ＩＧＢＴの導通損失はコレクタ−エミッタ間の飽和電圧Ｖｃｅに基づいたものである。ＭＯＳＦＥＴの導通損失は、オン抵抗で決定されるドレイン−ソース間電圧Ｖｄｓに基づいたものである。以上の理由で、損失を低減させる観点からは、スイッチングの頻度が高いスイッチング素子としてＭＯＳＦＥＴを用い、スイッチングの頻度が低いスイッチング素子としてＩＧＢＴを用いることが合理的である（損失低減という効果は、特に、通電電流が大きいときに効果的になり易い）。

以上を考慮し、実施の形態２では、第６スイッチング素子１５ａおよび第７スイッチング素子１５ｂとしてＩＧＢＴを採用し、第１スイッチング素子２ａ、第２スイッチング素子２ｂ、第３スイッチング素子２ｃおよび第４スイッチング素子２ｄとしてＭＯＳＦＥＴを採用している。このようにすることで、スイッチング素子全体の損失を抑制することが可能となる。このことにより、放熱フィンのサイズをより小さくすることが可能となる。また、ＩＧＢＴはＭＯＳＦＥＴに比べて安価であるため、ＩＧＢＴの採用はコストの観点からも有利である。

なお、第５スイッチング素子２ｅおよび第８スイッチング素子２ｈとして、ＩＧＢＴを採用してもよい。

（実施の形態３）
実施の形態１のスイッチング素子２ａ〜２ｈの種類を具体的に特定した例を、実施の形態３として説明する。図８は、実施の形態３に係る電力変換回路の構成図である。以下、図８を参照しながら、実施の形態３に係る電力変換回路１ｂの構成について説明する。

図８において、第１スイッチング素子１６ａは、第１スイッチング素子２ａの具体例である。第２スイッチング素子１６ｂは、第２スイッチング素子２ｂの具体例である。第３スイッチング素子１６ｃは、第３スイッチング素子２ｃの具体例である。第４スイッチング素子１６ｄは、第４スイッチング素子２ｄの具体例である。第５スイッチング素子２ｍは、第５スイッチング素子２ｅの具体例である。第６スイッチング素子２ｎは、第６スイッチング素子２ｆの具体例である。第７スイッチング素子２ｏは、第７スイッチング素子２ｇの具体例である、第８スイッチング素子２ｐは、第８スイッチング素子２ｈの具体例である。スイッチング素子１６ａ〜１６ｄは、シリコンカーバイドを用いたＭＯＳＦＥＴである。スイッチング素子２ｍ〜２ｐは、シリコンを用いたＭＯＳＦＥＴである。

スイッチング素子１６ａ〜１６ｄの各々に印加される電圧は、スイッチング素子２ｍ〜２ｐの各々に印加される電圧よりも大きい。具体的に、スイッチング素子１６ａ〜１６ｄの各々には、第１コンデンサ１０の端子間電圧Ｖｄｃ１が印加され、スイッチング素子２ｍ〜２ｐの各々には、端子間電圧Ｖｄｃ１の半分の電圧が印加される。このため、スイッチング素子１６ａ〜１６ｄとしてスイッチング素子２ｍ〜２ｐよりも高耐圧のものを用い、スイッチング素子２ｍ〜２ｐとしてスイッチング素子１６ａ〜１６ｄよりも低耐圧で安価なものを用いることが合理的である。

以上を考慮し、実施の形態３では、第１スイッチング素子１６ａ、第２スイッチング素子１６ｂ、第３スイッチング素子１６ｃおよび第４スイッチング素子１６ｄとしてシリコンカーバイドを用いたＭＯＳＦＥＴを採用し、第５スイッチング素子２ｍ、第６スイッチング素子２ｎ、第７スイッチング素子２ｏおよび第８スイッチング素子２ｐとしてシリコンを用いたＭＯＳＦＥＴを採用している。スイッチング素子１６ａ〜１６ｄは、シリコンカーバイドを用いたＭＯＳＦＥＴであるため、高耐圧である。スイッチング素子２ｍ〜２ｐは、シリコンを用いたＭＯＳＦＥＴであるため、安価にできる。また、スイッチング素子１６ａ〜１６ｄおよびスイッチング素子２ｍ〜２ｐは、ＭＯＳＦＥＴであるため、スイッチング損失が小さい。つまり、実施の形態３によれば、耐圧を過度に確保することにより電力変換回路に要するコストが高くなることを防止しつつ、必要な耐圧を確保し易い。また、スイッチング損失が抑えられる。このことは、電力変換回路の小型化に繋がる（実施の形態１参照）。さらに、シリコンカーバイトのようなワイドバンドギャップ半導体を用いたＭＯＳＦＥＴでは、シリコンを用いたＭＯＳＦＥＴに比べ、低いオン抵抗および低い導通損失を実現し易い。また、動作ポイントによっては（例えば、通電電流によっては）、シリコンカーバイトのドレイン−ソース間電圧をＩＧＢＴの飽和電圧よりも低くし、シリコンカーバイトの導通損失をＩＧＢＴの導通損失よりも小さくすることも可能である。このため、シリコンカーバイトの採用は、導通損失を低減させ放熱フィンを小型化する観点から有利であり得る。

上記の実施の形態に係る電力変換回路は、スイッチング素子数の使用数量が少なく、入出力共にリプルが小さい交流−交流電力変換回路であり、分散型電源、各種電源装置等として有用である。

１，１ａ，１ｂ，１０１ 電力変換回路
２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇ，２ｈ，１１１ａ，１１１ｂ，１１１ｃ，１１１ｄ，１１１ｅ，１１１ｆ スイッチング素子
２ｍ，２ｎ，２ｏ，２ｐ シリコンを用いたＭＯＳＦＥＴ
３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，１１２ａ，１１２ｂ，１１２ｃ，１１２ｄ，１１２ｅ，１１２ｆ ダイオード
４，５，６，１１３，１１４，１１５ アーム
７，１１９ 入力電源
８，９，１１７ａ、１１７ｂ リアクトル
１０，１１，１２，２１，２２，１１６，１１８ａ，１１８ｂ コンデンサ
１３，１４ クランプダイオード
１５ａ，１５ｂ ＩＧＢＴ
１６ａ，１６ｂ，１６ｃ，１６ｄ シリコンカーバイドを用いたＭＯＳＦＥＴ
２０ 入力端部
２５ 出力端部
２６，１２０ 外部負荷
３０ 制御器
３１，３３ 減算部
３２，３４ ＰＩ制御部
３５ 乗算部
３６ 除算部
３７ 変調率設定部
ｃ１，ｃ２，ｃ３，ｃ４，ｃ５，ｃ６，ｃ７，ｃ８ 回路
ｐ１，ｐ２，ｐ３，ｐ４，ｐ５，ｐ６，ｐ７，ｐ１１３，ｐ１１４，ｐ１１５ 接続点
ｒ１，ｒ２，ｒ３，ｒ４，ｒ５，ｒ６ 経路

Claims (12)

1. 入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
   (i)第１スイッチング素子と第１ダイオードとが逆並列に接続された第１並列接続体と、前記第１並列接続体に直列に接続され、第２スイッチング素子と第２ダイオードとが逆並列に接続された第２並列接続体と、前記第１並列接続体と前記第２並列接続体との間に配置された第１接続点とを有する第１アームと、
   (ii)第３スイッチング素子と第３ダイオードとが逆並列に接続された第３並列接続体と、前記第３並列接続体に直列に接続され、第４スイッチング素子と第４ダイオードとが逆並列に接続された第４並列接続体と、前記第３並列接続体と前記第４並列接続体との間に配置された第２接続点とを有する第２アームと、
   (iii)第５スイッチング素子と第５ダイオードとが逆並列に接続された第５並列接続体と、前記第５並列接続体に直列に接続され、第６スイッチング素子と第６ダイオードとが逆並列に接続された第６並列接続体と、第７スイッチング素子と第７ダイオードとが逆並列に接続された第７並列接続体と、前記第７並列接続体に直列に接続され、第８スイッチング素子および第８ダイオードが逆並列に接続された第８並列接続体と、前記第６並列接続体と前記第７並列接続体との間に配置された第３接続点とを有する第３アームと、を備え、
   前記入力端部の一端と、第１リアクトルと、前記第１接続点とをこの順に接続する第１経路と、前記第２接続点と、第２リアクトルと、前記出力端部の一端とをこの順に接続する第２経路と、前記入力端部の他端と、前記第３接続点と、前記出力端部の他端とをこの順に接続する第３経路とを有し、
   前記第１経路と前記第３経路との間に接続された第１コンデンサ及び前記第１リアクトルを有する第１ローパスフィルタを構成し、前記第２経路と前記第３経路との間に接続された第２コンデンサ及び前記第２リアクトルを有する第２ローパスフィルタを構成し、
   第３コンデンサ、前記第１アーム、前記第２アームと前記第３アームとは、並列に接続され、
   直列に接続された第４コンデンサと第５コンデンサとは、前記第３コンデンサの両端に接続され、
   第１ダイオードは、前記第４コンデンサと前記第５コンデンサとの間の第４接続点から前記第５並列接続体と前記第６並列接続体との間の第５接続点までにおいて、この方向で接続され、
   第２ダイオードは、前記第７並列接続体と前記第８並列接続体との間の第６接続点から前記第４接続点までにおいて、この方向で接続されている、
   電力変換回路。
2. 前記第１スイッチング素子から前記第８スイッチング素子のON/OFFを制御する制御器をさらに有し、
   前記制御器は、前記第６スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第１の非スイッチング期間を設けるとともに、前記第７スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第２の非スイッチング期間を設ける、請求項１に記載の電力変換回路。
3. 前記制御器は、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子における前記交流電圧の一周期あたりのスイッチングの回数の最小値を基準回数と定義したとき、前記制御器は、前記第６スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくするとともに、前記第７スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくする、請求項１に記載の電力変換回路。
4. 前記制御器は、前記第６スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の６０％以下にするとともに、前記第７スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の６０％以下にする、請求項３に記載の電力変換回路。
5. 前記第６スイッチング素子および前記第７スイッチング素子は、ＩＧＢＴであり、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、ＭＯＳＦＥＴである、請求項１〜４のいずれか一項に記載の電力変換回路。
6. 前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子および前記第４スイッチング素子は、シリコンカーバイドを用いたＭＯＳＦＥＴであり、前記第５スイッチング素子、前記第６スイッチング素子、前記第７スイッチング素子および第８スイッチング素子はシリコンを用いたＭＯＳＦＥＴである、請求項１〜５のいずれか一項に記載の電力変換回路。
7. 電力変換回路を用いた電力変換方法であって、
   前記電力変換回路は、
   （ｉ）第１スイッチング素子と、第２スイッチング素子と、がこの順に接続された第１アームと、
   （ii）第３スイッチング素子と、第４スイッチング素子と、がこの順に接続された第２アームと、
   （iii）第５スイッチング素子と、第６スイッチング素子と、第７スイッチング素子と、第８スイッチング素子と、がこの順に接続された第３アームと、を備え、
   前記電力変換方法は、
   前記第１アームと前記第３アームとの組み合わせを単相３レベルコンバータとして機能させ、前記単相３レベルコンバータにより第１交流電力を直流電力に変換することと、
   前記第２アームと前記第３アームとの組み合わせを単相３レベルインバータとして機能させ、前記単相３レベルインバータにより前記直流電力を第２交流電力に変換することと、を含む、電力変換方法。
8. 前記電力変換回路は、
   前記第１アーム、前記第２アームおよび前記第３アームに流れ込む電流のリプルを低減する第１リアクトルと、
   前記電力変換回路から外部負荷に供給される電圧の歪みを小さくする第２リアクトルと、
   を備える、
   請求項７に記載の電力変換方法。
9. 第１コンデンサと、第２コンデンサおよび第３コンデンサの直列回路と、前記第１アームと、前記第２アームと、前記第３アームと、は互いに並列に接続されている、
   請求項７または８に記載の電力変換方法。
10. 前記第３アームは、前記第６スイッチング素子と前記第７スイッチング素子の間に配置された中点を有し、
    前記中点の電圧は、前記第１コンデンサの端子間電圧と、前記第３コンデンサの端子間電圧と、前記第１コンデンサおよび前記第３コンデンサの接続点の電圧と、の３つのレベルに制御される、
    請求項９に記載の電力変換方法。
11. 前記第５スイッチング素子および前記第６スイッチング素子の接続点と、前記第７スイッチング素子および前記第８スイッチング素子の接続点とが、直列に接続された２つのダイオードを介して接続されており、
    前記２つのダイオードの接続点と、前記第２コンデンサおよび前記第３コンデンサの接続点と、が接続されている、
    請求項９または１０に記載の電力変換方法。
12. 前記第１スイッチング素子は、第１ダイオードと逆並列に接続され、
    前記第２スイッチング素子は、第２ダイオードと逆並列に接続され、
    前記第３スイッチング素子は、第３ダイオードと逆並列に接続され、
    前記第４スイッチング素子は、第４ダイオードと逆並列に接続され、
    前記第５スイッチング素子は、第５ダイオードと逆並列に接続され、
    前記第６スイッチング素子は、第６ダイオードと逆並列に接続され、
    前記第７スイッチング素子は、第７ダイオードと逆並列に接続され、
    前記第８スイッチング素子は、第８ダイオードと逆並列に接続されている、
    請求項７から１１のいずれか一項に記載の電力変換方法。

Images