JP2005295625A - 電力変換装置 - Google Patents

Abstract

【課題】３レベルインバータの出力電流検出に与えるスイッチングノイズの影響を抑制し、制御性能を維持すると共に、中性点電位制御性能低下を最低限に抑える。
【解決手段】高、中、低の３値の直流電圧レベルをスイッチ素子のオン・オフにて相出力し、３値のレベルを、パルス幅変調によって制御する制御器と、パルス幅変調に同期して出力電流をサンプルし検出する電流検出器とを備えた３レベル電力変換装置において、電流検出器のサンプリングタイミングとパルス幅変調のスイッチングタイミングが近い場合は、そのスイッチングタイミングをキャンセルするとともに、スイッチングのキャンセルに伴う、出力電圧の過不足をキャンセルしないパルスの時間幅の調整によって補償する手段を設けた。
【選択図】 図１

Description

本発明は、モータの可変速駆動を行うインバータやサーボドライブに系統連系する電力変換装置に関する。

インバータとしては、電源電圧と０Ｖを交互に出力制御する２レベルインバータ方式が一般的であるが、この２段階の電圧の他に、電源電圧の半分の電圧を出力する３レベルインバータ方式がある。この方式はモータに出力する電圧を一歩正弦波に近づけたもので、高調波成分の減少やトルク脈動の減少による低騒音化等に有効である。
３レベルインバータは、例えば図６に示すような回路構成となっている。図において、５１と５２は直流電源であり、高電圧側母線（Ｐ）と低電圧側母線（Ｎ）、中位電位線（Ｏ）が形成されている。この直流電源５１，５２の電圧を、スイッチ素子（ＩＧＢＴ：Insulated Gate Bipolar Transistor）５５〜５８およびクランプダイオード５９，６０および環流ダイオード６１〜６４にてスイッチングし、出力端子にＰ，Ｏ，Ｎの電位Ｖloadを生成し、負荷に出力する構成となっている。

モータの可変速駆動を行うインバータやサーボドライブでは、図７のような３相構成をとっている。図中１〜６は３相電源を整流する整流ダイオード、８，９は平滑コンデンサ、１０〜１５はクランプダイオード、１６〜２７はＰＷＭ（パルス幅変調）制御されるスイッチ素子（ＩＧＢＴ）、２８〜３９は環流ダイオードであり、負荷端子（Ｕ、Ｖ、Ｗ端子）にモータを接続する。
モータのサーボドライブでは、負荷（モータ）の電流制御を行うために、負荷端子に流れる出力電流を検出する電流検出器を備えるのが通常である。
電流検出器は、特許文献１のように積分型の検出器か、特許文献２のように搬送波（三角波）の山または谷のような、スイッチングを行わない可能性の高い時点でサンプリングし、パルス幅変調と同期して検出するようにしている。

３レベルインバータは、特許文献３の従来例の図２２，２３，２４に記載されたような三角波比較ＰＷＭ方式や、特許文献３の図１，２，３に記載されたような、空間ベクトルの概念を使ったハード構成のＰＷＭ方式もある。いずれも、同じように図８の例に示すような３相３レベルインバータのＰＷＭパルスを発生することができる。インバータのスイッチ素子はオンまたはオフの状態をＴ1〜Ｔ12のタイミングで切替えてパルス幅変調を行うので、出力電圧は矩形波となり、出力電流にはスイッチ素子のスイッチングによるノイズが含まれる。搬送波（三角波）と同期した、図８のＴ21〜Ｔ23、で負荷に流れる出力電流検出を行うと、スイッチングノイズが重畳し、電流検出値に与えるスイッチングノイズの影響が大きくなり、電流制御性能が低下してしまう。
特許文献３では、領域を細分化しパルス幅が狭くならないようなパルスパターンをあらかじめ選択するようにしている。

特許第３４１２４３４号公報（図１，図２，図４） 特開昭６３−０４８１９６号公報（図３） 特許第３２２９８９７号公報（図１，図２，図３，図２２，図２３，図２４）

しかしながら、特許文献３に記載された方法では、スイッチング周期に中性点電位をコントロールする中間電圧ベクトルを全部出力しないので、中性点電圧制御性能が低下してしまうという問題がある。

本発明はこのような問題点に鑑みてなされたものであり、搬送波同期の電流検出を用いてもスイッチング時のノイズの影響を減少させることができ、また、中性点電位制御性能の低下も最低限にすることができる電力変換装置を提供することを目的とする。

上記課題を解決するため、本発明の第１の構成は、高電圧、中位電圧、低電圧の３値の直流電圧を備え、前記３値のレベルをスイッチ素子のオン・オフにて相出力する構成とし、前記３値のレベルを、パルス幅変調によって制御する制御器と、前記パルス幅変調に同期して出力電流をサンプルし検出する電流検出器とを備えた３レベル電力変換装置において、前記電流検出器のサンプリングタイミングとパルス幅変調のスイッチングタイミングが近い場合は、そのスイッチングをキャンセルするとともに、スイッチングのキャンセルに伴う、出力電圧の過不足をキャンセルしないパルスの時間幅の調整によって補償する手段を設けたものである。
この構成においては、電流検出器により出力電流をサンプルする際に、出力電流に含まれるスイッチングノイズが重畳されない。スイッチングのキャンセルによる出力電圧（パルス周期）の過不足は、他のパルス時間幅で調整するので、全体として出力電圧のバランスをとることができる。

本発明の第２の構成は、高電圧、中位電圧、および低電圧の３値の直流電圧を備え、前記３値のレベルをスイッチ素子のオン・オフにて相出力する構成とし、前記３値のレベルを、パルス幅変調によって制御する制御器と、前記パルス幅変調に同期して出力電流をサンプルし検出する電流検出器とを備えた３レベル電力変換装置において、前記電流検出器のサンプリングタイミングとパルス幅変調のスイッチングタイミングが近い場合に、そのスイッチングをキャンセルしても出力電圧の過不足が発生しないか、または出力電圧の過不足が軽微であるときは、スイッチングのキャンセルのみを行う手段を設けたものである。
この構成により、補正に必要な処理やハードウエアを軽減できる。
本発明の第３の構成は、電力変換装置の構成を、多相としたものであり、単相のみならず、３相以上の多相に適用できる。
本発明の第４の構成は、各相毎に備える電流検出器の中で、電流制御を行う上で省略できる場合は、電流検出器を省略する構成としたものである。
これにより、補正に必要な処理やハードウエアを軽減でき、さらに、多相時に電流検出器を省略することで、コストを低減することができる。

本発明によれば、パルス幅が狭くなった時のみ、スイッチングをキャンセルするので、電流検出へのスイッチングノイズを抑制し、電流制御性能を維持すると共に、中性点電位制御性能低下を最低限に抑えることができる。また、キャンセルによる電圧の過不足を補正することで、安定した電圧を負荷に供給することができ、キャンセルによる電圧の過不足が軽微であれば、キャンセルのみ実施することで、補正に必要な処理やハードウエアを軽減でき、さらに、多相時に電流検出器を省略することで、コストを低減できる。

以下、本発明の実施の形態について図を参照して説明する。
図１〜図５は、本発明の実施例１を示すもので、図７に示した３相の３レベルインバータに用いた場合の例である。

３相の３レベルインバータのＵ相，Ｖ相，Ｗ相の出力電圧が図７のＰ点電圧を出力する状態をＵ，Ｖ，Ｗ相の順で（Ｐ，Ｐ，Ｐ）と表示するとすれば、各相の電位状態はＰ，Ｏ，Ｎの３値を取るので、一例として、図８に示されたパルスを出力する場合を考えると、７種類の電圧Ｖ１（Ｐ，Ｐ，Ｐ）、Ｖ２（Ｐ，Ｐ，Ｏ）、Ｖ３（Ｐ，Ｏ，Ｏ）、Ｖ４（Ｏ，Ｏ，Ｏ）、Ｖ５（Ｏ，Ｏ，Ｎ）、Ｖ６（Ｏ，Ｎ，Ｎ）、Ｖ７（Ｎ，Ｎ，Ｎ）を出力する。ここで、Ｖ１（Ｐ，Ｐ，Ｐ）とＶ４（Ｏ，Ｏ，Ｏ）、Ｖ７（Ｎ，Ｎ，Ｎ）は負荷に印加される線間電圧が零となるので、負荷への出力電圧は零で同じである。Ｖ２（Ｐ，Ｐ，Ｏ）とＶ６（Ｏ，Ｎ，Ｎ）も負荷に印加される線間電圧は同じで、Ｖ３（Ｐ，Ｏ，Ｏ）とＶ５（Ｏ，Ｏ，Ｎ）も負荷に印加される線間電圧は同じである。このように、３レベルインバータは印加される線間電圧が同じ出力状態を取ることができる。

Ｖ２（Ｐ，Ｐ，Ｏ）とＶ５（Ｏ，Ｏ，Ｎ）の出力状態の時間比率と、Ｖ３（Ｐ，Ｏ，Ｏ）とＶ５（Ｏ，Ｏ，Ｎ）の出力状態の時間比率の調整は、図７のコンデンサ８と９の静電容量Ｃ１とＣ２によって作られる中間電位（Ｏ点電位）の調整によって決定される。
図８のＶ１（Ｐ，Ｐ，Ｐ）の出力時間が短くなると、Ｗ相のパルスが電流サンプリング点Ｔ21に近づくので、Ｗ相の電流検出がスイッチングノイズを拾ってしまう。
図１の実施例１では、この問題を解決するために、Ｖ１（Ｐ，Ｐ，Ｐ）の出力をキャンセルし、出力する予定であったＶ１（Ｐ，Ｐ，Ｐ）のパルス時間を、負荷に印加される電圧が同じ状態となるＶ４（Ｏ，Ｏ，Ｏ）またはＶ７（Ｎ，Ｎ，Ｎ）のパルス時間に加えてトータルの時間を合わせるよう補正し、パルスを組替える。

図８のＶ７（Ｎ，Ｎ，Ｎ）の出力時間が短くなると、Ｕ相のパルスが電流サンプリング点Ｔ22に近づくので、Ｕ相の電流検出がスイッチングノイズを拾ってしまう。
図２の実施例２ではこの問題を解決するために、Ｖ７（Ｎ，Ｎ，Ｎ）の出力をキャンセルし、出力する予定であったＶ７（Ｎ，Ｎ，Ｎ）のパルス時間を、負荷に印加される電圧が同じ状態となるＶ４（Ｏ，Ｏ，Ｏ）またはＶ１（Ｐ，Ｐ，Ｐ）のパルス時間に加えてトータルの時間を合わせるよう補正し、パルスを組替える。

図８のＶ１（Ｐ，Ｐ，Ｐ）、Ｖ７（Ｎ，Ｎ，Ｎ）の出力時間が短くなると、Ｗ相のパルスが電流サンプリング点Ｔ21，Ｔ22，Ｔ23に近づくので、Ｗ相の電流検出がスイッチングノイズを拾ってしまう。
図３の実施例３ではこの問題を解決するために、Ｖ１（Ｐ，Ｐ，Ｐ）、Ｖ７（Ｎ，Ｎ，Ｎ）の出力をキャンセルし、出力する予定であったＶ１（Ｐ，Ｐ，Ｐ）、Ｖ７（Ｎ，Ｎ，Ｎ）のパルス時間を、負荷に印加される電圧が同じ状態となるＶ４（Ｏ，Ｏ，Ｏ）のパルス時間に加えてトータルの時間を合わせるよう補正し、パルスを組替える。

図８のＶ１（Ｐ，Ｐ，Ｐ）、Ｖ４（Ｏ，Ｏ，Ｏ）、Ｖ７（Ｎ，Ｎ，Ｎ）の出力時間が無くなり、且つＶ２（Ｐ，Ｐ，Ｏ）の出力時間が短くなると、Ｖ相のパルスが電流サンプリング点に近づくので、Ｖ相の電流検出がスイッチングノイズを拾ってしまう。
図４の実施例４では、この問題を解決するために、Ｖ２（Ｐ，Ｐ，Ｏ）の出力をキャンセルし（図４（ａ）参照）、出力する予定であったＶ２（Ｐ，Ｐ，Ｏ）のパルス時間を、負荷に印加される電圧が同じ状態となるＶ５（Ｏ，Ｏ，Ｎ）のパルス時間に加えてトータルの時間と負荷に印加される電圧を合わせるよう補正し、パルスを組替える（図４（ｂ）参照）。

図８のＶ１（Ｐ，Ｐ，Ｐ）、Ｖ４（Ｏ，Ｏ，Ｏ）、Ｖ７（Ｎ，Ｎ，Ｎ）の出力時間が無くなり、且つＶ６（Ｏ，Ｎ，Ｎ）の出力時間が短くなると、Ｖ相のパルスが電流サンプリング点Ｔ22に近づくので、Ｖ相の電流検出がスイッチングノイズを拾ってしまう。
図５の実施例５では、この問題を解決するために、Ｖ６（Ｏ，Ｎ，Ｎ）の出力をキャンセルし（図５（ａ）参照）、出力する予定であったＶ６（Ｏ，Ｎ，Ｎ）のパルス時間を、負荷に印加される電圧が同じ状態となるＶ３（Ｐ，Ｏ，Ｏ）のパルス時間に加えてトータルの時間と負荷に印加される電圧を合わせるよう補正し、パルスを組替える（図５（ｂ）参照）。

なお、３相モータを駆動するような場合には、モータに流れる３相電流の和が零であることを利用し、電流検出を２相のみに省略することが可能である。
上述した実施例４や実施例５においては、Ｖ２（Ｐ，Ｐ，Ｏ）、Ｖ５（Ｏ，Ｏ，Ｎ）とＶ６（Ｏ，Ｎ，Ｎ）、Ｖ３（Ｐ，Ｏ，Ｏ）の時間を調整するので、これに伴って中性点電位に変動が発生することが考えられるが、パルス時間が電流サンプリングにノイズの影響を与える程度に短くなった時のみ、実施することで、中性点電位への影響を殆ど無視できるほど軽減することが可能である。
上述した実施例１から５において、あらかじめ電力変換装置に設定されている搬送波（三角波）の周波数が非常に低い場合や、電力変換装置の定格出力容量が小さい場合などで、スイッチングのキャンセルに伴う出力電圧の過不足が電流制御において無視できる程度に軽微であるような場合は、スイッチングのキャンセルのみを行い、出力電圧の状態をキャンセル前で保持するようにし、電圧の補正を行わないようにしてもよく、こうすることで補正に必要な処理やハードウエアを省略することができる。

本発明の実施例は、特許文献３同様に、パルス時間の演算および判断処理は、マイクロプロセッサとソフトウエアを利用すれば容易に実現できるので、特許文献３の図１に示されるように、各パルスの時間を計算する構成を使用し、三角波比較または空間ベクトルのＰＷＭ発生回路を利用する制御器へ容易に追加できる。また、パルス時間の演算に関しては、電流サンプリング点前後のＰＷＭパルス時間のみに着目して処理を行うようにしてもよい。近年では、ＡＳＩＣ，ＰＬＤ，ＦＰＧＡなどの大規模ロジック回路が安価に利用できるので、本実施例のような簡単な処理であれば、ロジック回路のみで構成することも可能である。

本発明は、インバータにおける中性点電位制御性能低下を最低限に抑えることができ、安定した電圧を負荷に供給することができる電力変換装置として利用することができる。

本発明の実施例１を示すＰＷＭパルス例である。 本発明の実施例２を示すＰＷＭパルス例である。 本発明の実施例３を示すＰＷＭパルス例である。 本発明の実施例４を示すＰＷＭパルス例である。 本発明の実施例５を示すＰＷＭパルス例である。 ３レベルインバータの構成図である。 ３相３レベルインバータの構成図である。 ３相３レベルインバータのＰＷＭパルス例である。

符号の説明

１〜６ 整流ダイオード
８，９ 平滑コンデンサ
１０〜１５ クランプダイオード
１６〜２７ スイッチ素子（ＩＧＢＴ）
２８〜３９ 還流ダイオード
５１，５２ 直流電源
５５〜５８ スイッチ素子（ＩＧＢＴ）
５９，６０ クランプダイオード
６１〜６４ 還流ダイオード

Claims (4)

1. 高電圧、中位電圧、および低電圧の３値の直流電圧を備え、前記３値のレベルをスイッチ素子のオン・オフにて相出力する構成とし、前記３値のレベルを、パルス幅変調によって制御する制御器と、前記パルス幅変調に同期して出力電流をサンプルし検出する電流検出器とを備えた３レベル電力変換装置において、
   前記電流検出器のサンプリングタイミングとパルス幅変調のスイッチングタイミングが近い場合は、そのスイッチングをキャンセルするとともに、スイッチングのキャンセルに伴う、出力電圧の過不足をキャンセルしないパルスの時間幅の調整によって補償する手段を設けたことを特徴とする電力変換装置。
2. 高電圧、中位電圧、および低電圧の３値の直流電圧を備え、前記３値のレベルをスイッチ素子のオン・オフにて相出力する構成とし、前記３値のレベルを、パルス幅変調によって制御する制御器と、前記パルス幅変調に同期して出力電流をサンプルし検出する電流検出器とを備えた３レベル電力変換装置において、
   前記電流検出器のサンプリングタイミングとパルス幅変調のスイッチングタイミングが近い場合に、そのスイッチングをキャンセルしても出力電圧の過不足が発生しないか、または出力電圧の過不足が軽微であるときは、スイッチングのキャンセルのみを行う手段を設けたことを特徴とする電力変換装置。
3. 電力変換装置の構成を、多相としたことを特徴とする請求項１または２に記載の電力変換装置。
4. 各相毎に備える電流検出器の中で、電流制御を行う上で省略できる場合は、電流検出器を省略することを特徴とする請求項３記載の電力変換装置。

Images