KR101546605B1

KR101546605B1 - 모터 제어 장치

Info

Publication number: KR101546605B1
Application number: KR1020140015011A
Authority: KR
Inventors: 사리 마에카와
Original assignee: 가부시끼가이샤 도시바
Priority date: 2013-02-13
Filing date: 2014-02-10
Publication date: 2015-08-21
Also published as: CN103986402A; JP2014155408A; US9059657B2; US20140225543A1; KR20140102142A; CN103986402B; JP6067402B2

Abstract

실시 형태의 모터 제어 장치에 의하면, PWM 신호 생성 수단은, 모터의 상전류에 기초하여 로터 위치를 결정하면, 로터 위치를 추종하도록 3상의 PWM 신호 패턴을 생성하고, 전류 검출 수단은, 인버터 회로의 직류측에 접속되는 전류 검출 소자에 발생한 신호와 PWM 신호 패턴에 기초하여 모터의 상전류를 검출한다. PWM 신호 생성 수단은, 구체적으로는, 3상의 PWM 신호 중 듀티가 최대로 되는 상은, 반송파 주기의 임의의 위상을 기준 위상으로 해서 지연측, 진행측의 쌍 방향으로 듀티를 증감시키고, 듀티가 최소로 되는 상은, 상기 기준 위상을 기준으로 해서 지연측, 진행측의 일 방향으로 듀티를 증감시키고, 듀티가 상기 2상의 중간으로 되는 상은, 상기 기준 위상을 기준으로 해서 상기 방향과는 역방향으로 듀티를 증감시킨다. 이에 의해, 전류 검출 수단이, PWM 신호의 반송파 주기 내에서 고정된 2점의 타이밍에 2상의 전류를 검출할 수 있게 되도록 3상의 PWM 신호 패턴을 생성한다. 그리고, 듀티 보정 수단은, PWM 신호 패턴의 듀티에 대해서, 각 상의 듀티의 증감 방향을 변화시키는 전환의 전후에 있어서, 듀티를 증감하여 보정한다.

Description

모터 제어 장치{MOTOR CONTROL DEVICE}

본 발명의 실시 형태는, 인버터 회로의 직류부에 배치되는 전류 검출 소자에 의해 상전류(相電流)를 검출하는 모터 제어 장치에 관한 것이다.

인버터 회로의 직류부에 삽입한 1개의 션트 저항을 사용해서 모터를 제어하기 위해 U, V, W 각 상의 전류를 검출하는 기술이 있다. 이 방식으로 3상의 모든 전류를 검출하기 위해서는, PWM(Pulse Width Modulation) 캐리어의 1주기 내에서, 2상 이상의 전류를 검출할 수 있도록 3상의 PWM 신호 패턴을 발생시킬 필요가 있다. 이러한 전류의 검출을 확실하게 행하기 위해서, 특허문헌 1(일본 특허 제3,447,366호 공보)에 개시되어 있는 바와 같이, 각 상의 PWM 신호 펄스를 시프트하는 것이 생각된다.

그러나, 단순하게 펄스를 시프트하는 것만으로는, 시프트 패턴이 이행하는 타이밍에 모터 전류가 스텝 형상으로 변화하는 경우가 있다. 그러면, 이때의 전류 변화가 토크의 변동을 일으켜서, 모터의 구동 시에 발생하는 소음의 레벨이 증대한다는 문제가 발생한다. 따라서, 특허문헌 2(일본 특허 공개 제2012-70591호 공보)에는, PWM 신호의 시프트 패턴이 변화하지 않도록 PWM 신호 펄스의 배치를 설정하여, 전류 검출률의 향상을 도모함과 함께, 전류 리플 및 그에 부수되는 소음의 증가를 억제하는 기술이 개시되어 있다.

그러나, 특허문헌 2의 기술에서는, 소음의 증가를 억제할 목적으로, 전류 검출률의 향상은, 변조율이 높은 영역에서 일부 제한되고 있다. 여기서, 각 PWM 신호 생성법에 의한 전류 검출률에 대해서 비교한다. 직류 전류의 검출에 필요한 최소 펄스폭 τ[s]는, 데드 타임 시간, 전류 검출 회로의 지연 시간 등에 의해 정해진다. 또한, 전류 검출에 필요한 최소 듀티 Dmin[%]는, 최소 펄스폭 τ와 PWM 주기 T[s]로부터 수학식 1에 의해 구해진다.

여기서, 변조율을, 직류 전원 전압에 대한 인버터의 선간 전압 진폭에 대한 비율로 정의하고, 도 15에는, τ=10[㎲], PWM 주기 100[㎲]로 한 경우, 각 방식의 변조율에 따른 전류 검출률을 나타낸다. 전류 검출률은, 전기각(電氣角) 1주기 중에 2상 이상의 전류를 검출할 수 있는 구간의 비율로서 산출하고 있다.

일반적인 삼각파 비교법(◆)에서는, 변조율이 낮은 영역에서 전류 검출할 수 없는 구간이 많지만, 특허문헌 1에 의한 방법(■)에서는 개선되어 있다. 이에 반해, 고정되어 있던 PWM 신호의 펄스 배치를 가변으로 하는 방법(▲), 구체적으로는 특허문헌 2에서, 캐리어 주기의 중앙에 배치하는 펄스를, 3상 중 듀티가 최대를 나타내는 상으로 하면, 변조율이 높은 영역에서의 전류 검출률이 향상된다. 그러나,이 결과, 토크 리플이 증가하여 모터의 구동 소음은 악화되어 버린다.

따라서, 단일 전류 검출 소자에 의해 모터에 공급되는 각 상의 전류를, 변조율이 높은 영역에서도 전류 검출률을 향상시키면서 구동 소음을 억제할 수 있는 모터 제어 장치를 제공한다.

실시 형태의 모터 제어 장치에 의하면, PWM 신호 생성 수단은, 모터의 상전류에 기초하여 로터 위치를 결정하면, 로터 위치를 추종하도록 3상의 PWM 신호 패턴을 생성하고, 전류 검출 수단은, 인버터 회로의 직류측에 접속되는 전류 검출 소자에 발생한 신호와 PWM 신호 패턴에 기초하여 모터의 상전류를 검출한다. PWM 신호 생성 수단은, 구체적으로는, 3상의 PWM 신호 중 듀티가 최대로 되는 상은, 반송파 주기의 임의의 위상을 기준 위상으로 해서 지연측, 진행측의 쌍 방향으로 듀티를 증감시키고, 듀티가 최소로 되는 상은, 상기 기준 위상을 기준으로 해서 지연측, 진행측의 일 방향으로 듀티를 증감시키고, 듀티가 상기 2상의 중간으로 되는 상은, 상기 기준 위상을 기준으로 해서 상기 방향과는 역방향으로 듀티를 증감시킨다.

이에 의해, 전류 검출 수단이, PWM 신호의 반송파 주기 내에서 고정된 2점의 타이밍에 2상의 전류를 검출할 수 있게 되도록 3상의 PWM 신호 패턴을 생성한다. 그리고, 듀티 보정 수단은, PWM 신호 패턴의 듀티에 대해서, 각 상의 듀티의 증감 방향을 변화시키는 전환의 전후에 있어서, 듀티를 증감하여 보정한다.

도 1은 제1 실시 형태이며, 모터 제어 장치의 구성을 도시하는 기능 블록도.
도 2는 PWM 신호 생성부의 내부 구성을 도시하는 기능 블록도.
도 3의 (a) 내지 (c)는 각 상의 PWM 캐리어와 듀티 지령, (d)는 각 상 PWM 신호 펄스의 생성 상태를 나타내는 타이밍 차트.
도 4는 3상 PWM 패턴에 따라서 검출되는 모터 전류를 도시하는 도면.
도 5는 PWM 캐리어의 주기마다 발생하는 끼어들기 처리를 나타내는 플로우차트.
도 6은 펄스 위상 결정부 및 듀티 조정부에서 행해지는 처리를 나타내는 플로우차트.
도 7은 3상 PWM 듀티의 대소 관계가 변화하는 타이밍을 도시하는 도면.
도 8은 펄스 위치의 변경 룰의 테이블을 도시하는 도면.
도 9의 (a), (b)는 펄스 위치의 전환 전후에 듀티의 증감을 행한 상태를 설명하는 도면.
도 10은 특허문헌 2의 도 9에 상당하는 도면.
도 11은 특허문헌 2의 방법으로 W상을 중앙 배치로 하는 것을 가정한 경우의 도 10에 상당하는 도면.
도 12는 제2 실시 형태를 도시하는 도 2에 상당하는 도면.
도 13은 특허문헌 2의 도 16에 상당하는 도면.
도 14는 특허문헌 2의 도 17에 상당하는 도면.
도 15는 종래 기술에 대하여 전류 검출률을 설명하는 도면.

(제1 실시 형태)

이하, 제1 실시 형태에 대해서 도 1 내지 도 11을 참조하여 설명한다. 도 1은 모터 제어 장치의 구성을 도시하는 기능 블록도이다. 직류 전원부(1)는 직류 전원의 심볼로 나타내고 있지만, 상용 교류 전원으로부터 직류 전원을 생성하고 있는 경우에는, 정류 회로나 평활 콘덴서 등을 포함하고 있다. 인버터 회로(직류 교류 변환기)(3)는 정측 모선(正側母線)(2a), 부측 모선(負側母線)(2b)을 개재해서 직류 전원부(1)에 접속되어 있고, 전류 검출 소자인 션트 저항(4)이 부측 모선(2b)측에 삽입되어 있다. 인버터 회로(3)는, 예를 들어 N 채널형 파워 MOSFET(5)(U+, V+, W+, U-, V-, W-)를 3상 브리지 접속하여 구성되어 있고, 각 상의 출력 단자는, 예를 들어 브러시리스 DC 모터인 모터(6)의 각 상 권선에 각각 접속되어 있다.

션트 저항(4)의 단자 전압(전류값에 대응한 신호)은 전류 검출부(7)에 의해 검출되고, 전류 검출부(전류 검출 수단)(7)는 상기 단자 전압과 인버터 회로(3)에 출력되는 3상의 PWM 신호 패턴에 기초하여 U, V, W 각 상의 전류 Iu, Iv, Iw를 검출한다. 전류 검출부(7)가 검출한 각 상전류는 DUTY 생성부(8)에 공급되고, A/D 변환되어 판독되면, 모터(6)의 제어 조건 등에 기초하여 연산이 행해진다. 그 결과, 각 상의 PWM 신호를 생성하기 위한 듀티 U_DUTY , V_DUTY, W_DUTY가 결정된다.

도 5는 PWM 캐리어의 주기마다 발생하는 끼어들기 처리를 나타내는 플로우차트이다. 예를 들어 벡터 제어를 행하는 경우이면, DUTY 생성부(8)에는, 제어 조건을 설정하는 마이크로컴퓨터 등으로부터 모터(6)의 회전 속도 지령 ωref가 공급된다. 그러면, DUTY 생성부(8)에 의해, 토크 전류 지령 Iqref가, 회전 속도 지령 ωref로 추정한 모터(6)의 실제의 회전 속도와의 차분에 기초하여 생성된다(S1). 또한, d축 전류 지령값은, 전체 계자(=0), 강화 계자(+), 약화 계자(-) 운전 중 어느 하나를 행하는지에 따라, 극성 및 값이 결정된다.

모터(6)의 로터 위치 θ는, 모터(6)의 각 상전류 Iu, Iv, Iw로부터 결정된다. 그러면, 토크 전류 Iq, 여자 전류 Id가, 로터 위치 θ를 사용하는 벡터 제어 연산에 의해 산출된다(S2). 그리고, 전압 지령 Vq가, 토크 전류 지령 Iqref와 토크 전류 Iq의 차분에 대하여, 예를 들어 PI 제어 연산이 행해져서 생성된다. 전압 지령 Vd가 여자 전류 Id측에 대해 마찬가지로 처리되어 생성되고, 전압 지령 Vq, Vd가, 상기 로터 위치 θ가 사용되어 3상 전압 Vu, Vv, Vw로 변환된다(S3). 그리고, 이들 3상 전압 Vu, Vv, Vw에 기초하여, 각 상 듀티 U, V, W_DUTY가 결정된다(S4). 계속되는 스텝 S5에서 행해지는 「3상 펄스 배치 및 듀티 보정 처리」에 대해서는, 후술한다.

각 상 듀티 U, V, W_DUTY는, PWM 신호 생성부(PWM 신호 생성 수단)(9)에 공급되어, 반송파의 레벨이 비교됨으로써 3상 PWM 신호가 생성된다. 또한, 하 아암측의 신호도, 상기 3상 PWM 신호를 반전시켜서 생성된다. 이들 신호는, 필요에 따라 데드 타임이 부가된 후, 구동 회로(10)에 출력된다. 구동 회로(10)는 공급된 PWM 신호에 따라, 인버터 회로(3)를 구성하는 6개의 파워 MOSFET5(U+, V+, W+, U-, V-, W-)의 각 게이트에, 게이트 신호를 출력한다(상 아암측에 대해서는, 필요한 레벨만큼 승압한 전위로 출력한다).

이어서, PWM 신호 생성부(9)가 3상 PWM 신호를 생성하는 방식에 대하여 설명한다. 인버터 회로(3)가 PWM 변조된 3상 교류를 출력할 때에는, 전술한 바와 같이, 상 아암측의 FET5(U+, V+, W+)에 대한 통전 패턴에 따라서 특정한 상의 전류를 검출할 수 있다. 이하는, 각 상 상 아암측의 게이트 신호에 대하여 설명한다. 예를 들어 U상만이 H 레벨로 되고, V상 및 W상이 모두 L 레벨로 되는 통전 패턴의 기간에서는, 션트 저항(4)의 양단에 발생하는 전압은 U상 전류에 대응한다. 또한, U상 및 V상의 양쪽이 H 레벨이며, W상이 L 레벨로 되는 구간에서는, 션트 저항(4)의 양단 전압의 부호를 반전시킨 것이 W상 전류에 대응한다. 이들 관계를 도 4에 도시한다.

이와 같이, PWM 신호의 통전 패턴에 따라서 2상분의 전류를 차례로 검출하여 기억하면, 시분할적이지만 3상분의 전류를 검출할 수 있다. 이 경우, 각 상전류는 동시에 검출되어 있지 않으므로 실제로는 오차가 발생하지만, 특별한 엄밀함이 요구되지 않으면 실용상 문제는 없고, 3상분의 전류 검출값을 사용하여 회로 방정식을 푸는 것으로, 다음 주기의 통전 패턴을 산출할 수 있다.

또한, FET5의 온, 오프 상태가 변화한 직후에는 전류 파형이 안정되지 않으므로, 션트 저항(4)에 발생한 전압 신호를 안정된 상태에서 판독하기 위해 최소 대기 시간(안정 시간) τ가 필요하다(상세에 대해서는, 특허문헌 2를 참조). 또한, 본 실시 형태에서는, 기본적으로 특허문헌 2에 개시되어 있는 방식을 사용함으로써 각 상의 PWM 신호 펄스의 출력 위상을, 각 상의 듀티의 크기에 따라서 시프트시킨다.

도 2는 PWM 신호 생성부(9)의 내부 구성을 나타내는 것이다. 도 3은 PWM 신호 생성부(9)의 내부에서 상 아암측의 3상 PWM 신호(U+, V+, W+)의 펄스가 생성되는 상태를 나타내는 타이밍 차트이다. 이들은 특허문헌 2의 도 2, 도 3에 상당하는 도면이다.

도 2에서는, 특허문헌 2의 DUYT 증감부(11) 대신에, 펄스 위상 결정부(14) 및 듀티 조정부(15)가 배치되어 있다. DUTY 생성부(8)로부터 입력된 각 상 듀티 U, V, W_DUTY는, DUYT 조정부(15)에 의해 조정값이 출력되면, 가산기(12U, 12V, 12W)를 개재해서 듀티가 가산(또는 감산)된다. 그리고, 가산기(12U, 12V, 12W)의 출력 신호는, 펄스 생성부(13)에 입력되고, U, V, W 각 상의 캐리어(반송파)와의 레벨이 비교된 결과, 각 상의 PWM 신호 U±, V±, W±가 생성된다.

펄스 생성부(13)에 대해서는, 펄스 위상 결정부(14)로부터 선택되어 출력되는 각 상마다 다른 파형의 캐리어를 사용한다. 도 3의 (a) 내지 (c)에 도시한 바와 같이, 예를 들어 U상 캐리어는 톱니형상파이며, V상 캐리어는 삼각파, W상 캐리어는 U상에 대하여 역상으로 되는 톱니형상파이다. 펄스 위상 결정부(14)는, 3상 중 어느 하나의 상에 대하여 삼각파, 상승 톱니파, 하강 톱니파로 되는 각 캐리어를 할당할지를 전환하는데, 이에 대해서는 후술한다. 캐리어 주기는, 예를 들어 100μsec로 한다.

펄스 생성부(13)에서는, 각 상 듀티 U, V, W_DUTY와 각 상 캐리어의 레벨을 각각 비교해서, (듀티)>(캐리어)로 되는 기간에 하이 레벨 펄스를 출력한다. 그 결과, 도 3의 (d)에 도시한 바와 같이, V상 캐리어의 진폭 최소 위상(삼각파의 골)을 기준 위상으로 하면, U상의 PWM 신호 펄스 U+는, 기준 위상으로부터 지연 방향측(도면 중 좌측;후반)으로 증감하도록 펄스폭이 변화하고, W상의 PWM 신호 펄스 W+는, 기준 위상으로부터 진행 방향측(도면 중 우측;전반)으로 증감하도록 펄스폭이 변화하고, V상의 PWM 신호 펄스 V+는, 기준 위상으로부터 지연, 진행의 양 방향측(중앙)으로 증감하도록 펄스폭이 변화한다. 이상의 처리가, 도 5에 도시하는 스텝 S5의 「3상 펄스 배치」에 대응한다. 여기서, 전반, 후반, 중앙이란, 기준 위상에 대해 삼각파 캐리어의 1주기 중 어느 위치에 펄스가 배치될지를 나타내고 있다.

또한, 펄스 위상 결정부(14)는 상술한 바와 같이 3종류의 파형을 각각 어느 상에 할당했는지를 나타내는 정보, 즉 각 상 듀티 펄스의 배치 변경 정보를, 듀티 조정부(15)에 출력한다. 듀티 조정부(15)는 상기 배치 변경 정보에 기초하여 대상으로 하는 상의 듀티 펄스를 증감시키도록 조정한다.

이어서, 본 실시 형태의 특징적인 작용에 대해서 도 6 내지 도 11을 참조하여 설명한다. 도 6은 펄스 위상 결정부(14) 및 듀티 조정부(15)에 의해 행해지는 처리를 나타내는 플로우차트이다. 펄스 위상 결정부(14)는 우선 전회의 주기에서 결정되어 기억되고 있는 듀티의 최대값, 중간값, 최소값을 취득하면(S11), 금회의 주기에 있어서의 각 상 듀티 U, V, W_DUTY의 대소 관계를 평가하여 최대, 중간, 최소를 결정한다(S12).

계속되는 스텝 S13에서는, 스텝 S11, S12의 처리 결과를 비교해서, 금회 듀티가 최대로 되는 상이 전회의 상으로부터 전환되었는지 여부를 판단한다. 여기서, 최대상이 전환되지 않으면(아니오), 각 상의 펄스 배치 위치는 종전대로 한다(변경 없음;S19). 즉, 듀티가 최대인 상은 중앙에, 중간 또는 최소로 되는 상은 전반 또는 후반에 배치된다. 그리고, 듀티가 최대로 되는 상의 캐리어를 삼각파에, 중간과 최소로 되는 상에 대해서는, 상승 톱니파, 하강 톱니파 중 어느 것이라도 상관없다(S18). 단, 스텝 S13에서 최대상이 전환되어 「예」라고 판단한 경우는, 이하에 설명하는 룰이 적용된다.

3상의 듀티는, 3상 변조이면 전압 위상각에 따라서 도 7에 도시한 바와 같이 발생하므로, 각 상의 듀티의 대소 관계(최대·중간·최소)가 변화하는 타이밍은 6회 있다. 또한, 최대 듀티상이 변화하는 타이밍은 3회이다. 예를 들어, 도면 중 A의 구간에서는, 각 상의 듀티의 대소 관계와 캐리어 및 듀티 펄스의 발생 위치가 하기와 같이 규정되어 있는 것으로 한다.

최대상 → V(삼각파) 펄스를 중앙에 배치

중간상 → U(상승 톱니파) 펄스를 후반에 배치

최소상 → W(하강 톱니파) 펄스를 전반에 배치

이어서, 위상 각도가 진행되어 구간 B의 위치가 되면, 각 상 듀티의 대소 관계는 U, V, W의 순서로 된다. 따라서, 최대상인 U상은 삼각파 캐리어와 비교되게 되지만, V상과 W상에 대해서는, 펄스의 배치 위치의 변화가 가장 적어지도록 캐리어 파형을 전환한다.

예를 들어, 도 7에 나타내는 구간 A에서 B로의 이행에 있어서는, W상은 구간 A에 있어서 하강 톱니파를 캐리어로 하고 펄스는 전반 배치되어 있지만, 거기에서 후반 배치로 전환하면 변화가 커진다. 따라서, 구간 B에서도 전반 배치로 한다. 한편, V상은 구간 A에 있어서 삼각파 캐리어로 펄스는 중앙 배치되어 있지만, 구간 B에 있어서는, 상승 톱니파 캐리어로 후반 배치로 변경한다.

도 8은 상술한 배치 위치 변경 룰을, 전압 위상각 전반에 걸쳐서 나타낸 테이블이다. 펄스를 중앙에 배치하는 상, 전반에 배치하는 상, 후반에 배치하는 상이 전환되어 가지만, 동일한 타이밍에 전환되는 것은 2상에 한정되고, 또한 배치 위치의 변경은, 중앙으로부터 전반 혹은 후반으로 되고, PWM 반주기분에 한정된다. 이에 의해 PWM 배치 위치 변경에 의해 전류 리플의 증대와 소음 악화를 억제할 수 있다. 또한, 도 8에는 3전기각 주기분의 패턴을 나타내고 있다. 패턴의 변화는 2 주기분에 걸쳐서, 3주기째에서는 최초의 패턴으로 되돌아가고 있다.

그리고, 도 6에 나타내는 플로우차트의 스텝 S14, S15, S20은, 상기의 룰에 따른 것이다. 스텝 S14에서는, 금회의 최대상이 전회의 전반상이었는지 여부를 판단하여, 「예」이면 스텝 S15로, 「아니오」이면 스텝 S20으로 이행한다. 스텝 S15에서는, 배치 위치를 이하와 같이 결정한다.

전회 전반상 → 중앙상

전회 중앙상 → 전반상

전회 후반상 → 후반상

또한, 스텝 S20에서는, 배치 위치를 이하와 같이 결정한다.

전회 후반상 → 중앙상

전회 전반상 → 전반상

전회 중앙상 → 후반상

스텝 S15, S20의 실행 후에는 금회의 각 상 펄스의 배치 위치를 기억한다(S16, S21).

이어서, 배치 위치 변경에 수반하여, 각 상의 듀티 조정을 행하는 듀티 조정부(15)에 대하여 설명한다. 전술한 바와 같이 각 상 펄스 배치 위치를 변경하면, PWM 주기 내에 있어서의 각 상의 인가 전압의 변화가 발생한다. 도 9의 (a)는, W상 펄스의 배치 위치를 후반으로부터 중앙으로 변화시킨 경우의 각 상 펄스 상태와 W상 전류를 나타내고 있다. 이때, 배치 변경에 수반하여 W상의 정측 인가 전압 기간이 증가하기 때문에, W상 전류는 배치 전환의 타이밍에 정측으로 리플을 발생해 버린다.

따라서, 듀티 조정부(15)는 배치 변화에 따라서 각 상 듀티를 증감 조정함으로써, 상기와 같은 리플의 레벨을 억제한다. 펄스 위상 결정부(14)에 의한 변경 룰에 의해, 펄스 위치의 전반으로부터 후반으로, 혹은 후반으로부터 전반으로의 배치 변경은 금지되어 있다. 즉, 펄스 위치의 변경은, 중앙으로부터 전반 혹은 후반으로나, 그 역 패턴으로 한정된다. 듀티 조정부(15)의 조정 룰은, 다음과 같이 규정된다.

(1) 변경에 의해 펄스의 발생 위치가 가까워지는 상은 듀티를 감소시킨다.

(2) 변경에 의해 펄스의 발생 위치가 멀어지는 상은 듀티를 증가시킨다.

또한, 「발생 위치가 가까워진다」란, 보다 엄밀하게 말하면, 전회의 펄스의 오프 타이밍(하강)과 다음회의 펄스의 온 타이밍(상승)의 간격이 짧아지는 것이며, 「발생 위치가 멀어진다」란, 상기 오프 타이밍과 상기 온 타이밍의 간격이 길어지는 것이다.

여기서, 도 9에 나타내는 구체예로 설명하면 도 9의 (a)에 있어서, W상 펄스의 배치는, 전환의 전후에서 후반으로부터 중앙으로 변경되고 있으므로, 상기 룰 (1)에 상당한다. 즉, 후반→중앙으로 전환되었기 때문에, 발생 위치가 가까워지고 있다. 따라서, 도 9의 (b)에 도시한 바와 같이, 듀티 조정부(15)는 W상 펄스의 듀티를 감소시킨다. 또한, U상 펄스의 배치는 중앙으로부터 후반으로 변경되고 있으므로, 상기의 룰 (2)에 상당한다. 따라서, 도 9의 (b)에 도시한 바와 같이, 듀티 조정부(15)는, U상 펄스의 듀티를, 전환을 행하기 전에 증가시킨다. 이 결과, 도 9의 (b)에 도시한 바와 같이 U상, W상의 전류는, 모두 전환의 전후에 있어서의 진폭의 변화량이 작아져서, 리플이 억제되고 있다. 이에 의해, 모터(6)의 구동 소음의 증가를 억제할 수 있다.

또한, 듀티 조정부(15)에서 전술한 룰에 따라서 조정되는 증감값은, 배치 변경이 전반(후반)→중앙 배치의 경우에는, 변경 전 듀티의 1/4 정도를 목표로 해서, 실험적으로 소음이 가장 경감될 수 있는 값을 선정하는 것이 바람직하다. 이것은, 데드 타임의 설정값이 몇이 될지에도 따른다.

도 6에 나타내는 스텝 S22는, 상술한 도 9의 케이스에 대응한 듀티 조정 처리이다. 한편, 스텝 S17은 스텝 S15와 같이 배치 변경한 경우이기 때문에, 금회의 중앙상에는 조정 룰(2)이 적용되고, 전반상에는 조정 룰(1)이 적용된다. 그리고, 후반상에 대해서는 조정하지 않는다.

또한, 도 9의 (b)에 나타내는 U상 펄스와 같이, 펄스 배치의 변경을 행하기 이전에 듀티를 조정하기 위해서는, 그를 위한 시간 여유를 갖게 할 필요가 있다. 예를 들어,

·캐리어 주기 100㎲ec에 대하여, 듀티의 전환 주기는 200㎲ec로 한다.

·듀티의 전환은 캐리어의 골에서 행하고, 듀티값의 갱신은 캐리어의 산에서 행하도록 한다.

등의 방법을 채용하면 된다.

또한 도 10은, 특허문헌 2의 도 9에 상당하는 도면이며, 전기각이 300도이고, U, V 상의 듀티가 똑같이 89%, W상 듀티가 11%인 경우이다. 이때, W상은 삼각파의 골로부터 지연측(도면 중 우측)으로 11% 부근까지 펄스가 발생한다. 데드 타임 τ=10㎲ec로 설정되어 있어도, 듀티 11%의 펄스폭은 11㎲ec이기 때문에, 역시 2회의 검출 타이밍 A, B에 있어서, 2상의 전류를 문제없이 검출할 수 있다. 이에 반해, 특허문헌 2의 방법에서 W상을 중앙 배치로 하는 것을 가정하면 도 11과 같이, 삼각파 골로부터 양측으로 5.5㎲ec씩 연장하는 펄스가 발생하기 때문에, τ 시간 이하로 되어, 2상의 전류를 검출할 수 없다.

또한, 도 10 및 도 11에서는, 1회째의 전류 검출 타이밍 A를, 실제로 검출 대상으로 되는 상을 명확히 하기 위해서, 도 3 등의 도시보다도 진행측으로 어긋나게 한 상태로 나타내고 있다.

이상과 같이 본 실시 형태에 따르면, PWM 신호 생성부(9)는, 모터(6)의 상전류에 기초하여 로터 위치를 결정하면, 로터 위치를 추종하도록 3상의 PWM 신호 패턴을 생성한다. 전류 검출부(7)는 인버터 회로(3)의 직류측에 접속되는 션트 저항(4)에 발생한 신호와 PWM 신호 패턴에 기초하여 모터(6)의 상전류 Iu, Iv, Iw를 검출한다. PWM 신호 생성부(9)는, 3상의 PWM 신호 중 듀티가 최대로 되는 상은, 캐리어 주기의 임의의 위상을 기준 위상으로 해서 지연측, 진행측의 쌍 방향으로 듀티를 증감시킨다. 또한, 듀티가 최소로 되는 상은, 상기 기준 위상을 기준으로 해서 지연측, 진행측의 일 방향으로 듀티를 증감시킨다. 또한 듀티가 상기 2상의 중간으로 되는 상은, 상기 기준 위상을 기준으로 해서 상기 방향과는 역방향으로 듀티를 증감시킨다.

이에 의해, 전류 검출부(7)가, 캐리어 주기 내에서 고정된 2점의 타이밍에 2상의 전류를 검출할 수 있게 되도록 3상의 PWM 신호 패턴을 생성한다. 그리고, 듀티 조정부(15)는 PWM 신호 패턴의 듀티에 대해서, 각 상의 듀티의 증감 방향을 변화시키는 전환의 전후에 있어서, 듀티를 증감하여 보정한다.

구체적으로는, 듀티의 증감 방향이, 쌍 방향으로부터 진행 방향 또는 지연 방향(중앙상으로부터 전반상 또는 후반상)으로 전환되는 상과, 진행 방향 또는 지연 방향으로부터 쌍 방향(전반상 또는 후반상으로부터 중앙상)으로 전환되는 상을 보정의 대상으로 한다. 전환 후의 듀티 펄스에 의한 온 타이밍이, 전환 전의 듀티 펄스의 오프 타이밍에 가까워지는 상에 대해서는 전환 후의 듀티를 감소시키고, 상기 온 타이밍이 상기 오프 타이밍보다도 멀어지는 상에 대해서는 전환 전의 듀티를 증가시킨다. 따라서, 펄스 발생 위치의 변경에 의한 전류 리플 및 모터 구동 소음의 증가를 억제하면서, 저변조율로부터 고변조율까지 전류 검출률을 향상시킬 수 있다.

(제2 실시 형태)

도 12 내지 도 14는 제2 실시 형태를 도시하는 도면이며, 제1 실시 형태와 동일 부분에는 동일 부호를 붙여서 설명을 생략하고, 이하 다른 부분에 대하여 설명한다. 도 12는 도 2에 상당하는 도면이며, PWM 신호 생성부(21)는 PWM 신호 생성부(9)에 있어서의 펄스 위상 결정부(14)를, 펄스 위상 결정부(22)로 치환한 것이다. 제2 실시 형태는, 특허문헌 2의 제4 실시 형태를 적용한 것이며, 펄스 위상 결정부(22)는 삼각파의 캐리어만을 펄스 생성부(13)에 출력한다.

도 13 및 도 14는 특허문헌 2의 도 16 및 도 17에 상당하는 도면이다. 단, 이들 도면에서는, 각 상을 U, V, W의 구체적인 예시가 아닌, 듀티의 대소 관계에 따라서 펄스의 배치 위치가 결정되는 전반 배치상, 중앙 배치상, 후반 배치상으로 나타내고 있다. 이와 같이 한종류의 캐리어만을 사용해서, 로직에 의해 각 상 듀티 펄스의 배치 위치를 결정하는 방식을 사용한 경우에도, 제1 실시 형태와 마찬가지의 효과가 얻어진다.

본 발명의 몇몇 실시 형태를 설명했지만, 이들 실시 형태는 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않는다. 이들 신규의 실시 형태는, 그 밖의 다양한 형태에서 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함됨과 함께, 특허 청구 범위에 기재된 발명과 그 균등 범위에 포함된다.

전류 검출부(7)가 캐리어 주기 내에서 2상의 전류를 검출하는 타이밍은, 반드시 캐리어의 레벨이 최소 또는 최대를 나타내는 위상을 기준으로 할 필요는 없고, 2상의 전류를 검출 가능한 범위에서 캐리어의 임의의 위상에 기초하여 설정하면 된다.

또한, 전류를 검출하는 타이밍은, PWM 캐리어의 주기에 일치시킬 필요는 없고, 예를 들어 캐리어 주기의 2배나 4배의 주기로 검출을 행해도 된다. 따라서, 전류 검출부(7)에 입력하는 전류 검출 타이밍 신호는, 캐리어 그 자체일 필요는 없고, 예를 들어 캐리어에 동기하여 소정의 주기를 갖는 펄스 신호여도 된다.

션트 저항(4)을 정측 모선(2a)에 배치해도 된다. 또한, 전류 검출 소자는 션트 저항(4)에 한하지 않고, 예를 들어 CT(Current Transformer) 등을 설치해도 된다.

스위칭 소자는 N 채널형 MOSFET에 한하지 않고, P 채널형 MOSFET나, IGBT, 파워 트랜지스터 등을 사용해도 된다.

듀티의 증감값에 대해서는, 변경 전 듀티의 1/4 정도를 목표로 하는 데 한하지 않고, 개별의 설계에 따라서 적절히 변경하면 된다.

Claims

모터 제어 장치로서,
모터를 구동하는 인버터 회로의 직류측에 접속되어, 전류값에 대응하는 신호를 발생하는 전류 검출 소자와,
상기 모터의 상전류에 기초하여 로터 위치를 결정하고, 상기 로터 위치를 추종하도록 3상의 PWM 신호 패턴을 생성하는 PWM 신호 생성 수단과,
상기 전류 검출 소자에 발생한 신호와 상기 PWM 신호 패턴에 기초하여, 상기 모터의 상전류를 검출하는 전류 검출 수단과,
상기 PWM 신호 패턴의 듀티를 보정하는 듀티 보정 수단을 포함하고,
상기 PWM 신호 생성 수단은, 상기 3상의 PWM 신호 중, 듀티가 최대로 되는 상에 대해서는, 반송파 주기의 임의의 위상을 기준 위상으로 해서 지연측, 진행측의 쌍 방향으로 듀티를 증감시키고,
듀티가 최소로 되는 상에 대해서는, 상기 기준 위상을 기준으로 해서 지연측, 진행측의 일 방향으로 듀티를 증감시키고,
듀티가 2상의 중간으로 되는 상에 대해서는, 상기 기준 위상을 기준으로 해서 상기 지연측, 진행측의 일 방향과는 역방향으로 듀티를 증감시킴으로써, 상기 전류 검출 수단이, 상기 PWM 신호의 반송파 주기 내에서 고정된 2점의 타이밍에 2상의 전류를 검출할 수 있게 되도록 3상의 PWM 신호 패턴을 생성하고,
상기 듀티 보정 수단은, 상기 각 상의 듀티의 증감 방향을 변화시키는 전환의 전후에 있어서, 듀티를 증감하여 보정하는, 모터 제어 장치.
제1항에 있어서,
상기 듀티 보정 수단은, 듀티의 증감 방향이, 상기 쌍 방향으로부터 진행 방향 또는 지연 방향으로 전환되는 상과, 상기 진행 방향 또는 지연 방향으로부터 상기 쌍 방향으로 전환되는 상을, 보정의 대상으로 하는, 모터 제어 장치.
제2항에 있어서,
상기 듀티 보정 수단은, 전환 후의 듀티 펄스에 의한 온 타이밍이, 전환 전의 듀티 펄스의 오프 타이밍에 가까워지는 상에 대해서는, 전환 후의 듀티를 감소시키고,
상기 온 타이밍이 상기 오프 타이밍보다도 멀어지는 상에 대해서는, 전환 전의 듀티를 증가시키는, 모터 제어 장치.