JP2018093610A - 電力変換回路 - Google Patents
電力変換回路 Download PDFInfo
- Publication number
- JP2018093610A JP2018093610A JP2016234518A JP2016234518A JP2018093610A JP 2018093610 A JP2018093610 A JP 2018093610A JP 2016234518 A JP2016234518 A JP 2016234518A JP 2016234518 A JP2016234518 A JP 2016234518A JP 2018093610 A JP2018093610 A JP 2018093610A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- diode
- switching
- parallel
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子、第8スイッチング素子、第1ダイオード、第2ダイオード、第3ダイオード、第4ダイオード、第5ダイオード、第6ダイオード、第7ダイオード、第8ダイオード、第1リアクトル、第2リアクトル、第1コンデンサ、第2コンデンサ、第3コンデンサ、第1クランプダイオード、第2クランプダイオードおよび制御器を有し、
前記第1スイッチング素子および前記第1ダイオードが逆並列に接続された第1並列接続体と、前記第2スイッチング素子および前記第2ダイオードが逆並列に接続された第2並列接続体と、前記第3スイッチング素子および前記第3ダイオードが逆並列に接続された第3並列接続体と、前記第4スイッチング素子および前記第4ダイオードが逆並列に接続された第4並列接続体と、前記第5スイッチング素子および前記第5ダイオードが逆並列に接続された第5並列接続体と、前記第6スイッチング素子および前記第6ダイオードが逆並列に接続された第6並列接続体と、前記第7スイッチング素子および前記第7ダイオードが逆並列に接続された第7並列接続体と、前記第8スイッチング素子および前記第8ダイオードが逆並列に接続された第8並列接続体と、が形成され、
前記第1並列接続体、第1接続点および前記第2並列接続体がこの順に接続された第1アームと、前記第3並列接続体、第2接続点および前記第4並列接続体がこの順に接続された第2アームと、前記第5並列接続体、第3接続点、前記第6並列接続体、第5接続点、前記第7並列接続体、第4接続点および前記第8並列接続体がこの順に接続された第3アームと、が形成され、
前記入力端部の一端、前記第1リアクトルおよび前記第1接続点をこの順に接続する第1経路と、前記第2接続点、前記第2リアクトルおよび前記出力端部の一端をこの順に接続する第2経路と、前記第2コンデンサ、第6接続点および前記第3コンデンサをこの順に接続する第3経路と、前記第3接続点、前記第1クランプダイオード、第7接続点、前記第2クランプダイオードおよび前記第4接続点をこの順に接続する第4経路と、前記第5接続点を前記入力端部の他端および前記出力端部の他端に接続する第5経路と、前記第6接続点および前記第7接続点を接続する第6経路と、が存在し、
前記第1コンデンサ、前記第3経路、前記第1アーム、前記第2アームおよび前記第3アームは互いに並列に接続され、
前記制御器は、前記第6スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第1の非スイッチング期間を設けるとともに、前記第7スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第2の非スイッチング期間を設ける、電力変換回路を提供する。
図9に示す特許文献1の電力変換回路101では、第1アーム113および第3アーム115によって、コンバータが構成されている。第2アーム114および第3アーム115によって、インバータが構成されている。しかし、コンバータもインバータも2レベル化されているに過ぎない。このため、入力電源119側および外部負荷120側の両方において、スイッチングリプルおよび高調波成分が大きくなり易い。これらを抑制するためには、リアクトル117aおよび117bを大きくする必要がある。また、スイッチング素子111a〜111fのスイッチングの回数を減らす工夫もされておらず、スイッチング損失が大きくなり易いため、放熱フィンのサイズを小さくすることが難しい。このため、特許文献1の電力変換回路101には、小型化の観点から改善の余地がある。
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子、第8スイッチング素子、第1ダイオード、第2ダイオード、第3ダイオード、第4ダイオード、第5ダイオード、第6ダイオード、第7ダイオード、第8ダイオード、第1リアクトル、第2リアクトル、第1コンデンサ、第2コンデンサ、第3コンデンサ、第1クランプダイオード、第2クランプダイオードおよび制御器を有し、
前記第1スイッチング素子および前記第1ダイオードが逆並列に接続された第1並列接続体と、前記第2スイッチング素子および前記第2ダイオードが逆並列に接続された第2並列接続体と、前記第3スイッチング素子および前記第3ダイオードが逆並列に接続された第3並列接続体と、前記第4スイッチング素子および前記第4ダイオードが逆並列に接続された第4並列接続体と、前記第5スイッチング素子および前記第5ダイオードが逆並列に接続された第5並列接続体と、前記第6スイッチング素子および前記第6ダイオードが逆並列に接続された第6並列接続体と、前記第7スイッチング素子および前記第7ダイオードが逆並列に接続された第7並列接続体と、前記第8スイッチング素子および前記第8ダイオードが逆並列に接続された第8並列接続体と、が形成され、
前記第1並列接続体、第1接続点および前記第2並列接続体がこの順に接続された第1アームと、前記第3並列接続体、第2接続点および前記第4並列接続体がこの順に接続された第2アームと、前記第5並列接続体、第3接続点、前記第6並列接続体、第5接続点、前記第7並列接続体、第4接続点および前記第8並列接続体がこの順に接続された第3アームと、が形成され、
前記入力端部の一端、前記第1リアクトルおよび前記第1接続点をこの順に接続する第1経路と、前記第2接続点、前記第2リアクトルおよび前記出力端部の一端をこの順に接続する第2経路と、前記第2コンデンサ、第6接続点および前記第3コンデンサをこの順に接続する第3経路と、前記第3接続点、前記第1クランプダイオード、第7接続点、前記第2クランプダイオードおよび前記第4接続点をこの順に接続する第4経路と、前記第5接続点を前記入力端部の他端および前記出力端部の他端に接続する第5経路と、前記第6接続点および前記第7接続点を接続する第6経路と、が存在し、
前記第1コンデンサ、前記第3経路、前記第1アーム、前記第2アームおよび前記第3アームは互いに並列に接続され、
前記制御器は、前記第6スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第1の非スイッチング期間を設けるとともに、前記第7スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第2の非スイッチング期間を設ける、電力変換回路を提供する。
入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子、第8スイッチング素子、第1ダイオード、第2ダイオード、第3ダイオード、第4ダイオード、第5ダイオード、第6ダイオード、第7ダイオード、第8ダイオード、第1リアクトル、第2リアクトル、第1コンデンサ、第2コンデンサ、第3コンデンサ、第1クランプダイオード、第2クランプダイオードおよび制御器を有し、
前記第1スイッチング素子および前記第1ダイオードが逆並列に接続された第1並列接続体と、前記第2スイッチング素子および前記第2ダイオードが逆並列に接続された第2並列接続体と、前記第3スイッチング素子および前記第3ダイオードが逆並列に接続された第3並列接続体と、前記第4スイッチング素子および前記第4ダイオードが逆並列に接続された第4並列接続体と、前記第5スイッチング素子および前記第5ダイオードが逆並列に接続された第5並列接続体と、前記第6スイッチング素子および前記第6ダイオードが逆並列に接続された第6並列接続体と、前記第7スイッチング素子および前記第7ダイオードが逆並列に接続された第7並列接続体と、前記第8スイッチング素子および前記第8ダイオードが逆並列に接続された第8並列接続体と、が形成され、
前記第1並列接続体、第1接続点および前記第2並列接続体がこの順に接続された第1アームと、前記第3並列接続体、第2接続点および前記第4並列接続体がこの順に接続された第2アームと、前記第5並列接続体、第3接続点、前記第6並列接続体、第5接続点、前記第7並列接続体、第4接続点および前記第8並列接続体がこの順に接続された第3アームと、が形成され、
前記入力端部の一端、前記第1リアクトルおよび前記第1接続点をこの順に接続する第1経路と、前記第2接続点、前記第2リアクトルおよび前記出力端部の一端をこの順に接続する第2経路と、前記第2コンデンサ、第6接続点および前記第3コンデンサをこの順に接続する第3経路と、前記第3接続点、前記第1クランプダイオード、第7接続点、前記第2クランプダイオードおよび前記第4接続点をこの順に接続する第4経路と、前記第5接続点を前記入力端部の他端および前記出力端部の他端に接続する第5経路と、前記第6接続点および前記第7接続点を接続する第6経路と、が存在し、
前記第1コンデンサ、前記第3経路、前記第1アーム、前記第2アームおよび前記第3アームは互いに並列に接続され、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子における前記交流電圧の一周期あたりのスイッチングの回数の最小値を基準回数と定義したとき、前記制御器は、前記第6スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくするとともに、前記第7スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくする、電力変換回路を提供する。
前記制御器は、前記第6スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の60%以下にするとともに、前記第7スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の60%以下にする、電力変換回路を提供する。
前記第6スイッチング素子および前記第7スイッチング素子は、IGBTであり、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子は、MOSFETである、電力変換回路を提供する。
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子は、シリコンカーバイドを用いたMOSFETであり、
前記第5スイッチング素子、前記第6スイッチング素子、前記第7スイッチング素子および第8スイッチング素子はシリコンを用いたMOSFETである、電力変換回路を提供する。
図1は、実施の形態1に係る電力変換回路の構成図である。以下、図1等を参照しながら、実施の形態1に係る電力変換回路1の構成について説明する。
スイッチング素子2a〜2hとしては、公知のスイッチング素子を用いることができる。本実施の形態では、スイッチング素子2a〜2hは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor:絶縁ゲートバイポーラトランジスタ)であり、具体的にはnチャネル型のMOSFETである。ただし、スイッチング素子2a〜2hは、pチャネル型のMOSFETであってもよい。以下、スイッチング素子2a〜2hをMOSFET2a〜2hと称することがある。
ダイオード3a〜3hは、還流ダイオードである。ダイオード3a〜3hとしては、公知のダイオードを用いることができる。
コンデンサ10〜12としては、公知のコンデンサを用いることができる。本実施の形態では、第2コンデンサ11の容量と第3コンデンサ12の容量は同じである。
クランプダイオード13および14としては、公知のダイオードを用いることができる。
第4コンデンサ21および第1リアクトル8は、ローパスフィルタ(LCフィルタ)を構成している。このローパスフィルタにより、各アームに流れ込む電流のリプルが低減され、該電流は歪みの小さい波(本実施形態では正弦波)となる。第5コンデンサ22および第2リアクトル9は、ローパスフィルタ(LCフィルタ)を構成している。このローパスフィルタにより、外部負荷26に供給される電圧は、歪みの小さい波(本実施形態では正弦波)となる。なお、コンデンサ21および22は省略可能である。この省略を行った場合であっても、第1リアクトル8は、各アームに流れ込む電流のリプルを低減する。また、第2リアクトル9は、外部負荷26に供給される電圧の歪みを小さくする。
制御器30は、スイッチング素子2a〜2hを制御する。具体的に、制御器30は、図1に示すように、スイッチング素子2a〜2hのゲートの電圧を制御する(なお、図1の制御器30上方の「8」は、本実施の形態における制御対象であるスイッチング素子の数が8つであることを表している)。本実施の形態の制御器30は、スイッチング素子2a〜2hを、パルス幅変調に基づいて制御する。以下、本実施の形態の制御器30が行う制御について説明する。
図7は、実施の形態2に係る電力変換回路の構成図である。以下、図7を参照しながら、実施の形態2に係る電力変換回路1aの構成について説明する。なお、以下では、実施の形態1に係る電力変換回路1の構成要素と同一の構成要素の説明は省略することがある。
実施の形態1のスイッチング素子2a〜2hの種類を具体的に特定した例を、実施の形態3として説明する。図8は、実施の形態3に係る電力変換回路の構成図である。以下、図8を参照しながら、実施の形態3に係る電力変換回路1bの構成について説明する。
2a,2b,2c,2d,2e,2f,2g,2h,111a,111b,111c,111d,111e,111f スイッチング素子
2m,2n,2o,2p シリコンを用いたMOSFET
3a,3b,3c,3d,3e,3f,3g,3h,112a,112b,112c,112d,112e,112f ダイオード
4,5,6,113,114,115 アーム
7,119 入力電源
8,9,117a、117b リアクトル
10,11,12,21,22,116,118a,118b コンデンサ
13,14 クランプダイオード
15a,15b IGBT
16a,16b,16c,16d シリコンカーバイドを用いたMOSFET
20 入力端部
25 出力端部
26,120 外部負荷
30 制御器
31,33 減算部
32,34 PI制御部
35 乗算部
36 除算部
37 変調率設定部
c1,c2,c3,c4,c5,c6,c7,c8 回路
p1,p2,p3,p4,p5,p6,p7,p113,p114,p115 接続点
r1,r2,r3,r4,r5,r6 経路
Claims (5)
- 入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子、第8スイッチング素子、第1ダイオード、第2ダイオード、第3ダイオード、第4ダイオード、第5ダイオード、第6ダイオード、第7ダイオード、第8ダイオード、第1リアクトル、第2リアクトル、第1コンデンサ、第2コンデンサ、第3コンデンサ、第1クランプダイオード、第2クランプダイオードおよび制御器を有し、
前記第1スイッチング素子および前記第1ダイオードが逆並列に接続された第1並列接続体と、前記第2スイッチング素子および前記第2ダイオードが逆並列に接続された第2並列接続体と、前記第3スイッチング素子および前記第3ダイオードが逆並列に接続された第3並列接続体と、前記第4スイッチング素子および前記第4ダイオードが逆並列に接続された第4並列接続体と、前記第5スイッチング素子および前記第5ダイオードが逆並列に接続された第5並列接続体と、前記第6スイッチング素子および前記第6ダイオードが逆並列に接続された第6並列接続体と、前記第7スイッチング素子および前記第7ダイオードが逆並列に接続された第7並列接続体と、前記第8スイッチング素子および前記第8ダイオードが逆並列に接続された第8並列接続体と、が形成され、
前記第1並列接続体、第1接続点および前記第2並列接続体がこの順に接続された第1アームと、前記第3並列接続体、第2接続点および前記第4並列接続体がこの順に接続された第2アームと、前記第5並列接続体、第3接続点、前記第6並列接続体、第5接続点、前記第7並列接続体、第4接続点および前記第8並列接続体がこの順に接続された第3アームと、が形成され、
前記入力端部の一端、前記第1リアクトルおよび前記第1接続点をこの順に接続する第1経路と、前記第2接続点、前記第2リアクトルおよび前記出力端部の一端をこの順に接続する第2経路と、前記第2コンデンサ、第6接続点および前記第3コンデンサをこの順に接続する第3経路と、前記第3接続点、前記第1クランプダイオード、第7接続点、前記第2クランプダイオードおよび前記第4接続点をこの順に接続する第4経路と、前記第5接続点を前記入力端部の他端および前記出力端部の他端に接続する第5経路と、前記第6接続点および前記第7接続点を接続する第6経路と、が存在し、
前記第1コンデンサ、前記第3経路、前記第1アーム、前記第2アームおよび前記第3アームは互いに並列に接続され、
前記制御器は、前記第6スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第1の非スイッチング期間を設けるとともに、前記第7スイッチング素子がスイッチングを行わない期間であって前記交流電圧の半周期以上の期間である第2の非スイッチング期間を設ける、電力変換回路。 - 入力端部に交流電圧が印加され出力端部に出力電圧を出力する電力変換回路であって、
第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、第4スイッチング素子、第5スイッチング素子、第6スイッチング素子、第7スイッチング素子、第8スイッチング素子、第1ダイオード、第2ダイオード、第3ダイオード、第4ダイオード、第5ダイオード、第6ダイオード、第7ダイオード、第8ダイオード、第1リアクトル、第2リアクトル、第1コンデンサ、第2コンデンサ、第3コンデンサ、第1クランプダイオード、第2クランプダイオードおよび制御器を有し、
前記第1スイッチング素子および前記第1ダイオードが逆並列に接続された第1並列接続体と、前記第2スイッチング素子および前記第2ダイオードが逆並列に接続された第2並列接続体と、前記第3スイッチング素子および前記第3ダイオードが逆並列に接続された第3並列接続体と、前記第4スイッチング素子および前記第4ダイオードが逆並列に接続された第4並列接続体と、前記第5スイッチング素子および前記第5ダイオードが逆並列に接続された第5並列接続体と、前記第6スイッチング素子および前記第6ダイオードが逆並列に接続された第6並列接続体と、前記第7スイッチング素子および前記第7ダイオードが逆並列に接続された第7並列接続体と、前記第8スイッチング素子および前記第8ダイオードが逆並列に接続された第8並列接続体と、が形成され、
前記第1並列接続体、第1接続点および前記第2並列接続体がこの順に接続された第1アームと、前記第3並列接続体、第2接続点および前記第4並列接続体がこの順に接続された第2アームと、前記第5並列接続体、第3接続点、前記第6並列接続体、第5接続点、前記第7並列接続体、第4接続点および前記第8並列接続体がこの順に接続された第3アームと、が形成され、
前記入力端部の一端、前記第1リアクトルおよび前記第1接続点をこの順に接続する第1経路と、前記第2接続点、前記第2リアクトルおよび前記出力端部の一端をこの順に接続する第2経路と、前記第2コンデンサ、第6接続点および前記第3コンデンサをこの順に接続する第3経路と、前記第3接続点、前記第1クランプダイオード、第7接続点、前記第2クランプダイオードおよび前記第4接続点をこの順に接続する第4経路と、前記第5接続点を前記入力端部の他端および前記出力端部の他端に接続する第5経路と、前記第6接続点および前記第7接続点を接続する第6経路と、が存在し、
前記第1コンデンサ、前記第3経路、前記第1アーム、前記第2アームおよび前記第3アームは互いに並列に接続され、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子における前記交流電圧の一周期あたりのスイッチングの回数の最小値を基準回数と定義したとき、前記制御器は、前記第6スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくするとともに、前記第7スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数よりも少なくする、電力変換回路。 - 前記制御器は、前記第6スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の60%以下にするとともに、前記第7スイッチング素子の前記一周期あたりのスイッチングの回数を前記基準回数の60%以下にする、請求項2に記載の電力変換回路。
- 前記第6スイッチング素子および前記第7スイッチング素子は、IGBTであり、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子は、MOSFETである、請求項1〜3のいずれか一項に記載の電力変換回路。 - 前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子および前記第4スイッチング素子は、シリコンカーバイドを用いたMOSFETであり、
前記第5スイッチング素子、前記第6スイッチング素子、前記第7スイッチング素子および第8スイッチング素子はシリコンを用いたMOSFETである、請求項1〜3のいずれか一項に記載の電力変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234518A JP6775118B2 (ja) | 2016-12-01 | 2016-12-01 | 電力変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016234518A JP6775118B2 (ja) | 2016-12-01 | 2016-12-01 | 電力変換回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018093610A true JP2018093610A (ja) | 2018-06-14 |
JP2018093610A5 JP2018093610A5 (ja) | 2020-01-30 |
JP6775118B2 JP6775118B2 (ja) | 2020-10-28 |
Family
ID=62564658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016234518A Active JP6775118B2 (ja) | 2016-12-01 | 2016-12-01 | 電力変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6775118B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11682996B2 (en) | 2020-01-21 | 2023-06-20 | Mitsubishi Electric Corporation | Power conversion device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003230281A (ja) * | 2002-01-31 | 2003-08-15 | Matsushita Ecology Systems Co Ltd | インバータ制御方法とその制御方法を用いた節電装置 |
JP2005295625A (ja) * | 2004-03-31 | 2005-10-20 | Yaskawa Electric Corp | 電力変換装置 |
CN101599713A (zh) * | 2009-07-07 | 2009-12-09 | 华中科技大学 | 一种单相混合桥三电平逆变器 |
US20130272045A1 (en) * | 2011-11-04 | 2013-10-17 | Alstom Technology Ltd | Voltage source converter (vsc) with neutral-point-clamped (npc) topology and method for operating such voltage source converter |
JP2016007120A (ja) * | 2014-05-27 | 2016-01-14 | 良孝 菅原 | 電力変換回路とその適用電力変換装置 |
-
2016
- 2016-12-01 JP JP2016234518A patent/JP6775118B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003230281A (ja) * | 2002-01-31 | 2003-08-15 | Matsushita Ecology Systems Co Ltd | インバータ制御方法とその制御方法を用いた節電装置 |
JP2005295625A (ja) * | 2004-03-31 | 2005-10-20 | Yaskawa Electric Corp | 電力変換装置 |
CN101599713A (zh) * | 2009-07-07 | 2009-12-09 | 华中科技大学 | 一种单相混合桥三电平逆变器 |
US20130272045A1 (en) * | 2011-11-04 | 2013-10-17 | Alstom Technology Ltd | Voltage source converter (vsc) with neutral-point-clamped (npc) topology and method for operating such voltage source converter |
JP2016007120A (ja) * | 2014-05-27 | 2016-01-14 | 良孝 菅原 | 電力変換回路とその適用電力変換装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11682996B2 (en) | 2020-01-21 | 2023-06-20 | Mitsubishi Electric Corporation | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP6775118B2 (ja) | 2020-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9007040B2 (en) | DC-DC power conversion apparatus | |
JP5450635B2 (ja) | 電力変換装置 | |
EP2472708B1 (en) | Power conversion device and control method therefor | |
JP2007295686A (ja) | 直接形交流電力変換装置 | |
US10014761B2 (en) | Control method and device for I-type three-level circuit | |
JP2013013220A (ja) | 電力変換装置 | |
WO2017157271A1 (en) | Multilevel inverters | |
CN111542999A (zh) | 电力变换装置 | |
KR102387744B1 (ko) | Ac-ac 컨버터 회로 | |
US20180241320A1 (en) | Five-Level Half Bridge Inverter Topology with High Voltage Utilization Ratio | |
JP2015208109A (ja) | 直流電源装置およびそれを用いた空気調和機 | |
US20170310219A1 (en) | Dc/dc converter | |
JP2017093039A (ja) | 電力変換装置および制御方法 | |
US9595888B2 (en) | System and method to avoid reverse recovery in a power converter | |
CN110546874B (zh) | 电力转换系统 | |
JP6775118B2 (ja) | 電力変換回路 | |
JP2022553339A (ja) | 例えば力率補正で使用するための、インバータ回路及び方法 | |
JP6467524B2 (ja) | 電力変換装置および鉄道車両 | |
JP6999387B2 (ja) | 電力変換装置 | |
KR102318868B1 (ko) | 전원 제어 장치, 전력 변환 시스템 및 전원 제어 방법 | |
US11290024B2 (en) | Power supply control device, power conversion system, and power supply control method | |
CN110447163B (zh) | 电力变换装置 | |
JP2016208693A (ja) | 電力変換装置 | |
JP3367101B2 (ja) | Ac−dcコンバータ | |
JP2020005462A (ja) | 電力変換装置の制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191127 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200915 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6775118 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |