JP3367101B2 - Ａｃ−ｄｃコンバータ - Google Patents
Ａｃ−ｄｃコンバータInfo
- Publication number
- JP3367101B2 JP3367101B2 JP32139299A JP32139299A JP3367101B2 JP 3367101 B2 JP3367101 B2 JP 3367101B2 JP 32139299 A JP32139299 A JP 32139299A JP 32139299 A JP32139299 A JP 32139299A JP 3367101 B2 JP3367101 B2 JP 3367101B2
- Authority
- JP
- Japan
- Prior art keywords
- additional
- switching circuit
- switching
- circuit
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は交流入力電流を正弦
波状に制御して入力力率を改善するＡＣ−ＤＣコンバー
タ、特に小型化が可能で且つ大容量化が容易なＡＣ−Ｄ
Ｃコンバータに属する。
波状に制御して入力力率を改善するＡＣ−ＤＣコンバー
タ、特に小型化が可能で且つ大容量化が容易なＡＣ−Ｄ
Ｃコンバータに属する。
【０００２】
【従来の技術】スイッチングレギュレータ等の入力電源
部には整流ダイオード及び平滑コンデンサから成るコン
デンサ入力型の整流回路が一般的に使用されている。し
かしながら、コンデンサ入力型の整流回路では正弦波交
流入力電流の最大値付近のみに平滑コンデンサへ充電電
流が流れるため、入力電流波形の導通角が狭く、入力力
率が０.６前後と低い問題点があった。そこで、例えば
図４に示すように交流入力電流を正弦波状に制御して入
力力率を改善する降圧型のＡＣ−ＤＣコンバータが提案
されている。図４に示すＡＣ−ＤＣコンバータは、リア
クトル及びコンデンサを有し且つ三相交流電源(1)に接
続されるフィルタ回路(2)と、橋絡接続（ブリッジ接
続）された３対のスイッチング素子としての第１〜第６
のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4
〜9)及び第１〜第６のＩＧＢＴ(4〜9)の各々と直列に接
続された逆流防止用整流素子としての第１〜第６の逆流
防止用ダイオード(10〜15)を有し且つフィルタ回路(2)
の出力端子に接続されるスイッチング回路(3)と、スイ
ッチング回路(3)の出力端子間に接続される還流用整流
素子としての還流用ダイオード(16)と、還流用ダイオー
ド(16)に直流リアクトル(17)を介して接続される平滑コ
ンデンサ(18)と、直流リアクトル(17)に流れる電流Ｉ L
をその電流に対応する電圧ＶLとして検出する電流検出
器(19)と、三相交流電源(1)からのＵ相、Ｖ相及びＷ相
の交流入力電圧ＶU,ＶV,ＶWを検出する相電圧検出用ト
ランス(20)と、相電圧検出用トランス(20)の検出電圧Ｖ
U,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平滑
コンデンサ(18)の電圧ＶDCに応じてスイッチング回路
(3)内における第１〜第６のＩＧＢＴ(4〜9)のゲート端
子の各々に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;
ＶG3,ＶG4;ＶG5,ＶG6を付与して第１〜第６のＩＧＢＴ
(4〜9)をオン・オフ制御する制御回路(21)とを備えてい
る。
部には整流ダイオード及び平滑コンデンサから成るコン
デンサ入力型の整流回路が一般的に使用されている。し
かしながら、コンデンサ入力型の整流回路では正弦波交
流入力電流の最大値付近のみに平滑コンデンサへ充電電
流が流れるため、入力電流波形の導通角が狭く、入力力
率が０.６前後と低い問題点があった。そこで、例えば
図４に示すように交流入力電流を正弦波状に制御して入
力力率を改善する降圧型のＡＣ−ＤＣコンバータが提案
されている。図４に示すＡＣ−ＤＣコンバータは、リア
クトル及びコンデンサを有し且つ三相交流電源(1)に接
続されるフィルタ回路(2)と、橋絡接続（ブリッジ接
続）された３対のスイッチング素子としての第１〜第６
のＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）(4
〜9)及び第１〜第６のＩＧＢＴ(4〜9)の各々と直列に接
続された逆流防止用整流素子としての第１〜第６の逆流
防止用ダイオード(10〜15)を有し且つフィルタ回路(2)
の出力端子に接続されるスイッチング回路(3)と、スイ
ッチング回路(3)の出力端子間に接続される還流用整流
素子としての還流用ダイオード(16)と、還流用ダイオー
ド(16)に直流リアクトル(17)を介して接続される平滑コ
ンデンサ(18)と、直流リアクトル(17)に流れる電流Ｉ L
をその電流に対応する電圧ＶLとして検出する電流検出
器(19)と、三相交流電源(1)からのＵ相、Ｖ相及びＷ相
の交流入力電圧ＶU,ＶV,ＶWを検出する相電圧検出用ト
ランス(20)と、相電圧検出用トランス(20)の検出電圧Ｖ
U,ＶV,ＶW及び電流検出器(19)の検出電圧ＶL並びに平滑
コンデンサ(18)の電圧ＶDCに応じてスイッチング回路
(3)内における第１〜第６のＩＧＢＴ(4〜9)のゲート端
子の各々に第１〜第６のオン・オフ制御信号ＶG1,ＶG2;
ＶG3,ＶG4;ＶG5,ＶG6を付与して第１〜第６のＩＧＢＴ
(4〜9)をオン・オフ制御する制御回路(21)とを備えてい
る。
【０００３】制御回路(21)は、図５に示すように平滑コ
ンデンサ(18)の両端から出力される直流出力電圧ＶDCの
基準値を規定する基準電圧ＶRDを発生する基準電源(22)
と、平滑コンデンサ(18)の電圧ＶDCを基準電源(22)の基
準電圧ＶRDと比較してそれらの誤差電圧信号ＶE1を出力
する第１の誤差増幅器(23)と、電流検出器(19)の検出電
圧ＶLを第１の誤差増幅器(23)の出力信号ＶE1と比較し
てそれらの誤差電圧信号ＶE2を出力する第２の誤差増幅
器(24)と、相電圧検出用トランス(20)の検出電圧ＶU,Ｖ
V,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づ
いてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUを発生する相電流基準信号発生回路(25)と、三相交
流電源(1)の周波数（５０〜６０Hz）よりも十分に高い
周波数（１〜１００kHz）の三角波信号ＶTを発生する三
角波発振回路(26)と、相電流基準信号発生回路(25)のＵ
相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを
三角波発振回路(26)の三角波信号ＶTと比較して各相の
電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力するＰ
ＷＭコンパレータ(27),(28),(29)と、各ＰＷＭコンパレ
ータ(27),(28),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,Ｖ
PWUを「１」、「０」又は「−１」の３値の線電流パル
ス信号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶP UV),Ｖ
SW(＝ＶPWU−ＶPVW)に変換する線電流パルス変換回路(3
0)と、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞ
れ判別してスイッチング回路(3)の第１〜第６のＩＧＢ
Ｔ(4〜9)の各ゲート端子に付与する第１〜第６のオン・
オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6を出力す
る制御信号出力回路(31)とから構成される。
ンデンサ(18)の両端から出力される直流出力電圧ＶDCの
基準値を規定する基準電圧ＶRDを発生する基準電源(22)
と、平滑コンデンサ(18)の電圧ＶDCを基準電源(22)の基
準電圧ＶRDと比較してそれらの誤差電圧信号ＶE1を出力
する第１の誤差増幅器(23)と、電流検出器(19)の検出電
圧ＶLを第１の誤差増幅器(23)の出力信号ＶE1と比較し
てそれらの誤差電圧信号ＶE2を出力する第２の誤差増幅
器(24)と、相電圧検出用トランス(20)の検出電圧ＶU,Ｖ
V,ＶW及び第２の誤差増幅器(24)の出力信号ＶE2に基づ
いてＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,Ｖ
RWUを発生する相電流基準信号発生回路(25)と、三相交
流電源(1)の周波数（５０〜６０Hz）よりも十分に高い
周波数（１〜１００kHz）の三角波信号ＶTを発生する三
角波発振回路(26)と、相電流基準信号発生回路(25)のＵ
相、Ｖ相及びＷ相の電流基準信号ＶRUV,ＶRVW,ＶRWUを
三角波発振回路(26)の三角波信号ＶTと比較して各相の
電流のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUを出力するＰ
ＷＭコンパレータ(27),(28),(29)と、各ＰＷＭコンパレ
ータ(27),(28),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,Ｖ
PWUを「１」、「０」又は「−１」の３値の線電流パル
ス信号ＶSU(＝ＶPUV−ＶPWU),ＶSV(＝ＶPVW−ＶP UV),Ｖ
SW(＝ＶPWU−ＶPVW)に変換する線電流パルス変換回路(3
0)と、各線電流パルス信号ＶSU,ＶSV,ＶSWの値をそれぞ
れ判別してスイッチング回路(3)の第１〜第６のＩＧＢ
Ｔ(4〜9)の各ゲート端子に付与する第１〜第６のオン・
オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6を出力す
る制御信号出力回路(31)とから構成される。
【０００４】制御信号出力回路(31)は、各線電流パルス
信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対
応するアームの正側の第１、第３又は第５のＩＧＢＴ
(4),(6),(8)のゲート端子に付与する第１、第３又は第
５のオン・オフ制御信号ＶG1,Ｖ G3,ＶG5を高（Ｈ）レベ
ルにして第１、第３又は第５のＩＧＢＴ(4),(6),(8)を
オン状態にする。また、各線電流パルス信号ＶSU,ＶSV,
ＶSWの何れかが「−１」のときは、それに対応するアー
ムの負側の第２、第４又は第６のＩＧＢＴ(5),(7),(9)
のゲート端子に付与する第２、第４又は第６のオン・オ
フ制御信号ＶG2,ＶG4,ＶG6を高（Ｈ）レベルにして第
２、第４又は第６のＩＧＢＴ(5),(7),(9)をオン状態に
する。更に、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れ
かが「０」のときは、それに対応するアームの正側及び
負側の第１及び第２のＩＧＢＴ(4,5)、第３及び第４の
ＩＧＢＴ(6,7)又は第５及び第６のＩＧＢＴ(8,9)のゲー
ト端子に付与する第１及び第２、第３及び第４又は第５
及び第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;Ｖ
G5,ＶG6の何れか１組を低（Ｌ）レベルにして第１及び
第２のＩＧＢＴ(4,5)、第３及び第４のＩＧＢＴ(6,7)又
は第５及び第６のＩＧＢＴ(8,9)をオフ状態にする。
信号ＶSU,ＶSV,ＶSWの何れかが「１」のときにそれに対
応するアームの正側の第１、第３又は第５のＩＧＢＴ
(4),(6),(8)のゲート端子に付与する第１、第３又は第
５のオン・オフ制御信号ＶG1,Ｖ G3,ＶG5を高（Ｈ）レベ
ルにして第１、第３又は第５のＩＧＢＴ(4),(6),(8)を
オン状態にする。また、各線電流パルス信号ＶSU,ＶSV,
ＶSWの何れかが「−１」のときは、それに対応するアー
ムの負側の第２、第４又は第６のＩＧＢＴ(5),(7),(9)
のゲート端子に付与する第２、第４又は第６のオン・オ
フ制御信号ＶG2,ＶG4,ＶG6を高（Ｈ）レベルにして第
２、第４又は第６のＩＧＢＴ(5),(7),(9)をオン状態に
する。更に、各線電流パルス信号ＶSU,ＶSV,ＶSWの何れ
かが「０」のときは、それに対応するアームの正側及び
負側の第１及び第２のＩＧＢＴ(4,5)、第３及び第４の
ＩＧＢＴ(6,7)又は第５及び第６のＩＧＢＴ(8,9)のゲー
ト端子に付与する第１及び第２、第３及び第４又は第５
及び第６のオン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;Ｖ
G5,ＶG6の何れか１組を低（Ｌ）レベルにして第１及び
第２のＩＧＢＴ(4,5)、第３及び第４のＩＧＢＴ(6,7)又
は第５及び第６のＩＧＢＴ(8,9)をオフ状態にする。
【０００５】図４に示すＡＣ−ＤＣコンバータの動作は
以下の通りである。例えば、図６(Ａ)に示すように三相
交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間の
とき、電流検出器(19)の検出電圧ＶL及び相電圧検出用
トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデ
ンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオ
ン・オフ制御信号ＶG1が制御回路(21)内の制御信号出力
回路(31)からスイッチング回路(3)内の第１のＩＧＢＴ
(4)のゲート端子に入力され、第１のＩＧＢＴ(4)がオン
・オフ動作される。これと同時に、第２のＩＧＢＴ(5)
のゲート端子に入力される第２のオン・オフ制御信号Ｖ
G2は低レベル一定となり、第２のＩＧＢＴ(5)がオフ状
態となる。また、三相交流電源(1)のＵ相の交流入力電
流ＩUが負の半周期間のときは、電流検出器(19)の検出
電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,
ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じて
ＰＷＭ変調された第２のオン・オフ制御信号ＶG2が制御
回路(21)内の制御信号出力回路(31)からスイッチング回
路(3)内の第２のＩＧＢＴ(5)のゲート端子に入力され、
第２のＩＧＢＴ(5)がオン・オフ動作される。これと同
時に、第１のＩＧＢＴ(4)のゲート端子に入力される第
１のオン・オフ制御信号ＶG1は低レベル一定となり、第
１のＩＧＢＴ(4)がオフ状態となる。これにより、スイ
ッチング回路(3)のＵ相アームに入力される電流ＩU0は
図６(Ｂ)に示すように波高値ＩU0Pの正負のパルス電流
波形となる。スイッチング回路(3)のＵ相アームに入力
される正負のパルス状の電流ＩU0はフィルタ回路(2)に
より低次の高調波成分が除去され、基本波成分のみの正
弦波電流となる。Ｖ相アーム及びＷ相アームについても
前記と略同様の動作が行なわれる。但し、Ｕ相アームの
第１のＩＧＢＴ(4)がオン状態のときはＶ相アームの第
４のＩＧＢＴ(7)又はＷ相アームの第６のＩＧＢＴ(9)の
何れか１つがオン状態となり、Ｕ相アームの第２のＩＧ
ＢＴ(5)がオン状態のときはＶ相アームの第３のＩＧＢ
Ｔ(6)又はＷ相アームの第５のＩＧＢＴ(8)の何れか１つ
がオン状態となる。
以下の通りである。例えば、図６(Ａ)に示すように三相
交流電源(1)のＵ相の交流入力電流ＩUが正の半周期間の
とき、電流検出器(19)の検出電圧ＶL及び相電圧検出用
トランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデ
ンサ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオ
ン・オフ制御信号ＶG1が制御回路(21)内の制御信号出力
回路(31)からスイッチング回路(3)内の第１のＩＧＢＴ
(4)のゲート端子に入力され、第１のＩＧＢＴ(4)がオン
・オフ動作される。これと同時に、第２のＩＧＢＴ(5)
のゲート端子に入力される第２のオン・オフ制御信号Ｖ
G2は低レベル一定となり、第２のＩＧＢＴ(5)がオフ状
態となる。また、三相交流電源(1)のＵ相の交流入力電
流ＩUが負の半周期間のときは、電流検出器(19)の検出
電圧ＶL及び相電圧検出用トランス(20)の検出電圧ＶU,
ＶV,ＶW並びに平滑コンデンサ(18)の電圧ＶDCに応じて
ＰＷＭ変調された第２のオン・オフ制御信号ＶG2が制御
回路(21)内の制御信号出力回路(31)からスイッチング回
路(3)内の第２のＩＧＢＴ(5)のゲート端子に入力され、
第２のＩＧＢＴ(5)がオン・オフ動作される。これと同
時に、第１のＩＧＢＴ(4)のゲート端子に入力される第
１のオン・オフ制御信号ＶG1は低レベル一定となり、第
１のＩＧＢＴ(4)がオフ状態となる。これにより、スイ
ッチング回路(3)のＵ相アームに入力される電流ＩU0は
図６(Ｂ)に示すように波高値ＩU0Pの正負のパルス電流
波形となる。スイッチング回路(3)のＵ相アームに入力
される正負のパルス状の電流ＩU0はフィルタ回路(2)に
より低次の高調波成分が除去され、基本波成分のみの正
弦波電流となる。Ｖ相アーム及びＷ相アームについても
前記と略同様の動作が行なわれる。但し、Ｕ相アームの
第１のＩＧＢＴ(4)がオン状態のときはＶ相アームの第
４のＩＧＢＴ(7)又はＷ相アームの第６のＩＧＢＴ(9)の
何れか１つがオン状態となり、Ｕ相アームの第２のＩＧ
ＢＴ(5)がオン状態のときはＶ相アームの第３のＩＧＢ
Ｔ(6)又はＷ相アームの第５のＩＧＢＴ(8)の何れか１つ
がオン状態となる。
【０００６】したがって、例えばスイッチング回路(3)
のＵ相アームの第１のＩＧＢＴ(4)及びＶ相アームの第
４のＩＧＢＴ(7)がオン状態のときは、三相交流電源(1)
のＵ相出力、フィルタ回路(2)、第１の逆流防止用ダイ
オード(10)、第１のＩＧＢＴ(4)、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、第４のＩＧＢ
Ｔ(7)、第４の逆流防止用ダイオード(13)、フィルタ回
路(2)、三相交流電源(1)のＶ相出力の経路で電流が流
れ、直流リアクトル(17)にエネルギが蓄積されると共に
平滑コンデンサ(18)が充電される。その後、スイッチン
グ回路(3)のＵ相アームの第１のＩＧＢＴ(4)がオフ状態
になると、直流リアクトル(17)の蓄積エネルギ及び平滑
コンデンサ(18)の電荷が放出され、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオ
ード(16)の経路で電流が流れる。また、スイッチング回
路(3)のＵ相アームの第２のＩＧＢＴ(5)及びＶ相アーム
の第３のＩＧＢＴ(6)がオン状態のときは、三相交流電
源(1)のＶ相出力、フィルタ回路(2)、第３の逆流防止用
ダイオード(12)、第３のＩＧＢＴ(6)、直流リアクトル
(17)、平滑コンデンサ(18)並びに負荷(32)、第２のＩＧ
ＢＴ(5)、第２の逆流防止用ダイオード(11)、フィルタ
回路(2)、三相交流電源(1)のＵ相出力の経路で電流が流
れ、直流リアクトル(17)にエネルギが蓄積されると共に
平滑コンデンサ(18)が充電される。その後、スイッチン
グ回路(3)のＵ相アームの第２のＩＧＢＴ(5)がオフ状態
になると、直流リアクトル(17)の蓄積エネルギ及び平滑
コンデンサ(18)の電荷が放出され、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオ
ード(16)の経路で電流が流れる。スイッチング回路(3)
のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並びにＷ
相アームの第５及び第６のＩＧＢＴ(8,9)がオン・オフ
動作する場合、又はスイッチング回路(3)のＵ相アーム
の第１及び第２のＩＧＢＴ(4,5)並びにＷ相アームの第
５及び第６のＩＧＢＴ(8,9)がオン・オフ動作する場合
についても前記と略同様の動作が行なわれる。以上によ
り、図６(Ｃ)に示すような一定レベルの直流電流ＩLが
直流リアクトル(17)に流れ、平滑コンデンサ(18)の両端
に直流出力電圧ＶDCが発生する。
のＵ相アームの第１のＩＧＢＴ(4)及びＶ相アームの第
４のＩＧＢＴ(7)がオン状態のときは、三相交流電源(1)
のＵ相出力、フィルタ回路(2)、第１の逆流防止用ダイ
オード(10)、第１のＩＧＢＴ(4)、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、第４のＩＧＢ
Ｔ(7)、第４の逆流防止用ダイオード(13)、フィルタ回
路(2)、三相交流電源(1)のＶ相出力の経路で電流が流
れ、直流リアクトル(17)にエネルギが蓄積されると共に
平滑コンデンサ(18)が充電される。その後、スイッチン
グ回路(3)のＵ相アームの第１のＩＧＢＴ(4)がオフ状態
になると、直流リアクトル(17)の蓄積エネルギ及び平滑
コンデンサ(18)の電荷が放出され、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオ
ード(16)の経路で電流が流れる。また、スイッチング回
路(3)のＵ相アームの第２のＩＧＢＴ(5)及びＶ相アーム
の第３のＩＧＢＴ(6)がオン状態のときは、三相交流電
源(1)のＶ相出力、フィルタ回路(2)、第３の逆流防止用
ダイオード(12)、第３のＩＧＢＴ(6)、直流リアクトル
(17)、平滑コンデンサ(18)並びに負荷(32)、第２のＩＧ
ＢＴ(5)、第２の逆流防止用ダイオード(11)、フィルタ
回路(2)、三相交流電源(1)のＵ相出力の経路で電流が流
れ、直流リアクトル(17)にエネルギが蓄積されると共に
平滑コンデンサ(18)が充電される。その後、スイッチン
グ回路(3)のＵ相アームの第２のＩＧＢＴ(5)がオフ状態
になると、直流リアクトル(17)の蓄積エネルギ及び平滑
コンデンサ(18)の電荷が放出され、直流リアクトル(1
7)、平滑コンデンサ(18)並びに負荷(32)、還流用ダイオ
ード(16)の経路で電流が流れる。スイッチング回路(3)
のＶ相アームの第３及び第４のＩＧＢＴ(6,7)並びにＷ
相アームの第５及び第６のＩＧＢＴ(8,9)がオン・オフ
動作する場合、又はスイッチング回路(3)のＵ相アーム
の第１及び第２のＩＧＢＴ(4,5)並びにＷ相アームの第
５及び第６のＩＧＢＴ(8,9)がオン・オフ動作する場合
についても前記と略同様の動作が行なわれる。以上によ
り、図６(Ｃ)に示すような一定レベルの直流電流ＩLが
直流リアクトル(17)に流れ、平滑コンデンサ(18)の両端
に直流出力電圧ＶDCが発生する。
【０００７】スイッチング回路(3)の第１〜第６のＩＧ
ＢＴ(4〜9)のオン・オフ動作により平滑コンデンサ(18)
の両端から出力される直流出力電圧ＶDCは、制御回路(2
1)内の第１の誤差増幅器(23)にて基準電源(22)の基準電
圧ＶRDと比較され、直流出力電圧ＶDC及び基準電圧ＶRD
の誤差電圧信号ＶE1が第１の誤差増幅器(23)から出力さ
れる。第１の誤差増幅器(23)の誤差電圧信号ＶE1は、第
２の誤差増幅器(24)において電流検出器(19)により検出
された直流リアクトル(17)の検出電圧ＶLと比較され、
誤差電圧信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2
が第２の誤差増幅器(24)から出力される。第２の誤差増
幅器(24)の誤差電圧信号ＶE2は、相電圧検出用トランス
(20)の検出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生
回路(25)に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電
圧信号ＶE2に基づいて相電流基準信号発生回路(25)から
図７(Ａ)に示すようなＵ相、Ｖ相及びＷ相の電流基準信
号ＶRUV,ＶRVW,ＶRWUが出力される。相電流基準信号発
生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,
ＶRVW,ＶRWUは、各ＰＷＭコンパレータ(27),(28),(29)
において三角波発振回路(26)の三角波信号ＶTとそれぞ
れ比較され、電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波
信号ＶTとの関係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低
レベルとなり、ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベ
ルとなる図７(Ｂ),(Ｃ),(Ｄ)に示すようなＰＷＭ変調信
号ＶPUV,ＶPVW,ＶPWUが各ＰＷＭコンパレータ(27),(2
8),(29)から出力される。各ＰＷＭコンパレータ(27),(2
8),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUは、線電流
パルス変換回路(30)にてそれぞれ図７(Ｅ),(Ｆ),(Ｇ)に
示すような線電流パルス信号ＶPUV−ＶPWU＝ＶSU；Ｖ
PVW−ＶPUV＝ＶSV；ＶPWU−ＶPVW＝ＶSWに変換される。
線電流パルス変換回路(30)の線電流パルス信号ＶSU,Ｖ
SV,ＶSWは、制御信号出力回路(31)にてそれらの値、即
ち「１」、「０」又は「−１」がそれぞれ判別され、制
御信号出力回路(31)からスイッチング回路(3)の第１〜
第６のＩＧＢＴ(4〜9)の各ゲート端子に第１〜第６のオ
ン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6がそ
れぞれ付与される。
ＢＴ(4〜9)のオン・オフ動作により平滑コンデンサ(18)
の両端から出力される直流出力電圧ＶDCは、制御回路(2
1)内の第１の誤差増幅器(23)にて基準電源(22)の基準電
圧ＶRDと比較され、直流出力電圧ＶDC及び基準電圧ＶRD
の誤差電圧信号ＶE1が第１の誤差増幅器(23)から出力さ
れる。第１の誤差増幅器(23)の誤差電圧信号ＶE1は、第
２の誤差増幅器(24)において電流検出器(19)により検出
された直流リアクトル(17)の検出電圧ＶLと比較され、
誤差電圧信号ＶE1及び検出電圧ＶLの誤差電圧信号ＶE2
が第２の誤差増幅器(24)から出力される。第２の誤差増
幅器(24)の誤差電圧信号ＶE2は、相電圧検出用トランス
(20)の検出電圧ＶU,ＶV,ＶWと共に相電流基準信号発生
回路(25)に入力され、検出電圧ＶU,ＶV,ＶW及び誤差電
圧信号ＶE2に基づいて相電流基準信号発生回路(25)から
図７(Ａ)に示すようなＵ相、Ｖ相及びＷ相の電流基準信
号ＶRUV,ＶRVW,ＶRWUが出力される。相電流基準信号発
生回路(25)のＵ相、Ｖ相及びＷ相の電流基準信号ＶRUV,
ＶRVW,ＶRWUは、各ＰＷＭコンパレータ(27),(28),(29)
において三角波発振回路(26)の三角波信号ＶTとそれぞ
れ比較され、電流基準信号ＶRUV,ＶRVW,ＶRWUと三角波
信号ＶTとの関係がＶRUV,ＶRVW,ＶRWU＜ＶTのときに低
レベルとなり、ＶRUV,ＶRVW,ＶRWU＞ＶTのときに高レベ
ルとなる図７(Ｂ),(Ｃ),(Ｄ)に示すようなＰＷＭ変調信
号ＶPUV,ＶPVW,ＶPWUが各ＰＷＭコンパレータ(27),(2
8),(29)から出力される。各ＰＷＭコンパレータ(27),(2
8),(29)のＰＷＭ変調信号ＶPUV,ＶPVW,ＶPWUは、線電流
パルス変換回路(30)にてそれぞれ図７(Ｅ),(Ｆ),(Ｇ)に
示すような線電流パルス信号ＶPUV−ＶPWU＝ＶSU；Ｖ
PVW−ＶPUV＝ＶSV；ＶPWU−ＶPVW＝ＶSWに変換される。
線電流パルス変換回路(30)の線電流パルス信号ＶSU,Ｖ
SV,ＶSWは、制御信号出力回路(31)にてそれらの値、即
ち「１」、「０」又は「−１」がそれぞれ判別され、制
御信号出力回路(31)からスイッチング回路(3)の第１〜
第６のＩＧＢＴ(4〜9)の各ゲート端子に第１〜第６のオ
ン・オフ制御信号ＶG1,ＶG2;ＶG3,ＶG4;ＶG5,ＶG6がそ
れぞれ付与される。
【０００８】以上により、直流リアクトル(17)に流れる
電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交
流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両
端の直流出力電圧ＶDCに応じてスイッチング回路(3)内
の第１〜第６のＩＧＢＴ(4〜9)が制御回路(21)によりオ
ン・オフ制御され、三相交流電源(1)からフィルタ回路
(2)を介してスイッチング回路(3)のＵ相、Ｖ相及びＷ相
アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状
に制御されると共に平滑コンデンサ(18)の両端から出力
される直流出力電圧ＶDCが一定レベルに保持される。
電流ＩL及び三相交流電源(1)のＵ相、Ｖ相及びＷ相の交
流入力電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の両
端の直流出力電圧ＶDCに応じてスイッチング回路(3)内
の第１〜第６のＩＧＢＴ(4〜9)が制御回路(21)によりオ
ン・オフ制御され、三相交流電源(1)からフィルタ回路
(2)を介してスイッチング回路(3)のＵ相、Ｖ相及びＷ相
アームに流れる交流入力電流ＩU0,ＩV0,ＩW0が正弦波状
に制御されると共に平滑コンデンサ(18)の両端から出力
される直流出力電圧ＶDCが一定レベルに保持される。
【０００９】図４に示すＡＣ−ＤＣコンバータでは、三
相交流電源(1)からフィルタ回路(2)を介してスイッチン
グ回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入
力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平
滑コンデンサ(18)の両端から出力される直流出力電圧Ｖ
DCが一定レベルに保持されるので、入力力率を略１.０
に上昇できると共に高安定な直流出力電圧ＶDCが得られ
る。
相交流電源(1)からフィルタ回路(2)を介してスイッチン
グ回路(3)のＵ相、Ｖ相及びＷ相アームに流れる交流入
力電流ＩU0,ＩV0,ＩW0が正弦波状に制御されると共に平
滑コンデンサ(18)の両端から出力される直流出力電圧Ｖ
DCが一定レベルに保持されるので、入力力率を略１.０
に上昇できると共に高安定な直流出力電圧ＶDCが得られ
る。
【００１０】
【発明が解決しようとする課題】ところで、図４に示す
ＡＣ−ＤＣコンバータでは、スイッチング回路(3)の各
相アームに入力されるＵ相、Ｖ相及びＷ相の電流ＩU0,
ＩV0,ＩW0の波形が図６(Ｂ)に示すようにＰＷＭ変調さ
れた正負のパルス電流波形となる。したがって、スイッ
チング回路(3)の各アームに入力されるＵ相、Ｖ相及び
Ｗ相の電流ＩU0,Ｉ V0,ＩW0は多数の低次高調波を含み且
つ波高値も大きいため、フィルタ回路(2)を構成するリ
アクトルのインダクタンス及びコンデンサの静電容量の
値が大きくなり、フィルタ回路(2)が大型となる。この
ため、ＡＣ−ＤＣコンバータを小型化する際の障害とな
り、特に大容量のＡＣ−ＤＣコンバータではフィルタ回
路(2)がかなり大型となるため、その設計は極めて困難
であった。
ＡＣ−ＤＣコンバータでは、スイッチング回路(3)の各
相アームに入力されるＵ相、Ｖ相及びＷ相の電流ＩU0,
ＩV0,ＩW0の波形が図６(Ｂ)に示すようにＰＷＭ変調さ
れた正負のパルス電流波形となる。したがって、スイッ
チング回路(3)の各アームに入力されるＵ相、Ｖ相及び
Ｗ相の電流ＩU0,Ｉ V0,ＩW0は多数の低次高調波を含み且
つ波高値も大きいため、フィルタ回路(2)を構成するリ
アクトルのインダクタンス及びコンデンサの静電容量の
値が大きくなり、フィルタ回路(2)が大型となる。この
ため、ＡＣ−ＤＣコンバータを小型化する際の障害とな
り、特に大容量のＡＣ−ＤＣコンバータではフィルタ回
路(2)がかなり大型となるため、その設計は極めて困難
であった。
【００１１】そこで、本発明は小型化が可能で且つ大容
量化が容易なＡＣ−ＤＣコンバータを提供することを目
的とする。
量化が容易なＡＣ−ＤＣコンバータを提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明によるＡＣ−ＤＣ
コンバータは、交流電源(1)に接続されるフィルタ回路
(2)と、フィルタ回路(2)に接続されるスイッチング回路
(3A)と、スイッチング回路(3A)の出力端子間に接続され
る還流用整流素子(16A)と、還流用整流素子(16A)に直流
リアクトル(17A)を介して接続される平滑コンデンサ(1
8)とを備えている。このＡＣ−ＤＣコンバータは、スイ
ッチング回路(3A)と同一の構成を有する付加的スイッチ
ング回路(3B)と、付加的スイッチング回路(3B)の出力端
子間に接続された付加的還流用整流素子(16B)と、直流
リアクトル(17A)と同一の構成を有する付加的直流リア
クトル(17B)とを更に備えている。また、フィルタ回路
(2)に付加的スイッチング回路(3B)を接続し、付加的還
流用整流素子(16B)に付加的直流リアクトル(17B)を介し
て平滑コンデンサ(18)を接続する。スイッチング回路(3
A)の１スイッチング周期に対してスイッチング回路(3A)
及び付加的スイッチング回路(3B)の段数の逆数倍に対応
する角度ずつスイッチング位相をそれぞれずらして、且
つ、直流リアクトル(17)及び付加的直流リアクトル(17
B)に流れる電流(IL)のレベルに応じて、スイッチング回
路(3A)及び付加的スイッチング回路(3B)をオン・オフ制
御することにより、交流電源(1)からフィルタ回路(2)を
介してスイッチング回路(3A)及び付加的スイッチング回
路(3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状
に制御すると共に平滑コンデンサ(18)から定電圧の直流
出力(VDC)を取り出す。これにより、フィルタ回路(2)の
出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高
調波が抑制され、パルス状の電流の波高値が略１/２倍
となる。したがって、フィルタ回路(2)を構成するリア
クトル及びコンデンサを小さくできるので、フィルタ回
路(2)を小型にしてＡＣ−ＤＣコンバータの小型化が可
能となる。また、スイッチング回路(3A)と同一の構成を
有する付加的スイッチング回路(3B)及び付加的直流リア
クトル(17B)をスイッチング回路(3A)及び直流リアクト
ル(17A)と並列に接続したので、大容量のＡＣ−ＤＣコ
ンバータを容易に得ることができる。更に、スイッチン
グ回路(3A)の１スイッチング周期に対してスイッチング
回路(3A)及び付加的スイッチング回路(3B)の段数の逆数
倍に対応する角度ずつスイッチング位相をそれぞれずら
してスイッチング回路(3A)及び付加的スイッチング回路
(3B)をオン・オフ制御することにより、フィルタ回路
(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低
次高調波が更に強く抑制され、パルス状の電流の波高値
がスイッチング回路(3A)及び複数の付加的スイッチング
回路(3B)の段数の逆数倍となると共に、スイッチング周
波数がスイッチング回路(3A)及び複数の付加的スイッチ
ング回路(3B)の段数倍となる。このため、フィルタ回路
(2)を構成するリアクトルのインダクタンス及びコンデ
ンサの静電容量の値をスイッチング回路(3A)及び複数の
付加的スイッチング回路(3B)の段数に応じて小さくでき
る。したがって、フィルタ回路(2)をスイッチング回路
(3A)及び複数の付加的スイッチング回路(3B)の段数に応
じて更に小型化できる。
コンバータは、交流電源(1)に接続されるフィルタ回路
(2)と、フィルタ回路(2)に接続されるスイッチング回路
(3A)と、スイッチング回路(3A)の出力端子間に接続され
る還流用整流素子(16A)と、還流用整流素子(16A)に直流
リアクトル(17A)を介して接続される平滑コンデンサ(1
8)とを備えている。このＡＣ−ＤＣコンバータは、スイ
ッチング回路(3A)と同一の構成を有する付加的スイッチ
ング回路(3B)と、付加的スイッチング回路(3B)の出力端
子間に接続された付加的還流用整流素子(16B)と、直流
リアクトル(17A)と同一の構成を有する付加的直流リア
クトル(17B)とを更に備えている。また、フィルタ回路
(2)に付加的スイッチング回路(3B)を接続し、付加的還
流用整流素子(16B)に付加的直流リアクトル(17B)を介し
て平滑コンデンサ(18)を接続する。スイッチング回路(3
A)の１スイッチング周期に対してスイッチング回路(3A)
及び付加的スイッチング回路(3B)の段数の逆数倍に対応
する角度ずつスイッチング位相をそれぞれずらして、且
つ、直流リアクトル(17)及び付加的直流リアクトル(17
B)に流れる電流(IL)のレベルに応じて、スイッチング回
路(3A)及び付加的スイッチング回路(3B)をオン・オフ制
御することにより、交流電源(1)からフィルタ回路(2)を
介してスイッチング回路(3A)及び付加的スイッチング回
路(3B)に流れる交流入力電流(IU0,IV0,IW0)を正弦波状
に制御すると共に平滑コンデンサ(18)から定電圧の直流
出力(VDC)を取り出す。これにより、フィルタ回路(2)の
出力側の交流入力電流(IU0,IV0,IW0)に含まれる低次高
調波が抑制され、パルス状の電流の波高値が略１/２倍
となる。したがって、フィルタ回路(2)を構成するリア
クトル及びコンデンサを小さくできるので、フィルタ回
路(2)を小型にしてＡＣ−ＤＣコンバータの小型化が可
能となる。また、スイッチング回路(3A)と同一の構成を
有する付加的スイッチング回路(3B)及び付加的直流リア
クトル(17B)をスイッチング回路(3A)及び直流リアクト
ル(17A)と並列に接続したので、大容量のＡＣ−ＤＣコ
ンバータを容易に得ることができる。更に、スイッチン
グ回路(3A)の１スイッチング周期に対してスイッチング
回路(3A)及び付加的スイッチング回路(3B)の段数の逆数
倍に対応する角度ずつスイッチング位相をそれぞれずら
してスイッチング回路(3A)及び付加的スイッチング回路
(3B)をオン・オフ制御することにより、フィルタ回路
(2)の出力側の交流入力電流(IU0,IV0,IW0)に含まれる低
次高調波が更に強く抑制され、パルス状の電流の波高値
がスイッチング回路(3A)及び複数の付加的スイッチング
回路(3B)の段数の逆数倍となると共に、スイッチング周
波数がスイッチング回路(3A)及び複数の付加的スイッチ
ング回路(3B)の段数倍となる。このため、フィルタ回路
(2)を構成するリアクトルのインダクタンス及びコンデ
ンサの静電容量の値をスイッチング回路(3A)及び複数の
付加的スイッチング回路(3B)の段数に応じて小さくでき
る。したがって、フィルタ回路(2)をスイッチング回路
(3A)及び複数の付加的スイッチング回路(3B)の段数に応
じて更に小型化できる。
【００１３】本発明の一実施の形態でのスイッチング回
路(3A)及び付加的スイッチング回路(3B)は、それぞれ橋
絡接続された複数対のスイッチング素子(4A〜9A；4B〜9
B)及び該複数対のスイッチング素子(4A〜9A；4B〜9B)の
各々と直列に接続された逆流防止用整流素子(10A〜15
A；10B〜15B)を有する。
路(3A)及び付加的スイッチング回路(3B)は、それぞれ橋
絡接続された複数対のスイッチング素子(4A〜9A；4B〜9
B)及び該複数対のスイッチング素子(4A〜9A；4B〜9B)の
各々と直列に接続された逆流防止用整流素子(10A〜15
A；10B〜15B)を有する。
【００１４】また、本発明の一実施の形態では、直流リ
アクトル(17A)及び付加的直流リアクトル(17B)に流れる
電流(IL)のレベルに加えて、交流電源(1)の電圧(VU,VV,
VW)及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一
方に応じて、スイッチング回路(3A)及び付加的スイッチ
ング回路(3B)をオン・オフ制御する。これにより、交流
電源(1)からフィルタ回路(2)を介してスイッチング回路
(3A)及び付加的スイッチング回路(3B)に流れる交流入力
電流(IU0,IV0,IW0)をより正確な正弦波に制御すると共
に平滑コンデンサ(18)からより安定な定電圧の直流出力
(VDC)を取り出すことができる。
アクトル(17A)及び付加的直流リアクトル(17B)に流れる
電流(IL)のレベルに加えて、交流電源(1)の電圧(VU,VV,
VW)及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一
方に応じて、スイッチング回路(3A)及び付加的スイッチ
ング回路(3B)をオン・オフ制御する。これにより、交流
電源(1)からフィルタ回路(2)を介してスイッチング回路
(3A)及び付加的スイッチング回路(3B)に流れる交流入力
電流(IU0,IV0,IW0)をより正確な正弦波に制御すると共
に平滑コンデンサ(18)からより安定な定電圧の直流出力
(VDC)を取り出すことができる。
【００１５】また、本発明の変更実施の形態では、交流
電源(1)に接続されるフィルタ回路(2)と、フィルタ回路
(2)に接続されるスイッチング回路(3A)と、スイッチン
グ回路(3A)の出力端子間に接続される還流用整流素子(1
6A)と、還流用整流素子(16A)に直流リアクトル(17A)を
介して接続される平滑コンデンサ(18)とを備えている。
このＡＣ−ＤＣコンバータは、スイッチング回路(3A)と
同一の構成を有する複数の付加的スイッチング回路(3B)
と、複数の付加的スイッチング回路(3B)の出力端子間に
それぞれ接続された複数の付加的還流用整流素子(16B)
と、直流リアクトル(17A)と同一の構成を有する複数の
付加的直流リアクトル(17B)とを更に備えている。ま
た、フィルタ回路(2)に複数の付加的スイッチング回路
(3B)を接続し、複数の付加的還流用整流素子(16B)にそ
れぞれ複数の付加的直流リアクトル(17B)を介して平滑
コンデンサ(18)を接続する。スイッチング回路(3A)の１
スイッチング周期に対してスイッチング回路(3A)及び複
数の付加的スイッチング回路(3B)の段数の逆数倍に対応
する角度ずつスイッチング位相をそれぞれずらして、且
つ、直流リアクトル(17)及び複数の付加的直流リアクト
ル(17B)に流れる電流(IL)のレベルに応じて、スイッチ
ング回路(3A)及び複数の付加的スイッチング回路(3B)を
オン・オフ制御することにより、交流電源(1)からフィ
ルタ回路(2)を介してスイッチング回路(3A)及び複数の
付加的スイッチング回路(3B)に流れる交流入力電流
(IU0,IV0,IW0)を正弦波状に制御すると共に平滑コンデ
ンサ(18)から定電圧の直流出力(VDC)を取り出す。これ
により、フィルタ回路(2)の出力側の交流入力電流(IU0,
IV0,IW0)に含まれる低次高調波が更に抑制され、パルス
状の電流の波高値がスイッチング回路(3A)及び複数の付
加的スイッチング回路(3B)の段数分だけ小さくなる。こ
のため、フィルタ回路(2)を構成するリアクトル及びコ
ンデンサを更に小型にしてフィルタ回路(2)を更に小型
化できる。また、スイッチング回路(3A)と同一の構成を
有する複数の付加的スイッチング回路(3B)と複数の付加
的直流リアクトル(17B)とをフィルタ回路(2)と平滑コン
デンサ(18)との間に接続したので、更に大きな容量のＡ
Ｃ−ＤＣコンバータを容易に得ることができる。
電源(1)に接続されるフィルタ回路(2)と、フィルタ回路
(2)に接続されるスイッチング回路(3A)と、スイッチン
グ回路(3A)の出力端子間に接続される還流用整流素子(1
6A)と、還流用整流素子(16A)に直流リアクトル(17A)を
介して接続される平滑コンデンサ(18)とを備えている。
このＡＣ−ＤＣコンバータは、スイッチング回路(3A)と
同一の構成を有する複数の付加的スイッチング回路(3B)
と、複数の付加的スイッチング回路(3B)の出力端子間に
それぞれ接続された複数の付加的還流用整流素子(16B)
と、直流リアクトル(17A)と同一の構成を有する複数の
付加的直流リアクトル(17B)とを更に備えている。ま
た、フィルタ回路(2)に複数の付加的スイッチング回路
(3B)を接続し、複数の付加的還流用整流素子(16B)にそ
れぞれ複数の付加的直流リアクトル(17B)を介して平滑
コンデンサ(18)を接続する。スイッチング回路(3A)の１
スイッチング周期に対してスイッチング回路(3A)及び複
数の付加的スイッチング回路(3B)の段数の逆数倍に対応
する角度ずつスイッチング位相をそれぞれずらして、且
つ、直流リアクトル(17)及び複数の付加的直流リアクト
ル(17B)に流れる電流(IL)のレベルに応じて、スイッチ
ング回路(3A)及び複数の付加的スイッチング回路(3B)を
オン・オフ制御することにより、交流電源(1)からフィ
ルタ回路(2)を介してスイッチング回路(3A)及び複数の
付加的スイッチング回路(3B)に流れる交流入力電流
(IU0,IV0,IW0)を正弦波状に制御すると共に平滑コンデ
ンサ(18)から定電圧の直流出力(VDC)を取り出す。これ
により、フィルタ回路(2)の出力側の交流入力電流(IU0,
IV0,IW0)に含まれる低次高調波が更に抑制され、パルス
状の電流の波高値がスイッチング回路(3A)及び複数の付
加的スイッチング回路(3B)の段数分だけ小さくなる。こ
のため、フィルタ回路(2)を構成するリアクトル及びコ
ンデンサを更に小型にしてフィルタ回路(2)を更に小型
化できる。また、スイッチング回路(3A)と同一の構成を
有する複数の付加的スイッチング回路(3B)と複数の付加
的直流リアクトル(17B)とをフィルタ回路(2)と平滑コン
デンサ(18)との間に接続したので、更に大きな容量のＡ
Ｃ−ＤＣコンバータを容易に得ることができる。
【００１６】更に、本発明による他の実施の形態では、
スイッチング回路(3A)及び複数の付加的スイッチング回
路(3B)は、それぞれ橋絡接続された複数対のスイッチン
グ素子(4A〜9A；4B〜9B)及び複数対のスイッチング素子
(4A〜9A；4B〜9B)の各々と直列に接続された逆流防止用
整流素子(10A〜15A；10B〜15B)を有する。直流リアクト
ル(17A)及び複数の付加的直流リアクトル(17B)に流れる
電流のレベルに加えて、交流電源(1)の電圧(VU,VV,VW)
及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一方
に応じて、スイッチング回路(3A)及び複数の付加的スイ
ッチング回路(3B)をオン・オフ制御する。
スイッチング回路(3A)及び複数の付加的スイッチング回
路(3B)は、それぞれ橋絡接続された複数対のスイッチン
グ素子(4A〜9A；4B〜9B)及び複数対のスイッチング素子
(4A〜9A；4B〜9B)の各々と直列に接続された逆流防止用
整流素子(10A〜15A；10B〜15B)を有する。直流リアクト
ル(17A)及び複数の付加的直流リアクトル(17B)に流れる
電流のレベルに加えて、交流電源(1)の電圧(VU,VV,VW)
及び平滑コンデンサ(18)の電圧(VDC)の少なくとも一方
に応じて、スイッチング回路(3A)及び複数の付加的スイ
ッチング回路(3B)をオン・オフ制御する。
【００１７】
【発明の実施の形態】以下、本発明によるＡＣ−ＤＣコ
ンバータの一実施の形態を図１〜図３に基づいて説明す
る。但し、これらの図面では図４〜図７に示す箇所と実
質的に同一の部分には同一の符号を付し、その説明を省
略する。図１に示すように、本実施の形態のＡＣ−ＤＣ
コンバータは、スイッチング回路(3A)と同一の構成を有
する付加的スイッチング回路(3B)、付加的還流用ダイオ
ード(16B)及び付加的直流リアクトル(17B)をスイッチン
グ回路(3A)、還流用ダイオード(16A)及び直流リアクト
ル(17A)と並列にフィルタ回路(2)と平滑コンデンサ(18)
との間に接続し、スイッチング回路(3A)に対して付加的
スイッチング回路(3B)のスイッチング位相をπ/２［ra
d］だけ遅延させ、直流リアクトル(17A)に流れる電流Ｉ
L1と付加的直流リアクトル(17B)に流れる電流ＩL2との
和電流ＩLのレベルに応じてスイッチング回路(3A)及び
付加的スイッチング回路(3B)をオン・オフ制御する点に
特徴がある。このため、本実施の形態の制御回路(21)で
は、図２に示すように制御信号出力回路(31)から出力さ
れる第１〜第６のオン・オフ制御信号ＶA1〜ＶA6の位相
をπ/２［rad］だけ遅延させる遅延回路(33)を図５に示
す制御回路(21)内に設け、制御信号出力回路(31)から出
力される第１〜第６のオン・オフ制御信号ＶA1〜ＶA6よ
りもπ/２［rad］だけ位相の遅れた第１〜第６のオン・
オフ制御信号ＶB1〜ＶB6を遅延回路(33)を介して付加的
スイッチング回路(3B)の第１〜第６のＩＧＢＴ(4B〜9B)
の各ゲート端子に付与する。また、本実施の形態の電流
検出器(19)は、直流リアクトル(17A)に流れる電流ＩL1
と付加的直流リアクトル(17B)に流れる電流ＩL2との和
電流ＩLをその電流に対応する電圧Ｖ Lとして検出する。
更に、還流用ダイオード(16A)及び付加的還流用ダイオ
ード(16B)と平滑コンデンサ(18)との間の負側ラインに
は、それぞれ直流リアクトル(17A)及び付加的直流リア
クトル(17B)と同一の直流リアクトル(34A)及び付加的直
流リアクトル(34B)が接続されている。その他の回路構
成は、図４に示す従来のＡＣ−ＤＣコンバータと略同様
である。
ンバータの一実施の形態を図１〜図３に基づいて説明す
る。但し、これらの図面では図４〜図７に示す箇所と実
質的に同一の部分には同一の符号を付し、その説明を省
略する。図１に示すように、本実施の形態のＡＣ−ＤＣ
コンバータは、スイッチング回路(3A)と同一の構成を有
する付加的スイッチング回路(3B)、付加的還流用ダイオ
ード(16B)及び付加的直流リアクトル(17B)をスイッチン
グ回路(3A)、還流用ダイオード(16A)及び直流リアクト
ル(17A)と並列にフィルタ回路(2)と平滑コンデンサ(18)
との間に接続し、スイッチング回路(3A)に対して付加的
スイッチング回路(3B)のスイッチング位相をπ/２［ra
d］だけ遅延させ、直流リアクトル(17A)に流れる電流Ｉ
L1と付加的直流リアクトル(17B)に流れる電流ＩL2との
和電流ＩLのレベルに応じてスイッチング回路(3A)及び
付加的スイッチング回路(3B)をオン・オフ制御する点に
特徴がある。このため、本実施の形態の制御回路(21)で
は、図２に示すように制御信号出力回路(31)から出力さ
れる第１〜第６のオン・オフ制御信号ＶA1〜ＶA6の位相
をπ/２［rad］だけ遅延させる遅延回路(33)を図５に示
す制御回路(21)内に設け、制御信号出力回路(31)から出
力される第１〜第６のオン・オフ制御信号ＶA1〜ＶA6よ
りもπ/２［rad］だけ位相の遅れた第１〜第６のオン・
オフ制御信号ＶB1〜ＶB6を遅延回路(33)を介して付加的
スイッチング回路(3B)の第１〜第６のＩＧＢＴ(4B〜9B)
の各ゲート端子に付与する。また、本実施の形態の電流
検出器(19)は、直流リアクトル(17A)に流れる電流ＩL1
と付加的直流リアクトル(17B)に流れる電流ＩL2との和
電流ＩLをその電流に対応する電圧Ｖ Lとして検出する。
更に、還流用ダイオード(16A)及び付加的還流用ダイオ
ード(16B)と平滑コンデンサ(18)との間の負側ラインに
は、それぞれ直流リアクトル(17A)及び付加的直流リア
クトル(17B)と同一の直流リアクトル(34A)及び付加的直
流リアクトル(34B)が接続されている。その他の回路構
成は、図４に示す従来のＡＣ−ＤＣコンバータと略同様
である。
【００１８】次に、図１に示すＡＣ−ＤＣコンバータの
動作について説明する。例えば、図３(Ａ)に示す三相交
流電源(1)のＵ相の交流入力電流ＩUが正の半周期間のと
き、電流検出器(19)の検出電圧ＶL及び相電圧検出用ト
ランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデン
サ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオン
・オフ制御信号ＶA1が制御回路(21)内の制御信号出力回
路(31)からスイッチング回路(3A)内の第１のＩＧＢＴ(4
A)のゲート端子に入力され、スイッチング回路(3A)の第
１のＩＧＢＴ(4A)がオン・オフ動作される。これと同時
に、スイッチング回路(3A)の第２のＩＧＢＴ(5A)のゲー
ト端子に入力される第２のオン・オフ制御信号ＶA2は低
レベル一定となり、スイッチング回路(3A)の第２のＩＧ
ＢＴ(5A)がオフ状態となる。また、三相交流電源(1)の
Ｕ相の交流入力電流ＩUが負の半周期間のときは、電流
検出器(19)の検出電圧ＶL及び相電圧検出用トランス(2
0)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の
電圧ＶDCに応じてＰＷＭ変調された第２のオン・オフ制
御信号ＶA2が制御回路(21)内の制御信号出力回路(31)か
らスイッチング回路(3A)の第２のＩＧＢＴ(5A)のゲート
端子に入力され、スイッチング回路(3A)の第２のＩＧＢ
Ｔ(5A)がオン・オフ動作される。これと同時に、スイッ
チング回路(3A)の第１のＩＧＢＴ(4A)のゲート端子に入
力される第１のオン・オフ制御信号ＶA1は低レベル一定
となり、スイッチング回路(3A)の第１のＩＧＢＴ(4A)が
オフ状態となる。これにより、スイッチング回路(3A)の
Ｕ相アームに入力される電流ＩU1は図３(Ｂ)に示すよう
に正負のパルス電流波形となる。
動作について説明する。例えば、図３(Ａ)に示す三相交
流電源(1)のＵ相の交流入力電流ＩUが正の半周期間のと
き、電流検出器(19)の検出電圧ＶL及び相電圧検出用ト
ランス(20)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデン
サ(18)の電圧ＶDCに応じてＰＷＭ変調された第１のオン
・オフ制御信号ＶA1が制御回路(21)内の制御信号出力回
路(31)からスイッチング回路(3A)内の第１のＩＧＢＴ(4
A)のゲート端子に入力され、スイッチング回路(3A)の第
１のＩＧＢＴ(4A)がオン・オフ動作される。これと同時
に、スイッチング回路(3A)の第２のＩＧＢＴ(5A)のゲー
ト端子に入力される第２のオン・オフ制御信号ＶA2は低
レベル一定となり、スイッチング回路(3A)の第２のＩＧ
ＢＴ(5A)がオフ状態となる。また、三相交流電源(1)の
Ｕ相の交流入力電流ＩUが負の半周期間のときは、電流
検出器(19)の検出電圧ＶL及び相電圧検出用トランス(2
0)の検出電圧ＶU,ＶV,ＶW並びに平滑コンデンサ(18)の
電圧ＶDCに応じてＰＷＭ変調された第２のオン・オフ制
御信号ＶA2が制御回路(21)内の制御信号出力回路(31)か
らスイッチング回路(3A)の第２のＩＧＢＴ(5A)のゲート
端子に入力され、スイッチング回路(3A)の第２のＩＧＢ
Ｔ(5A)がオン・オフ動作される。これと同時に、スイッ
チング回路(3A)の第１のＩＧＢＴ(4A)のゲート端子に入
力される第１のオン・オフ制御信号ＶA1は低レベル一定
となり、スイッチング回路(3A)の第１のＩＧＢＴ(4A)が
オフ状態となる。これにより、スイッチング回路(3A)の
Ｕ相アームに入力される電流ＩU1は図３(Ｂ)に示すよう
に正負のパルス電流波形となる。
【００１９】一方、図３(Ａ)に示す三相交流電源(1)の
Ｕ相の交流入力電流ＩUが正の半周期間のとき、付加的
スイッチング回路(3B)内の第１のＩＧＢＴ(4B)のゲート
端子には、制御回路(21)内の制御信号出力回路(31)から
遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第
１のオン・オフ制御信号ＶB1が入力され、スイッチング
回路(3A)の第１のＩＧＢＴ(4A)に対してπ/２［rad］だ
けスイッチング位相が遅れて付加的スイッチング回路(3
B)の第１のＩＧＢＴ(4B)がオン・オフ動作される。これ
と同時に、付加的スイッチング回路(3B)の第２のＩＧＢ
Ｔ(5B)のゲート端子に入力される第２のオン・オフ制御
信号ＶB2は低レベル一定となり、付加的スイッチング回
路(3B)の第２のＩＧＢＴ(5B)がオフ状態となる。また、
三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期
間のとき、付加的スイッチング回路(3B)の第２のＩＧＢ
Ｔ(5B)のゲート端子には、制御回路(21)内の制御信号出
力回路(31)から遅延回路(33)を介してπ/２［rad］だけ
位相の遅れた第２のオン・オフ制御信号ＶB2が入力さ
れ、スイッチング回路(3A)の第２のＩＧＢＴ(5A)に対し
てπ/２［rad］だけスイッチング位相が遅れて付加的ス
イッチング回路(3B)の第２のＩＧＢＴ(5B)がオン・オフ
動作される。これと同時に、付加的スイッチング回路(3
B)の第１のＩＧＢＴ(4B)のゲート端子に入力される第１
のオン・オフ制御信号ＶB1は低レベル一定となり、付加
的スイッチング回路(3B)内の第１のＩＧＢＴ(4B)がオフ
状態となる。これにより、図３(Ｃ)に示すように付加的
スイッチング回路(3B)のＵ相アームに入力される電流Ｉ
U2は、図３(Ｂ)に示すスイッチング回路(3A)のＵ相アー
ムに入力される電流ＩU1に対してπ/２［rad］だけ位相
の遅れた正負のパルス電流波形となる。
Ｕ相の交流入力電流ＩUが正の半周期間のとき、付加的
スイッチング回路(3B)内の第１のＩＧＢＴ(4B)のゲート
端子には、制御回路(21)内の制御信号出力回路(31)から
遅延回路(33)を介してπ/２［rad］だけ位相の遅れた第
１のオン・オフ制御信号ＶB1が入力され、スイッチング
回路(3A)の第１のＩＧＢＴ(4A)に対してπ/２［rad］だ
けスイッチング位相が遅れて付加的スイッチング回路(3
B)の第１のＩＧＢＴ(4B)がオン・オフ動作される。これ
と同時に、付加的スイッチング回路(3B)の第２のＩＧＢ
Ｔ(5B)のゲート端子に入力される第２のオン・オフ制御
信号ＶB2は低レベル一定となり、付加的スイッチング回
路(3B)の第２のＩＧＢＴ(5B)がオフ状態となる。また、
三相交流電源(1)のＵ相の交流入力電流ＩUが負の半周期
間のとき、付加的スイッチング回路(3B)の第２のＩＧＢ
Ｔ(5B)のゲート端子には、制御回路(21)内の制御信号出
力回路(31)から遅延回路(33)を介してπ/２［rad］だけ
位相の遅れた第２のオン・オフ制御信号ＶB2が入力さ
れ、スイッチング回路(3A)の第２のＩＧＢＴ(5A)に対し
てπ/２［rad］だけスイッチング位相が遅れて付加的ス
イッチング回路(3B)の第２のＩＧＢＴ(5B)がオン・オフ
動作される。これと同時に、付加的スイッチング回路(3
B)の第１のＩＧＢＴ(4B)のゲート端子に入力される第１
のオン・オフ制御信号ＶB1は低レベル一定となり、付加
的スイッチング回路(3B)内の第１のＩＧＢＴ(4B)がオフ
状態となる。これにより、図３(Ｃ)に示すように付加的
スイッチング回路(3B)のＵ相アームに入力される電流Ｉ
U2は、図３(Ｂ)に示すスイッチング回路(3A)のＵ相アー
ムに入力される電流ＩU1に対してπ/２［rad］だけ位相
の遅れた正負のパルス電流波形となる。
【００２０】したがって、スイッチング回路(3A)のＵ相
アームに入力される正負のパルス状の電流ＩU1と、付加
的スイッチング回路(3B)のＵ相アームに入力される正負
のパルス状の電流ＩU2との和ＩU1＋ＩU2がフィルタ回路
(2)の出力側の電流ＩU0となるから、図３(Ｄ)に示すよ
うに低次高調波が抑制された凸形の電流波形となり、パ
ルス状の電流の波高値ＩU0Pが１/２倍になると共にスイ
ッチング周波数が２倍となる。図３(Ｄ)に示すフィルタ
回路(2)の出力側の電流ＩU0はフィルタ回路(2)により高
調波成分が除去され、基本波成分のみの正弦波電流とな
る。各スイッチング回路(3A,3B)のＶ相アーム及びＷ相
アームについても前記と略同様の動作が行なわれる。但
し、何れのスイッチング回路(3A,3B)においても、Ｕ相
アームの第１のＩＧＢＴ(4)がオン状態のときはＶ相ア
ームの第４のＩＧＢＴ(7)又はＷ相アームの第６のＩＧ
ＢＴ(9)の何れか１つがオン状態となり、Ｕ相アームの
第２のＩＧＢＴ(5)がオン状態のときはＶ相アームの第
３のＩＧＢＴ(6)又はＷ相アームの第５のＩＧＢＴ(8)の
何れか１つがオン状態となる。なお、上記以外の基本的
な主回路の動作及び制御回路(21)の動作の詳細について
は図４に示す従来のＡＣ−ＤＣコンバータの場合と略同
様であるので、説明は省略する。
アームに入力される正負のパルス状の電流ＩU1と、付加
的スイッチング回路(3B)のＵ相アームに入力される正負
のパルス状の電流ＩU2との和ＩU1＋ＩU2がフィルタ回路
(2)の出力側の電流ＩU0となるから、図３(Ｄ)に示すよ
うに低次高調波が抑制された凸形の電流波形となり、パ
ルス状の電流の波高値ＩU0Pが１/２倍になると共にスイ
ッチング周波数が２倍となる。図３(Ｄ)に示すフィルタ
回路(2)の出力側の電流ＩU0はフィルタ回路(2)により高
調波成分が除去され、基本波成分のみの正弦波電流とな
る。各スイッチング回路(3A,3B)のＶ相アーム及びＷ相
アームについても前記と略同様の動作が行なわれる。但
し、何れのスイッチング回路(3A,3B)においても、Ｕ相
アームの第１のＩＧＢＴ(4)がオン状態のときはＶ相ア
ームの第４のＩＧＢＴ(7)又はＷ相アームの第６のＩＧ
ＢＴ(9)の何れか１つがオン状態となり、Ｕ相アームの
第２のＩＧＢＴ(5)がオン状態のときはＶ相アームの第
３のＩＧＢＴ(6)又はＷ相アームの第５のＩＧＢＴ(8)の
何れか１つがオン状態となる。なお、上記以外の基本的
な主回路の動作及び制御回路(21)の動作の詳細について
は図４に示す従来のＡＣ−ＤＣコンバータの場合と略同
様であるので、説明は省略する。
【００２１】本実施の形態のＡＣ−ＤＣコンバータで
は、スイッチング回路(3A)に対して並列に接続された付
加的スイッチング回路(3B)のスイッチング位相をπ/２
［rad］だけ遅延させると共に、直流リアクトル(17A)に
流れる電流ＩL1と付加的直流リアクトル(17B)に流れる
電流ＩL2との和電流ＩLのレベルに応じてオン・オフ制
御することにより、フィルタ回路(2)の出力側における
Ｕ相、Ｖ相及びＷ相の電流ＩU0,ＩV0,ＩW0の低次高調波
が抑制され、パルス状の電流の波高値ＩU0P,ＩV0P,Ｉ
W0Pが１/２倍となると共にスイッチング周波数が２倍と
なる。これにより、フィルタ回路(2)を構成するリアク
トルのインダクタンス及びコンデンサの静電容量の値が
１/２2倍＝１/４倍となり、これらの部品の外形が小さ
くなるのでフィルタ回路(2)を小型化できる。また、各
スイッチング回路(3A,3B)を構成する第１〜第６のＩＧ
ＢＴ(4A〜9A；4B〜9B)に流れる電流の最大値も１/２倍
となるので、各ＩＧＢＴ(4A〜9A；4B〜9B)を小型にして
各スイッチング回路(3A,3B)を小型化できる。したがっ
て、フィルタ回路(2)及び各スイッチング回路(3A,3B)を
小型にしてＡＣ−ＤＣコンバータを小型化することが可
能となる。更に、図４に示すスイッチング回路(3)及び
還流用ダイオード(16)及び直流リアクトル(17)を２段並
列に接続した構成であるから、大容量のＡＣ−ＤＣコン
バータを容易に得ることができる。
は、スイッチング回路(3A)に対して並列に接続された付
加的スイッチング回路(3B)のスイッチング位相をπ/２
［rad］だけ遅延させると共に、直流リアクトル(17A)に
流れる電流ＩL1と付加的直流リアクトル(17B)に流れる
電流ＩL2との和電流ＩLのレベルに応じてオン・オフ制
御することにより、フィルタ回路(2)の出力側における
Ｕ相、Ｖ相及びＷ相の電流ＩU0,ＩV0,ＩW0の低次高調波
が抑制され、パルス状の電流の波高値ＩU0P,ＩV0P,Ｉ
W0Pが１/２倍となると共にスイッチング周波数が２倍と
なる。これにより、フィルタ回路(2)を構成するリアク
トルのインダクタンス及びコンデンサの静電容量の値が
１/２2倍＝１/４倍となり、これらの部品の外形が小さ
くなるのでフィルタ回路(2)を小型化できる。また、各
スイッチング回路(3A,3B)を構成する第１〜第６のＩＧ
ＢＴ(4A〜9A；4B〜9B)に流れる電流の最大値も１/２倍
となるので、各ＩＧＢＴ(4A〜9A；4B〜9B)を小型にして
各スイッチング回路(3A,3B)を小型化できる。したがっ
て、フィルタ回路(2)及び各スイッチング回路(3A,3B)を
小型にしてＡＣ−ＤＣコンバータを小型化することが可
能となる。更に、図４に示すスイッチング回路(3)及び
還流用ダイオード(16)及び直流リアクトル(17)を２段並
列に接続した構成であるから、大容量のＡＣ−ＤＣコン
バータを容易に得ることができる。
【００２２】本発明の実施態様は前記の実施の形態に限
定されず、種々の変更が可能である。例えば、上記の実
施の形態ではスイッチング回路(3)を構成するスイッチ
ング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）、接合型バイポーラ
トランジスタ又はＪ-ＦＥＴ（接合型電界効果トランジ
スタ）等も使用可能である。また、上記の実施の形態で
はフィルタ回路(2)と平滑コンデンサ(18)との間にスイ
ッチング回路(3)及び還流用ダイオード(16)及び直流リ
アクトル(17)を２段並列に接続した形態を示したが、２
段以上並列に接続することも可能である。この場合、各
段のスイッチング回路(3)のスイッチング位相をそれぞ
れスイッチング回路(3)の１スイッチング周期に対して
スイッチング回路(3)の段数の逆数倍に対応する角度、
即ちπ/ｎ［rad］（ｎ：スイッチング回路(3)の段数）
ずつずらしてオン・オフ制御すれば、フィルタ回路(2)
の出力側におけるＵ相、Ｖ相及びＷ相のパルス状の電流
ＩU0,ＩV0,ＩW0の波高値ＩU0P,ＩV0P,ＩW0Pが１/ｎ倍と
なると共にスイッチング周波数がｎ倍となる。したがっ
て、フィルタ回路(2)を構成するリアクトルのインダク
タンス及びコンデンサの静電容量の値が１/ｎ2倍とな
り、上記の実施の形態よりも更に小さくできるので、フ
ィルタ回路(2)をスイッチング回路(3)の段数に応じて更
に小型化できる利点がある。また、フィルタ回路(2)と
平滑コンデンサ(18)との間にスイッチング回路(3)及び
還流用ダイオード(16)及び直流リアクトル(17)を２段以
上並列に接続したので、上記の実施の形態より更に大き
な容量のＡＣ−ＤＣコンバータを得ることができる。更
に、三相交流用のＡＣ−ＤＣコンバータの場合に限らず
単相交流用又は三相以上の多相交流用のＡＣ−ＤＣコン
バータの場合についても本発明を適用できることは容易
に理解できよう。
定されず、種々の変更が可能である。例えば、上記の実
施の形態ではスイッチング回路(3)を構成するスイッチ
ング素子としてＩＧＢＴ（絶縁ゲート型バイポーラトラ
ンジスタ）を使用した形態を示したが、ＭＯＳ-ＦＥＴ
（ＭＯＳ型電界効果トランジスタ）、接合型バイポーラ
トランジスタ又はＪ-ＦＥＴ（接合型電界効果トランジ
スタ）等も使用可能である。また、上記の実施の形態で
はフィルタ回路(2)と平滑コンデンサ(18)との間にスイ
ッチング回路(3)及び還流用ダイオード(16)及び直流リ
アクトル(17)を２段並列に接続した形態を示したが、２
段以上並列に接続することも可能である。この場合、各
段のスイッチング回路(3)のスイッチング位相をそれぞ
れスイッチング回路(3)の１スイッチング周期に対して
スイッチング回路(3)の段数の逆数倍に対応する角度、
即ちπ/ｎ［rad］（ｎ：スイッチング回路(3)の段数）
ずつずらしてオン・オフ制御すれば、フィルタ回路(2)
の出力側におけるＵ相、Ｖ相及びＷ相のパルス状の電流
ＩU0,ＩV0,ＩW0の波高値ＩU0P,ＩV0P,ＩW0Pが１/ｎ倍と
なると共にスイッチング周波数がｎ倍となる。したがっ
て、フィルタ回路(2)を構成するリアクトルのインダク
タンス及びコンデンサの静電容量の値が１/ｎ2倍とな
り、上記の実施の形態よりも更に小さくできるので、フ
ィルタ回路(2)をスイッチング回路(3)の段数に応じて更
に小型化できる利点がある。また、フィルタ回路(2)と
平滑コンデンサ(18)との間にスイッチング回路(3)及び
還流用ダイオード(16)及び直流リアクトル(17)を２段以
上並列に接続したので、上記の実施の形態より更に大き
な容量のＡＣ−ＤＣコンバータを得ることができる。更
に、三相交流用のＡＣ−ＤＣコンバータの場合に限らず
単相交流用又は三相以上の多相交流用のＡＣ−ＤＣコン
バータの場合についても本発明を適用できることは容易
に理解できよう。
【００２３】
【発明の効果】本発明によれば、フィルタ回路(2)と平
滑コンデンサ(18)との間に少なくとも２段以上並列にス
イッチング回路(3)及び直流リアクトル(17)を接続する
ことにより、フィルタ回路(2)の出力側における低次の
高調波電流を抑制できると共にフィルタ回路(2)を構成
するリアクトルのインダクタンス及びコンデンサの静電
容量の値を小さくできるので、フィルタ回路(2)を小型
にしてＡＣ−ＤＣコンバータを小型化できると共に大容
量のＡＣ−ＤＣコンバータの設計が容易となる。
滑コンデンサ(18)との間に少なくとも２段以上並列にス
イッチング回路(3)及び直流リアクトル(17)を接続する
ことにより、フィルタ回路(2)の出力側における低次の
高調波電流を抑制できると共にフィルタ回路(2)を構成
するリアクトルのインダクタンス及びコンデンサの静電
容量の値を小さくできるので、フィルタ回路(2)を小型
にしてＡＣ−ＤＣコンバータを小型化できると共に大容
量のＡＣ−ＤＣコンバータの設計が容易となる。
【図１】 本発明によるＡＣ−ＤＣコンバータの一実施
の形態を示す電気回路図
の形態を示す電気回路図
【図２】 図１における制御回路の内部構成を示す回路
ブロック図
ブロック図
【図３】 図１のＡＣ−ＤＣコンバータの主回路の各部
の電流を示す波形図
の電流を示す波形図
【図４】 従来のＡＣ−ＤＣコンバータを示す電気回路
図
図
【図５】 図４における制御回路の内部構成を示す回路
ブロック図
ブロック図
【図６】 図４のＡＣ−ＤＣコンバータの主回路の各部
の電流を示す波形図
の電流を示す波形図
【図７】 図５の制御回路の各部の信号を示すタイミン
グチャート
グチャート
(1)・・三相交流電源（交流電源）、 (2)・・フィルタ
回路、 (3),(3A)・・スイッチング回路、 (3B)・・付
加的スイッチング回路、 (4〜9),(4A〜9A；4B〜9B)・
・第１〜第６のＩＧＢＴ（スイッチング素子）、 (10
〜15),(10A〜15A；10B〜15B)・・第１〜第６の逆流防止
用ダイオード（逆流防止用整流素子）、(16),(16A)・・
還流用ダイオード（還流用整流素子）、 (16B)・・付
加的還流用ダイオード、 (17),(17A)・・直流リアクト
ル、 (17B)・・付加的直流リアクトル、 (18)・・平
滑コンデンサ、 (19)・・電流検出器、 (20)・・相電
圧検出用トランス、 (21)・・制御回路、 (22)・・基
準電源、 (23)・・第１の誤差増幅器、 (24)・・第２
の誤差増幅器、 (25)・・相電流基準信号発生回路、
(26)・・三角波発振回路、 (27),(28),(29)・・ＰＷＭ
コンパレータ、(30)・・線電流パルス変換回路、 (31)
・・制御信号出力回路、 (32)・・負荷、 (33)・・遅
延回路、 (34A)・・直流リアクトル、 (34B)・・付加
的直流リアクトル
回路、 (3),(3A)・・スイッチング回路、 (3B)・・付
加的スイッチング回路、 (4〜9),(4A〜9A；4B〜9B)・
・第１〜第６のＩＧＢＴ（スイッチング素子）、 (10
〜15),(10A〜15A；10B〜15B)・・第１〜第６の逆流防止
用ダイオード（逆流防止用整流素子）、(16),(16A)・・
還流用ダイオード（還流用整流素子）、 (16B)・・付
加的還流用ダイオード、 (17),(17A)・・直流リアクト
ル、 (17B)・・付加的直流リアクトル、 (18)・・平
滑コンデンサ、 (19)・・電流検出器、 (20)・・相電
圧検出用トランス、 (21)・・制御回路、 (22)・・基
準電源、 (23)・・第１の誤差増幅器、 (24)・・第２
の誤差増幅器、 (25)・・相電流基準信号発生回路、
(26)・・三角波発振回路、 (27),(28),(29)・・ＰＷＭ
コンパレータ、(30)・・線電流パルス変換回路、 (31)
・・制御信号出力回路、 (32)・・負荷、 (33)・・遅
延回路、 (34A)・・直流リアクトル、 (34B)・・付加
的直流リアクトル
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−165501（ＪＰ，Ａ)
特開 平９−37752（ＪＰ，Ａ)
特開 平５−30748（ＪＰ，Ａ)
特開 平８−19261（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 7/12
H02M 7/23
Claims (6)
- 【請求項１】 交流電源に接続されるフィルタ回路と、
該フィルタ回路に接続されるスイッチング回路と、該ス
イッチング回路の出力端子間に接続される還流用整流素
子と、該還流用整流素子に直流リアクトルを介して接続
される平滑コンデンサとを備えたＡＣ−ＤＣコンバータ
において、 前記スイッチング回路と同一の構成を有する付加的スイ
ッチング回路と、前記付加的スイッチング回路の出力端
子間に接続された付加的還流用整流素子と、前記直流リ
アクトルと同一の構成を有する付加的直流リアクトルと
を更に備え、 前記フィルタ回路に前記付加的スイッチング回路を接続
し、 前記付加的還流用整流素子に前記付加的直流リアクトル
を介して前記平滑コンデンサを接続し、 前記スイッチング回路の１スイッチング周期に対して前
記スイッチング回路及び前記付加的スイッチング回路の
段数の逆数倍に対応する角度ずつスイッチング位相をそ
れぞれずらして、且つ、前記直流リアクトル及び前記付
加的直流リアクトルに流れる電流のレベルに応じて、前
記スイッチング回路及び前記付加的スイッチング回路を
オン・オフ制御することにより、前記交流電源から前記
フィルタ回路を介して前記スイッチング回路及び前記付
加的スイッチング回路に流れる交流入力電流を正弦波状
に制御すると共に前記平滑コンデンサから定電圧の直流
出力を取り出すことを特徴とするＡＣ−ＤＣコンバー
タ。 - 【請求項２】 前記スイッチング回路及び前記付加的ス
イッチング回路は、それぞれ橋絡接続された複数対のス
イッチング素子及び該複数対のスイッチング素子の各々
と直列に接続された逆流防止用整流素子を有する請求項
１に記載のＡＣ−ＤＣコンバータ。 - 【請求項３】 前記直流リアクトル及び前記付加的直流
リアクトルに流れる電流のレベルに加えて、前記交流電
源の電圧及び前記平滑コンデンサの電圧の少なくとも一
方に応じて、前記スイッチング回路及び前記付加的スイ
ッチング回路をオン・オフ制御する請求項１又は２に記
載のＡＣ−ＤＣコンバータ。 - 【請求項４】 交流電源に接続されるフィルタ回路と、
該フィルタ回路に接続されるスイッチング回路と、該ス
イッチング回路の出力端子間に接続される還流用整流素
子と、該還流用整流素子に直流リアクトルを介して接続
される平滑コンデンサとを備えたＡＣ−ＤＣコンバータ
において、 前記スイッチング回路と同一の構成を有する複数の付加
的スイッチング回路と、該複数の付加的スイッチング回
路の出力端子間にそれぞれ接続された複数の付加的還流
用整流素子と、前記直流リアクトルと同一の構成を有す
る複数の付加的直流リアクトルとを更に備え、 前記フィルタ回路に前記複数の付加的スイッチング回路
を接続し、 前記複数の付加的還流用整流素子にそれぞれ前記複数の
付加的直流リアクトルを介して前記平滑コンデンサを接
続し、 前記スイッチング回路の１スイッチング周期に対して前
記スイッチング回路及び前記複数の付加的スイッチング
回路の段数の逆数倍に対応する角度ずつスイッチング位
相をそれぞれずらして、且つ、前記直流リアクトル及び
前記複数の付加的直流リアクトルに流れる電流のレベル
に応じて、前記スイッチング回路及び前記複数の付加的
スイッチング回路をオン・オフ制御することにより、前
記交流電源から前記フィルタ回路を介して前記スイッチ
ング回路及び前記複数の付加的スイッチング回路に流れ
る交流入力電流を正弦波状に制御すると共に前記平滑コ
ンデンサから定電圧の直流出力を取り出すことを特徴と
するＡＣ−ＤＣコンバータ。 - 【請求項５】 前記スイッチング回路及び前記複数の付
加的スイッチング回路は、それぞれ橋絡接続された複数
対のスイッチング素子及び該複数対のスイッチング素子
の各々と直列に接続された逆流防止用整流素子を有する
請求項４に記載のＡＣ−ＤＣコンバータ。 - 【請求項６】 前記直流リアクトル及び前記複数の付加
的直流リアクトルに流れる電流のレベルに加えて、前記
交流電源の電圧及び前記平滑コンデンサの電圧の少なく
とも一方に応じて、前記スイッチング回路及び前記複数
の付加的スイッチング回路をオン・オフ制御する請求項
４又は５に記載のＡＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32139299A JP3367101B2 (ja) | 1999-11-11 | 1999-11-11 | Ａｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32139299A JP3367101B2 (ja) | 1999-11-11 | 1999-11-11 | Ａｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001145357A JP2001145357A (ja) | 2001-05-25 |
| JP3367101B2 true JP3367101B2 (ja) | 2003-01-14 |
Family
ID=18132047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32139299A Expired - Fee Related JP3367101B2 (ja) | 1999-11-11 | 1999-11-11 | Ａｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3367101B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4406909B2 (ja) * | 2000-04-28 | 2010-02-03 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| JP4952331B2 (ja) * | 2007-03-28 | 2012-06-13 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| WO2009104349A1 (ja) * | 2008-02-18 | 2009-08-27 | ニッタ株式会社 | Ａｃ／ａｃ変換用電源装置 |
| CN101946393A (zh) * | 2008-02-18 | 2011-01-12 | 新田株式会社 | Ac/ac变换用电源装置 |
| WO2016059969A1 (ja) * | 2014-10-15 | 2016-04-21 | ダイキン工業株式会社 | アクティブフィルタ、交直変換装置 |
| CN115800781B (zh) * | 2022-11-24 | 2024-08-13 | 国网江苏省电力有限公司苏州供电分公司 | 一种模块化变流器 |
-
1999
- 1999-11-11 JP JP32139299A patent/JP3367101B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001145357A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kolar et al. | VIENNA rectifier II-a novel single-stage high-frequency isolated three-phase PWM rectifier system | |
| JP5446539B2 (ja) | 共振型インバータ装置 | |
| Grbović et al. | A novel three-phase diode boost rectifier using hybrid half-DC-bus-voltage rated boost converter | |
| CN108028607B (zh) | 基于空间矢量调制的三相整流转换器pwm方案 | |
| US20090040800A1 (en) | Three phase rectifier and rectification method | |
| WO2007129456A1 (ja) | 電力変換装置 | |
| JP5515386B2 (ja) | ３レベル電力変換器のスナバ回路 | |
| Minibock et al. | Novel concept for mains voltage proportional input current shaping of a VIENNA rectifier eliminating controller multipliers | |
| JP2011078179A (ja) | 共振型コンバータ装置 | |
| JP2003018853A (ja) | コモンモード電流低減方法 | |
| JP3324645B2 (ja) | 交流−直流変換装置 | |
| JP3367101B2 (ja) | Ａｃ−ｄｃコンバータ | |
| Alammari et al. | Matrix converters for electric power conversion: Review of topologies and basic control techniques | |
| JP3296425B2 (ja) | 電力変換装置 | |
| JP4501144B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP4406909B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3326790B2 (ja) | 電力変換装置の制御装置 | |
| JP3269532B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2004222337A (ja) | 交流−交流電力変換装置 | |
| JP4488130B2 (ja) | 電力変換装置 | |
| JP4150883B2 (ja) | ３相電力変換装置 | |
| JP2002084757A (ja) | 交流−直流変換装置 | |
| JPS63268470A (ja) | 電力変換器 | |
| JP3580089B2 (ja) | ダイオード整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131108 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |