JP4150883B2 - ３相電力変換装置 - Google Patents
３相電力変換装置 Download PDFInfo
- Publication number
- JP4150883B2 JP4150883B2 JP2002045876A JP2002045876A JP4150883B2 JP 4150883 B2 JP4150883 B2 JP 4150883B2 JP 2002045876 A JP2002045876 A JP 2002045876A JP 2002045876 A JP2002045876 A JP 2002045876A JP 4150883 B2 JP4150883 B2 JP 4150883B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- auxiliary
- main
- main switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Description
【０００１】
【発明の属する技術分野】
本発明は、ソフトスイッチングが可能な３相電力変換装置に関する。
【０００２】
【従来の技術】
直流電力を３相交流電力に変換するＤＣ−ＡＣ変換と３相交流電力を直流電力に変換するＡＣ−ＤＣ変換とのいずれか一方又は両方を行うための電力変換装置は、対の直流端子と３相交流端子との間に６個の主スイッチを３相ブリッジ接続することによって構成される。この種の電力変換装置は、無停電電源装置、モータ駆動用インバータ、バッテリーの充電器等に用いられている。
【０００３】
電力変換装置においては、ブリッジ接続された主スイッチのオン・オフによる電力損失及びノイズが問題になる。電力損失及びノイズはＺＶＳ（ゼロ電圧スイッチング）又はＺＣＳ（ゼロ電流スイッチング）等のソフトスイッチングによって低減することができる。インバータ装置のソフトスイッチング方式には大別して次の２つがある。
（１） 共振ＤＣリンク方式（以下、ＡＲＣＤＬ方式と言う。）
（２） 補助共振転流ポール方式（以下、ＡＲＣＰ方式と言う。）
【０００４】
前者のＡＲＣＤＬ方式は、例えば、平成１１年電気学会産業応用２８０の論文集の佐藤、末廣、長井、森田による論文「高効率３相ソフトスイッチング力率改善回路」及び特開２０００−１１６１３７号公報等に記載されている方式であって、コンバータ回路とインバータ回路とこれ等の間の直流リンク回路と直流リンク電圧を零にするための転流回路とから成る。このＡＲＣＤＬ方式は、１つの転流回路によってコンバータとインバータとの両方のソフトスイッチングが可能であり、回路構成がシンプルになるという特長を有する。しかし、転流回路での損失が比較的大きくなり、効率がさほど改善されない。
【０００５】
後者のＡＲＣＰ方式は、例えば、神志那、神戸、松本、中岡の論文「補助共振転流アームリンク３相電圧型正弦波コンバータの特性解析」電気学会半導体電力研究会ＳＰＣ−９７−２４、などに掲載されている。このＡＲＣＰ方式に従う電力変換装置は図１に示すように、直流電源１の端子２，３間に接続された３相ブリッジ形インバータ回路４ａの他にソフトスイッチング転流回路８ａを有する。ソフトスイッチング転流回路８ａは直流端子２，３間に電圧分割用の２つのコンデンサＣｆ１，Ｃｆ２の直列回路を接続し、インバータの各アームの中点とコンデンサＣｆ１，Ｃｆ２の相互接続点との間に第１、第２及び第３の双方向スイッチＳａ，Ｓｂ，Ｓｃを介して第１、第２及び第３の補助リアクトルＬｕ，Ｌｖ，Ｌｗを接続することによって接続されている。
【０００６】
【発明が解決しようとする課題】
ＡＲＣＰ方式は、ＡＲＤＣＬ方式に比較して転流回路の損失が少ないという特長を有する。しかし、従来のＡＲＣＰ方式では、中間電圧を得るためのコンデンサＣｆ１，Ｃｆ２及び双方向スイッチＳａ，Ｓｂ，Ｓｃが必要になり、回路の低コスト化又は小型化を図ることが困難であった。
【０００７】
そこで、本発明の目的は、比較的簡単且つ安価な構成によってソフトスイッチングが可能な電力変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施態様を示す図２〜図２０の符号を参照して説明する。なお、特許請求の範囲及び本発明の説明で回路要素に付されている参照符号は本発明の理解を助けるためのものであり、本願発明を限定するものではない。本願請求項１の発明は、第１及び第２の直流端子と、前記第１の直流端子と前記第２の直流端子との間に接続された第１の主スイッチＳ1 と第２の主スイッチＳ2 との直列回路と、前記第１の直流端子と前記第２の直流端子との間に接続された第３の主スイッチＳ3 と第４の主スイッチＳ4 との直列回路と、前記第１の直流端子と前記第２の直流端子との間に接続された第５の主スイッチＳ5 と第６の主スイッチＳ6 との直列回路と、前記第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点に接続された第１の交流端子と、前記第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点に接続された第２の交流端子と、前記第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点に接続された第３の交流端子と、前記第１、第２、第３、第４、第５及び第６の主スイッチに並列に接続された第１、第２、第３、第４、第５及び第６のコンデンサＣu 、Ｃx 、Ｃv 、Ｃy 、Ｃw 、Ｃz 又は寄生容量と、互いに直列に接続された第１及び第２の補助スイッチＱ1 、Ｑ2 から成る第１の直列回路と、互いに直列に接続された第３及び第４の補助スイッチＱ3 、Ｑ4 から成る第２の直列回路と、互いに直列に接続された第５及び第６の補助スイッチＱ5 、Ｑ6 から成る第３の直列回路と、前記第１、第２及び第３の直列回路の一端を相互に接続する第１の導体と、前記第１、第２及び第３の直列回路の他端を相互に接続する第２の導体と、前記第１及び第２の主スイッチの相互接続点と前記第１及び第２の補助スイッチの相互接続点との間に接続された第１の補助リアクトルＬｕ と、前記第３及び第４の主スイッチの相互接続点と前記第３及び第４の補助スイッチの相互接続点との間に接続された第２の補助リアクトルＬｖ と、前記第５及び第６の主スイッチの相互接続点と前記第５及び第６の補助スイッチの相互接続点との間に接続された第３の補助リアクトルＬｗ と、前記第１の直流端子と前記第１の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第１のクランプ用ダイオードと、前記第２の直流端子と前記第２の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第２のクランプ用ダイオードと、前記第１及び第２の直流端子間の直流電圧を３相交流電圧に変換する又は前記第１、第２及び第３の交流端子の３相交流電圧を直流電圧に変換するように前記第１、第２、第３、第４、第５及び第６の主スイッチをオン・オフ制御する第１の機能と前記第１、第２、第３、第４、第５及び第６の主スイッチをソフトスイッチングさせるように前記第１、第２、第３、第４、第５及び第６の補助スイッチをオン・オフ制御する第２の機能とを有しているスイッチ制御回路とを具備していることを特徴とする３相電力変換装置に係わるものである。
【０００９】
なお、請求項２に示すように、第１、第２及び第３の主リアクトルを設けることが望ましい。
また、請求項３に示すようにスイッチ制御回路を構成することが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば、従来のＡＲＣＰ方式で使用していた電圧分割用コンデンサ及び双方向スイッチを使用しないでソフトスイッチング転流回路を構成することができ、ソフトスイッチング転流回路の小型化又は低コスト化を図ることができる。
また、ソフトスイッチング回路の電圧を第１及び第２の直流端子間の電圧にクランプすることにより、電圧及び電流の振動の発生を防ぐことができる。
また、請求項２の発明によれば、遅れ負荷回路を確実に得ることができる。
また、請求項３の発明によれば、第１〜第６の主スイッチ及び第１〜第６の補助スイッチの制御を容易且つ正確に行うことができる。
【００１１】
【実施形態】
次に、図２〜図２０を参照して本発明の実施形態に係わる電力変換装置を説明する。
【００１２】
図２に示す本発明の実施形態に係わる電力変換装置は、整流平滑回路又は電池等から成る直流電源１が接続されている第１及び第２の直流端子２、３と、電力変換回路４と、第１、第２及び第３の交流端子５、６、７と、ソフトスイッチング転流回路８と、第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 と、スイッチ制御回路９と、直流電圧検出ライン１０、１１と、第１、第２及び第３の電流検出器１２、１３、１４と、第１、第２及び第３の電流検出ライン１５、１６、１７とから成る。
【００１３】
電力変換回路４は周知の回路であって、３相ブリッジ回路となるように接続された第１、第２、第３、第４、第５及び第６の主スイッチＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 と、各主スイッチＳ1 〜Ｓ6 に並列に接続された共振用又はソフトスイッチング用又はスナバ用コンデンサと呼ぶことができる第１、第２、第３、第４、第５及び第６のコンデンサＣu 、Ｃx 、Ｃv 、Ｃy 、Ｃw 、Ｃz とから成る。第１〜第６の主スイッチＳ1 〜Ｓ6 は絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴから成り、第１、第２、第３、第４、第５及び第６の主スイッチング素子Ｓu 、Ｓx 、Ｓv 、Ｓy 、Ｓw 、Ｓz とそれぞれに逆方向並列に接続された第１、第２、第３、第４、第５及び第６の主ダイオードＤu 、Ｄx 、Ｄv 、Ｄy 、Ｄw 、Ｄz とから成る。第１〜第６の主ダイオードＤu 〜Ｄz は第１〜第６の主スイッチＳ1 〜Ｓ6 の周知のボディダイオード即ち内蔵ダイオードであるが、図１では理解を容易にするために等価的に独立に表示されている。なお、第１〜第６の主ダイオードＤu 〜Ｄz をボディダイオードで構成しないで個別ダイオードとすることができる。第１〜第６の主スイッチＳ1 〜Ｓ6 から成る３相ブリッジ回路は、第１及び第２の直流端子２、３間にそれぞれ接続された第１及び第２の主スイッチＳ1 、Ｓ2 の直列回路と、第３及び第４の主スイッチＳ3 、Ｓ4 の直列回路と、第５及び第６の主スイッチＳ5 、Ｓ6 の直列回路とを有する。第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点Ａ1 は第１の主リアクトルＬ1 を介して第１の交流端子５に接続されている。第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点Ａ2 は第２の主リアクトルＬ2 を介して第２の交流端子６に接続されている。第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点Ａ3 は第３の主リアクトルＬ3 を介して第３の交流端子７に接続されている。第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 は所定のインダクタンスを有する交流リアクトルである。電力変換回路４の第１〜第６の主スイッチＳ1 〜Ｓ6 を周知の所定の順番でオン・オフすると、第１及び第２の直流端子２、３間の直流電圧が３相交流電圧に変換されて第１、第２及び第３の交流端子５、６、７に出力される。また、上記のＤＣ−ＡＣ変換とは逆に第１、第２及び第３の交流端子５、６、７の交流を直流に変換して第１及び第２の直流端子２、３に出力することができる。図１では電力変換回路４を主としてインバータ回路として使用するために第１、第２及び第３の交流端子５、６、７に３相交流負荷１８が接続されている。なお、負荷１８の各相にインダクタンスが含まれている時には、第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 を省くことができる。換言すれば、第１、第２及び第３の主リアクトルＬ１，Ｌ２，Ｌ３を誘導性負荷１８の一部と考えることができる。
【００１４】
第１〜第６の主スイッチＳ1 〜Ｓ6 に並列に接続された第１〜第６のコンデンサＣu 〜Ｃz は部分共振によって第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオフの時のソフトスイッチングを達成するものであり、直流電源１に含まれる平滑コンデンサよりも十分に小さい容量を有し、且つ第１〜第６の主スイッチＳ1 〜Ｓ6 のオン・オフに応答する高周波コンデンサである。従って、第１〜第６のコンデンサＣu 〜Ｃz を第１〜第６の主スイッチＳ1 〜Ｓ6 の寄生容量で構成することもできる。
【００１５】
ソフトスイッチング転流回路８は、第１〜第６の補助スイッチＱ1 〜Ｑ6 の３相ブリッジ回路１９と、第１、第２及び第３の補助リアクトルＬu 、Ｌv 、Ｌw と、第１及び第２のクランプ用ダイオードＤa 、Ｄb とから成る。
【００１６】
ブリッジ回路１９は、互いに直列に接続された第１及び第２の補助スイッチＱ1 、Ｑ2 から成る第１の直列回路と、互いに直列に接続された第３及び第４の補助スイッチＱ3 、Ｑ4 から成る第２の直列回路と、互いに直列に接続された第５及び第６の補助スイッチＱ5 、Ｑ6 から成る第３の直列回路と、第１、第２及び第３の直列回路の一端を相互に接続する第１の導体２０と、第１、第２及び第３の直列回路の他端を相互に接続する第２の導体２１とから成る。第１、第２、第３、第４、第５及び第６の補助スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 は周知の絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴから成り、第１、第２、第３、第４、第５及び第６の補助スイッチング素子Ｑu 、Ｑx 、Ｑv 、Ｑy 、Ｑw 、Ｑz とこれ等に逆方向並列に接続された第１、第２、第３、第４、第５及び第６の補助ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 から成る。第１、第２、第３、第４、第５及び第６の補助ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 は第１〜第６の補助スイッチＱ1 〜Ｑ6 の周知のボディダイオード即ち内蔵ダイオードとして形成されているが、図１では理解を容易にするために独立して示されている。なお、第１〜第６の補助ダイオードＤ1 〜Ｄ6 を個別ダイオードとすることができる。
【００１７】
第１及び第２の補助スイッチＱ1 、Ｑ2 の相互接続点Ｂ1 は第１の補助リアクトルＬu を介して第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点Ａ1 に接続されている。第３及び第４の補助スイッチＱ3 、Ｑ4 の相互接続点Ｂ2 は第２の補助リアクトルＬv を介して第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点Ａ2 に接続されている。第５及び第６の補助スイッチＱ5 、Ｑ6 の相互接続点Ｂ3 は第３の補助リアクトルＬw を介して第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点Ａ3 に接続されている。
【００１８】
第１のクランプ用ダイオードＤa は第１の直流端子２とブリッジ回路１９の第１の導体２０との間に直流電源１の電圧で逆バイアスされる方向性を有して接続されている。第２のクランプ用ダイオードＤb は第２の直流端子３とブリッジ回路８の第２の導体２１との間に直流電源１の電圧で逆バイアスされる方向性を有して接続されている。
【００１９】
電圧検出ライン１０、１１は第１及び第２の直流端子２、３を制御回路９に接続するものである。
第１、第２及び第３の電流検出器１２、１３、１４は第１、第２及び第３の交流端子５、６、７を通って流れる電流を検出するものであり、第１、第２及び第３の電流検出ライン１５、１６、１７によって制御回路９に接続されている。ここでは、第１、第２及び第３の電流検出器１２，１３，１４の入力と出力との両方をＩｕ，Ｉｖ，Ｉｗで示す。
【００２０】
制御回路９は、電力変換回路４の第１〜第６の主スイッチＳ1 〜Ｓ6 を所定の順番でオン・オフする第１の機能と、ソフトスイッチング転流回路８における第１〜第６の補助スイッチＱ1 〜Ｑ6 を第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時のソフトスイッチングが可能なようにオン・オフする第２の機能とを有する。第１〜第６の主スイッチＳ1 〜Ｓ6 をターンオン時にソフトスイッチングさせるためには、第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時よりも前に第１〜第６の主スイッチＳ1 〜Ｓ6 の電圧を零又は低い値にするように第１〜第６の補助スイッチＱ1 〜Ｑ6 をオンオフ制御する。即ち、第１〜第６の補助スイッチＱ1 〜Ｑ6は第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時よりも少し前から少し後までオン制御される。
【００２１】
図２の制御回路９は図３に詳しく示すように、鋸波発生器３０、最大電流値選択器３１、直流電圧検出器３２、位相検出器３３、相別鋸波発生器３４、電圧基準発生器３５、第１、第２及び第３の比較器３６、３７、３８、主スイッチ基準信号生成器３９、転流用主スイッチ基準信号テーブル４０、第４及び第５の比較器４１、４２、転流用主スイッチ信号合成器４３、転流用主スイッチ基準信号合成器４４、主スイッチゲート信号発生器４５、補助スイッチ基準信号テーブル４６、第６、第７及び第８の比較器４７、４８、４９、第１、第２及び第３のＯＲ回路５０、５１、５２、補助スイッチ選択器５３及び補助スイッチゲート信号発生器５４から成る。図３の制御回路９の符号３０〜５４で示すものは、デイジタル回路における信号処理手段であってもよい。
図４（Ａ）〜（Ｉ）及び（Ｍ）、図５、図６及び図７は制御回路９の各部の状態を示すものである。図５〜図７は図４（Ｆ）の電流位相検出信号ＩＰ＝１０の期間の動作を示す。また、図５〜図７におけるｔ１〜ｔ８はそれぞれ同一時点を示す。また、図５〜図７のｔ１〜ｔ９は図８のｔ１〜ｔ９と同一時点を示す。また、図５〜図８は、第１、第２及び第３の交流端子５，６，７を流れる電流Ｉｕ，Ｉｖ，ＩｗがＩｗ＞Ｉｖ＞Iｕで且つＩｗ及びＩｖが零よりも大きい時即ちＩＰ＝１０の時を示す。もし、Ｉｖ＝Ｉｗ＞Ｉｕの場合には、第３の補助スイッチＱ３のターンオン時点は図５〜図８のｔ１時点にシフトする。
以下、図３の制御回路９の詳細を図４〜図７を参照して説明する。なお、図４〜図７には各部の状態がアナログで示されてるが、これに等価なディジタル信号であってもよい。
【００２２】
鋸波発生器３０は図４（Ａ）に示す鋸波Ｖt を発生するものである。鋸波Ｖt は搬送波又は周期的信号とも呼ぶことができるものであって、図２の交流端子５、６、７の交流電圧の周波数（例えば５０Hz）よりも十分に高い繰返し周波数（例えば２０〜１００kHz)を有する。
【００２３】
電圧基準発生器３５は、第１、第２及び第３の交流端子５，６，７の電圧基準を与えるために図４（Ｂ）（Ｃ）（Ｄ）に示す順次に１２０度の位相差を有する３相正弦波交流の第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswを繰返して発生するものである。第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswの周波数は例えば５０Hzである。図示が省略されているが、交流端子５，６，７の電圧を所定値に制御するための帰還回路によって、第１、第２、第３相電圧基準信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗを制御することができる。
【００２４】
図２の第１、第２及び第３の電流検出器１２、１３、１４に接続された第１、第２及び第３の電流検出ライン１５、１６、１７には、図４（Ｅ）に示す３相交流の第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw が得られる。制御回路９をディジタル回路で構成する場合には電流検出器１２、１３、１４にアナログ・ディジタル変換器を接続し、ディジタルの電流検出信号Ｉu 、Ｉv 、Ｉw を得る。図１の電力変換回路４におけるＤＣ−ＡＣ変換は、図４（Ｂ）（Ｃ）（Ｄ）の第１、第２及び第３相基準電圧Ｖsu、Ｖsv、Ｖswに対応する交流出力電圧が得られるように行われるので、図４（Ｅ）には第１、第２及び第３相基準電圧Ｖsu、Ｖsv、Ｖswに対して所定の関係を有する第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw が得られる。図４の例では遅れ負荷とされており、電流検出信号Ｉu 、Ｉv 、Ｉw は基準電圧Ｖsu、Ｖsv、Ｖswに対して３０度遅れている。
【００２５】
位相検出器３３は、第１、第２及び第３の電流検出ライン１５、１６、１７に接続されており、図４（Ｆ）に示す第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw に基づいて図４（Ｆ）に示す１２段階の電流位相信号ＩＰを出力する。即ち、位相検出器３３は図４（Ｆ）に示すように電流検出信号Ｉuの３６０度期間を１２等分した１２の区間を識別するための位相検出信号ＩＰ＝１〜１２を発生する。位相検出信号ＩＰ＝１〜１２の決定は次の条件に従って行われる。
Ｉw ＞Ｉu ＞Ｉv 且つ｜Ｉv ｜＞｜Ｉw ｜の時はＩＰ＝１とする。
Ｉu ＞Ｉw ＞Ｉv 且つ｜Ｉv ｜＞｜Ｉu ｜の時はＩＰ＝２とする。
Ｉu ＞Ｉw ＞Ｉv 且つ｜Ｉu ｜＞｜Ｉv ｜の時はＩＰ＝３とする。
Ｉu ＞Ｉv ＞Ｉw 且つ｜Ｉu ｜＞｜Ｉw ｜の時はＩＰ＝４とする。
Ｉu ＞Ｉv ＞Ｉw 且つ｜Ｉw ｜＞｜Ｉu ｜の時はＩＰ＝５とする。
Ｉv ＞Ｉu ＞Ｉw 且つ｜Ｉw ｜＞｜Ｉv ｜の時はＩＰ＝６とする。
Ｉv ＞Ｉu ＞Ｉw 且つ｜Ｉv ｜＞｜Ｉw ｜の時はＩＰ＝７とする。
Ｉv ＞Ｉw ＞Ｉu 且つ｜Ｉv ｜＞｜Ｉu ｜の時はＩＰ＝８とする。
Ｉv ＞Ｉw ＞Ｉu 且つ｜Ｉu ｜＞｜Ｉv ｜の時はＩＰ＝９とする。
Ｉw ＞Ｉv ＞Ｉu 且つ｜Ｉu ｜＞｜Ｉw ｜の時はＩＰ＝１０とする。
Ｉw ＞Ｉv ＞Ｉu 且つ｜Ｉw ｜＞｜Ｉu ｜の時はＩＰ＝１１とする。
Ｉw ＞Ｉu ＞Ｉv 且つ｜Ｉw ｜＞｜Ｉv ｜の時はＩＰ＝１２とする。
なお、第１相電流検出信号Ｉu を基準にして０〜３０度でＩＰ＝１、３０〜６０度でＩＰ＝２、６０〜９０度でＩＰ＝３、９０〜１２０度でＩＰ＝４、１２０〜１５０度でＩＰ＝５、１５０〜１８０度でＩＰ＝６、１８０〜２１０度でＩＰ＝７、２１０〜２４０度でＩＰ＝８、２４０〜２７０度でＩＰ＝９、２７０〜３００度でＩＰ＝１０、３００〜３３０度でＩＰ＝１１、３３０〜３６０度でＩＰ＝１２である。
位相検出信号ＩＰを便宜上１〜１２で示したが、電流検出信号Ｉu 、Ｉv 、Ｉw の位相を１２段階に区別することができる識別信号であれば、どのようなものでもよい。
【００２６】
図２の相別鋸波発生器３４は、鋸波発生器３０と位相検出器３３とに接続されており、図４（Ｂ）（Ｃ）（Ｄ）に示す第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwを示す信号を発生する。ここで、図４（Ｂ）のｔ1 〜ｔ7 に示すように傾斜を有して徐々に立上り、その後急峻に立下る第１の傾きを有する鋸波を正鋸波、図４（Ｂ）のｔ7 〜ｔ12に示すように、急峻に立上った後に傾斜を有して徐々に立下る第２の傾きを有する鋸波を負鋸波と呼ぶことにする。
【００２７】
第１、第２及び第３の鋸波Ｖｔｕ，Ｖｔｖ，Ｖｔｗのそれぞれは、第１、第２及び第３相電流Ｉｕ，Ｉｖ，Ｉｗのそれぞれが正の値を有している時に正鋸波となり、負の値を有している時に負鋸波となる。
図４（Ｆ）の位相検出信号ＩＰ＝１〜１２と第１、第２及び第３相鋸波Ｖtu，Ｖtv、Ｖtwとの関係は次の通りである。
ＩＰ＝１及びＩＰ＝２の時、Ｖtu及びＶtwが正鋸波、Ｖtvが負鋸波である。
ＩＰ＝３及びＩＰ＝４の時、Ｖtuが正鋸波、Ｖtv及びＶtwが負鋸波である。
ＩＰ＝５及びＩＰ＝６の時、Ｖtu及びＶtvが正鋸波、Ｖtwが負鋸波である。
ＩＰ＝７及びＩＰ＝８の時、Ｖtu及びＶtwが負鋸波、Ｖtvが正鋸波である。
ＩＰ＝９及びＩＰ＝１０の時、Ｖtuが負鋸波、Ｖtv及びＶtwが正鋸波である。
ＩＰ＝１１及びＩＰ＝１２の時、Ｖtu及びＶtvが負鋸波、Ｖtwが正鋸波である。
第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwは、図４（Ｆ）に示す位相検出信号ＩＰ＝１〜１２に応答して図４（Ａ）の基本鋸波Ｖt の極性を選択的に変えることによって形成される。
【００２８】
相別鋸波発生器３４と電圧基準発生器３５とに接続された電圧基準用比較手段としての第１、第２及び第３の比較器３６、３７、３８は、図４（Ｂ）（Ｃ）（Ｄ）に示すように第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwと第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswとを比較して図４（Ｇ）（Ｈ）（Ｉ）に示す第１、第２及び第３の比較出力信号Ｐsu、Ｐsv、Ｐswを形成する。第１、第２及び第３の比較出力信号Ｐsu、Ｐsv、Ｐswは第１、第２及び第３相電圧基準Ｖsu、Ｖsv、Ｖswが第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwよりも高い時に高レベル即ち論理の１（第１の値）、逆に低い時に低レベル即ち論理の０（第２の値）を出力する。
【００２９】
第１、第２及び第３の比較器３６、３７、３８に接続された主スイッチ基準信号発生器３９は、第１〜第６の主スイッチＳ1 〜Ｓ6 のオン・オフにデットタイム即ち休止期間Ｔd を与えるために図６（Ａ）（Ｂ）（Ｃ）に示す第１、第２及び第３の比較器３６、３７、３８の出力信号Ｐsu、Ｐsv、Ｐswの高レベル期間の終了時点を時間Ｔd だけ早くして図６（Ｄ）（Ｆ）（Ｈ）に示す第１、第３及び第５の主スイッチ基準信号Ｐsuu 、Ｐsvv 、Ｐsww を作成し、且つ第１、第３及び第５の主スイッチ基準信号Ｐsuu 、Ｐsvv 、Ｐsww の位相反転信号から成る図６（Ｅ）（Ｇ）（Ｉ）の第２、第４及び第６の主スイッチ基準信号Ｐsxx 、Ｐsyy 、Ｐszz を作成するものである。図６（Ｄ）（Ｇ）（Ｉ）におけるｔ0 〜ｔ6 がデットタイムＴd である。
第１〜第６の主スイッチ基準信号Ｐsuu 〜Ｐszz は、ＤＣ-ＡＣ変換時の第１〜第６の主スイッチＳu 〜Ｓz のオン・オフの基準パターンとして機能する。
【００３０】
第１〜第３の電流検出ライン１５、１６、１７に接続された最大電流値選択器３１は、最大電流値検出手段と呼ぶことができるものであって、第１〜第３相電流Ｉｕ、Iv、Ｉｗの内で１番大きい値を有するものを選択し、この選択された値に対応する値を最大電流値Ｉmaxとして出力するものである。なお、最大電流値Ｉmax として次の値を使用することができる。
Ｉmax ＝０．５×（｜Ｉu ｜＋｜Ｉv ｜＋｜Ｉw ｜）
即ち、最大電流値Ｉmax は、各相の電流検出値Ｉu 、Ｉv 、Ｉw の絶対値の加算値に０．５を乗算した値であってもよい。また、最大電流値Ｉmax は、第１、第２及び第３相電流Ｉｕ，Ｉｖ，Ｉｗの整流出力に相当する信号であってもよい。
【００３１】
直流電圧検出器３２は、ライン１０、１１によって第１及び第２の直流端子２、３に接続され、直流端子２、３間の電圧を示す電圧検出信号Ｖdcを出力する。制御回路９をディジタル回路とする場合には、アナログ・ディジタル変換器を設け、ディジタル信号から成る電圧検出信号Ｖdcを得る。なお、ここでは直流電圧検出器３２の入力と出力との両方をＶｄｃで示す。
【００３２】
最大電流値選択器３１と直流電圧検出器３２とに接続された転流用主スイッチ基準信号テーブル４０は、メモリに複数段階の第１の転流用主スイッチ基準信号Ｖｓｏｎ及び第２の転流用主スイッチ基準信号Ｖｓｏｆｆから成る転流用主スイッチ基準信号を格納し、直流電圧検出信号Ｖdcと最大電流値Ｉmax とに適合する図５（Ａ）に示す第１の転流用主スイッチ基準信号Ｖson と、第２の転流用主スイッチ基準信号Ｖsoffとを出力するメモリから成る。第１転流用主スイッチ基準信号Ｖson 及び第２の転流用主スイッチ基準信号Ｖsoffは、主スイッチ導通期間調整信号又はオン時間幅調整信号とも呼ぶことができるものであり、直流電圧検出信号Ｖdc及び最大電流値Ｉmaxに従って変化する。第１の転流用主スイッチ基準信号Ｖｓｏｎ及び第２の転流用主スイッチ基準信号Ｖｓｏｆｆは、図５（Ａ）の条件を満足するように決定される。なお、第１の転流用主スイッチ基準信号Ｖson 及びオフ用主スイッチ基準信号Ｖsoffは、図５（Ａ）に示すように鋸波Ｖt よりも十分に低い周波数成分を有して変化するものであり、短時間中においては一定値とみなせるものであり、且つＩＰ＝１０の時には鋸波Ｖｔを横切る値を有する。
転流用主スイッチ基準信号テ−ブル４０の内容は、実験によって決定される。転流用主スイッチ基準信号テ−ブル４０は、直流電圧検出信号Vdcに適合する最大電流値Ｉmaxを選択し、最大電流値Ｉmaxに適合する第１及び第２の転流用主スイッチ基準信号Ｖson、Ｖsoffを図５（Ａ）に示すように決定する。従って、第１及び第２の転流用主スイッチ基準信号Ｖson、Ｖsoffは、直流電圧検出信号Ｖdcにより選ばれた最大電流値Ｉmaxを含む１次又は２次又はｎ次の比例関数に近似した値をとる。
【００３３】
第４及び第５の比較器４１、４２は、鋸波発生器３０と転流用主スイッチ基準信号テーブル４０とに接続されている。
第４の比較器４１は、ターンオン調整信号用比較手段と呼ぶことができるものであって、図５（Ａ）に示すように、鋸波Ｖt と第１の転流用主スイッチ基準信号Ｖson とを比較し、図５（Ｂ）に示す主スイッチターンオン調整信号Ｐsbを出力する。この第４の比較器４１の出力信号Ｐｓｂは図５のｔ6 〜ｔ7 に示すようにＶson がＶt よりも高い期間に高レベル（論理の１）となる。なお、この信号Ｐsbは、ＩＰ＝１０の期間においては図７（Ｉ）に示すように第３の主スイッチＳ３のＺＶＳを達成するためにこの第３の主スイッチＳ３のターンオン時点をｔ６からｔ７にシフトさせる機能を有しており、転流用主スイッチパルス信号又は主スイッチターンオン調整信号と呼ぶこともできるものである。
第５の比較器４２は、オフ期間調整信号用比較手段と呼ぶことができるものであって、図５（Ａ）に示すように鋸波Ｖt と第２の転流用主スイッチ基準信号Ｖoff とを比較し、図５（Ｃ）に示す比較出力信号Ｐsoffを出力する。即ち、第５の比較器４２の出力は、図５のｔ4 〜ｔ6 に示すようにＶsoffよりもＶt が高い期間に高レベル（論理の１）になる。この信号Ｐsoffを主スイッチオフ調整信号と呼ぶこともできる。
【００３４】
補助スイッチ基準信号テーブル４６は最大電流値選択器３１と直流電圧検出器３２とに接続され、図５（Ａ）に示す第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzを出力する。この補助スイッチ基準信号テーブル４６は、第１〜第６の補助スイッチＱ１〜Ｑ６のオン期間を決定するために必要な複数段階の第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzが格納されたテーブルを含むメモリから成り、最大電流値Ｉmax 及び電圧検出値Ｖdcに適合するように選択された第１、第２及び第３の補助スイッチ基準信号を出力する。第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzのレベルは、第１〜第６の主スイッチＳ１〜Ｓ６のターンオン時のＺＶＳが可能なように決定されている。すなわち、第１の補助スイッチ基準信号Ｖqaは図５（Ａ）に示すように第２の転流用主スイッチ基準信号Ｖsoffと第２の補助スイッチ基準信号Ｖqbとの間に設定されている。第２の補助スイッチ基準信号Ｖqbは第１及び第３の補助スイッチ基準信号Ｖqa、Ｖqzの相互間に設定されている。第３の補助スイッチ基準信号Ｖqzは第２の補助スイッチ基準信号Ｖqaと第１の転流用主スイッチ基準信号Ｖson との間に設定されている。第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzは最大電流値Ｉmax 及び電圧検出信号Ｖdcで変化するレベルであるが、この変化の周波数は鋸波Ｖt の周波数よりも十分に小さいので、図５では一定値で示されている。
電圧検出値Ｖｄｃ及び最大電流値Ｉmaxと第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚとの関係は実験によって決定される。補助スイッチ基準信号テ−ブル４６は、電圧検出値Ｖｄｃに適合する最大電流値Ｉmaxを選択し、最大電流値Ｉmaxに適合する第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚを図５（Ａ）に示すように決定する。従って、第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚは直流電圧検出信号Ｖacにより選ばれた最大電流値Ｉmaxを含む１次又は２次又はｎ次の比例関数に近似した値をとる。
なお、第１〜第６の補助スイッチＱ１〜Ｑ６のそれぞれを転流用スイッチと呼ぶこともできるので、第１、第２及び第３の補助スイッチ基準信号Ｖｑａ，Ｖｑｂ、Ｖｑｚを、第１、第２及び第３の転流スイッチ基準信号と呼ぶこともできる。
【００３５】
第６、第７及び第８の比較器４７、４８、４９は補助スイッチ基準信号テーブル４６と鋸波発生器３０とに接続されており、図５（Ａ）に示すように第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzと鋸波Ｖt とを比較して図５（Ｄ）（Ｅ）（Ｆ）に示す第１、第２及び第３の補助スイッチ基準信号比較出力Ｐqa、Ｐqb、Ｐqzを出力する。即ち、第６の比較器４７は図５（Ｄ）に示すように第１の補助スイッチ基準信号Ｖqaよりも鋸波Ｖt が高い時に高レベル（論理の１）となる出力Ｐqaを発生する。第７の比較器４８は図５（Ｅ）に示すように第２の補助スイッチ基準信号Ｖqbよりも鋸波Ｖt が高い時に高レベル（論理の１）となる出力Ｐqbを発生する。第８の比較器４９は図５（Ｆ）に示すように第３の補助スイッチ基準信号Ｖqzが鋸波Ｖt よりも高い時に高レベル（論理の１）となる出力Ｐqzを発生する。
【００３６】
第１のＯＲ回路５０は第６及び第７の比較器４７、４８に接続され、第６及び第７の比較器４７、４８の出力Ｐqa、Ｐqbの論理和に相当する図５（Ｉ）に示すＯＲ出力Ｐsor を転流用主スイッチ信号合成器４３に送る。
【００３７】
転流用主スイッチ信号合成器４３は第５の比較器４２と第１のＯＲ回路５０とに接続され、図５（Ｊ）に示す合成信号Ｐsaを出力する。この転流用主スイッチ信号合成器４３は、図５（Ｊ）から明らかなように図５（Ｉ）のＯＲ出力Ｐsor の立上り時点ｔ1 から図５（Ｃ）の第５の比較器４２の出力Ｐsoffの立下り時点ｔ4 までの期間に高レベル（論理の１）となり、この他の期間で低レベル（論理の０）となる信号Ｐsaを発生する。従って転流用主スイッチ信号合成器４３はＡＮＤ回路で構成できる。なお、図５（Ｊ）の信号Ｐsaを転流用主スイッチパルス又は主スイッチオフ期間調整信号又は追加オン指令パルスと呼ぶことができる。
転流用主スイッチ信号合成器４３の出力信号Ｐsaは、第１〜第６の主スイッチＳ1〜Ｓ6から選択されたものの端子間電圧を零にするために第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものの電流を、第１、第２及び第３の主リアクトルＬ１、Ｌ２、Ｌ３から選択されたものの電流よりも大きくするために直流電源１の電圧Ｖｄｃを第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものに印加するために使用される。第１〜第６の主スイッチＳ1〜Ｓ６から選択されたものの例えば図８（Ｈ）のｔ1〜ｔ4の追加パルスは、テ−ブル４０、４６の出力に基づいて決定され、タ−ンオン時点は第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものが第１、第２及び第３相電流Ｉｕ、Ｉｖ、Ｉｗから選択されてものよりも大きくなる前に決定されている。
【００３８】
転流用主スイッチ基準信号合成器４４は、位相検出器３３、主スイッチ基準信号発生器３９、第４の比較器４１、及び転流用主スイッチ信号合成器４３に接続されており、図６（Ｊ）（Ｋ）（Ｌ）（Ｍ）（Ｎ）（Ｏ）に示す第１、第２、第３、第４、第５及び第６の主スイッチ用合成信号Ｐsau 、Ｐsax 、Ｐsav 、Ｐsay 、Ｐsaw 、Ｐsaz を出力する。ＩＰ＝１０の位相において、図６（Ｊ）の第１の主スイッチ用合成信号Ｐsau は、図６（Ｄ）の第１の主スイッチ基準信号Ｐsuu に図５（Ｊ）の転流用主スイッチ信号合成器４３の出力信号Ｐsaを加算したものに相当する。従って、図６（Ｊ）の第１の主スイッチ用合成信号Ｐauのｔ1 〜ｔ4 期間が論理の１になっている。図６（Ｌ）の第３の主スイッチ用合成信号Ｐsav は、図６（Ｆ）の第３の主スイッチ基準信号Ｐsvv から図５（Ｂ）の第４の比較器４１の出力Ｐsbを減算したものに相当する。従って、図６（Ｌ）の第３の主スイッチ用合成信号Ｐavのｔ6 〜ｔ7 期間が論理の０になっている。図６においては、第２、第４、第５及び第６の主スイッチ用合成信号Ｐsax 、Ｐsay 、Ｐsaw 、Ｐsaz が第２、第４、第５及び第６の主スイッチ基準信号Ｐsxx 、Ｐsyy 、Ｐsww 、Ｐszz と同一に保たれている。転流用主スイッチ基準信号合成器４４において信号Ｐsaの加算、及び信号Ｐsbの減算を実行する相の切換は、位相検出器３３から得られた位相検出信号ＩＰによって行われる。図５〜図７は、図４（Ｆ）の位相検出信号ＩＰの値が１０の期間ｔ10〜ｔ11を示している。このＩＰ＝１０の期間には、合成器４４において第１の主スイッチ基準信号Ｐsuu に信号Ｐsaが加算され、第３の主スイッチ基準信号Ｐsvv から信号Ｐsbが減算されている。
図４（Ｆ）に示す１２段階の各位相区間において、合成器４４は、第１、第２及び第３相電流Iu、Iｖ、Iwの内で絶対値が最も大きく且つ負の極性を有しているものの相に属する第１、第３及び第５の主スイッチ基準信号Psuu、Psvv、Ｐswwから選択されたものに転流用主スイッチ信号合成器４３から得られた合成信号Psaを加算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ正の極性を有しているものの相に属する第１、第３及び第５の主スイッチ基準信号Psuu、Psvv、Pswwから選択されたものからターンオン調整信号用比較器４１の主スイッチターンオン調整信号Psbを減算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も大きく且つ正の極性を有しているものの相に属する第２、第４及び第６の主スイッチ基準信号Psxx、Psyy、Pszzから選択されたものに転流用主スイッチ信号合成器４３から得られた合成信号Psaを加算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ負の極性を有しているものの相に属する第２、第４及び第６の主スイッチ基準信号Psxx、Psyy、Pszzから選択されたものからターンオン調整信号用比較器４１の主スイッチターンオン調整信号Psbを減算して第１、第２、第３、第４、第5及び第6の主スイッチ用合成信号Psau、Psax、Psav、Psay、Psaw、Psazを形成する。
この合成器４４の入力と出力の関係は次式で示すことができる。
ＩＰ=１の時は、Psav=Psvv＋Psa, Psau=Psuu−Psb，Psaw=Psww, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=２の時は、Psav=Psvv＋Psa, Psaw=Psww−Psb，Psau=Psuu, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=３の時は、Psax=Psxx＋Psa, Psaz=Pszz−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psay=Psyyである。
ＩＰ=４の時は、Psax=Psxx＋Psa, Psay=Psyy−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psaz=Pszzである。
ＩＰ=５の時は、Psaw=Psww＋Psa, Psav=Psvv−Psb，Psau=Psuu, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=６の時は、Psaw=Psww＋Psa, Psau=Psuu−Psb，Psav=Psvv, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=７の時は、Psay=Psyy＋Psa, Psax=Psxx−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psaz=Pszzである。
ＩＰ=８の時は、Psay=Psyy＋Psa, Psaz=Pszz−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psax=Psxxである。
ＩＰ=９の時は、Psau=Psuu＋Psa, Psaw=Psww−Psb，Psav=Psvv, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=１０の時は、Psau=Psuu＋Psa, Psav＝Psvv−Psb, Psaw＝Psww, Psax＝Psxx, Psay=Psyy, Psaz=Pszzである。
ＩＰ=１１の時は、Psaz=Pszz＋Psa, Psay＝Psyy−Psb, Psau＝Psuu, Psav＝Psvv, Psaw=Psww, Psax=Psxxである。
ＩＰ=１２の時は、Psaz=Pszz＋Psa, Psax＝Psxx−Psb, Psau＝Psuu, Psav＝Psvv, Psaw=Psww, Psay=Psyyである。
【００３９】
主スイッチゲ−ト信号発生器４５は、転流用主スイッチ基準信号合成器４４に接続されており、図６（J）〜（O）に示す第１〜第６の主スイッチ合成信号Psau〜Psazに対応する第１〜第６の主スイッチS1〜S6のための第１〜第６の主スイッチ制御信号としての第１〜第６の主スイッチゲ−ト信号Gs1、Gs2、Gs3、Gs4、Gs5、Gs6を形成し、図２の第１、第２、第３、第４、第５及び第６の主スイッチ素子Su、Sx、Sv、Sｙ、Sw、Szのゲ−トに送る。
【００４０】
第２及び第３のOR回路５１、５２は、第１〜第６の補助スイッチQ1〜Q6のオン期間を決定するために設けられている。第２のＯＲ回路５１の２つの入力端子は第６及び第７の比較器４８、４９に接続されている。従って、第２のOR回路５１は図５（E）の信号Pqbと図５（F）の信号Pqzとの和の信号Pqaaを図５（G）に示すように出力する。第３のOR回路５２の２つの入力端子は第５及び第７の比較器４７、４９に接続されている。従って、第３のOR回路５２は、図５（D）に示す信号Pqaと図５（F）に示す信号Pqzとの和の信号Pqbbを図５（H）に示すように出力する。第２のOR回路５１の出力信号Pqaaは、図５（G）から明らかなようにｔ3〜ｔ9期間で論理の１になり、第１〜第６の補助スイッチQ1〜Q6から選択されたものの１つのオン制御に使用されているので、第１の補助制御信号又は第１の補助スイッチオン期間決定用信号と呼ぶこともできる。第３のOR回路５２の出力信号Pqｂｂは図５（H）に示すようにｔ1〜ｔ9期間で論理の１になり、第１〜第６の補助スイッチQ1〜Q6から選択されてものの１つのオン制御に使用されるので、第２の補助制御信号又は第２の補助スイッチオン期間決定用信号と呼ぶこともできる。第１及び第２の補助制御信号Pqaa、Pqbbの論理の１の期間中に鋸波Vtの立下り時点ｔ6が含まれている。従って、第１〜第６の補助スイッチQ1〜Q6は第１〜第６の主スイッチＳ１〜Ｓ６のＺＶＳのために鋸波Vtの切り換り時点ｔ6の直前と直後の所定期間のみオン状態になる。
【００４１】
補助スイッチ選択器５３は、補助スイッチパルス信号形成手段とも呼ぶことができるものであり、第２及び第３のOR回路５１、５２と位相検出器３３とに接続されており、位相検出器３３の位相検出信号IP＝１〜１２によって図５（G）(H)の第１及び第２の補助制御信号Ｐqaa、Pqbbの供給先を選択して図７（A）〜（F）の第１、第２、第３、第４、第5及び第6の補助スイッチパルス信号Pqu、Pqｘ、Pqv、Pqy、Pqw、Pqzを出力する。図5〜図7は位相検出信号ＩＰ=１０の状態を示しているので、図５（Ｇ）の第1の補助制御信号Ｐqaaの分配先として第2相（Ｖ相）の上側の第3の補助スイッチＱ3が選択され、図7（C）に示す第3の補助スイッチパルス信号Pqvがｔ3〜ｔ9期間に高レベル即ち論理の１になり、また、図5（I）の第2の補助制御信号Pqbbの分配先として第3相（W相）の上側の第5の補助スイッチQ5が選択され、図7（E）に示す第5の補助スイッチパルス信号Pqwがｔ1〜ｔ9期間に高レベル即ち論理の1になっている。
更に詳細には、補助スイッチ選択器53は、位相検出器３３から得られた電流位相信号IPの各段において、第1、第2及び第3相電流Iu、Iｖ、Iwの内で絶対値が最も小さく且つ正の極性を有しているものの相に属する第1、第3及び第5の補助スイッチパルス信号Pqu、Pqv、Pqwから選択されたものを第２のOR回路５１の出力Pqaaで形成し、第1、第2及び第3相電流Iｕ、Iv、Ｉwの内で絶対値が2番目に小さく且つ正の極性を有しているものの相に属する第1、第3及び第5の補助スイッチパルス信号Pqu、Pqv、Pqwから選択されたもを第３のOR回路５２の出力Pqbbで形成し、第1、第2及び第3相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ負の極性を有しているものの相に属する第2、第4及び第6の補助スイッチパルス信号Pqx、Pqy、Pqzから選択されたもを第２のOR回路５１の出力Pqaaで形成し、第1、第2及び第3相電流Iu、Iv、Iwの内で絶対値が2番目に小さく且つ負の極性を有しているものの相に属する第２、第4及び第6の補助スイッチパルス信号Pqx、Pqy、Pqｚから選択されたものを第３のOR回路５２の出力Pqbbで形成し、第1〜第６の補助スイッチパルス信号Pqu〜Pqzの内で第２及び第３のOR回路51,52の出力Pqaa、Pqbbを使用することが選択されなかったものを零レベル信号で形成する。
補助スイッチ選択器53の入力と出力の関係は次式で示すことができる。
IP=１の時は、Pqu=Pqaa、Pqw=Ｐqbb、Pqv=Pqx=Pqy=Pqz＝0である。
IP=2の時は、Pqｗ=Pqaa、Pqu=Ｐqbb、Pqv=Pqx=Pqy=Pqz＝0である。
IP=３の時は、Pqｚ=Pqaa、Pqy=Ｐqbb、Pqu=Pqｖ=Pqｗ=Pqx＝0である。
IP=４の時は、Pqｙ=Pqaa、Pqz=Ｐqbb、Pqu=Pqv=Pqw=Pqx＝0である。
IP=５の時は、Pqｖ=Pqaa、Pqu=Ｐqbb、Pqw=Pqx=Pqy=Pqz＝0である。
IP=６の時は、Pqu=Pqaa、Pqv=Ｐqbb、Pqw=Pqx=Pqy=Pqz＝0である。
IP=７の時は、Pqx=Pqaa、Pqz=Ｐqbb、Pqu=Pqv=Pqｗ=Pqy＝0である。
IP=８の時は、Pqz=Pqaa、Pqx=Ｐqbb、Pqu=Pqv=Pqw=Pqy＝0である。
IP=９の時は、Pqw=Pqaa、Pqv=Ｐqbb、Pqu=Pqx=Pqy=Pqz＝0である。
IP=１０の時は、Pqv=Pqaa、Pqw=Ｐqbb、Pqu=Pqx=Pqy=Pqz＝0である。
IP=１１の時は、Pqy=Pqaa、Pqx=Ｐqbb、Pqu=Pqv=Pqw=Ｐqz＝0である。
IP=１２の時は、Pqx=Pqaa、Pqy=Ｐqbb、Pqu=Pqv=Pqw=Pqz＝0である。
【００４２】
補助スイッチゲ−ト信号発生器５４は、補助スイッチ選択器５３に接続され、図7（Ａ）〜（F）に示す第1〜第6の補助スイッチパルス信号Ｐｑｕ〜Ｐｑｚに対応する図7（Ｍ）〜（Ｒ）に示す第１〜第６の補助スイッチ制御信号としての第1〜第6の補助ゲ−ト信号Ｇｑ1〜Ｇｑ6を形成し、第1〜第6の補助スイッチＱ1〜Ｑ6のゲ−トに供給する。
【００４３】
【動作】
概略的には、第1、第3及び第５の主スイッチＳ1、Ｓ3、Ｓ5は図4（Ｇ）（Ｈ）（Ｉ）に示す第1、第2及び第3の比較器３６、３７、３８の比較出力信号Ｐｓｕ、Ｐｓｖ、Ｐｓｗにほぼ従ってオン・オフされ、第2、第4及び第6の主スイッチＳ2、Ｓ4、Ｓ6は第1、第3及び第5の主スイッチＳ1、Ｓ3、Ｓ5と逆位相にオン・オフされる。
更に詳細には、図3の主スイッチ基準信号発生器39から得られる図６（Ｄ）〜（Ｉ）に示す第1〜第6の主スイッチ基準信号Ｐｓｕｕ〜Ｐｓｚｚにほぼ従って第1〜第6の主スイッチＳ1〜Ｓ6がオン・オフ制御される。このように第1〜第6の主スイッチＳ1〜Ｓ6をオン・オフしたとすれば、鋸波Ｖｔのリセット時点ｔ6にタ−ンオン時点が一致し、タ−ンオフ時点はｔ6時点よりもデットタイムＴｄだけ前のｔｏ時点となる。
実際には、図6（Ｄ）〜（Ｉ）の主スイッチ基準信号Ｐａｕｕ〜Ｐｓｚｚを多少し変形した図7（Ｊ）〜（Ｌ）の第1〜第6の主スイッチングゲ−ト信号Ｇｓ1〜Ｇｓ6に従って第1〜第6の主スイッチＳ1〜Ｓ6がオン・オフ制御される。主スイッチ基準信号Ｐｓｕｕ〜Ｐｓｚｚの変形は、ソフトスイッチングを可能にするように行われる。
また、第１〜第６の補助スイッチＱ1〜Ｑ6は、第１〜第６の主スイッチＳ1〜Ｓ6のソフトスイッチングを可能にするために、第１〜第６の主スイッチＳ1〜Ｓ6のターンオン時点の少し前から少し後まで選択的にオン制御される。
第１〜第６の主スイッチＳ1〜Ｓ6を周知の所定の順番でオン・オフすると,第１、第３及び第５の主スイッチＳ1、Ｓ3、Ｓ5に図４（Ｊ）（Ｋ）（Ｌ）に示すように電流が流れ、交流端子５，６，７には図４（Ｅ）に示す電流が流れる。
【００４４】
図５〜図７、及び各主スイッチＳ1〜Ｓ6の電圧Ｖｓ1〜Ｖｓ6，補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗ及び主スイッチＳ1〜Ｓ6のゲ−ト信号Ｇｓ1〜Ｇｓ6、補助スイッチＱ1〜Ｑ6のゲ−ト信号Ｇｓ1〜Ｇｓ６を示す図８において、ｔ1よりも前の区間をモ−ドＯ又はＭｏ、ｔ1〜ｔ2区間をモ−ド１又はＭ1、ｔ2〜ｔ3区間をモ−ド2又はＭ2、ｔ3〜ｔ4区間をモ−ド３又はＭ3、ｔ4〜ｔ5区間をモ−ド４又はＭ4、ｔ５〜ｔ６区間をモ−ド５又はＭ5、ｔ６〜ｔ7区間をモ−ド６又はＭ6、ｔ7〜ｔ８区間をモ−ド７又はＭ7、ｔ8以後の区間をモ−ド８又はＭ８として各モ−ドの動作を説明する。
モ−ド０〜８は鋸波Ｖｔの各周期において生じる。図４（Ａ）の鋸波Ｖｔは、図４（Ｍ）のリセットタイミング信号に同期してリセットされる。図４（Ｍ）のリセットタイミング信号は電圧基準信号Ｖｓｕ、Ｖｓｖ、Ｖｓｗよりも十分に高い例えば２０〜１００ｋＨｚの繰返し周波数を有する。
また、図５〜図８には鋸波Ｖｔの１周期全部が示されておらず、１周期の１／２０〜１／１０程度の期間のみ示されている。図示がされていない期間は図４（Ｇ）（Ｈ）（Ｚ）の比較出力信号Ｐｓｕ、Ｐｓｖ、Ｐｓｗにほぼ一致して動作している。
【００４５】
図８は、図４の電流位相ＩＰ＝１０の期間における第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5のタ−ンオン時における零電圧スイッチング即ちＺＶＳを説明するものである。図８（Ｉ）（Ｊ）（Ｌ）に示すように第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5はｔ6、ｔ7時点でタ−ンオン制御され、図８（Ｂ）（Ｃ）（Ｅ）に示すようにこれ等の電圧Ｖｓ2、Ｖｓ3、Ｖｓ5はこれ等のタ−ンオン時点までに零又はオフ時の電圧よりも十分に低い値になっている。このため、第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ５のＺＶＳが達成される。
【００４６】
次に、モ−ド０〜８の動作を各モ−ドにおける電流通路を示す図９〜図２０を参照して説明する。なお、以下の説明においても電流経路を回路素子の参照符号のみで示すこともある。
（モ−ド０）
モ−ド０の時には、各主スイッチＳ1〜Ｓ６がデットタイムのためにオフに保たれている。しかし、この実施形態では負荷１８が遅れ負荷のために、第１、第４及び第６の主ダイオ−ドＤｕ、Ｄｙ、Ｄｚを通って負荷１８から電源１側に回生電流が流れる。
【００４７】
（モ−ド１）
モ−ド１では、図８（Ｈ）（Ｐ）（Ｒ）に示すように、第１の主スイッチＳ１,及び第５の補助スイッチＱ５がオン制御される。この結果、図１０に示すように、ソフトスイッチング回路が動作し、Ｌｕ−Ｄ1−Ｑｗ−Ｌｗの転流回路が形成され、図８（Ｇ）に示すように絶対値が徐々に増大する電流Ｉｑｕ、Ｉｑｗが第１及び第３の補助リアクトルＬｕ、Ｌｗを通って流れる。この結果、第１の主スイッチＳ１の第１の主ダイオ−ドＤｕを通って流れている電流は減少する。第１及び第３の補助リアクトルＬｕ、Ｌｗを流れる電流Ｉｑｕ、Ｉｑｗは図８のｔ1時点から徐々に増大するので、第１及び第５の補助スイッチＱ1、Ｑ5のタ−ンオンは零電流スイッチング即ちＺＣＳとなる。なお、この具体例では図８のｔ1で第１の主スイッチS1のゲ−ト信号Gs1を高レベルにしているが、ｔ3時点までにオン制御するように変形できる。即ち、図１３に示すモ−ド３の回路を形成できればよい。
【００４８】
（モ−ド２）
前のモ−ド１の期間にて第１及び第３の補助リアクトルＬｕ、Ｌｗの電流Ｉｑｕ、Ｉｑｗが増大し、第３の補助リアクトルＬｗの電流Ｉｑｗが第３相の交流電流Ｉｗよりも大きくなると、第６の主ダイオ−ドＤｚが逆バイアス状態となり、オフに転換し、図１１のＭ＝２の動作に移行する。モ−ド２においては第６の主ダイオ−ドＤｚがオフになるので、第６のコンデンサＣｚの充電が開始し、第６のコンデンサＣｚの電圧即ち第６の主スイッチＳ6の電圧Ｖｓ6が図８に示すようにｔ２時点から徐々に上昇する。他方、第５のコンデンサＣｗは放電し、第５の主スイッチＳ5の電圧Ｖｓ5は図８（Ｅ）に示すように徐々に低下する。モ−ド２において第５及び第６のコンデンサＣｗ、Ｃｚ以外の部分の動作はモ−ド１と同一である。
【００４９】
（モ−ド３）
図８のｔ3時点で図８（Ｄ）に示すように第３の補助スイッチＱ3がオン制御される。この結果、ｔ3直後には図１２の回路が形成され、第２の補助リアクトルＬｖを通る電流Ｉｑｖが図８（Ｇ）に示すように流れ始める。この電流Ｉｑｖは零から徐々に上昇するので、第３の補助スイッチＱ3のタ−ンオンはＺＣＳである。モ−ド３中に第２の補助リアクトルＬｖの電流Ｉｑｖが第２相の交流電流Ｉｖよりも大きくなると、第４の主ダイオ−ドＤｙが逆バイアス状態となり、図１３に示すように第４のコンデンサＣｙが充電され、この電圧及び第４の主スイッチＳ4の電圧Ｖｓ4が図８（Ｄ）に示すように徐々に上昇する。これに伴い第３のコンデンサＣｙが放電し、この電圧及び第３の主スイッチＳ3の電圧Ｖｓ3が図８（Ｃ）に示すように徐々に低下する。なお、この実施形態ではモ−ド３中に第１の主スイッチＱ3の主ダイオ−ドＤｕを通る逆方向電流が終了し、第１の主スイッチグ素子Ｓｕに順方向電流が流れる。この第１の主スイッチング素子Suの順方向電流は、第１の補助リアクトルLuに直流電源１の電圧Vdcを印加してこの電流Iquを第１の主リアクトルL1の電流Iuよりも大きくするために機能する。これにより、第３及び第５の主スイッチS3、S5の電圧Vs3、Vs5を零にすることが可能になる。
【００５０】
（モ−ド４）
ｔ4時点で第１の主スイッチＳ1がタ−ンオフ制御され、モ−ド４に移行する。第１の主スイッチＳ1がタ−ンオフ状態になると、図１４に示すようにここを流れていた電流が第１のコンデンサＣｕに転流し、この電圧及び第１の主スイッチＳ1の電圧Ｖｓ1が図８（Ａ）に示すように徐々に上昇する。これにより、第１の主スイッチＳ１のタ−ンオフはＺＶＳになる。第１のコンデンサＣｕの電圧の上昇に伴い、第２のコンデンサＣｘが放電し、この電圧及び第２の主スイッチＳ2の電圧Ｖｓ2が図８（Ｂ）に示すように徐々に低下する。なお、この実施形態では、図８（Ｅ）に示すように第５の主スイッチＳ5の電圧Ｖｓ５がモ−ド４中に零電圧になる。
【００５１】
（モ−ド５）
ｔ5時点で第２のコンデンサＣｘが零まで放電すると、図１５に示すように第２のダイオ−ドＤｘが導通状態になる。また、第５のコンデンサＣｗが零まで放電し、この電圧及び第５の主スイッチＳ5の電圧Ｖｓ5が零になり、第５のダイオ−ドＤｗが導通状態になる。
【００５２】
（モ−ド６）
図８のｔ６時点で図８（Ｉ）（Ｌ）に示すように第２及び第５の主スイッチＳ2、Ｓ5がタ−ンオン制御される。ｔ6時点には図１６に示すように第２及び第５の主ダイオ−ドＤｘ、Ｄｗが導通状態であり、電圧Ｖｓ2、Ｖｓ5が実質的に零であるので、第２及び第５の主スイッチＳ2、Ｓ5のタ−ンオンはＺＶＳ及びＺＣＳである。モ−ド６において、第１の補助リアクトルＬｕの電流Ｉｑｕが第１の交流電流Ｉｕよりも小さくなると、図１７に示すように第２の主スイッチング素子Ｓｘに電流が流れ始める。また、第３の補助リアクトルＬｗの電流Ｉｑｗが第３の交流電流Ｉｗよりも小さくなると、第５の主スイッチング素子Ｓｗに電流が流れ始める。また、第３のコンデンサCｖがｔ６〜ｔ７期間中に零まで放電する。
【００５３】
（モ−ド７）
ｔ7時点では、第３のコンデンサＣｖが零まで放電し、図１８に示すように第３の主ダイオ−ドＤｖが導通状態にある。
第３の主スイッチＳ3は図１８の状態でタ−ンオン制御される。従って、第３の主スイッチＳ3のタ−ンオンはＺＶＳ、及びＺＣＳである。第２の補助リアクトルＬｖの電流Ｉｑｖが第２の交流電流Ｉｖよりも小さくなると、図１９に示すように第２の主スイッチ素子Ｓｖに電流が流れる。
【００５４】
（モ−ド８）
ｔ8時点で第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗが負荷１８に全て回生されて零になる。その後、負荷１８の電流の全てが変換回路４から供給される。第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗが零になるｔ8時点又はこれよりも少し後のｔ9時点で第３及び第５の補助スイッチＱ3、Ｑ5がタ−ンオフ制御される。これにより、第３及び第５の補助スイッチＱ3、Ｑ5のタ−ンオフはＺＣＳとなる。
【００５５】
以上、図４のｔ10〜ｔ11期間即ちＩＰ＝１０の期間を例にとって図２の回路の動作を説明したがこれ以外の期間においても同様な原理で主スイッチS1〜S6及び補助スイッチQ1〜Q6がオン・オフし、これ等のZVS、ZCSが達成される。
【００５６】
【クランプダイオ−ド】
図９〜図２０から明らかなように第１及び第２のクランプダイオ−ドDa、Dbが無い場合でもソフトスイッチング動作が可能である。しかし、第１及び第２のクランプダイオ−ドDa、Dbを設けないと、ソフトスイッチング転流回路８の電位が浮いた状態になり、電圧及び電流の振動が起り易い。これに対して第１及び第２のクランプダイオ−ドDa、Dbを設けると、ソフトスイッチング転流回路８が電源１の電圧にクランプされ、安定的に動作する。
例えば、モ−ド６において第１〜第３の補助リアクトルLu、Lv、Lwの電流がLu−Ｄ1−Ｑｖ−Ｌｖの経路、及びLu−Ｄ1−Ｑｗ−Ｌｗの経路に流れる。これ等の電流が徐々に減り、零以下になると第１の補助ダイオ−ドD1がオフ状態になる。この時、第１の補助ダイオ−ドD1の逆回復電流によって蓄積された第１、第２及び第３の補助リアクトルLu、Lv、Lwの残留磁気エネルギは、クランプダイオ−ドDa、Dbを流れ、Lu−Ｄ1−Ｄａ−１−Ｓｘ（又はDx）から成る電流回生ル−プ、Lv−Sv（又はDv）−１−Db−Ｄ4から成る電流回生ル−プ、及びLw−Sw(又はDw)−１−Db−Ｄ6から成る電流回生ル−プによって直流電源１に回生される。これにより、第１〜第６の補助ダイオ−ドD1〜D6の逆回復電流によって発生するサ−ジ電圧を防止でき、高耐圧素子を必要としない電力変換装置を提供できる。
【００５７】
本実施形態の電力変換装置は次の効果を有する。
（１） 第１〜第６の主スイッチS1〜S6に第１〜第６のコンデンサCu〜Dzが並列に接続されているので、第１〜第６の主スイッチS1〜S6のタ−ンオフ時に、第１〜第６のコンデンサCu〜Dzが徐々に充電され、ZVSが達成され、スイッチング損失及びノイズ及び電気的ストレスが抑制される。これと共に、ソフトスイッチング転流回路８を設けたので、第１〜第６の主スイッチS1〜S6のタ−ンオン前に第１〜第６のコンデンサCu〜Czを放電させることができ、タ−ンオン時のZSＶを達成することができ、スイッチング損失及びノイズ及び電気的ストレスが抑制される。
（２） ソフトスイッチング転流回路８は、図１の従来回路における電源１の電圧を分割するためのコンデンサＣｆ1、Ｃｆ2に相当するものを必要とせず、且つ双方向スイッチＳａ、Ｓｂ、Ｓｃに相当するものを必要としないので、回路構成が簡単になり、小型化、低コスト化を図ることができる。
（３） 従来のＤＣリンク方式（ＡＲＣＤＬ方式）に比較すると、損失の点で有利である。
（４） 第１〜第６の補助スイッチＱ1〜Ｑ6もＺＣＳ又はＺＶＳでタ−ンオン及びタ−ンオフされ、ここでのスイッチング損失及びノイズが抑制される。
（５） クランプダイオ−ドＤａ、Ｄｂによりサ−ジ電圧を抑制することができる。
（６） 図３の制御回路９によって第１〜第６の主スイッチＱ1〜Ｑ6のゲ−ト信号を正確且つ容易に作成することができる。
【００５８】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図８（Ｐ）では第３の補助スイッチゲ−ト信号Ｇｑ3をｔ3時点で高レベルにしているが、ｔ1時点又はｔ1〜ｔ3時間内で高レベルに転換することができる。また、図８の第２、第３及び第５の主スイッチゲ−ト信号Ｇｓ2、Ｇｓ3、Ｇｓ5は第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5の電圧Ｖｓ2、Ｖｓ3、Ｖｓ5が零又は通常時よりも低くなった時点であれば、どこでもよい。また、図８の第３及び第５の補助スイッチゲ−ト信号Ｇｑ3、Ｇｑ5の低レベルへの転換をｔ8時点とすることができる。
（２） 主スイッチＳ1〜Ｓ6と補助スイッチＱ1〜Ｑ6とをボデイダイオ−ドを有する電界効果トランジスタ、又はバイポ−ラトランジスタとダイオ−ドとの逆並列回路とすることができる。
（３） 負荷１８の代りに３相交流電源を接続し、変換回路４によって交流−直流変換することができる。
（４） 交流端子５、６、７に交流電圧検出回路を接続し、ここで検出された電圧を一定にするように電圧基準発生器３５を制御する周知の電圧帰還制御回路を設けることができる。
【図面の簡単な説明】
【図１】従来のソフトスイッチング回路を備えた電力変換装置を示す回路図である。
【図２】本発明の実施形態に従う電力変換装置を示す回路図である。
【図３】図２の制御回路を詳しく示すブロック図である。
【図４】図２及び図３の各部の状態を示す波形図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図３の各部の状態を示す波形図である。
【図７】図３の各部の状態を示す波形図である。
【図８】図２の各部の状態を示す波形図である。
【図９】図８のモ−ド０において動作する図２の部分を示す回路図である。
【図１０】図８のモ−ド１において動作する図２の部分を示す回路図である。
【図１１】図８のモ−ド２において動作する図２の部分を示す回路図である。
【図１２】図８のｔ3直後において動作する図２の部分を示す回路図である。
【図１３】図８のモ−ド３において動作する図２の部分を示す回路図である。
【図１４】図８のモ−ド４において動作する図２の部分を示す回路図である。
【図１５】図８のモ−ド５において動作する図２の部分を示す回路図である。
【図１６】図８のｔ6時において動作する図２の部分を示す回路図である。
【図１７】図８のモ−ド６において動作する図２の部分を示す回路図である。
【図１８】図８のｔ7において動作する図２の部分を示す回路図である。
【図１９】図８のモ−ド７において動作する図２の部分を示す回路図である。
【図２０】図８のモ−ド８において動作する図２の部分を示す回路図である。
【符号の説明】
１ 直流電源
２，３ 直流端子
４ 変換回路
５，６，７ 交流端子
８ ソフトスイッチング転流回路
９ 制御回路
１２,１３,１４ 電流検出器
L1、L2、L3 交流リアクトル
S1〜S6 主スイッチ
Du〜Dz 主ダイオ−ド
Su、Sv、Sw、Sx、Sy、Sz 主スイッチイング素子
Cu、Cv、Cw、Cx、Cy、Cz コンデンサ
Lu、Lv、Lw 補助リアクトル
Q1〜Q6 補助スイッチ
D1〜D6 補助ダイオ−ド
Qｕ、Qv、Qｗ、Qx、Qy、Qz 補助スイッチイング素子
【発明の属する技術分野】
本発明は、ソフトスイッチングが可能な３相電力変換装置に関する。
【０００２】
【従来の技術】
直流電力を３相交流電力に変換するＤＣ−ＡＣ変換と３相交流電力を直流電力に変換するＡＣ−ＤＣ変換とのいずれか一方又は両方を行うための電力変換装置は、対の直流端子と３相交流端子との間に６個の主スイッチを３相ブリッジ接続することによって構成される。この種の電力変換装置は、無停電電源装置、モータ駆動用インバータ、バッテリーの充電器等に用いられている。
【０００３】
電力変換装置においては、ブリッジ接続された主スイッチのオン・オフによる電力損失及びノイズが問題になる。電力損失及びノイズはＺＶＳ（ゼロ電圧スイッチング）又はＺＣＳ（ゼロ電流スイッチング）等のソフトスイッチングによって低減することができる。インバータ装置のソフトスイッチング方式には大別して次の２つがある。
（１） 共振ＤＣリンク方式（以下、ＡＲＣＤＬ方式と言う。）
（２） 補助共振転流ポール方式（以下、ＡＲＣＰ方式と言う。）
【０００４】
前者のＡＲＣＤＬ方式は、例えば、平成１１年電気学会産業応用２８０の論文集の佐藤、末廣、長井、森田による論文「高効率３相ソフトスイッチング力率改善回路」及び特開２０００−１１６１３７号公報等に記載されている方式であって、コンバータ回路とインバータ回路とこれ等の間の直流リンク回路と直流リンク電圧を零にするための転流回路とから成る。このＡＲＣＤＬ方式は、１つの転流回路によってコンバータとインバータとの両方のソフトスイッチングが可能であり、回路構成がシンプルになるという特長を有する。しかし、転流回路での損失が比較的大きくなり、効率がさほど改善されない。
【０００５】
後者のＡＲＣＰ方式は、例えば、神志那、神戸、松本、中岡の論文「補助共振転流アームリンク３相電圧型正弦波コンバータの特性解析」電気学会半導体電力研究会ＳＰＣ−９７−２４、などに掲載されている。このＡＲＣＰ方式に従う電力変換装置は図１に示すように、直流電源１の端子２，３間に接続された３相ブリッジ形インバータ回路４ａの他にソフトスイッチング転流回路８ａを有する。ソフトスイッチング転流回路８ａは直流端子２，３間に電圧分割用の２つのコンデンサＣｆ１，Ｃｆ２の直列回路を接続し、インバータの各アームの中点とコンデンサＣｆ１，Ｃｆ２の相互接続点との間に第１、第２及び第３の双方向スイッチＳａ，Ｓｂ，Ｓｃを介して第１、第２及び第３の補助リアクトルＬｕ，Ｌｖ，Ｌｗを接続することによって接続されている。
【０００６】
【発明が解決しようとする課題】
ＡＲＣＰ方式は、ＡＲＤＣＬ方式に比較して転流回路の損失が少ないという特長を有する。しかし、従来のＡＲＣＰ方式では、中間電圧を得るためのコンデンサＣｆ１，Ｃｆ２及び双方向スイッチＳａ，Ｓｂ，Ｓｃが必要になり、回路の低コスト化又は小型化を図ることが困難であった。
【０００７】
そこで、本発明の目的は、比較的簡単且つ安価な構成によってソフトスイッチングが可能な電力変換装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施態様を示す図２〜図２０の符号を参照して説明する。なお、特許請求の範囲及び本発明の説明で回路要素に付されている参照符号は本発明の理解を助けるためのものであり、本願発明を限定するものではない。本願請求項１の発明は、第１及び第２の直流端子と、前記第１の直流端子と前記第２の直流端子との間に接続された第１の主スイッチＳ1 と第２の主スイッチＳ2 との直列回路と、前記第１の直流端子と前記第２の直流端子との間に接続された第３の主スイッチＳ3 と第４の主スイッチＳ4 との直列回路と、前記第１の直流端子と前記第２の直流端子との間に接続された第５の主スイッチＳ5 と第６の主スイッチＳ6 との直列回路と、前記第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点に接続された第１の交流端子と、前記第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点に接続された第２の交流端子と、前記第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点に接続された第３の交流端子と、前記第１、第２、第３、第４、第５及び第６の主スイッチに並列に接続された第１、第２、第３、第４、第５及び第６のコンデンサＣu 、Ｃx 、Ｃv 、Ｃy 、Ｃw 、Ｃz 又は寄生容量と、互いに直列に接続された第１及び第２の補助スイッチＱ1 、Ｑ2 から成る第１の直列回路と、互いに直列に接続された第３及び第４の補助スイッチＱ3 、Ｑ4 から成る第２の直列回路と、互いに直列に接続された第５及び第６の補助スイッチＱ5 、Ｑ6 から成る第３の直列回路と、前記第１、第２及び第３の直列回路の一端を相互に接続する第１の導体と、前記第１、第２及び第３の直列回路の他端を相互に接続する第２の導体と、前記第１及び第２の主スイッチの相互接続点と前記第１及び第２の補助スイッチの相互接続点との間に接続された第１の補助リアクトルＬｕ と、前記第３及び第４の主スイッチの相互接続点と前記第３及び第４の補助スイッチの相互接続点との間に接続された第２の補助リアクトルＬｖ と、前記第５及び第６の主スイッチの相互接続点と前記第５及び第６の補助スイッチの相互接続点との間に接続された第３の補助リアクトルＬｗ と、前記第１の直流端子と前記第１の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第１のクランプ用ダイオードと、前記第２の直流端子と前記第２の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第２のクランプ用ダイオードと、前記第１及び第２の直流端子間の直流電圧を３相交流電圧に変換する又は前記第１、第２及び第３の交流端子の３相交流電圧を直流電圧に変換するように前記第１、第２、第３、第４、第５及び第６の主スイッチをオン・オフ制御する第１の機能と前記第１、第２、第３、第４、第５及び第６の主スイッチをソフトスイッチングさせるように前記第１、第２、第３、第４、第５及び第６の補助スイッチをオン・オフ制御する第２の機能とを有しているスイッチ制御回路とを具備していることを特徴とする３相電力変換装置に係わるものである。
【０００９】
なお、請求項２に示すように、第１、第２及び第３の主リアクトルを設けることが望ましい。
また、請求項３に示すようにスイッチ制御回路を構成することが望ましい。
【００１０】
【発明の効果】
各請求項の発明によれば、従来のＡＲＣＰ方式で使用していた電圧分割用コンデンサ及び双方向スイッチを使用しないでソフトスイッチング転流回路を構成することができ、ソフトスイッチング転流回路の小型化又は低コスト化を図ることができる。
また、ソフトスイッチング回路の電圧を第１及び第２の直流端子間の電圧にクランプすることにより、電圧及び電流の振動の発生を防ぐことができる。
また、請求項２の発明によれば、遅れ負荷回路を確実に得ることができる。
また、請求項３の発明によれば、第１〜第６の主スイッチ及び第１〜第６の補助スイッチの制御を容易且つ正確に行うことができる。
【００１１】
【実施形態】
次に、図２〜図２０を参照して本発明の実施形態に係わる電力変換装置を説明する。
【００１２】
図２に示す本発明の実施形態に係わる電力変換装置は、整流平滑回路又は電池等から成る直流電源１が接続されている第１及び第２の直流端子２、３と、電力変換回路４と、第１、第２及び第３の交流端子５、６、７と、ソフトスイッチング転流回路８と、第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 と、スイッチ制御回路９と、直流電圧検出ライン１０、１１と、第１、第２及び第３の電流検出器１２、１３、１４と、第１、第２及び第３の電流検出ライン１５、１６、１７とから成る。
【００１３】
電力変換回路４は周知の回路であって、３相ブリッジ回路となるように接続された第１、第２、第３、第４、第５及び第６の主スイッチＳ1 、Ｓ2 、Ｓ3 、Ｓ4 、Ｓ5 、Ｓ6 と、各主スイッチＳ1 〜Ｓ6 に並列に接続された共振用又はソフトスイッチング用又はスナバ用コンデンサと呼ぶことができる第１、第２、第３、第４、第５及び第６のコンデンサＣu 、Ｃx 、Ｃv 、Ｃy 、Ｃw 、Ｃz とから成る。第１〜第６の主スイッチＳ1 〜Ｓ6 は絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴから成り、第１、第２、第３、第４、第５及び第６の主スイッチング素子Ｓu 、Ｓx 、Ｓv 、Ｓy 、Ｓw 、Ｓz とそれぞれに逆方向並列に接続された第１、第２、第３、第４、第５及び第６の主ダイオードＤu 、Ｄx 、Ｄv 、Ｄy 、Ｄw 、Ｄz とから成る。第１〜第６の主ダイオードＤu 〜Ｄz は第１〜第６の主スイッチＳ1 〜Ｓ6 の周知のボディダイオード即ち内蔵ダイオードであるが、図１では理解を容易にするために等価的に独立に表示されている。なお、第１〜第６の主ダイオードＤu 〜Ｄz をボディダイオードで構成しないで個別ダイオードとすることができる。第１〜第６の主スイッチＳ1 〜Ｓ6 から成る３相ブリッジ回路は、第１及び第２の直流端子２、３間にそれぞれ接続された第１及び第２の主スイッチＳ1 、Ｓ2 の直列回路と、第３及び第４の主スイッチＳ3 、Ｓ4 の直列回路と、第５及び第６の主スイッチＳ5 、Ｓ6 の直列回路とを有する。第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点Ａ1 は第１の主リアクトルＬ1 を介して第１の交流端子５に接続されている。第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点Ａ2 は第２の主リアクトルＬ2 を介して第２の交流端子６に接続されている。第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点Ａ3 は第３の主リアクトルＬ3 を介して第３の交流端子７に接続されている。第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 は所定のインダクタンスを有する交流リアクトルである。電力変換回路４の第１〜第６の主スイッチＳ1 〜Ｓ6 を周知の所定の順番でオン・オフすると、第１及び第２の直流端子２、３間の直流電圧が３相交流電圧に変換されて第１、第２及び第３の交流端子５、６、７に出力される。また、上記のＤＣ−ＡＣ変換とは逆に第１、第２及び第３の交流端子５、６、７の交流を直流に変換して第１及び第２の直流端子２、３に出力することができる。図１では電力変換回路４を主としてインバータ回路として使用するために第１、第２及び第３の交流端子５、６、７に３相交流負荷１８が接続されている。なお、負荷１８の各相にインダクタンスが含まれている時には、第１、第２及び第３の主リアクトルＬ1 、Ｌ2 、Ｌ3 を省くことができる。換言すれば、第１、第２及び第３の主リアクトルＬ１，Ｌ２，Ｌ３を誘導性負荷１８の一部と考えることができる。
【００１４】
第１〜第６の主スイッチＳ1 〜Ｓ6 に並列に接続された第１〜第６のコンデンサＣu 〜Ｃz は部分共振によって第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオフの時のソフトスイッチングを達成するものであり、直流電源１に含まれる平滑コンデンサよりも十分に小さい容量を有し、且つ第１〜第６の主スイッチＳ1 〜Ｓ6 のオン・オフに応答する高周波コンデンサである。従って、第１〜第６のコンデンサＣu 〜Ｃz を第１〜第６の主スイッチＳ1 〜Ｓ6 の寄生容量で構成することもできる。
【００１５】
ソフトスイッチング転流回路８は、第１〜第６の補助スイッチＱ1 〜Ｑ6 の３相ブリッジ回路１９と、第１、第２及び第３の補助リアクトルＬu 、Ｌv 、Ｌw と、第１及び第２のクランプ用ダイオードＤa 、Ｄb とから成る。
【００１６】
ブリッジ回路１９は、互いに直列に接続された第１及び第２の補助スイッチＱ1 、Ｑ2 から成る第１の直列回路と、互いに直列に接続された第３及び第４の補助スイッチＱ3 、Ｑ4 から成る第２の直列回路と、互いに直列に接続された第５及び第６の補助スイッチＱ5 、Ｑ6 から成る第３の直列回路と、第１、第２及び第３の直列回路の一端を相互に接続する第１の導体２０と、第１、第２及び第３の直列回路の他端を相互に接続する第２の導体２１とから成る。第１、第２、第３、第４、第５及び第６の補助スイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 は周知の絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴから成り、第１、第２、第３、第４、第５及び第６の補助スイッチング素子Ｑu 、Ｑx 、Ｑv 、Ｑy 、Ｑw 、Ｑz とこれ等に逆方向並列に接続された第１、第２、第３、第４、第５及び第６の補助ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 から成る。第１、第２、第３、第４、第５及び第６の補助ダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 は第１〜第６の補助スイッチＱ1 〜Ｑ6 の周知のボディダイオード即ち内蔵ダイオードとして形成されているが、図１では理解を容易にするために独立して示されている。なお、第１〜第６の補助ダイオードＤ1 〜Ｄ6 を個別ダイオードとすることができる。
【００１７】
第１及び第２の補助スイッチＱ1 、Ｑ2 の相互接続点Ｂ1 は第１の補助リアクトルＬu を介して第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点Ａ1 に接続されている。第３及び第４の補助スイッチＱ3 、Ｑ4 の相互接続点Ｂ2 は第２の補助リアクトルＬv を介して第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点Ａ2 に接続されている。第５及び第６の補助スイッチＱ5 、Ｑ6 の相互接続点Ｂ3 は第３の補助リアクトルＬw を介して第５及び第６の主スイッチＳ5 、Ｓ6 の相互接続点Ａ3 に接続されている。
【００１８】
第１のクランプ用ダイオードＤa は第１の直流端子２とブリッジ回路１９の第１の導体２０との間に直流電源１の電圧で逆バイアスされる方向性を有して接続されている。第２のクランプ用ダイオードＤb は第２の直流端子３とブリッジ回路８の第２の導体２１との間に直流電源１の電圧で逆バイアスされる方向性を有して接続されている。
【００１９】
電圧検出ライン１０、１１は第１及び第２の直流端子２、３を制御回路９に接続するものである。
第１、第２及び第３の電流検出器１２、１３、１４は第１、第２及び第３の交流端子５、６、７を通って流れる電流を検出するものであり、第１、第２及び第３の電流検出ライン１５、１６、１７によって制御回路９に接続されている。ここでは、第１、第２及び第３の電流検出器１２，１３，１４の入力と出力との両方をＩｕ，Ｉｖ，Ｉｗで示す。
【００２０】
制御回路９は、電力変換回路４の第１〜第６の主スイッチＳ1 〜Ｓ6 を所定の順番でオン・オフする第１の機能と、ソフトスイッチング転流回路８における第１〜第６の補助スイッチＱ1 〜Ｑ6 を第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時のソフトスイッチングが可能なようにオン・オフする第２の機能とを有する。第１〜第６の主スイッチＳ1 〜Ｓ6 をターンオン時にソフトスイッチングさせるためには、第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時よりも前に第１〜第６の主スイッチＳ1 〜Ｓ6 の電圧を零又は低い値にするように第１〜第６の補助スイッチＱ1 〜Ｑ6 をオンオフ制御する。即ち、第１〜第６の補助スイッチＱ1 〜Ｑ6は第１〜第６の主スイッチＳ1 〜Ｓ6 のターンオン時よりも少し前から少し後までオン制御される。
【００２１】
図２の制御回路９は図３に詳しく示すように、鋸波発生器３０、最大電流値選択器３１、直流電圧検出器３２、位相検出器３３、相別鋸波発生器３４、電圧基準発生器３５、第１、第２及び第３の比較器３６、３７、３８、主スイッチ基準信号生成器３９、転流用主スイッチ基準信号テーブル４０、第４及び第５の比較器４１、４２、転流用主スイッチ信号合成器４３、転流用主スイッチ基準信号合成器４４、主スイッチゲート信号発生器４５、補助スイッチ基準信号テーブル４６、第６、第７及び第８の比較器４７、４８、４９、第１、第２及び第３のＯＲ回路５０、５１、５２、補助スイッチ選択器５３及び補助スイッチゲート信号発生器５４から成る。図３の制御回路９の符号３０〜５４で示すものは、デイジタル回路における信号処理手段であってもよい。
図４（Ａ）〜（Ｉ）及び（Ｍ）、図５、図６及び図７は制御回路９の各部の状態を示すものである。図５〜図７は図４（Ｆ）の電流位相検出信号ＩＰ＝１０の期間の動作を示す。また、図５〜図７におけるｔ１〜ｔ８はそれぞれ同一時点を示す。また、図５〜図７のｔ１〜ｔ９は図８のｔ１〜ｔ９と同一時点を示す。また、図５〜図８は、第１、第２及び第３の交流端子５，６，７を流れる電流Ｉｕ，Ｉｖ，ＩｗがＩｗ＞Ｉｖ＞Iｕで且つＩｗ及びＩｖが零よりも大きい時即ちＩＰ＝１０の時を示す。もし、Ｉｖ＝Ｉｗ＞Ｉｕの場合には、第３の補助スイッチＱ３のターンオン時点は図５〜図８のｔ１時点にシフトする。
以下、図３の制御回路９の詳細を図４〜図７を参照して説明する。なお、図４〜図７には各部の状態がアナログで示されてるが、これに等価なディジタル信号であってもよい。
【００２２】
鋸波発生器３０は図４（Ａ）に示す鋸波Ｖt を発生するものである。鋸波Ｖt は搬送波又は周期的信号とも呼ぶことができるものであって、図２の交流端子５、６、７の交流電圧の周波数（例えば５０Hz）よりも十分に高い繰返し周波数（例えば２０〜１００kHz)を有する。
【００２３】
電圧基準発生器３５は、第１、第２及び第３の交流端子５，６，７の電圧基準を与えるために図４（Ｂ）（Ｃ）（Ｄ）に示す順次に１２０度の位相差を有する３相正弦波交流の第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswを繰返して発生するものである。第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswの周波数は例えば５０Hzである。図示が省略されているが、交流端子５，６，７の電圧を所定値に制御するための帰還回路によって、第１、第２、第３相電圧基準信号Ｖｓｕ，Ｖｓｖ，Ｖｓｗを制御することができる。
【００２４】
図２の第１、第２及び第３の電流検出器１２、１３、１４に接続された第１、第２及び第３の電流検出ライン１５、１６、１７には、図４（Ｅ）に示す３相交流の第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw が得られる。制御回路９をディジタル回路で構成する場合には電流検出器１２、１３、１４にアナログ・ディジタル変換器を接続し、ディジタルの電流検出信号Ｉu 、Ｉv 、Ｉw を得る。図１の電力変換回路４におけるＤＣ−ＡＣ変換は、図４（Ｂ）（Ｃ）（Ｄ）の第１、第２及び第３相基準電圧Ｖsu、Ｖsv、Ｖswに対応する交流出力電圧が得られるように行われるので、図４（Ｅ）には第１、第２及び第３相基準電圧Ｖsu、Ｖsv、Ｖswに対して所定の関係を有する第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw が得られる。図４の例では遅れ負荷とされており、電流検出信号Ｉu 、Ｉv 、Ｉw は基準電圧Ｖsu、Ｖsv、Ｖswに対して３０度遅れている。
【００２５】
位相検出器３３は、第１、第２及び第３の電流検出ライン１５、１６、１７に接続されており、図４（Ｆ）に示す第１、第２及び第３相電流検出信号Ｉu 、Ｉv 、Ｉw に基づいて図４（Ｆ）に示す１２段階の電流位相信号ＩＰを出力する。即ち、位相検出器３３は図４（Ｆ）に示すように電流検出信号Ｉuの３６０度期間を１２等分した１２の区間を識別するための位相検出信号ＩＰ＝１〜１２を発生する。位相検出信号ＩＰ＝１〜１２の決定は次の条件に従って行われる。
Ｉw ＞Ｉu ＞Ｉv 且つ｜Ｉv ｜＞｜Ｉw ｜の時はＩＰ＝１とする。
Ｉu ＞Ｉw ＞Ｉv 且つ｜Ｉv ｜＞｜Ｉu ｜の時はＩＰ＝２とする。
Ｉu ＞Ｉw ＞Ｉv 且つ｜Ｉu ｜＞｜Ｉv ｜の時はＩＰ＝３とする。
Ｉu ＞Ｉv ＞Ｉw 且つ｜Ｉu ｜＞｜Ｉw ｜の時はＩＰ＝４とする。
Ｉu ＞Ｉv ＞Ｉw 且つ｜Ｉw ｜＞｜Ｉu ｜の時はＩＰ＝５とする。
Ｉv ＞Ｉu ＞Ｉw 且つ｜Ｉw ｜＞｜Ｉv ｜の時はＩＰ＝６とする。
Ｉv ＞Ｉu ＞Ｉw 且つ｜Ｉv ｜＞｜Ｉw ｜の時はＩＰ＝７とする。
Ｉv ＞Ｉw ＞Ｉu 且つ｜Ｉv ｜＞｜Ｉu ｜の時はＩＰ＝８とする。
Ｉv ＞Ｉw ＞Ｉu 且つ｜Ｉu ｜＞｜Ｉv ｜の時はＩＰ＝９とする。
Ｉw ＞Ｉv ＞Ｉu 且つ｜Ｉu ｜＞｜Ｉw ｜の時はＩＰ＝１０とする。
Ｉw ＞Ｉv ＞Ｉu 且つ｜Ｉw ｜＞｜Ｉu ｜の時はＩＰ＝１１とする。
Ｉw ＞Ｉu ＞Ｉv 且つ｜Ｉw ｜＞｜Ｉv ｜の時はＩＰ＝１２とする。
なお、第１相電流検出信号Ｉu を基準にして０〜３０度でＩＰ＝１、３０〜６０度でＩＰ＝２、６０〜９０度でＩＰ＝３、９０〜１２０度でＩＰ＝４、１２０〜１５０度でＩＰ＝５、１５０〜１８０度でＩＰ＝６、１８０〜２１０度でＩＰ＝７、２１０〜２４０度でＩＰ＝８、２４０〜２７０度でＩＰ＝９、２７０〜３００度でＩＰ＝１０、３００〜３３０度でＩＰ＝１１、３３０〜３６０度でＩＰ＝１２である。
位相検出信号ＩＰを便宜上１〜１２で示したが、電流検出信号Ｉu 、Ｉv 、Ｉw の位相を１２段階に区別することができる識別信号であれば、どのようなものでもよい。
【００２６】
図２の相別鋸波発生器３４は、鋸波発生器３０と位相検出器３３とに接続されており、図４（Ｂ）（Ｃ）（Ｄ）に示す第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwを示す信号を発生する。ここで、図４（Ｂ）のｔ1 〜ｔ7 に示すように傾斜を有して徐々に立上り、その後急峻に立下る第１の傾きを有する鋸波を正鋸波、図４（Ｂ）のｔ7 〜ｔ12に示すように、急峻に立上った後に傾斜を有して徐々に立下る第２の傾きを有する鋸波を負鋸波と呼ぶことにする。
【００２７】
第１、第２及び第３の鋸波Ｖｔｕ，Ｖｔｖ，Ｖｔｗのそれぞれは、第１、第２及び第３相電流Ｉｕ，Ｉｖ，Ｉｗのそれぞれが正の値を有している時に正鋸波となり、負の値を有している時に負鋸波となる。
図４（Ｆ）の位相検出信号ＩＰ＝１〜１２と第１、第２及び第３相鋸波Ｖtu，Ｖtv、Ｖtwとの関係は次の通りである。
ＩＰ＝１及びＩＰ＝２の時、Ｖtu及びＶtwが正鋸波、Ｖtvが負鋸波である。
ＩＰ＝３及びＩＰ＝４の時、Ｖtuが正鋸波、Ｖtv及びＶtwが負鋸波である。
ＩＰ＝５及びＩＰ＝６の時、Ｖtu及びＶtvが正鋸波、Ｖtwが負鋸波である。
ＩＰ＝７及びＩＰ＝８の時、Ｖtu及びＶtwが負鋸波、Ｖtvが正鋸波である。
ＩＰ＝９及びＩＰ＝１０の時、Ｖtuが負鋸波、Ｖtv及びＶtwが正鋸波である。
ＩＰ＝１１及びＩＰ＝１２の時、Ｖtu及びＶtvが負鋸波、Ｖtwが正鋸波である。
第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwは、図４（Ｆ）に示す位相検出信号ＩＰ＝１〜１２に応答して図４（Ａ）の基本鋸波Ｖt の極性を選択的に変えることによって形成される。
【００２８】
相別鋸波発生器３４と電圧基準発生器３５とに接続された電圧基準用比較手段としての第１、第２及び第３の比較器３６、３７、３８は、図４（Ｂ）（Ｃ）（Ｄ）に示すように第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwと第１、第２及び第３相電圧基準信号Ｖsu、Ｖsv、Ｖswとを比較して図４（Ｇ）（Ｈ）（Ｉ）に示す第１、第２及び第３の比較出力信号Ｐsu、Ｐsv、Ｐswを形成する。第１、第２及び第３の比較出力信号Ｐsu、Ｐsv、Ｐswは第１、第２及び第３相電圧基準Ｖsu、Ｖsv、Ｖswが第１、第２及び第３相鋸波Ｖtu、Ｖtv、Ｖtwよりも高い時に高レベル即ち論理の１（第１の値）、逆に低い時に低レベル即ち論理の０（第２の値）を出力する。
【００２９】
第１、第２及び第３の比較器３６、３７、３８に接続された主スイッチ基準信号発生器３９は、第１〜第６の主スイッチＳ1 〜Ｓ6 のオン・オフにデットタイム即ち休止期間Ｔd を与えるために図６（Ａ）（Ｂ）（Ｃ）に示す第１、第２及び第３の比較器３６、３７、３８の出力信号Ｐsu、Ｐsv、Ｐswの高レベル期間の終了時点を時間Ｔd だけ早くして図６（Ｄ）（Ｆ）（Ｈ）に示す第１、第３及び第５の主スイッチ基準信号Ｐsuu 、Ｐsvv 、Ｐsww を作成し、且つ第１、第３及び第５の主スイッチ基準信号Ｐsuu 、Ｐsvv 、Ｐsww の位相反転信号から成る図６（Ｅ）（Ｇ）（Ｉ）の第２、第４及び第６の主スイッチ基準信号Ｐsxx 、Ｐsyy 、Ｐszz を作成するものである。図６（Ｄ）（Ｇ）（Ｉ）におけるｔ0 〜ｔ6 がデットタイムＴd である。
第１〜第６の主スイッチ基準信号Ｐsuu 〜Ｐszz は、ＤＣ-ＡＣ変換時の第１〜第６の主スイッチＳu 〜Ｓz のオン・オフの基準パターンとして機能する。
【００３０】
第１〜第３の電流検出ライン１５、１６、１７に接続された最大電流値選択器３１は、最大電流値検出手段と呼ぶことができるものであって、第１〜第３相電流Ｉｕ、Iv、Ｉｗの内で１番大きい値を有するものを選択し、この選択された値に対応する値を最大電流値Ｉmaxとして出力するものである。なお、最大電流値Ｉmax として次の値を使用することができる。
Ｉmax ＝０．５×（｜Ｉu ｜＋｜Ｉv ｜＋｜Ｉw ｜）
即ち、最大電流値Ｉmax は、各相の電流検出値Ｉu 、Ｉv 、Ｉw の絶対値の加算値に０．５を乗算した値であってもよい。また、最大電流値Ｉmax は、第１、第２及び第３相電流Ｉｕ，Ｉｖ，Ｉｗの整流出力に相当する信号であってもよい。
【００３１】
直流電圧検出器３２は、ライン１０、１１によって第１及び第２の直流端子２、３に接続され、直流端子２、３間の電圧を示す電圧検出信号Ｖdcを出力する。制御回路９をディジタル回路とする場合には、アナログ・ディジタル変換器を設け、ディジタル信号から成る電圧検出信号Ｖdcを得る。なお、ここでは直流電圧検出器３２の入力と出力との両方をＶｄｃで示す。
【００３２】
最大電流値選択器３１と直流電圧検出器３２とに接続された転流用主スイッチ基準信号テーブル４０は、メモリに複数段階の第１の転流用主スイッチ基準信号Ｖｓｏｎ及び第２の転流用主スイッチ基準信号Ｖｓｏｆｆから成る転流用主スイッチ基準信号を格納し、直流電圧検出信号Ｖdcと最大電流値Ｉmax とに適合する図５（Ａ）に示す第１の転流用主スイッチ基準信号Ｖson と、第２の転流用主スイッチ基準信号Ｖsoffとを出力するメモリから成る。第１転流用主スイッチ基準信号Ｖson 及び第２の転流用主スイッチ基準信号Ｖsoffは、主スイッチ導通期間調整信号又はオン時間幅調整信号とも呼ぶことができるものであり、直流電圧検出信号Ｖdc及び最大電流値Ｉmaxに従って変化する。第１の転流用主スイッチ基準信号Ｖｓｏｎ及び第２の転流用主スイッチ基準信号Ｖｓｏｆｆは、図５（Ａ）の条件を満足するように決定される。なお、第１の転流用主スイッチ基準信号Ｖson 及びオフ用主スイッチ基準信号Ｖsoffは、図５（Ａ）に示すように鋸波Ｖt よりも十分に低い周波数成分を有して変化するものであり、短時間中においては一定値とみなせるものであり、且つＩＰ＝１０の時には鋸波Ｖｔを横切る値を有する。
転流用主スイッチ基準信号テ−ブル４０の内容は、実験によって決定される。転流用主スイッチ基準信号テ−ブル４０は、直流電圧検出信号Vdcに適合する最大電流値Ｉmaxを選択し、最大電流値Ｉmaxに適合する第１及び第２の転流用主スイッチ基準信号Ｖson、Ｖsoffを図５（Ａ）に示すように決定する。従って、第１及び第２の転流用主スイッチ基準信号Ｖson、Ｖsoffは、直流電圧検出信号Ｖdcにより選ばれた最大電流値Ｉmaxを含む１次又は２次又はｎ次の比例関数に近似した値をとる。
【００３３】
第４及び第５の比較器４１、４２は、鋸波発生器３０と転流用主スイッチ基準信号テーブル４０とに接続されている。
第４の比較器４１は、ターンオン調整信号用比較手段と呼ぶことができるものであって、図５（Ａ）に示すように、鋸波Ｖt と第１の転流用主スイッチ基準信号Ｖson とを比較し、図５（Ｂ）に示す主スイッチターンオン調整信号Ｐsbを出力する。この第４の比較器４１の出力信号Ｐｓｂは図５のｔ6 〜ｔ7 に示すようにＶson がＶt よりも高い期間に高レベル（論理の１）となる。なお、この信号Ｐsbは、ＩＰ＝１０の期間においては図７（Ｉ）に示すように第３の主スイッチＳ３のＺＶＳを達成するためにこの第３の主スイッチＳ３のターンオン時点をｔ６からｔ７にシフトさせる機能を有しており、転流用主スイッチパルス信号又は主スイッチターンオン調整信号と呼ぶこともできるものである。
第５の比較器４２は、オフ期間調整信号用比較手段と呼ぶことができるものであって、図５（Ａ）に示すように鋸波Ｖt と第２の転流用主スイッチ基準信号Ｖoff とを比較し、図５（Ｃ）に示す比較出力信号Ｐsoffを出力する。即ち、第５の比較器４２の出力は、図５のｔ4 〜ｔ6 に示すようにＶsoffよりもＶt が高い期間に高レベル（論理の１）になる。この信号Ｐsoffを主スイッチオフ調整信号と呼ぶこともできる。
【００３４】
補助スイッチ基準信号テーブル４６は最大電流値選択器３１と直流電圧検出器３２とに接続され、図５（Ａ）に示す第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzを出力する。この補助スイッチ基準信号テーブル４６は、第１〜第６の補助スイッチＱ１〜Ｑ６のオン期間を決定するために必要な複数段階の第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzが格納されたテーブルを含むメモリから成り、最大電流値Ｉmax 及び電圧検出値Ｖdcに適合するように選択された第１、第２及び第３の補助スイッチ基準信号を出力する。第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzのレベルは、第１〜第６の主スイッチＳ１〜Ｓ６のターンオン時のＺＶＳが可能なように決定されている。すなわち、第１の補助スイッチ基準信号Ｖqaは図５（Ａ）に示すように第２の転流用主スイッチ基準信号Ｖsoffと第２の補助スイッチ基準信号Ｖqbとの間に設定されている。第２の補助スイッチ基準信号Ｖqbは第１及び第３の補助スイッチ基準信号Ｖqa、Ｖqzの相互間に設定されている。第３の補助スイッチ基準信号Ｖqzは第２の補助スイッチ基準信号Ｖqaと第１の転流用主スイッチ基準信号Ｖson との間に設定されている。第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzは最大電流値Ｉmax 及び電圧検出信号Ｖdcで変化するレベルであるが、この変化の周波数は鋸波Ｖt の周波数よりも十分に小さいので、図５では一定値で示されている。
電圧検出値Ｖｄｃ及び最大電流値Ｉmaxと第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚとの関係は実験によって決定される。補助スイッチ基準信号テ−ブル４６は、電圧検出値Ｖｄｃに適合する最大電流値Ｉmaxを選択し、最大電流値Ｉmaxに適合する第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚを図５（Ａ）に示すように決定する。従って、第１、第２及び第３の補助スイッチ基準信号Ｖｑａ、Ｖｑｂ、Ｖｑｚは直流電圧検出信号Ｖacにより選ばれた最大電流値Ｉmaxを含む１次又は２次又はｎ次の比例関数に近似した値をとる。
なお、第１〜第６の補助スイッチＱ１〜Ｑ６のそれぞれを転流用スイッチと呼ぶこともできるので、第１、第２及び第３の補助スイッチ基準信号Ｖｑａ，Ｖｑｂ、Ｖｑｚを、第１、第２及び第３の転流スイッチ基準信号と呼ぶこともできる。
【００３５】
第６、第７及び第８の比較器４７、４８、４９は補助スイッチ基準信号テーブル４６と鋸波発生器３０とに接続されており、図５（Ａ）に示すように第１、第２及び第３の補助スイッチ基準信号Ｖqa、Ｖqb、Ｖqzと鋸波Ｖt とを比較して図５（Ｄ）（Ｅ）（Ｆ）に示す第１、第２及び第３の補助スイッチ基準信号比較出力Ｐqa、Ｐqb、Ｐqzを出力する。即ち、第６の比較器４７は図５（Ｄ）に示すように第１の補助スイッチ基準信号Ｖqaよりも鋸波Ｖt が高い時に高レベル（論理の１）となる出力Ｐqaを発生する。第７の比較器４８は図５（Ｅ）に示すように第２の補助スイッチ基準信号Ｖqbよりも鋸波Ｖt が高い時に高レベル（論理の１）となる出力Ｐqbを発生する。第８の比較器４９は図５（Ｆ）に示すように第３の補助スイッチ基準信号Ｖqzが鋸波Ｖt よりも高い時に高レベル（論理の１）となる出力Ｐqzを発生する。
【００３６】
第１のＯＲ回路５０は第６及び第７の比較器４７、４８に接続され、第６及び第７の比較器４７、４８の出力Ｐqa、Ｐqbの論理和に相当する図５（Ｉ）に示すＯＲ出力Ｐsor を転流用主スイッチ信号合成器４３に送る。
【００３７】
転流用主スイッチ信号合成器４３は第５の比較器４２と第１のＯＲ回路５０とに接続され、図５（Ｊ）に示す合成信号Ｐsaを出力する。この転流用主スイッチ信号合成器４３は、図５（Ｊ）から明らかなように図５（Ｉ）のＯＲ出力Ｐsor の立上り時点ｔ1 から図５（Ｃ）の第５の比較器４２の出力Ｐsoffの立下り時点ｔ4 までの期間に高レベル（論理の１）となり、この他の期間で低レベル（論理の０）となる信号Ｐsaを発生する。従って転流用主スイッチ信号合成器４３はＡＮＤ回路で構成できる。なお、図５（Ｊ）の信号Ｐsaを転流用主スイッチパルス又は主スイッチオフ期間調整信号又は追加オン指令パルスと呼ぶことができる。
転流用主スイッチ信号合成器４３の出力信号Ｐsaは、第１〜第６の主スイッチＳ1〜Ｓ6から選択されたものの端子間電圧を零にするために第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものの電流を、第１、第２及び第３の主リアクトルＬ１、Ｌ２、Ｌ３から選択されたものの電流よりも大きくするために直流電源１の電圧Ｖｄｃを第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものに印加するために使用される。第１〜第６の主スイッチＳ1〜Ｓ６から選択されたものの例えば図８（Ｈ）のｔ1〜ｔ4の追加パルスは、テ−ブル４０、４６の出力に基づいて決定され、タ−ンオン時点は第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗから選択されたものが第１、第２及び第３相電流Ｉｕ、Ｉｖ、Ｉｗから選択されてものよりも大きくなる前に決定されている。
【００３８】
転流用主スイッチ基準信号合成器４４は、位相検出器３３、主スイッチ基準信号発生器３９、第４の比較器４１、及び転流用主スイッチ信号合成器４３に接続されており、図６（Ｊ）（Ｋ）（Ｌ）（Ｍ）（Ｎ）（Ｏ）に示す第１、第２、第３、第４、第５及び第６の主スイッチ用合成信号Ｐsau 、Ｐsax 、Ｐsav 、Ｐsay 、Ｐsaw 、Ｐsaz を出力する。ＩＰ＝１０の位相において、図６（Ｊ）の第１の主スイッチ用合成信号Ｐsau は、図６（Ｄ）の第１の主スイッチ基準信号Ｐsuu に図５（Ｊ）の転流用主スイッチ信号合成器４３の出力信号Ｐsaを加算したものに相当する。従って、図６（Ｊ）の第１の主スイッチ用合成信号Ｐauのｔ1 〜ｔ4 期間が論理の１になっている。図６（Ｌ）の第３の主スイッチ用合成信号Ｐsav は、図６（Ｆ）の第３の主スイッチ基準信号Ｐsvv から図５（Ｂ）の第４の比較器４１の出力Ｐsbを減算したものに相当する。従って、図６（Ｌ）の第３の主スイッチ用合成信号Ｐavのｔ6 〜ｔ7 期間が論理の０になっている。図６においては、第２、第４、第５及び第６の主スイッチ用合成信号Ｐsax 、Ｐsay 、Ｐsaw 、Ｐsaz が第２、第４、第５及び第６の主スイッチ基準信号Ｐsxx 、Ｐsyy 、Ｐsww 、Ｐszz と同一に保たれている。転流用主スイッチ基準信号合成器４４において信号Ｐsaの加算、及び信号Ｐsbの減算を実行する相の切換は、位相検出器３３から得られた位相検出信号ＩＰによって行われる。図５〜図７は、図４（Ｆ）の位相検出信号ＩＰの値が１０の期間ｔ10〜ｔ11を示している。このＩＰ＝１０の期間には、合成器４４において第１の主スイッチ基準信号Ｐsuu に信号Ｐsaが加算され、第３の主スイッチ基準信号Ｐsvv から信号Ｐsbが減算されている。
図４（Ｆ）に示す１２段階の各位相区間において、合成器４４は、第１、第２及び第３相電流Iu、Iｖ、Iwの内で絶対値が最も大きく且つ負の極性を有しているものの相に属する第１、第３及び第５の主スイッチ基準信号Psuu、Psvv、Ｐswwから選択されたものに転流用主スイッチ信号合成器４３から得られた合成信号Psaを加算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ正の極性を有しているものの相に属する第１、第３及び第５の主スイッチ基準信号Psuu、Psvv、Pswwから選択されたものからターンオン調整信号用比較器４１の主スイッチターンオン調整信号Psbを減算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も大きく且つ正の極性を有しているものの相に属する第２、第４及び第６の主スイッチ基準信号Psxx、Psyy、Pszzから選択されたものに転流用主スイッチ信号合成器４３から得られた合成信号Psaを加算し、第１、第２及び第３相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ負の極性を有しているものの相に属する第２、第４及び第６の主スイッチ基準信号Psxx、Psyy、Pszzから選択されたものからターンオン調整信号用比較器４１の主スイッチターンオン調整信号Psbを減算して第１、第２、第３、第４、第5及び第6の主スイッチ用合成信号Psau、Psax、Psav、Psay、Psaw、Psazを形成する。
この合成器４４の入力と出力の関係は次式で示すことができる。
ＩＰ=１の時は、Psav=Psvv＋Psa, Psau=Psuu−Psb，Psaw=Psww, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=２の時は、Psav=Psvv＋Psa, Psaw=Psww−Psb，Psau=Psuu, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=３の時は、Psax=Psxx＋Psa, Psaz=Pszz−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psay=Psyyである。
ＩＰ=４の時は、Psax=Psxx＋Psa, Psay=Psyy−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psaz=Pszzである。
ＩＰ=５の時は、Psaw=Psww＋Psa, Psav=Psvv−Psb，Psau=Psuu, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=６の時は、Psaw=Psww＋Psa, Psau=Psuu−Psb，Psav=Psvv, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=７の時は、Psay=Psyy＋Psa, Psax=Psxx−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psaz=Pszzである。
ＩＰ=８の時は、Psay=Psyy＋Psa, Psaz=Pszz−Psb，Psau=Psuu, Psav=Pｓvv，Psaw=Psww, Psax=Psxxである。
ＩＰ=９の時は、Psau=Psuu＋Psa, Psaw=Psww−Psb，Psav=Psvv, Psax=Pｓxx，Psay=Psyy, Psaz=Pszzである。
ＩＰ=１０の時は、Psau=Psuu＋Psa, Psav＝Psvv−Psb, Psaw＝Psww, Psax＝Psxx, Psay=Psyy, Psaz=Pszzである。
ＩＰ=１１の時は、Psaz=Pszz＋Psa, Psay＝Psyy−Psb, Psau＝Psuu, Psav＝Psvv, Psaw=Psww, Psax=Psxxである。
ＩＰ=１２の時は、Psaz=Pszz＋Psa, Psax＝Psxx−Psb, Psau＝Psuu, Psav＝Psvv, Psaw=Psww, Psay=Psyyである。
【００３９】
主スイッチゲ−ト信号発生器４５は、転流用主スイッチ基準信号合成器４４に接続されており、図６（J）〜（O）に示す第１〜第６の主スイッチ合成信号Psau〜Psazに対応する第１〜第６の主スイッチS1〜S6のための第１〜第６の主スイッチ制御信号としての第１〜第６の主スイッチゲ−ト信号Gs1、Gs2、Gs3、Gs4、Gs5、Gs6を形成し、図２の第１、第２、第３、第４、第５及び第６の主スイッチ素子Su、Sx、Sv、Sｙ、Sw、Szのゲ−トに送る。
【００４０】
第２及び第３のOR回路５１、５２は、第１〜第６の補助スイッチQ1〜Q6のオン期間を決定するために設けられている。第２のＯＲ回路５１の２つの入力端子は第６及び第７の比較器４８、４９に接続されている。従って、第２のOR回路５１は図５（E）の信号Pqbと図５（F）の信号Pqzとの和の信号Pqaaを図５（G）に示すように出力する。第３のOR回路５２の２つの入力端子は第５及び第７の比較器４７、４９に接続されている。従って、第３のOR回路５２は、図５（D）に示す信号Pqaと図５（F）に示す信号Pqzとの和の信号Pqbbを図５（H）に示すように出力する。第２のOR回路５１の出力信号Pqaaは、図５（G）から明らかなようにｔ3〜ｔ9期間で論理の１になり、第１〜第６の補助スイッチQ1〜Q6から選択されたものの１つのオン制御に使用されているので、第１の補助制御信号又は第１の補助スイッチオン期間決定用信号と呼ぶこともできる。第３のOR回路５２の出力信号Pqｂｂは図５（H）に示すようにｔ1〜ｔ9期間で論理の１になり、第１〜第６の補助スイッチQ1〜Q6から選択されてものの１つのオン制御に使用されるので、第２の補助制御信号又は第２の補助スイッチオン期間決定用信号と呼ぶこともできる。第１及び第２の補助制御信号Pqaa、Pqbbの論理の１の期間中に鋸波Vtの立下り時点ｔ6が含まれている。従って、第１〜第６の補助スイッチQ1〜Q6は第１〜第６の主スイッチＳ１〜Ｓ６のＺＶＳのために鋸波Vtの切り換り時点ｔ6の直前と直後の所定期間のみオン状態になる。
【００４１】
補助スイッチ選択器５３は、補助スイッチパルス信号形成手段とも呼ぶことができるものであり、第２及び第３のOR回路５１、５２と位相検出器３３とに接続されており、位相検出器３３の位相検出信号IP＝１〜１２によって図５（G）(H)の第１及び第２の補助制御信号Ｐqaa、Pqbbの供給先を選択して図７（A）〜（F）の第１、第２、第３、第４、第5及び第6の補助スイッチパルス信号Pqu、Pqｘ、Pqv、Pqy、Pqw、Pqzを出力する。図5〜図7は位相検出信号ＩＰ=１０の状態を示しているので、図５（Ｇ）の第1の補助制御信号Ｐqaaの分配先として第2相（Ｖ相）の上側の第3の補助スイッチＱ3が選択され、図7（C）に示す第3の補助スイッチパルス信号Pqvがｔ3〜ｔ9期間に高レベル即ち論理の１になり、また、図5（I）の第2の補助制御信号Pqbbの分配先として第3相（W相）の上側の第5の補助スイッチQ5が選択され、図7（E）に示す第5の補助スイッチパルス信号Pqwがｔ1〜ｔ9期間に高レベル即ち論理の1になっている。
更に詳細には、補助スイッチ選択器53は、位相検出器３３から得られた電流位相信号IPの各段において、第1、第2及び第3相電流Iu、Iｖ、Iwの内で絶対値が最も小さく且つ正の極性を有しているものの相に属する第1、第3及び第5の補助スイッチパルス信号Pqu、Pqv、Pqwから選択されたものを第２のOR回路５１の出力Pqaaで形成し、第1、第2及び第3相電流Iｕ、Iv、Ｉwの内で絶対値が2番目に小さく且つ正の極性を有しているものの相に属する第1、第3及び第5の補助スイッチパルス信号Pqu、Pqv、Pqwから選択されたもを第３のOR回路５２の出力Pqbbで形成し、第1、第2及び第3相電流Iu、Iv、Iwの内で絶対値が最も小さく且つ負の極性を有しているものの相に属する第2、第4及び第6の補助スイッチパルス信号Pqx、Pqy、Pqzから選択されたもを第２のOR回路５１の出力Pqaaで形成し、第1、第2及び第3相電流Iu、Iv、Iwの内で絶対値が2番目に小さく且つ負の極性を有しているものの相に属する第２、第4及び第6の補助スイッチパルス信号Pqx、Pqy、Pqｚから選択されたものを第３のOR回路５２の出力Pqbbで形成し、第1〜第６の補助スイッチパルス信号Pqu〜Pqzの内で第２及び第３のOR回路51,52の出力Pqaa、Pqbbを使用することが選択されなかったものを零レベル信号で形成する。
補助スイッチ選択器53の入力と出力の関係は次式で示すことができる。
IP=１の時は、Pqu=Pqaa、Pqw=Ｐqbb、Pqv=Pqx=Pqy=Pqz＝0である。
IP=2の時は、Pqｗ=Pqaa、Pqu=Ｐqbb、Pqv=Pqx=Pqy=Pqz＝0である。
IP=３の時は、Pqｚ=Pqaa、Pqy=Ｐqbb、Pqu=Pqｖ=Pqｗ=Pqx＝0である。
IP=４の時は、Pqｙ=Pqaa、Pqz=Ｐqbb、Pqu=Pqv=Pqw=Pqx＝0である。
IP=５の時は、Pqｖ=Pqaa、Pqu=Ｐqbb、Pqw=Pqx=Pqy=Pqz＝0である。
IP=６の時は、Pqu=Pqaa、Pqv=Ｐqbb、Pqw=Pqx=Pqy=Pqz＝0である。
IP=７の時は、Pqx=Pqaa、Pqz=Ｐqbb、Pqu=Pqv=Pqｗ=Pqy＝0である。
IP=８の時は、Pqz=Pqaa、Pqx=Ｐqbb、Pqu=Pqv=Pqw=Pqy＝0である。
IP=９の時は、Pqw=Pqaa、Pqv=Ｐqbb、Pqu=Pqx=Pqy=Pqz＝0である。
IP=１０の時は、Pqv=Pqaa、Pqw=Ｐqbb、Pqu=Pqx=Pqy=Pqz＝0である。
IP=１１の時は、Pqy=Pqaa、Pqx=Ｐqbb、Pqu=Pqv=Pqw=Ｐqz＝0である。
IP=１２の時は、Pqx=Pqaa、Pqy=Ｐqbb、Pqu=Pqv=Pqw=Pqz＝0である。
【００４２】
補助スイッチゲ−ト信号発生器５４は、補助スイッチ選択器５３に接続され、図7（Ａ）〜（F）に示す第1〜第6の補助スイッチパルス信号Ｐｑｕ〜Ｐｑｚに対応する図7（Ｍ）〜（Ｒ）に示す第１〜第６の補助スイッチ制御信号としての第1〜第6の補助ゲ−ト信号Ｇｑ1〜Ｇｑ6を形成し、第1〜第6の補助スイッチＱ1〜Ｑ6のゲ−トに供給する。
【００４３】
【動作】
概略的には、第1、第3及び第５の主スイッチＳ1、Ｓ3、Ｓ5は図4（Ｇ）（Ｈ）（Ｉ）に示す第1、第2及び第3の比較器３６、３７、３８の比較出力信号Ｐｓｕ、Ｐｓｖ、Ｐｓｗにほぼ従ってオン・オフされ、第2、第4及び第6の主スイッチＳ2、Ｓ4、Ｓ6は第1、第3及び第5の主スイッチＳ1、Ｓ3、Ｓ5と逆位相にオン・オフされる。
更に詳細には、図3の主スイッチ基準信号発生器39から得られる図６（Ｄ）〜（Ｉ）に示す第1〜第6の主スイッチ基準信号Ｐｓｕｕ〜Ｐｓｚｚにほぼ従って第1〜第6の主スイッチＳ1〜Ｓ6がオン・オフ制御される。このように第1〜第6の主スイッチＳ1〜Ｓ6をオン・オフしたとすれば、鋸波Ｖｔのリセット時点ｔ6にタ−ンオン時点が一致し、タ−ンオフ時点はｔ6時点よりもデットタイムＴｄだけ前のｔｏ時点となる。
実際には、図6（Ｄ）〜（Ｉ）の主スイッチ基準信号Ｐａｕｕ〜Ｐｓｚｚを多少し変形した図7（Ｊ）〜（Ｌ）の第1〜第6の主スイッチングゲ−ト信号Ｇｓ1〜Ｇｓ6に従って第1〜第6の主スイッチＳ1〜Ｓ6がオン・オフ制御される。主スイッチ基準信号Ｐｓｕｕ〜Ｐｓｚｚの変形は、ソフトスイッチングを可能にするように行われる。
また、第１〜第６の補助スイッチＱ1〜Ｑ6は、第１〜第６の主スイッチＳ1〜Ｓ6のソフトスイッチングを可能にするために、第１〜第６の主スイッチＳ1〜Ｓ6のターンオン時点の少し前から少し後まで選択的にオン制御される。
第１〜第６の主スイッチＳ1〜Ｓ6を周知の所定の順番でオン・オフすると,第１、第３及び第５の主スイッチＳ1、Ｓ3、Ｓ5に図４（Ｊ）（Ｋ）（Ｌ）に示すように電流が流れ、交流端子５，６，７には図４（Ｅ）に示す電流が流れる。
【００４４】
図５〜図７、及び各主スイッチＳ1〜Ｓ6の電圧Ｖｓ1〜Ｖｓ6，補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗ及び主スイッチＳ1〜Ｓ6のゲ−ト信号Ｇｓ1〜Ｇｓ6、補助スイッチＱ1〜Ｑ6のゲ−ト信号Ｇｓ1〜Ｇｓ６を示す図８において、ｔ1よりも前の区間をモ−ドＯ又はＭｏ、ｔ1〜ｔ2区間をモ−ド１又はＭ1、ｔ2〜ｔ3区間をモ−ド2又はＭ2、ｔ3〜ｔ4区間をモ−ド３又はＭ3、ｔ4〜ｔ5区間をモ−ド４又はＭ4、ｔ５〜ｔ６区間をモ−ド５又はＭ5、ｔ６〜ｔ7区間をモ−ド６又はＭ6、ｔ7〜ｔ８区間をモ−ド７又はＭ7、ｔ8以後の区間をモ−ド８又はＭ８として各モ−ドの動作を説明する。
モ−ド０〜８は鋸波Ｖｔの各周期において生じる。図４（Ａ）の鋸波Ｖｔは、図４（Ｍ）のリセットタイミング信号に同期してリセットされる。図４（Ｍ）のリセットタイミング信号は電圧基準信号Ｖｓｕ、Ｖｓｖ、Ｖｓｗよりも十分に高い例えば２０〜１００ｋＨｚの繰返し周波数を有する。
また、図５〜図８には鋸波Ｖｔの１周期全部が示されておらず、１周期の１／２０〜１／１０程度の期間のみ示されている。図示がされていない期間は図４（Ｇ）（Ｈ）（Ｚ）の比較出力信号Ｐｓｕ、Ｐｓｖ、Ｐｓｗにほぼ一致して動作している。
【００４５】
図８は、図４の電流位相ＩＰ＝１０の期間における第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5のタ−ンオン時における零電圧スイッチング即ちＺＶＳを説明するものである。図８（Ｉ）（Ｊ）（Ｌ）に示すように第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5はｔ6、ｔ7時点でタ−ンオン制御され、図８（Ｂ）（Ｃ）（Ｅ）に示すようにこれ等の電圧Ｖｓ2、Ｖｓ3、Ｖｓ5はこれ等のタ−ンオン時点までに零又はオフ時の電圧よりも十分に低い値になっている。このため、第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ５のＺＶＳが達成される。
【００４６】
次に、モ−ド０〜８の動作を各モ−ドにおける電流通路を示す図９〜図２０を参照して説明する。なお、以下の説明においても電流経路を回路素子の参照符号のみで示すこともある。
（モ−ド０）
モ−ド０の時には、各主スイッチＳ1〜Ｓ６がデットタイムのためにオフに保たれている。しかし、この実施形態では負荷１８が遅れ負荷のために、第１、第４及び第６の主ダイオ−ドＤｕ、Ｄｙ、Ｄｚを通って負荷１８から電源１側に回生電流が流れる。
【００４７】
（モ−ド１）
モ−ド１では、図８（Ｈ）（Ｐ）（Ｒ）に示すように、第１の主スイッチＳ１,及び第５の補助スイッチＱ５がオン制御される。この結果、図１０に示すように、ソフトスイッチング回路が動作し、Ｌｕ−Ｄ1−Ｑｗ−Ｌｗの転流回路が形成され、図８（Ｇ）に示すように絶対値が徐々に増大する電流Ｉｑｕ、Ｉｑｗが第１及び第３の補助リアクトルＬｕ、Ｌｗを通って流れる。この結果、第１の主スイッチＳ１の第１の主ダイオ−ドＤｕを通って流れている電流は減少する。第１及び第３の補助リアクトルＬｕ、Ｌｗを流れる電流Ｉｑｕ、Ｉｑｗは図８のｔ1時点から徐々に増大するので、第１及び第５の補助スイッチＱ1、Ｑ5のタ−ンオンは零電流スイッチング即ちＺＣＳとなる。なお、この具体例では図８のｔ1で第１の主スイッチS1のゲ−ト信号Gs1を高レベルにしているが、ｔ3時点までにオン制御するように変形できる。即ち、図１３に示すモ−ド３の回路を形成できればよい。
【００４８】
（モ−ド２）
前のモ−ド１の期間にて第１及び第３の補助リアクトルＬｕ、Ｌｗの電流Ｉｑｕ、Ｉｑｗが増大し、第３の補助リアクトルＬｗの電流Ｉｑｗが第３相の交流電流Ｉｗよりも大きくなると、第６の主ダイオ−ドＤｚが逆バイアス状態となり、オフに転換し、図１１のＭ＝２の動作に移行する。モ−ド２においては第６の主ダイオ−ドＤｚがオフになるので、第６のコンデンサＣｚの充電が開始し、第６のコンデンサＣｚの電圧即ち第６の主スイッチＳ6の電圧Ｖｓ6が図８に示すようにｔ２時点から徐々に上昇する。他方、第５のコンデンサＣｗは放電し、第５の主スイッチＳ5の電圧Ｖｓ5は図８（Ｅ）に示すように徐々に低下する。モ−ド２において第５及び第６のコンデンサＣｗ、Ｃｚ以外の部分の動作はモ−ド１と同一である。
【００４９】
（モ−ド３）
図８のｔ3時点で図８（Ｄ）に示すように第３の補助スイッチＱ3がオン制御される。この結果、ｔ3直後には図１２の回路が形成され、第２の補助リアクトルＬｖを通る電流Ｉｑｖが図８（Ｇ）に示すように流れ始める。この電流Ｉｑｖは零から徐々に上昇するので、第３の補助スイッチＱ3のタ−ンオンはＺＣＳである。モ−ド３中に第２の補助リアクトルＬｖの電流Ｉｑｖが第２相の交流電流Ｉｖよりも大きくなると、第４の主ダイオ−ドＤｙが逆バイアス状態となり、図１３に示すように第４のコンデンサＣｙが充電され、この電圧及び第４の主スイッチＳ4の電圧Ｖｓ4が図８（Ｄ）に示すように徐々に上昇する。これに伴い第３のコンデンサＣｙが放電し、この電圧及び第３の主スイッチＳ3の電圧Ｖｓ3が図８（Ｃ）に示すように徐々に低下する。なお、この実施形態ではモ−ド３中に第１の主スイッチＱ3の主ダイオ−ドＤｕを通る逆方向電流が終了し、第１の主スイッチグ素子Ｓｕに順方向電流が流れる。この第１の主スイッチング素子Suの順方向電流は、第１の補助リアクトルLuに直流電源１の電圧Vdcを印加してこの電流Iquを第１の主リアクトルL1の電流Iuよりも大きくするために機能する。これにより、第３及び第５の主スイッチS3、S5の電圧Vs3、Vs5を零にすることが可能になる。
【００５０】
（モ−ド４）
ｔ4時点で第１の主スイッチＳ1がタ−ンオフ制御され、モ−ド４に移行する。第１の主スイッチＳ1がタ−ンオフ状態になると、図１４に示すようにここを流れていた電流が第１のコンデンサＣｕに転流し、この電圧及び第１の主スイッチＳ1の電圧Ｖｓ1が図８（Ａ）に示すように徐々に上昇する。これにより、第１の主スイッチＳ１のタ−ンオフはＺＶＳになる。第１のコンデンサＣｕの電圧の上昇に伴い、第２のコンデンサＣｘが放電し、この電圧及び第２の主スイッチＳ2の電圧Ｖｓ2が図８（Ｂ）に示すように徐々に低下する。なお、この実施形態では、図８（Ｅ）に示すように第５の主スイッチＳ5の電圧Ｖｓ５がモ−ド４中に零電圧になる。
【００５１】
（モ−ド５）
ｔ5時点で第２のコンデンサＣｘが零まで放電すると、図１５に示すように第２のダイオ−ドＤｘが導通状態になる。また、第５のコンデンサＣｗが零まで放電し、この電圧及び第５の主スイッチＳ5の電圧Ｖｓ5が零になり、第５のダイオ−ドＤｗが導通状態になる。
【００５２】
（モ−ド６）
図８のｔ６時点で図８（Ｉ）（Ｌ）に示すように第２及び第５の主スイッチＳ2、Ｓ5がタ−ンオン制御される。ｔ6時点には図１６に示すように第２及び第５の主ダイオ−ドＤｘ、Ｄｗが導通状態であり、電圧Ｖｓ2、Ｖｓ5が実質的に零であるので、第２及び第５の主スイッチＳ2、Ｓ5のタ−ンオンはＺＶＳ及びＺＣＳである。モ−ド６において、第１の補助リアクトルＬｕの電流Ｉｑｕが第１の交流電流Ｉｕよりも小さくなると、図１７に示すように第２の主スイッチング素子Ｓｘに電流が流れ始める。また、第３の補助リアクトルＬｗの電流Ｉｑｗが第３の交流電流Ｉｗよりも小さくなると、第５の主スイッチング素子Ｓｗに電流が流れ始める。また、第３のコンデンサCｖがｔ６〜ｔ７期間中に零まで放電する。
【００５３】
（モ−ド７）
ｔ7時点では、第３のコンデンサＣｖが零まで放電し、図１８に示すように第３の主ダイオ−ドＤｖが導通状態にある。
第３の主スイッチＳ3は図１８の状態でタ−ンオン制御される。従って、第３の主スイッチＳ3のタ−ンオンはＺＶＳ、及びＺＣＳである。第２の補助リアクトルＬｖの電流Ｉｑｖが第２の交流電流Ｉｖよりも小さくなると、図１９に示すように第２の主スイッチ素子Ｓｖに電流が流れる。
【００５４】
（モ−ド８）
ｔ8時点で第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗが負荷１８に全て回生されて零になる。その後、負荷１８の電流の全てが変換回路４から供給される。第１、第２及び第３の補助リアクトルＬｕ、Ｌｖ、Ｌｗの電流Ｉｑｕ、Ｉｑｖ、Ｉｑｗが零になるｔ8時点又はこれよりも少し後のｔ9時点で第３及び第５の補助スイッチＱ3、Ｑ5がタ−ンオフ制御される。これにより、第３及び第５の補助スイッチＱ3、Ｑ5のタ−ンオフはＺＣＳとなる。
【００５５】
以上、図４のｔ10〜ｔ11期間即ちＩＰ＝１０の期間を例にとって図２の回路の動作を説明したがこれ以外の期間においても同様な原理で主スイッチS1〜S6及び補助スイッチQ1〜Q6がオン・オフし、これ等のZVS、ZCSが達成される。
【００５６】
【クランプダイオ−ド】
図９〜図２０から明らかなように第１及び第２のクランプダイオ−ドDa、Dbが無い場合でもソフトスイッチング動作が可能である。しかし、第１及び第２のクランプダイオ−ドDa、Dbを設けないと、ソフトスイッチング転流回路８の電位が浮いた状態になり、電圧及び電流の振動が起り易い。これに対して第１及び第２のクランプダイオ−ドDa、Dbを設けると、ソフトスイッチング転流回路８が電源１の電圧にクランプされ、安定的に動作する。
例えば、モ−ド６において第１〜第３の補助リアクトルLu、Lv、Lwの電流がLu−Ｄ1−Ｑｖ−Ｌｖの経路、及びLu−Ｄ1−Ｑｗ−Ｌｗの経路に流れる。これ等の電流が徐々に減り、零以下になると第１の補助ダイオ−ドD1がオフ状態になる。この時、第１の補助ダイオ−ドD1の逆回復電流によって蓄積された第１、第２及び第３の補助リアクトルLu、Lv、Lwの残留磁気エネルギは、クランプダイオ−ドDa、Dbを流れ、Lu−Ｄ1−Ｄａ−１−Ｓｘ（又はDx）から成る電流回生ル−プ、Lv−Sv（又はDv）−１−Db−Ｄ4から成る電流回生ル−プ、及びLw−Sw(又はDw)−１−Db−Ｄ6から成る電流回生ル−プによって直流電源１に回生される。これにより、第１〜第６の補助ダイオ−ドD1〜D6の逆回復電流によって発生するサ−ジ電圧を防止でき、高耐圧素子を必要としない電力変換装置を提供できる。
【００５７】
本実施形態の電力変換装置は次の効果を有する。
（１） 第１〜第６の主スイッチS1〜S6に第１〜第６のコンデンサCu〜Dzが並列に接続されているので、第１〜第６の主スイッチS1〜S6のタ−ンオフ時に、第１〜第６のコンデンサCu〜Dzが徐々に充電され、ZVSが達成され、スイッチング損失及びノイズ及び電気的ストレスが抑制される。これと共に、ソフトスイッチング転流回路８を設けたので、第１〜第６の主スイッチS1〜S6のタ−ンオン前に第１〜第６のコンデンサCu〜Czを放電させることができ、タ−ンオン時のZSＶを達成することができ、スイッチング損失及びノイズ及び電気的ストレスが抑制される。
（２） ソフトスイッチング転流回路８は、図１の従来回路における電源１の電圧を分割するためのコンデンサＣｆ1、Ｃｆ2に相当するものを必要とせず、且つ双方向スイッチＳａ、Ｓｂ、Ｓｃに相当するものを必要としないので、回路構成が簡単になり、小型化、低コスト化を図ることができる。
（３） 従来のＤＣリンク方式（ＡＲＣＤＬ方式）に比較すると、損失の点で有利である。
（４） 第１〜第６の補助スイッチＱ1〜Ｑ6もＺＣＳ又はＺＶＳでタ−ンオン及びタ−ンオフされ、ここでのスイッチング損失及びノイズが抑制される。
（５） クランプダイオ−ドＤａ、Ｄｂによりサ−ジ電圧を抑制することができる。
（６） 図３の制御回路９によって第１〜第６の主スイッチＱ1〜Ｑ6のゲ−ト信号を正確且つ容易に作成することができる。
【００５８】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図８（Ｐ）では第３の補助スイッチゲ−ト信号Ｇｑ3をｔ3時点で高レベルにしているが、ｔ1時点又はｔ1〜ｔ3時間内で高レベルに転換することができる。また、図８の第２、第３及び第５の主スイッチゲ−ト信号Ｇｓ2、Ｇｓ3、Ｇｓ5は第２、第３及び第５の主スイッチＳ2、Ｓ3、Ｓ5の電圧Ｖｓ2、Ｖｓ3、Ｖｓ5が零又は通常時よりも低くなった時点であれば、どこでもよい。また、図８の第３及び第５の補助スイッチゲ−ト信号Ｇｑ3、Ｇｑ5の低レベルへの転換をｔ8時点とすることができる。
（２） 主スイッチＳ1〜Ｓ6と補助スイッチＱ1〜Ｑ6とをボデイダイオ−ドを有する電界効果トランジスタ、又はバイポ−ラトランジスタとダイオ−ドとの逆並列回路とすることができる。
（３） 負荷１８の代りに３相交流電源を接続し、変換回路４によって交流−直流変換することができる。
（４） 交流端子５、６、７に交流電圧検出回路を接続し、ここで検出された電圧を一定にするように電圧基準発生器３５を制御する周知の電圧帰還制御回路を設けることができる。
【図面の簡単な説明】
【図１】従来のソフトスイッチング回路を備えた電力変換装置を示す回路図である。
【図２】本発明の実施形態に従う電力変換装置を示す回路図である。
【図３】図２の制御回路を詳しく示すブロック図である。
【図４】図２及び図３の各部の状態を示す波形図である。
【図５】図３の各部の状態を示す波形図である。
【図６】図３の各部の状態を示す波形図である。
【図７】図３の各部の状態を示す波形図である。
【図８】図２の各部の状態を示す波形図である。
【図９】図８のモ−ド０において動作する図２の部分を示す回路図である。
【図１０】図８のモ−ド１において動作する図２の部分を示す回路図である。
【図１１】図８のモ−ド２において動作する図２の部分を示す回路図である。
【図１２】図８のｔ3直後において動作する図２の部分を示す回路図である。
【図１３】図８のモ−ド３において動作する図２の部分を示す回路図である。
【図１４】図８のモ−ド４において動作する図２の部分を示す回路図である。
【図１５】図８のモ−ド５において動作する図２の部分を示す回路図である。
【図１６】図８のｔ6時において動作する図２の部分を示す回路図である。
【図１７】図８のモ−ド６において動作する図２の部分を示す回路図である。
【図１８】図８のｔ7において動作する図２の部分を示す回路図である。
【図１９】図８のモ−ド７において動作する図２の部分を示す回路図である。
【図２０】図８のモ−ド８において動作する図２の部分を示す回路図である。
【符号の説明】
１ 直流電源
２，３ 直流端子
４ 変換回路
５，６，７ 交流端子
８ ソフトスイッチング転流回路
９ 制御回路
１２,１３,１４ 電流検出器
L1、L2、L3 交流リアクトル
S1〜S6 主スイッチ
Du〜Dz 主ダイオ−ド
Su、Sv、Sw、Sx、Sy、Sz 主スイッチイング素子
Cu、Cv、Cw、Cx、Cy、Cz コンデンサ
Lu、Lv、Lw 補助リアクトル
Q1〜Q6 補助スイッチ
D1〜D6 補助ダイオ−ド
Qｕ、Qv、Qｗ、Qx、Qy、Qz 補助スイッチイング素子
Claims (3)
- 第１及び第２の直流端子と、
前記第１の直流端子と前記第２の直流端子との間に接続された第１の主スイッチ（Ｓ1 ）と第２の主スイッチ（Ｓ2 ）との直列回路と、
前記第１の直流端子と前記第２の直流端子との間に接続された第３の主スイッチ（Ｓ3 ）と第４の主スイッチ（Ｓ4 ）との直列回路と、
前記第１の直流端子と前記第２の直流端子との間に接続された第５の主スイッチ（Ｓ5 ）と第６の主スイッチ（Ｓ6 ）との直列回路と、
前記第１及び第２の主スイッチ（Ｓ1 、Ｓ2 ）の相互接続点に接続された第１の交流端子と、
前記第３及び第４の主スイッチ（Ｓ3 、Ｓ4 ）の相互接続点に接続された第２の交流端子と、
前記第５及び第６の主スイッチ（Ｓ5 、Ｓ6 ）の相互接続点に接続された第３の交流端子と、
前記第１、第２、第３、第４、第５及び第６の主スイッチに並列に接続された第１、第２、第３、第４、第５及び第６のコンデンサ（Ｃu 、Ｃx 、Ｃv 、Ｃy 、Ｃw 、Ｃz ）又は寄生容量と、
互いに直列に接続された第１及び第２の補助スイッチ（Ｑ1 、Ｑ2 ）から成る第１の直列回路と、
互いに直列に接続された第３及び第４の補助スイッチ（Ｑ3 、Ｑ4 ）から成る第２の直列回路と、
互いに直列に接続された第５及び第６の補助スイッチ（Ｑ5 、Ｑ6 ）から成る第３の直列回路と、
前記第１、第２及び第３の直列回路の一端を相互に接続する第１の導体と、
前記第１、第２及び第３の直列回路の他端を相互に接続する第２の導体と、
前記第１及び第２の主スイッチの相互接続点と前記第１及び第２の補助スイッチの相互接続点との間に接続された第１の補助リアクトル（Ｌｕ ）と、
前記第３及び第４の主スイッチの相互接続点と前記第３及び第４の補助スイッチの相互接続点との間に接続された第２の補助リアクトル（Ｌｖ ）と、
前記第５及び第６の主スイッチの相互接続点と前記第５及び第６の補助スイッチの相互接続点との間に接続された第３の補助リアクトル（Ｌｗ ）と、
前記第１の直流端子と前記第１の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第１のクランプ用ダイオードと、
前記第２の直流端子と前記第２の導体との間に接続され且つ前記第１及び第２の直流端子間の電圧によって逆バイアスされる方向性を有している第２のクランプ用ダイオードと、
前記第１及び第２の直流端子間の直流電圧を３相交流電圧に変換する又は前記第１、第２及び第３の交流端子の３相交流電圧を直流電圧に変換するように前記第１、第２、第３、第４、第５及び第６の主スイッチをオン・オフ制御する第１の機能と前記第１、第２、第３、第４、第５及び第６の主スイッチをソフトスイッチングさせるように前記第１、第２、第３、第４、第５及び第６の補助スイッチをオン・オフ制御する第２の機能とを有しているスイッチ制御回路と
を具備していることを特徴とする３相電力変換装置。 - 更に、
前記第１及び第２の主スイッチの相互接続点と前記第１の交流端子との間に接続された第１の主リアクトル（Ｌ１）と、
前記第３及び第４の主スイッチの相互接続点と前記第２の交流端子との間に接続された第２の主リアクトル（Ｌ２）と、
前記第５及び第６の主スイッチの相互接続点と前記第３の交流端子との間に接続された第３の主リアクトル（Ｌ３）と
を具備していることを特徴とする請求項１記載の３相電力変換装置。 - 前記スイッチ制御回路は、
前記交流電圧よりも高い周波数を有する鋸波（Vt）を発生する鋸波発生手段（３０）と、
前記第１、第２及び第３の交流端子を流れる第１、第２及び第３相電流（Iu、Iv、Iw）を検出する電流検出手段（１２、１３、１４）と、
前記電流検出手段から得られた前記第１相電流（Iu）の０〜３６０度を１２等分した位相を示す複数段階の電流位相信号（ＩＰ）を得るための位相検出手段（３３）と、
前記鋸波発生手段（３０）と前記位相検出手段（３３）とに接続され、前記第１、第２及び第３相電流（Ｉｕ、Ｉｖ、Ｉｗ）のそれぞれが正の値を有している期間には第１の傾きの鋸波となり、前記第１、第２及び第３相電流（Ｉｕ、Ｉｖ、Ｉｗ）のそれぞれが負の値を有している期間には第１の傾きと逆の第２の傾きの鋸波となる第１、第２及び第３相用鋸波（Ｖｔｕ、Ｖｔｖ、Ｖｔｗ）を発生する相別鋸波発生手段（３４）と、
前記第１、第２及び第３の交流端子（５、６、７）の電圧の基準を示す第１、第２及び第３の電圧基準信号（Ｖｓｕ、Ｖｓｖ、Ｖｓｗ）を発生する電圧基準発生手段（３５）と、
前記第１、第２及び第３相用鋸波（Ｖｔｕ、Ｖｔｖ、Ｖｔｗ）と前記第１、第２及び第３の電圧基準信号（Ｖｓｕ、Vｓｖ、Ｖｓｗ）とを比較して前記第１、第２及び第３の電圧基準信号（Ｖｓｕ、Ｖｓｖ、Ｖｓｗ）が前記第１、第２及び第３相用鋸波（Ｖｔｕ、Ｖｔｖ、Ｖｔｗ）よりも大きい時に第１の値となり、小さい時に第２の値となる第１、第２及び第３の比較出力信号（Ｐｓｕ、Ｐｓｖ、Ｐｓｗ）を形成する電圧基準用比較手段（３６、３７、３８）と、
前記第１、第２及び第３の比較出力信号（Ｐｓｕ、Ｐｓｖ、Ｐｓｗ）にデットタイム（Ｔｄ）を付与し且つこれ等の逆相信号を作成して前記第１、第２、第３、第４、第５及び第６の主スイッチ（Ｓ1、Ｓ2、Ｓ3、Ｓ4、Ｓ5、Ｓ6）をオン・オフするための第１、第２、第３、第４、第５及び第６の主スイッチ基準信号（Psuu、Psxx、Psvv、Psyy、Ｐsww、Pszz）を形成する主スイッチ基準信号生成手段（３９）と、
前記電流検出手段（１２、１３、１４）に接続され且つ前記第１、第２及び第３相電流の内で一番大きな値を有するものを選択したものに対応する最大電流値（Imax）を得るための最大電流値検出手段（３１）と、
前記第１及び第２の直流端子（２、３）間の直流電圧（Vdc）を検出する電圧検出手段（３２）と、
前記鋸波（Vt）を横切るレベルを有する複数段階の第１及び第２の転流用主スイッチ基準信号（Vson、Vsoff）が格納され且つ前記最大電流値検出手段（３１）から得られた最大電流値（Imax）と前記電圧検出手段（３２）から得られた直流電圧検出信号（Vdc）とに適合する値を有する前記第１及び第２の転流用主スイッチ基準信号（Vson、Vsoff）を選択して出力する転流用主スイッチ基準信号テ−ブル（４０）と、
前記転流用主スイッチ基準信号テーブル（４０）から出力された前記第１の転流用主スイッチ基準信号（Vson）と前記鋸波（Vt）とを比較し、前記第１の転流用主スイッチ基準信号（Vson）が前記鋸波（Vt）よりも大きい時に第１の値になり、小さい時に第２の値になる主スイッチターンオン調整信号（Psb）を出力するターンオン調整信号用比較手段（４１）と、
前記転流用主スイッチ基準信号テーブル（４０）から出力された前記第２の転流用主スイッチ基準信号（Vsoff）と前記鋸波（Vt）とを比較し、前記第２の転流用主スイッチ基準信号（Vsoff）が前記鋸波（Vt）よりも大きい時に第１の値となり,小さい時に第２の値となる主スイッチオフ期間調整信号（Psoff）を形成するオフ期間調整信号用比較手段（４２）と、
前記第１、第２、第３、第４、第５及び第６の補助スイッチ（Q1、Q2、Q3、Q4、Q5、Q6）をオン・オフ制御のための複数段階の第１、第２及び第３の補助スイッチ基準信号（Vqa、Vqb、Vqz）が格納され、前記最大電流値検出手段（３１）から得られた最大電流値（Imax）と前記電圧検出手段（３２）から得られた直流電圧検出信号（Vdｃ）とに適合する値を有する前記第１、第２及び第３の補助スイッチ基準信号（Vqa、Vqb、Vqt）を選択して出力する補助スイッチ基準信号テ−ブル（４６）と、
前記補助スイッチ基準信号テ−ブル（４６）から得られた第１及び第２の補助スイッチ基準信号（Vqa、Vqb）のそれぞれと前記鋸波（Vt）とを比較して前記鋸波（Vt）が前記第１及び第２の補助スイッチ基準信号（Vqa、Vqb）のそれぞれよりも大きい時に第１の値、小さい時に第２の値となる第１及び第２の補助スイッチ基準信号比較出力（Pqa、Pqb）を形成する比較手段（４７、４８）と、
前記補助スイッチ基準信号テーブル（４６）から得られた前記第３の補助スイッチ基準信号（Vqz）と前記鋸波（Vt）とを比較し、前記第３の補助スイッチ基準信号（Vqz）が前記鋸波（Vt）よりも大きい時に第１の値、小さい時に第２の値となる第３の補助スイッチ基準信号比較出力（Pqz）を形成する比較手段（４９）と、
前記第１及び第２の補助スイッチ基準信号比較出力（Pqa、Pqb）の論理和出力（Psor）を形成する第１のOR回路手段（５０）と、
前記主スイッチオフ期間調整信号（Psoff）と第１のOR回路手段（５０）から得られた前記論理和出力（Psor）との合成信号（Psa）を形成する転流用主スイッチ信号合成手段（４３）と、
前記位相検出手段（３３）から得られた前記電流位相信号（IP）に基づいて前記第１〜第６の主スイッチ基準信号（Psuu〜Pszz）から選択された１つに前記転流用主スイッチ信号合成手段（４３）から得られた前記合成信号（Psa）を加算し、前記第１〜第６の主スイッチ基準信号（Psuu〜Pszz）から選択された別の１つに前記ターンオン調整信号用比較手段（４１）から得られた前記主スイッチターンオン調整信号（Psb）を減算して前記第１、第２、第３、第４、第５及び第６の主スイッチ（S1、S2、S3、S4、S5、S6）を制御するための第１、第２、第３、第４、第５及び第６の主スイッチ用合成信号（Psau、Psax、Psav、Psay、Psaw、Psaz）を形成するためのものであって、前記位相検出手段（３３）から得られた各段の電流位相信号（IP）において、前記第１、第２及び第３相電流（Iu、Iｖ、Iw）の内で絶対値が最も大きく且つ負の極性を有しているものの相に属する前記第１、第３及び第５の主スイッチ基準信号（Psuu、Psvv、Ｐsww）から選択されたものに前記転流用主スイッチ信号合成手段（４３）から得られた前記合成信号（Psa）を加算し、前記第１、第２及び第３相電流（Iu、Iv、Iw）の内で絶対値が最も小さく且つ正の極性を有しているものの相に属する前記第１、第３及び第５の主スイッチ基準信号（Psuu、Psvv、Psww）から選択されたものから前記ターンオン調整信号用比較手段（４１）の前記主スイッチターンオン調整信号（Psb）を減算し、前記第１、第２及び第３相電流（Iu、Iv、Iw）の内で絶対値が最も大きく且つ正の極性を有しているものの相に属する前記第２、第４及び第６の主スイッチ基準信号（Psxx、Psyy、Pszz）から選択されたものに前記転流用主スイッチ信号合成手段（４３）から得られた前記合成信号（Psa）を加算し、前記第１、第２及び第３相電流（Iu、Iv、Iw）の内で絶対値が最も小さく且つ負の極性を有しているものの相に属する前記第２、第４及び第６の主スイッチ基準信号（Psxx、Psyy、Pszz）から選択されたものから前記ターンオン調整信号用比較手段（４１）の前記主スイッチターンオン調整信号（Psb）を減算して前記第１、第２、第３、第４、第5及び第6の主スイッチ用合成信号（Psau、Psax、Psav、Psay、Psaw、Psaz）を形成する転流用主スイッチ基準信号合成手段（４４）と、
前記第1、第2、第3、第4、第5及び第6の主スイッチ合成信号（Psau、Psax、Psav、Psay、Psaw、Psaz）に対応する第1、第2、第3、第4、第５及び第6の主スイッチ制御信号（Gs1、Gs2、Gs3、Gs4、Gs5、Gs6）を形成して前記第1、第2、第3、第4、第5及び第6の主スイッチ（S1、S2、S3、S4、S5、S6）に送る主スイッチ制御信号発生手段（４５）と、
前記第2の補助スイッチ基準信号比較出力（Pqb）と前記第3の補助スイッチ基準信号比較出力（Pqz）との論理和出力（Pqaa）を形成する第２のOR回路手段（５１）と、
前記第1の補助スイッチ基準信号比較出力（Pqa）と前記第3の補助スイッチ基準信号比較出力（Pqz）との論理和出力（Pqbb）を形成する第３のOR回路手段（５２）と、
前記位相検出手段（３３）から得られた前記電流位相信号（IP）と前記第２及び第３のOR回路手段（５１、５２）の出力（Pqaa、Pqbb）に基づいて前記第1、第2、第3、第4、第5及び第6の補助スイッチ（Q1、Q2、Q3、Q4、Q5、Q6）のための第1、第2、第3、第4、第5及び第6の補助スイッチパルス信号（Pqu、Pqx、Pqv、Pqy、Pqw、Pqz）を形成するものであって、前記位相検出手段（３３）から得られた電流位相信号（IP）の各段において、前記第1、第2及び第3相電流（Iu、Iｖ、Iw）の内で絶対値が最も小さく且つ正の極性を有しているものの相に属する前記第1、第3及び第5の補助スイッチパルス信号（Pqu、Pqv、Pqw）から選択されたものを前記第２のOR回路手段（５１）の出力（Pqaa）で形成し、前記第1、第2及び第3相電流（Iｕ、Iv、Ｉw）の内で絶対値が2番目に小さく且つ正の極性を有しているものの相に属する前記第1、第3及び第5の補助スイッチパルス信号（Pqu、Pqv、Pqw）から選択されたもを前記第３のOR回路手段（５２）の出力（Pqbb）で形成し、前記第1、第2及び第3相電流（Iu、Iv、Iw）の内で絶対値が最も小さく且つ負の極性を有しているものの相に属する前記第2、第4及び第6の補助スイッチパルス信号（Pqx、Pqy、Pqz）から選択されたもを前記第２のOR回路手段（５１）の出力（Pqaa）で形成し、前記第1、第2及び第3相電流（Iu、Iv、Iw）の内で絶対値が2番目に小さく且つ負の極性を有しているものの相に属する前記第２、第4及び第6の補助スイッチパルス信号（Pqx、Pqy、Pqｚ）から選択されたものを前記第３のOR回路手段（５２）の出力（Pｑｂｂ）で形成し、前記第1〜第６の補助スイッチパルス信号（Pqu〜Pqz）の内で前記第２及び第３のOR回路手段（51,52）の出力（Pqaa、Pqbb）を使用することが選択されなかったものを零レベル信号で形成する補助スイッチパルス信号形成手段（５３）と、
前記補助スイッチパルス信号形成手段（５３）から得られた前記第1、第2、第3、第4、第5及び第6の補助スイッチパルス信号（Pqu、Pqx、Pqv、Pqy、Pqw、Pqz）に対応する第1、第2、第3、第4,第5及び第6の補助スイッチ制御信号（Gq1,Gq2、Gq3、Gq4、Gq5、Gq6）を形成して前記第1、第2、第3、第4、第5及び第6の補助スイッチ（Q1、Q2、Q3、Q4、Q5、Q6）に送る補助スイッチ制御信号発生手段（５４）と
から成ることを特徴とする請求項1又は 2 記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045876A JP4150883B2 (ja) | 2002-02-22 | 2002-02-22 | ３相電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002045876A JP4150883B2 (ja) | 2002-02-22 | 2002-02-22 | ３相電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003250277A JP2003250277A (ja) | 2003-09-05 |
| JP4150883B2 true JP4150883B2 (ja) | 2008-09-17 |
Family
ID=28659502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002045876A Expired - Fee Related JP4150883B2 (ja) | 2002-02-22 | 2002-02-22 | ３相電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4150883B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3004871B1 (fr) * | 2013-04-19 | 2017-01-13 | Valeo Systemes De Controle Moteur | Procede d'alimentation electrique d'un moteur electrique, programme d'ordinateur associe, dispositif de commande d'un onduleur et machine tournante electrique |
| JP6508505B2 (ja) * | 2013-12-19 | 2019-05-08 | パナソニックＩｐマネジメント株式会社 | インバータ回路 |
-
2002
- 2002-02-22 JP JP2002045876A patent/JP4150883B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003250277A (ja) | 2003-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5446539B2 (ja) | 共振型インバータ装置 | |
| JP6569839B1 (ja) | 電力変換装置 | |
| JP4793484B2 (ja) | 共振型コンバータ装置 | |
| JP5939411B2 (ja) | 電力変換装置 | |
| Minibock et al. | Novel concept for mains voltage proportional input current shaping of a VIENNA rectifier eliminating controller multipliers | |
| WO2015133282A1 (ja) | 電力変換装置および制御装置 | |
| JP3681596B2 (ja) | 直流電源装置 | |
| JP5299541B1 (ja) | インバータ回路 | |
| JP7121971B2 (ja) | 三相ａｃ－ｄｃコンバータ | |
| EP3503366A1 (en) | Uninterruptible power supply apparatus | |
| JP7021623B2 (ja) | マルチレベル電力変換装置 | |
| JP4150883B2 (ja) | ３相電力変換装置 | |
| WO2017090118A1 (ja) | 電力変換装置および鉄道車両 | |
| JP4561945B2 (ja) | 交流−直流変換装置 | |
| JP2004222337A (ja) | 交流−交流電力変換装置 | |
| JP4488130B2 (ja) | 電力変換装置 | |
| JP3367101B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3367100B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2001314086A (ja) | Ａｃ−ｄｃコンバータ | |
| KR101563900B1 (ko) | 역률 개선용 3상 강압 공진형 능동정류기 | |
| KR101245175B1 (ko) | 공진형 인버터 장치 | |
| JP2000262066A (ja) | 電力変換装置 | |
| Heldwein et al. | Single-phase pwm boost-type unidirectional rectifier doubling the switching frequency | |
| JPH08322268A (ja) | 三相／単相電圧変換装置 | |
| JP3960072B2 (ja) | 誘導加熱装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080604 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080617 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |