KR101245175B1 - 공진형 인버터 장치 - Google Patents

공진형 인버터 장치 Download PDF

Info

Publication number
KR101245175B1
KR101245175B1 KR1020090076041A KR20090076041A KR101245175B1 KR 101245175 B1 KR101245175 B1 KR 101245175B1 KR 1020090076041 A KR1020090076041 A KR 1020090076041A KR 20090076041 A KR20090076041 A KR 20090076041A KR 101245175 B1 KR101245175 B1 KR 101245175B1
Authority
KR
South Korea
Prior art keywords
switch
signal
voltage
sinusoidal
capacitor
Prior art date
Application number
KR1020090076041A
Other languages
English (en)
Other versions
KR20100025476A (ko
Inventor
유타카 수에히로
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2009171240A external-priority patent/JP5446539B2/ja
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20100025476A publication Critical patent/KR20100025476A/ko
Application granted granted Critical
Publication of KR101245175B1 publication Critical patent/KR101245175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

공진형 인버터 장치는, 직류 전원(VDC)의 양단에 접속되고 콘덴서(C5)와 콘덴서(C6)의 직렬 회로와, 직류 전원의 양단에 접속되고 스위치(Q1)와 스위치(Q2)의 직렬 회로와, Q1에 병렬로 접속된 콘덴서(C1)와, Q2에 병렬로 접속된 콘덴서(C2)와, 직류 전원의 양단에 접속되는 스위치(Q3)와 스위치(Q4)와의 직렬 회로와, Q1와 Q2의 접속점과 Q3와 Q4의 접속점에 접속되고 고주파 성분을 제거해 정현파 전압을 출력하는 단상 필터 회로(15)와, C5와 C6의 접속점과 Q1와 Q2의 접속점의 사이에 접속되는 스위치(Q5, Q6)와 공진용 리액터(L3)의 직렬 회로와, Q1와 Q2를 PWM 제어함과 동시에 Q3와 Q4를 교대로 180도 기간 온시켜, Q1 및 Q2가 오프 기간에 Q5, Q6를 온 시키고 C1와 C2와 L3와의 공진 동작에 의해 제로 전압 스위칭을 실시하는 제어 회로(13)를 포함한다.
Figure R1020090076041
공진형 인버터, 인버터, 인버터 장치

Description

공진형 인버터 장치{RESONANCE INVERTER APPARATUS}
본 발명은 고효율의 전력 변환기가 요구되는 태양광 발전용 시스템 연계 인버터나 연료 전지용 시스템 연계 인버터 등의 공진형 인버터 장치에 관한 것이다.
스위칭 로스를 저감시키는 공진형 인버터 장치의 대표적인 회로로서는 DC 링크 전압(직류 링크 전압)을 분리해 공진을 수행히는 방식과 DC 링크 전압을 분리하지 않고 공진을 수행하는 방식이 있다.
도 11은 관련하는 DC 링크 전압을 분리하는 방식의 공진형 인버터 장치의 일례를 나타내는 도면이다. 이 공진형 인버터 장치는 풀 브리지를 구성하는 MOSFET로 이루어지는 스위치(Q1 ~ Q4)와, 콘덴서(C1 ~ C4)와, 리액터(L1, L2)와, 콘덴서(C5)와, DC 링크 전압 분리용 스위치(Q6)와, 공진용 스위치(Q5)와, 공진용 리액터(L3)와, 공진용 전압을 유지하기 위한 콘덴서(C6)를 구비하여 구성되고 있다. 관련하는 특허 문헌으로서, 예를 들어, 일본 특허 공개 공보 특개평 10-178785호가 있다.
도 12는 관련하는 DC 링크 전압을 분리하지 않는 방식의 공진형 인버터 장치의 일례를 나타내는 도면이다. 이 공진형 인버터 장치는, 풀 브리지를 구성하는 스위치(Q1 ~ Q4)와, 콘덴서(C1 ~ C4)와, 리액터(L1, L2)와, 콘덴서(C7)와, 공진용 리액터(L3, L4)와, 공진용 스위치(Q5 ~ Q8)와, 직류 전원(VDC)의 전압의 1/2의 전압을 생성하기 위한 콘덴서(C5, C6)를 구비하여 구성되고 있다. 관련하는 특허 문헌으로서 예를 들어 일본 특허 공개 공보 일본특허공개 평 11-341831호가 있다.
도 11 및 도 12에 도시된 관련하는 공진형 인버터 장치는 리액터(L3, L4)와 스위치(Q1 ~ Q4)에 병렬로 접속되고 있는 콘덴서(C1 ~ C4)와의 공진 동작에 의해, 스위치(Q1 ~ Q4)의 소프트 스위칭을 수행하여 스위칭 로스를 저감할 수 있다. 그러나, 각각의 공진 회로에서 손실이 발생한다.
도 11에 도시된 회로 구성에서는 공진 동작을 수행하기 위해서 DC 링크 전압을 분리하는 동작이 필요하여 DC 라인에 분리용 스위치(Q6)를 접속해야 한다. 이 때문에, 직류 전류가 항상 스위치(Q6)에 흐르기 때문에 큰 도통 손실이 발생해 버린다.
또한, 공진 전류의 주기가 정현파 1 주기가 되기 때문에, 실효 전류가 커져 공진 동작에 있어서 일정 기간 전압을 더욱 상승시킬 수 없기 때문에 전압 이용률이 저하한다.
또한, 도 12에 도시된 회로 방식에서는, DC 링크에 도 11에 도시된 바와 같은 분리용 스위치(Q6)가 없기 때문에 그 만큼의 손실은 저감된다. 그러나, 공진 동작을 수행하기 위해서 4개의 공진용 스위치(Q5 ~ Q8)와 2개의 리액터(L3, L4)를 설치하기 때문에 공진 회로의 손실과 비용이 증가함과 함께 부품의 스페이스가 증가해 버린다. 이 때문에, 공진 회로의 손실 감소와 소형화에 한계가 있다.
본 발명에 의하면, 공진 회로의 손실과 비용을 저감하는 한편 소형화할 수 있는 공진형 인버터 장치를 제공할 수 있다.
상기 과제를 해결하기 위해서, 본 발명의 제1 측면에 의하면, 공진형 인버터 장치는, 직류 전원의 양단에 접속되고 제1 콘덴서와 제2 콘덴서로 이루어지는 제1 직렬 회로와, 상기 직류 전원의 양단에 접속되어 제1 스위치와 제2 스위치로 이루어지는 제2 직렬 회로와, 상기 제1 스위치에 병렬로 접속된 제3 콘덴서와, 상기 제2 스위치에 병렬로 접속된 제4 콘덴서와, 상기 직류 전원의 양단에 접속되고 제3 스위치와 제4 스위치로 이루어지는 제3 직렬 회로와, 상기 제1 스위치와 상기 제2 스위치의 접속점과 상기 제3 스위치와 상기 제4 스위치의 접속점에 접속되고 고주파성분을 제거하여 정현파 전압을 출력하는 리액터와 콘덴서로 이루어지는 필터 회로와, 상기 제1 콘덴서와 상기 제2 콘덴서의 접속점과 상기 제1 스위치와 상기 제2 스위치의 접속점의 사이에 접속되고 쌍방향 스위치와 공진용 리액터로 이루어지는 제4 직렬 회로와, 상기 제1 스위치와 상기 제2 스위치를 PWM 제어함과 동시에 상기 제3 스위치와 상기 제4 스위치를 교대로 180도 기간 온시키고 상기 제1 스위치 및 상기 제2 스위치가 오프하고 있는 기간에 상기 쌍방향 스위치를 온시키고 상기 제3 콘덴서와 상기 제4 콘덴서와 상기 공진용 리액터의 공진 동작에 의해 제로 전압 스위칭을 실시하는 제어 회로를 포함하는 것을 특징으로 한다.
본 발명의 제2 측면에 의하면, 제1 측면의 공진형 인버터 장치에 있어서, 상기 필터 회로의 콘덴서의 출력단에 상용 전력 시스템을 접속하고, 상기 제어 회로는 상기 상용 전력 시스템의 정현파 전압이 양인 기간에 상기 제4 스위치의 온을 계속시키고, 상기 상용 전력 시스템의 정현파 전압이 음인 기간에 상기 제3 스위치 의 온을 계속시키고, 상기 제3 스위치 및 상기 제4 스위치의 스위칭 패턴에 기초하여 상기 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 출력하도록 상기 제1 스위치 및 상기 제2 스위치의 스위칭 패턴을 생성하는 것을 특징으로 한다.
본 발명의 제3 측면에 의하면, 제2 측면의 공진형 인버터 장치에 있어서, 상기 제어 회로는, 상기 상용 전력 시스템의 정현파 전압을 검출하는 전압 검출기와, 상기 전압 검출기로 검출된 정현파 전압의 제로 크로스를 판별하고 정현파 전압이 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 출력하는 제로 크로스 스위칭 판별부와, 상기 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 생성하기 위한 정현파 지령(Vr)을 출력하는 정현파 지령 생성 회로와, 톱니파로 이루어지는 상승 반송파 신호 및 하강 반송파 신호를 생성하는 반송파부와, (i) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 정현파 지령(Vr)에 기초한 제1 조작량(Vr-1)과 상기 상승 반송파 신호를 비교하는 것으로 제1 PWM 신호를 생성하여 상기 제1 스위치에 출력하는 한편 상기 제1 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하고, (ii) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 정현파 지령(Vr)에 기초하는 제2 조작량(Vr+1)과 상기 하강 반송파 신호를 비교하는 것으로 제2 PWM 신호를 생성하여 상기 제1 스위치에 출력하는 한편 상기 제2 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하는 제1 PWM 생성 회로를 포함하는 것을 특징으로 한다.
본 발명의 제4 측면에 의하면, 제3 측면의 공진형 인버터 장치에 있어서, 상 기 제어 회로는, 상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 제3 조작량(-1)과 상기 상승 반송파 신호를 비교하는 것으로 제1 온 신호를 생성하여 상기 제4 스위치에 출력하는 한편 상기 제1 온 신호를 반전한 신호를 상기 제3 스위치에 출력하고, 상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 제4 조작량(+1)과 상기 하강 반송파 신호를 비교하는 것으로 제2 온 신호를 생성하여 상기 제3 스위치에 출력하는 한편 상기 제2 온 신호를 반전한 신호를 상기 제4 스위치에 출력하는 제1 온 신호 생성 회로를 포함하는 것을 특징으로 한다.
본 발명의 제5 측면에 의하면, 제3 측면 또는 제4 측면의 공진형 인버터 장치에 있어서, 상기 제어 회로는, 상기 필터 회로의 리액터에 흐르는 전류와 상기 공진용 리액터의 인덕턴스값과 상기 제1 콘덴서와 상기 제2 콘덴서의 접속점과 상기 제1 스위치와 상기 제2 스위치의 접속점의 사이의 전압에 기초하는 제1 주기와 상기 공진용 리액터의 인덕턴스값과 상기 제3 콘덴서 및 제4 콘덴서의 용량값에 기초한 제2 주기와 상기 상승 반송파 신호에 기초하여 상기 쌍방향 스위치의 온/오프를 제어하는 쌍방향 스위치 제어 회로를 포함하는 것을 특징으로 한다.
본 발명의 제1 측면에 의하면, 제어 회로는, 제3 스위치와 제4 스위치를 교대로 180도 기간 온 시키므로, 고주파 스위칭에 의한 손실이 발생하지 않는다. 또한, 제어 회로는, 제1 스위치 및 제2 스위치가 오프하고 있는 기간에 쌍방향 스위치를 온시켜, 제3 콘덴서와, 제4 콘덴서와, 공진용 리액터의 공진 동작에 의해 제 로 전압 스위칭을 수행하므로, 턴온 손실이 발생하지 않는다. 또한, 관련하는 도 12의 방식에 비해 풀 브리지 구성의 한 쪽의 암에 대한 쌍방향 스위치와 리액터를 줄일 수 있으므로, 공진 회로의 손실과 비용을 저감할 수 있고, 더하여, 소형화할 수 있다.
본 발명의 제2 측면에 의하면, 제어 회로는, 상용 전력 시스템의 정현파 전압이 양인 기간에 제4 스위치의 온을 계속시키고, 상용 전력 시스템의 정현파 전압이 음인 기간에 제3 스위치의 온을 계속키고, 제3 스위치 및 제4 스위치의 스위칭 패턴에 기초하여 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 출력하도록 제1 스위치 및 제2 스위치의 스위칭 패턴을 생성하므로, 역률 1의 정현파 전류를 상용 전력 시스템에 흘릴 수 있다.
본 발명의 제3 측면에 의하면, 전압 검출기가 상용 전력 시스템의 정현파 전압을 검출하면 제로 크로스 스위칭 판별부는, 전압 검출기로 검출된 정현파 전압의 제로 크로스를 판별하고 정현파 전압이 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 출력하고, 정현파 지령 생성 회로는 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 생성하기 위한 정현파 지령 Vr을 출력하고, 반송파부는 톱니파로부터 상승 반송파 신호 및 하강 반송파 신호를 생성하고, 제1 PWM 생성 회로는 스위칭 신호에 기초하여 정현파 전압이 양인 기간에서는 정현파 지령 Vr에 기초하는 제1 조작량(Vr-1)과 상승 반송파 신호를 비교하는 것으로 제1 PWM 신호를 생성하여 제1 스위치에 출력하는 한편 제1 PWM 신호를 반전한 신호를 제2 스위치에 출력하므로, 제1 PWM 신호에 의해 제1 스위치와 제2 스위치를 교대로 온/오프 시킬 수 있다.
또한, 제1 PWM 생성 회로는 스위칭 신호에 기초하여 정현파 전압이 음인 기간에서는 정현파 지령 Vr에 기초하는 제2 조작량(Vr+1)과 하강 반송파 신호를 비교하는 것으로 제2 PWM 신호를 생성하여 제1 스위치에 출력하는 한편 제2 PWM 신호를 반전한 신호를 제2 스위치에 출력하므로 제2 PWM 신호에 의해 제1 스위치와 제2 스위치를 교대로 온/오프 시킬 수 있다.
본 발명의 제4 측면에 의하면, 제1 온 신호 생성 회로는 스위칭 신호에 기초하여 정현파 전압이 양인 기간에서는 제3 조작량(-1)과 상승 반송파 신호를 비교하는 것으로 제1 온 신호를 생성하여 제4 스위치에 출력하는 한편 제1 온 신호를 반전한 신호를 제3 스위치에 출력하므로 제1 온 신호에 의해 제3 스위치와 제4 스위치를 교대로 180도 기간 온 시킬 수 있다.
또한, 제1 온 신호 생성 회로는 스위칭 신호에 기초하여 정현파 전압이 음인 기간에서는 제4 조작량(+1)과 하강 반송파 신호를 비교하는 것으로 제2 온 신호를 생성하여 제3 스위치에 출력하는 한편 제2 온 신호를 반전한 신호를 제4 스위치에 출력하므로, 제2 온 신호에 의해 제3 스위치와 제4 스위치를 교대로 180도 기간 온 시킬 수 있다.
본 발명의 제5 측면에 의하면, 쌍방향 스위치 제어 회로는 필터 회로의 리액터에 흐르는 전류와 공진용 리액터의 인덕턴스값과 제1 콘덴서와 제2 콘덴서의 접속점과 제1 스위치와 제2 스위치의 접속점의 사이의 전압에 기초하는 제1 주기와, 공진용 리액터의 인덕턴스값와 제3 콘덴서 및 제4 콘덴서의 용량값에 기초하는 제2 주기와, 상승 반송파 신호에 기초하여 쌍방향 스위치의 온/오프를 제어하므로, 제1 스위치 및 제2 스위치가 오프하고 있는 기간에 쌍방향 스위치를 온시키고 제3 콘덴서와 제4 콘덴서와 제3 리액터와의 공진 동작에 의해 제로 전압 스위칭을 수행할 수 있다.
이하, 본 발명의 공진형 인버터 장치의 실시 형태를 도면을 참조하여 상세하게 설명한다.
실시예 1
도 1은 본 발명의 실시예 1의 공진형 인버터 장치를 나타내는 회로도이다. 도 1에 도시된 공진형 인버터 장치에 있어서, 태양 전지나 연료 전지 등의 직류 전압을 승압한 직류 전원(VDC)(예를 들면 350 V)의 양단에는 콘덴서(C5)(제1 콘덴서)와, 콘덴서(C5)와 같은 용량의 콘덴서(C6)(제2 콘덴서)의 직렬 회로(제1 직렬 회로)가 접속되어 콘덴서(C5)와 콘덴서(C6)의 접속점 B에는, 직류 전원(VDC)의 전압의 1/2의 전압이 생성된다.
스위치(Q1 ~ Q6)는 환류 다이오드를 구비한 MOSFET 등의 반도체 스위칭 소자이다. 스위치(Q1)(제1 스위치)와 스위치(Q2)(제2 스위치)는 직렬로 접속되어 풀 브리지 구성의 U 암(U상(相) 암)을 구성하고, 이 직렬 회로(제2 직렬 회로)의 양단은 직류 전원(VDC)의 양단에 접속된다. 스위치(Q3)(제3 스위치)와 스위치(Q4)(제4 스위치)는 직렬로 접속되어 풀 브리지 구성의 V 암(V상 암)을 구성하고, 이 직렬 회로(제3 직렬 회로)의 양단은 직류 전원(VDC)의 양단에 접속된다.
스위치(Q1)의 드레인-소스 사이에는 콘덴서(C1)(제3 콘덴서)가 접속되고, 스위치(Q2)의 드레인-소스 사이에는 콘덴서(C2)(제4 콘덴서)가 접속된다. 스위치(Q1 ~ Q4) 및 콘덴서(C1, C2)로 단상 인버터 회로를 구성한다.
스위치(Q1)와 스위치(Q2)의 접속점 A에는 리액터(L1)의 일단이 접속되고, 스위치(Q3)와 스위치(Q4)의 접속점 C에는 리액터(L2)의 일단이 접속되고, 리액터(L1, L2)의 타단에는 콘덴서(C7)가 접속되어 있다. 콘덴서(C7)와 병렬로 시스템(상용 전력 시스템)(Vac)이 접속되고, 공진형 인버터 장치로부터 역률 1의 전류를 시스템(Vac)에 흘린다.
리액터(L1, L2) 및 콘덴서(C7)로 단상 필터 회로(15)를 구성하고, 단상 인버터 회로(접속점 A-C 사이)로부터 출력되는 구형파 전압으로부터 고주파 성분을 제거해 정현파 전압을 콘덴서(C7)의 양단에서 출력한다. 리액터(L2) 또는 리액터(L1)는 생략해도 좋다.
스위치(Q5)와 스위치(Q6)로 쌍방향 스위치(교류 스위치라고도 한다)를 구성하고 있다. 스위치(Q5)의 드레인과 스위치(Q6)의 드레인을 접속하거나, 또는 스위치(Q5)의 소스와 스위치(Q6)의 소스를 접속하여 쌍방향 스위치를 구성한다. 리액터(L3)(공진용 리액터)는 스위치(Q5, Q6)에 직렬로 접속되어 있다.
스위치(Q5, Q6)와 리액터(L3)의 직렬 회로(제4 직렬 회로)는 콘덴서(C5)와 콘덴서(C6)의 접속점 B와 스위치(Q1)와 스위치(Q2)의 접속점 A에 접속되고 있다. 제어 회로(13)는 게이트 신호에 의해 스위치(Q1 ~ Q4)를 스위칭시켜, 콘덴서(C7)에 접속된 시스템(Vac)에 흘리는 전류를 역률 1의 정현파 전류가 되도록 제어한다.
다음으로, 실시예 1의 공진형 인버터 장치에 적용되는 역률 1의 정현파 전류의 게이트 신호 생성 패턴(스위칭 패턴)에 대하여 설명한다. 먼저, 일반적으로 이용되는 정현파 변조에 의한 생성 방법에 대해 설명한다.
도 3b의 전압 Vun, 전압 Vvn은 콘덴서(C7)의 가상 중점 n(도시하지 않음)으로부터 본 전위이다. 전압 V의 첨자 u는 스위치(Q1)와 스위치(Q2)로 구성되는 U 암을 나타내고, 전압 V의 첨자 v는 스위치(Q3)와 스위치(Q4)로 구성되는 V 암을 나타낸다. 공진형 인버터 장치로부터 출력되는 전압 Vuv는 Vuv = Vun - Vvn으로 나타낼 수 있다.
이 때문에, 공진형 인버터 장치가 단상 출력의 경우, 전압 Vvn은 전압 Vun과 180°위상이 다른 조작량으로 되어, 결과적으로 전압 Vun과 캐리어(반송파 신호)를 비교하여 생성된 게이트 신호 파형은 스위치(Q1) 및 스위치(Q4), 스위치(Q2) 및 스위치(Q3)가 동등하게 된다. 캐리어가 톱니파 파형인 경우에는, U 암의 조작량(Vr)과, V 암의 조작량(Vs)과, 캐리어의 관계는 도 3a와 같이 된다. 이 때, 콘덴서(C7)의 양단 전압, 즉, 선간 전압 Vuv는, 전압 Vun의 2배의 진폭을 가진다.
다음으로, 도 1에 도시된 공진형 인버터 장치에 적용되는 게이트 신호 생성 방법에 대해 설명한다. 시스템 전압이 양의 전압인 때, V 암의 스위치(Q4)는 시스템 전압이 양의 전압인 기간 온을 계속시킨다. 그 때의 조작량을 Sv*로 했을 때, Sv* = -1로 나타낼 수 있다. 또한, U 암의 조작량을 Su*로 했을 때, 선간 전압에 필요한 정현파 지령 Vr에 -1을 더하면 Su* = Vr - 1으로 나타낼 수 있다. U 암과 V 암의 조작량의 차이가 출력의 선간 전압에 반영되기 때문에, Su* - Sv* = Vr가 되어, Vr이 정현파라면 출력도 정현파로 된다. 마찬가지로, 시스템 전압이 음의 전압인 때, V 암의 스위치(Q3)는 시스템 전압이 양의 전압인 기간 온을 계속시킨다. 그 때의 조작량을 Sv*로 했을 때, Sv* = 1로 나타낼 수 있다. 이 때, 선간 전압을 생성하기 위해서 필요한 정현파 지령 Vr에 1을 더하면 Su* = Vr + 1이 된다. 이 경우의 전압 Vun, 전압 Vvn 및 선간 전압 Vuv를 도 3d에 나타낸다.
이상과 같은 기준을 생성하면 도 3c와 같은 PWM 비교가 된다. 그 결과, 일반적으로 이용되는 정현파 변조에 의한 생성 방법과 변함없는 선간 전압을 생성할 수 있다. 제어 회로(13)는 시스템 전압이 양의 전압인 기간에 V 암의 스위치(Q4)의 온을 계속시키고, 시스템 전압이 음의 전압인 기간에 스위치(Q3)의 온을 계속시킨다. 또한, 스위치(Q3, Q4)의 게이트 신호의 스위칭은 시스템 전압 또는 전류의 제로 크로스로 수행하기 때문에, 스위칭할 때는 거의 제로 전류 스위칭(소프트 스위칭)이 되어 손실이 발생하지 않는다.
또한, 스위치(Q3, Q4)는 시스템 주파수에서의 스위칭이 되어, 고주파 스위칭을 전혀 수행하지 않기 때문에, 스위칭에 관한 손실은 스위치(Q3, Q4)에 어떠한 외부부착의 부품을 달지 않아도 공진형 인버터 장치와 동등하거나 그 이상 저감되는 효과가 있다.
다음으로, U 암의 스위치(Q1)와 스위치(Q2)의 손실 감소에 대하여 도 4를 참조하여 설명한다. 제어 회로(13)는 스위치(Q1)와 스위치(Q2)의 데드 타임 기간중(스위치(Q1, Q2)가 모두 오프인 기간)에 쌍방향 스위치를 구성하는 스위치(Q5, Q6) 를 동시에 온 시킨다.
시스템 전압이 양의 전압인 때 스위치(Q4)가 온이기 때문에, 스위치(Q1, Q2)가 오프하고 있을 때에는 시스템(Vac), L2, Q4, Q2, L1, 시스템(Vac)에 따라 연장 하는 경로를 시계 방향으로 회전하는 전류가 흐른다. 스위치(Q2)의 환류 다이오드에 전류가 흐르기 때문에, 스위치(Q2)의 드레인-소스간 전압은 제로로 된다. 이 때문에, 스위치(Q1)를 온 시킬 때에는, 스위치(Q1)의 드레인-소스간에 직류 전압(VDC)이 인가되어 스위칭 로스가 발생한다.
여기에서, 스위치(Q1)에 스위칭 로스를 발생시키지 않기 위해, 스위치(Q1)의 스위칭을 수행하기 직전의 데드 타임 기간 중에 스위치(Q1)의 드레인-소스간 전압을 제로로 한다.
스위치(Q1)와 스위치(Q2)와의 데드 타임 기간 중에 스위치(Q5, Q6)를 동시에 온 시킨다(시각 t1). 이 때, 리액터(L3)에는 전류가 흐르지 않기 때문에, 스위치(Q5, Q6)는 제로 전류 스위칭이 된다.
도 1의 직류 전원(VDC)의 음극측의 전위를 기준으로 하면, B점 전위는 VDC/2, A점 전위는 제로로 되기 때문에, 리액터(L3)에 걸리는 전압 VAB는 VDC/2가 된다. 리액터(L3)에 흐르는 전류는 (VDC/2)/L3의 기울기로 상승해 나간다.
그리고, 리액터(L3)의 전류가 리액터(L1)의 전류의 크기에 도달할 때, 리액터(L3)와 콘덴서(C1, C2)에 공진이 일어난다(시각 t2). 이 때, 스위치(Q1)에 병렬로 접속되어 있는 콘덴서(C1)의 전하가 방출되고 스위치(Q2)에 병렬로 접속되어 있 는 콘덴서(C2)에 전하가 유입된다.
이 때의 공진 주기는,π√(L3×2×C1)로 된다. 공진이 완료했을 때(시각 t3), A점 전위는 VDC가 되기 때문에, 그 때에 스위치(Q1)를 턴 온 하는 것에 의해 스위치(Q1)의 제로 전압 스위칭(소프트 스위칭)을 실현할 수 있다.
스위치(Q1)를 턴 온 한 후에는 A점 전위가 VDC가 되기 때문에, 공진 전류는 (VDC/2)/L3의 기울기로 감쇠해 나간다. 리액터(L3)의 전류가 제로에 도달할 때(시각 t4)에, 스위치(Q5, Q6)를 턴 오프 하는 것에 의해 스위치(Q5, Q6)의 손실도 저감할 수 있다.
스위치(Q1)가 온 하고 있을 때에는 시스템(Vac), L2, Q4, VDC, Q1, L1, 시스템(Vac)에 따라 연장하는 경로를 시계 방향으로 회전하는 전류가 흐른다.
이 상태에서, 스위치(Q1)가 오프 했을 때에는, 콘덴서(C2)의 전하가 방전하고 콘덴서(C1)의 전하가 상승해 나간다. 이 때, 스위치(Q1)에는 콘덴서(C1) 만이 병렬로 접속되기 때문에, 스위칭 로스가 발생하지 않는다. 따라서, 스위치(Q1)의 턴 온, 턴 오프의 양쪽 모두에서 소프트 스위칭을 실현할 수 있어 스위칭 손실이 없어져 고효율이 실현될 수 있다.
다음으로, 콘덴서(C5)와 콘덴서(C6)의 중간 전위(B점 전위)에 대하여 설명한다. 이상의 공진 동작을 수행하기 위해서는, 이 중간 전위는 직류 전원(VDC)의 전압의 1/2의 전압으로 밸런스를 이루지 않으면 안된다.
도 5a, 도 5b는 공진 동작을 하고 있을 때의 공진 전류의 흐름을 나타낸 도면이다. 예를 들어, 도 5a에서 콘덴서(C5)의 전압이 높고, 콘덴서(C6)의 전압이 낮을 때에는 콘덴서(C5)의 충전 전류는 작고 콘덴서(C6)의 방전 전류도 작아진다.
이에 대해서, 콘덴서(C5)의 전압이 낮고 콘덴서(C6)의 전압이 높을 때에는 콘덴서(C6)의 방전 전류는 크고, 콘덴서(C5)의 충전 전류도 커진다.
또한, 도 5b 에 있어서, 콘덴서(C5)의 전위가 높고, 콘덴서(C6)의 전위가 낮을 때에는 콘덴서(C5)의 방전 전류는 크고, 콘덴서(C6)의 충전 전류도 커진다.
이에 대해서, 콘덴서(C5)의 전압이 낮고, 콘덴서(C6)의 전압이 높을 때에는 콘덴서(C5)의 방전 전류는 작고 콘덴서(C6)의 충전 전류도 작아진다.
즉, 콘덴서 전압이 작은 쪽의 콘덴서는 방전 전류가 작고 충전 전류가 커지고, 콘덴서 전압이 높은 쪽의 콘덴서는 방전 전류가 크고 충전 전류가 작아지는 특징이 있다. 이 때문에, 시간의 경과와 함께 콘덴서(C1)의 전압과 콘덴서(C2)의 전압이 서로 가까워져 양자가 밸런스를 이룬 후에는, 도 6에 도시된 바와 같이 리액터(L3)의 공진 전류(도 6의 공진 전류 파형)가 상용 전력 시스템의 반주기의 방전 전류와 충전 전류가 같은 양이 되어 밸런스를 유지한다.
이와 같이, 직류 전원(VDC)의 전압의 1/2의 전압을 만들기 위하서 구성된 콘덴서(C5)와 콘덴서(C6)의 B점에는 상용 전력 시스템의 반주기마다 유출, 유입이 스위칭 되도록 제어되기 때문에 상용 전력 시스템의 1 주기로는 전압이 밸런스를 이룬다. 이 때문에, 중간 전위를 밸런스를 이루게 하기 부속 회로 등을 필요로 하지 않는다.
제어 회로의 상세
다음으로, 도 2에 도시된 제어 회로(13)의 상세에 대하여 설명한다. 제어 회로(13)는 단자(T1 ~ T12)를 포함하고, 단자(T1)는 직류 전원(VDC)의 양극 측에 접속되고, 단자(T2)는 콘덴서(C5)와 콘덴서(C6)의 접속점 B에 접속되고, 단자(T3)는 직류 전원(VDC)의 음극 측에 접속된다. 단자(T4)는 스위치(Q1)의 게이트에 접속되고, 단자(T5)는 스위치(Q2)의 게이트에 접속되고, 단자(T6)는 스위치(Q3)의 게이트에 접속되고, 단자(T7)는 스위치(Q4)의 게이트에 접속된다. 단자(T8)는 리액터(L1)에 흐르는 전류(단상 인버터 회로의 출력 전류)를 검출하는 전류 센서(16)에 접속된다. 단자(T9)는 리액터(L1)와 콘덴서(C7)와의 접속점에 접속되고, 단자(T10)는 리액터(L2)와 콘덴서(C7)의 접속점에 접속된다. 단자(T11)는 스위치(Q5)의 게이트에 접속되고, 단자(T12)는 스위치(Q6)의 게이트에 접속된다.
우선, 공진 주기의 연산에 대해 설명한다. 전류 센서(16)는 리액터(L1)에 흐르는 전류를 검출해 단자(T8)에 출력한다. 연산부(24)는 단자(T8)를 통해 입력되는 전류 검출값 I와 리액터(L3)의 인덕턴스값(L3로 나타내기로 한다)를 곱셈하고, 곱셈 출력 L3×I를 나눗셈기(25)에 출력한다.
전압 검출기(21)는 단자(T2)와 단자(T3)의 전압, 즉, 직류 전원(VDC)의 전압의 1/2의 전압 V=VDC/2를 검출하여 나눗셈기(25)에 출력한다. 나눗셈기(25)는 연산부(24)로부터의 곱셈 출력 L3 × I를 전압 검출기(21)로부터의 전압 V로 나눗셈하고, 나눗셈 출력 T1 = L3 × I/V, 즉, 시간 T1를 구하여 덧셈기(26)에 출력한다.
덧셈기(26)는 나눗셈기(25)로부터의 시간(제1 주기) T1와 시간(제2 주기) T2 = π√(L3 × 2C1)를 더하고, 덧셈기(26a)는 반송파 신호의 진폭을 2로 하고, 2[1 - {(T1 + T2)/T}]를 연산하고, 그 연산 결과를 도 4에 도시된 바와 같은 공진 스위치 지령 A로서 콤퍼레이터(27a)에 출력한다. 또한, 나눗셈기(25)로부터의 시간 T1는 2/T배 되어, 도 4에 도시된 바와 같은 공진 스위치 지령 B로서 콤퍼레이터(27b)에 출력된다.
위상 쉬프트부(29)는 상승 반송파부(30a)로부터의 상승 반송파 신호(주기 T)를, 예를 들어, 수 μ초만 위상 쉬프트하여 콤퍼레이터(27a, 27b)에 출력한다. 반송파 신호의 주파수는 시스템 주파수보다 훨씬 높아, 예를 들면, 20 kHz이다. 더하여, 위상 쉬프트부(29)는 생략해도 좋다.
여기에서, 도 4에 도시된 시각 t1 에서 위상 쉬프트부(29)로 위상 쉬프트된 상승 반송파부(30a)로부터의 상승 반송파 신호의 값이 공진 스위치 지령 A의 값에 도달한다. 이 때문에, 콤퍼레이터(27a)가 H 레벨을 OR 회로(28)에 출력하므로, 스위치(Q5)와 스위치(Q6)가 온 한다. 더하여, 이 때 스위치(Q1)와 스위치(Q2)는 오프 상태이다.
그러면, 리액터(L3)에 흐르는 전류는 리액터(L1, L2)에 흐르는 전류와 같은 양이 될 때까지 (VDC/2)/L3의 기울기로 상승한다. 이 때의 시간 T1(시각 t1 ~ 시각 t2까지의 시간)은 L3 × I/(VDC/2) = L3 × I/V가 된다. 리액터(L3)의 전류가 리액터(L1, L2)에 흐르는 전류에 도달한 후에는 공진 동작으로 되어 콘덴서(C1, C2)의 용량을 C1로 나타내면 그 주기는 T2 = π√(L3 × 2C1), 즉, 시각 t2 ~ 시각 t3까지의 시간이 된다.
여기에서, 2C1로 한 것은, 콘덴서(C1)와 콘덴서(C2)가 동일 용량으로, 콘덴 서(C1)와 콘덴서(C2)가 교류적으로는 병렬로 접속되기 때문이다. 또한, π는 반주기분을 나타낸다.
리액터(L3)와 콘덴서(C1, C2)의 공진 동작에 의해, 스위치(Q1)의 드레인-소스간 전압이 제로가 되기 때문에 스위치(Q1)를 턴온 한다. 그 후, 리액터(L3)의 전류는 (VDC/2)/L3의 기울기로 감소해서, 시각 t4에서 제로로 된다. 이 때, 상승 반송파 신호의 값이 공진 스위치 지령 B의 값에 도달한다. 이 때문에, 콤퍼레이터(27a, 27b)가 모두 L 레벨을 OR 회로(28)에 출력하므로, 스위치(Q5)와 스위치(Q6)가 오프한다.
다음으로, 정현파 전류 제어에 대하여 설명한다. 정현파 지령 생성 회로는 전압 검출기(31), 전류 진폭 기준값, 곱셈기(33), 덧셈기(34) 및 PI부(35)로 이루어진다. PWM 생성 회로(제1 PWM 생성 회로)는 변환기(37), 콤퍼레이터(38a), 인버터(40a) 및 데드 타임부(41a)로 이루어진다. 온 신호 생성 회로(제1 온 신호 생성 회로)는 변환기(37), 콤퍼레이터(38b), 인버터(40b) 및 데드 타임부(41b)로 이루어진다.
전압 검출기(31)는 단자(T9)와 단자(T10)를 통해서 콘덴서(C7)의 양단 전압으로부터 시스템(Vac)의 정현파 전압(시스템 전압)을 검출한다. 곱셈기(33)는 전압 검출기(31)로부터의 정현파 전압과 전류 진폭 기준값을 곱셈한다. 덧셈기(34)는 곱셈기(33)로부터의 곱셈 출력(정현파 전류 지령값)과 전류 센서(16)로 검출된 정현파 전류의 편차를 구하여 PI부(35)에 출력한다. PI부(35)는 덧셈기(34)로부터의 편차 출력을 비례 적분하여 그 출력을 정현파 지령 Vr로서 변환부(37)에 출력한 다.
제로 크로스 스위칭 판별부(32)는 전압 검출기(31)로부터의 정현파 전압과 전류 센서(16)로 검출된 정현파 전류의 제로 크로스를 판별하고, 정현파 전압 및 정현파 전류가 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 스위칭기(23, 36, 39)에 출력한다.
스위칭기(36)는 전압 검출기(31)로부터의 정현파 전압 또는 전류 센서(16)로 검출된 정현파 전류가 양인 때, 접점(36a)을 선택하고, 변환부(37)는 PI부(35)로부터의 정현파 지령 Vr을 조작량(제1 조작량) Su* = Vr - 1, 조작량(제3 조작량) Sv* = -1로 변환한다.
스위칭기(36)는 전압 검출기(31)로부터의 정현파 전압 또는 전류 센서(16)로 검출된 정현파 전류가 음인 때, 접점(36b)을 선택하고, 변환부(37)는 PI부(35)로부터의 정현파 지령 Vr를 조작량(제2 조작량) Su* = Vr+1, 조작량(제4 조작량) Sv* = 1로 변환한다.
스위칭기(39)는 전압 검출기(31)로부터의 정현파 전압 또는 전류 센서(16)로 검출된 정현파 전류가 양인 때 접점(SW1)을 선택하고, 상승 반송파부(30a)에서의 상승 반송파 신호를 출력하고, 전압 검출기(31)로부터의 정현파 전압 또는 전류 센서(16)으로 검출된 정현파 전류가 음인 때 접점(SW2)을 선택하고, 하강 반송파부(30b)에서의 하강 반송파 신호(주기 T)를 출력한다.
상승 반송파부(30a)는, 도 3c의 전반의 반주기에 도시된 바와 같은 양의 경사를 가지는 톱니파로 이루어지는 상승 반송파 신호를 스위칭기(39)의 접점(SW1)을 통해 콤퍼레이터(38a, 38b)의 반전 입력 단자에 출력한다. 하강 반송파부(30b)는, 도 3c의 후반의 반주기에 도시된 바와 같은 음의 경사를 가지는 톱니파로 이루어지는 하강 반송파 신호를 스위칭기(39)의 접점(SW2)을 통해 콤퍼레이터(38a, 38b)의 반전 입력 단자에 출력한다.
콤퍼레이터(38a)는 시스템(Vac)의 정현파 전압 또는 정현파 전류가 양일 때, 즉, 접점(36a)이 선택되는 한편 접점(SW1)이 선택되었을 때에는, 도 3c의 전반의 반주기에 도시된 바와 같이, 제1 조작량(Vr-1)이 상승 반송파 신호의 값 이상일 때, H 레벨을 데드 타임부(41a)를 통해 스위치(Q1)의 게이트에 출력해 온시키고, H 레벨을 인버터(40a)로 반전하여 L 레벨을 데드 타임부(41a)를 통해서 스위치(Q2)의 게이트에 출력해 오프시킨다. 또한, 콤퍼레이터(38a)는 제1 조작량(Vr-1)이 상승 반송파 신호의 값 미만일 때, L 레벨을 데드 타임부(41a)를 통해 스위치(Q1)의 게이트에 출력해 오프시키고, L 레벨을 인버터(40a)로 반전하여 H 레벨을 데드 타임부(41a)를 통해서 스위치(Q2)의 게이트에 출력해 온시킨다.
또한, 콤퍼레이터(38b)는 시스템(Vac)의 정현파 전압 또는 정현파 전류가 양일 때, 즉, 접점(36a)이 선택되는 한편 접점(SW1)이 선택되었을 때에는, 도 3c의 전반의 반주기에 도시된 바와 같이, 제3 조작량(-1)이 상승 반송파 신호의 값 이하이므로, H 레벨을 데드 타임부(41b)를 통해 스위치(Q4)의 게이트에 출력해 온시키고, H 레벨을 인버터(40b)로 반전하여 L 레벨을 데드 타임부(41b)를 통해서 스위치(Q3)의 게이트에 출력해 오프시킨다.
콤퍼레이터(38a)는 시스템(Vac)의 정현파 전압 또는 정현파 전류가 음일 때, 즉, 접점(36b)이 선택되는 한편 접점(SW2)이 선택되었을 때에는, 도 3c의 후반의 반주기에 도시된 바와 같이, 제2 조작량(Vr+1)이 하강 반송파 신호의 값 이상일 때, H 레벨을 데드 타임부(41a)를 통해 스위치(Q1)의 게이트에 출력해 온시키고, H 레벨을 인버터(40a)로 반전하여 L 레벨을 데드 타임부(41a)를 통해 스위치(Q2)의 게이트에 출력해 온시킨다. 콤퍼레이터(38a)는 제2 조작량(Vr+1)이 하강 반송파 신호의 값 미만 일 때, L 레벨을 데드 타임부(41a)를 통해서 스위치(Q1)의 게이트에 출력해 오프시키고, L 레벨을 인버터(40a)로 반전하여 H 레벨을 데드 타임부(41a)를 통해서 스위치(Q2)의 게이트에 출력해 온시킨다.
콤퍼레이터(38b)는 시스템(Vac)의 정현파 전압 또는 정현파 전류가 음일 때, 즉, 접점(36b)이 선택되는 한편 접점(SW2)이 선택되었을 때에는, 도 3c의 후반의 반주기에 도시된 바와 같이, 제4 조작량(+1)이 하강 반송파 신호의 값 이상일 때, H 레벨을 데드 타임부(41a)를 통해서 스위치(Q3)의 게이트에 출력해 온시키고, H 레벨을 인버터(40b)로 반전하여 L 레벨을 데드 타임부(41b)를 통해서 스위치(Q4)의 게이트에 출력해 오프시킨다.
이 때문에, 스위치(Q1)와 스위치(Q2)는 PWM 신호에 의해 교대로 온/오프 된다. 스위치(Q3)와 스위치(Q4)는 온 신호에 의해 시스템 주기로 180도 교대로 온/오프 된다.
지령값 변환 및 반송파 신호는 제로 크로스에 의해 스위칭되는 것에 의해 소프트 스위칭을 수행하면서 정현파 출력을 실현할 수 있다.
더하여, 도 2에서는 공진형 인버터 장치의 출력에 시스템(Vac)을 접속했을 경우의 제어 회로(13)를 도시하지만, 공진형 인버터 장치의 출력에 저항 등의 부하를 접속할 때도 제어 회로(13)는 같다.
이와 같이, 실시예 1의 공진형 인버터 장치에 의하면, 제어 회로(13)는 스위치(Q3)와 스위치(Q4)를 교대로 180도 기간 온 시키므로, 고주파 스위칭에 의한 손실이 발생하지 않는다. 또한, 제어 회로(13)는 스위치(Q1) 및 스위치(Q2)가 오프 하고 있는 기간에 쌍방향 스위치를 구성하는 스위치(Q5, Q6)를 온시켜 콘덴서(C1)와, 콘덴서(C2)와, 리액터(L3)의 공진 동작에 의해 제로 전압 스위칭을 수행하므로 턴온 손실이 발생하지 않는다. 또한, 관련하는 도 12의 방식에 비해 V 암에 대한 쌍방향 스위치와 리액터를 줄일 수 있으므로, 공진 회로의 손실과 비용을 저감할 수 있고 더하여 소형화할 수 있다.
또한, 제어 회로(13)는 시스템 전압이 양의 전압인 기간에 스위치(Q4)의 온을 계속시키고, 시스템 전압이 음의 전압인 기간에 스위치(Q3)의 온을 계속시키고, 스위치(Q3) 및 스위치(Q4)의 스위칭 패턴에 기초하여 시스템(Vac)에 정현파 전압을 출력하도록 스위치(Q1) 및 스위치(Q2)의 스위칭 패턴을 생성하므로, 역률 1의 정현파 전류를 시스템(Vac)에 흘릴 수 있다.
또한, 콤퍼레이터(27a, 27b)는 리액터(L1)에 흐르는 전류와 리액터(L3)의 인덕턴스값과 콘덴서(C5)와 콘덴서(C6)의 접속점 B와 제1 스위치(Q1)와 제2 스위치(Q2)의 접속점 A의 사이의 전압에 기초하는 제1 주기 T1와, 리액터(L3)의 인덕턴스값과 콘덴서(C1) 및 콘덴서(C2)의 용량 값에 기초하는 제2 주기 T2와, 상승 반송파 신호(주기 T)에 기초하여 스위치(Q5, Q6)의 온/오프를 제어하므로, 스위치(Q1) 및 스위치(Q2)가 오프하고 있는 기간에 스위치(Q5, Q6)를 온시켜, 콘덴서(C1)와 콘덴서(C2)와 리액터(L3)의 공진 동작에 의해 제로 전압 스위칭을 수행할 수 있다.
또한, DC 라인에 스위치를 설치하지 않기 때문에, 장치의 손실이 저감된다. DC 라인이나 풀 브리지를 구성하는 스위치보다도 저내압의 스위치를 공진 회로에 사용할 수 있기 때문에, 스위치(Q5)와 스위치(Q6)에 MOSFET를 사용했을 때 스위치(Q5)와 스위치(Q6)의 온저항의 총합은 고내압의 스위치의 온저항보다도 작게 할 수 있어 도통 손실을 저감할 수 있다.
또한, 관련하는 공진 회로와 비교하여 공진 회로가 절반이 되기 때문에, 공진 회로의 손실 및 비용도 절반이 되어 장치를 소형화할 수 있다. 공진 회로의 MOSFET를 구동하는 구동 회로도 줄일 수 있기 때문에, 구동 손실 및 비용을 저감할 수 있다. 특히, 1 kW정도의 장치 용량에서는 구동 손실이나 공진 회로의 손실이 크게 효율에 영향을 주기 때문에, 공진 회로의 간소화는 고효율에 대해서 유효이다.
또한, 단상 풀 브리지 구성의 V 암은 제어에 의해 손실을 저감하고, 나머지의 U 암은 제로 전류 스위칭, 제로 전압 스위칭 등의 손실 감소 수단을 이용한 회로를 최소의 부품 개수로 실현할 수 있다.
실시예 2
도 7은 실시예 2의 공진형 인버터 장치에 설치된 제어 회로의 상세를 나타내는 도면이다.
실시예 1의 제어 회로(13)에 의한 스위치(Q1 ~ Q4)에의 게이트 신호의 생성 에서는, 도 2 및 도 8a에 도시된 바와 같이, 상승 및 하강 반송파 신호와 정현파 지령 Vr을 시스템 전압의 제로 크로스로 스위칭할 필요가 있었다. 즉, 시스템 전압이 양의 전압인 기간에서는 상승 반송파 신호와, 제1 조작량(Vr - 1)과, 제3 조작량(-1)을 이용하고, 시스템 전압이 음의 전압인 기간에서는 하강 반송파 신호와, 제2 조작량(Vr + 1)과, 제4 조작량(+1)을 이용했다.
이에 의해, 도 8a에 도시된 스위치(Q1)로의 게이트 신호(Q1g)가 생성된다. 또, 게이트 신호(Q1g)를 반전한 신호가 스위치(Q2)에의 게이트 신호(Q2g)이다(도시하지 않음). 또한, 시스템 전압이 양의 전압인 기간에서는 스위치(Q4)에의 게이트 신호(Q4g)가 온(레벨이 1)이며, 시스템 전압이 음의 전압인 기간에서는 스위치(Q3)로의 게이트 신호(Q3g)가 온(레벨이 1)이다.
이에 대해서, 실시예 2에서는, 도 8b에 도시한 바와 같이, 시스템 전압의 양과 음의 부호의 영향을 받지 않게 상승 반송파 신호와 시스템 전압인 정현파 전압 및 리액터(L1)에 흐르는 정현파 전류를 양극성의 절대값 전압으로 변환했다. 즉, PI부(35)에 생성된 양극성 절대값 지령(양극성의 전파 정류 전압) |Vr+|과, |Vr+|에 기초하는 제5 조작량(|Vr+| - 1)인 Su*와 제3 조작량(-1)인 Sv*를 이용했다.
또한, 시스템 전압의 제로 크로스 시에, U 암 및 V 암의 각 암의 위쪽 스위치(Q1, Q3)에 대응한 전환 스위치(45a, 45c)의 단자 a와 단자 b를 스위칭하고, 아래 쪽 스위치에 대응한 전환 스위치(45b, 45d)의 단자 a와 단자 b를 스위칭한다. 그 결과, 도 8a에 도시된 게이트 신호(Q1g ~ Q4g)와 같은 게이트 신호가 생성된다. 전환 스위치(45a ~ 45d)에 대해서는 후술한다.
이하, 양극성 절대값 지령 |Vr+|에 기초하는 제5 조작량(|Vr+| - 1)과 제3 조작량(-1)에 기초하여 게이트 신호(Q1g ~ Q4g)를 생성하는 구성 및 동작을 도 8b를 이용해 설명한다.
도 7에 도시된 실시예 2의 제어 회로(13a)는, 도 2에 도시된 실시예 1의 제어 회로(13)의 구성에 대해서 양극성 절대값 변환부(ABS부)(42, 43), 제로 크로스 스위칭 판별부(32a), 스위칭기(45)가 다르다.
ABS부(42)는 전압 검출기(31)로 검출된 정현파 전압을 양극성의 절대값 전압으로 변환한다. ABS부(43)는 전류 센서(16)로 검출된 정현파 전류를 양극성의 절대값 전류로 변환한다. 곱셈기(33)는 ABS부(42)로부터의 양극성의 절대값 전압과 전류 진폭 기준값을 곱셈한다. 덧셈기(34)는 곱셈기(33)로부터의 곱셈 출력(양극성 절대값 전류 지령)과 ABS부(43)로부터의 양극성의 절대값 전류와의 편차를 구하여 PI부(35)에 출력한다. PI부(35)는 덧셈기(34)로부터의 편차 출력을 비례 적분하고 그 출력을 양극성 절대값 지령 |Vr+|으로서 출력한다.
제로 크로스 스위칭 판별부(32a)는 전압 검출기(31)로부터의 정현파 전압과 전류 센서(16)로 검출된 정현파 전류의 제로 크로스를 판별하고 정현파 전압 및 정현파 전류가 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 스위칭기(45)에 출력한다. 상승 반송파부(30a)는 도 8b에 도시된 바와 같은 양의 경사를 가지는 톱니파로 이루어지는 상승 반송파 신호를 콤퍼레이터(38a, 38b)의 반전 입력 단자에 출력한다.
콤퍼레이터(38a)는 PI부(35)로부터의 양극성 절대값 지령 |Vr+|에 기초하는 제5 조작량(|Vr+| - 1)이 상승 반송파 신호의 값 이상일 때 H 레벨을 데드 타임부(41a)를 통해서 출력 D에 출력하고 L 레벨을 인버터(40a) 및 데드 타임부(41a)를 통해서 출력 E에 출력한다. 콤퍼레이터(38a)는 PI부(35)로부터의 양극성 절대값 지령 |Vr+|에 기초하는 제5 조작량(|Vr+| - 1)이 상승 반송파 신호의 값 미만일 때 L 레벨을 데드 타임부(41a)를 통해서 출력 D에 출력하고 H 레벨을 인버터(40a) 및 데드 타임부(41a)를 통해서 출력 E에 출력한다. 즉, 도 8b로부터도 알 수 있는 바와 같이, 출력 D, E로부터 PWM 신호가 출력된다.
콤퍼레이터(38b)는, 상승 반송파 신호가 제3 조작량(-1)의 값 이상이므로, L 레벨을 데드 타임부(41b)를 통해서 출력 F에 출력하고, H 레벨을 인버터(40b) 및 데드 타임부(41b)를 통해서 출력 G에 출력한다.
스위칭기(45)는 전환 스위치(45a ~ 45d)를 포함하고 있다. 전환 스위치(45a ~ 45d)의 각 단자 c는, 각 스위치(Q1 ~ Q4)의 게이트에 접속되고, 단자 a, b는 제로 크로스 스위칭 판별부(32a)로부터의 스위칭 신호에 의해 선택된다.
전환 스위치(45a)는 제로 크로스 스위칭 판별부(32a)로부터의 스위칭 신호에 기초하여 정현파 전압이 양인 기간(시각 t0 ~ t1)에서는 단자 a를 선택하고 데드 타임부(41a)의 출력 D로부터 PWM 신호를 게이트 신호(Q1g)로서 스위치(Q1)에 출력한다. 또한, 스위칭 신호에 기초하여 정현파 전압이 음인 기간(시각 t1 ~ t2)에서는 단자 b를 선택하고, 데드 타임부(41a)의 출력 E로부터 PWM 신호를 반전한 신호를 게이트 신호(Q1g)로서 스위치(Q1)에 출력한다. 이 때의 게이트 신호 파형을 도 8b의 Q1g로 표시한다.
전환 스위치(45b)는 정현파 전압이 양인 기간에서는 단자 b를 선택하고 데드 타임부(41a)의 출력 E로부터 PWM 신호를 반전한 신호를 스위치(Q2)에 출력하며, 정현파 전압이 음인 기간에서는 단자 a를 선택하고 데드 타임부(41a)의 출력 D로부터 PWM 신호를 스위치(Q2)에 출력한다.
전환 스위치(45c)는 정현파 전압이 양인 기간에서는 단자 a를 선택하고 데드 타임부(41b)의 출력 F로부터 L 레벨(오프 신호)을 게이트 신호(Q3g)로서 스위치(Q3)에 출력하며, 정현파 전압이 음인 기간에서는 단자 b를 선택하고 데드 타임부(41b)의 출력 G로부터 H 레벨(온 신호)을 게이트 신호(Q3g)로서 스위치(Q3)에 출력한다.
전환 스위치(45d)는, 정현파 전압이 음인 기간에서는 단자 b를 선택하고 데드 타임부(41b)의 출력 G로부터 H 레벨을 게이트 신호(Q4g)로서 스위치(Q4)에 출력하며, 정현파 전압이 음인 기간에서는 단자 a를 선택하고 데드 타임부(41b)의 출력 F로부터 L 레벨을 게이트 신호(Q4g)로서 스위치(Q4)에 출력한다.
이와 같이, 실시예 2의 제어 회로(13a)에 의하면, 상승 반송파 신호와, 양극성 절대값 지령 |Vr+|와, 제5 조작량(|Vr+| - 1)과, 제3 조작량(-1)을 이용하고, 시스템 전압의 제로 크로스 시에, U 암 및 V 암의 각 암의 위쪽 스위치(Q1, Q3)에 대응한 전환 스위치(45a, 45c)의 단자 a와 단자 b를 스위칭하고 아래 쪽 스위치(Q2, Q4)에 대응한 전환 스위치(45b, 45d)의 단자 a와 단자 b를 스위칭하므로, 도 8a에 도시된 게이트 신호(Q1g ~ Q4g)와 같은 게이트 신호를 생성할 수 있다. 또한, 상승 반송파부(30a)만으로 되기 때문에 하강 반송파부는 불필요하게 된다.
또한, 실시예 1에서는 정현파 전압의 제로 크로스에 의해, 제1 조작량(Vr - 1), 제3 조작량(-1)과 제2 조작량(Vr + 1), 제4 조작량(+1)을 스위칭하였지만, 실시예 2에서는 제5 조작량(|Vr+| - 1), 제3 조작량(-1)만을 이용하므로, 조작량의 변환이 불필요한 것과 동시에, 구성이 간단하게 된다. 따라서, 공진형 인버터 장치를 소형화할 수 있다.
실시예 3
도 9는 실시예 3의 공진형 인버터 장치에 설치된 제어 회로의 상세를 나타내는 도면이다. 실시예 3에서는, 도 10에 도시된 바와 같이, 시스템 전압의 양과 음의 부호의 영향을 받지 않게, 하강 반송파 신호와 시스템 전압인 정현파 전압 및 리액터(L1)에 흐르는 정현파 전류를 음극성의 절대값 전압으로 변환했다. 즉, PI부(35)로 생성된 음극성 절대값 지령(음극성의 전파 정류 전압) |Vr-|와, 제6 조작량(|Vr-| + 1)과, 제4 조작량(+1)을 이용했다. 또한, 시스템 전압의 제로 크로스 시에, U 암 및 V 암의 각 암의 위쪽 스위치(Q1, Q3)에 대응한 전환 스위치(45a, 45c)의 단자 a와 단자 b를 스위칭하고 아래 쪽 스위치(Q2, Q4)에 대응한 전환 스위치(45b, 45d)의 단자 a와 단자 b를 스위칭하는 것으로, 도 8a에 도시된 게이트 신호(Q1g ~ Q4g)와 같은 게이트 신호를 생성하는 것을 특징으로 한다.
이하, 도 10에 나타내는 음극성 절대값 지령 |Vr-|에 기초하는 제6 조작량(|Vr-| + 1)과 제4 조작량(+1)에 기초하여 게이트 신호(Q1g ~ Q4g)를 생성하는 구성 및 동작을 설명한다.
도 9에 도시된 실시예 3의 제어 회로(13b)는, 도 7에 도시된 실시예 2의 제어 회로의 구성에 대해서 하강 반송파부(30b)와 제6 조작량(|Vr-| + 1)과 제4 조작량(+1)과 나눗셈기(25) ~ 콤퍼레이터(27a, 27b) 사이의 접속이 다르다.
하강 반송파부(30b)는 도 10에 도시된 바와 같은 톱니파로 이루어지는 하강 반송파 신호를 콤퍼레이터(38a, 38b)의 반전 입력 단자에 출력한다.
콤퍼레이터(38a)는 PI부(35)로부터의 음극성 절대값 지령 |Vr-|에 기초하는 제6 조작량(|Vr-| + 1)이 하강 반송파 신호의 값 이상일 때, H 레벨을 데드 타임부(41a)를 통해서 출력 D로 출력하고, L 레벨을 인버터(40a) 및 데드 타임부(41a)를 통해서 출력 E로 출력한다. 콤퍼레이터(38a)는 PI부(35)로부터의 음극성 절대값 지령 |Vr-|에 기초하는 제6 조작량(|Vr-| + 1)이 하강 반송파 신호의 값 미만일 때, L 레벨을 데드 타임부(41a)를 통해서 출력 D로 출력하고, H 레벨을 인버터(40a) 및 데드 타임부(41a)를 통해서 출력 E로 출력한다. 즉, 도 10으로부터도 알 수 있는 바와 같이, 출력 D, E로부터 PWM 신호가 출력된다.
콤퍼레이터(38b)는 하강 반송파 신호가 제4 조작량(+1)의 값 이하이므로, H 레벨을 데드 타임부(41b)를 통해서 출력 F로 출력하고, L 레벨을 인버터(40b) 및 데드 타임부(41b)를 통해서 출력 G로 출력한다.
전환 스위치(45a)는 제로 크로스 스위칭 판별부(32a)로부터의 스위칭 신호에 기초하여 정현파 전압이 양인 기간(시각 t0 ~ t1)에서는 단자 b를 선택하고 데드 타임부(41a)의 출력 E로부터 PWM 신호를 게이트 신호(Q1g)로서 스위치(Q1)에 출력 하며, 스위칭 신호에 기초하여 정현파 전압이 음인 기간(시각 t1 ~ t2)에서는 단자 a를 선택하고 데드 타임부(41a)의 출력 D로부터 PWM 신호를 반전한 신호를 게이트 신호(Q1g)로서 스위치(Q1)에 출력한다. 이 때의 게이트 신호 파형을 도 10의 Q1g로 표시한다.
전환 스위치(45b)는 정현파 전압이 양인 기간에서는 단자 a를 선택하고 데드 타임부(41a)의 출력 D로부터 PWM 신호를 반전한 신호를 스위치(Q2)에 출력하며, 정현파 전압이 음인 기간에서는 단자 b를 선택하고 데드 타임부(41a)의 출력 E로부터 PWM 신호를 스위치(Q2)에 출력한다.
전환 스위치(45c)는 정현파 전압이 양인 기간에서는 단자 b를 선택하고 데드 타임부(41b)의 출력 G로부터 L 레벨을 게이트 신호(Q3g)로서 스위치(Q3)에 출력하며, 정현파 전압이 음인 기간에서는 단자 a를 선택하고 데드 타임부(41b)의 출력 F로부터 H 레벨을 게이트 신호(Q3g)로서 스위치(Q3)에 출력한다.
전환 스위치(45d)는 정현파 전압이 양인 기간에서는 단자 a를 선택하고 데드 타임부(41b)의 출력 F로부터 H 레벨을 게이트 신호(Q4g)로서 스위치(Q4)에 출력하며, 정현파 전압이 음인 기간에서는 단자 b를 선택하고 데드 타임부(41b)의 출력G로부터 L 레벨을 게이트 신호(Q4g)로서 스위치(Q4)에 출력한다.
하강 반송파 신호의 경우에는 나눗셈기(25)의 출력과 콤퍼레이터(27a, 27b)의 입력의 사이의 접속이 상승 반송파 신호(실시예 2)의 경우와 다르다. 즉, 하강 반송파 신호의 경우에는, 도 9에 도시된 바와 같이, 나눗셈기(25)의 출력과 콤퍼레이터(27b)의 입력 측의 2/T의 사이에 덧셈기(26)가 설치되어 이 덧셈기(26)가 제1 주기 T1와 제2 주기 T2=π√(L3 × 2C1)를 덧셈하여 출력한다.
이와 같이, 실시예 3의 제어 회로(13b)에 의하면, 하강 반송파 신호와 음극성 절대값 지령 |Vr-|와, 제6 조작량(|Vr-| + 1)과, 제4 조작량(+1)을 이용하는 것에 의해, 시스템 전압의 제로 크로스 시에, U 암 및 V 암의 각 암의 위쪽 스위치(Q1, Q3)에 대응한 전환 스위치(45a, 45c)의 단자 a와 단자 b를 스위칭하고 아래 쪽 스위치(Q2, Q4)에 대응한 전환 스위치(45b, 45d)의 단자 a와 단자 b를 스위칭한다. 따라서, 도 10에 도시된 게이트 신호(Q1g ~ Q4g)와 같은 게이트 신호를 생성할 수 있다. 또한, 하강 반송파부(30b)만으로 되기 때문에 상승 반송파부는 불필요하게 된다.
또한, 실시예 3에서는, 제6 조작량(|Vr-| + 1), 제4 조작량(+1)만을 이용하므로 조작량의 변환이 불필요한 것과 동시에, 구성이 간단하게 된다. 따라서, 공진형 인버터 장치를 소형화할 수 있다.
더하여, 실시예 1 ~ 3에서는, 스위치(Q1 ~ Q6)로서 MOSFET를 이용했지만, 이에 대신해, IGBT(절연 게이트 바이폴라 트랜지스터)나 바이폴라 트랜지스터 및 이에 병렬로 접속된 다이오드를 이용해도 좋다.
또한, 실시예 2, 3에서는, ABS부(42, 42a)를 곱셈기(33)의 입력 측에 설치하고 ABS부(43, 43a)를 덧셈기(34)의 입력 측에 설치했지만, 이 대신에, ABS부를 PI부(35)의 출력 측에 설치해도 좋다.
본 발명은, 태양광 발전용 시스템 연계 인버터나 연료 전지용 시스템 연계 인버터에 적용 가능하다.
도 1은 본 발명의 실시예 1의 공진형 인버터 장치를 나타내는 회로도이다.
도 2는 실시예 1의 공진형 인버터 장치에 설치된 제어 회로의 상세를 나타내는 도면이다.
도 3a 내지 도 3d는 실시예 1의 공진형 인버터 장치에 설치된 제어 회로의 지령값을 변환하는 개념도이다.
도 4는 실시예 1의 공진형 인버터 장치의 공진 동작의 개략도이다.
도 5a 및 도 5b는 실시예 1의 공진형 인버터 장치의 공진 전류의 경로를 나타내는 도면이다.
도 6은 실시예 1의 공진형 인버터 장치의 상용 1 주기의 시스템 전류 파형과 공진 리액터 전류 파형을 나타내는 도면이다.
도 7은 실시예 2의 공진형 인버터 장치에 설치된 제어 회로의 상세를 나타내는 도면이다.
도 8a 및 도 8b는 실시예 2의 제어 회로에 있어서 상승 반송파와 정현파 전압의 제로 크로스 시에 기초하여 게이트 신호를 생성하는 모습을 나타내는 도면이다.
도 9는 실시예 3의 공진형 인버터 장치에 설치된 제어 회로의 상세를 나타내는 도면이다.
도 10은 실시예 3의 제어 회로에 있어서 하강 반송파와 정현파 전압의 제로 크로스 시에 기초하여 게이트 신호를 생성하는 모습을 나타내는 도면이다.
도 11은 관련하는 DC 링크 전압을 분리하는 방식의 공진형 인버터 장치의 일례를 나타내는 도면이다.
도 12는 관련하는 DC 링크 전압을 분리하지 않는 방식의 공진형 인버터 장치의 일례를 나타내는 도면이다.

Claims (9)

  1. 공진형 인버터 장치에 있어서,
    서로 직렬로 접속되고, 직류 전원의 양단에 접속된 제1 콘덴서와 제2 콘덴서;
    서로 직렬로 접속되고, 상기 직류 전원의 양단에 접속된 제1 스위치와 제2 스위치;
    상기 제1 스위치에 병렬로 접속된 제3 콘덴서;
    상기 제2 스위치에 병렬로 접속된 제4 콘덴서;
    서로 직렬로 접속되고, 상기 직류 전원의 양단에 접속된 제3 스위치와 제4 스위치;
    상기 제1 스위치와 상기 제2 스위치의 접속점과 상기 제3 스위치와 상기 제4 스위치의 접속점에 접속되고 고주파 성분을 제거하여 정현파 전압을 출력하는, 리액터와 콘덴서를 포함하는 필터 회로;
    서로 직렬로 접속되고, 상기 제1 콘덴서와 상기 제2 콘덴서의 접속점과 상기 제1 스위치와 상기 제2 스위치의 접속점의 사이에 접속되고, 쌍방향 스위치와 공진용 리액터; 및
    상기 제1 스위치와 상기 제2 스위치를 PWM 제어하는 제어 회로
    를 포함하고,
    상기 제어 회로는,
    상기 제1 스위치 및 상기 제2 스위치가 함께 오프하고 있는 기간에 상기 쌍방향 스위치를 턴 온시켜, 상기 제3 콘덴서와 상기 제4 콘덴서와 상기 공진용 리액터를 공진 동작시키고,
    상기 제1 스위치의 제로 전압 스위칭과 상기 제2 스위치의 제로 전압 스위칭을 수행하고,
    상기 제3 스위치와 상기 제4 스위치를 교대로 180도 기간 온시키는 것을 특징으로 하는 공진형 인버터 장치.
  2. 제1항에 있어서,
    상기 필터 회로의 콘덴서의 출력단에 상용 전력 시스템이 접속되며,
    상기 제어 회로는,
    상기 상용 전력 시스템의 정현파 전압이 양인 기간에 상기 제4 스위치의 온을 계속시키고, 상기 상용 전력 시스템의 정현파 전압이 음인 기간에 상기 제3 스위치의 온을 계속시키고,
    상기 제3 스위치 및 상기 제4 스위치의 스위칭 패턴에 기초하여 상기 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 출력하도록 상기 제1 스위치 및 상기 제2 스위치의 스위칭 패턴을 생성하는
    것을 특징으로 하는 공진형 인버터 장치.
  3. 제2항에 있어서,
    상기 제어 회로는,
    상기 상용 전력 시스템의 정현파 전압을 검출하는 전압 검출기;
    상기 전압 검출기로 검출된 정현파 전압의 제로 크로스를 판별하고, 정현파 전압이 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 출력하는 제로 크로스 스위칭 판별부;
    상기 상용 전력 시스템의 정현파 전압의 위상과 동위상의 정현파 전류를 생성하기 위한 정현파 지령(Vr)을 출력하는 정현파 지령 생성 회로;
    톱니파로 이루어지는 상승 반송파 신호 및 하강 반송파 신호를 생성하는 반송파부; 및
    (i) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 정현파 지령(Vr)에 기초하는 제1 조작량(Vr - 1)과 상기 상승 반송파 신호를 비교하는 것으로 제1 PWM 신호를 생성하여 상기 제1 스위치에 출력하는 한편 상기 제1 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하고,
    (ii) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 정현파 지령(Vr)에 기초하는 제2 조작량(Vr + 1)과 상기 하강 반송파 신호를 비교하는 것으로 제2 PWM 신호를 생성하여 상기 제1 스위치에 출력하는 한편 상기 제2 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하는 제1 PWM 생성 회로
    를 포함하는 것을 특징으로 하는 공진형 인버터 장치.
  4. 제3항에 있어서,
    상기 제어 회로는,
    (i) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서 는 제3 조작량(-1)과 상기 상승 반송파 신호를 비교하는 것으로 제1 온 신호를 생성하여 상기 제4 스위치에 출력하는 한편 상기 제1 온 신호를 반전한 신호를 상기 제3 스위치에 출력하고,
    (ii) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 제4 조작량(+1)과 상기 하강 반송파 신호를 비교하는 것으로 제2 온 신호를 생성하여 상기 제3 스위치에 출력하는 한편 상기 제2 온 신호를 반전한 신호를 상기 제4 스위치에 출력하는 제1 온 신호 생성 회로
    를 포함하는 것을 특징으로 하는 공진형 인버터 장치.
  5. 제2항에 있어서,
    상기 제어 회로는,
    상기 상용 전력 시스템의 정현파 전압을 검출하는 전압 검출기;
    상기 전압 검출기로 검출된 정현파 전압을 양극성의 절대값 전압으로 변환하는 양극성 절대값 변환부;
    상기 전압 검출기로 검출된 정현파 전압의 제로 크로스를 판별해, 정현파 전압이 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 출력하는 제로 크로스 스위칭 판별부;
    상기 양극성 절대값 변환부로부터의 양극성의 절대값 전압의 위상과 동위상의 절대값 전류를 생성하기 위한 양극성 절대값 지령(|Vr+|)을 출력하는 양극성 절대값 지령 생성 회로;
    톱니파로 이루어지는 상승 반송파 신호를 생성하는 상승 반송파부;
    상기 양극성 절대값 지령(|Vr+|)에 기초한 제5 조작량(|Vr+| - 1)과 상기 상승 반송파 신호를 비교하는 것으로 제3 PWM 신호를 생성하는 한편 상기 제3 PWM 신호를 반전한 신호를 생성하는 제2 PWM 생성 회로; 및
    (i) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 제3 PWM 신호를 상기 제1 스위치에 출력하고 상기 제3 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하며,
    (ii) 상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 제3 PWM 신호를 상기 제2 스위치에 출력하고 상기 제3 PWM 신호를 반전한 신호를 상기 제1 스위치에 출력하는 스위칭기
    를 포함하는 것을 특징으로 하는 공진형 인버터 장치.
  6. 제5항에 있어서,
    상기 제어 회로는, 제3 조작량(-1)과 상기 상승 반송파 신호를 비교하는 것으로 제3 온 신호를 생성하는 한편 상기 제3 온 신호를 반전한 신호를 생성하는 제2 온 신호 생성 회로를 포함하며,
    상기 스위칭기는,
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 제3 온 신호를 반전한 신호를 상기 제3 스위치에 출력하고 상기 제3 온 신호를 상기 제4 스위치에 출력하며,
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 제3 온 신호를 상기 제3 스위치에 출력하고 상기 제3 온 신호를 반전한 신호를 상기 제4 스위치에 출력하는
    것을 특징으로 하는 공진형 인버터 장치.
  7. 제2항에 있어서,
    상기 제어 회로는,
    상기 상용 전력 시스템의 정현파 전압을 검출하는 전압 검출기;
    상기 전압 검출기로 검출된 정현파 전압을 음극성의 절대값 전압으로 변환하는 음극성 절대값 변환부;
    상기 전압 검출기로 검출된 정현파 전압의 제로 크로스를 판별하고, 정현파 전압이 제로 크로스에 대해서 양인지 음인지를 나타내는 스위칭 신호를 출력하는 제로 크로스 스위칭 판별부;
    상기 음극성 절대값 변환부로부터의 음극성의 절대값 전압의 위상과 동위상의 절대값 전류를 생성하기 위한 음극성 절대값 지령(|Vr-|)을 출력하는 음극성 절대값 지령 생성 회로;
    톱니파로 이루어지는 하강 반송파 신호를 생성하는 하강 반송파부;
    상기 음극성 절대값 지령(|Vr-|)에 기초하는 제6 조작량(|Vr-| + 1)과 상기 하강 반송파 신호를 비교하는 것으로 제4 PWM 신호를 생성하는 한편 상기 제4 PWM 신호를 반전한 PWM 반전 신호를 생성하는 제3 PWM 생성 회로; 및
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 제4 PWM 신호를 상기 제2 스위치에 출력하고 상기 제4 PWM 신호를 반전한 신호를 상기 제1 스위치에 출력하며,
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 제4 PWM 신호를 상기 제1 스위치에 출력하고 상기 제4 PWM 신호를 반전한 신호를 상기 제2 스위치에 출력하는 스위칭기
    를 포함하는 것을 특징으로 공진형 인버터 장치.
  8. 제7항에 있어서,
    상기 제어 회로는, 제4 조작량(+1)과 상기 하강 반송파 신호를 비교하는 것으로 제4 온 신호를 생성하는 한편 상기 제4 온 신호를 반전한 신호를 생성하는 제3 온 신호 생성 회로를 포함하며,
    상기 스위칭기는,
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 양인 기간에서는 상기 제4 온 신호를 반전한 신호를 상기 제3 스위치에 출력하고 상기 제4 온 신호를 상기 제4 스위치에 출력하며,
    상기 스위칭 신호에 기초하여 상기 정현파 전압이 음인 기간에서는 상기 제4 온 신호를 상기 제3 스위치에 출력하고 상기 제4 온 신호를 반전한 신호를 상기 제4 스위치에 출력하는
    것을 특징으로 하는 공진형 인버터 장치.
  9. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 제어 회로는,
    상기 필터 회로의 리액터에 흐르는 전류와, 상기 공진용 리액터의 인덕턴스값과, 상기 제1 콘덴서와 상기 제2 콘덴서의 접속점과 상기 제1 스위치와 상기 제2 스위치의 접속점의 사이의 전압에 기초하는 제1 주기와, 상기 공진용 리액터의 인덕턴스값과 상기 제3 콘덴서 및 제4 콘덴서의 용량 값에 기초하는 제2 주기와, 상기 상승 반송파 신호에 기초하여 상기 쌍방향 스위치의 온/오프를 제어하는 쌍방향 스위치 제어 회로;
    를 포함하는 것을 특징으로 하는 공진형 인버터 장치.
KR1020090076041A 2008-08-27 2009-08-18 공진형 인버터 장치 KR101245175B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008218012 2008-08-27
JPJP-P-2008-218012 2008-08-27
JP2009171240A JP5446539B2 (ja) 2008-08-27 2009-07-22 共振型インバータ装置
JPJP-P-2009-171240 2009-07-22

Publications (2)

Publication Number Publication Date
KR20100025476A KR20100025476A (ko) 2010-03-09
KR101245175B1 true KR101245175B1 (ko) 2013-03-20

Family

ID=42177013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076041A KR101245175B1 (ko) 2008-08-27 2009-08-18 공진형 인버터 장치

Country Status (1)

Country Link
KR (1) KR101245175B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793484B2 (ja) * 2009-09-29 2011-10-12 サンケン電気株式会社 共振型コンバータ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684688A (en) 1996-06-24 1997-11-04 Reliance Electric Industrial Company Soft switching three-level inverter
US7110269B2 (en) 2003-05-14 2006-09-19 City University Of Hong Kong Soft-switching techniques for power inverter legs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684688A (en) 1996-06-24 1997-11-04 Reliance Electric Industrial Company Soft switching three-level inverter
US7110269B2 (en) 2003-05-14 2006-09-19 City University Of Hong Kong Soft-switching techniques for power inverter legs

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IEEE 논문(제목: Investigation and Comparison of Auxiliary Resonant Commutated Pole Converter Topologies) 발표일 1998.05 *
IEEE 논문(제목: Investigation and Comparison of Auxiliary Resonant Commutated Pole Converter Topologies) 발표일 1998.05*
대한전기학회 논문집(제목: 영전류 스위칭 계통 연계형 태양광 발전 인버터) 발표일 2000.07.01 *
대한전기학회 논문집(제목: 영전류 스위칭 계통 연계형 태양광 발전 인버터) 발표일 2000.07.01*

Also Published As

Publication number Publication date
KR20100025476A (ko) 2010-03-09

Similar Documents

Publication Publication Date Title
JP5446539B2 (ja) 共振型インバータ装置
KR101141595B1 (ko) 공진형 컨버터 장치
JP5949932B2 (ja) インバータ装置
KR101343189B1 (ko) 전력변환장치 및 그 제어방법
US9276496B2 (en) Power conversion apparatus including an inverter-converter combination
US10374503B2 (en) Power conversion device
US9735705B2 (en) Power conversion device
CN103283135A (zh) 电力转换装置
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
Jin et al. A study on the multi-carrier PWM methods for voltage balancing of flying capacitor in the flying capacitor multi-level inverter
US8995152B2 (en) Inverter circuit
CN110366814B (zh) 电源控制装置、电力转换系统和电源控制方法
KR101245175B1 (ko) 공진형 인버터 장치
KR102318868B1 (ko) 전원 제어 장치, 전력 변환 시스템 및 전원 제어 방법
JP4150883B2 (ja) ３相電力変換装置
WO2020157787A1 (ja) 電力変換装置
JPH10191641A (ja) 無停電電源装置
WO2024095703A1 (ja) 電力変換装置、プログラム
JP7047225B2 (ja) インバータ装置
Sharma et al. A new control scheme for modular converters
KR20210029018A (ko) 배전압 생성 및 역률 제어 기능을 갖는 부분 스위칭 컨버터 및 이를 포함하는 전력 변환 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee