JP7047225B2 - インバータ装置 - Google Patents

Description

本発明は、出力相電圧が３レベルの電位となる３レベルインバータ回路を備えたインバータ装置に関する。

直流電力を交流電力に変換するインバータ回路において、出力相電圧が３レベルの電位となる３レベルインバータ回路が開発されている。３レベルインバータ回路は、出力相電圧が、直流電源の負極の電位、正極の電位、およびその中間の電位の３レベルのいずれかの電位となるように構成されている。３レベルインバータ回路の各スイッチング素子に印加される電圧は、２レベルインバータ回路の各スイッチング素子に印加される電圧の半分になる。したがって、３レベルインバータ回路の各スイッチング素子のスイッチング時の電力の損失（以下、「スイッチング損失」とする。）を、２レベルインバータ回路の場合と比較して、低減することができる。また、フィルタ回路で除去するスイッチング周波数成分の振幅も半分になるので、フィルタ回路のフィルタ容量を小さくすることができる。したがって、フィルタ回路による電力の損失も低減することができる。さらに、各スイッチング素子として、耐圧の低いデバイスを使用することができる。一方、３レベルインバータ回路は、２レベルインバータ回路と比較して、より多くのスイッチング素子を使用するので、増加したスイッチング素子によるスイッチング損失が追加される。

スイッチング損失を低減する方法として、指令信号（変調波）の波形を工夫して、各スイッチング素子のスイッチング回数を減少させる方法がある。特許文献１には、指令信号を１周期の一部の期間で上限値または下限値に固定された信号とすることで、当該指令信号とキャリア信号（搬送波）とから生成されるＰＷＭ信号を所定の期間でローレベルまたはハイレベルを継続する信号とするインバータ装置が開示されている。当該インバータ装置では、ＰＷＭ信号においてローレベルまたはハイレベルが継続している期間、スイッチング素子はスイッチングを行わない。したがって、当該インバータ装置は、指令信号が通常の正弦波信号（上限値または下限値に固定される期間がない）である場合と比較して、スイッチング素子のスイッチング回数を低減できるので、スイッチング損失を低減できる。

特開２０１３－３４３５９号公報

しかしながら、３レベルインバータ回路を備えたインバータ装置において、特許文献１で提案されている波形の指令信号を用いた場合、インバータ装置の出力電流に、大きなリップルが発生するという問題があった。リップルが大きすぎると、電流の瞬時値が過電流を検出するための閾値に達してしまい、過電流検出器が過電流と誤判定して、インバータ装置を停止させてしまう場合がある。出力電流のリップルは、指令信号として通常の正弦波信号を用いた場合でも、大きくはないが発生している。したがって、過電流を検出するための閾値を小さく設定した場合、リップルによって過電流と誤判定するという問題は生じる。

本発明は、上記した事情のもとで考え出されたものであって、過電流の誤判定を抑制できるインバータ装置を提供することを目的としている。

本発明の第１の側面によって提供されるインバータ装置は、三相交流電力を出力する３レベルインバータ回路と、前記３レベルインバータ回路が出力する相電圧の波形を指令する指令信号を生成する指令信号生成手段と、前記指令信号に基づいてＰＷＭ信号を生成して、前記３レベルインバータ回路に出力するＰＷＭ信号生成手段とを備えており、前記ＰＷＭ信号生成手段は、第１の値と第２の値との間の値である第３の値と、前記第１の値との間を変動する第１キャリア信号を生成する第１キャリア生成手段と、前記第３の値と前記第２の値との間を変動し、前記第１キャリア信号の逆相の信号である第２キャリア信号を生成する第２キャリア生成手段と、前記指令信号、前記第１キャリア信号および前記第２キャリア信号に基づいて前記ＰＷＭ信号を生成するパルス生成手段とを備えていることを特徴とする。この構成によると、第２キャリア信号は、第１キャリア信号の逆相の信号として生成される。パルス生成手段は、当該第１キャリア信号および第２キャリア信号と指令信号とに基づいてＰＷＭ信号を生成して、３レベルインバータ回路に出力する。第１キャリア信号と第２キャリア信号とは、波形が上下対称になっているので、指令信号に対して上下対称に比較を行うことができる。よって、インバータ装置から出力される交流電流は、リップルが抑制された波形になる。これにより、過電流検出器が過電流と誤判定することを抑制することができる。

本発明の好ましい実施の形態においては、前記パルス生成手段は、前記指令信号と前記第１キャリア信号とを比較して第１パルス信号を生成する第１パルス生成手段と、前記指令信号と前記第２キャリア信号とを比較して第２パルス信号を生成する第２パルス生成手段と、前記第１パルス信号と前記第２パルス信号とに基づいて第３パルス信号を生成する第３パルス生成手段とを備えており、前記第１パルス信号、前記第２パルス信号、および前記第３パルス信号を前記ＰＷＭ信号として出力する。この構成によると、指令信号、第１キャリア信号および第２キャリア信号から、ＰＷＭ信号を生成することができる。

本発明の好ましい実施の形態においては、前記指令信号の１周期の波形は、１／６の期間で前記第１の値以上の値に固定され、他の１／６の期間で前記第２の値以下の値に固定された波形である。この構成によると、ＰＷＭ信号は、指令信号が固定されている期間でハイレベルまたはローレベルを継続することになる。したがって、スイッチング回数を低減することができ、スイッチングロスを低減することができる。

本発明の好ましい実施の形態においては、前記第３の値と前記第２の値との間を変動し、前記第１キャリア信号の同相の信号である第３キャリア信号を生成する第３キャリア生成手段と、前記パルス生成手段が前記第２キャリア信号を用いる状態と、前記第２キャリア信号に代えて前記第３キャリア信号を用いる状態とで切り替えるキャリア切替手段と、
をさらに備えている。この構成によると、パルス生成手段が用いるキャリア信号は、第２キャリア信号と第３キャリア信号とで切り替えられる。第２キャリア信号が用いられる場合、インバータ装置から出力される交流電流は、リップルが抑制された波形になる。第３キャリア信号が用いられる場合、インバータ装置の出力効率を向上させることができる。これにより、インバータ装置は、リップルを抑制する状態と、出力効率を向上させる状態とを切り替えることができる。

本発明の好ましい実施の形態においては、前記キャリア切替手段は、前記インバータ装置の出力電力に応じて、切り替えを行う。この構成によると、出力電力に応じて、リップルを抑制する状態と、出力効率を向上させる状態とが切り替えられる。

本発明の好ましい実施の形態においては、前記キャリア切替手段は、前記インバータ装置の出力電力が定格出力の２０％未満の場合に前記第２キャリア信号を用いる状態に切り替え、定格出力の２０％以上の場合に前記第３キャリア信号を用いる状態に切り替える。この構成によると、リップルを抑制する状態と、出力効率を向上させる状態との切り替えを最適にすることができる。

本発明の好ましい実施の形態においては、センサより入力される検出信号とその目標値との偏差に基づいて、フィードバック指令信号を生成するフィードバック制御手段をさらに備え、前記指令信号生成手段は、前記フィードバック指令信号に基づいて前記指令信号を生成し、前記ＰＷＭ信号生成手段が前記指令信号に基づいて前記ＰＷＭ信号を生成する状態と、前記指令信号に代えて前記フィードバック指令信号に基づいて前記ＰＷＭ信号を生成する状態とで切り替える指令信号切替手段をさらに備えている。この構成によると、ＰＷＭ信号生成手段が指令信号に基づいてＰＷＭ信号を生成する状態とフィードバック指令信号に基づいてＰＷＭ信号を生成する状態とで切り替えられる。フィードバック指令信号に基づいてＰＷＭ信号を生成する場合、インバータ装置から出力される交流電流は、リップルが抑制された波形になる。一方、指令信号に基づいてＰＷＭ信号を生成する場合、インバータ装置の出力効率を向上させることができる。これにより、インバータ装置は、リップルを抑制する状態と、出力効率を向上させる状態とを切り替えることができる。

本発明の好ましい実施の形態においては、前記指令信号切替手段は、前記インバータ装置の出力電力に応じて、切り替えを行う。この構成によると、出力電力に応じて、リップルを抑制する状態と、出力効率を向上させる状態とが切り替えられる。

本発明の好ましい実施の形態においては、前記指令信号切替手段は、前記インバータ装置の出力電力が定格出力の２０％未満の場合に前記フィードバック指令信号に基づいて前記ＰＷＭ信号を生成する状態に切り替え、定格出力の２０％以上の場合に前記指令信号に基づいて前記ＰＷＭ信号を生成する状態に切り替える。この構成によると、リップルを抑制する状態と、出力効率を向上させる状態との切り替えを最適にすることができる。

本発明によると、第２キャリア信号は、第１キャリア信号の逆相の信号として生成される。パルス生成手段は、当該第１キャリア信号および第２キャリア信号と指令信号とに基づいてＰＷＭ信号を生成して、３レベルインバータ回路に出力する。第１キャリア信号と第２キャリア信号とは、波形が上下対称になっているので、指令信号に対して上下対称に比較を行うことができる。よって、インバータ装置から出力される交流電流は、リップルが抑制された波形になる。これにより、過電流検出器が過電流と誤判定することを抑制することができる。

第１実施形態に係るインバータ装置を示すブロック図である。 第１実施形態に係るインバータ回路の内部構成を示す回路図である。 第１実施形態に係る制御回路の内部構成を示すブロック図である。 指令信号の波形を説明するための図である。 指令信号生成処理について説明するためのフローチャートである。 指令信号とキャリア信号とからＰＷＭ信号を生成する方法を説明するための図である。 第１実施形態に係るＰＷＭ信号生成部の内部構成を示すブロック図である。 正極側スイッチのＰＷＭ信号と負極側スイッチのＰＷＭ信号とから中間側スイッチのＰＷＭ信号を生成する方法を説明するための図である。 インバータ装置を実際に駆動させたときに検出された、三相交流の出力電流の波形を示す図である。 キャリア信号の他の実施例を示す図である。 指令信号の他の実施例を示す図である。 第２実施形態に係るＰＷＭ信号生成部の内部構成を示すブロック図である。 第３実施形態に係る制御回路の内部構成を示すブロック図である。 第４実施形態に係るインバータ回路の内部構成を示す回路図である。 第４実施形態に係るＰＷＭ信号生成部の内部構成を示すブロック図である。

以下、本発明の実施の形態を、本発明に係るインバータ装置を、直流電源から入力される直流電力を交流電力に変換して電力系統に供給する、いわゆるパワーコンディショナとして用いた場合を例として、図面を参照して具体的に説明する。

図１は、第１実施形態に係るインバータ装置を示すブロック図である。

図１に示すように、インバータ装置Ａ１は、インバータ回路２、フィルタ回路３、変圧回路４、および、制御回路５を備えている。インバータ回路２の入力側には直流電源１が接続されている。インバータ回路２は三相インバータであり、インバータ回路２、フィルタ回路３、および変圧回路４は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインにより、直列に接続されている。出力ラインは、図示しない開閉器を介して三相の電力系統Ｂに接続している。インバータ回路２には制御回路５が接続されている。インバータ装置Ａ１は、いわゆるパワーコンディショナであり、開閉器によって電力系統Ｂに連系し、直流電源１が出力する直流電力をインバータ回路２で交流電力に変換して、電力系統Ｂに供給する。なお、インバータ装置Ａ１には各種センサが設けられており、制御回路５は当該センサによる検出値に基づいて制御を行う。しかし、図１においては、各種センサの記載を省略している。また、インバータ装置Ａ１の構成は、これに限られない。例えば、変圧回路４に代えて、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。

直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。

インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路３に出力するものである。インバータ回路２は、スイッチング素子を備えた三相のＰＷＭ制御型インバータであり、各相の出力相電圧が３レベルの電位となる３レベルインバータ回路である。インバータ回路２は、制御回路５から入力されるＰＷＭ信号Ｐに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。インバータ回路２の詳細な説明は後述する。

フィルタ回路３は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路３は、リアクトルとコンデンサとからなるローパスフィルタ（図示しない。）を備えている。フィルタ回路３で高周波成分を除去された交流電圧は、変圧回路４に出力される。なお、フィルタ回路３の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路４は、フィルタ回路３から出力される交流電圧を電力系統Ｂの系統電圧とほぼ同一のレベルに昇圧または降圧する。

制御回路５は、インバータ回路２のスイッチング素子のスイッチングを制御するＰＷＭ信号Ｐを生成するものであり、例えばマイクロコンピュータなどによって実現されている。制御回路５は、図示しない各種センサから検出信号を入力され、インバータ回路２にＰＷＭ信号Ｐを出力する。制御回路５は、インバータ装置Ａ１が出力する相電圧の波形を実際に指令するための指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を各種センサから入力される検出信号に基づいて生成し、当該指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいてＰＷＭ信号Ｐを生成する。インバータ回路２は、入力されるＰＷＭ信号Ｐに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に対応した相電圧を出力する。制御回路５は、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形を変化させてインバータ回路２が出力する相電圧を変化させることで出力電流を制御している。これにより、制御回路５は、各種フィードバック制御を行っている。制御回路５の詳細な説明は後述する。

次に、図２を参照して、インバータ回路２の内部構成および詳細な説明を行う。

図２は、インバータ回路２の内部構成を示す回路図である。インバータ回路２は、三相のＰＷＭ制御型の３レベルインバータ回路である。

同図に示すように、インバータ回路２は、１２個のスイッチング素子Ｓ１～Ｓ１２、１２個の環流ダイオードＤ１～Ｄ１２、および２個の分圧用コンデンサＣ１，Ｃ２を備えている。本実施形態では、スイッチング素子Ｓ１～Ｓ１２としてＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）を使用している。なお、スイッチング素子Ｓ１～Ｓ１２はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴ、逆阻止サイリスタなどであってもよい。また、環流ダイオードＤ１～Ｄ１２、分圧用コンデンサＣ１，Ｃ２の種類も限定されない。

分圧用コンデンサＣ１，Ｃ２は、静電容量が同一のコンデンサであり、直流電源１から入力される直流電圧を分圧するものである。分圧用コンデンサＣ１と分圧用コンデンサＣ２とは点Ｏで直列接続されて、直流電源１の正極に接続する点Ｐと負極に接続する点Ｎとの間に並列接続されている。直流電源１の負極は接地されているので、点Ｎの電位は「０」である。直流電源１の正極の電位、すなわち点Ｐの電位を「Ｅ」とすると、点Ｏの電位は、点Ｎの電位「０」と点Ｐの電位「Ｅ」の中間の電位である「(１／２)Ｅ」となる。

スイッチング素子Ｓ１とＳ４とは、スイッチング素子Ｓ１のエミッタ端子とスイッチング素子Ｓ４のコレクタ端子とが接続されて、直列接続されている。スイッチング素子Ｓ１のコレクタ端子は点Ｐに接続され、スイッチング素子Ｓ４のエミッタ端子は点Ｎに接続されて、ブリッジ構造を形成している。同様に、スイッチング素子Ｓ２とＳ５とが直列接続されてブリッジ構造を形成し、スイッチング素子Ｓ３とＳ６とが直列接続されてブリッジ構造を形成している。スイッチング素子Ｓ１，Ｓ２，Ｓ３は直流電源１の正極側に接続されているので、スイッチング素子Ｓ１，Ｓ２，Ｓ３を区別しない場合は、「正極側スイッチＳｐ」と記載する場合がある。一方、スイッチング素子Ｓ４，Ｓ５，Ｓ６は、直流電源１の負極側に接続されているので、スイッチング素子Ｓ４，Ｓ５，Ｓ６を区別しない場合は、「負極側スイッチＳｎ」と記載する場合がある。各スイッチング素子Ｓ１～Ｓ６のベース端子には、それぞれ、制御回路５から出力されるＰＷＭ信号Ｐ（Ｐｕｐ，Ｐｖｐ，Ｐｗｐ，Ｐｕｎ，Ｐｖｎ，Ｐｗｎ）が入力される。なお、各ＰＷＭ信号の詳細は後述する。

スイッチング素子Ｓ１とＳ４とで形成されているブリッジ構造をＵ相アームとし、スイッチング素子Ｓ２とＳ５とで形成されているブリッジ構造をＶ相アームとし、スイッチング素子Ｓ３とＳ６とで形成されているブリッジ構造をＷ相アームとする。Ｕ相アームのスイッチング素子Ｓ１とＳ４との接続点ＵにはＵ相の出力ラインが接続され、Ｖ相アームのスイッチング素子Ｓ２とＳ５との接続点ＶにはＶ相の出力ラインが接続され、Ｗ相アームのスイッチング素子Ｓ３とＳ６との接続点ＷにはＷ相の出力ラインが接続されている。

接続点Ｕは、スイッチング素子Ｓ７およびＳ８からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ７とＳ８とは、それぞれのコレクタ端子が接続されて、直列接続されている。スイッチング素子Ｓ７のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ８のエミッタ端子は点Ｕに接続されている。同様に、接続点Ｖは、スイッチング素子Ｓ９およびＳ１０からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ９とＳ１０とは、それぞれのコレクタ端子が接続され、スイッチング素子Ｓ９のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ１０のエミッタ端子は点Ｖに接続されている。また、接続点Ｗは、スイッチング素子Ｓ１１およびＳ１２からなる中間側スイッチを介して、点Ｏに接続されている。スイッチング素子Ｓ１１とＳ１２とは、それぞれのコレクタ端子が接続され、スイッチング素子Ｓ１１のエミッタ端子は点Ｏに接続され、スイッチング素子Ｓ１２のエミッタ端子は点Ｗに接続されている。スイッチング素子Ｓ７およびＳ８は、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｕとの接続を導通させ、オフ状態のときに接続を導通させないようにする。同様に、スイッチング素子Ｓ９およびＳ１０も、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｖとの接続を導通させ、オフ状態のときに接続を導通させないようにする。また、スイッチング素子Ｓ１１およびＳ１２も、同じタイミングでオンオフ動作を行い、オン状態のときに点Ｏと点Ｗとの接続を導通させ、オフ状態のときに接続を導通させないようにする。なお、各中間側スイッチを区別しない場合は、「中間側スイッチＳｏ」と記載する場合がある。スイッチング素子Ｓ７およびＳ８のベース端子、スイッチング素子Ｓ９およびＳ１０のベース端子、スイッチング素子Ｓ１１およびＳ１２のベース端子には、それぞれ、制御回路５から出力されるＰＷＭ信号Ｐ（Ｐｕｏ，Ｐｖｏ，Ｐｗｏ）が入力される。

各スイッチング素子Ｓ１～Ｓ１２は、ＰＷＭ信号Ｐに基づいて、オン状態とオフ状態とを切り替えられる。正極側スイッチＳｐがオン状態で負極側スイッチＳｎおよび中間側スイッチＳｏがオフ状態の場合、当該相の出力ラインの電位は点Ｐの電位（すなわち、直流電源１の正極側の電位「Ｅ」）となる。負極側スイッチＳｎがオン状態で正極側スイッチＳｐおよび中間側スイッチＳｏがオフ状態の場合、当該相の出力ラインの電位は点Ｎの電位（すなわち、直流電源１の負極側の電位「０」）となる。また、中間側スイッチＳｏがオン状態で正極側スイッチＳｐおよび負極側スイッチＳｎがオフ状態の場合、当該相の出力ラインの電位は点Ｏの電位（すなわち、直流電源１の正極側と負極側の中間の電位「(１／２)Ｅ」）となる。これにより、各出力ラインから出力される出力相電圧は、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。また、出力ライン間の電圧である出力線間電圧は、５レベルの電位となる。

環流ダイオードＤ１～Ｄ１２は、スイッチング素子Ｓ１～Ｓ１２のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードＤ１～Ｄ１２のアノード端子はそれぞれスイッチング素子Ｓ１～Ｓ１２のエミッタ端子に接続され、環流ダイオードＤ１～Ｄ１２のカソード端子はそれぞれスイッチング素子Ｓ１～Ｓ１２のコレクタ端子に接続されている。環流ダイオードＤ１～Ｄ１２は、スイッチング素子Ｓ１～Ｓ１２の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子Ｓ１～Ｓ１２に印加されないようにするためのものである。

次に、図３～図８を参照して、制御回路５の内部構成および詳細な説明を行う。

図３は、制御回路５の内部構成を示すブロック図である。

制御回路５は、フィードバック制御部５１、指令信号生成部５２、およびＰＷＭ信号生成部５３を備えている。なお、制御回路５は、過電流、地絡、短絡、単独運転などを検出してインバータ回路２の運転を停止させる構成や、最大電力点追従のための構成なども有しているが、本発明の説明に関係しないので、図３への記載および説明を省略している。

フィードバック制御部５１は、各種センサより入力される検出信号と予め設定されている目標値との偏差に基づいてフィードバック制御を行い、インバータ装置Ａ１の出力相電圧の波形を指令するための相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを生成して、指令信号生成部５２に出力するものである。フィードバック制御部５１で行われるフィードバック制御の詳細については記載を省略している。フィードバック制御部５１が行うフィードバック制御は、インバータ装置Ａ１が出力する出力電流や出力電圧、出力有効電力、出力無効電力を制御するものであってもよいし、直流電源１から出力される直流電圧を制御するものであってもよい。

指令信号生成部５２は、フィードバック制御部５１から入力される相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗに基づいて指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成し、ＰＷＭ信号生成部５３に出力する。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、インバータ装置Ａ１が出力する相電圧の波形を実際に指令するための信号である。すなわち、指令信号生成部５２は、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に変換するものである。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は、後述する図４（ｄ）に示す波形Ｘｕ１，Ｘｖ１，Ｘｗ１のように特殊な形状の波形となる。

指令信号生成部５２は、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗから線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成する。線間電圧指令信号Ｘｕｖは、Ｖ相に対するＵ相の線間電圧の波形を指令するための信号である。指令信号生成部５２は、相電圧指令信号ＸｕとＸｖとの差分によって線間電圧指令信号Ｘｕｖを生成する。線間電圧指令信号Ｘｖｗは、Ｗ相に対するＶ相の線間電圧の波形を指令するための信号である。指令信号生成部５２は、相電圧指令信号ＸｖとＸｗとの差分によって線間電圧指令信号Ｘｖｗを生成する。線間電圧指令信号Ｘｗｕは、Ｕ相に対するＷ相の線間電圧の波形を指令するための信号である。指令信号生成部５２は、相電圧指令信号ＸｗとＸｕとの差分によって線間電圧指令信号Ｘｗｕを生成する。本実施形態では、正規化のために相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗの振幅を「１」にしているので（図４（ａ）参照）、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅は√（３）になっている（図４（ｂ）参照）。

また、指令信号生成部５２は、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを生成する。なお、極性を反転させるのではなく、相電圧指令信号ＸｖとＸｕとの差分によって信号Ｘｖｕを生成し、相電圧指令信号ＸｗとＸｖとの差分によって信号Ｘｗｖを生成し、相電圧指令信号ＸｕとＸｗとの差分によって信号Ｘｕｗを生成するようにしてもよい。

指令信号生成部５２は、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕ、信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗ、値が「０」であるゼロ信号、および、値が「２」である信号を用いて、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成する。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値は、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅以上の値にする必要がある。したがって、本実施形態では、当該上限値を「２」にするために、値が「２」である信号を用いている。なお、当該上限値は線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの振幅以上の値であればよいので、設定する変調度に応じて、√（３）以上の所定の値が上限値として設定される。

図４は、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形を説明するための図である。

図４（ａ）に示す波形Ｘｕ，Ｘｖ，Ｘｗは、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗの波形をそれぞれ示している。図４（ｂ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形をそれぞれ示している。図４（ｃ）に示す波形Ｘｖｕ，Ｘｗｖ，Ｘｕｗは、信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗの波形をそれぞれ示している。図４においては、Ｕ相の相電圧指令信号Ｘｕの位相を基準として記載している。

図４（ｄ）に示す波形Ｘｕ１は、Ｕ相の指令信号Ｘｕ１の波形である。指令信号Ｘｕ１は、モード１～６に分けて生成される。波形Ｘｕ１は、モード１（０≦θ≦π／３）においては波形Ｘｕｖ、モード２（π／３≦θ≦２π／３）においては「２」に固定された波形、モード３（２π／３≦θ≦π）においては波形Ｘｕｗ、モード４（π≦θ≦４π／３）においては波形Ｘｕｖを「２」だけ上方にシフトさせた波形、モード５（４π／３≦θ≦５π／３）においては「０」に固定された波形、モード６（５π／３≦θ≦２π）においては波形Ｘｕｗを「２」だけ上方にシフトさせた波形となっている。同様に、波形Ｘｖ１は、モード１においては「０」に固定された波形、モード２においては波形Ｘｖｕを「２」だけ上方にシフトさせた波形、モード３においては波形Ｘｖｗ、モード４においては「２」に固定された波形、モード５においては波形Ｘｖｕ、モード６においては波形Ｘｖｗを「２」だけ上方にシフトさせた波形となっている。また、波形Ｘｗ１は、モード１においては波形Ｘｗｖ、モード２においては波形Ｘｗｕを「２」だけ上方にシフトさせた波形、モード３においては「０」に固定された波形、モード４においては波形Ｘｗｖを「２」だけ上方にシフトさせた波形、モード５においては波形Ｘｗｕ、モード６においては「２」に固定された波形となっている。

指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、周期の１／６で「０」に固定され、周期の１／６で「２」に固定される。

図５は、指令信号生成部５２で行われる、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕから指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成する処理（以下では、「指令信号生成処理」とする。）について説明するためのフローチャートである。指令信号生成処理は、所定のタイミングで実行される。

まず、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗ、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕ、および信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗが取得される（Ｓ１）。次に、Ｘｕの絶対値がＸｖの絶対値より大きいか否かが判別される（Ｓ２）。Ｘｕの絶対値の方が大きい場合（Ｓ２：ＹＥＳ）、Ｘｕの絶対値がＸｗの絶対値より大きいか否かが判別される（Ｓ３）。Ｘｕの絶対値の方が大きい場合（Ｓ３：ＹＥＳ）、すなわち、Ｘｕの絶対値が最大の場合、ステップＳ５に進む。一方、Ｘｕの絶対値がＸｗの絶対値以下の場合（Ｓ３：ＮＯ）、すなわち、Ｘｗの絶対値が最大の場合、ステップＳ６に進む。ステップＳ２において、Ｘｕの絶対値がＸｖの絶対値以下の場合（Ｓ２：ＮＯ）、Ｘｖの絶対値がＸｗの絶対値より大きいか否かが判別される（Ｓ４）。Ｘｖの絶対値の方が大きい場合（Ｓ４：ＹＥＳ）、すなわち、Ｘｖの絶対値が最大の場合、ステップＳ７に進む。一方、Ｘｖの絶対値がＸｗの絶対値以下の場合（Ｓ４：ＮＯ）、すなわち、Ｘｗの絶対値が最大の場合、ステップＳ６に進む。ステップＳ２～Ｓ４では、Ｘｕ，Ｘｖ，Ｘｗのうち絶対値が最大のものを判定している。

Ｘｕの絶対値が最大と判定されてステップＳ５に進んだ場合、Ｘｕが正の値であるか否かが判別される（Ｓ５）。Ｘｕが正の値である場合（Ｓ５：ＹＥＳ）、指令信号Ｘｕ１は「２」とされ、指令信号Ｘｖ１は「２」にＸｖｕを加算した値とされ、指令信号Ｘｗ１は「２」にＸｗｕを加算した値とされる（Ｓ８）。一方、Ｘｕが「０」以下の場合（Ｓ５：ＮＯ）、Ｘｕ１は「０」とされ、Ｘｖ１はＸｖｕとされ、Ｘｗ１はＸｗｕとされる（Ｓ９）。

Ｘｗの絶対値が最大と判定されてステップＳ６に進んだ場合、Ｘｗが正の値であるか否かが判別される（Ｓ６）。Ｘｗが正の値である場合（Ｓ６：ＹＥＳ）、Ｘｕ１は「２」にＸｕｗを加算した値とされ、Ｘｖ１は「２」にＸｖｗを加算した値とされ、Ｘｗ１は「２」とされる（Ｓ１０）。一方、Ｘｗが「０」以下の場合（Ｓ６：ＮＯ）、Ｘｕ１はＸｕｗとされ、Ｘｖ１はＸｖｗとされ、Ｘｗ１は「０」とされる（Ｓ１１）。

Ｘｖの絶対値が最大と判定されてステップＳ７に進んだ場合、Ｘｖが正の値であるか否かが判別される（Ｓ７）。Ｘｖが正の値である場合（Ｓ７：ＹＥＳ）、Ｘｕ１は「２」にＸｕｖを加算した値とされ、Ｘｖ１は「２」とされ、Ｘｗ１は「２」にＸｗｖを加算した値とされる（Ｓ１２）。一方、Ｘｖが「０」以下の場合（Ｓ６７：ＮＯ）、Ｘｕ１はＸｕｖとされ、Ｘｖ１は「０」とされ、Ｘｗ１はＸｗｖとされる（Ｓ１３）。

つまり、指令信号生成処理では、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗのうち絶対値が最大のものを判定し、絶対値が最大の相電圧指令信号の正負を判定し、その判定結果に応じて指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を決定している。なお、図５に示すフローチャートは、指令信号生成処理の一例であって、これに限られない。

指令信号生成処理により生成された、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は、図４（ｄ）に示す波形Ｘｕ１，Ｘｖ１，Ｘｗ１のようになる。すなわち、モード１においては、図５のフローチャートにおいてステップＳ１３に進むので、波形Ｘｕ１は波形Ｘｕｖ（図４（ｂ）参照）となり、波形Ｘｖ１は「０」に固定された波形となり、波形Ｘｗ１は波形Ｘｗｖ（図４（ｃ）参照）となる。また、モード２においては、図５のフローチャートにおいてステップＳ８に進むので、波形Ｘｕ１は「２」に固定された波形となり、波形Ｘｖ１は波形Ｘｖｕを「２」だけ上方にシフトさせた波形となり、波形Ｘｗ１は波形Ｘｗｕを「２」だけ上方にシフトさせた波形となる。モード３においては、図５のフローチャートにおいてステップＳ１１に進むので、波形Ｘｕ１は波形Ｘｕｗとなり、波形Ｘｖ１は波形Ｘｖｗとなり、波形Ｘｗ１は「０」に固定された波形となる。モード４においては、図５のフローチャートにおいてステップＳ１２に進むので、波形Ｘｕ１は波形Ｘｕｖを「２」だけ上方にシフトさせた波形となり、波形Ｘｖ１は「２」に固定された波形となり、波形Ｘｗ１は波形Ｘｗｖを「２」だけ上方にシフトさせた波形となる。モード５においては、図５のフローチャートにおいてステップＳ９に進むので、波形Ｘｕ１は「０」に固定された波形となり、波形Ｘｖ１は波形Ｘｖｕとなり、波形Ｘｗ１は波形Ｘｗｕとなる。モード６においては、図５のフローチャートにおいてステップＳ１０に進むので、波形Ｘｕ１は波形Ｘｕｗを「２」だけ上方にシフトさせた波形となり、波形Ｘｖ１は波形Ｘｖｗを「２」だけ上方にシフトさせた波形となり、波形Ｘｗ１は「２」に固定された波形となる。

図３に戻って、ＰＷＭ信号生成部５３は、その内部で生成される所定の周波数（例えば、４ｋＨｚ）のキャリア信号（例えば、三角波信号）と、指令信号生成部５２から入力される指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてＰＷＭ信号Ｐを生成し、インバータ回路２に出力するものである。

指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、上限値「２」と下限値「０」との間で変化する（図４（ｄ）参照）。ＰＷＭ信号生成部５３は、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値「２」と、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の中間値（上限値「２」と下限値「０」の中間の値）「１」との間で変化するキャリア信号（以下では、「Ｐ側キャリア信号」とする。）と、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の中間値「１」と、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の下限値「０」との間で変化するキャリア信号（以下では、「Ｎ側キャリア信号」とする。）の、２つのキャリア信号を生成する。本実施形態では、上限値「２」が本発明の「第１の値」に相当し、下限値「０」が本発明の「第２の値」に相当し、中間値「１」が本発明の「第３の値」に相当する。Ｐ側キャリア信号とＮ側キャリア信号とは、互いに反転させた逆相の信号になっている。ＰＷＭ信号生成部５３は、Ｐ側キャリア信号と指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてそれぞれＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを生成し、Ｎ側キャリア信号と指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とに基づいてそれぞれＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成する。

図６は、指令信号Ｘｕ１とＰ側キャリア信号およびＮ側キャリア信号とからＰＷＭ信号Ｐｕｐ，Ｐｕｎを生成する方法を説明するための図である。同図においては、指令信号Ｘｕ１を波形Ｘ、Ｐ側キャリア信号を波形Ｃａ１、Ｎ側キャリア信号を波形Ｃａ２で示している。なお、図６は、概念を説明するためのものなので、各キャリア信号（波形Ｃａ１，Ｃａ２）の周波数が低い場合で記載しているが、実際には各キャリア信号の周波数はもっと高い。

同図（ａ）に示すように、Ｐ側キャリア信号の波形Ｃａ１は「２」と「１」との間で変化する三角波であり、Ｎ側キャリア信号の波形Ｃａ２は「１」と「０」との間で変化する三角波である。Ｐ側キャリア信号とＮ側キャリア信号とは逆相であって、Ｐ側キャリア信号の波形Ｃａ１が「２」のときにＮ側キャリア信号の波形Ｃａ２は「０」になっており、Ｐ側キャリア信号の波形Ｃａ１が「１」のときにＮ側キャリア信号の波形Ｃａ２は「１」になっている。指令信号Ｘｕ１の波形ＸがＰ側キャリア信号の波形Ｃａ１およびＮ側キャリア信号の波形Ｃａ２と比較されて、ＰＷＭ信号Ｐｕｐ，Ｐｕｎが生成される。なお、キャリア信号は三角波信号に限定されない。

また、ＰＷＭ信号生成部５３は、ＰＷＭ信号ＰｕｐとＰＷＭ信号ＰｕｎとからＰＷＭ信号Ｐｕｏを生成し、ＰＷＭ信号ＰｖｐとＰＷＭ信号ＰｖｎとからＰＷＭ信号Ｐｖｏを生成し、ＰＷＭ信号ＰｗｐとＰＷＭ信号ＰｗｎとからＰＷＭ信号Ｐｗｏを生成する。

図７は、ＰＷＭ信号生成部５３の内部構成を示すブロック図である。同図に示すように、ＰＷＭ信号生成部５３は、Ｐ側キャリア生成部５３１、Ｎ側キャリア生成部５３２、Ｐ側比較部５３３、Ｎ側比較部５３４、およびＮＯＲ部５３５を備えている。

Ｐ側キャリア生成部５３１は、「２」と「１」との間で変化する三角波信号を生成し、Ｐ側キャリア信号として出力する。出力されたＰ側キャリア信号は、Ｐ側比較部５３３に入力される。Ｐ側キャリア生成部５３１が本発明の「第１キャリア生成手段」に相当し、Ｐ側キャリア信号が本発明の「第１キャリア信号」に相当する。

Ｎ側キャリア生成部５３２は、Ｐ側キャリア信号が「２」のときに「０」になり、Ｐ側キャリア信号が「１」のときに「１」になる三角波信号、つまり、Ｐ側キャリア信号を反転させた逆相の信号を生成し、Ｎ側キャリア信号として出力する。出力されたＮ側キャリア信号は、Ｎ側比較部５３４に入力される。なお、Ｎ側キャリア生成部５３２は、Ｐ側キャリア生成部５３１からＰ側キャリア信号を入力されて、これに基づいてＮ側キャリア信号を生成するようにしてもよい。Ｎ側キャリア生成部５３２が本発明の「第２キャリア生成手段」に相当し、Ｎ側キャリア信号が本発明の「第２キャリア信号」に相当する。

Ｐ側比較部５３３は、指令信号生成部５２から入力される指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１と、Ｐ側キャリア生成部５３１から入力されるＰ側キャリア信号とを比較して、それぞれＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを生成する。Ｐ側比較部５３３が本発明の「第１パルス生成手段」に相当し、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐが本発明の「第１パルス信号」に相当する。

図６（ｂ）は、指令信号Ｘｕ１とＰ側キャリア信号とからＰＷＭ信号Ｐｕｐを生成する方法を説明するための図である。同図（ｂ）においては、ＰＷＭ信号Ｐｕｐを波形Ｐ１で示している。Ｐ側比較部５３３は、指令信号Ｘｕ１がＰ側キャリア信号以上となる期間にハイレベルとなり、指令信号Ｘｕ１がＰ側キャリア信号より小さい期間にローレベルとなるパルス信号をＰＷＭ信号Ｐｕｐとして生成する。したがって、同図（ｂ）において、波形Ｘが波形Ｃａ１以上となる期間に波形Ｐ１がハイレベルとなっており、波形Ｘが波形Ｃａ１より小さい期間に波形Ｐ１がローレベルとなっている。

指令信号Ｘｖ１とＰ側キャリア信号とからＰＷＭ信号Ｐｖｐを生成する方法、および、指令信号Ｘｗ１とＰ側キャリア信号とからＰＷＭ信号Ｐｗｐを生成する方法も同様である。生成されたＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、それぞれインバータ回路２のスイッチング素子Ｓ１，Ｓ２，Ｓ３のベース端子に入力される。また、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、ＮＯＲ部５３５にも入力される。

Ｎ側比較部５３４は、指令信号生成部５２から入力される指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１と、Ｎ側キャリア生成部５３２から入力されるＮ側キャリア信号とを比較して、それぞれＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成する。Ｎ側比較部５３４が本発明の「第２パルス生成手段」に相当し、ＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎが本発明の「第２パルス信号」に相当する。

図６（ｃ）は、指令信号Ｘｕ１とＮ側キャリア信号とからＰＷＭ信号Ｐｕｎを生成する方法を説明するための図である。同図（ｃ）においては、ＰＷＭ信号Ｐｕｎを波形Ｐ２で示している。Ｎ側比較部５３４は、指令信号Ｘｕ１がＮ側キャリア信号より大きい期間にローレベルとなり、指令信号Ｘｕ１がＮ側キャリア信号以下となる期間にハイレベルとなるパルス信号をＰＷＭ信号Ｐｕｎとして生成する。したがって、同図（ｃ）において、波形Ｘが波形Ｃａ２より大きい期間に波形Ｐ２がローレベルとなっており、波形Ｘが波形Ｃａ２以下となる期間に波形Ｐ２がハイレベルとなっている。

指令信号Ｘｖ１とＮ側キャリア信号とからＰＷＭ信号Ｐｖｎを生成する方法、および、指令信号Ｘｗ１とＮ側キャリア信号とからＰＷＭ信号Ｐｗｎを生成する方法も同様である。生成されたＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、それぞれインバータ回路２のスイッチング素子Ｓ４，Ｓ５，Ｓ６のベース端子に入力される。また、ＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、ＮＯＲ部５３５にも入力される。

ＮＯＲ部５３５は、Ｐ側比較部５３３からＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを入力され、Ｎ側比較部５３４からＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを入力されて、ＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを生成する。ＮＯＲ部５３５が本発明の「第３パルス生成手段」に相当し、ＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏが本発明の「第３パルス信号」に相当する。また、Ｎ側比較部５３４、Ｎ側比較部５３４、およびＮＯＲ部５３５が、本発明の「パルス生成手段」に相当する。

図８は、ＰＷＭ信号ＰｕｐとＰＷＭ信号ＰｕｎとからＰＷＭ信号Ｐｕｏを生成する方法を説明するための図である。同図においては、ＰＷＭ信号Ｐｕｐ，Ｐｕｎ，Ｐｕｏをそれぞれ波形Ｐ１，Ｐ２，Ｐ３で示している。ＮＯＲ部５３５は、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｎとの否定論理和を演算して、ＰＷＭ信号Ｐｕｏを生成する。したがって、同図において、波形Ｐ１と波形Ｐ２とが両方ともローレベルの期間のみ、波形Ｐ３がハイレベルになっている。

同様に、ＮＯＲ部５３５は、ＰＷＭ信号ＰｖｐとＰＷＭ信号Ｐｖｎとの否定論理和を演算してＰＷＭ信号Ｐｖｏを生成し、ＰＷＭ信号ＰｗｐとＰＷＭ信号Ｐｗｎとの否定論理和を演算してＰＷＭ信号Ｐｗｏを生成する。生成されたＰＷＭ信号Ｐｕｏはインバータ回路２のスイッチング素子Ｓ７およびＳ８のベース端子に入力され、ＰＷＭ信号Ｐｖｏはスイッチング素子Ｓ９およびＳ１０のベース端子に入力され、ＰＷＭ信号Ｐｗｏはスイッチング素子Ｓ１１およびＳ１２のベース端子に入力される。

図６（ｂ）に示すように、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）は指令信号Ｘｕ１（波形Ｘ）が「１」以上のときにしかハイレベルにならない（指令信号Ｘｕ１が「１」未満のときはローレベルを継続する）。また、図６（ｃ）に示すように、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）は指令信号Ｘｕ１が「１」未満のときにしかハイレベルにならない（指令信号Ｘｕ１が「１」以上のときはローレベルを継続する）。つまり、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｎのハイレベル期間が重なることはない。また、ＰＷＭ信号Ｐｕｏは、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのときにハイレベルになる。したがって、ＰＷＭ信号Ｐｕｐ、ＰＷＭ信号Ｐｕｎ、ＰＷＭ信号Ｐｕｏのいずれかのみがハイレベルとなる（図８参照）。

ＰＷＭ信号Ｐｕｐがハイレベルのとき、スイッチング素子Ｓ１がオン状態、スイッチング素子Ｓ４およびスイッチング素子Ｓ７，Ｓ８がオフ状態となるので、Ｕ相の出力相電圧は点Ｐの電位（すなわち、直流電源１の正極側の電位「Ｅ」）となる（図２参照）。ＰＷＭ信号Ｐｕｎがハイレベルのとき、スイッチング素子Ｓ４がオン状態、スイッチング素子Ｓ１およびスイッチング素子Ｓ７，Ｓ８がオフ状態となるので、Ｕ相の出力相電圧は点Ｎの電位（すなわち、直流電源１の負極側の電位「０」）となる。また、ＰＷＭ信号Ｐｕｏがハイレベルのとき、スイッチング素子Ｓ７，Ｓ８がオン状態、スイッチング素子Ｓ１およびスイッチング素子Ｓ４がオフ状態となるので、Ｕ相の出力相電圧は点Ｏの電位（すなわち、直流電源１の正極側と負極側の中間の電位「(１／２)Ｅ」）となる。これにより、Ｕ相の出力相電圧は、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。

同様に、Ｖ相およびＷ相の出力相電圧も、直流電源１の正極側の電位「Ｅ」、負極側の電位「０」、中間の電位「(１／２)Ｅ」の３レベルの電位となる。また、Ｖ相に対するＵ相の出力線間電圧は、Ｕ相の出力相電圧とＶ相の出力相電圧との差となっている。したがって、Ｖ相に対するＵ相の出力線間電圧は、「－Ｅ」、「－（１／２）Ｅ」、「０」、「（１／２）Ｅ」、「Ｅ」の５レベルの電位となる。なお、Ｗ相に対するＶ相の出力線間電圧およびＵ相に対するＷ相の出力線間電圧も同様である。

図８における期間ｔ１では、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）がハイレベルに固定され、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）およびＰＷＭ信号Ｐｕｏ（波形Ｐ３）がローレベルに固定される。この場合、ＰＷＭ信号Ｐｕｐ，Ｐｕｎ，Ｐｕｏがそれぞれ入力されるスイッチング素子Ｓ１，Ｓ４，Ｓ７とＳ８は、スイッチングを停止している。期間ｔ２では、ＰＷＭ信号Ｐｕｐ（波形Ｐ１）およびＰＷＭ信号Ｐｕｏ（波形Ｐ３）がローレベルに固定され、ＰＷＭ信号Ｐｕｎ（波形Ｐ２）がハイレベルに固定される。この場合も、スイッチング素子Ｓ１，Ｓ４，Ｓ７とＳ８は、スイッチングを停止している。

なお、ＰＷＭ信号生成部５３の構成は、上述したものに限定されない。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１から、正極側スイッチ、負極側スイッチ、中間側スイッチをそれぞれ駆動するためのＰＷＭ信号を生成することができるものであれば、他の方法を用いてもよい。例えば、瞬時空間ベクトル選択方式を適用する構成としてもよい。

なお、制御回路５は、デジタル回路として実現してもよいし、アナログ回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路５として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。

本実施形態において、制御回路５の指令信号生成部５２は図４（ｄ）に示す波形となる指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を出力し、ＰＷＭ信号生成部５３は指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいてＰＷＭ信号Ｐを生成してインバータ回路２に出力する。インバータ回路２は、ＰＷＭ信号Ｐに基づいて、スイッチング素子Ｓ１～Ｓ１２のスイッチングを行う。これにより、直流電源１が出力する直流電力は、交流電力に変換されて出力される。

インバータ装置Ａ１が出力する相電圧信号Ｖｕ１，Ｖｖ１，Ｖｗ１の波形は、図４（ｄ）に示す指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形と同様になる。図４から判るように、指令信号Ｘｕ１とＸｖ１との差分信号は線間電圧指令信号Ｘｕｖに一致する。同様に、指令信号Ｘｖ１とＸｗ１との差分信号は線間電圧指令信号Ｘｖｗに一致し、指令信号Ｘｗ１とＸｕ１との差分信号は線間電圧指令信号Ｘｗｕに一致する。したがって、相電圧信号Ｖｕ１，Ｖｖ１，Ｖｗ１の差分信号である線間電圧信号Ｖｕｖ，Ｖｖｗ，Ｖｗｕの波形は、図４（ｂ）に示す線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕと同じになる。よって、線間電圧信号Ｖｕｖ，Ｖｖｗ，Ｖｗｕは三相平衡した正弦波信号となるので、電力系統Ｂの系統電圧と同期することができる。したがって、インバータ装置Ａ１が出力する交流電力を電力系統Ｂに供給することができる。また、インバータ装置Ａ１の出力電流の波形も、正弦波になる。

次に、図９を参照して、インバータ装置Ａ１を実際に駆動させたときの出力電流の波形について説明する。

図９（ｂ）は、インバータ装置Ａ１を実際に駆動させたときに検出された、三相交流の出力電流の波形を示している。また、図９（ａ）は、インバータ装置Ａ１のＰＷＭ信号生成部５３において、Ｎ側キャリア生成部５３２が生成するＮ側キャリア信号を、Ｐ側キャリア信号の同相信号にした場合、すなわち従来のインバータ装置の出力電流の波形を示している。図９（ａ），（ｂ）において示す破線は、過電流検出器に設定されている、過電流を検出するための閾値電流を示している。

図９（ａ）に示すように、従来のインバータ装置の場合、出力電流に大きなリップルが発生しており、出力電流の瞬時値が閾値電流に達している（図９（ａ）に示す丸印参照）。出力電流の瞬時値が閾値電流に達すると、過電流検出器は、過電流と判定して、インバータ装置を停止させる。Ｐ側キャリア信号とＮ側キャリア信号とが同相の場合、Ｐ側キャリア信号とＮ側キャリア信号とは波形が上下対称になっていない。したがって、指令信号に対して上下対称に比較を行うことができない。そのため、Ｐ側比較部５３３で生成されるＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐと、Ｎ側比較部５３４で生成されるＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎとでは、わずかなずれが生じる。これにより、出力電流のリップルが大きくなる。

一方、図９（ｂ）に示すように、インバータ装置Ａ１の場合、出力電流にリップルが発生しているが、リップルが小さいので、出力電流の瞬時値は閾値電流に達しない。インバータ装置Ａ１の場合、Ｐ側キャリア信号とＮ側キャリア信号とは逆相のため、Ｐ側キャリア信号とＮ側キャリア信号とは波形が上下対称になっている。したがって、指令信号に対して上下対称に比較を行うことができる。そのため、Ｐ側比較部５３３で生成されるＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐと、Ｎ側比較部５３４で生成されるＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎとでのずれが生じない。これにより、出力電流のリップルが抑制される。

次に、本実施形態に係るインバータ装置Ａ１の作用および効果について説明する。

本実施形態によると、Ｎ側キャリア生成部５３２は、Ｎ側キャリア信号を、Ｐ側キャリア信号の逆相の信号として生成する。つまり、Ｐ側キャリア信号とＮ側キャリア信号とは、互いに反転された逆相の信号になっている。ＰＷＭ信号生成部５３は、当該Ｐ側キャリア信号およびＮ側キャリア信号と、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とを比較することでＰＷＭ信号Ｐを生成して、インバータ回路２に出力する。Ｐ側キャリア信号とＮ側キャリア信号とは、波形が上下対称になっているので、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に対して上下対称に比較を行うことができる。よって、インバータ装置Ａ１から出力される三相交流の出力電流は、リップルが抑制された波形になる（図９参照）。これにより、過電流検出器が過電流と誤判定することを抑制することができる。

また、本実施形態によると、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１は、周期的な信号となり、所定の期間で「０」に固定され、他の所定の期間で「２」に固定される（図４（ｄ）参照）。したがって、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＰ側キャリア信号とを比較することで生成されるＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐは、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１が「２」に固定されている期間でハイレベルを継続することになる（図６（ｂ）参照）。また、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１とＮ側キャリア信号とを比較することで生成されるＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎは、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１が「０」に固定されている期間でハイレベルを継続することになる（図６（ｃ）参照）。さらに、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，ＰｗｐとＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎとの否定論理和としてそれぞれ生成されるＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏは、ＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐがハイレベルを継続する期間およびＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎがハイレベルを継続する期間で、ローレベルを継続することになる（図８参照）。各ＰＷＭ信号がハイレベルまたはローレベルを継続する期間でスイッチング素子のスイッチングが停止されるので、スイッチング回数を低減することができ、スイッチングロスを低減することができる。

なお、本実施形態においては、Ｐ側キャリア信号およびＮ側キャリア信号が三角波信号である場合について説明したが、これに限られない。Ｐ側キャリア信号およびＮ側キャリア信号は、図１０（ａ），（ｂ）に、波形Ｃａ１，Ｃａ２で示すようなのこぎり波であってもよい。

本実施形態においては、Ｐ側キャリア信号の上限値が指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値「２」に一致し、Ｎ側キャリア信号の下限値が指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の下限値「０」に一致する場合について説明したが、これに限られない。Ｐ側キャリア信号の上限値は指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値「２」以下の値であればよく、Ｎ側キャリア信号の下限値は指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の下限値「０」以上であればよい。つまり、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値がＰ側キャリア信号の上限値以上の値であり、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の下限値がＮ側キャリア信号の下限値以下の値であればよい。

本実施形態においては、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の上限値が「２」で下限値が「０」の場合について説明したが、これに限られない。例えば、上限値が「１」で下限値が「－１」となるように、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成するようにしてもよい。この場合、Ｐ側キャリア信号およびＮ側キャリア信号の上限値および下限値を変更する必要がある。すなわち、Ｐ側キャリア信号の上限値を「１」、下限値を「０」とし、Ｎ側キャリア信号の上限値を「０」、下限値を「－１」とする必要がある。

本実施形態においては、直流電源１の負極が接地されて点Ｎの電位が「０」である場合について説明したが、これに限られない。例えば、直流電源１の正極が接地されて点Ｐの電位が「０」である場合や、点Ｏが接地されて点Ｏの電位が「０」である場合でも、本発明を適用することができる。

本実施形態においては、点Ｏの電位が、点Ｎの電位「０」と点Ｐの電位「Ｅ」の中間の電位である「(１／２)Ｅ」である場合について説明したが、これに限られない。分圧用コンデンサＣ１の静電容量と分圧用コンデンサＣ２の静電容量とが異なれば、点Ｏの電位は中間の電位にならない。例えば、分圧用コンデンサＣ１の静電容量と分圧用コンデンサＣ２の静電容量との比を２：１として、点Ｏの電位を「(２／３)Ｅ」としてもよい。この場合、Ｐ側キャリア信号およびＮ側キャリア信号の振幅を変更する必要がある。本変形例の場合、正極側スイッチＳｐに印加される電圧をより低くすることができるので、正極側スイッチＳｐにより耐圧の低いスイッチング素子を用いることができる。

本実施形態においては、指令信号生成部５２が、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成する場合について説明したが、これに限られない。指令信号生成部５２は、図１１（ａ），（ｂ），（ｃ）に示す波形の指令信号を生成するようにしてもよい。図１１（ａ），（ｂ），（ｃ）においては、Ｕ相の指令信号のみを記載しており、Ｖ相およびＷ相の指令信号の記載を省略している。

図１１（ａ）は、指令信号生成部５２が、線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕのうち絶対値が最大のものを判定し、絶対値が最大のものに対応する相電圧指令信号の正負を判定し、その判定結果に応じて指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を生成するようにした場合の、指令信号Ｘｕ２の波形を示している。

図９（ｃ）は、指令信号生成部５２が指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に代えて、指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を生成するようにした場合の、インバータ装置Ａ１の出力電流の波形を示している。図９（ｃ）において示す破線は、過電流検出器に設定されている、過電流を検出するための閾値電流を示している。図９（ｃ）に示すように、本変形例（指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を生成する）の場合、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を生成する場合（図９（ｂ）参照）と比較して、出力電流のリップルがより小さくなっている。したがって、過電流検出器が過電流と誤判定することを、より抑制することができる。

図４（ｄ）および図６（ａ）に示すように、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１の波形は、Ｐ側キャリア信号とＮ側キャリア信号との境界である「１」を挟んで上下する部分を含んでいる。例えば、図４（ｄ）に示す指令信号Ｘｕ１の波形は、位相が「０」の直前に「１」以上になり、位相が「０」のときに「１」以下になり、位相が「０」の直後に「１」以上になっている。この境界「１」での上下動の部分では、各キャリア信号との比較によるＰＷＭ信号の生成において、指令信号と各キャリア信号との位相の関係によってパルスが生じる場合と生じない場合とがある。このパルスの有無によって、出力電流が変動するので、リップルが発生しやすい。一方、図１１（ａ）に示すように、指令信号Ｘｕ２の波形は、境界である「１」を挟んで上下する部分を含んでいない。指令信号Ｘｖ２，Ｘｗ２も同様である。したがって、指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を用いた場合（図９（ｃ）参照）、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を用いた場合（図９（ｂ）参照）と比較して、出力電流のリップルが小さくなる。

図１１（ｂ）は、指令信号生成部５２が、図１１（ａ）の場合と同様にして、指令信号Ｘｕ３，Ｘｖ３，Ｘｗ３を生成するようにした場合の、指令信号Ｘｕ３の波形を示している。指令信号Ｘｕ３，Ｘｖ３，Ｘｗ３は、各モードで適用する線間電圧指令信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形が、指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２の場合と異なっている。本変形例（指令信号Ｘｕ３，Ｘｖ３，Ｘｗ３を生成する）の場合も、指令信号Ｘｕ３，Ｘｖ３，Ｘｗ３の波形が、境界である「１」を挟んで上下する部分を含んでいないので、出力電流のリップルの大きさは、指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を生成する場合（図９（ｃ）参照）と同程度になる。

図１１（ｃ）は、指令信号生成部５２が、１周期を６つのモードに分割する代わりに、１２のモードに分割して、指令信号Ｘｕ４，Ｘｖ４，Ｘｗ４を生成するようにした場合の、指令信号Ｘｕ４の波形を示している。本変形例では、指令信号生成部５２は、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗのうち絶対値が中間の大きさのもの（最大でも最小でもないもの）を判定し、絶対値が中間の大きさの相電圧指令信号の正負を判定し、その判定結果に応じて指令信号Ｘｕ４，Ｘｖ４，Ｘｗ４を決定している。本変形例（指令信号Ｘｕ４，Ｘｖ４，Ｘｗ４を生成する）の場合も、指令信号Ｘｕ４，Ｘｖ４，Ｘｗ４の波形が、境界である「１」を挟んで上下する部分を含んでいないので、出力電流のリップルの大きさは、指令信号Ｘｕ２，Ｘｖ２，Ｘｗ２を生成する場合（図９（ｃ）参照）と同程度になる。なお、指令信号生成部５２は、１周期を２４のモードに分割して指令信号を生成するようにしてもよいし、１周期を３６のモードに分割して指令信号を生成するようにしてもよい。なお、図１１（ａ），（ｂ），（ｃ）に示す変形例の各指令信号の生成方法の詳細は、特許文献１に記載されている。

また、指令信号が、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１などのような特殊な形状の波形ではなく、通常の正弦波形状であってもよい。従来のインバータ装置の場合、指令信号が通常の正弦波形状であっても、出力電流のリップルは大きくはないが発生している。したがって、過電流を検出するための閾値を小さく設定した場合、リップルによって過電流と誤判定するという問題は生じる。本実施形態に係るインバータ装置Ａ１の場合、リップルを抑制できるので、この問題が発生することを抑制できる。

図１２～図１５は、本発明の他の実施形態を示している。なお、これらの図において、上記第１実施形態に係るインバータ装置Ａ１と同一または類似の要素には同一の符号を付している。

〔第２実施形態〕
図１２は、本発明の第２実施形態に係るインバータ装置Ａ２を説明するための図であり、ＰＷＭ信号生成部５３’の内部構成を示すブロック図である。図１２に示すインバータ装置Ａ２は、Ｎ側比較部５３４に入力されるキャリア信号を、Ｎ側キャリア信号と、Ｎ側キャリア信号を反転させた信号とで切り替える点で、第１実施形態に係るインバータ装置Ａ１（図７参照）と異なっている。

ＰＷＭ信号生成部５３’は、ＰＷＭ信号生成部５３と比較して、キャリア反転部５３６およびキャリア切替部５３７をさらに備えている点で異なる。本実施形態において、Ｎ側キャリア生成部５３２は、Ｎ側キャリア信号をキャリア反転部５３６およびキャリア切替部５３７に出力する。キャリア反転部５３６は、Ｎ側キャリア生成部５３２からＮ側キャリア信号を入力され、Ｎ側キャリア信号を反転させたキャリア信号を生成して、キャリア切替部５３７に出力する。Ｎ側キャリア信号を反転させたキャリア信号は、Ｐ側キャリア信号と同相の信号になるので、以下では「同相キャリア信号」と記載する。なお、キャリア反転部５３６は、Ｎ側キャリア生成部５３２から入力されるＮ側キャリア信号を反転させるのではなく、「１」と「０」との間を変動する三角波信号であって、Ｐ側キャリア信号の同相のキャリア信号を生成して、同相キャリア信号としてキャリア切替部５３７に出力してもよい。本実施形態におけるキャリア反転部５３６が、本発明の「第３キャリア生成部」に相当する。また、同相キャリア信号が、本発明の「第３キャリア信号」に相当する。

キャリア切替部５３７は、Ｎ側キャリア生成部５３２から入力されるＮ側キャリア信号と、キャリア反転部５３６から入力される同相キャリア信号とを切り替えて、Ｎ側比較部５３４に出力する。キャリア切替部５３７は、例えば、インバータ装置Ａ２の出力電力に応じて、キャリア信号を切り替える。具体的には、キャリア切替部５３７は、インバータ装置Ａ２の出力電力が小さい場合（例えば定格出力の２０％未満の場合）、Ｎ側キャリア信号をＮ側比較部５３４に出力する。一方、インバータ装置Ａ２の出力電力が大きい場合（例えば定格出力の２０％以上の場合）、Ｎ側キャリア信号を反転させたキャリア信号をＮ側比較部５３４に出力する。インバータ装置Ａ２の出力電力は、インバータ装置Ａ２の出力端に配置される電流センサおよび電圧センサ（図示なし）の検出結果から演算より算出されて、キャリア切替部５３７に入力される。Ｎ側比較部５３４は、指令信号生成部５２から入力される指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１と、キャリア切替部５３７から入力されるキャリア信号とを比較して、それぞれＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを生成する。

インバータ装置Ａ２の出力電力が小さい場合、出力電流の波形が乱れやすいので、リップルが大きいと、出力電流が過電流を検出するための閾値に達する可能性が高くなる。したがって、出力電流のリップルを抑制する必要がある。一方、インバータ装置Ａ２の出力電力が大きい場合、出力電流の波形は乱れにくいので、リップルにより出力電流が過電流を検出するための閾値に達する可能性は低い。また、同相キャリア信号を用いる場合の方が、Ｎ側キャリア信号を用いる場合より、出力効率が良くなる。したがって、本実施形態では、出力電力が小さい場合、リップルを抑制することを重視して、Ｎ側キャリア信号を用いる。一方、出力電力が大きい場合、出力効率を重視して、同相キャリア信号を用いる。実験によると、出力電力が定格出力の２０％程度より小さい場合に出力電流の波形が乱れやすかったので、本実施形態では、定格出力の２０％をキャリア信号の切り替えの境界値としている。なお、切り替えの境界値は、これに限定されない。

本実施形態によると、インバータ装置Ａ２の出力電力が小さい場合、Ｐ側キャリア信号の逆相のＮ側キャリア信号がＮ側比較部５３４に出力される。したがって、インバータ装置Ａ２から出力される三相交流の出力電流は、リップルが抑制された波形になる。これにより、過電流検出器が過電流と誤判定することを抑制することができる。一方、インバータ装置Ａ２の出力電力が大きい場合、Ｐ側キャリア信号と同相の同相キャリア信号がＮ側比較部５３４に出力される。したがって、インバータ装置Ａ２の出力効率を、Ｎ側キャリア信号を用いた場合より向上させることができる。これにより、インバータ装置Ａ２は、出力電力に応じて、リップルを抑制する状態と、出力効率を向上させる状態とを切り替えることができる。

なお、本実施形態においては、キャリア切替部５３７が、インバータ装置Ａ２の出力電力に応じてキャリア信号を切り替える場合について説明したが、これに限られない。例えば、インバータ装置Ａ２の出力電圧や出力電流、その他の検出値に応じてキャリア信号を切り替えるようにしてもよい。また、本実施形態においては、キャリア反転部５３６がＮ側キャリア信号を反転させて同相キャリア信号を生成する場合について説明したが、これに限られない。同相キャリア信号を先に生成して、同相キャリア信号を反転させることでＮ側キャリア信号を生成するようにしてもよい。また、本実施形態では、Ｎ側比較部５３４に入力するキャリア信号を切り替える場合について説明したが、これに限られない。Ｐ側比較部５３３に入力するキャリア信号を、Ｐ側キャリア信号とこれを反転させたキャリア信号とを切り替えるようにしてもよい。

〔第３実施形態〕
図１３は、本発明の第３実施形態に係るインバータ装置Ａ３を説明するための図であり、制御回路５’の内部構成を示すブロック図である。図１３に示すインバータ装置Ａ３は、ＰＷＭ信号生成部５３に入力される指令信号を、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１と相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗとで切り替える点で、第１実施形態に係るインバータ装置Ａ１（図３参照）と異なっている。

制御回路５’は、制御回路５と比較して、指令信号切替部５４をさらに備えている点で異なる。本実施形態において、フィードバック制御部５１は、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを指令信号生成部５２および指令信号切替部５４に出力する。指令信号切替部５４は、指令信号生成部５２から入力される指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１と、フィードバック制御部５１から入力される相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗとを切り替えて、ＰＷＭ信号生成部５３に出力する。指令信号切替部５４は、例えば、インバータ装置Ａ３の出力電力に応じて、指令信号を切り替える。具体的には、指令信号切替部５４は、インバータ装置Ａ３の出力電力が小さい場合（例えば定格出力の２０％未満の場合）、相電圧指令信号Ｘｕ，Ｘｖ，ＸｗをＰＷＭ信号生成部５３に出力する。一方、インバータ装置Ａ３の出力電力が大きい場合（例えば定格出力の２０％以上の場合）、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１をＰＷＭ信号生成部５３に出力する。ＰＷＭ信号生成部５３は、指令信号切替部５４から入力される指令信号に基づいて、ＰＷＭ信号Ｐを生成する。

インバータ装置Ａ３の出力電力が小さい場合、出力電流の波形が乱れやすいので、リップルが大きいと、出力電流が過電流を検出するための閾値に達する可能性が高くなる。したがって、出力電流のリップルを抑制する必要がある。相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを用いる場合の方が、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を用いる場合より、出力電流のリップルを抑制できる。一方、インバータ装置Ａ３の出力電力が大きい場合、出力電流の波形は乱れにくいので、リップルにより出力電流が過電流を検出するための閾値に達する可能性は低い。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を用いる場合の方が、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを用いる場合より、スイッチングロスを低減できるので、出力効率が良くなる。したがって、本実施形態では、出力電力が小さい場合、リップルを抑制することを重視して、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを用いる。一方、出力電力が大きい場合、出力効率を重視して、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１を用いる。実験によると、出力電力が定格出力の２０％程度より小さい場合に出力電流の波形が乱れやすかったので、本実施形態では、定格出力の２０％を、ＰＷＭ信号生成部５３に出力する信号の切り替えの境界値としている。なお、切り替えの境界値は、これに限定されない。

本実施形態によると、インバータ装置Ａ３の出力電力が小さい場合、相電圧指令信号Ｘｕ，Ｘｖ，ＸｗがＰＷＭ信号生成部５３に出力される。したがって、インバータ装置Ａ３から出力される三相交流の出力電流は、リップルが抑制された波形になる。これにより、過電流検出器が過電流と誤判定することを抑制することができる。一方、インバータ装置Ａ３の出力電力が大きい場合、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１がＰＷＭ信号生成部５３に出力される。したがって、インバータ装置Ａ３の出力効率を、相電圧指令信号Ｘｕ，Ｘｖ，Ｘｗを用いた場合より向上させることができる。これにより、インバータ装置Ａ３は、出力電力に応じて、リップルを抑制する状態と、出力効率を向上させる状態とを切り替えることができる。

なお、本実施形態においては、指令信号切替部５４が、インバータ装置Ａ３の出力電力に応じて指令信号を切り替える場合について説明したが、これに限られない。例えば、インバータ装置Ａ３の出力電圧や出力電流、その他の検出値に応じて指令信号を切り替えるようにしてもよい。

〔第４実施形態〕
図１４および図１５は、本発明の第４実施形態に係るインバータ装置Ａ４を説明するための図である。図１４はインバータ回路２’の内部構成を示す回路図であり、図１５はＰＷＭ信号生成部５３”の内部構成を示すブロック図である。図１４および図１５に示すインバータ装置Ａ４は、他の種類の３レベルインバータ回路を用いる点で、第１実施形態に係るインバータ装置Ａ１（図２および図７参照）と異なっている。

インバータ回路２’は、三相のＰＷＭ制御型インバータであり、各相の出力相電圧が３レベルの電位となる３レベルインバータ回路である。同図に示すように、インバータ回路２’の各相のアームは、４つの直列接続されたスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１，Ｓ１’，Ｓ４’，Ｓ４）と各スイッチング素子にそれぞれ逆並列接続された４つのダイオードとからなる。また、直流電源１の正極に接続する点Ｐと負極に接続する点Ｎとの間には、静電容量が同一で直列接続された２つの分圧用コンデンサＣ１，Ｃ２が並列接続されている。各アームの正極側の２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１およびＳ１’）の接続点は、クランプダイオードＤｃ１を介して、分圧用コンデンサＣ１と分圧用コンデンサＣ２の接続点Ｏに接続されている。また、各アームの負極側の２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ４’およびＳ４）の接続点は、クランプダイオードＤｃ２を介して接続点Ｏに接続されている。各アームの両極に接続しない２つのスイッチング素子（例えば、Ｕ相アームの場合、スイッチング素子Ｓ１’およびＳ４’）の接続点には当該相の出力ラインが接続されている。

インバータ回路２’のＵ相の出力相電圧は、スイッチング素子の状態によって３レベルの電位となる。直流電源１の負極の電位を「０」、正極の電位を「Ｅ」とすると、スイッチング素子Ｓ１およびＳ１’がオン状態でスイッチング素子Ｓ４およびＳ４’がオフ状態の場合、出力ラインの電位は「Ｅ」となり、スイッチング素子Ｓ４およびＳ４’がオン状態でスイッチング素子Ｓ１およびＳ１’がオフ状態の場合、出力ラインの電位は「０」となり、スイッチング素子Ｓ１’およびＳ４’がオン状態でスイッチング素子Ｓ１およびＳ４がオフ状態の場合、出力ラインの電位は「(１／２)Ｅ」となる。なお、インバータ回路２’の内部構成は限定されず、他の３レベルインバータ回路であってもよい。

ＰＷＭ信号生成部５３”は、ＯＲ部５３８およびＯＲ部５３９を設け、スイッチング素子Ｓ１’～Ｓ６’に入力するためのＰＷＭ信号を生成するようにしている点で、図７に示すＰＷＭ信号生成部５３と異なる。

ＯＲ部５３８は、Ｐ側比較部５３３からＰＷＭ信号Ｐｕｐ，Ｐｖｐ，Ｐｗｐを入力され、ＮＯＲ部５３５からＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを入力されて、スイッチング素子Ｓ１’～Ｓ３’に入力するためのＰＷＭ信号を生成する。ＯＲ部５３８は、ＰＷＭ信号ＰｕｐとＰＷＭ信号Ｐｕｏとの論理和を演算して、スイッチング素子Ｓ１’に入力するためのＰＷＭ信号を生成する。したがって、スイッチング素子Ｓ１’に入力するためのＰＷＭ信号は、ＰＷＭ信号Ｐｕｐがハイレベルのとき、または、ＰＷＭ信号Ｐｕｏがハイレベルのとき（すなわち、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのとき）に、ハイレベルとなる。同様に、ＯＲ部５３８は、ＰＷＭ信号ＰｖｐとＰＷＭ信号Ｐｖｏとの論理和を演算して、スイッチング素子Ｓ２’に入力するためのＰＷＭ信号を生成する。また、ＰＷＭ信号ＰｗｐとＰＷＭ信号Ｐｗｏとの論理和を演算して、スイッチング素子Ｓ３’に入力するためのＰＷＭ信号を生成する。

ＯＲ部５３９は、Ｎ側比較部５３４からＰＷＭ信号Ｐｕｎ，Ｐｖｎ，Ｐｗｎを入力され、ＮＯＲ部５３５からＰＷＭ信号Ｐｕｏ，Ｐｖｏ，Ｐｗｏを入力されて、スイッチング素子Ｓ４’～Ｓ６’に入力するためのＰＷＭ信号を生成する。ＯＲ部５３９は、ＰＷＭ信号ＰｕｎとＰＷＭ信号Ｐｕｏとの論理和を演算して、スイッチング素子Ｓ４’に入力するためのＰＷＭ信号を生成する。したがって、スイッチング素子Ｓ４’に入力するためのＰＷＭ信号は、ＰＷＭ信号Ｐｕｎがハイレベルのとき、または、ＰＷＭ信号Ｐｕｏがハイレベルのとき（すなわち、ＰＷＭ信号ＰｕｐおよびＰＷＭ信号Ｐｕｎがともにローレベルのとき）に、ハイレベルとなる。同様に、ＯＲ部５３９は、ＰＷＭ信号ＰｖｎとＰＷＭ信号Ｐｖｏとの論理和を演算して、スイッチング素子Ｓ５’に入力するためのＰＷＭ信号を生成する。また、ＰＷＭ信号ＰｗｎとＰＷＭ信号Ｐｗｏとの論理和を演算して、スイッチング素子Ｓ６’に入力するためのＰＷＭ信号を生成する。

なお、ＰＷＭ信号生成部５３”の構成は、上述したものに限定されない。指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１から、各スイッチング素子をそれぞれ駆動するためのＰＷＭ信号を生成することができるものであれば、他の方法を用いてもよい。

第４実施形態においても、Ｐ側キャリア信号とＮ側キャリア信号とは、互いに反転された逆相の信号になっている。したがって、インバータ装置Ａ４から出力される三相交流の出力電流は、リップルが抑制された波形になる。これにより、過電流検出器が過電流と誤判定することを抑制することができる。また、指令信号Ｘｕ１，Ｘｖ１，Ｘｗ１に基づいて生成されたＰＷＭ信号が入力されるので、スイッチング素子のスイッチング回数を低減することができ、スイッチングロスを低減することができる。

上記第１ないし第４実施形態においては、インバータ装置Ａ１～Ａ４を、パワーコンディショナとして用いた場合を例として説明したが、これに限られない。本発明は、他のシステムのインバータ装置にも適用することができる。

本発明に係るインバータ装置は、上述した実施形態に限定されるものではない。本発明に係るインバータ装置の各部の具体的な構成は、種々に設計変更自在である。

Ａ１，Ａ２，Ａ３，Ａ４ インバータ装置
１ 直流電源
２,２' インバータ回路（３レベルインバータ回路）
Ｓ１～Ｓ１２，Ｓ１’～Ｓ６’ スイッチング素子
Ｓｐ 正極側スイッチ
Ｓｎ 負極側スイッチ
Ｓｏ 中間側スイッチ
Ｄ１～Ｄ１２ 還流ダイオード
Ｄｃ１，Ｄｃ２ クランプダイオード
Ｃ１，Ｃ２ 分圧用コンデンサ
３ フィルタ回路
４ 変圧回路
５，５’ 制御回路
５１ フィードバック制御部
５２ 指令信号生成部
５３，５３’，５３” ＰＷＭ信号生成部
５３１ Ｐ側キャリア生成部（第１キャリア生成手段）
５３２ Ｎ側キャリア生成部（第２キャリア生成手段）
５３３ Ｐ側比較部（パルス生成手段、第１のパルス生成手段）
５３４ Ｎ側比較部（パルス生成手段、第２のパルス生成手段）
５３５ ＮＯＲ部（パルス生成手段、第３のパルス生成手段）
５３６ キャリア反転部（第３キャリア生成手段）
５３７ キャリア切替部
５３８，５３９ ＯＲ部
５４ 指令信号切替部
Ｂ 電力系統

Claims (7)

1. 三相交流電力を出力する３レベルインバータ回路と、
   前記３レベルインバータ回路が出力する相電圧の波形を指令する指令信号を生成する指令信号生成手段と、
   前記指令信号に基づいてＰＷＭ信号を生成して、前記３レベルインバータ回路に出力するＰＷＭ信号生成手段と、
   を備えており、
   前記ＰＷＭ信号生成手段は、
   第１の値と第２の値との間の値である第３の値と、前記第１の値との間を変動する第１キャリア信号を生成する第１キャリア生成手段と、
   前記第３の値と前記第２の値との間を変動し、前記第１キャリア信号の逆相の信号である第２キャリア信号を生成する第２キャリア生成手段と、
   前記指令信号、前記第１キャリア信号および前記第２キャリア信号に基づいて前記ＰＷＭ信号を生成するパルス生成手段と、
   前記第３の値と前記第２の値との間を変動し、前記第１キャリア信号の同相の信号である第３キャリア信号を生成する第３キャリア生成手段と、
   前記パルス生成手段が前記第２キャリア信号を用いる状態と、前記第２キャリア信号に代えて前記第３キャリア信号を用いる状態とで切り替えるキャリア切替手段と、
   を備えていることを特徴とするインバータ装置。
2. 前記キャリア切替手段は、前記インバータ装置の出力電力に応じて、切り替えを行う、請求項１に記載のインバータ装置。
3. 前記キャリア切替手段は、前記インバータ装置の出力電力が定格出力の２０％未満の場合に前記第２キャリア信号を用いる状態に切り替え、定格出力の２０％以上の場合に前記第３キャリア信号を用いる状態に切り替える、
   請求項２に記載のインバータ装置。
4. 前記指令信号の１周期の波形は、１／６の期間で前記第１の値以上の値に固定され、他の１／６の期間で前記第２の値以下の値に固定された波形である、
   請求項１ないし３のいずれかに記載のインバータ装置。
5. 三相交流電力を出力する３レベルインバータ回路と、
   センサより入力される検出信号とその目標値との偏差に基づいて、フィードバック指令信号を生成するフィードバック制御手段と、
   前記フィードバック指令信号に基づいて、前記３レベルインバータ回路が出力する相電圧の波形を指令する指令信号を生成する指令信号生成手段と、
   前記指令信号に基づいてＰＷＭ信号を生成して、前記３レベルインバータ回路に出力するＰＷＭ信号生成手段と、
   前記３レベルインバータ回路の出力電力に応じて、前記ＰＷＭ信号生成手段が前記指令信号に基づいて前記ＰＷＭ信号を生成する状態と、前記指令信号に代えて前記フィードバック指令信号に基づいて前記ＰＷＭ信号を生成する状態と、を切り替える指令信号切替手段と、
   を備えており、
   前記指令信号の１周期の波形は、１／６の期間で第１の値以上の値に固定され、他の１／６の期間で第２の値以下の値に固定された波形であり、
   前記ＰＷＭ信号生成手段は、
   前記第１の値と前記第２の値との間の値である第３の値と、前記第１の値との間を変動する第１キャリア信号を生成する第１キャリア生成手段と、
   前記第３の値と前記第２の値との間を変動し、前記第１キャリア信号の逆相の信号である第２キャリア信号を生成する第２キャリア生成手段と、
   前記指令信号、前記第１キャリア信号および前記第２キャリア信号に基づいて前記ＰＷＭ信号を生成するパルス生成手段と、
   を備えていることを特徴とするインバータ装置。
6. 前記指令信号切替手段は、前記インバータ装置の出力電力が定格出力の２０％未満の場合に前記フィードバック指令信号に基づいて前記ＰＷＭ信号を生成する状態に切り替え、定格出力の２０％以上の場合に前記指令信号に基づいて前記ＰＷＭ信号を生成する状態に切り替える、
   請求項５に記載のインバータ装置。
7. 前記パルス生成手段は、
   前記指令信号と前記第１キャリア信号とを比較して第１パルス信号を生成する第１パルス生成手段と、
   前記指令信号と前記第２キャリア信号とを比較して第２パルス信号を生成する第２パルス生成手段と、
   前記第１パルス信号と前記第２パルス信号とに基づいて第３パルス信号を生成する第３パルス生成手段と、
   を備えており、
   前記第１パルス信号、前記第２パルス信号、および前記第３パルス信号を前記ＰＷＭ信号として出力する、
   請求項１ないし６のいずれかに記載のインバータ装置。

Images