JP5119992B2 - 電力変換装置 - Google Patents
電力変換装置 Download PDFInfo
- Publication number
- JP5119992B2 JP5119992B2 JP2008062795A JP2008062795A JP5119992B2 JP 5119992 B2 JP5119992 B2 JP 5119992B2 JP 2008062795 A JP2008062795 A JP 2008062795A JP 2008062795 A JP2008062795 A JP 2008062795A JP 5119992 B2 JP5119992 B2 JP 5119992B2
- Authority
- JP
- Japan
- Prior art keywords
- auxiliary
- voltage
- current
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
Description
本発明は、ＤＣ−ＡＣ又はＡＣ−ＤＣ−ＡＣ変換を行うための電力変換装置に関する。
太陽電池等の直流電圧を交流電圧に変換して商用交流電力系統に供給する電力変換装置は、例えば特開２００４―２６０８８２号公報（特許文献１）に開示されている。特許文献１に開示されている電力変換装置は、インバータ回路の主スイッチ（変換用スイッチ）のターンオン時のスイッチングサージ及びスイッチング損失を低減するための零電圧スイッチング補助回路を有する。この零電圧スイッチング補助回路は、正側導体（正母線又は正電源ライン）と負側導体（負母線又は負電源ライン）との間に接続された第１及び第２の電圧分割用コンデンサ（補助コンデンサ）の直列回路と、第１の電圧分割用コンデンサに対して直列に接続された第１の補助スイッチと、第１の電圧分割用コンデンサと第１の補助スイッチに対して並列接続された第２の補助スイッチと共振リアクトルとの直列回路とを有し、主スイッチに並列接続されたスナバコンデンサ（共振用コンデンサ）の電荷を主スイッチのターンオン前に共振動作によって放出させる機能を有する。
ところで、特許文献１に開示されている零電圧スイッチング補助回路は、正側導体と負側導体との間に非対称に形成されている。従って、共振リアクトルに正方向の共振電流が流れる正方向共振動作と、共振リアクトルに負方向の共振電流が流れる負方向共振動作とのバランスを良好に保つことが困難であった。もし、正方向共振動作と負方向共振動作とのバランスが悪化すると、共振動作を安定的に得ることができなくなる。また、第１及び第２の電圧分割用コンデンサの電圧値を同一にすることが困難であった。もし、第１及び第２の電圧分割用コンデンサの電圧がアンバランスになると、インバータ回路が３相Ｖ結線インバータの場合には、３相出力電圧のアンバランスが生じる。また、第１及び第２の電圧分割用コンデンサとインバータ回路との組み合せで単相３線式出力を得る場合には、第１及び第２の単相出力のアンバランスが生じる。
特開２００４―２６０８８２号公報
従って、本発明の課題は、インバータ回路を構成する主スイッチのソフトスイッチング（零電圧スイッチング）のための共振動作の安定化及び／又は第１及び第２の補助コンデンサの電圧のバランス化が困難なことであり、本発明の目的は上記課題を解決できる電力変換装置を提供することにある。
次に、上記課題を解決することができる本発明を、本発明の実施例を示す図面の参照符号を伴って説明する。但し、特許請求の範囲及びここでの参照符号は本発明の理解を助けるためのものであり、本発明を限定するものではない。
本発明は、直流電圧を供給するための正側導体（３）及び負側導体（４）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第１及び第２の主スイッチ（Ｓ１、Ｓ２）の直列回路及び第３及び第４の主スイッチ（Ｓ３、Ｓ４）の直列回路と、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された寄生容量又は個別コンデンサから成る第１、第２、第３及び第４の共振用コンデンサ（Ｃ１，Ｃ２，Ｃ３，Ｃ４）とを備えたインバータ回路（６又は６ａ）と、
前記正側導体（３）及び前記負側導体（４）との間に接続された第１の補助コンデンサ（Ｃa ）と第１の補助スイッチ（Ｑ１）と第２の補助スイッチ（Ｑ２）と第２の補助コンデンサ（Ｃｂ）との直列回路と、
前記第１の補助スイッチ（Ｑ１）に対して逆並列接続された寄生又は個別のダイオードから成る第１の補助ダイオード（Ｄａ）と、
前記第２の補助スイッチ（Ｑ２）に対して逆並列接続された寄生又は個別のダイオードから成る第２の補助ダイオード（Ｄｂ）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の直列回路と、
前記第３の補助スイッチ（Ｑ３）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第１の補助ダイオード（Ｄａ）と逆の方向性を有している前記第３の補助ダイオード（Ｄｃ）と、
前記第４の補助スイッチ（Ｑ４）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第２の補助ダイオード（Ｄｂ）と逆の方向性を有している前記第４の補助ダイオード（Ｄｄ）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点と前記第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の相互接続点との間に接続された共振リアクトル（Ｌｒ）と、
直流電圧を交流電圧に変換する時に前記インバータ回路（６又は６ａ）の前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）をオンオフ制御する主スイッチ制御回路（１１）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）と前記共振リアクトル（Ｌｒ）と前記第４の補助スイッチ（Ｑ４）とから成る第１の共振電流通路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）と前記共振リアクトル（Ｌｒ）と前記第３の補助スイッチ（Ｑ３）とから成る第２の共振電流通路とを択一的に形成するように前記第１、第２、第３及び第４の補助スイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４）をオンオフ制御する補助スイッチ制御回路（１２）と
を備えていることを特徴とする電力変換装置に係わるものである。
本発明は、直流電圧を供給するための正側導体（３）及び負側導体（４）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第１及び第２の主スイッチ（Ｓ１、Ｓ２）の直列回路及び第３及び第４の主スイッチ（Ｓ３、Ｓ４）の直列回路と、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された寄生容量又は個別コンデンサから成る第１、第２、第３及び第４の共振用コンデンサ（Ｃ１，Ｃ２，Ｃ３，Ｃ４）とを備えたインバータ回路（６又は６ａ）と、
前記正側導体（３）及び前記負側導体（４）との間に接続された第１の補助コンデンサ（Ｃa ）と第１の補助スイッチ（Ｑ１）と第２の補助スイッチ（Ｑ２）と第２の補助コンデンサ（Ｃｂ）との直列回路と、
前記第１の補助スイッチ（Ｑ１）に対して逆並列接続された寄生又は個別のダイオードから成る第１の補助ダイオード（Ｄａ）と、
前記第２の補助スイッチ（Ｑ２）に対して逆並列接続された寄生又は個別のダイオードから成る第２の補助ダイオード（Ｄｂ）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の直列回路と、
前記第３の補助スイッチ（Ｑ３）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第１の補助ダイオード（Ｄａ）と逆の方向性を有している前記第３の補助ダイオード（Ｄｃ）と、
前記第４の補助スイッチ（Ｑ４）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第２の補助ダイオード（Ｄｂ）と逆の方向性を有している前記第４の補助ダイオード（Ｄｄ）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点と前記第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の相互接続点との間に接続された共振リアクトル（Ｌｒ）と、
直流電圧を交流電圧に変換する時に前記インバータ回路（６又は６ａ）の前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）をオンオフ制御する主スイッチ制御回路（１１）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）と前記共振リアクトル（Ｌｒ）と前記第４の補助スイッチ（Ｑ４）とから成る第１の共振電流通路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）と前記共振リアクトル（Ｌｒ）と前記第３の補助スイッチ（Ｑ３）とから成る第２の共振電流通路とを択一的に形成するように前記第１、第２、第３及び第４の補助スイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４）をオンオフ制御する補助スイッチ制御回路（１２）と
を備えていることを特徴とする電力変換装置に係わるものである。
なお、請求項２に示すように、前記補助スイッチ制御回路（１２）は、前記第１〜第４の主スイッチ（Ｓ1 〜Ｓ4 ）の内の少なくとも１つのターンオン時点（ｔ3 ）よりも少し前の第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）よりも少し後の第２の時点（ｔ6 ）までの共振期間を示す信号（Vz）を形成する共振期間信号形成手段（５１）と、前記共振リアクトル（Ｌｒ）に電流が流れる前に前記第１の補助ダイオード（Ｄａ）に流れる電流（Ｉｄａ）を直接又は間接に検出し且つ前記共振リアクトル（Ｌｒ）に電流が流れる前に前記第２の補助ダイオード（Ｄｂ）に流れる電流（Ｉｄｂ）を直接又は間接に検出する電流検出手段（１７，１８、３０）と、前記電流検出手段から得られた第１の補助ダイオード電流検出信号と第２の補助ダイオード電流検出信号とを比較し、前記第１の補助ダイオード（Ｄａ）を流れる電流（Ｉｄａ）が前記第２の補助ダイオード（Ｄｂ）を流れる電流（Ｉｄｂ）よりも小さい時に第１の値の電圧信号を出力し、前記第１の補助ダイオード（Ｄａ）を流れる電流（Ｉｄａ）が前記第２の補助ダイオード（Ｄｂ）を流れる電流（Ｉｄｂ）よりも大きい時に第２の値の電圧信号を出力する補助ダイオード電流比較手段（５２）と、前記補助ダイオード電流比較手段と前記共振期間信号形成手段とに接続され、前記補助ダイオード電流比較手段から前記第１の値の電圧信号が出力されている時に前記第２及び第３の補助スイッチ（Ｑ２、Ｑ３ ）をオン状態に制御し、前記補助ダイオード電流比較手段から前記第２の値の電圧信号が出力されている時に前記第１及び第４の補助スイッチ（Ｑ１、Ｑ４）をオン状態に制御する第１、第２、第３及び第４の補助スイッチ制御信号（Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４）を形成する補助スイッチ制御信号形成回路（５４）とを備えていることが望ましい。
また、請求項３に示すように、前記補助スイッチ制御回路は、更に、グランド又は共通電位点と前記正側導体（３）との間の電圧又は前記第１の補助コンデンサ（Ｃa）の電圧からなる第１の直流電圧（Ｖａ）を検出する第１の直流電圧検出手段（１４）と、グランド又は共通電位点と前記負側導体（４）との間の電圧又は前記第２の補助コンデンサ（Ｃｂ）の電圧からなる第２の直流電圧（Ｖｂ）を検出する第２の直流電圧検出手段（１５）と、前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも大きい時に第１の値の電圧信号を出力し、前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも小さい時に第２の値の電圧信号を出力する直流電圧比較手段（５３）と、前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）との差の値の絶対値を求める絶対値演算手段（５５）と、前記絶対値が所定値（ΔＶｄｃ）よりも大きいか否かを判定し、前記絶対値が前記所定値（ΔＶｄｃ）よりも大きい時に、前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが必要であることを示すアンバランス補正必要信号を出力し、前記絶対値が前記所定値（ΔＶｄｃ）よりも小さい時に前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが不必要であることを示すアンバランス補正不必要信号を出力する直流電圧アンバランス判定比較手段（５７）と、前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正不必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力を前記補助スイッチ制御信号形成回路（５４）に送り、前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力の代わりに前記直流電圧比較手段（５３）の出力を前記補助スイッチ制御信号形成回路（５４）に送る信号選択手段（５９）とを備え、前記補助スイッチ制御信号形成回路（５４）は、更に、前記直流電圧比較手段（５３）から前記第１の値の電圧信号が得られている時に、前記第２及び第３の補助スイッチ（Ｑ２、Ｑ３ ）をオン状態に制御し、前記直流電圧比較手段（５３）から前記第２の値の電圧信号が得られている時に前記第１及び第４の補助スイッチ（Ｑ１、Ｑ４）をオン状態に制御する信号を形成する機能を有していることが望ましい。
また、請求項４に示すように、前記補助スイッチ制御回路は、更に、前記直流電圧アンバランス判定比較手段（５７）と前記信号選択手段（５９）との間に前記直流電圧アンバランス判定比較手段（５７）の出力を間欠的に送る間欠制御手段（５８）を有していることが望ましい。
また、請求項５に示すように、前記共振期間信号形成手段（５１）は、前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）を起点とした第１の所定時間（Ｔ１）において第１の電圧値を有する第１のパルス（Ｐ１）を出力する第１のパルス形成手段（６０）と、前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）から、前記共振リアクトル（Ｌｒ）を通って流れる共振電流（ＩLr）が半サイクル以上経過した時点（ｔ６）までの第２の所定時間（Ｔ２）において第２の電圧値を有する第２のパルス（Ｐ２）を出力する第２のパルス形成手段（６１）と、前記第１のパルス形成手段（６０）と前記第２のパルス形成手段（６１）とに接続され、前記第１の所定時間（Ｔ１）の終了時点（ｔ１）から前記第２の所定時間（Ｔ２）の終了時点（ｔ６）までの第３の所定時間（Ｔ３）において所定電圧値を有する共振期間パルス（Ｖｚ）を出力する共振期間パルス形成手段（６２）と、を備えていることが望ましい。
また、請求項６に示すように、更に、前記インバータ回路は、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２．Ｓ３，Ｓ４）にそれぞれ逆並列接続された寄生又は個別ダイオードから成る第１、第２、第３及び第４の主ダイオード（Ｄ１，Ｄ２、Ｄ３，Ｄ４）を有することが望ましい。
また、請求項７に示すように、前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有する３相Ｖ結線インバータ回路であることが望ましい。
また、請求項８に示すように、前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有し、前記第１の出力導体（８ｕ）と前記第２の出力導体（８ｖ）との間に第１の負荷又は連系電源を接続し、前記第３の出力導体（８ｗ）と前記第２の出力導体（８ｖ）との間に第２の負荷又は連系電源を接続する単相３線式インバータ回路であることが望ましい。
また、請求項９に示すように、前記インバータ回路は、更に、前記正側導体と前記負側導体との間に接続された第５及び第６の主スイッチ（Ｓ５、Ｓ６）の直列回路を有する３相フルブリッジ型インバータ回路であることが望ましい。
また、請求項１０に示すように、更に、第１の直流電源端子（１ａ）と、前記負側導体（４）に接続された第２の直流電源端子（１ｂ）と、前記第１の直流電源端子（１ａ）の接続された一端を有する昇圧リアクトル（Ｌ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記第２の直流電源端子（１ｂ）との間に接続された昇圧スイッチ（Ｑ１１）と、前記昇圧スイッチ（Ｑ１１）に並列に接続された寄生容量又は個別コンデンサから成る共振用コンデンサ（Ｃ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記正側導体（３）との間に接続された整流素子（Ｄ１２）とから成る昇圧回路（２）と、前記昇圧スイッチ（Ｑ１１）をオンオフ制御する昇圧スイッチ制御回路（１３）とを備えていることが望ましい。
また、請求項１１に示すように、更に、前記インバータ回路の第１、第２及び第３の出力導体（８ｕ、８ｖ、８ｗ）に接続されたフィルタ回路（７）を有することが望ましい。
また、請求項３に示すように、前記補助スイッチ制御回路は、更に、グランド又は共通電位点と前記正側導体（３）との間の電圧又は前記第１の補助コンデンサ（Ｃa）の電圧からなる第１の直流電圧（Ｖａ）を検出する第１の直流電圧検出手段（１４）と、グランド又は共通電位点と前記負側導体（４）との間の電圧又は前記第２の補助コンデンサ（Ｃｂ）の電圧からなる第２の直流電圧（Ｖｂ）を検出する第２の直流電圧検出手段（１５）と、前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも大きい時に第１の値の電圧信号を出力し、前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも小さい時に第２の値の電圧信号を出力する直流電圧比較手段（５３）と、前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）との差の値の絶対値を求める絶対値演算手段（５５）と、前記絶対値が所定値（ΔＶｄｃ）よりも大きいか否かを判定し、前記絶対値が前記所定値（ΔＶｄｃ）よりも大きい時に、前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが必要であることを示すアンバランス補正必要信号を出力し、前記絶対値が前記所定値（ΔＶｄｃ）よりも小さい時に前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが不必要であることを示すアンバランス補正不必要信号を出力する直流電圧アンバランス判定比較手段（５７）と、前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正不必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力を前記補助スイッチ制御信号形成回路（５４）に送り、前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力の代わりに前記直流電圧比較手段（５３）の出力を前記補助スイッチ制御信号形成回路（５４）に送る信号選択手段（５９）とを備え、前記補助スイッチ制御信号形成回路（５４）は、更に、前記直流電圧比較手段（５３）から前記第１の値の電圧信号が得られている時に、前記第２及び第３の補助スイッチ（Ｑ２、Ｑ３ ）をオン状態に制御し、前記直流電圧比較手段（５３）から前記第２の値の電圧信号が得られている時に前記第１及び第４の補助スイッチ（Ｑ１、Ｑ４）をオン状態に制御する信号を形成する機能を有していることが望ましい。
また、請求項４に示すように、前記補助スイッチ制御回路は、更に、前記直流電圧アンバランス判定比較手段（５７）と前記信号選択手段（５９）との間に前記直流電圧アンバランス判定比較手段（５７）の出力を間欠的に送る間欠制御手段（５８）を有していることが望ましい。
また、請求項５に示すように、前記共振期間信号形成手段（５１）は、前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）を起点とした第１の所定時間（Ｔ１）において第１の電圧値を有する第１のパルス（Ｐ１）を出力する第１のパルス形成手段（６０）と、前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）から、前記共振リアクトル（Ｌｒ）を通って流れる共振電流（ＩLr）が半サイクル以上経過した時点（ｔ６）までの第２の所定時間（Ｔ２）において第２の電圧値を有する第２のパルス（Ｐ２）を出力する第２のパルス形成手段（６１）と、前記第１のパルス形成手段（６０）と前記第２のパルス形成手段（６１）とに接続され、前記第１の所定時間（Ｔ１）の終了時点（ｔ１）から前記第２の所定時間（Ｔ２）の終了時点（ｔ６）までの第３の所定時間（Ｔ３）において所定電圧値を有する共振期間パルス（Ｖｚ）を出力する共振期間パルス形成手段（６２）と、を備えていることが望ましい。
また、請求項６に示すように、更に、前記インバータ回路は、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２．Ｓ３，Ｓ４）にそれぞれ逆並列接続された寄生又は個別ダイオードから成る第１、第２、第３及び第４の主ダイオード（Ｄ１，Ｄ２、Ｄ３，Ｄ４）を有することが望ましい。
また、請求項７に示すように、前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有する３相Ｖ結線インバータ回路であることが望ましい。
また、請求項８に示すように、前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有し、前記第１の出力導体（８ｕ）と前記第２の出力導体（８ｖ）との間に第１の負荷又は連系電源を接続し、前記第３の出力導体（８ｗ）と前記第２の出力導体（８ｖ）との間に第２の負荷又は連系電源を接続する単相３線式インバータ回路であることが望ましい。
また、請求項９に示すように、前記インバータ回路は、更に、前記正側導体と前記負側導体との間に接続された第５及び第６の主スイッチ（Ｓ５、Ｓ６）の直列回路を有する３相フルブリッジ型インバータ回路であることが望ましい。
また、請求項１０に示すように、更に、第１の直流電源端子（１ａ）と、前記負側導体（４）に接続された第２の直流電源端子（１ｂ）と、前記第１の直流電源端子（１ａ）の接続された一端を有する昇圧リアクトル（Ｌ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記第２の直流電源端子（１ｂ）との間に接続された昇圧スイッチ（Ｑ１１）と、前記昇圧スイッチ（Ｑ１１）に並列に接続された寄生容量又は個別コンデンサから成る共振用コンデンサ（Ｃ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記正側導体（３）との間に接続された整流素子（Ｄ１２）とから成る昇圧回路（２）と、前記昇圧スイッチ（Ｑ１１）をオンオフ制御する昇圧スイッチ制御回路（１３）とを備えていることが望ましい。
また、請求項１１に示すように、更に、前記インバータ回路の第１、第２及び第３の出力導体（８ｕ、８ｖ、８ｗ）に接続されたフィルタ回路（７）を有することが望ましい。
本発明は次の効果を有する。
（１）共振回路を形成する第１〜第４の補助スイッチ（Ｑ1〜Ｑ4）と第１〜第４の補助ダイオード（Ｄａ〜Ｄｄ）と第１及び第２の補助コンデンサ（Ｃａ、Ｃｂ）と共振リアクトル（Ｌｒ）とは正側導体（３）と負側導体（４）との間の中点を基準にして電気的に対称に配置されているので、共振リアクトル（Ｌｒ）の正方向電流と負方向電流とのバランスが良くなり、共振動作が安定して共振外れが抑制される。
（２）共振リアクトル（Ｌｒ）に流れる正方向電流と負方向電流のバランスが良くなると、共振リアクトル（Ｌｒ）に流れる電流の最大振幅が、アンバランスが大きい時の最大振幅よりも小さくなり、共振リアクトルの小型化を達成することができる。
（１）共振回路を形成する第１〜第４の補助スイッチ（Ｑ1〜Ｑ4）と第１〜第４の補助ダイオード（Ｄａ〜Ｄｄ）と第１及び第２の補助コンデンサ（Ｃａ、Ｃｂ）と共振リアクトル（Ｌｒ）とは正側導体（３）と負側導体（４）との間の中点を基準にして電気的に対称に配置されているので、共振リアクトル（Ｌｒ）の正方向電流と負方向電流とのバランスが良くなり、共振動作が安定して共振外れが抑制される。
（２）共振リアクトル（Ｌｒ）に流れる正方向電流と負方向電流のバランスが良くなると、共振リアクトル（Ｌｒ）に流れる電流の最大振幅が、アンバランスが大きい時の最大振幅よりも小さくなり、共振リアクトルの小型化を達成することができる。
次に、図面を参照して本発明の実施形態を説明する。
図１に示す実施例１の電力変換装置は、トランスレス方式系統連系インバータ装置と呼ぶこともできるものであって、大別して、太陽電池等から成る直流電源１と、チョッパ型の昇圧回路２と、昇圧回路２の正側直流出力ライン又は正母線と呼ぶこともできる正側導体３と、昇圧回路２の負側直流出力ライン又は負母線と呼ぶこともできる負側導体４と、零電圧スイッチング（ＺＶＳ）即ちソフトスイッチングのための補助回路５と、インバータ回路６と、連系手段と呼ぶこともできるフィルタ回路７と、インバータ回路６の第１、第２及び第３の出力導体８ｕ、８ｖ、８ｗにフィルタ回路７を介して接続された第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗと、主スイッチ制御回路１１と、補助スイッチ制御回路１２と、昇圧スイッチ制御回路１３とを有している。なお、第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗには３相交流電力系統１０及び負荷（図示せず）が接続されている。
直流電源１は第１の直流電源端子１ａと第２の直流電源端子１ｂとの間に接続されている。第１の直流電源端子１ａは昇圧回路２を介して正側導体３に接続され、第２の直流電源端子１ｂは負側導体４に接続されている。
チョッパ型の昇圧回路２は、第１の直流電源端子１ａに接続された一端を有する昇圧リアクトルＬ１１と、該昇圧リアクトルＬ１１の他端と第２の直流電源端子１ｂとの間に接続された半導体スイッチ（IGBT）から成る昇圧スイッチＱ１１と、該昇圧スイッチＱ１１に並列に接続された寄生容量又は個別コンデンサから成るスナバコンデンサと呼ぶこともできる共振用コンデンサＣ１１と、昇圧スイッチＱ１１に逆並列接続されたダイオードＤ１１と、昇圧リアクトルＬ１１の他端と正側導体３との間に接続されたダイオードＤ１２とから成る。昇圧スイッチＱ１１は、図１において絶縁ゲートバイポーラトランジスタ（IGBT）で示めされているが、これ以外の制御可能な半導体スイッチ（例えば、FET又は接合型トランジスタ）で構成することができる。また、ダイオードD1１を昇圧スイッチＱ１１の寄生（内蔵）ダイオードとすることができる。
昇圧スイッチ制御回路１３は、正側導体３と負側導体４とにライン１４，１５を介して接続され且つ主スイッチ制御回路１１にライン１６を介して接続され、零電圧スイッチング期間以外において正側導体３と負側導体４との間の直流リンク電圧Vlinkが一定になるように昇圧スイッチＱ１１をオンオフ制御（チョッパ制御）する周知の回路である。昇圧スイッチＱ１１のオン期間には、直流電源１と昇圧リアクトルＬ１１と昇圧スイッチＱ１１との回路に流れる電流で、昇圧リアクトルＬ１１にエネルギが蓄積される。昇圧スイッチＱ１１のオフ時には、スナバコンデンサ即ち共振用コンデンサＣ１１が徐々に充電され、昇圧スイッチＱ１１の電圧は徐々に高くなり、ソフトスイッチングが達成される。また、昇圧スイッチＱ１１のオフ時には、直流電源１の電圧と昇圧リアクトルＬ１１の電圧とでダイオードＤ１２が順バイアスされてオン状態になり、昇圧リアクトルＬ１１の蓄積エネルギがダイオードＤ１２を介して放出される。これにより、正側導体３と負側導体４との間に、直流電源１の電圧よりも高い直流リンク電圧Vlinkが得られる。昇圧スイッチＱ１１のターンオンは、図５及び図６の（F）から明らかなように第１〜第４の主スイッチS1~S4に同期して行われ、且つ正側導体３と負側導体４との間の直流リンク電圧Vlinkが零又は定常時よりも十分に低い時に行われる。これにより、昇圧スイッチＱ１１のターンオン時のスイッチング損失が低減する。
インバータ回路６は、正側導体３と負側導体４との間の直流リンク電圧Vlinkを交流電圧に変換するものであって、正側導体３と負側導体４と間に接続された第１及び第２の主スイッチＳ１、Ｓ２の直列回路及び第３及び第４の主スイッチＳ３、Ｓ４の直列回路と、第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４にそれぞれ並列に接続された寄生容量又は個別コンデンサから成る第１、第２、第３及び第４の共振用コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４と、第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４にそれぞれ逆並列接続された第１、第２、第３及び第４の主ダイオードD1,D2,D3,D4とを有する。第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、図１において絶縁ゲートバイポーラトランジスタ（IGBT）で示めされているが、これ以外の制御可能な半導体スイッチ（例えば、FET又は接合型トランジスタ）で構成することができる。また、第１、第２、第３及び第４の主ダイオードD1,D2,D3,D4を個別ダイオードとする代わりに第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の寄生（内蔵）ダイオードとすることができる。インバータ回路６の第１、第２及び第３の出力導体８ｕ、８ｖ、８ｗはフィルタ回路７を介して第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗに接続されている。
インバータ回路６の第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４を制御するための主スイッチ制御回路１１は、第１及び第２の電流検出器１７，１８にライン１９，２０を介して接続されていると共にライン２１，２２を介して第１及び第３の交流出力端子９ｕ、９ｗに接続され、インバータ回路６から所望の交流電圧が得られるようにインバータ回路６の第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４を制御するための第１、第２、第３及び第４の主スイッチ制御信号Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓ４を形成し、これを第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の制御端子（ゲート）に送る。なお、図１において図示を簡略化するために主スイッチ制御回路１１の第１、第２、第３及び第４の主スイッチ制御信号Ｖｓ１，Ｖｓ２，Ｖｓ３，Ｖｓ４を出力するラインと第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の制御端子との間の電気的接続が省略されている。主スイッチ制御回路１１の詳細は後述する。
第１及び第２の電流検出器１７，１８はインバータ回路６の第１及び第３の出力導体８ｕ、８ｗを流れる電流を検出する。なお、第１及び第２の電流検出器１７，１８をホール素子等の電流検出手段に変形することができる。後述から明らかになるように第１及び第２の電流検出器１７，１８は、主スイッチ制御回路１１のみでなく補助スイッチ制御回路１２にも接続され、第１及び第２の補助ダイオードＤａ、Ｄｂの電流を検出する手段の一部としても使用されている。
補助回路５は、インバータ回路６の第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４のターンオン時、並びに昇圧回路２の昇圧スイッチＱ１１のターンオン時の零電圧スイッチング（ＺＶＳ）即ちソフトスイッチングを達成する機能と、入力段の直流電圧を分割する機能とを有し、第１及び第２の補助コンデンサＣa 、Ｃｂと、第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２，Ｑ３，Ｑ４と、第１、第２、第３及び第４の補助ダイオードＤａ、Ｄｂ，Ｄｃ，Ｄｄと、共振リアクトルＬｒとで構成されている。
第１及び第２の補助コンデンサＣa 、Ｃｂは直流電圧分割用コンデンサ又は平滑コンデンサと呼ぶこともできるものであり、例えば電解コンデンサから成り、互いに直列に接続され且つ正側導体３と負側導体４との間に接続されている。この第１及び第２の補助コンデンサＣa 、Ｃｂは３相Ｖ結線インバータを構成するために正側導体３と負側導体４との間の直流リンク電圧Ｖｌｉｎｋを分割する。従って、第１及び第２の補助コンデンサＣa 、Ｃｂをインバータ回路６に含めて示すこともできる。なお、第１及び第２の補助コンデンサＣa 、Ｃｂはインバータ回路６の第１、第２、第３及び第４の共振用コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４及び昇圧回路２の共振用コンデンサＣ１１よりも大きい容量を有している。
第１の補助スイッチＱ１は、第１の補助コンデンサＣaに対して直列に接続されている。第２の補助スイッチＱ２は、第２の補助コンデンサＣｂに対して直列に接続されている。第１及び第２の補助ダイオードＤａ、Ｄｂは第１及び第２の補助スイッチＱ１，Ｑ２に対してそれぞれ逆並列接続されている。第３及び第４の補助スイッチＱ３，Ｑ４は互いに直列に接続され且つ正側導体３と負側導体４との間に接続されている。第３及び第４の補助ダイオードＤｃ、Ｄｄは第３及び第４の補助スイッチＱ３，Ｑ４に対してそれぞれ逆並列接続されている。第１、第２、第３及び第４の補助スイッチＱ１，Ｑ２、Ｑ３，Ｑ４は、図１において絶縁ゲートバイポーラトランジスタ（IGBT）で示めされているが、これ以外の制御可能な半導体スイッチ（例えば、FET又は接合型トランジスタ）で構成することができる。また、第１、第２、第３及び第４の補助ダイオードＤａ、Ｄｂ，Ｄｃ、Ｄｄを個別ダイオードで構成する代わりに、第１、第２、第３及び第４の補助スイッチＱ１，Ｑ２、Ｑ３，Ｑ４の寄生（内蔵）ダイオードとすることができる。共振リアクトルＬｒは第１の補助コンデンサＣaと第１の補助スイッチＱ１との直列回路と第２の補助コンデンサＣｂと第２の補助スイッチＱ２との直列回路との相互接続点２３と第３及び第４の補助スイッチＱ３、Ｑ４の相互接続点２４との間に接続されている。この共振リアクトルＬｒのインダクタンス値は第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４及び昇圧スイッチＱ１１のターンオン時における零電圧スイッチング（ＺＶＳ）を可能にするように周知の方法で決定されている。この実施例では、第１及び第２の補助コンデンサＣa、Ｃｂが３相Ｖ結線インバータを構成するための電圧分割用コンデンサとしての機能も有する。このため、第１の補助コンデンサＣaと第１の補助スイッチＱ１との直列回路と第２の補助コンデンサＣｂと第２の補助スイッチＱ２との直列回路との相互接続点２３がインバータ回路６の第２の出力導体８ｖを介して第２の交流出力端子９ｖに接続されている。なお、第２の交流出力端子９ｖはグランド（接地）に接続されているので、相互接続点２３の電位はグランド又は共通電位である。インバータ回路６の第１及び第２の主スイッチＳ１、Ｓ２の相互接続点２５が第１の出力導体８ｕとフィルタ回路７の第１のフィルタ用リアクトルＬｕを介して第１の交流出力端子９ｕに接続されている。また、インバータ回路６の第３及び第４の主スイッチＳ３、Ｓ４の相互接続点２６が第３の出力導体８ｗとフィルタ回路７の第２のフィルタ用リアクトルＬｗを介して第３の交流出力端子９ｗに接続されている。
第１の補助スイッチＱ１は、第１の補助コンデンサＣaに対して直列に接続されている。第２の補助スイッチＱ２は、第２の補助コンデンサＣｂに対して直列に接続されている。第１及び第２の補助ダイオードＤａ、Ｄｂは第１及び第２の補助スイッチＱ１，Ｑ２に対してそれぞれ逆並列接続されている。第３及び第４の補助スイッチＱ３，Ｑ４は互いに直列に接続され且つ正側導体３と負側導体４との間に接続されている。第３及び第４の補助ダイオードＤｃ、Ｄｄは第３及び第４の補助スイッチＱ３，Ｑ４に対してそれぞれ逆並列接続されている。第１、第２、第３及び第４の補助スイッチＱ１，Ｑ２、Ｑ３，Ｑ４は、図１において絶縁ゲートバイポーラトランジスタ（IGBT）で示めされているが、これ以外の制御可能な半導体スイッチ（例えば、FET又は接合型トランジスタ）で構成することができる。また、第１、第２、第３及び第４の補助ダイオードＤａ、Ｄｂ，Ｄｃ、Ｄｄを個別ダイオードで構成する代わりに、第１、第２、第３及び第４の補助スイッチＱ１，Ｑ２、Ｑ３，Ｑ４の寄生（内蔵）ダイオードとすることができる。共振リアクトルＬｒは第１の補助コンデンサＣaと第１の補助スイッチＱ１との直列回路と第２の補助コンデンサＣｂと第２の補助スイッチＱ２との直列回路との相互接続点２３と第３及び第４の補助スイッチＱ３、Ｑ４の相互接続点２４との間に接続されている。この共振リアクトルＬｒのインダクタンス値は第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４及び昇圧スイッチＱ１１のターンオン時における零電圧スイッチング（ＺＶＳ）を可能にするように周知の方法で決定されている。この実施例では、第１及び第２の補助コンデンサＣa、Ｃｂが３相Ｖ結線インバータを構成するための電圧分割用コンデンサとしての機能も有する。このため、第１の補助コンデンサＣaと第１の補助スイッチＱ１との直列回路と第２の補助コンデンサＣｂと第２の補助スイッチＱ２との直列回路との相互接続点２３がインバータ回路６の第２の出力導体８ｖを介して第２の交流出力端子９ｖに接続されている。なお、第２の交流出力端子９ｖはグランド（接地）に接続されているので、相互接続点２３の電位はグランド又は共通電位である。インバータ回路６の第１及び第２の主スイッチＳ１、Ｓ２の相互接続点２５が第１の出力導体８ｕとフィルタ回路７の第１のフィルタ用リアクトルＬｕを介して第１の交流出力端子９ｕに接続されている。また、インバータ回路６の第３及び第４の主スイッチＳ３、Ｓ４の相互接続点２６が第３の出力導体８ｗとフィルタ回路７の第２のフィルタ用リアクトルＬｗを介して第３の交流出力端子９ｗに接続されている。
前述の特許文献１に記載されている零電圧スイッチング（ＺＶＳ）補助回路は、図１の補助回路５から第２及び第４の補助スイッチＱ２ 、Ｑ４と第２及び第４の補助ダイオードＤｂ 、Ｄｄを省いたものに相当する。従って、図１の補助回路５は、点線で囲まれている第１の補助コンデンサＣaと第１及び第３の補助スイッチＱ１、Ｑ３と第１及び第３の補助ダイオードＤａ 、Ｄｃと共振リアクトルＬｒとから成る第１の補助回路５ａと、点線で囲まれている第２の補助コンデンサＣｂと第２及び第４の補助スイッチＱ２、Ｑ４と第２及び第４の補助ダイオードＤｂ 、Ｄｄと共振リアクトルＬｒとから成る第２の補助回路５ｂとの組合せと考えることもできる。後述から明らかになるように、図１の補助回路５は、第１の補助コンデンサＣaと、第１の補助スイッチＱ１と第１の補助ダイオードＤａとの並列回路と、共振リアクトルＬｒと、第４の補助スイッチＱ４と第４の補助ダイオードＤｄとの並列回路とから成る第１の共振電流通路と、第２の補助コンデンサＣｂと、第２の補助スイッチＱ２と第２の補助ダイオードＤｂ との並列回路と、共振リアクトルＬｒと、第３の補助スイッチＱ３と第３の補助ダイオードＤｃ との並列回路とから成る第２の共振電流通路とを有する。
補助スイッチ制御回路１２は、第１の共振電流通路と第２の共振電流通路とを所望の利用率で択一的に形成するように第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２、Ｑ３、Ｑ４をオンオフ制御するための第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４を形成するものである。第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４を形成するために、正側導体３及び負側導体４がライン１４，１５を介して補助スイッチ制御回路１２に接続されている。また、主スイッチ制御回路１１に所定の時間関係を有して補助スイッチ制御回路１２を動作させるために主スイッチ制御回路１１がライン２７を介して補助スイッチ制御回路１２に接続されている。また、第１及び第２の補助ダイオードＤａ、Ｄｂの電流を演算で検出するために第１及び第２の電流検出器１７，１８の出力ライン１９，１８が補助スイッチ制御回路１２に接続されている。図１では図示を簡略化するために、補助スイッチ制御回路１２の第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４と第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２，Ｑ３，Ｑ４の制御端子との間に接続が省略されている。
フィルタ回路７は、前述した第１及び第２のフィルタ用リアクトルＬu、Ｌwの他に、第１及び第２の出力導体８ｕ、８ｖ間に接続された第１のフィルタ用コンデンサＣｕと、第３及び第２の出力導体８ｗ、８ｖ間に接続された第２のフィルタ用コンデンサＣｗとを有し、インバータ回路６の第１〜第４の主スイッチＳ1 〜Ｓ4 のオンオフに基づいて生じる出力電圧の高周波成分を除去し、３相交流電力系統１０に対するインバータ回路６の連系を可能にする。なお、第１及び第２のフィルタ用コンデンサＣｕ、Ｃｗの容量は、第１及び第２の補助コンデンサＣa 、Ｃb の容量よりも大幅に小さい。
第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗはフィルタ回路７を介してインバータ回路６に接続され、３相交流電力系統１０及び図示が省かれている負荷に対して３相交流電力を供給する。
図１の主スイッチ制御回路１１は、第１、第２、第３及び第４の主スイッチＳ１、Ｓ２、Ｓ３、Ｓ４のための第１、第２、第３及び第４の主スイッチ制御信号Vｓ１、Vｓ２、Vｓ３、Vｓ４をソフトウエアで形成する。この主スイッチ制御回路１１は、等価的に図２に示す第１の電圧基準値発生手段４１、第２の電圧基準値発生手段４２、鋸波発生手段４３、U相補正鋸波形成手段４４、W相補正鋸波形成手段４５、第１の比較手段４６、第２の比較手段４７、及び主スイッチ制御信号形成手段４８を有する。
第１の電圧基準値発生手段４１は、図４（Ｂ）に示す第１の電圧基準値Ｖruを周期Ｔacを有して繰返して発生する。第２の電圧基準値発生手段４２は図４（C）に示す第２の電圧基準値Ｖrwを周期Ｔacを有して繰返して発生する。第１の電圧基準値Ｖruは３相正弦波交流電圧の第１相即ちＵ相と第２相即ちＶ相との間の線間電圧Ｖuｖと同一の正弦波であり、第２の電圧基準値Ｖrwは第２相即ちＶ相と第３相即ちＷ相との間の線間電圧Ｖｖｗに対して180度の位相差を有する線間電圧Ｖｗｖと同一の正弦波である。従って、図４（Ｂ）及び（Ｃ）に示すように第１及び第２の電圧基準値Ｖru、Ｖrwは６０度の位相差を有し、第２の電圧基準値Ｖrwは第１の電圧基準値Ｖruよりも６０度進んでいる。なお、第１の電圧基準値Ｖruを基準にすると第２の電圧基準値Ｖrwは第１の電圧基準値Ｖruよりも３００度遅れている。
鋸波発生手段４３は第１及び第２の電圧基準値Ｖru、Ｖrwの周波数（例えば５０Hz）よりも十分に高い周波数（例えば２０kHz ）で図４（Ａ）に示す鋸波電圧Ｖt を発生する。この鋸波電圧Ｖt は傾斜して立上った後に垂直に立下っている。勿論、図４（Ａ）の鋸波電圧Ｖt と傾きが逆の鋸波電圧とすることもできる。Ｕ相及びＷ相補正鋸波形成手段４４，４５は鋸波発生手段４３と第１及び第２の比較手段４６，４７との間に接続され、図１の第１及び第２の電流検出器１７，１８ の出力ライン１９，２０の信号に応答して鋸波電圧Ｖt の位相を制御する。即ち、Ｕ相補正鋸波形成手段４４は、図４（Ｂ）に示すように、図４（Ｅ）に示すＵ相負荷電流Ｉu が正の半波の期間ｔ0 〜ｔ3 には図４（Ａ）の鋸波電圧Ｖt と同一の正相鋸波電圧を出力し、Ｕ相負荷電流Ｉu が負の半波の期間ｔ3 〜ｔ6 には図４（Ａ）の鋸波電圧Ｖt と逆相の鋸波電圧を出力する。図４（Ｂ）の正相鋸波電圧と逆相鋸波電圧との合成から成るU相補正鋸波電圧Ｖtuは第１の比較手段４６に入力する。図５（A）及び図６（A）に、U相補正鋸波電圧Ｖtuの一部のみが示されている。
Ｗ相補正鋸波形成手段４５は、図４（Ｃ）に示すように、図４（Ｅ）に示すＷ相負荷電流Ｉw が正の半波の期間ｔo 〜ｔ1 及びｔ4 〜ｔ6 で図４（Ａ）の鋸波電圧Ｖt と同一の正相鋸波電圧を出力し、Ｗ相負荷電流Ｉw が負の半波の期間ｔ1 〜ｔ4 で逆相鋸波電圧を出力する。図４（Ｃ）に示す正相鋸波電圧と逆相鋸波電圧との合成から成るＷ相補正鋸波電圧Ｖtwは第２の比較手段４７に入力する。なお、図４（Ｂ）（Ｃ）から明らかなように第１及び第２の電圧基準値Ｖrｕ、Ｖrｗの正ピークと負ピークとの中間位置とU相及びW相補正鋸波電圧Ｖtu、Ｖtwの正ピークと負ピークとの中間位置とが互いに一致するようにそれぞれのレベルが設定されている。
第１及び第２の電圧基準値発生手段４１，４２とＵ相及びＷ相補正鋸波形成手段４４，４５と主スイッチ制御信号形成手段４８とに接続された第１及び第２の比較手段４６，４７は、図４（Ｂ）（Ｃ）に示すように第１及び第２の電圧基準値Ｖru、ＶrwとＵ相及びＷ相補正鋸波電圧Ｖtu、Ｖtwとをそれぞれ比較し、図４（Ｆ）（Ｇ）に示す第１及び第３の主スイッチ制御信号Ｖｓ1、Ｖｓ3を形成し、主スイッチ制御信号形成手段４８に送る。なお、第１及び第２の比較手段４６，４７は、第１及び第２の電圧基準値Ｖru、ＶrwがＵ相及びＷ相補正鋸波電圧Ｖtu、Ｖtwよりも大きい時に高レベル即ち論理の１を出力し、これ以外で低レベル即ち論理の０を出力する。
主スイッチ制御信号形成手段４８は、第１及び第２の比較手段４６，４７で形成された第１及び第３の主スイッチ制御信号Ｖｓ1、Ｖｓ3を図１の第１及び第３の主スイッチＳ1 、Ｓ3 の制御端子に送ると共に、第１及び第３の主スイッチ制御信号Ｖｓ1、Ｖｓ3の逆相信号から成る第２及び第４の主スイッチ制御信号Ｖｓ2、Ｖｓ4を形成し、第２及び第４の主スイッチＳ2 、Ｓ4 の制御端子に送る。なお、主スイッチ制御信号形成手段４８は、周知のデッドタイム付与手段を含む。このデッドタイム付与手段によって、第１及び第２の主スイッチＳ1 、Ｓ2 が同時にオンになることを阻止する期間（デッドタイム）、及び第３及び第４の主スイッチＳ3 、Ｓ4 が同時にオンになることを阻止する期間（デッドタイム）が設けられる。図５及び図６のｔ０〜ｔ３においてTｄで示されているデッドタイムは実験又は計算で求められた所定時間である。
なお、インバータ回路６の理解を容易にするために、図４（D）に、第１、第２及び第３の交流出力端子９ｕ，９ｖ、９ｗにおける線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕが示され、図４（Ｅ）に第１、第２及び第３の交流出力端子９ｕ，９ｖ、９ｗにおける負荷電流Ｉu、Ｉｖ、Ｉｗが示され、図４（Ｈ）に第１の主スイッチＳ1 を流れる電流と第１の主ダイオードＤ1を流れる電流との和の電流Ｉs1、及び第２の主スイッチＳ２を流れる電流と第２の主ダイオードＤ２ を流れる電流との和の電流Ｉs２が概略的に示され、図４（Ｉ）に第３の主スイッチＳ３を流れる電流と第３の主ダイオードＤ３を流れる電流との和の電流Ｉs３、及び第４の主スイッチＳ４を流れる電流と第４の主ダイオードＤ４を流れる電流との和の電流Ｉs４が概略的に示されている。
なお、インバータ回路６の理解を容易にするために、図４（D）に、第１、第２及び第３の交流出力端子９ｕ，９ｖ、９ｗにおける線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕが示され、図４（Ｅ）に第１、第２及び第３の交流出力端子９ｕ，９ｖ、９ｗにおける負荷電流Ｉu、Ｉｖ、Ｉｗが示され、図４（Ｈ）に第１の主スイッチＳ1 を流れる電流と第１の主ダイオードＤ1を流れる電流との和の電流Ｉs1、及び第２の主スイッチＳ２を流れる電流と第２の主ダイオードＤ２ を流れる電流との和の電流Ｉs２が概略的に示され、図４（Ｉ）に第３の主スイッチＳ３を流れる電流と第３の主ダイオードＤ３を流れる電流との和の電流Ｉs３、及び第４の主スイッチＳ４を流れる電流と第４の主ダイオードＤ４を流れる電流との和の電流Ｉs４が概略的に示されている。
補助スイッチ制御回路１２は、大別して、電流検出演算手段３０と、共振期間信号形成手段５１と、補助ダイオード電流比較手段５２と、直流電圧比較手段５３と、論理回路からなる補助スイッチ制御信号形成回路５４と、絶対値演算手段５５と、所定値（ΔＶｄｃ）発生手段５６と、直流電圧アンバランス判定比較手段５７と、間欠制御手段５８と、信号選択手段５９とを備え、第１、第２、第３及び第４の補助スイッチQ１、Q２、Q３、Q４の制御端子（ゲート）に供給するための図５及び図６（K）（L）（M）（N）に示す第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を形成する。
補助スイッチ制御回路１２の共振期間信号形成手段５１は、図５及び図６において第１〜第４の主スイッチＳ1 〜Ｓ4 の内の少なくとも１つのターンオン時点ｔ3 よりも少し前の第１の時点ｔ1 からターンオン時点ｔ3 よりも少し後の第２の時点ｔ6 までの共振期間（ｔ１〜ｔ６）を示す信号を形成するものであって、第１及び第２のパルス形成手段６０，６１と共振期間パルス形成手段としてのNANDゲート回路６２とから成る。第１のパルス形成手段６０は図２の鋸波発生手段４３から導出されたライン２７の鋸波電圧Ｖｔｕと第１のパルス形成基準電圧Ｖｐ１とを図５及び図６（Ａ）に示すように比較して、図５（Ｇ）及び図６（Ｇ）に示す第１のパルスＰ１を含む２値信号を形成する。第１のパルスＰ１は鋸波電圧Ｖｔｕの立下り時点ｔ０からｔ１時点までの第１の所定時間Ｔ１において負（低レベル）のパルスから成る。低レベルの第１のパルスＰ１の終了時点ｔ１は共振リアクトルＬｒの電流が流れ始める時点に相当する。第２のパルス形成手段６１は図２の鋸波発生手段４３から導出されたライン２７の鋸波電圧Ｖｔｕと第２のパルス形成基準電圧Ｖｐ２とを図５及び図６（Ａ）に示すように比較して、図５（Ｈ）及び図６（Ｈ）に示す第２のパルスＰ２を含む２値信号を形成する。第２のパルスＰ２は鋸波電圧Ｖｔｕの立下り時点ｔ０からｔ６時点までの所定時間Ｔ２において正（高レベル）のパルスから成る。高レベルの第２のパルスＰ２が発生しているｔ０〜ｔ６の第２の所定時間Ｔ２は、第１の所定時間Ｔ１に共振電流期間の一部（共振リアクトルＬｒにソフトスイッチングのための共振電流が流れる期間）を加算した時間に相当する。共振期間信号形成手段としてのＮＡＮＤゲート回路６２は、第１及び第２のパルス形成手段６０，６１の出力に基づいて図５（Ｉ）及び図６（Ｉ）に示す共振期間信号Ｖｚを形成する。この共振期間信号Ｖｚはｔ１からｔ６までの所定時間Ｔ３を有する負（低レベル）パルスを含む。ｔ１時点は共振リアクトルＬｒに第１の方向の電流が流れ始める時点に相当し、ｔ６時点は共振リアクトルＬｒの第２の方向の共振電流が図５（Ｏ）及び図６（Ｏ）に示す電流Ioutと同一になる時点に相当する。なお、電流Ioutは、第１及び第２の主スイッチＳ１，Ｓ２の相互接続点２５及び第３及び第４の主スイッチＳ３，Ｓ４の相互接続点２６から３相交流電力系統１０及び図示が省かれている負荷に向って流出する電流の総和、又は３相交流電力系統１０及び図示が省かれている負荷から第１及び第２の主スイッチＳ１，Ｓ２の相互接続点２５及び第３及び第４の主スイッチＳ３，Ｓ４の相互接続点２６に向って流入する電流の総和を示す。従って、図５（Ｏ）における電流Ioutは、相互接続点２５、２６から流出する電流の総和を示し、図６（Ｏ）における電流Ioutは、相互接続点２５、２６に向って流入する電流の総和を示している。
本実施例では共振期間信号形成手段５１から得られる１つの共振期間信号Ｖｚに基づいて第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２，Ｑ３，Ｑ４を制御するための第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４を形成している。
本実施例では共振期間信号形成手段５１から得られる１つの共振期間信号Ｖｚに基づいて第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２，Ｑ３，Ｑ４を制御するための第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４を形成している。
補助スイッチ制御信号形成回路５４は共振期間信号形成手段５１から得られた共振期間信号Ｖｚと選択手段５９から得られた選択信号Vselectに基づいて図１の第１、第２、第３及び第４の補助スイッチＱ１、Ｑ２，Ｑ３，Ｑ４を制御するための第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４を図５及び図６の（Ｋ）（Ｌ）（Ｍ）（Ｎ）に示すように形成する。更に詳しく説明すると、補助スイッチ制御信号形成回路５４は第１及び第２のＮＯＴ（否定）回路６３，６４と、第１及び第２のデッドタイム付与手段としての第１及び第２の遅延回路６５，６６と、第１及び第２のＡＮＤ（論理積）回路６７，６８と、第１及び第２のＯＲ（論理和）回路６９，７０とから成る。なお、第１及び第２の遅延回路６５，６６は第１及び第３の補助スイッチＱ１，Ｑ３と第２及び第４の補助スイッチＱ２，Ｑ４との間の周知のデッドタイム（休止期間）を作成する。なお、図示を簡略化するため、図５及び図６の（Ｋ）（Ｌ）（Ｍ）（Ｎ）では、デッドタイムが省略されている。
第１の補助スイッチ制御信号Ｖｑ１を形成するための第１のＡＮＤ回路６７の一方の入力端子は第２の遅延回路６６と第１のＮＯＴ回路６３とを介してＮＡＮＤゲート回路６２に接続され、この他方の入力端子は第２のＮＯＴ回路６４を介して選択信号出力ライン５９ａに接続されている。第２の補助スイッチ制御信号Ｖｑ２を形成するための第２のＡＮＤ回路６８の一方の入力端子は第２の遅延回路６６と第１のＮＯＴ回路６３とを介してＮＡＮＤゲート回路６２に接続され、この他方の入力端子は選択信号出力ライン５９ａに接続されている。第３の補助スイッチ制御信号Ｖｑ３を形成するための第１のＯＲ回路６９の一方の入力端子は第１の遅延回路６５を介してＮＡＮＤゲート回路６２に接続され、この他方の入力端子は選択信号出力ライン５９ａに接続されている。第４の補助スイッチ制御信号Ｖｑ４を形成するための第２のＯＲ回路７０の一方の入力端子は第１の遅延回路６５を介してＮＡＮＤゲート回路６２に接続され、この他方の入力端子は第２のＮＯＴ回路６４を介して選択信号出力ライン５９ａに接続されている。補助スイッチ制御信号形成回路５４から得られる第１、第２、第３及び第４の補助スイッチ制御信号Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４は、選択信号Vselectが図５（Ｊ）に示すように低レベル（L）の時には、図５（K）（L）（M）（N）に示すように変化し、選択信号Vselectが図６（Ｊ）に示すように高レベル（H）の時には、図６（K）（L）（M）（N）に示すように変化する。
電流検出演算手段３０は、第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを、第１及び第２の電流検出器１７，１８の出力ライン１９，２０のＵ相負荷電流ＩｕとＷ相負荷電流Ｉｗとに基づいて演算で求めるものであり、第１及び第２の電流検出器１７，１８の出力ライン１９，２０と補助ダイオード電流比較手段５２との間に接続されている。更に詳しく説明すると、電流検出演算手段３０は、第１及び第２の判定手段３１，３２と、第１及び第２の乗算手段３３，３４と、第３及び第４の判定手段３５，３６と、第３及び第４の乗算手段３７，３８と、第１及び第２の加算手段３９，４０とから成る。第１の判定手段３１は第１の電流検出器１７の出力ライン１９に接続され、出力ライン１９のＵ相負荷電流Ｉｕを示す電圧信号が零（０）以上の時に零（０）を出力し、Ｕ相負荷電流Ｉｕを示す電圧信号が零（０）よりも小さい時にー１（マイナス１）を出力する。第２の判定手段３２は第１の電流検出器１７の出力ライン１９に接続され、出力ライン１９のＵ相負荷電流Ｉｕを示す電圧信号が零（０）以上の時に１を出力し、Ｕ相負荷電流Ｉｕを示す電圧信号が零（０）よりも小さい時に零（０）を出力する。第１の乗算手段３３の一方の入力端子は第１の判定手段３１に接続され、他方の入力端子は第１の電流検出器１７の出力ライン１９に接続されている。従って、第１の乗算手段３３は第１の判定手段３１の出力に対して第１の電流検出器１７の出力ライン１９のＵ相負荷電流Ｉｕを示す電圧信号を乗算する。第２の乗算手段３４の一方の入力端子は第２の判定手段３２に接続され、他方の入力端子は第１の電流検出器１７の出力ライン１９に接続されている。従って、第２の乗算手段３４は第２の判定手段３２の出力に対して第１の電流検出器１７の出力ライン１９のＵ相負荷電流Ｉｕを示す電圧信号を乗算する。第３の判定手段３５は第２の電流検出器１８の出力ライン２０に接続され、出力ライン２０のＷ相負荷電流Ｉｗを示す電圧信号が零（０）以上の時に零（０）を出力し、Ｗ相負荷電流Ｉｗを示す電圧信号が零（０）よりも小さい時にー１（マイナス１）を出力する。第４の判定手段３６は第２の電流検出器１８の出力ライン２０に接続され、出力ライン２０のＷ相負荷電流Ｉｗを示す電圧信号が零（０）以上の時に１を出力し、Ｗ相負荷電流Ｉｗを示す電圧信号が零（０）よりも小さい時に零（０）を出力する。第３の乗算手段３７の一方の入力端子は第３の判定手段３５に接続され、他方の入力端子は第２の電流検出器１８の出力ライン２０に接続されている。従って、第３の乗算手段３７は第３の判定手段３５の出力に対して第２の電流検出器１８の出力ライン２０のＷ相負荷電流Ｉｗを示す電圧信号を乗算する。第４の乗算手段３８の一方の入力端子は第４の判定手段３６に接続され、他方の入力端子は第２の電流検出器１８の出力ライン２０に接続されている。従って、第４の乗算手段３８は第４の判定手段３６の出力に対して第２の電流検出器１８の出力ライン２０のＷ相負荷電流Ｉｗを示す電圧信号を乗算する。第１の加算手段３９の一方の入力端子は第１の乗算手段３３に接続され、他方の入力端子は第３の乗算手段３７に接続されている。従って、第１の加算手段３９は第１の乗算手段３３の出力に第３の乗算手段３７の出力を加算して第１の補助ダイオードＤａを流れる電流Ｉｄａを示す電圧信号をライン３０ａに出力する。第２の加算手段４０の一方の入力端子は第２の乗算手段３４に接続され、他方の入力端子は第４の乗算手段３８に接続されている。従って、第２の加算手段４０は第２の乗算手段３４の出力に第４の乗算手段３８の出力を加算して第２の補助ダイオードＤｂを流れる電流Ｉｄｂを示す電圧信号をライン３０ｂに出力する。
なお、第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを、第１及び第２の電流検出器１７、１８と図３の電流検出演算手段３０とから成る電流検出手段に基づいて求める代わりに、電流検出器によって第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを直接に検出し、図５及び図６のｔ０〜ｔ１期間内において第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを示す電圧信号を抽出し、これらを補助ダイオード電流比較手段５２に供給することもできる。また、第１及び第２の補助ダイオードＤａ、Ｄｂを通って第１及び第２の補助コンデンサＣａ，Ｃｂに流れる電流を検出し、この電流を第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂとすることもできる。
図５（Ｏ）及び図６（Ｏ）のｔ０〜ｔ１期間に共振電流ＩLrは流れていないが、インバータ回路６側からの回生電流が第１及び第２の補助ダイオードＤａ、Ｄｂを流れる。補助ダイオード電流比較手段５２の一方の入力端子はライン３０ａに接続され、この他方の入力端子はライン３０ｂに接続されている。なお、第１の電流検出器１７及び第２の電流検出器１８が補助スイッチ制御回路１２の外に示されているが、補助スイッチ制御回路１２の中に示すこともできる。
補助ダイオード電流比較手段５２は、図５及び図６のｔ０〜ｔ１期間内において、ライン３０ａ、３０ｂから得られた第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを示す電圧信号を比較し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さいか否かを判定し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さい時に第１の値の電圧信号として低レベル（Ｌ）信号を出力し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも大きい時に第２の値の電圧信号として高レベル（Ｈ）信号を出力する。
なお、第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを、第１及び第２の電流検出器１７、１８と図３の電流検出演算手段３０とから成る電流検出手段に基づいて求める代わりに、電流検出器によって第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを直接に検出し、図５及び図６のｔ０〜ｔ１期間内において第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを示す電圧信号を抽出し、これらを補助ダイオード電流比較手段５２に供給することもできる。また、第１及び第２の補助ダイオードＤａ、Ｄｂを通って第１及び第２の補助コンデンサＣａ，Ｃｂに流れる電流を検出し、この電流を第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂとすることもできる。
図５（Ｏ）及び図６（Ｏ）のｔ０〜ｔ１期間に共振電流ＩLrは流れていないが、インバータ回路６側からの回生電流が第１及び第２の補助ダイオードＤａ、Ｄｂを流れる。補助ダイオード電流比較手段５２の一方の入力端子はライン３０ａに接続され、この他方の入力端子はライン３０ｂに接続されている。なお、第１の電流検出器１７及び第２の電流検出器１８が補助スイッチ制御回路１２の外に示されているが、補助スイッチ制御回路１２の中に示すこともできる。
補助ダイオード電流比較手段５２は、図５及び図６のｔ０〜ｔ１期間内において、ライン３０ａ、３０ｂから得られた第１及び第２の補助ダイオードＤａ、Ｄｂを流れる電流Ｉｄａ、Ｉｄｂを示す電圧信号を比較し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さいか否かを判定し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さい時に第１の値の電圧信号として低レベル（Ｌ）信号を出力し、第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも大きい時に第２の値の電圧信号として高レベル（Ｈ）信号を出力する。
直流電圧比較手段５３は、第１の直流電圧検出手段としてのライン１４と第２の直流電圧検出手段としてのライン１５とに接続されている。ライン１４はグランド又は共通電位点と正側導体３との間の電圧又は第１の補助コンデンサＣaの電圧からなる第１の直流電圧Ｖａを検出する。ライン１５はグランド又は共通電位点と負側導体４との間の電圧又は第２の補助コンデンサＣｂの電圧からなる第２の直流電圧Ｖｂを検出する。直流電圧比較手段５３は、第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも大きい時に第１の値（低レベル）の電圧信号を出力し、第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも小さい時に第２の値（高レベル）の電圧信号を出力する。
絶対値演算手段５５は、第１の直流電圧検出手段としてのライン１４と第２の直流電圧検出手段としてのライン１５とに接続されており、第１の直流電圧Ｖａと第２の直流電圧Ｖｂとの差の値の絶対値を示す信号、即ち、第１の直流電圧Ｖａと第２の直流電圧Ｖｂとのアンバランスを示す信号を出力する。
所定値（ΔＶｄｃ）発生手段５６は、絶対値演算手段５５から得られた絶対値（アンバランス）の大小を判定するための所定値ΔＶｄｃを発生する。この所定値ΔＶｄｃは第１の直流電圧Ｖａと第２の直流電圧Ｖｂとの差の値の絶対値即ち直流電圧アンバランス値の限界値（許容最大アンバランス値）を示す。
直流電圧アンバランス判定比較手段５７は、絶対値演算手段５５と所定値（ΔＶｄｃ）発生手段５６に接続され、絶対値演算手段５５から得られた絶対値が所定値ΔＶｄｃよりも大きいか否かを判定し、絶対値が所定値ΔＶｄｃよりも大きい時に、補正が必要な直流電圧アンバランス状態であることを示す信号を出力し、絶対値が所定値ΔＶｄｃよりも小さい時に補正が不必要な直流電圧アンバランス状態又は直流電圧バランス状態であることを示す信号を出力する。この直流電圧アンバランス判定比較手段５７は、周知のヒステリシスを有するコンパレータであって、オペアンプ７１と入力抵抗７２と帰還抵抗７３と増幅器７４（ゲインＫの乗算器）とで構成されている。
間欠制御手段５８は、間欠制御比較手段７５と鋸波発生手段７６とから成る。間欠制御比較手段７５の一方の入力端子は直流電圧アンバランス判定比較手段５７に接続され、他方の入力端子は鋸波発生手段７６に接続されている。鋸波発生手段７６は、直流電圧アンバランス判定比較手段５７の出力を断続（ＰＷＭ）するための鋸波電圧を発生するものであり、例えば図２の鋸波発生手段４３から出力される鋸波電圧Ｖｔに同期し且つこれよりも低い周波数を有している鋸波電圧を発生する。直流電圧アンバランス判定比較手段５７の出力が鋸波発生手段７６の鋸波電圧を横切っていない期間に補正が必要な直流電圧アンバランス状態であることを示す低レベル（Ｌ）信号を出力し、絶対値が所定値ΔＶｄｃよりも小さい時に補正が不必要な直流電圧アンバランス状態又はバランス状態であることを示す高レベル（Ｈ）信号を出力する。直流電圧アンバランス判定比較手段５７の増幅器７４（ゲインＫの乗算器）のゲインＫを変えることによって、直流電圧アンバランス判定比較手段５７の出力が鋸波発生手段７６の鋸波電圧を横切る時間幅が変化する。即ち、間欠制御手段５８において、直流電圧アンバランス判定比較手段５７の出力がＰＷＭ変調される。これにより、補正が必要な直流電圧アンバランス状態であることを示す低レベル（Ｌ）信号と補正が不必要な直流電圧アンバランス状態又はバランス状態であることを示す高レベル（Ｈ）信号との時間的割合を変えることができ、補正が必要な直流電圧アンバランス状態であることを示す低レベル（Ｌ）信号が間欠的に送出される。なお、補正が必要な直流電圧アンバランス状態であることを示す低レベル（Ｌ）信号を間欠的に送出することが不要の時は、間欠制御手段５８を省いて直流電圧アンバランス判定比較手段５７の出力を選択手段５９の制御端子ｄに直接に送る。
選択手段５９は、前述した第１及び第２の共振電流通路の利用率を示す選択信号Vselectを出力するものであり、第１の接点ａと第２の接点ｂと第３の接点（共通接点）ｃと制御端子ｄとを有する。なお、選択手段５９の第１の接点ａと第２の接点ｂを第１及び第２のスイッチ（好ましくは電子スイッチ）に置き換えることもできる。第１の接点ａは補助ダイオード電流比較手段５２に接続され、第２の接点ｂは直流電圧比較手段５３に接続され、第３の接点ｃは選択信号出力ライン５９ａに接続され、制御端子ｄは間欠制御手段５８に接続されている。なお、図示はされていないが制御端子ｄに供給される信号に応答して第１及び第２の接点ａ、ｂと第３の接点（共通接点）ｃとの間を選択的に接続する周知の手段が設けられている。選択手段５９における第１及び第２の接点ａ、ｂの切換制御は間欠制御手段５８の出力で行われ、補正が不必要な直流電圧アンバランス状態又はバランス状態であることを示す高レベル（Ｈ）信号が間欠制御手段５８から出力されている時に、第１の接点ａと第３の接点ｃとの間が接続され、補正が必要な直流電圧アンバランス状態であることを示す低レベル（Ｌ）信号が間欠制御手段５８から出力されている時に、第２の接点ｂと第３の接点ｃとの間が接続される。
次に、補助スイッチ制御回路１２の動作及び補助回路５に基づく第１〜第４の主スイッチＳ１〜Ｓ４及び昇圧スイッチＱ１１の零電圧スイッチング即ちソフトスイッチング動作を説明する。なお、以下の説明において、電流通路を図１の各部の参照符号のみで説明することもある。また、第１、第２及び第３の交流出力端子９ｕ，９ｖ、９ｗに接続された３相交流電力系統１０又は負荷も電流通路となるが、説明を簡略にするために３相交流電力系統１０又は負荷を電流通路の記載から省く。
次の（１）（２）の状態の時に、図５のｔ０〜ｔ６期間において選択手段５９の出力ライン５９ａの選択信号Vselectが低レベル（Ｌ）信号になる。
（１）選択手段５９の第１の接点ａがオン状態であり、且つ図５及び図６のｔ０時点において第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さい時。
（２）選択手段５９の第２の接点ｂがオン状態であり、且つ第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも高い時。
また、次の（１）（２）の状態の時に、図６のｔ０〜ｔ６期間において選択手段５９の出力ライン５９ａの選択信号Vselect が高レベル（Ｈ）信号になる。
（１）選択手段５９の第１の接点ａがオン状態であり、且つ図５及び図６のｔ０時点において第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも大きい時。
（２）選択手段５９の第２の接点ｂがオン状態であり、且つ第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも低い時。
次の（１）（２）の状態の時に、図５のｔ０〜ｔ６期間において選択手段５９の出力ライン５９ａの選択信号Vselectが低レベル（Ｌ）信号になる。
（１）選択手段５９の第１の接点ａがオン状態であり、且つ図５及び図６のｔ０時点において第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも小さい時。
（２）選択手段５９の第２の接点ｂがオン状態であり、且つ第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも高い時。
また、次の（１）（２）の状態の時に、図６のｔ０〜ｔ６期間において選択手段５９の出力ライン５９ａの選択信号Vselect が高レベル（Ｈ）信号になる。
（１）選択手段５９の第１の接点ａがオン状態であり、且つ図５及び図６のｔ０時点において第１の補助ダイオードＤａを流れる電流Ｉｄａが第２の補助ダイオードＤｂを流れる電流Ｉｄｂよりも大きい時。
（２）選択手段５９の第２の接点ｂがオン状態であり、且つ第１の直流電圧Ｖａが第２の直流電圧Ｖｂよりも低い時。
図５のｔ０〜ｔ６期間に示すように選択手段５９の出力ライン５９ａの選択信号Vselectが低レベル（Ｌ）信号の時には、ｔ１〜ｔ６期間に図５（K）（L）（M）（N）に示すように第１の補助スイッチ制御信号Ｖｑ１が低レベル（Ｌ），第３の補助スイッチ制御信号Ｖｑ３が高レベル（H）、第２の補助スイッチ制御信号Ｖｑ２が高レベル（H）、第４の補助スイッチ制御信号Ｖｑ４が低レベル（Ｌ）になる。
図５のｔ０ 時点以前においては第１及び第４の主スイッチＳ1 、Ｓ4 がオフ制御され、第２及び第３の主スイッチＳ2 、Ｓ3 がオン制御されている。ｔ０ 時点で第２及び第３の主スイッチ制御信号Vｓ2 、Vｓ3が低レベルになるが、第１及び第４の主スイッチ制御信号Vｓ１ 、Vｓ４は直ちに高レベルにならず、遅延時間Td、即ち所定のデッドタイム、後のｔ３時点で高レベルになる。同時に昇圧スイッチ制御信号Vｑ１１をｔ３時点で高レベルにする。補助回路５はｔ３時点での第１及び第４の主スイッチＳ１，Ｓ４及び昇圧スイッチＱ１１のターンオンがゼロ電圧スイッチング（ZVS）になるように図５（P）の直流リンク電圧Vlinkを制御する。また、第１及び第３の補助スイッチ制御信号Vｑ１ 、Vｑ３の切換を直流リンク電圧Vlinkが正常の期間に行う。
（ｔ０〜ｔ１）
図５のｔ0 時点よりも前において第１及び第４の主スイッチＳ1 、Ｓ4 がオンの時に、第１のフィルタ用リアクトルＬu に第１及び第２の主スイッチＳ１，Ｓ２の相互接続点２５から第１の交流出力端子９ｕに向かう正方向のＵ相負荷電流Ｉu が流れ、第２のフィルタ用リアクトルＬw に第３の交流出力端子９ｗから第３及び第４の主スイッチＳ３，Ｓ４の相互接続点２６に向かう負方向のＷ相負荷電流Ｉw が流れ、また、第２の交流出力端子９ｖから第１及び第２の補助スイッチＱ１，Ｑ２の相互接続点２３に向かう負方向の電流も流れる。なお、ここでの正方向の電流とはインバータ回路６から第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗに向かう電流を意味し、負方向の電流とは第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗからインバータ回路６に向う電流を意味する。このｔ０〜ｔ１期間には、第１及び第２のフィルタ用リアクトルＬu 、Ｌw にエネルギが蓄積される。その後、第１及び第４の主スイッチＳ1 、Ｓ4 がオフに制御されると、第１及び第２のフィルタ用リアクトルＬu 、Ｌw の蓄積エネルギの放出が生じ、Ｌu −９ｕ−９ｖ−Ｄｂ−Ｃb―Ｄ２の経路、Ｌｗ−Ｄ3 −Ｃa−Ｄa−９ｖの経路、及びＬu −９ｕ−９ｗ−Ｌｗ−Ｄ3 −Ｃa−Ｄa−Ｄｂ−Ｃb―Ｄ２の経路に電流が流れる。また、１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｄｂ−Ｃｂ−１ｂの経路に電流が流れる。このｔ０〜ｔ１期間に、第１の主スイッチＳ1 の両端子間電圧は図５（Ｐ）に示す正常直流電圧（定格電圧）Ｖdcに保たれる。この正常直流電圧Ｖdcは正側及び負側導体３，４間の電圧及び第１及び第２の補助コンデンサＣa 、Ｃb の電圧の和に相当する。
図５のｔ0 時点よりも前において第１及び第４の主スイッチＳ1 、Ｓ4 がオンの時に、第１のフィルタ用リアクトルＬu に第１及び第２の主スイッチＳ１，Ｓ２の相互接続点２５から第１の交流出力端子９ｕに向かう正方向のＵ相負荷電流Ｉu が流れ、第２のフィルタ用リアクトルＬw に第３の交流出力端子９ｗから第３及び第４の主スイッチＳ３，Ｓ４の相互接続点２６に向かう負方向のＷ相負荷電流Ｉw が流れ、また、第２の交流出力端子９ｖから第１及び第２の補助スイッチＱ１，Ｑ２の相互接続点２３に向かう負方向の電流も流れる。なお、ここでの正方向の電流とはインバータ回路６から第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗに向かう電流を意味し、負方向の電流とは第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗからインバータ回路６に向う電流を意味する。このｔ０〜ｔ１期間には、第１及び第２のフィルタ用リアクトルＬu 、Ｌw にエネルギが蓄積される。その後、第１及び第４の主スイッチＳ1 、Ｓ4 がオフに制御されると、第１及び第２のフィルタ用リアクトルＬu 、Ｌw の蓄積エネルギの放出が生じ、Ｌu −９ｕ−９ｖ−Ｄｂ−Ｃb―Ｄ２の経路、Ｌｗ−Ｄ3 −Ｃa−Ｄa−９ｖの経路、及びＬu −９ｕ−９ｗ−Ｌｗ−Ｄ3 −Ｃa−Ｄa−Ｄｂ−Ｃb―Ｄ２の経路に電流が流れる。また、１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｄｂ−Ｃｂ−１ｂの経路に電流が流れる。このｔ０〜ｔ１期間に、第１の主スイッチＳ1 の両端子間電圧は図５（Ｐ）に示す正常直流電圧（定格電圧）Ｖdcに保たれる。この正常直流電圧Ｖdcは正側及び負側導体３，４間の電圧及び第１及び第２の補助コンデンサＣa 、Ｃb の電圧の和に相当する。
（ｔ1 〜ｔ2 ）
図５のｔ1 時点で第１の補助スイッチＱ1 がオフ、第３の補助スイッチＱ３ がオンに制御され、且つ第２の補助スイッチＱ２ がオン、第４の補助スイッチＱ４ がオフに保たれていると、ｔ1 時点直前の電流経路に追加して、Ｌu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｑ３−Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｑ３−Ｌｒ−Ｄｂ−Ｃｂ−１ｂの経路に図５（Ｏ）に示す共振リアクトルＬr の電流ＩLrが流れ始める。この電流ＩLrは時間と共に増大する。即ち、第１の補助ダイオードＤa を流れていた電流の一部が共振リアクトルＬr に転流し、第１の補助ダイオードＤa の電流が徐々に減少、逆に共振リアクトルＬr の電流ＩLrが徐々に増大する。従って、第１の補助スイッチＱ1のタ−ンオフは零電圧スイッチング(ＺＶＳ)となり、第３の補助スイッチＱ３ のターンオンは零電流スイッチング（ＺＣＳ）となる。
図５のｔ1 時点で第１の補助スイッチＱ1 がオフ、第３の補助スイッチＱ３ がオンに制御され、且つ第２の補助スイッチＱ２ がオン、第４の補助スイッチＱ４ がオフに保たれていると、ｔ1 時点直前の電流経路に追加して、Ｌu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｑ３−Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｑ３−Ｌｒ−Ｄｂ−Ｃｂ−１ｂの経路に図５（Ｏ）に示す共振リアクトルＬr の電流ＩLrが流れ始める。この電流ＩLrは時間と共に増大する。即ち、第１の補助ダイオードＤa を流れていた電流の一部が共振リアクトルＬr に転流し、第１の補助ダイオードＤa の電流が徐々に減少、逆に共振リアクトルＬr の電流ＩLrが徐々に増大する。従って、第１の補助スイッチＱ1のタ−ンオフは零電圧スイッチング(ＺＶＳ)となり、第３の補助スイッチＱ３ のターンオンは零電流スイッチング（ＺＣＳ）となる。
（ｔ2 〜ｔ3 ）
図５のｔ2 時点で第１の補助ダイオードＤa を通る電流が零になると、ｔ２時点直前のＬu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｑ３−Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｑ３−Ｌｒ−Ｄｂ−Ｃｂ−１ｂの経路の電流の他に、図７で破線で示すＣ1 −Ｑ３ −Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路の共振電流、及びＣ4 −Ｄ3 −Ｑ３ −Ｌr−Ｄｂ−Ｃb の経路の共振電流、及びＣ１１―Ｄ１２−Ｑ３ −Ｌr−Ｄｂ−Ｃb の経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ1 、Ｃ4 の電圧、及び昇圧回路２の共振用コンデンサＣ１１の電圧が徐々に低下し、図５（Ｐ）に示す直流リンク電圧Ｖlinkも徐々に低下し、ｔ3 時点又はこの直前にほぼ零になる。なお、共振リアクトルＬr を流れる電流ＩLrは図５のｔ2 時点よりも少し後で最大になり、その後に徐々に低下する。
図５のｔ2 時点で第１の補助ダイオードＤa を通る電流が零になると、ｔ２時点直前のＬu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｑ３−Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｑ３−Ｌｒ−Ｄｂ−Ｃｂ−１ｂの経路の電流の他に、図７で破線で示すＣ1 −Ｑ３ −Ｌr −Ｄｂ−Ｃb −Ｄ2 の経路の共振電流、及びＣ4 −Ｄ3 −Ｑ３ −Ｌr−Ｄｂ−Ｃb の経路の共振電流、及びＣ１１―Ｄ１２−Ｑ３ −Ｌr−Ｄｂ−Ｃb の経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ1 、Ｃ4 の電圧、及び昇圧回路２の共振用コンデンサＣ１１の電圧が徐々に低下し、図５（Ｐ）に示す直流リンク電圧Ｖlinkも徐々に低下し、ｔ3 時点又はこの直前にほぼ零になる。なお、共振リアクトルＬr を流れる電流ＩLrは図５のｔ2 時点よりも少し後で最大になり、その後に徐々に低下する。
（ｔ3 〜ｔ4 ）
ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 及び昇圧スイッチＱ１１が同時にオン制御される。図５のｔ3 時点での第１及び第４の主スイッチＳ1 、Ｓ4及び昇圧スイッチＱ１１のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ1 、Ｓ4 の電流はｔ3 時点の後に傾斜を有して増大するので、これ等のｔ3 時点におけるターンオンは零電流スイッチング（ＺＣＳ）になる。
ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 及び昇圧スイッチＱ１１が同時にオン制御される。図５のｔ3 時点での第１及び第４の主スイッチＳ1 、Ｓ4及び昇圧スイッチＱ１１のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ1 、Ｓ4 の電流はｔ3 時点の後に傾斜を有して増大するので、これ等のｔ3 時点におけるターンオンは零電流スイッチング（ＺＣＳ）になる。
（ｔ4 〜ｔ5 ）
図５（Ｏ）のｔ4 時点で共振リアクトルＬr の電流ＩLrが零になった後には、この電流ＩLrは逆方向に流れる。共振リアクトルＬr を逆方向に流れる電流ＩLrが第１のフィルタ用リアクトルＬｕを流れる電流（出力電流）Ｉｏｕｔよりも小さい間は、第２及び第３の共振用コンデンサＣ2 、Ｃ3 の充電が開始せず、図５（Ｐ）の直流リンク電圧Ｖlinkは零又はほぼ零に保たれる。
図５（Ｏ）のｔ4 時点で共振リアクトルＬr の電流ＩLrが零になった後には、この電流ＩLrは逆方向に流れる。共振リアクトルＬr を逆方向に流れる電流ＩLrが第１のフィルタ用リアクトルＬｕを流れる電流（出力電流）Ｉｏｕｔよりも小さい間は、第２及び第３の共振用コンデンサＣ2 、Ｃ3 の充電が開始せず、図５（Ｐ）の直流リンク電圧Ｖlinkは零又はほぼ零に保たれる。
（ｔ5 〜ｔ6 ）
図５のｔ5 時点で共振リアクトルＬr の電流ＩLrが第１のフィルタ用リアクトルＬｕを流れる電流（出力電流）Ｉｏｕｔよりも大きくなると、第２及び第３の主ダイオードＤ2 、Ｄ3 がオフになり、図８において鎖線で示すようにＬr −Ｄｃ −Ｓ1 −Ｃ2 −Ｃb―Ｑ２ の経路で第２の共振用コンデンサＣ2 が充電され、同時にＬr −Ｄｃ−Ｃ3 −Ｓ4 −Ｃb―Ｑ２ の経路で第３の共振用コンデンサＣ３が充電され、図５（Ｐ）の直流リンク電圧Ｖlinkは徐々に増大し、ｔ6 時点又はこの直前に正常直流電圧Ｖdcになる。なお、本実施例では昇圧回路２のダイオードＤ１２に対して並列に共振コンデンサが接続されていないので、図８から明らかなようにｔ5 〜ｔ6期間に昇圧回路２に電流が流れない。このため、ｔ5 〜ｔ6期間はダイオードＤ１２に対して並列に共振コンデンサが接続されている場合に比較して短くなる。
図５のｔ5 時点で共振リアクトルＬr の電流ＩLrが第１のフィルタ用リアクトルＬｕを流れる電流（出力電流）Ｉｏｕｔよりも大きくなると、第２及び第３の主ダイオードＤ2 、Ｄ3 がオフになり、図８において鎖線で示すようにＬr −Ｄｃ −Ｓ1 −Ｃ2 −Ｃb―Ｑ２ の経路で第２の共振用コンデンサＣ2 が充電され、同時にＬr −Ｄｃ−Ｃ3 −Ｓ4 −Ｃb―Ｑ２ の経路で第３の共振用コンデンサＣ３が充電され、図５（Ｐ）の直流リンク電圧Ｖlinkは徐々に増大し、ｔ6 時点又はこの直前に正常直流電圧Ｖdcになる。なお、本実施例では昇圧回路２のダイオードＤ１２に対して並列に共振コンデンサが接続されていないので、図８から明らかなようにｔ5 〜ｔ6期間に昇圧回路２に電流が流れない。このため、ｔ5 〜ｔ6期間はダイオードＤ１２に対して並列に共振コンデンサが接続されている場合に比較して短くなる。
（ｔ6 〜ｔ7 ）
図５のｔ6 時点では直流リンク電圧Ｖlinkが正常直流電圧Ｖdcであるので、第１の補助スイッチＱ1 の両端子間電圧は零又はほぼ零である。従って、このｔ6 時点で第１の補助スイッチＱ1 を図５（Ｋ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施形態では第１及び第３の補助スイッチＱ1 、Ｑ３の制御信号Ｖq1、Ｖq３を容易に形成するために、第３の補助スイッチＱ３がｔ6 時点でターンオフ制御されている。しかし、第３の補助スイッチＱ３の電流はｔ4 時点から流れていないので、ｔ4 時点又はこれよりも後にターンオフ制御することもできる。なお、第３の補助スイッチＱ３を零電圧スイッチング（ＺＶＳ）するために、第３の補助スイッチＱ３のターンオフ制御を、第３の補助ダイオードＤｃ に電流が流れているｔ4 〜ｔ7 期間に行うのが望ましい。
図５のｔ6 時点では直流リンク電圧Ｖlinkが正常直流電圧Ｖdcであるので、第１の補助スイッチＱ1 の両端子間電圧は零又はほぼ零である。従って、このｔ6 時点で第１の補助スイッチＱ1 を図５（Ｋ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施形態では第１及び第３の補助スイッチＱ1 、Ｑ３の制御信号Ｖq1、Ｖq３を容易に形成するために、第３の補助スイッチＱ３がｔ6 時点でターンオフ制御されている。しかし、第３の補助スイッチＱ３の電流はｔ4 時点から流れていないので、ｔ4 時点又はこれよりも後にターンオフ制御することもできる。なお、第３の補助スイッチＱ３を零電圧スイッチング（ＺＶＳ）するために、第３の補助スイッチＱ３のターンオフ制御を、第３の補助ダイオードＤｃ に電流が流れているｔ4 〜ｔ7 期間に行うのが望ましい。
ｔ6 〜ｔ7 期間には、Ｃb −Ｑ２−Ｑ1−Ｃa−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 の経路及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れると共に、Ｌr −Ｄｃ −Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 −Ｃb −Ｑ２の経路及びＳ１−Ｌu −９ｕ−９ｖ−Ｌｒ−Ｄｃの経路にも電流が流れ、共振リアクトルＬr の残ったエネルギが負荷側に回生される。また、１ａ―Ｌ１１−Ｑ１１−１ｂの経路にも電流が流れる。
（ｔ7 以後）
ｔ7 時点で共振リアクトルＬr の蓄積エネルギの放出が終了すると、第３の補助ダイオードＤｃ が逆バイアス状態となり、Ｃb−Ｑ２ −Ｑ1 −Ｃa−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 の経路、及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れる。
ｔ7 時点で共振リアクトルＬr の蓄積エネルギの放出が終了すると、第３の補助ダイオードＤｃ が逆バイアス状態となり、Ｃb−Ｑ２ −Ｑ1 −Ｃa−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 の経路、及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れる。
次に、図６（Ｊ）のｔ０〜ｔ６期間に示すように選択手段５９の出力ライン５９ａの選択信号Vselectが高レベル（Ｈ）信号の時の図１の回路の動作を説明する。図６（Ａ）〜（Ｈ）に示す各部の状態は図５（Ａ）〜（Ｈ）と同一である。選択信号Vselectが高レベル（Ｈ）信号の時には、ｔ１〜ｔ６期間に図６（K）（L）（M）（N）に示すように第１の補助スイッチ制御信号Ｖｑ１が高レベル（Ｈ）に保たれ，第３の補助スイッチ制御信号Ｖｑ３が低レベル（Ｌ）に保たれ、第２の補助スイッチ制御信号Ｖｑ２が低レベル（Ｌ）になり、第４の補助スイッチ制御信号Ｖｑ４が高レベル（Ｈ）になる。従って、既に説明した選択信号Vselectが低レベル（Ｌ）信号の時に、図７及び図８に示すように第２の補助コンデンサＣｂ，第２の補助スイッチＱ２又は第２の補助ダイオードＤｂ、共振リアクトルＬｒ、及び第３の補助スイッチＱ３又は第３の補助ダイオードＤｃから成る第１の電流経路で電流ＩLrが流れる代わりに、図６の選択信号Vselectが高レベル（Ｈ）信号の時には、第１の補助コンデンサＣａ，第１の補助スイッチＱ１又は第１の補助ダイオードＤａ、共振リアクトルＬｒ、及び第４の補助スイッチＱ４又は第４の補助ダイオードＤｄから成る第２の電流経路で電流ＩLrが流れる。即ち、図６の選択信号Vselectが高レベル（Ｈ）信号の時の補助回路５における電流ＩLrは、図７及び図８で点線で示されている第１の補助コンデンサＣａ，第１の補助スイッチＱ１又は第１の補助ダイオードＤａ、及び第４の補助スイッチＱ４又は第４の補助ダイオードＤｄを通って流れる。従って、図６の選択信号Vselectが高レベル（Ｈ）信号の時の補助回路５における電流ＩLrの経路は、共振リアクトルＬｒを基準にして選択信号Vselectが低レベル（Ｌ）信号時の電流ＩLrの経路と対称的である。
（ｔ０〜ｔ１）
図６のｔ０ 時点以前において、第１〜第４の主スイッチＳ1 〜Ｓ4及び昇圧スイッチ１１は図５のｔ０ 時点以前と同様に動作する。即ち、図６のｔ0 時点よりも前の第１及び第４の主スイッチＳ1 、Ｓ4 のオン時に、第１のフィルタ用リアクトルＬu に正方向のＵ相負荷電流Ｉu が流れ、第２のフィルタ用リアクトルＬw に負方向のＷ相負荷電流Ｉw が流れ、また、第２の交流出力端子９ｖから第１及び第２の補助スイッチＱ１，Ｑ２の相互接続点２３に向かう負方向の電流も流れる。これにより、第１及び第２のフィルタ用リアクトルＬu 、Ｌw にエネルギが蓄積され、その後の第１及び第４の主スイッチＳ1 、Ｓ4 のオフ期間に第１及び第２のフィルタ用リアクトルＬu 、Ｌw の蓄積エネルギの放出が生じ、Ｌu −９ｕ−９ｖ−Ｄｂ−Ｃb―Ｄ２の経路、Ｌｗ−Ｄ3 −Ｃa−Ｄa−９ｖの経路、及びＬu −９ｕ−９ｗ−Ｌｗ−Ｄ3 −Ｃa−Ｄa−Ｄｂ−Ｃb―Ｄ２の経路に電流が流れる。また、１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｄｂ−Ｃｂ−１ｂの経路に電流が流れる。この時、第１の主スイッチＳ1 の両端子間電圧は図６（Ｐ）に示す正常直流電圧（定格電圧）Ｖdcに保たれている。この正常直流電圧Ｖdcは正側及び負側導体３，４間の電圧及び第１及び第２の補助コンデンサＣa 、Ｃb の電圧の和に相当する。
図６のｔ０ 時点以前において、第１〜第４の主スイッチＳ1 〜Ｓ4及び昇圧スイッチ１１は図５のｔ０ 時点以前と同様に動作する。即ち、図６のｔ0 時点よりも前の第１及び第４の主スイッチＳ1 、Ｓ4 のオン時に、第１のフィルタ用リアクトルＬu に正方向のＵ相負荷電流Ｉu が流れ、第２のフィルタ用リアクトルＬw に負方向のＷ相負荷電流Ｉw が流れ、また、第２の交流出力端子９ｖから第１及び第２の補助スイッチＱ１，Ｑ２の相互接続点２３に向かう負方向の電流も流れる。これにより、第１及び第２のフィルタ用リアクトルＬu 、Ｌw にエネルギが蓄積され、その後の第１及び第４の主スイッチＳ1 、Ｓ4 のオフ期間に第１及び第２のフィルタ用リアクトルＬu 、Ｌw の蓄積エネルギの放出が生じ、Ｌu −９ｕ−９ｖ−Ｄｂ−Ｃb―Ｄ２の経路、Ｌｗ−Ｄ3 −Ｃa−Ｄa−９ｖの経路、及びＬu −９ｕ−９ｗ−Ｌｗ−Ｄ3 −Ｃa−Ｄa−Ｄｂ−Ｃb―Ｄ２の経路に電流が流れる。また、１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｄｂ−Ｃｂ−１ｂの経路に電流が流れる。この時、第１の主スイッチＳ1 の両端子間電圧は図６（Ｐ）に示す正常直流電圧（定格電圧）Ｖdcに保たれている。この正常直流電圧Ｖdcは正側及び負側導体３，４間の電圧及び第１及び第２の補助コンデンサＣa 、Ｃb の電圧の和に相当する。
（ｔ1 〜ｔ2 ）
図６のｔ1 時点で第２の補助スイッチＱ２ がオフ、第４の補助スイッチＱ４ がオンに制御され、且つ第１の補助スイッチＱ１ がオン、第３の補助スイッチＱ４ がオフに保たれていると、ｔ1 時点直前の電流経路に追加して、Ｌu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｃａ−Ｄａ−Ｌr −Ｑ４−Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｌｒ−Ｑ４−１ｂの経路に図６（Ｏ）に示す共振リアクトルＬr の電流ＩLrが負方向に流れ始める。この電流ＩLrの絶対値は時間と共に増大する。即ち、第２の補助ダイオードＤｂ を流れていた電流の一部が共振リアクトルＬr に転流し、第２の補助ダイオードＤｂの電流が徐々に減少、逆に共振リアクトルＬr の電流ＩLrが徐々に増大する。従って、第２の補助スイッチＱ２のタ−ンオフは零電圧スイッチング(ＺＶＳ)となり、第４の補助スイッチＱ４ のターンオンは零電流スイッチング（ＺＣＳ）となる。
図６のｔ1 時点で第２の補助スイッチＱ２ がオフ、第４の補助スイッチＱ４ がオンに制御され、且つ第１の補助スイッチＱ１ がオン、第３の補助スイッチＱ４ がオフに保たれていると、ｔ1 時点直前の電流経路に追加して、Ｌu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｃａ−Ｄａ−Ｌr −Ｑ４−Ｄ2 の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｌｒ−Ｑ４−１ｂの経路に図６（Ｏ）に示す共振リアクトルＬr の電流ＩLrが負方向に流れ始める。この電流ＩLrの絶対値は時間と共に増大する。即ち、第２の補助ダイオードＤｂ を流れていた電流の一部が共振リアクトルＬr に転流し、第２の補助ダイオードＤｂの電流が徐々に減少、逆に共振リアクトルＬr の電流ＩLrが徐々に増大する。従って、第２の補助スイッチＱ２のタ−ンオフは零電圧スイッチング(ＺＶＳ)となり、第４の補助スイッチＱ４ のターンオンは零電流スイッチング（ＺＣＳ）となる。
（ｔ2 〜ｔ3 ）
図６のｔ2 時点で第２の補助ダイオードＤｂ を通る電流が零になると、ｔ２直前のＬu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｃａ−Ｄａ−Ｌr −Ｑ４−Ｄ2の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｌｒ−Ｑ４−１ｂの経路の電流の他に、Ｃ1 −Ｃａ−Ｄａ −Ｌr −Ｑ４−Ｄ2 の経路の共振電流、及びＣ4 −Ｄ3 −Ｃａ−Ｄａ−Ｌr−Ｑ４ の経路の共振電流、及びＣ１１−Ｄ１２−Ｃａ−Ｄａ −Ｌr−Ｑ４ の経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ1 、Ｃ4 の電圧、及び昇圧回路２の共振用コンデンサＣ１１の電圧が徐々に低下し、図６（Ｐ）に示す直流リンク電圧Ｖlinkも徐々に低下し、ｔ3 時点又はこの直前にほぼ零になる。なお、共振リアクトルＬr を流れる電流ＩLrの絶対値は図６のｔ2 時点よりも少し後で最大になり、その後に徐々に低下する。
図６のｔ2 時点で第２の補助ダイオードＤｂ を通る電流が零になると、ｔ２直前のＬu −９ｕ−９ｗ−Ｌw −Ｄ3 −Ｃａ−Ｄａ−Ｌr −Ｑ４−Ｄ2の経路、及び１ａ―Ｌ１１−Ｄ１２−Ｃａ−Ｄａ−Ｌｒ−Ｑ４−１ｂの経路の電流の他に、Ｃ1 −Ｃａ−Ｄａ −Ｌr −Ｑ４−Ｄ2 の経路の共振電流、及びＣ4 −Ｄ3 −Ｃａ−Ｄａ−Ｌr−Ｑ４ の経路の共振電流、及びＣ１１−Ｄ１２−Ｃａ−Ｄａ −Ｌr−Ｑ４ の経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ1 、Ｃ4 の電圧、及び昇圧回路２の共振用コンデンサＣ１１の電圧が徐々に低下し、図６（Ｐ）に示す直流リンク電圧Ｖlinkも徐々に低下し、ｔ3 時点又はこの直前にほぼ零になる。なお、共振リアクトルＬr を流れる電流ＩLrの絶対値は図６のｔ2 時点よりも少し後で最大になり、その後に徐々に低下する。
（ｔ3 〜ｔ4 ）
ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 及び昇圧スイッチＱ１１が同時にオン制御される。図６のｔ3 時点における第１及び第４の主スイッチＳ1 、Ｓ4及び昇圧スイッチＱ１１ のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ1 、Ｓ4 の電流はｔ3 時点から傾斜を有して増大するので、これ等のターンオンは零電流スイッチング（ＺＣＳ）にもなる。
ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 及び昇圧スイッチＱ１１が同時にオン制御される。図６のｔ3 時点における第１及び第４の主スイッチＳ1 、Ｓ4及び昇圧スイッチＱ１１ のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ1 、Ｓ4 の電流はｔ3 時点から傾斜を有して増大するので、これ等のターンオンは零電流スイッチング（ＺＣＳ）にもなる。
（ｔ4 〜ｔ5 ）
図６（Ｏ）のｔ4 時点で共振リアクトルＬr の電流ＩLrが零になった後には、この電流ＩLrは正方向に流れる。共振リアクトルＬr を正方向に流れる電流ＩLrが第２のフィルタ用リアクトルＬｗを流れる電流（出力電流）Ｉｏｕｔよりも小さい間は、第２及び第３の共振用コンデンサＣ2 、Ｃ3 の充電が開始せず、図６（Ｐ）の直流リンク電圧Ｖlinkは零又はほぼ零に保たれる。
図６（Ｏ）のｔ4 時点で共振リアクトルＬr の電流ＩLrが零になった後には、この電流ＩLrは正方向に流れる。共振リアクトルＬr を正方向に流れる電流ＩLrが第２のフィルタ用リアクトルＬｗを流れる電流（出力電流）Ｉｏｕｔよりも小さい間は、第２及び第３の共振用コンデンサＣ2 、Ｃ3 の充電が開始せず、図６（Ｐ）の直流リンク電圧Ｖlinkは零又はほぼ零に保たれる。
（ｔ5 〜ｔ6 ）
図６のｔ5 時点で共振リアクトルＬr の電流ＩLrが第２のフィルタ用リアクトルＬｗを流れる電流（出力電流）Ｉｏｕｔよりも大きくなると、第２及び第３の主ダイオードＤ2 、Ｄ3 がオフになり、Ｌr −Ｑ１―Ｃａ −Ｓ1 −Ｃ2 −Ｄｄ の経路で第２の共振用コンデンサＣ2 が充電され、同時にＬr −Ｑ１―Ｃａ−Ｃ3 −Ｓ4 −Ｄｄの経路で第３の共振用コンデンサＣ３が充電され、図６（Ｐ）の直流リンク電圧Ｖlinkは徐々に増大し、ｔ6 時点又はこの直前に正常直流電圧Ｖdcになる。
図６のｔ5 時点で共振リアクトルＬr の電流ＩLrが第２のフィルタ用リアクトルＬｗを流れる電流（出力電流）Ｉｏｕｔよりも大きくなると、第２及び第３の主ダイオードＤ2 、Ｄ3 がオフになり、Ｌr −Ｑ１―Ｃａ −Ｓ1 −Ｃ2 −Ｄｄ の経路で第２の共振用コンデンサＣ2 が充電され、同時にＬr −Ｑ１―Ｃａ−Ｃ3 −Ｓ4 −Ｄｄの経路で第３の共振用コンデンサＣ３が充電され、図６（Ｐ）の直流リンク電圧Ｖlinkは徐々に増大し、ｔ6 時点又はこの直前に正常直流電圧Ｖdcになる。
（ｔ6 〜ｔ7 ）
図６のｔ6 時点では直流リンク電圧Ｖlinkが正常直流電圧Ｖdcであるので、第１の補助スイッチＱ1 の両端子間電圧は零又はほぼ零である。従って、このｔ6 時点で第２の補助スイッチＱ1２を図６（Ｋ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施形態では第２及び第４の補助スイッチＱ２ 、Ｑ４の制御信号Ｖq２、Ｖq４を容易に形成するために、第４の補助スイッチＱ４がｔ6 時点でターンオフ制御されている。しかし、ｔ4 時点から第４の補助スイッチＱ４に電流が流れていないので、ｔ4 時点又はこれよりも後にターンオフ制御することができる。なお、第４の補助スイッチＱ４のターンオフ制御は、零電圧スイッチング（ＺＶＳ）のために第４の補助ダイオードＤｄ に電流が流れているｔ4 〜ｔ7 期間に行うのが望ましい。
図６のｔ6 時点では直流リンク電圧Ｖlinkが正常直流電圧Ｖdcであるので、第１の補助スイッチＱ1 の両端子間電圧は零又はほぼ零である。従って、このｔ6 時点で第２の補助スイッチＱ1２を図６（Ｋ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施形態では第２及び第４の補助スイッチＱ２ 、Ｑ４の制御信号Ｖq２、Ｖq４を容易に形成するために、第４の補助スイッチＱ４がｔ6 時点でターンオフ制御されている。しかし、ｔ4 時点から第４の補助スイッチＱ４に電流が流れていないので、ｔ4 時点又はこれよりも後にターンオフ制御することができる。なお、第４の補助スイッチＱ４のターンオフ制御は、零電圧スイッチング（ＺＶＳ）のために第４の補助ダイオードＤｄ に電流が流れているｔ4 〜ｔ7 期間に行うのが望ましい。
図６のｔ6 〜ｔ7 期間には、Ｃａ−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4―Ｃｂ−Ｑ２−Ｑ１ の経路及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れると共に、Ｌr −Ｑ１−Ｃａ −Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 −Ｄｄの経路にも電流が流れ、共振リアクトルＬr の残ったエネルギが負荷側に回生される。また、１ａ―Ｌ１１−Ｑ１１−１ｂの経路にも電流が流れる。
（ｔ7 以後）
図６のｔ7 時点で共振リアクトルＬr の蓄積エネルギの放出が終了すると、第４の補助ダイオードＤｄ が逆バイアス状態となり、Ｃb−Ｑ２ −Ｑ1 −Ｃa−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 の経路、及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れる。
図６のｔ7 時点で共振リアクトルＬr の蓄積エネルギの放出が終了すると、第４の補助ダイオードＤｄ が逆バイアス状態となり、Ｃb−Ｑ２ −Ｑ1 −Ｃa−Ｓ1 −Ｌu −９ｕ−９ｗ−Ｌw −Ｓ4 の経路、及びＳ１−Ｌu −９ｕ−９ｖ−Ｑ１−Ｃａの経路に電流が流れる。
実施例１によれば次の効果が得られる。
（１） 第１〜第４の補助スイッチＱ1〜Ｑ4と第１〜第４の補助ダイオードＤａ〜Ｄｄと第１及び第２の補助コンデンサＣａ、Ｃｂと共振リアクトルＬｒとから成る補助回路５は、正側導体３と負側導体４との間の中点を基準にして電気的に対称に形成されているので、共振リアクトルＬｒの正方向電流と負方向電流とのバランスが良くなり、共振動作が安定して共振外れが抑制される。
（２）第１〜第４の主スイッチＳ1〜Ｓ4のデッドタイム期間の開始時に第１の補助ダイオードＤａの電流Ｉｄａと第２の補助ダイオードＤｂの電流Ｉｄｂとを比較し、小さい方の電流を共振リアクトルＬｒに転流させるように補助回路５及び補助スイッチ制御回路１２が構成されているので、共振リアクトルＬｒの正方向電流と負方向電流とのアンバランスが生じた時に、アンバランス分が第１及び第２の補助コンデンサＣａ、Ｃｂの電圧、即ち第１及び第２の直流電圧Ｖａ、Ｖｂをバランスさせるように働き、正側導体３と負側導体４との間の中点電位（中間電位）が安定する。
（３）共振リアクトルＬｒに流れる正方向電流と負方向電流のバランスが良くなると、共振リアクトルＬｒに流れる電流の最大振幅がアンバランスの時の最大振幅よりも小さくなり、共振リアクトルの低損失化及び小型化を達成することができる。
（４）第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスの絶対値が所定値ΔＶｄｃよりも大きい時に、直流電圧比較手段５３の出力を選択して補助スイッチ制御信号形成回路５４に送り、第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスを解消することができるように第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を形成する。従って、第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスを容易に解消することができる。
（５）第１及び第２の補助コンデンサＣａ、Ｃｂの電圧のバランスの向上により、３相Ｖ結線インバータにおいてバランスの良い３相出力電圧を得ることができる。
（６）第１〜第４の主スイッチＳ1〜Ｓ4と同時に昇圧スイッチＱ11のソフトスイッチングが可能になる。
（７）第１〜第４の補助スイッチＱ１〜Ｑ４のソフトスイッチングが可能になる。
（８）第１〜第４の主スイッチＳ1 〜Ｓ4 のソフトスイッチングを比較的簡単な回路で達成することができ、サージ、ノイズ、及びスイッチング損失の低減を容易に達成できる。
（９）補助スイッチ制御信号形成回路５４は論理回路で構成され、且つ図３から明らかのように、共振期間信号形成手段５１から得られた１つの共振期間信号Ｖｚと１つの選択信号Vselectとに基づいて第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を形成する。従って、第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を容易に形成することができる。
（１０）昇圧回路２のダイオードＤ１２に対して並列に共振コンデンサが接続されていないので、図５のｔ5 〜ｔ6期間に昇圧回路２に電流が流れない。このため、ｔ5 〜ｔ6期間はダイオードＤ１２に対して並列に共振コンデンサが接続されている場合に比較して短くなる。結果として直流電圧の利用率が良くなる。換言すれば、第１〜第４の主スイッチＳ1 〜Ｓ4をインバータ動作に利用する時間を長くすることができる。
（１） 第１〜第４の補助スイッチＱ1〜Ｑ4と第１〜第４の補助ダイオードＤａ〜Ｄｄと第１及び第２の補助コンデンサＣａ、Ｃｂと共振リアクトルＬｒとから成る補助回路５は、正側導体３と負側導体４との間の中点を基準にして電気的に対称に形成されているので、共振リアクトルＬｒの正方向電流と負方向電流とのバランスが良くなり、共振動作が安定して共振外れが抑制される。
（２）第１〜第４の主スイッチＳ1〜Ｓ4のデッドタイム期間の開始時に第１の補助ダイオードＤａの電流Ｉｄａと第２の補助ダイオードＤｂの電流Ｉｄｂとを比較し、小さい方の電流を共振リアクトルＬｒに転流させるように補助回路５及び補助スイッチ制御回路１２が構成されているので、共振リアクトルＬｒの正方向電流と負方向電流とのアンバランスが生じた時に、アンバランス分が第１及び第２の補助コンデンサＣａ、Ｃｂの電圧、即ち第１及び第２の直流電圧Ｖａ、Ｖｂをバランスさせるように働き、正側導体３と負側導体４との間の中点電位（中間電位）が安定する。
（３）共振リアクトルＬｒに流れる正方向電流と負方向電流のバランスが良くなると、共振リアクトルＬｒに流れる電流の最大振幅がアンバランスの時の最大振幅よりも小さくなり、共振リアクトルの低損失化及び小型化を達成することができる。
（４）第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスの絶対値が所定値ΔＶｄｃよりも大きい時に、直流電圧比較手段５３の出力を選択して補助スイッチ制御信号形成回路５４に送り、第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスを解消することができるように第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を形成する。従って、第１及び第２の直流電圧Ｖａ、Ｖｂのアンバランスを容易に解消することができる。
（５）第１及び第２の補助コンデンサＣａ、Ｃｂの電圧のバランスの向上により、３相Ｖ結線インバータにおいてバランスの良い３相出力電圧を得ることができる。
（６）第１〜第４の主スイッチＳ1〜Ｓ4と同時に昇圧スイッチＱ11のソフトスイッチングが可能になる。
（７）第１〜第４の補助スイッチＱ１〜Ｑ４のソフトスイッチングが可能になる。
（８）第１〜第４の主スイッチＳ1 〜Ｓ4 のソフトスイッチングを比較的簡単な回路で達成することができ、サージ、ノイズ、及びスイッチング損失の低減を容易に達成できる。
（９）補助スイッチ制御信号形成回路５４は論理回路で構成され、且つ図３から明らかのように、共振期間信号形成手段５１から得られた１つの共振期間信号Ｖｚと１つの選択信号Vselectとに基づいて第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を形成する。従って、第１、第２、第３及び第４の補助スイッチ制御信号Vｑ１、Vｑ２、Vｑ３、Vｑ４を容易に形成することができる。
（１０）昇圧回路２のダイオードＤ１２に対して並列に共振コンデンサが接続されていないので、図５のｔ5 〜ｔ6期間に昇圧回路２に電流が流れない。このため、ｔ5 〜ｔ6期間はダイオードＤ１２に対して並列に共振コンデンサが接続されている場合に比較して短くなる。結果として直流電圧の利用率が良くなる。換言すれば、第１〜第４の主スイッチＳ1 〜Ｓ4をインバータ動作に利用する時間を長くすることができる。
次に、図９に示す実施例２に従う電力変換装置を説明する。但し、図９において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
図９の電力変換装置は、インバータ回路６が単相３線式インバータ回路として使用されている点を除いて、図１に示す実施例１に従う電力変換装置と同様に構成されている。即ち、図９に示す実施例２に従う電力変換装置においては、第１及び第２の交流出力端子９ｕ、９ｖ間に第１の単相交流電力系統１０ａ及び負荷（図示せず）が接続され、第２及び第３の交流出力端子９ｖ、９ｗ間に第２の単相交流電力系統１０ｂ及び負荷（図示せず）が接続され、この他は、図１と同様に構成されている。
図９に示す実施例２に従う電力変換装置も図１と同様に構成された補助回路５を有するので、図１の実施例１に従う電力変換装置と同様な効果を得ることができる。
図９の電力変換装置は、インバータ回路６が単相３線式インバータ回路として使用されている点を除いて、図１に示す実施例１に従う電力変換装置と同様に構成されている。即ち、図９に示す実施例２に従う電力変換装置においては、第１及び第２の交流出力端子９ｕ、９ｖ間に第１の単相交流電力系統１０ａ及び負荷（図示せず）が接続され、第２及び第３の交流出力端子９ｖ、９ｗ間に第２の単相交流電力系統１０ｂ及び負荷（図示せず）が接続され、この他は、図１と同様に構成されている。
図９に示す実施例２に従う電力変換装置も図１と同様に構成された補助回路５を有するので、図１の実施例１に従う電力変換装置と同様な効果を得ることができる。
次に、図１０に示す実施例３に従う電力変換装置を説明する。但し、図１０において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。 図１０の電力変換装置は、３相フルブリッジ型インバータ回路６ａと３相フイルタ回路７ａを設けた点を除いて、図１に示す実施例１に従う電力変換装置と同様に構成されている。なお、図１０には電力変換装置の主回路のみが示され、制御回路が示されていない。
図１０の３相フルブリッジ型インバータ回路６ａは、図１のインバータ回路６に、第５及び第６の主スイッチＳ５、Ｓ６と、第５及び第６の共振用コンデンサＣ５，Ｃ６と、第５及び第６の主ダイオードD５,D６とを付加し、且つ第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗに対する第１〜第６の主スイッチＳ１〜Ｓ６の接続関係を変えた他は、図１のインバータ回路６と同様に構成されている。第５及び第６の主スイッチＳ５、Ｓ６の直列回路は正側導体３と負側導体４との間に接続されている。第５及び第６の共振用コンデンサＣ５，Ｃ６は第５及び第６の主スイッチＳ５、Ｓ６にそれぞれ並列に接続されている。第５及び第６の主ダイオードD５,D６は第５及び第６の主スイッチＳ５、Ｓ６に逆並列接続されている。第１及び第２の主スイッチＳ１、Ｓ２の相互接続点２５は第１の出力ライン８ｕと３相フイルタ回路７ａとを介して第１の交流出力端子９ｕに接続されている。第３及び第４の主スイッチＳ３、Ｓ４の相互接続点２６は第２の出力ライン８ｖと３相フイルタ回路７ａとを介して第２の交流出力端子９ｖに接続されている。第５及び第６の主スイッチＳ５、Ｓ６の相互接続点８０は第３の出力ライン８ｗと３相フイルタ回路７ａとを介して第３の交流出力端子９ｗに接続されている。図１０の３相フルブリッジ型インバータ回路６ａ及びこの第１〜第６の主スイッチＳ１〜Ｓ６の制御回路は周知であるので、これ等の詳しい説明を省略する。
３相フィルタ回路７ａは、図１のフィルタ回路７に第３のフィルタ用リアクトルＬｖと第３のフィルタ用コンデンサＣｖを付加したものである。第３のフィルタ用リアクトルＬｖは第２の出力ライン８ｖに直列に接続されている。第３のフィルタ用コンデンサＣｖは第２の交流端子９ｖと第１及び第２のフィルタ用コンデンサＣｕ、Ｃｗの相互接続点との間に接続されている。
第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗには３相交流電力系統及び負荷が接続される。
図１０に示す実施例３に従う電力変換装置の補助スイッチ制御回路は、図３と同様に構成される。もし、デッドタイム期間の開始時に第１及び第２の補助ダイオードＤａ、Ｄｂの電流が同一の場合には、補助ダイオード電流比較手段５２の出力を例えば３相交流電力系統１０の電圧の周期の１／４〜１／２等の所定の周期で高レベル（Ｈ）及び低レベル（Ｌ）にする。
第１、第２及び第３の交流出力端子９ｕ、９ｖ、９ｗには３相交流電力系統及び負荷が接続される。
図１０に示す実施例３に従う電力変換装置の補助スイッチ制御回路は、図３と同様に構成される。もし、デッドタイム期間の開始時に第１及び第２の補助ダイオードＤａ、Ｄｂの電流が同一の場合には、補助ダイオード電流比較手段５２の出力を例えば３相交流電力系統１０の電圧の周期の１／４〜１／２等の所定の周期で高レベル（Ｈ）及び低レベル（Ｌ）にする。
図１０に示す実施例３に従う電力変換装置も図１と同様に構成された補助回路５を有するので、図１の実施例１に従う電力変換装置と同様な効果を得ることができる。
本発明は上記の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）同一容量の第１及び第２の補助コンデンサＣａ，Ｃｂの代りに同一電圧の第１及び第２の蓄電池を接続することができる。従って、本願での第１及び第２の補助コンデンサＣａ，Ｃｂは狭義のコンデンサのみでなく蓄電池も意味している。
（２）第１、第２及び第３の交流出力端子９ｕ，９ｖ，９ｗに接続する負荷がフィルタ作用を有する場合には、第１及び第２のフィルタ用リアクトルＬｕ，Ｌｗ、又は第１、第２及び第３のフィルタ用リアクトルＬｕ，Ｌｗ、Ｌｖを省くことができる。また、第１及び第２のフィルタ用コンデンサＣｕ，Ｃｗ又は第１、第２及び第３のフィルタ用コンデンサＣｕ，Ｃｗ、Ｃｖを省くことができる。
（３）抵抗負荷の場合には、第１、第２、第３及び第４の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、又は第１、第２、第３、第４、第５及び第６の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、Ｄ５，Ｄ６を省くことができる。誘導負荷の場合に、第１、第２、第３及び第４の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、又は第１、第２、第３、第４、第５及び第６の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、Ｄ５，Ｄ６を省き、各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６を双方向スイッチとし、各主ダイオードＤ１〜Ｄ４、又はＤ１〜Ｄ６に電流が流れる期間に対応させて各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６をオン制御し、各主ダイオードＤ１〜Ｄ４、又はＤ１〜Ｄ６に流れていた電流を各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６に流すことができる。
（４）昇圧回路２を省くことができる。また、昇圧回路２の構成を変形することができる。
（１）同一容量の第１及び第２の補助コンデンサＣａ，Ｃｂの代りに同一電圧の第１及び第２の蓄電池を接続することができる。従って、本願での第１及び第２の補助コンデンサＣａ，Ｃｂは狭義のコンデンサのみでなく蓄電池も意味している。
（２）第１、第２及び第３の交流出力端子９ｕ，９ｖ，９ｗに接続する負荷がフィルタ作用を有する場合には、第１及び第２のフィルタ用リアクトルＬｕ，Ｌｗ、又は第１、第２及び第３のフィルタ用リアクトルＬｕ，Ｌｗ、Ｌｖを省くことができる。また、第１及び第２のフィルタ用コンデンサＣｕ，Ｃｗ又は第１、第２及び第３のフィルタ用コンデンサＣｕ，Ｃｗ、Ｃｖを省くことができる。
（３）抵抗負荷の場合には、第１、第２、第３及び第４の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、又は第１、第２、第３、第４、第５及び第６の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、Ｄ５，Ｄ６を省くことができる。誘導負荷の場合に、第１、第２、第３及び第４の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、又は第１、第２、第３、第４、第５及び第６の主ダイオードＤ１，Ｄ２，Ｄ３，Ｄ４、Ｄ５，Ｄ６を省き、各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６を双方向スイッチとし、各主ダイオードＤ１〜Ｄ４、又はＤ１〜Ｄ６に電流が流れる期間に対応させて各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６をオン制御し、各主ダイオードＤ１〜Ｄ４、又はＤ１〜Ｄ６に流れていた電流を各主スイッチＳ１〜Ｓ４、又はＳ１〜Ｓ６に流すことができる。
（４）昇圧回路２を省くことができる。また、昇圧回路２の構成を変形することができる。
２ 昇圧回路
５ 補助回路
６ インバータ回路
１１ 主スイッチ制御回路
１２ 補助スイッチ制御回路
１３ 昇圧スイッチ制御回路
Lr 共振リアクトル
Q1〜Q4 第１〜第４の補助スイッチ
Ｓ１〜Ｓ４ 第１〜第４の主スイッチ
Ｃ１〜Ｃ４ 第１〜第４の共振用コンデンサ
５ 補助回路
６ インバータ回路
１１ 主スイッチ制御回路
１２ 補助スイッチ制御回路
１３ 昇圧スイッチ制御回路
Lr 共振リアクトル
Q1〜Q4 第１〜第４の補助スイッチ
Ｓ１〜Ｓ４ 第１〜第４の主スイッチ
Ｃ１〜Ｃ４ 第１〜第４の共振用コンデンサ
Claims (11)
- 直流電圧を供給するための正側導体（３）及び負側導体（４）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第１及び第２の主スイッチ（Ｓ１、Ｓ２）の直列回路及び第３及び第４の主スイッチ（Ｓ３、Ｓ４）の直列回路と、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）にそれぞれ並列に接続された寄生容量又は個別コンデンサから成る第１、第２、第３及び第４の共振用コンデンサ（Ｃ１，Ｃ２，Ｃ３，Ｃ４）とを備えたインバータ回路（６又は６ａ）と、
前記正側導体（３）及び前記負側導体（４）との間に接続された第１の補助コンデンサ（Ｃa ）と第１の補助スイッチ（Ｑ１）と第２の補助スイッチ（Ｑ２）と第２の補助コンデンサ（Ｃｂ）との直列回路と、
前記第１の補助スイッチ（Ｑ１）に対して逆並列接続された寄生又は個別のダイオードから成る第１の補助ダイオード（Ｄａ）と、
前記第２の補助スイッチ（Ｑ２）に対して逆並列接続された寄生又は個別のダイオードから成る第２の補助ダイオード（Ｄｂ）と、
前記正側導体（３）と前記負側導体（４）との間に接続された第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の直列回路と、
前記第３の補助スイッチ（Ｑ３）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第１の補助ダイオード（Ｄａ）と逆の方向性を有している前記第３の補助ダイオード（Ｄｃ）と、
前記第４の補助スイッチ（Ｑ４）に対して逆並列接続された寄生又は個別のダイオードから成り且つ前記正側導体（３）と前記負側導体（４）との間において前記第２の補助ダイオード（Ｄｂ）と逆の方向性を有している前記第４の補助ダイオード（Ｄｄ）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点と前記第３及び第４の補助スイッチ（Ｑ３、Ｑ４）の相互接続点との間に接続された共振リアクトル（Ｌｒ）と、
直流電圧を交流電圧に変換する時に前記インバータ回路（６又は６ａ）の前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２、Ｓ３、Ｓ４）をオンオフ制御する主スイッチ制御回路（１１）と、
前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）と前記共振リアクトル（Ｌｒ）と前記第４の補助スイッチ（Ｑ４）とから成る第１の共振電流通路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）と前記共振リアクトル（Ｌｒ）と前記第３の補助スイッチ（Ｑ３）とから成る第２の共振電流通路とを択一的に形成するように前記第１、第２、第３及び第４の補助スイッチ（Ｑ１、Ｑ２、Ｑ３、Ｑ４）をオンオフ制御する補助スイッチ制御回路（１２）と
を備えていることを特徴とする電力変換装置。 - 前記補助スイッチ制御回路（１２）は、
前記第１〜第４の主スイッチ（Ｓ1 〜Ｓ4 ）の内の少なくとも１つのターンオン時点（ｔ3 ）よりも少し前の第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）よりも少し後の第２の時点（ｔ6 ）までの共振期間を示す信号（Vz）を形成する共振期間信号形成手段（５１）と、
前記共振リアクトル（Ｌｒ）に電流が流れる前に前記第１の補助ダイオード（Ｄａ）に流れる電流（Ｉｄａ）を検出し且つ前記共振リアクトル（Ｌｒ）に電流が流れる前に前記第２の補助ダイオード（Ｄｂ）に流れる電流（Ｉｄｂ）を検出する電流検出手段（１７，１８、３０）と、
前記電流検出手段から得られた第１の補助ダイオード電流検出信号と第２の補助ダイオード電流検出信号とを比較し、前記第１の補助ダイオード（Ｄａ）を流れる電流（Ｉｄａ）が前記第２の補助ダイオード（Ｄｂ）を流れる電流（Ｉｄｂ）よりも小さい時に第１の値の電圧信号を出力し、前記第１の補助ダイオード（Ｄａ）を流れる電流（Ｉｄａ）が前記第２の補助ダイオード（Ｄｂ）を流れる電流（Ｉｄｂ）よりも大きい時に第２の値の電圧信号を出力する補助ダイオード電流比較手段（５２）と、
前記補助ダイオード電流比較手段と前記共振期間信号形成手段とに接続され、前記補助ダイオード電流比較手段から前記第１の値の電圧信号が出力されている時に前記第２及び第３の補助スイッチ（Ｑ２、Ｑ３ ）をオン状態に制御し、前記補助ダイオード電流比較手段から前記第２の値の電圧信号が出力されている時に前記第１及び第４の補助スイッチ（Ｑ１、Ｑ４）をオン状態に制御する第１、第２、第３及び第４の補助スイッチ制御信号（Ｖｑ１，Ｖｑ２，Ｖｑ３，Ｖｑ４）を形成する補助スイッチ制御信号形成回路（５４）と
を備えていることを特徴とする請求項１記載の電力変換装置。 - 前記補助スイッチ制御回路は、更に、
グランド又は共通電位点と前記正側導体（３）との間の電圧又は前記第１の補助コンデンサ（Ｃa）の電圧からなる第１の直流電圧（Ｖａ）を検出する第１の直流電圧検出手段（１４）と、
グランド又は共通電位点と前記負側導体（４）との間の電圧又は前記第２の補助コンデンサ（Ｃｂ）の電圧からなる第２の直流電圧（Ｖｂ）を検出する第２の直流電圧検出手段（１５）と、
前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも大きい時に第１の値の電圧信号を出力し、前記第１の直流電圧（Ｖａ）が前記第２の直流電圧（Ｖｂ）よりも小さい時に第２の値の電圧信号を出力する直流電圧比較手段（５３）と、
前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）との差の値の絶対値を求める絶対値演算手段（５５）と、
前記絶対値が所定値（ΔＶｄｃ）よりも大きいか否かを判定し、前記絶対値が前記所定値（ΔＶｄｃ）よりも大きい時に、前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが必要であることを示すアンバランス補正必要信号を出力し、前記絶対値が前記所定値（ΔＶｄｃ）よりも小さい時に前記第１の直流電圧（Ｖａ）と前記第２の直流電圧（Ｖｂ）とのアンバランスを補正することが不必要であることを示すアンバランス補正不必要信号を出力する直流電圧アンバランス判定比較手段（５７）と、
前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正不必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力を前記補助スイッチ制御信号形成回路（５４）に送り、前記直流電圧アンバランス判定比較手段（５７）から前記アンバランス補正必要信号が出力されている時に前記補助ダイオード電流比較手段（５２）の出力の代わりに前記直流電圧比較手段（５３）の出力を前記補助スイッチ制御信号形成回路（５４）に送る信号選択手段（５９）とを備え、
前記補助スイッチ制御信号形成回路（５４）は、更に、前記直流電圧比較手段（５３）から前記第１の値の電圧信号が得られている時に、前記第２及び第３の補助スイッチ（Ｑ２、Ｑ３ ）をオン状態に制御し、前記直流電圧比較手段（５３）から前記第２の値の電圧信号が得られている時に前記第１及び第４の補助スイッチ（Ｑ１、Ｑ４）をオン状態に制御する信号を形成する機能を有していることを特徴とする請求項２記載の電力変換装置。 - 前記補助スイッチ制御回路は、更に、前記直流電圧アンバランス判定比較手段（５７）と前記信号選択手段（５９）との間に前記直流電圧アンバランス判定比較手段（５７）の出力を間欠的に送る間欠制御手段（５８）を有していることを特徴とする請求項３記載の電力変換装置。
- 前記共振期間信号形成手段（５１）は、
前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）を起点とした第１の所定時間（Ｔ１）において第１の電圧値を有する第１のパルス（Ｐ１）を出力する第１のパルス形成手段（６０）と、
前記第１〜第４の主スイッチ（Ｓ１〜Ｓ４）の内の少なくとも１つのターンオフ時点（ｔ０）から、前記共振リアクトル（Ｌｒ）を通って流れる共振電流（ＩLr）が半サイクル以上経過した時点（ｔ６）までの第２の所定時間（Ｔ２）において第２の電圧値を有する第２のパルス（Ｐ２）を出力する第２のパルス形成手段（６１）と、
前記第１のパルス形成手段（６０）と前記第２のパルス形成手段（６１）とに接続され、前記第１の所定時間（Ｔ１）の終了時点（ｔ１）から前記第２の所定時間（Ｔ２）の終了時点（ｔ６）までの第３の所定時間（Ｔ３）において所定電圧値を有する共振期間パルス（Ｖｚ）を出力する共振期間パルス形成手段（６２）と、
を備えていることを特徴とする請求項２又は３又は４記載の電力変換装置。 - 更に、前記インバータ回路は、前記第１、第２、第３及び第４の主スイッチ（Ｓ１、Ｓ２．Ｓ３，Ｓ４）にそれぞれ逆並列接続された寄生又は個別ダイオードから成る第１、第２、第３及び第４の主ダイオード（Ｄ１，Ｄ２、Ｄ３，Ｄ４）を有することを特徴とする請求項１乃至５のいずれかに記載の電力変換装置。
- 前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有する３相Ｖ結線インバータ回路であることを特徴とする請求項１乃至６のいずれかに記載の電力変換装置。
- 前記インバータ回路は、前記第１及び第２の主スイッチ（Ｓ１、Ｓ２）の相互接続点（２５）に接続された第１の出力導体（８ｕ）と、前記第１の補助コンデンサ（Ｃa）と前記第１の補助スイッチ（Ｑ１）との直列回路と前記第２の補助コンデンサ（Ｃｂ）と前記第２の補助スイッチ（Ｑ２）との直列回路との相互接続点（２３）に接続された第２の出力導体（８ｖ）と、前記第３及び第４の主スイッチ（Ｓ３、Ｓ４）の相互接続点（２６）に接続された第３の出力導体（８ｗ）とを有し、前記第１の出力導体（８ｕ）と前記第２の出力導体（８ｖ）との間に第１の負荷又は連系電源を接続し、前記第３の出力導体（８ｗ）と前記第２の出力導体（８ｖ）との間に第２の負荷又は連系電源を接続する単相３線式インバータ回路であることを特徴とする請求項１乃至６のいずれかに記載の電力変換装置。
- 前記インバータ回路は、更に、前記正側導体と前記負側導体との間に接続された第５及び第６の主スイッチ（Ｓ５、Ｓ６）の直列回路を有する３相フルブリッジ型インバータ回路であることを特徴とする請求項１乃至６のいずれかに記載の電力変換装置。
- 更に、第１の直流電源端子（１ａ）と、前記負側導体（４）に接続された第２の直流電源端子（１ｂ）と、前記第１の直流電源端子（１ａ）の接続された一端を有する昇圧リアクトル（Ｌ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記第２の直流電源端子（１ｂ）との間に接続された昇圧スイッチ（Ｑ１１）と、前記昇圧スイッチ（Ｑ１１）に並列に接続された寄生容量又は個別コンデンサから成る共振用コンデンサ（Ｃ１１）と、前記昇圧リアクトル（Ｌ１１）の他端と前記正側導体（３）との間に接続された整流素子（Ｄ１２）とから成る昇圧回路（２）と、
前記昇圧スイッチ（Ｑ１１）をオンオフ制御する昇圧スイッチ制御回路（１３）と
を備えていることを特徴とする請求項１乃至９のいずれかに記載の電力変換装置。 - 更に、前記インバータ回路の第１、第２及び第３の出力導体（８ｕ、８ｖ、８ｗ）に接続されたフィルタ回路（７）を有することを特徴とする請求項１乃至１０のいずれかに記載の電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062795A JP5119992B2 (ja) | 2008-03-12 | 2008-03-12 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062795A JP5119992B2 (ja) | 2008-03-12 | 2008-03-12 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009219311A JP2009219311A (ja) | 2009-09-24 |
| JP5119992B2 true JP5119992B2 (ja) | 2013-01-16 |
Family
ID=41190620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008062795A Expired - Fee Related JP5119992B2 (ja) | 2008-03-12 | 2008-03-12 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5119992B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5569204B2 (ja) * | 2010-07-13 | 2014-08-13 | サンケン電気株式会社 | 共振型インバータ装置 |
| JP6087531B2 (ja) * | 2012-08-06 | 2017-03-01 | 三菱電機株式会社 | 電力変換装置 |
| JP5679239B1 (ja) | 2013-08-27 | 2015-03-04 | 株式会社京三製作所 | 単相インバータ |
| TWI514746B (zh) * | 2014-04-03 | 2015-12-21 | Ind Tech Res Inst | 能源電力調節裝置與其控制方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3815034B2 (ja) * | 1998-03-20 | 2006-08-30 | 株式会社デンソー | 共振形インバータ装置 |
| JP3655804B2 (ja) * | 2000-05-08 | 2005-06-02 | シャープ株式会社 | 系統連系インバータ装置 |
| JP3877042B2 (ja) * | 2000-06-15 | 2007-02-07 | 東洋電機製造株式会社 | 補助共振回路 |
| JP2004260882A (ja) * | 2003-02-24 | 2004-09-16 | Sanken Electric Co Ltd | 電力変換装置 |
| JP2005245089A (ja) * | 2004-02-25 | 2005-09-08 | Sanken Electric Co Ltd | 電力変換装置 |
| JP4755504B2 (ja) * | 2006-02-16 | 2011-08-24 | 三菱電機株式会社 | 電力変換装置 |
-
2008
- 2008-03-12 JP JP2008062795A patent/JP5119992B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009219311A (ja) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8508957B2 (en) | Power conversion device for converting DC power to AC power | |
| JP4645808B2 (ja) | ３相電力変換装置 | |
| JP5457449B2 (ja) | 電力変換装置 | |
| JP5059879B2 (ja) | 三相で高電力の無停電電源 | |
| JP6206502B2 (ja) | 電力変換装置及び電力変換方法 | |
| JP5400961B2 (ja) | 電力変換装置 | |
| US20110127837A1 (en) | Power conversion apparatus | |
| CN104779824A (zh) | 具有减小的共模电压的多电平转换器系统和方法 | |
| US20140233279A1 (en) | Power conversion apparatus | |
| TWI660566B (zh) | 電力變換裝置 | |
| JP2012210066A (ja) | マルチレベル変換装置 | |
| JP6785304B2 (ja) | 双方向絶縁型ｄｃ／ｄｃコンバータおよびスマートネットワーク | |
| JP5119992B2 (ja) | 電力変換装置 | |
| JP2011120325A (ja) | 電力変換装置 | |
| JP5362657B2 (ja) | 電力変換装置 | |
| KR101556933B1 (ko) | 무정전 전원장치 | |
| Xiao et al. | Active power decoupling method based on dual buck circuit with model predictive control | |
| KR102391590B1 (ko) | 전력 변환 장치 | |
| JP5400956B2 (ja) | 電力変換装置 | |
| JP2011229347A (ja) | 電力変換装置 | |
| Hodge et al. | A New High-Frequency Multilevel Boost Power Factor Correction Approach With GaN Semiconductors | |
| JP5328313B2 (ja) | 電力変換装置 | |
| Ellabban et al. | Grid connected quasi-Z-source direct matrix converter | |
| Zhang et al. | A Fault-tolerant Scheme for Switching Devices in Current-Fed Dual-Active-Bridge Converter | |
| JP5546605B2 (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |