JP5647449B2 - インバータ装置、および、このインバータ装置を備えた系統連系インバータシステム - Google Patents

Description

本発明は、ソフトスイッチング技術を採用したインバータ装置、および、このインバータ装置を備えた系統連系インバータシステムに関する。

近年、太陽光などの自然エネルギーを用いた分散型電源が普及拡大の傾向にある。また、分散型電源によって生成される直流電力を交流電力に変換するインバータ装置を備え、変換された交流電力を接続された負荷や電力系統に供給する系統連系インバータシステムも開発されている。

図１６は、三相電力系統Ｂ（以下、「系統Ｂ」と略称する。）に電力を供給するための一般的な系統連系インバータシステムＡ’を説明するためのブロック図である。

系統連系インバータシステムＡ’は、直流電源１００、インバータ回路２００と制御回路３００とを有するインバータ装置４００、フィルタ回路５００、および変圧回路６００を備えている。図１７は、インバータ回路２００の内部構成の一例を示す回路図である。

インバータ回路２００は、三相ブリッジインバータであって、直流電源１００から入力される直流電圧を交流電圧に変換するものである。インバータ回路２００は、制御回路３００から入力されるＰＷＭ信号に基づいてスイッチング素子ＳＷ１〜ＳＷ６のオン状態とオフ状態とを切り替えることで、直流電力を交流電力に変換する。このスイッチング素子ＳＷ１〜ＳＷ６のオン状態とオフ状態との切り替え（以下、「スイッチング」とする。）時には、スイッチング素子ＳＷ１〜ＳＷ６に電圧がかかっている状態で電流が流れる時間があり、このときに電力が消費される。また、インバータ回路２００を構成する配線のインダクタンス、変圧回路６００の洩れインダクタンス、浮遊容量などの影響で、スイッチング素子ＳＷ１〜ＳＷ６のスイッチング時にサージ電圧やサージ電流が発生して、これによるノイズが周囲の電気機器に悪影響を与える。スイッチング素子ＳＷ１〜ＳＷ６のスイッチング時の電力の損失（以下、「スイッチング損失」とする。）とノイズの発生を抑制するために、ソフトスイッチング技術が開発されている。

ソフトスイッチング技術は、各スイッチング素子ＳＷ１〜ＳＷ６にそれぞれ並列接続された共振用コンデンサとこの共振用コンデンサと共振させるために設けられた共振用リアクトルとの共振動作を利用して、スイッチング素子ＳＷ１〜ＳＷ６にかかる電圧（または、流れる電流）がゼロとなった状態でスイッチングを行うものである。ソフトスイッチング技術を採用することにより、スイッチング損失とノイズの発生が抑制される。インバータにおけるソフトスイッチングの手法には、共振用リアクトルとスイッチング素子とを備える補助回路の接続場所の違い（補助回路へどこからエネルギーを供給するかの違い）により、ＤＣリンク方式、レッグスナバ方式、ＡＣリンク方式などがある。一般的に、大容量インバータにはＡＣリンク方式が用いられている。

図１８は、ＡＣリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。

同図に示すように、インバータ回路２０１は、各スイッチング素子ＳＷ１〜ＳＷ６にそれぞれ共振用コンデンサＣ１〜Ｃ６が並列接続されている点と、補助回路を備えている点とが、図１７に示すインバータ回路２００と異なる。インバータ回路２０１の補助回路は、各相（Ｕ相、Ｖ相、Ｗ相）の出力ラインにそれぞれ接続された共振用リアクトルＬｕ，Ｌｖ，Ｌｗと、共振用リアクトルＬｕ，Ｌｖ，Ｌｗを出力ラインとは反対側でΔ結線するスイッチング素子ＳＷ７〜ＳＷ１２とを備えている。スイッチング素子ＳＷ７とＳＷ８、スイッチング素子ＳＷ９とＳＷ１０、およびスイッチング素子ＳＷ１１とＳＷ１２は、電流が流れる向きが互いに逆となるようにそれぞれ接続されて、Δ結線されている。また、各スイッチング素子ＳＷ７〜ＳＷ１２にはそれぞれ還流ダイオードが逆並列接続されている。

インバータ回路２０１の補助回路は各相独立に共振回路の形成を制御することができるので、各相のスイッチング素子ＳＷ１〜ＳＷ６のスイッチングのタイミングに合わせて各相の共振用コンデンサＣ１〜Ｃ６にそれぞれ個別に共振電流を流すことができる。したがって、ほとんどのタイミングでソフトスイッチングを実現することができる。しかし、補助回路を構成するためのスイッチング素子および環流ダイオードの数が多くなり、回路構成が複雑になるというデメリットがある。これを解消するために、補助回路の構成部品を減らして回路構成を単純にしたもの（図１９参照）が開発されている。

図１９は、ＡＣリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。

同図に示すように、インバータ回路２０２は、各スイッチング素子ＳＷ１〜ＳＷ６にそれぞれ共振用コンデンサＣ１〜Ｃ６が並列接続されている点で図１８に示すインバータ回路２０１と共通するが、補助回路の回路構成がインバータ回路２０１と異なる。インバータ回路２０２の補助回路は、スイッチング素子ＳＷｕと共振用リアクトルＬｕとを直列接続した回路（以下では「Ｕ相補助回路」とする。）、スイッチング素子ＳＷｖと共振用リアクトルＬｖとを直列接続した回路（以下では「Ｖ相補助回路」とする。）、およびスイッチング素子ＳＷｗと共振用リアクトルＬｗとを直列接続した回路（以下では「Ｗ相補助回路」とする。）を備えており、各相の補助回路の一方端はそれぞれ各相（Ｕ相、Ｖ相、Ｗ相）の出力ラインに接続され、他方端はＹ結線されている。なお、各スイッチング素子ＳＷｕ，ＳＷｖ，ＳＷｗにはそれぞれ還流ダイオードが逆並列接続されている。

インバータ回路２０２は、補助回路の部品の数が少なく回路構成が簡単なので、インバータ回路２０１（図１８参照）と比べて、その大きさや重量を抑えることができるし、製造コストを抑制することができる。なお、以下では、図１８に示すインバータ回路２０１のように、補助回路において各相がΔ結線されているものを、「Δ結線型ＡＣリンク方式インバータ回路」とし、図１９に示すインバータ回路２０２のように、補助回路において各相がＹ結線されているものを、「Ｙ結線型ＡＣリンク方式インバータ回路」とする。

特開２０１０−６８６３０号公報 特開２０１０−１３６５４７号公報

星伸一、大口國臣、「三相ＰＷＭ共振スナバインバータの補助スイッチ制御法」、電学論Ｄ、１２４巻４号、２００４年、第３４３ページ〜第３５１ページ

しかしながら、インバータ回路２０２の補助回路は、各相独立に共振回路の形成を制御することができない場合があるという問題がある。インバータ回路２０２の補助回路は各相の補助回路がＹ結線されているので、ある相の共振用コンデンサに共振電流を流すための共振回路を形成するために２つの相の補助回路を使用することになる。したがって、複数の相のスイッチング素子のスイッチングのタイミングが近い場合、ある相の補助回路の使用が競合する場合がある。この場合、一方の相の共振用コンデンサに共振電流を流すタイミングが制御できない。

例えば、Ｕ相のスイッチング素子ＳＷ１をソフトスイッチングでオフ状態からオン状態に切り替えるためには、共振用コンデンサＣ１に共振電流を流して、スイッチング素子ＳＷ１にかかる電圧をゼロにする必要がある。このとき、例えば、スイッチング素子ＳＷｕおよびＳＷｖをオン状態にして、共振用コンデンサＣ１と共振用リアクトルＬｕ，Ｌｖとで共振回路を形成して共振電流を流す。共振用コンデンサＣ１に共振電流を流しているときにＶ相のスイッチング素子ＳＷ５をオフ状態からオン状態に切り替える場合、共振用コンデンサＣ５に共振電流を流す必要があるが、すでにスイッチング素子ＳＷｕおよびＳＷｖがオンになっているので共振用コンデンサＣ５にもすでに共振電流が流れており、共振電流を流すタイミングを制御できない。この場合、スイッチング素子ＳＷ５のスイッチングはソフトスイッチングを実現できず通常のスイッチング（ソフトスイッチングに対して、「ハードスイッチング」という。）となるので、スイッチング損失が発生する。このように、各相のスイッチング素子ＳＷ１〜ＳＷ６のスイッチングのタイミングが重なるとソフトスイッチングが実現できない場合があり、これが増加するとスイッチング損失が増加する。

また、インバータ回路２０２において、正極側のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がすべてオン状態の場合やオフ状態の場合にも、ソフトスイッチングを実現できなくなる場合がある。例えば、スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がすべてオン状態（スイッチング素子ＳＷ４，ＳＷ５，ＳＷ６がすべてオフ状態）のときにスイッチング素子ＳＷ１をオフ状態にしてスイッチング素子ＳＷ４をオン状態にする場合、負極側に接続されている相がないので、共振用コンデンサＣ１に共振電流を流すことができない。したがって、ソフトスイッチングを実現できないので、スイッチング損失が発生する。

このことは、Ｙ結線型ＡＣリンク方式インバータ回路（図１９のインバータ回路２０２参照）の場合に限られず、Δ結線型ＡＣリンク方式インバータ回路（図１８のインバータ回路２０１参照）の場合でも同様である。つまり、補助回路の構成にかかわらず、ＡＣリンク方式のインバータ回路において、正極側のスイッチング素子ＳＷ１，ＳＷ２，ＳＷ３がすべてオン状態の場合やオフ状態の場合に、ソフトスイッチングを実現できなくなる場合がある。

本発明は上記した事情のもとで考え出されたものであって、インバータ回路がＡＣリンク方式である場合に、ソフトスイッチングを実現できないタイミングをなくすことができるインバータ装置を提供することをその目的としている。

上記課題を解決するため、本発明では、次の技術的手段を講じている。

本発明の第１の側面によって提供されるインバータ装置は、直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、前記直流電源の正極と負極との間に、２つの主スイッチを直列接続したブリッジを３個並列接続した三相ブリッジ回路と、前記各主スイッチにそれぞれ並列接続された６個のコンデンサと、複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける２つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路とを備えているインバータ回路と、前記インバータ回路が出力する三相の電位を、１／３周期ずつ、前記負極側の電位に固定する制御のための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段とを備え、前記ＰＷＭ信号によって前記インバータ回路を制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路とを備えることを特徴とする。

本発明の好ましい実施の形態においては、前記補助回路は、前記補助スイッチと前記リアクトルとを直列接続した３個の回路を備え、前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている。

本発明の好ましい実施の形態においては、前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオンスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオフスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する。

本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成手段は、１周期の波形が、１／３周期の期間でゼロとなり、続く１／３周期の期間で位相が０から２π／３の区間の正弦波の波形となり、残りの１／３周期の期間で前記正弦波の位相がπ／３からπの区間の波形となる第１のＮＶＳ指令値信号と、この第１のＮＶＳ指令値信号に対して位相が２π／３だけ進んだ第２のＮＶＳ指令値信号と、前記第１のＮＶＳ指令値信号に対して位相が２π／３だけ遅れた第３のＮＶＳ指令値信号とを生成し、当該各ＮＶＳ指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記ＰＷＭ信号を生成する。

本発明の好ましい実施の形態においては、前記ＰＷＭ信号生成手段は、前記インバータ回路より出力すべき各線間電圧を指令するための３つの線間電圧指令値信号に基づいて、前記第１のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を第１の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を第２の線間電圧指令値信号として生成し、前記第２のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を前記第２の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を第３の線間電圧指令値信号として生成し、前記第３のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を前記第３の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を前記第１の線間電圧指令値信号として生成する。

本発明の第２の側面によって提供される系統連系インバータシステムは、本発明の第１の側面によって提供されるインバータ装置を備えている。

本発明によれば、パルス信号生成手段によって生成されたパルス信号に基づいて補助スイッチが導通されて、コンデンサとリアクトルによる共振回路が形成される。本発明ではＮＶＳ制御を行っているので、いずれかの相が負極側の電位に固定されている。したがって、すべての相の正極側の主スイッチがオン状態となっている場合は発生しない。また、すべての相の正極側の主スイッチがオフ状態となっている場合（すべての相の負極側の主スイッチがオン状態となっている場合）でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相の２つの主スイッチの接続点と、負極側の電位に固定されている相の２つの主スイッチの接続点とを、リアクトルを介して互いに接続させるようにすれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。これにより、正極側の主スイッチがすべての相でオン状態となったり、オフ状態となったりすることで、ソフトスイッチングを実現できない場合が生じることを防ぐことができる。

また、本発明によれば、負極側の電位に固定されている相以外の２つの相のみがスイッチングを行う。ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、所定の場合に限られる。したがって、補助回路が補助スイッチとリアクトルとを直列接続した３個の回路の一方端をそれぞれ各ブリッジの接続点に接続し、他方端を互いに接続したものである場合（Ｙ結線型ＡＣリンク方式インバータ回路）でも、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。 本発明に係るインバータ装置のインバータ回路の内部構成を説明するための回路図である。 ケース１−１の場合のスイッチング時の共振動作を説明するための図である。 ケース１−２の場合のスイッチング時の共振動作を説明するための図である。 ケース２−１の場合のスイッチング時の共振動作を説明するための図である。 ケース２−２の場合のスイッチング時の共振動作を説明するための図である。 本発明に係るインバータ装置の制御回路の内部構成を説明するためのブロック図である。 ＮＶＳ制御部が生成するＮＶＳ指令値信号の波形を説明するための図である。 ＮＶＳ指令値信号とキャリア信号とからＰＷＭ信号を生成する方法を説明するための図である。 ケース１−２において、すべての相で負極側のスイッチング素子がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。 ＮＶＳ指令値信号の波形と、系統連系インバータシステムの出力線間電圧の波形を説明するための図である。 図１１に示す期間ｔ１における補助回路パルス信号を説明するための図である。 図１１に示す期間ｔ２における補助回路パルス信号を説明するための図である。 図１１に示す期間ｔ３における補助回路パルス信号を説明するための図である。 図１１に示す期間ｔ４における補助回路パルス信号を説明するための図である。 一般的な系統連系インバータシステムを説明するためのブロック図である。 インバータ回路の内部構成の一例を示す回路図である。 ＡＣリンク方式のインバータ回路の内部構成の一例を説明するための回路図である。 ＡＣリンク方式のインバータ回路の内部構成の別の一例を説明するための回路図である。

以下、本発明の実施の形態を、本発明に係るインバータ装置を系統連系インバータシステムに用いた場合を例として、図面を参照して具体的に説明する。

図１は、本発明に係るインバータ装置を備える系統連系インバータシステムを説明するためのブロック図である。

図１に示すように、系統連系インバータシステムＡは、直流電源１、インバータ装置４、フィルタ回路５、変圧回路６、電流センサ７，８、および系統電圧センサ９を備えている。また、インバータ装置４はインバータ回路２および制御回路３を備えている。

直流電源１は、インバータ回路２に接続している。インバータ回路２、フィルタ回路５、および変圧回路６は、この順で、Ｕ相、Ｖ相、Ｗ相の出力電圧の出力ラインで直列に接続されており、図示しない開閉器を介して三相電力系統Ｂ（系統Ｂ）に接続している。電流センサ７は、インバータ回路２とフィルタ回路５との間の出力ラインに設置されている。電流センサ８は、変圧回路６と開閉器との間の出力ラインに設置されており、系統電圧センサ９は、開閉器と系統Ｂとの間の出力ラインに設置されている。制御回路３は、インバータ回路２に接続されている。系統連系インバータシステムＡは、開閉器によって系統Ｂに連系して、直流電源１が出力する直流電力を交流電力に変換して系統Ｂに供給する。なお、系統連系インバータシステムＡの構成は、これに限られない。例えば、インバータ回路２の制御に必要ないセンサを設けていなくてもよいし、変圧回路６に代えて、直流電源１とインバータ回路２との間にＤＣ／ＤＣコンバータ回路を設ける、いわゆるトランスレス方式であってもよい。

直流電源１は、直流電力を出力するものであり、例えば太陽電池を備えている。太陽電池は、太陽光エネルギーを電気エネルギーに変換することで、直流電力を生成する。直流電源１は、生成された直流電力を、インバータ回路２に出力する。なお、直流電源１は、太陽電池により直流電力を生成するものに限定されない。例えば、直流電源１は、燃料電池、蓄電池、電気二重層コンデンサやリチウムイオン電池であってもよい。また、ディーゼルエンジン発電機、マイクロガスタービン発電機や風力タービン発電機などにより生成された交流電力を直流電力に変換して出力する装置であってもよい。

インバータ装置４は、直流電源１が生成した直流電力を交流電力に変換して出力するためのものであり、各センサ７，８，９などから入力される信号に基づいて、出力する交流電力の制御を行っている。インバータ装置４は、電力を変換するインバータ回路２と、出力する交流電力の制御を行う制御回路３とを備えている。なお、インバータ装置４は、過電流、地絡、短絡、単独運転などを検出して運転を停止させる構成や、最大電力追従のための構成なども有しているが、本発明の説明に関係しないので、図１への記載および説明を省略している。

インバータ回路２は、直流電源１から入力される直流電圧を交流電圧に変換して、フィルタ回路５に出力するものである。インバータ回路２は、３組６個のスイッチング素子（後述）を備えた三相のＰＷＭ制御型インバータであり、ソフトスイッチングを行うための補助回路（後述）において各相がＹ結線されているＹ結線型ＡＣリンク方式インバータ回路である。インバータ回路２は、制御回路３から入力されるＰＷＭ信号Ｐに基づいて、各スイッチング素子のオンとオフとを切り替えることで、直流電源１から入力される直流電圧を交流電圧に変換する。また、インバータ回路２は、ソフトスイッチングを実現するために、各相の補助回路に設けられたスイッチング素子をオンにすることで共振電流を流す。なお、インバータ回路２の詳細な説明は後述する。

制御回路３は、インバータ回路２を制御するものである。制御回路３は、電流センサ８から入力される出力電流信号Ｉ₁、および、系統電圧センサ９から入力される系統電圧信号Ｖに基づいて、ＰＷＭ信号Ｐを生成してインバータ回路２に出力する。制御回路３は、系統連系インバータシステムＡが出力する出力電圧の波形を指令するための指令値信号を各センサから入力される検出信号に基づいて生成し、当該指令値信号に基づいて生成されるパルス信号をＰＷＭ信号Ｐとして出力する。インバータ回路２は、入力されるＰＷＭ信号Ｐに基づいて各スイッチング素子のオンとオフとを切り替えることで、指令値信号に対応した電圧信号を出力する。制御回路３は、指令値信号の波形を変化させてインバータ回路２の出力電圧信号を変化させることで出力電流を制御している。これにより、制御回路３は、各種フィードバック制御を行っている。本実施形態において、制御回路３は出力電流制御を行っている。なお、制御回路３が行う制御の手法は、これに限られない。例えば、直流電源１から出力される直流電圧や、系統連系インバータシステムＡが出力する有効電力や無効電力、出力電圧などを制御するようにしてもよい。

本実施形態において、制御回路３はＮＶＳ（Neutral Voltage Shift）制御を行っている。ＮＶＳ制御は、本発明者が開発した制御手法であり、三相の中性点電位を１／３周期毎に遷移させて１／３周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御である。ＮＶＳ制御は、スイッチング回数を削減させることができるので、スイッチングロスを削減することができる。制御回路３およびＮＶＳ制御の詳細な説明は後述する。

また、制御回路３は、電流センサ７から入力される出力電流信号Ｉ₂と生成したＰＷＭ信号Ｐとに基づいて、補助回路パルス信号Ｐ’を生成してインバータ回路２に出力する。補助回路パルス信号Ｐ’は、インバータ回路２の各相の補助回路に設けられたスイッチング素子のオン状態とオフ状態とを切り替えるためのパルス信号である。インバータ回路２は、入力される補助回路パルス信号Ｐ’に基づいて各相の補助回路に設けられた各スイッチング素子をオン状態とすることで共振電流を流し、ソフトスイッチングを実現する。

フィルタ回路５は、インバータ回路２から入力される交流電圧から、スイッチングによる高周波成分を除去するものである。フィルタ回路５は、リアクトルとコンデンサとからなるローパスフィルタ（図示しない。）を備えている。フィルタ回路５で高周波成分を除去された交流電圧は、変圧回路６に出力される。なお、フィルタ回路５の構成はこれに限定されず、高周波成分を除去するための周知のフィルタ回路であればよい。変圧回路６は、フィルタ回路５から出力される交流電圧を系統Ｂの系統電圧とほぼ同一のレベルに昇圧または降圧する。

電流センサ７は、インバータ回路２から出力される各相の出力電流の向きを調べるために、各相の出力電流を検出するものである。検出された出力電流信号Ｉ₂（Ｉ₂ｕ，Ｉ₂ｖ，Ｉ₂ｗ）は、制御回路３に入力される。電流センサ８は、変圧回路６から出力される各相の出力電流（すなわち、系統連系インバータシステムＡの出力電流である。）を検出するものである。検出された出力電流信号Ｉ₁（Ｉ₁ｕ，Ｉ₁ｖ，Ｉ₁ｗ）は、制御回路３に入力される。系統電圧センサ９は、系統Ｂの各相の系統電圧（線間電圧）を検出するものである。検出された系統電圧信号Ｖ（Ｖｕｖ，Ｖｖｗ，Ｖｗｕ）は、制御回路３に入力される。なお、系統連系インバータシステムＡが出力する出力電圧は、系統電圧とほぼ一致している。

次に、図２〜図６を参照して、インバータ回路２の内部構成および詳細な説明を行う。

図２は、インバータ回路２の内部構成を説明するための回路図である。インバータ回路２は、三相のＰＷＭ制御型のＹ結線型ＡＣリンク方式インバータ回路であり、電力変換を行うブリッジ回路２１と、ソフトスイッチングを実現するための補助回路２２とを備えている。

ブリッジ回路２１は、６個のスイッチング素子Ｓ１〜Ｓ６、環流ダイオードＤ１〜Ｄ６、共振用コンデンサＣ１〜Ｃ６、および平滑コンデンサＣを備えている。本実施形態では、スイッチング素子Ｓ１〜Ｓ６としてＩＧＢＴ（Insulated Gate Bipolar Transistor : 絶縁ゲート・バイポーラトランジスタ）を使用している。なお、スイッチング素子Ｓ１〜Ｓ６はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴ、逆阻止サイリスタなどであってもよい。また、環流ダイオードＤ１〜Ｄ６、共振用コンデンサＣ１〜Ｃ６、および平滑コンデンサＣの種類も限定されない。

スイッチング素子Ｓ１とＳ４とは、スイッチング素子Ｓ１のエミッタ端子とスイッチング素子Ｓ４のコレクタ端子とが接続されて、直列接続されている。スイッチング素子Ｓ１のコレクタ端子は直流電源１の正極側に接続され、スイッチング素子Ｓ４のエミッタ端子は直流電源１の負極側に接続されて、ブリッジ構造を形成している。同様に、スイッチング素子Ｓ２とＳ５とが直列接続されてブリッジ構造を形成し、スイッチング素子Ｓ３とＳ６とが直列接続されてブリッジ構造を形成している。スイッチング素子Ｓ１とＳ４で形成されているブリッジ構造をＵ相アームとし、スイッチング素子Ｓ２とＳ５で形成されているブリッジ構造をＶ相アームとし、スイッチング素子Ｓ３とＳ６で形成されているブリッジ構造をＷ相アームとする。Ｕ相アームのスイッチング素子Ｓ１とＳ４との接続点にはＵ相の出力ラインが接続され、Ｖ相アームのスイッチング素子Ｓ２とＳ５との接続点にはＶ相の出力ラインが接続されＷ相アームのスイッチング素子Ｓ３とＳ６との接続点にはＷ相の出力ラインが接続されている。各スイッチング素子Ｓ１〜Ｓ６のベース端子には、制御回路３から出力されるＰＷＭ信号Ｐが入力される。

各スイッチング素子Ｓ１〜Ｓ６は、ＰＷＭ信号Ｐに基づいて、オン状態とオフ状態とを切り替えられる。各アームの両端はそれぞれ直流電源１の正極と負極とに接続されているので、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態の場合、当該相の出力ラインの電位は直流電源１の正極側の電位となる。一方、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態の場合、当該相の出力ラインの電位は直流電源１の負極側の電位となる。これにより、直流電源１の正極側の電位と負極側の電位とが切り替えられたパルス状の電圧信号が各出力ラインから出力され、出力ライン間の電圧である線間電圧が交流電圧となる。

環流ダイオードＤ１〜Ｄ６は、スイッチング素子Ｓ１〜Ｓ６のコレクタ端子とエミッタ端子との間に、それぞれ逆並列に接続されている。すなわち、環流ダイオードＤ１〜Ｄ６のアノード端子はそれぞれスイッチング素子Ｓ１〜Ｓ６のエミッタ端子に接続され、環流ダイオードＤ１〜Ｄ６のカソード端子はそれぞれスイッチング素子Ｓ１〜Ｓ６のコレクタ端子に接続されている。環流ダイオードＤ１〜Ｄ６は、スイッチング素子Ｓ１〜Ｓ６の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子Ｓ１〜Ｓ６に印加されないようにするためのものである。

共振用コンデンサＣ１〜Ｃ６は、スイッチング素子Ｓ１〜Ｓ６のコレクタ端子とエミッタ端子との間に、それぞれ接続されている。共振用コンデンサＣ１〜Ｃ６は、スイッチング素子Ｓ１〜Ｓ６をオン状態からオフ状態に切り替えたとき（以下では、この切り替えを「ターンオフ」とする。）や、スイッチング素子Ｓ１〜Ｓ６をオフ状態からオン状態に切り替えたとき（以下では、この切り替えを「ターンオン」とする。）に、コレクタ端子とエミッタ端子との間に印加されるサージ電圧を吸収するものである。また、共振用コンデンサＣ１〜Ｃ６は、後述する共振用リアクトルＬ７〜Ｌ９との間で共振回路を形成するものである。なお、共振用コンデンサＣ１〜Ｃ６は構成上ブリッジ回路２１に含まれているが、機能的にはソフトスイッチングを実現するための構成である。

平滑コンデンサＣは、直流電源１から入力される直流電圧を平滑化するものである。

補助回路２２は、３個のスイッチング素子Ｓ７〜Ｓ９、３個の環流ダイオードＤ７〜Ｄ９、および３個の共振用リアクトルＬ７〜Ｌ９を備えている。本実施形態では、スイッチング素子Ｓ７〜Ｓ９としてＩＧＢＴを使用している。なお、スイッチング素子Ｓ７〜Ｓ９はＩＧＢＴに限定されず、バイポーラトランジスタ、ＭＯＳＦＥＴ、逆阻止サイリスタなどであってもよい。また、環流ダイオードＤ７〜Ｄ９や共振用リアクトルＬ７〜Ｌ９の種類も限定されない。補助回路２２は、スイッチング素子Ｓ７、環流ダイオードＤ７、共振用リアクトルＬ７からなるＵ相補助回路２２ｕと、スイッチング素子Ｓ８、環流ダイオードＤ８、共振用リアクトルＬ８からなるＶ相補助回路２２ｖと、スイッチング素子Ｓ９、環流ダイオードＤ９、共振用リアクトルＬ９からなるＷ相補助回路２２ｗとからなる。

Ｕ相補助回路２２ｕは、逆並列に接続された（すなわち、スイッチング素子Ｓ７のエミッタ端子と環流ダイオードＤ７のアノード端子とが接続され、スイッチング素子Ｓ７のコレクタ端子と環流ダイオードＤ７のカソード端子とが接続されている。）スイッチング素子Ｓ７と環流ダイオードＤ７に、共振用リアクトルＬ７を直列接続したものである。本実施形態では、共振用リアクトルＬ７はスイッチング素子Ｓ７のエミッタ端子側に接続されているが、コレクタ端子側に接続してもよい。同様に、Ｖ相補助回路２２ｖは、逆並列に接続されたスイッチング素子Ｓ８と環流ダイオードＤ８に、共振用リアクトルＬ８を直列接続したものであり、Ｗ相補助回路２２ｗは、逆並列に接続されたスイッチング素子Ｓ９と環流ダイオードＤ９に、共振用リアクトルＬ９を直列接続したものである。Ｕ相補助回路２２ｕ、Ｖ相補助回路２２ｖ、Ｗ相補助回路２２ｗの一方端はそれぞれＵ相、Ｖ相、Ｗ相の出力ラインに接続され、他方端は互いに接続されている。すなわち、三相がＵ相補助回路２２ｕ、Ｖ相補助回路２２ｖ、およびＷ相補助回路２２ｗによってＹ結線されている。

環流ダイオードＤ７〜Ｄ９は、スイッチング素子Ｓ７〜Ｓ９の切り替えによって発生する逆起電力による逆方向の高い電圧がスイッチング素子Ｓ７〜Ｓ９に印加されないようにするためのものである。共振用リアクトルＬ７〜Ｌ９は、共振用コンデンサＣ１〜Ｃ６との間で共振回路を形成するものである。

各スイッチング素子Ｓ７〜Ｓ９はオン状態になったときに各相の出力ラインと各相の補助回路２２ｕ，２２ｖ，２２ｗとを導通させ、２以上のスイッチング素子がオン状態になったときに共振用リアクトルと共振用コンデンサとによる共振回路を形成する。各スイッチング素子Ｓ７〜Ｓ９のベース端子には、制御回路３から出力される補助回路パルス信号Ｐ’（後述）がそれぞれ入力される。各スイッチング素子Ｓ７〜Ｓ９は、各補助回路パルス信号Ｐ’に基づいて、オン状態とオフ状態とを切り替えられる。本実施形態では、補助回路パルス信号Ｐ’がローレベルの場合にスイッチング素子がオフ状態になり、補助回路パルス信号Ｐ’がハイレベルの場合にスイッチング素子がオン状態になる。例えば、スイッチング素子Ｓ７およびＳ８がオン状態になった場合、Ｕ相の出力ラインとＶ相の出力ラインとが、直列接続された共振用リアクトルＬ７および共振用リアクトルＬ８で接続された状態となる。この場合、共振用コンデンサＣ１，Ｃ２，Ｃ４，またはＣ５と、直列接続された共振用リアクトルＬ７およびＬ８とで共振回路が形成される。

補助回路２２は、制御回路３から入力される補助回路パルス信号Ｐ’に基づいて共振回路を形成して共振電流を流すことで、共振用コンデンサＣ１〜Ｃ６を放電させて各スイッチング素子Ｓ１〜Ｓ６の端子間電圧（スイッチング素子のエミッタ端子とコレクタ端子との間の電圧）をゼロにする。これにより、各スイッチング素子Ｓ１〜Ｓ６のスイッチングがゼロ電圧スイッチングとなり、ソフトスイッチングを実現することができる。

しかし、共振動作を行わなくてもソフトスイッチングを実現することができる場合は共振回路を形成する必要がない。したがって、そのような場合には補助回路２２を動作させる必要はない。スイッチング素子Ｓ１〜Ｓ６のスイッチング時の状態は、４つケースに場合分けすることができる。このうち、共振動作を必要とするケースにのみ、補助回路２２を動作させる。

図３〜図６は、一般的なインバータ回路における各相のスイッチング素子のスイッチング（以下では、「相のスイッチング」と省略する。）時の状態を４つのケースに場合分けして説明するための図である。

相のスイッチングには、正極側のスイッチング素子（図２におけるスイッチング素子Ｓ１〜Ｓ３に該当する。）がオン状態で負極側のスイッチング素子（図２におけるスイッチング素子Ｓ４〜Ｓ６に該当する。）がオフ状態から、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態に切り替える場合（以下では「オフスイッチング」とする。）と、正極側のスイッチング素子がオフ状態で負極側のスイッチング素子がオン状態から、正極側のスイッチング素子がオン状態で負極側のスイッチング素子がオフ状態に切り替える場合（以下では「オンスイッチング」とする。）とがある。また、スイッチングが行われる相の出力電流の向きは、インバータ回路２から系統Ｂに向かう向き（以下では、この向きを「正の向き」とする。）と、系統Ｂからインバータ回路２に向かう向き（以下では、この向きを「負の向き」とする。）とがある。したがって、各相のスイッチング時の状態には４つのケースがある。出力電流が正の向きのときにオフスイッチングを行う場合をケース１−１（図３参照）、出力電流が正の向きのときにオンスイッチングを行う場合をケース１−２（図４参照）、出力電流が負の向きのときにオフスイッチングを行う場合をケース２−１（図５参照）、出力電流が負の向きのときにオンスイッチングを行う場合をケース２−２（図６参照）とする。

正極側のスイッチング素子と負極側のスイッチング素子の両方が同時にオン状態になると正極と負極とが短絡されることになる。したがって、オフスイッチングおよびオンスイッチングにおいては、正極側のスイッチング素子と負極側のスイッチング素子とを同時にスイッチングするのではなく、両方がオフ状態となるようにオン状態のスイッチング素子をオフ状態にして、所定時間（以下では「デッドタイム」とする。）経過後に他方のスイッチング素子をオン状態にする。すなわち、オフスイッチングの場合（ケース１−１およびケース２−１）は、まず正極側のスイッチング素子をオフ状態にし、デッドタイム経過後に負極側のスイッチング素子をオン状態にする。また、オンスイッチングの場合（ケース１−２およびケース２−２）は、まず負極側のスイッチング素子をオフ状態にしてから正極側のスイッチング素子をオン状態にする。

図３は、ケース１−１の場合のスイッチング時の共振動作を説明するための図である。なお、スイッチング素子のスイッチングは相毎に独立しており、同図においては、ある相（Ｕ相、Ｖ相、またはＷ相）がケース１−１の場合のスイッチングについて説明している。図４〜図６においても同様である。また、図３〜図６においては、出力ラインの上に記載している実線矢印が出力電流の向きを示しており、正極側と負極側との間に電圧Ｖｄｃが印加されていることを示している。また、スイッチＳｐが正極側のスイッチング素子、スイッチＳｄが負極側のスイッチング素子、コンデンサＣｐが正極側の共振用コンデンサ、コンデンサＣｄが負極側の共振用コンデンサである。

図３（ａ）は、オフスイッチングを開始する前の状態を示している。スイッチＳｐがオン状態で、スイッチＳｎがオフ状態になっており、出力電流が正の向きになっている。このとき、スイッチＳｐの端子間電圧Ｖｓｐはゼロである。また、スイッチＳｐの端子間にコンデンサＣｐが接続されているので、スイッチＳｐをターンオフした後の端子間電圧Ｖｓｐの上昇が抑制される。したがって、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｂ）は、同図（ａ）の状態からスイッチＳｐをターンオフした後の状態を示している。スイッチＳｐがターンオフしてオフ状態になっており、スイッチＳｎもオフ状態になっている。このとき、出力電流が正の向きに流れているので、コンデンサＣｐは充電され、コンデンサＣｎは放電される。コンデンサＣｎの放電によりスイッチＳｎの端子間電圧Ｖｓｎがゼロになった後にスイッチＳｎをターンオンした場合、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。同図（ｃ）は、同図（ｂ）の状態からスイッチＳｎをターンオンした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。なお、同図（ｂ）の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサＣｎの放電が完了するようにコンデンサＣｎの容量およびデッドタイムを設計する必要がある。

このように、ケース１−１の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。

図４は、ケース１−２の場合のスイッチング時の共振動作を説明するための図である。なお、図４および図５においては、共振電流の流れを破線矢印で示している。また、リアクトルＬがコンデンサＣｐおよびコンデンサＣｎと共振するための共振用リアクトルであり、スイッチＳｒがリアクトルＬを介して出力ラインを正極側（図５においては負極側）に接続するためのスイッチング素子である。なお、リアクトルＬおよびスイッチＳｒは、スイッチＳｒがオン状態の場合のみ記載されている。

図４（ａ）は、オンスイッチングを開始する前の状態を示している。スイッチＳｐがオフ状態で、スイッチＳｎがオン状態になっており、出力電流が正の向きになっている。

同図（ｂ）は、スイッチＳｒをオン状態にすることでリアクトルＬを介して出力ラインを正極側に接続した状態を示している。このとき、コンデンサＣｐとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｐが放電される。このとき、スイッチＳｎの端子間電圧Ｖｓｎはゼロである。また、スイッチＳｎの端子間にコンデンサＣｎが接続されているので、スイッチＳｎをターンオフした後の端子間電圧Ｖｓｎの上昇が抑制される。したがって、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｃ）は、同図（ｂ）の状態からスイッチＳｎをターンオフした後の状態を示している。スイッチＳｎがターンオフしてオフ状態になっており、スイッチＳｐもオフ状態になっている。このとき、スイッチＳｒがオン状態なので、コンデンサＣｐとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｐが放電される。また、コンデンサＣｎとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｎが充電される。コンデンサＣｐの放電によりスイッチＳｐの端子間電圧Ｖｓｐがゼロになった後にスイッチＳｐをターンオンした場合、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｄ）は、同図（ｃ）の状態からスイッチＳｐをターンオンした後の状態を示している。なお、同図（ｃ）の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサＣｐの放電が完了するようにコンデンサＣｐの容量およびデッドタイムを設計する必要がある。同図（ｅ）は、同図（ｄ）の状態からスイッチＳｒをターンオフした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。

このように、ケース１−２の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチＳｒのスイッチングを行って、リアクトルＬを介して出力ラインを正極側に接続する必要がある。なお、出力電流が流れていないときにオンスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース１−２に含めている。

図５は、ケース２−１の場合のスイッチング時の共振動作を説明するための図である。

同図（ａ）は、オフスイッチングを開始する前の状態を示している。スイッチＳｐがオン状態で、スイッチＳｎがオフ状態になっており、出力電流が負の向きになっている。

同図（ｂ）は、スイッチＳｒをオン状態にすることでリアクトルＬを介して出力ラインを負極側に接続した状態を示している。このとき、コンデンサＣｎとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｎが放電される。このとき、スイッチＳｐの端子間電圧Ｖｓｐはゼロである。また、スイッチＳｐの端子間にコンデンサＣｐが接続されているので、スイッチＳｐをターンオフした後の端子間電圧Ｖｓｐの上昇が抑制される。したがって、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｃ）は、同図（ｂ）の状態からスイッチＳｐをターンオフした後の状態を示している。スイッチＳｐがターンオフしてオフ状態になっており、スイッチＳｎもオフ状態になっている。このとき、スイッチＳｒがオン状態なので、コンデンサＣｎとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｎが放電される。また、コンデンサＣｐとリアクトルＬとの間で共振回路が形成されて共振電流が流れ、コンデンサＣｐが充電される。コンデンサＣｎの放電によりスイッチＳｎの端子間電圧Ｖｓｎがゼロになった後にスイッチＳｎをターンオンした場合、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｄ）は、同図（ｃ）の状態からスイッチＳｎをターンオンした後の状態を示している。なお、同図（ｃ）の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサＣｎの放電が完了するようにコンデンサＣｎの容量およびデッドタイムを設計する必要がある。同図（ｅ）は、同図（ｄ）の状態からスイッチＳｒをターンオフした後の状態、すなわち、オフスイッチングが完了した後の状態を示している。

このように、ケース２−１の場合にソフトスイッチングを実現するためには共振動作を行う必要があり、所定のタイミングでスイッチＳｒのスイッチングを行って、リアクトルＬを介して出力ラインを負極側に接続する必要がある。なお、出力電流が流れていないときにオフスイッチングを行う場合にも共振動作を行なう必要があるので、この場合もケース２−１に含めている。

図６は、ケース２−２の場合のスイッチング時の共振動作を説明するための図である。

同図（ａ）は、オンスイッチングを開始する前の状態を示している。スイッチＳｐがオフ状態で、スイッチＳｎがオン状態になっており、出力電流が負の向きになっている。このとき、スイッチＳｎの端子間電圧Ｖｓｎはゼロである。また、スイッチＳｎの端子間にコンデンサＣｎが接続されているので、スイッチＳｎをターンオフした後の端子間電圧Ｖｓｎの上昇が抑制される。したがって、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。

同図（ｂ）は、同図（ａ）の状態からスイッチＳｎをターンオフした後の状態を示している。スイッチＳｎがターンオフしてオフ状態になっており、スイッチＳｐもオフ状態になっている。このとき、出力電流が負の向きに流れているので、コンデンサＣｎは充電され、コンデンサＣｐは放電される。コンデンサＣｐの放電によりスイッチＳｐの端子間電圧Ｖｓｐがゼロになった後にスイッチＳｐをターンオンした場合、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる。同図（ｃ）は、同図（ｂ）の状態からスイッチＳｐをターンオンした後の状態、すなわち、オンスイッチングが完了した後の状態を示している。なお、同図（ｂ）の状態はデッドタイムの状態であり、このデッドタイムの期間内にコンデンサＣｐの放電が完了するようにコンデンサＣｐの容量およびデッドタイムを設計する必要がある。

このように、ケース２−２の場合、共振動作を行わなくてもソフトスイッチングを実現することができる。

以上のように、ケース１−１および２−２の場合は、共振動作を行なわなくてもソフトスイッチングを実現することができる。したがって、ソフトスイッチングを実現するためには、ケース１−２および２−１の場合にのみ、所定のタイミングでスイッチＳｒのスイッチングを行って、リアクトルＬを介して出力ラインを正極側（または負極側）に接続すればよい。

補助回路２２は、各相のスイッチング素子Ｓ１〜Ｓ６のスイッチングがケース１−２および２−１となる場合にのみ、所定のスイッチング素子Ｓ７〜Ｓ９のスイッチングを行う。

次に、図７〜図９を参照して、制御回路３の内部構成およびＮＶＳ制御の詳細な説明を行う。

本実施形態において、制御回路３はＮＶＳ制御を行うためのＰＷＭ信号Ｐを生成してインバータ回路２に出力する。ＮＶＳ制御は、三相の中性点電位を１／３周期毎に遷移させて１／３周期ずつ各相の電位を負極側の電位に固定することで、各相のスイッチングを当該負極側電位に固定された期間停止させるという制御を行うものである。具体的には、１／３周期がゼロである特殊な波形となる指令値信号（以下では、「ＮＶＳ指令値信号」という。）を生成し、当該ＮＶＳ指令値信号に基づいて生成されたＰＷＭ信号Ｐでインバータ回路２を制御することで行われる。当該ＰＷＭ信号ＰはＮＶＳ指令値信号がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が２／３に削減されるので、スイッチングロスを低減することができる（特開２０１０−１３６５４７号公報参照）。

図７は、制御回路３の内部構成を説明するためのブロック図である。

制御回路３は、電流制御部３１、ＮＶＳ制御部３２、ＰＷＭ信号生成部３３、および補助回路パルス信号生成部３４を備えている。

電流制御部３１は、電流センサ８より入力される出力電流信号Ｉ₁と予め設定されている目標電流信号Ｉ₁ ^*との偏差に基づいてフィードバック制御を行い、補正値信号Ｘｕ，Ｘｖ，ＸｗをＮＶＳ制御部３２に出力するものである。

ＮＶＳ制御部３２は、電流制御部３１から入力される補正値信号Ｘｕ，Ｘｖ，Ｘｗと系統電圧センサ９から入力される系統電圧信号Ｖ（Ｖｕｖ，Ｖｖｗ，Ｖｗｕ）とに基づいて、ＮＶＳ指令値信号Ｘｕ’，Ｘｖ’，Ｘｗ’を生成してＰＷＭ信号生成部３３に出力する。ＮＶＳ指令値信号Ｘｕ’，Ｘｖ’，Ｘｗ’は、系統連系インバータシステムＡが出力する相電圧の波形を指令するための信号である。

ＮＶＳ制御部３２は、各補正値信号Ｘｕ，Ｘｖ，Ｘｗの差分信号に系統電圧信号Ｖを加算することで、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕを生成する。すなわち、補正値信号ＸｕとＸｖとの差分信号に系統電圧信号Ｖｕｖを加算することで線間電圧指令値信号Ｘｕｖを生成し、補正値信号ＸｖとＸｗとの差分信号に系統電圧信号Ｖｖｗを加算することで線間電圧指令値信号Ｘｖｗを生成し、補正値信号ＸｗとＸｕとの差分信号に系統電圧信号Ｖｗｕを加算することで線間電圧指令値信号Ｘｗｕを生成する。線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、系統連系インバータシステムＡが出力する線間電圧の波形を指令するための信号である。

ＮＶＳ制御部３２は、１／３周期毎に、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕ、値がゼロであるゼロ信号、および、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗを切り替えることで、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'を生成する。

図８は、ＮＶＳ制御部３２が生成するＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の波形を説明するための図である。

同図（ａ）に示す波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕは、それぞれ線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形であり、それぞれ系統電圧のＵ相、Ｖ相、Ｗ相の目標とする線間電圧信号の波形と一致する。同図（ｂ）は、ＮＶＳ指令値信号Ｘｕ'の波形を説明するための図である。同図（ｂ）に示す波形Ｘｕｖは、線間電圧指令値信号Ｘｕｖの波形であり、同図（ａ）に示す波形Ｘｕｖと同じものである。同図（ｂ）に示す波形Ｘｕｗは、線間電圧指令値信号Ｘｗｕの極性を反転した信号Ｘｕｗの波形である。同図（ｂ）に示す波形Ｘｕ’は、ＮＶＳ指令値信号Ｘｕ'の波形である。

同図（ｂ）に示すように、ＮＶＳ指令値信号Ｘｕ'の波形は、３π／６≦θ≦７π／６の期間は線間電圧指令値信号Ｘｕｖの波形となり、７π／６≦θ≦１１π／６の期間はゼロとなり、１１π／６≦θ≦１５π／６の期間は信号Ｘｕｗの波形となる。同様に、ＮＶＳ指令値信号Ｘｖ'の波形は、同図（ｃ）に示すように、３π／６≦θ≦７π／６の期間はゼロとなり、７π／６≦θ≦１１π／６の期間は線間電圧指令値信号Ｘｕｖの極性を反転した信号Ｘｖｕの波形となり、１１π／６≦θ≦１５π／６の期間は線間電圧指令値信号Ｘｖｗの波形となる。また、ＮＶＳ指令値信号Ｘｗ'の波形は、図示していないが、３π／６≦θ≦７π／６の期間は線間電圧指令値信号Ｘｖｗの極性を反転した信号Ｘｗｖの波形となり、７π／６≦θ≦１１π／６の期間は線間電圧指令値信号Ｘｗｕの波形となり、１１π／６≦θ≦１５π／６の期間はゼロとなる。

なお、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の生成方法は、これに限定されない。例えば、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕとその極性を反転させた信号Ｘｖｕ，Ｘｗｖ，Ｘｕｗとを用いる代わりに、線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの全波整流信号を用いて生成するようにしてもよい。

ＰＷＭ信号生成部３３は、その内部で生成される所定の周波数（例えば、４ｋＨｚ）のキャリア信号（例えば、三角波信号）と、ＮＶＳ制御部３２から入力されるＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とから、それぞれ各相のＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成し、インバータ回路２に出力するものである。ＰＷＭ信号生成部３３は、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の０レベル以上の範囲で変化するキャリア信号を生成し、当該キャリア信号とＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とを比較することでＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成する。

図９は、ＮＶＳ指令値信号Ｘｕ'とキャリア信号とからＵ相のＰＷＭ信号Ｐｕを生成する方法を説明するための図である。同図においては、ＮＶＳ指令値信号Ｘｕ'を波形Ｘ、キャリア信号を波形Ｃ、ＰＷＭ信号Ｐｕを波形Ｐで示している。ＰＷＭ信号生成部３３は、ＮＶＳ指令値信号Ｘｕ'がキャリア信号より大きい期間にハイレベルとなり、ＮＶＳ指令値信号Ｘｕ'がキャリア信号以下となる期間にローレベルとなるパルス信号をＰＷＭ信号Ｐｕとして生成する。したがって、同図において、波形Ｘが波形Ｃより大きい期間に波形Ｐがハイレベルとなっており、波形Ｘが波形Ｃ以下となる期間に波形Ｐがローレベルとなっている。なお、ＮＶＳ指令値信号Ｘｕ'の最小値がキャリア信号の最小値に一致するように、キャリア信号は、ＮＶＳ指令値信号Ｘｕ'の０レベル以上の範囲で変化するような下限値がゼロとなる三角波信号として生成されている。なお、キャリア信号は三角波信号に限定されず、例えば下限値がゼロののこぎり波などであってもよい。

同図の波形Ｐが示すように、ＰＷＭ信号生成部３３から出力されるＰＷＭ信号Ｐｕは、ＮＶＳ指令値信号Ｘｕ'（波形Ｘ）がゼロである期間でローレベルを継続するので、この期間のスイッチング素子のスイッチング動作は停止する。したがって、スイッチング素子のスイッチング動作の回数が２／３に削減されるので、スイッチングロスを低減することができる。なお、図８(ｄ)に示すように、ＮＶＳ指令値信号Ｘｕ'とＸｖ'との差分信号Ｘｕｖ'は、線間電圧指令値信号Ｘｕｖ（同図(ａ)参照）と一致する。したがって、系統連系インバータシステムＡは、線間電圧指令値信号Ｘｕｖと同一波形の線間電圧信号を出力することができる。

なお、ＮＶＳ指令値信号Ｘｖ'とキャリア信号とからＶ相のＰＷＭ信号Ｐｖを生成する方法、および、ＮＶＳ指令値信号Ｘｗ'とキャリア信号とからＷ相のＰＷＭ信号Ｐｗを生成する方法も同様である。

なお、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'とキャリア信号との比較による方法以外の方法で生成するようにしてもよい。例えば、ＰＷＭホールド法を用いて線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕからパルス幅を算出し、算出された線間電圧に対するパルス幅から所定のアルゴリズムによって変換された相電圧に対するパルス幅に基づいてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを生成することもできる（特開２０１０−６８６３０号公報参照）。

インバータ回路２のスイッチング素子Ｓ１，Ｓ２，Ｓ３は、それぞれＵ相、Ｖ相、Ｗ相のＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗに基づいてオン状態とオフ状態とを切り替えられる。なお、ＰＷＭ信号生成部３３は、Ｕ相、Ｖ相、Ｗ相のＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを反転したパルス信号も生成しており、当該パルス信号を逆相のＰＷＭ信号としてインバータ回路２に出力する。インバータ回路２のスイッチング素子Ｓ４，Ｓ５，Ｓ６は、それぞれ逆相のＰＷＭ信号に基づいて、各スイッチング素子Ｓ１，Ｓ２，Ｓ３のスイッチングとは反対にスイッチング動作を行う。スイッチング素子Ｓ４，Ｓ５，Ｓ６に入力される逆相のＰＷＭ信号はそれぞれ１／３の期間でハイレベルを継続する。したがって、この期間のスイッチング動作は停止するので、スイッチング動作の回数が２／３に削減されて、スイッチングロスを低減することができる。また、この期間、スイッチング素子Ｓ４，Ｓ５，Ｓ６はオン状態に固定される。

また、ＰＷＭ信号生成部３３は、生成されたＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを補助回路パルス信号生成部３４にも出力する。

補助回路パルス信号生成部３４は、ＰＷＭ信号生成部３３から入力されるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗと、電流センサ７から入力される出力電流信号Ｉ₂とから、補助回路パルス信号Ｐ’（Ｐｕ’，Ｐｖ’，Ｐｗ’）を生成してインバータ回路２に出力する。先述したように、共振動作を行わなくてもソフトスイッチングを実現できる場合は共振回路を形成する必要がないので、補助回路パルス信号生成部３４は、各相のスイッチングがケース１−２およびケース２−１となる場合のみ、対応する相の補助回路パルス信号を所定の時間（共振動作を行わせる時間）ハイレベルとする（以下では、「補助回路パルス信号にパルスを挿入する」と記載する。）。

補助回路パルス信号生成部３４は、各相のＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗがローレベルからハイレベルに変わるタイミングおよびハイレベルからローレベルに変わるタイミングにおいて、該当する相の出力電流信号Ｉ₂（Ｉ₂ｕ，Ｉ₂ｖ，Ｉ₂ｗ）から電流の向きを検出し、当該相のスイッチングのケースを特定する。スイッチングがケース１−２またはケース２−１の場合、当該相ともう一つの相の補助回路パルス信号にパルスを挿入する。補助回路パルス信号にパルスを挿入するもう一つの相は、ケース２−１の場合、負極側のスイッチング素子（Ｓ４，Ｓ５，Ｓ６）がオン状態である相とする（図５（ｂ)〜（ｄ）参照）。ＮＶＳ制御においては、いずれかの相の負極側のスイッチング素子がオン状態で固定されている（負極側の電位に固定されている）。したがって、この負極側の電位に固定されている相（以下「負極固定相」とする。）を、もう一つの相とする。

一方、ケース１−２の場合、補助回路パルス信号にパルスを挿入するもう一つの相は、原則的に、正極側のスイッチング素子がオン状態である相となる（図４（ｂ)〜（ｄ）参照）。しかし、正極側のスイッチング素子Ｓ１，Ｓ２，Ｓ３がオン状態である相が存在しない場合、すなわち、すべての相で負極側のスイッチング素子Ｓ４，Ｓ５，Ｓ６がオン状態である場合がある。この場合でも、ＮＶＳ制御においては、スイッチングが行われる相（負極固定相以外の相）の相電圧はプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。

図１０は、ケース１−２において、すべての相で負極側のスイッチング素子Ｓ４，Ｓ５，Ｓ６がオン状態である場合に、スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させたときの共振電流の電流経路を説明するための図である。

同図においては、Ｕ相がケース１−２でスイッチングする場合、すなわち、Ｕ相の出力電流の向きが正の向き（系統Ｂ側に向かう向き）のときに、オンスイッチング（正極側のスイッチング素子Ｓ１がオフ状態で負極側のスイッチング素子Ｓ４がオン状態から、スイッチング素子Ｓ１がオン状態でスイッチング素子Ｓ４がオフ状態に切り替えるスイッチング）を行うケースであり、当該オンスイッチングを行う時点で、すべての相の負極側のスイッチング素子Ｓ４，Ｓ５，Ｓ６がオン状態である場合を示している。なお、Ｖ相が負極固定相の場合（すなわち、スイッチング素子Ｓ５がオン状態で固定されている場合）について説明する。

Ｕ相の補助回路のスイッチング素子Ｓ７とＶ相の補助回路のスイッチング素子Ｓ８とを導通させた場合、同図に破線矢印で示す電流経路（Ｕ相の出力ライン、共振用コンデンサＣ４、還流ダイオードＤ５、Ｖ相の出力ライン、スイッチング素子Ｓ８、共振用リアクトルＬ８、共振用リアクトルＬ７、スイッチング素子Ｓ７を通る電流経路）が形成される。Ｕ相の相電圧はプラス電位なので、破線矢印の向きに共振電流が流れる。スイッチング素子Ｓ４がターンオフし、共振電流によって共振用コンデンサＣ１が放電されてスイッチング素子Ｓ１の端子間電圧がゼロになった後にスイッチング素子Ｓ１をターンオンすれば、ゼロ電圧スイッチング（ソフトスイッチング）を実現できる（図４参照）。

以上のように、ケース１−２の場合において、すべての相で負極側のスイッチング素子Ｓ４，Ｓ５，Ｓ６がオン状態である場合でも、スイッチングを行なう相と負極固定相の補助回路のスイッチング素子を導通させれば共振電流を流すことができるので、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入する。

ＮＶＳ制御においては、ケース１−２の場合に、スイッチングを行う相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、本実施形態においては、正極側のスイッチング素子がオン状態である相がある場合でも、スイッチングを行なう相と負極固定相の補助回路パルス信号にパルスを挿入するようにしている。

次に、図１１〜１５を参照して、補助回路パルス信号生成部３４で生成される各相の補助回路パルス信号の例を説明する。

図１１は、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の波形と、系統連系インバータシステムＡの出力線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの波形を説明するための図である。同図（ａ）に示す波形Ｘｕ'，Ｘｖ'，Ｘｗ'は、それぞれＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の波形を示している。なお、波形Ｘｕ'および波形Ｘｖ'は、図８（ｂ）に示す波形Ｘｕ'および同図（ｃ）に示す波形Ｘｖ'と、それぞれ同じ波形である。また、図１１（ｂ）に示す波形Ｖｕｖ，Ｖｖｗ，Ｖｗｕは、それぞれ系統連系インバータシステムＡが出力する線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの波形を示している。上述したように、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'に基づいて系統連系インバータシステムＡから出力される線間電圧Ｖｕｖ，Ｖｖｗ，Ｖｗｕの波形は、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'の差分信号である線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形と、それぞれ同じ波形となる。すなわち、波形Ｖｕｖ，Ｖｖｗ，Ｖｗｕは、図８（ａ）に示す線間電圧指令値信号Ｘｕｖ，Ｘｖｗ，Ｘｗｕの波形Ｘｕｖ，Ｘｖｗ，Ｘｗｕと、それぞれ同じ波形となっている。

図１２は、図１１に示す期間ｔ１における補助回路パルス信号を説明するための図である。同図（ａ）は図１１に示す期間ｔ１におけるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗのある１周期の波形を示しており、同図（ｂ）は当該周期における補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形を示している。なお、図９に示すように、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗは、ＮＶＳ指令値信号Ｘｕ'，Ｘｖ'，Ｘｗ'と三角波信号との比較によって生成される。したがって、ＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗの１周期の波形は、各タイミングのＮＶＳ指令値の大きさに比例したハイレベル期間を中央に配したパルスの波形になる。

図１１に示す期間ｔ１では、ＮＶＳ指令値信号Ｘｕ'が一番大きく、ＮＶＳ指令値信号Ｘｗ'がその次に大きく、ＮＶＳ指令値信号Ｘｖ'はゼロとなっている。したがって、期間ｔ１のときに生成されるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗのある１周期の波形は、図１２（ａ）に示すものとなる。すなわち、ＰＷＭ信号Ｐｕの当該周期の波形はハイレベル期間の長いパルスとなり、ＰＷＭ信号Ｐｖの当該周期の波形はローレベル期間が継続し（パルスがない）、ＰＷＭ信号Ｐｗの当該周期の波形はハイレベル期間がＰＷＭ信号Ｐｕより短いパルスとなる。

したがって、当該周期では、正極側のスイッチング素子Ｓ１，Ｓ２，Ｓ３がすべてオフ状態（負極側のスイッチング素子Ｓ４，Ｓ５，Ｓ６がすべてオン状態）で始まる。続いて、（１）Ｕ相がオンスイッチングし、（２）Ｗ相がオンスイッチングし、（３）Ｗ相がオフスイッチングし、（４）Ｕ相がオフスイッチングする。Ｖ相はオンスイッチングもオフスイッチングも行わない。また、図１１（ｂ）に示すように、期間ｔ１では、線間電圧Ｖｕｖが正の電圧、線間電圧Ｖｖｗ，Ｖｗｕが負の電圧であり、絶対値の大きさはＶｕｖ，Ｖｗｕ，Ｖｖｗの順に小さくなる。したがって、期間ｔ１では、Ｕ相から系統Ｂに向かって電流が流れ、Ｖ相およびＷ相には系統Ｂから電流が流れる。

（１）Ｕ相がオンスイッチングするとき、Ｕ相の出力電流の向きは正の向きなので、ケース１−２に該当する。したがって、Ｕ相と負極固定相であるＶ相の補助回路パルス信号Ｐｕ'，Ｐｖ'にパルスが挿入されている。

（２）Ｗ相がオンスイッチングするとき、Ｗ相の出力電流の向きは負の向きなので、ケース２−２に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Ｐｕ'，Ｐｖ'，Ｐｗ'にもパルスが挿入されていない。

（３）Ｗ相がオフスイッチングするとき、Ｗ相の出力電流の向きは負の向きなので、ケース２−１に該当する。したがって、Ｗ相と負極固定相であるＶ相の補助回路パルス信号Ｐｗ'，Ｐｖ'にパルスが挿入されている。

（４）Ｕ相がオフスイッチングするとき、Ｕ相の出力電流の向きは正の向きなので、ケース１−１に該当する。したがって、共振動作を行なう必要がないので、いずれの補助回路パルス信号Ｐｕ'，Ｐｖ'，Ｐｗ'にもパルスが挿入されていない。

以上より、補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形は、図１２（ｂ）に示すものとなる。すなわち、補助回路パルス信号Ｐｕ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時にパルスが挿入されている。補助回路パルス信号Ｐｖ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時、および、Ｗ相のＰＷＭ信号Ｐｗの立ち下がり時にパルスが挿入されている。補助回路パルス信号Ｐｗ’は、Ｗ相のＰＷＭ信号Ｐｗの立下り時にのみパルスが挿入されている。

なお、期間ｔ１の初めの方ではＰＷＭ信号Ｐｗのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路２２を制御すればよい。

以上のように、期間ｔ１では、各相の補助回路の使用が競合することがないので、必要な場合に適切にソフトスイッチングを実現することができる。

図１３は、図１１に示す期間ｔ２における補助回路パルス信号を説明するための図である。図１３（ａ）は図１１に示す期間ｔ２におけるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗのある１周期の波形を示しており、図１３（ｂ）は当該周期における補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形を示している。期間ｔ２では、期間ｔ１の場合（図１２(ａ)参照）と比べて、ＰＷＭ信号Ｐｗの波形のハイレベル期間が長くなっている。また、図１１に示すように、期間ｔ２では、線間電圧Ｖｖｗの絶対値の大きさが線間電圧Ｖｗｕの絶対値の大きさより大きくなるので、Ｗ相から系統Ｂに向かって電流が流れる。したがって、Ｗ相がオンスイッチングするときがケース１−２に該当するので、Ｗ相と負極固定相であるＶ相の補助回路パルス信号Ｐｗ'，Ｐｖ'にパルスが挿入される。また、Ｗ相がオフスイッチングするときがケース１−１に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Ｐｕ'，Ｐｖ'，Ｐｗ'にもパルスが挿入されていない。Ｕ相がオンスイッチングするとき、および、Ｕ相がオフスイッチングするときは、期間ｔ１の場合と同様である。

以上より、補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形は、図１３（ｂ）に示すものとなる。すなわち、補助回路パルス信号Ｐｕ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時にパルスが挿入されている。補助回路パルス信号Ｐｖ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時、および、Ｗ相のＰＷＭ信号Ｐｗの立ち上がり時にパルスが挿入されている。補助回路パルス信号Ｐｗ’は、Ｗ相のＰＷＭ信号Ｐｗの立ち上り時にのみパルスが挿入されている。

なお、期間ｔ１と期間ｔ２の境界ではＷ相の出力電流がゼロになる。この場合のオンスイッチングはケース１−２に含まれるので、Ｗ相とＶ相の補助回路パルス信号Ｐｗ'，Ｐｖ'にパルスが挿入される。また、Ｗ相の出力電流がゼロ（期間ｔ１と期間ｔ２の境界）の場合のオフスイッチングはケース２−１に含まれるので、Ｗ相とＶ相の補助回路パルス信号Ｐｗ'，Ｐｖ'にパルスが挿入される。したがって、補助回路パルス信号Ｐｕ’はＵ相のＰＷＭ信号Ｐｕの立ち上がり時にパルスが挿入され、補助回路パルス信号Ｐｖ’はＵ相のＰＷＭ信号Ｐｕの立ち上がり時、Ｗ相のＰＷＭ信号Ｐｗの立ち上がり時、および、Ｗ相のＰＷＭ信号Ｐｗの立ち下がり時にパルスが挿入され、補助回路パルス信号Ｐｗ’はＷ相のＰＷＭ信号Ｐｗの立ち上り時および立ち下がり時にパルスが挿入される。

なお、期間ｔ２の後ろの方では、ＰＷＭ信号ＰｕとＰｗのハイレベル期間の長さが近くなり、Ｕ相のＰＷＭ信号Ｐｕの立ち上がりのタイミングとＷ相のＰＷＭ信号Ｐｗの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Ｐｖ’の２つのパルス（Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時に挿入されるパルスとＷ相のＰＷＭ信号Ｐｗの立ち上がり時に挿入されるパルス）が重なって１つのパルスとなる。しかし、補助回路パルス信号Ｐｕ’，Ｐｗ'のパルスは、それぞれＰＷＭ信号Ｐｕ，Ｐｗの立ち上がりのタイミングにあわせて配置される。つまり、Ｕ相のオンスイッチングのタイミングに合わせてＵ相の補助回路２２ｕのスイッチング素子Ｓ７が制御されてＵ相のオンスイッチングのための共振回路が形成され、Ｗ相のオンスイッチングのタイミングに合わせてＷ相の補助回路２２ｗのスイッチング素子Ｓ９が制御されてＷ相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、Ｕ相のＰＷＭ信号Ｐｕの立ち下がりのタイミングとＷ相のＰＷＭ信号Ｐｗの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。

以上のように、期間ｔ２でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。

図１４は、図１１に示す期間ｔ３における補助回路パルス信号を説明するための図である。図１４（ａ）は図１１に示す期間ｔ３におけるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗのある１周期の波形を示しており、図１４（ｂ）は当該周期における補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形を示している。図１１(ａ）に示すように、期間ｔ３では、ＮＶＳ指令値信号Ｘｗ'がＮＶＳ指令値信号Ｘｕ'より大きくなっている。したがって、図１４（ａ）に示すように、ＰＷＭ信号Ｐｗの波形のハイレベル期間がＰＷＭ信号Ｐｕの波形のハイレベル期間より長くなっている。つまり、Ｗ相がＵ相より先にオンスイッチングし、後にオフスイッチングする。一方、各相の出力電流の向きは、期間ｔ２の場合（図１３(ａ)参照）と変わらない。したがって、Ｕ相、Ｗ相ともオンスイッチングがケース１−２に該当し、オフスイッチングがケース１−１に該当する点は、期間ｔ２の場合と同様である。

以上より、補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形は、図１４（ｂ）に示すものとなる。すなわち、補助回路パルス信号Ｐｕ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時にパルスが挿入されている。補助回路パルス信号Ｐｖ’は、Ｗ相のＰＷＭ信号Ｐｗの立ち上がり時、および、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時にパルスが挿入されている。補助回路パルス信号Ｐｗ’は、Ｗ相のＰＷＭ信号Ｐｗの立ち上り時にのみパルスが挿入されている。

なお、期間ｔ３の初めの方では、ＰＷＭ信号ＰｕとＰｗのハイレベル期間の長さが近くなり、Ｕ相のＰＷＭ信号Ｐｕの立ち上がりのタイミングとＷ相のＰＷＭ信号Ｐｗの立ち上がりのタイミングが近づくことになる。この場合、補助回路パルス信号Ｐｖ’の２つのパルスが重なって１つのパルスとなる。しかし、補助回路パルス信号Ｐｕ’，Ｐｗ'のパルスは、それぞれＰＷＭ信号Ｐｕ，Ｐｗの立ち上がりのタイミングにあわせて配置される。つまり、Ｕ相のオンスイッチングのタイミングに合わせてＵ相の補助回路２２ｕのスイッチング素子Ｓ７が制御されてＵ相のオンスイッチングのための共振回路が形成され、Ｗ相のオンスイッチングのタイミングに合わせてＷ相の補助回路２２ｗのスイッチング素子Ｓ９が制御されてＷ相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。また、Ｕ相のＰＷＭ信号Ｐｕの立ち下がりのタイミングとＷ相のＰＷＭ信号Ｐｗの立ち下がりのタイミングも近づくことになるが、どちらも共振動作の必要がない。

以上のように、期間ｔ３でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。

図１５は、図１１に示す期間ｔ４における補助回路パルス信号を説明するための図である。図１５（ａ）は図１１に示す期間ｔ４におけるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗのある１周期の波形を示しており、図１５（ｂ）は当該周期における補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形を示している。期間ｔ４では、期間ｔ３の場合（図１４(ａ)参照）と比べて、ＰＷＭ信号Ｐｕの波形のハイレベル期間が短くなっている。また、図１１に示すように、期間ｔ４では、線間電圧Ｖｕｖが線間電圧Ｖｗｕより小さくなるので、系統ＢからＵ相に向かって電流が流れる。したがって、Ｕ相がオンスイッチングするときがケース２−２に該当するので、共振動作を行なう必要がなく、いずれの補助回路パルス信号Ｐｕ'，Ｐｖ'，Ｐｗ'にもパルスが挿入されていない。また、Ｕ相がオフスイッチングするときがケース２−１に該当するので、Ｕ相と負極固定相であるＶ相の補助回路パルス信号Ｐｕ'，Ｐｖ'にパルスが挿入される。Ｗ相がオンスイッチングするとき、および、Ｗ相がオフスイッチングするときは、期間ｔ３の場合と同様である。

以上より、補助回路パルス信号Ｐｕ’，Ｐｖ’，Ｐｗ’の波形は、図１４（ｂ）に示すものとなる。すなわち、補助回路パルス信号Ｐｕ’は、Ｕ相のＰＷＭ信号Ｐｕの立ち下がり時にパルスが挿入されている。補助回路パルス信号Ｐｖ’は、Ｗ相のＰＷＭ信号Ｐｗの立ち上がり時、および、Ｕ相のＰＷＭ信号Ｐｕの立ち下がり時にパルスが挿入されている。補助回路パルス信号Ｐｗ’は、Ｗ相のＰＷＭ信号Ｐｗの立ち上り時にのみパルスが挿入されている。

なお、期間ｔ３と期間ｔ４の境界ではＵ相の出力電流がゼロになる。この場合のオンスイッチングはケース１−２に含まれるので、Ｕ相とＶ相の補助回路パルス信号Ｐｕ'，Ｐｖ'にパルスが挿入される。また、Ｕ相の出力電流がゼロ（期間ｔ３と期間ｔ４の境界）の場合のオフスイッチングはケース２−１に含まれるので、Ｕ相とＶ相の補助回路パルス信号Ｐｕ'，Ｐｖ'にパルスが挿入される。したがって、補助回路パルス信号Ｐｕ’はＵ相のＰＷＭ信号Ｐｕの立ち上がり時および立ち下がり時にパルスが挿入され、補助回路パルス信号Ｐｖ’はＷ相のＰＷＭ信号Ｐｗの立ち上がり時、Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時、および、Ｕ相のＰＷＭ信号Ｐｕの立ち下がり時にパルスが挿入され、補助回路パルス信号Ｐｗ’はＷ相のＰＷＭ信号Ｐｗの立ち上り時にのみパルスが挿入される。

なお、期間ｔ４の後ろの方ではＰＷＭ信号Ｐｕのハイレベル期間がとても短くなり、立ち上がりと立ち下がりの間隔が狭くなるが、立ち上がり時には共振動作を行なう必要がないので、立ち下がり時のみ補助回路２２を制御すればよい。

以上のように、期間ｔ４でも、常に各相独立に制御することができるので、必要な場合に適切にソフトスイッチングを実現することができる。

その他の期間でも、各相を入れ換えて、上記期間ｔ１〜ｔ４と同様に考えることができる。したがって、すべての期間において、必要な場合に適切にソフトスイッチングを実現することができる。

なお、スイッチング素子Ｓ１〜Ｓ６のスイッチングより先にスイッチング素子Ｓ７〜Ｓ９をスイッチングする必要があるので、インバータ回路２に出力されるＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗを遅延させる必要がある。

なお、制御回路３は、アナログ回路として実現してもよいし、デジタル回路として実現してもよい。また、各部が行う処理をプログラムで設計し、当該プログラムを実行させることでコンピュータを制御回路３として機能させてもよい。また、当該プログラムを記録媒体に記録しておき、コンピュータに読み取らせるようにしてもよい。

本実施形態において、制御回路３はＮＶＳ制御を行っているので、いずれかの相は負極側の電位に固定されている（いずれかの相の負極側のスイッチング素子がオン状態となっている。）。したがって、すべての相の正極側のスイッチング素子がオン状態となっている場合は発生しない。また、すべての相の正極側のスイッチング素子がオフ状態となっている場合（すべての相の負極側のスイッチング素子がオン状態となっている場合）でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相（負極側の電位に固定されている相）の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、この場合でも、ソフトスイッチングを実現することができる。

また、負極固定相のスイッチング素子は、当該相が負極側の電位に固定されている期間、スイッチングを行わない。すなわち、本実施形態においてスイッチングが行われるのは、負極固定相以外の２つの相のみとなる。また、上述したように、ソフトスイッチングを実現するための共振動作を必要とするスイッチングは、ケース１−２とケース２−１の場合に限られる。したがって、上述したように、必要な場合は常に、各相独立に共振回路の形成を制御することができる。これにより、すべてのタイミングで、ソフトスイッチングを実現することができ、スイッチング損失を削減することができる。

なお、上記実施形態では、相のスイッチングがケース１−２に該当する場合、当該相と負極固定相の補助回路パルス信号にパルスが挿入される場合について説明したが、これに限られない。原則通り、当該相と正極に接続されている相の補助回路パルス信号にパルスを挿入する様にしてもよい。例えば、図１３（ｂ）において、Ｗ相のＰＷＭ信号Ｐｗの立ち上がり時に、補助回路パルス信号Ｐｖ’にパルスを挿入するのではなく、補助回路パルス信号Ｐｕ’にパルスを挿入するようにしてもよい。この場合、Ｕ相のＰＷＭ信号Ｐｕの立ち上がりのタイミングとＷ相のＰＷＭ信号Ｐｗの立ち上がりのタイミングが近いときに、補助回路パルス信号Ｐｕ’の２つのパルス（Ｕ相のＰＷＭ信号Ｐｕの立ち上がり時に挿入されるパルスとＷ相のＰＷＭ信号Ｐｗの立ち上がり時に挿入されるパルス）が重なって１つのパルスとなる。しかし、補助回路パルス信号Ｐｖ’，Ｐｗ'のパルスは、それぞれＰＷＭ信号Ｐｕ，Ｐｗの立ち上がりのタイミングにあわせて配置される。つまり、Ｕ相のオンスイッチングのタイミングに合わせてＶ相の補助回路２２ｖのスイッチング素子Ｓ８が制御されてＵ相のオンスイッチングのための共振回路が形成され、Ｗ相のオンスイッチングのタイミングに合わせてＷ相の補助回路２２ｗのスイッチング素子Ｓ９が制御されてＷ相のオンスイッチングのための共振回路が形成される。したがって、各相独立に制御することができる。

上記実施形態では、ＰＷＭ信号の各パルスが中央に配置される場合について説明したが、これに限られない。ＰＷＭ信号の各パルスの配置場所に関係なく、本発明を適用することができる。

例えば、図１２および図１５においてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗの各パルスが左に配置されている場合、ＰＷＭ信号Ｐｕの立ち上がりとＰＷＭ信号Ｐｗの立ち上がりとが重なることになるが、いずれか一方の立ち上がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。また、図１３および図１４においてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗの各パルスが左に配置されている場合、ＰＷＭ信号Ｐｕの立ち上がりとＰＷＭ信号Ｐｗの立ち上がりとが重なることになるが、上述したように、Ｕ相のオンスイッチングのための共振回路の形成はＵ相の補助回路２２ｕのスイッチング素子Ｓ７の制御でなされ、Ｗ相のオンスイッチングのための共振回路の形成はＷ相の補助回路２２ｗのスイッチング素子Ｓ９の制御でなされる。したがって、各相独立に制御することができる。

また、例えば、図１２〜図１５においてＰＷＭ信号Ｐｕ，Ｐｖ，Ｐｗの各パルスが右に配置されている場合、ＰＷＭ信号Ｐｕの立ち下がりとＰＷＭ信号Ｐｗの立ち下がりとが重なることになるが、少なくともいずれか一方の立ち下がり時には共振動作を行なう必要がないので、各相の補助回路の使用が競合することはない。

また、ＰＷＭ信号Ｐｕの立ち上がりとＰＷＭ信号Ｐｗの立ち下がりが重なる場合（両タイミングが近い場合を含む）や、ＰＷＭ信号Ｐｕの立ち下がりとＰＷＭ信号Ｐｗの立ち上がりが重なる場合（両タイミングが近い場合を含む）でも、一方が共振動作を必要としない場合は各相の補助回路の使用が競合することはない。図１２においてＰＷＭ信号Ｐｕの立ち上がりとＰＷＭ信号Ｐｗの立ち下がりが重なる場合、および、図１５においてＰＷＭ信号Ｐｕの立ち下がりとＰＷＭ信号Ｐｗの立ち上がりが重なる場合には、両方が共振動作を必要とするが、Ｕ相のスイッチングのための共振回路の形成はＵ相の補助回路２２ｕのスイッチング素子Ｓ７の制御でなされ、Ｗ相のスイッチングのための共振回路の形成はＷ相の補助回路２２ｗのスイッチング素子Ｓ９の制御でなされる。したがって、各相独立に制御することができる。

以上のように、ケース１−２のスイッチングとケース１−２のスイッチングが重なる場合、および、ケース１−２のスイッチングとケース２−１のスイッチングが重なる場合でも、各相独立に制御することができる。また、負極固定相以外の２つの相の出力電流の向きが両方とも負の向きとなることはないので、ケース２−１のスイッチングとケース２−１のスイッチングが重なる場合は発生しない。ケース１−１のスイッチングおよびケース２−２のスイッチングは、共振動作を必要としない。したがって、すべての場合に、各相独立に制御することができる。

上記実施形態では、インバータ回路２がＹ結線型ＡＣリンク方式インバータ回路の場合について説明したが、これに限られない。インバータ回路２がΔ結線型ＡＣリンク方式インバータ回路であっても、本発明を適用することができる。この場合、負極固定相があるので、正極側のスイッチング素子がすべてオン状態となることはない。また、正極側のスイッチング素子がすべてオフ状態の場合でも、スイッチングが行われる相の相電圧がプラス電位となるので、当該スイッチングが行なわれる相と負極固定相の補助回路のスイッチング素子を導通させれば、共振電流を流すことができる。したがって、ソフトスイッチングを実現できないタイミングをなくすことができるという効果を奏することができる。

本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムは、上述した実施形態に限定されるものではない。本発明に係るインバータ装置、および、このインバータ装置を備える系統連系インバータシステムの各部の具体的な構成は、種々に設計変更自在である。

Ａ 系統連系インバータシステム
１ 直流電源
２ インバータ回路
２１ ブリッジ回路
２２ 補助回路
２２ｕ Ｕ相補助回路
２２ｖ Ｖ相補助回路
２２ｗ Ｗ相補助回路
Ｓ１〜Ｓ９ スイッチング素子
Ｄ１〜Ｄ９ 還流ダイオード
Ｃ１〜Ｃ６ 共振用コンデンサ
Ｌ７〜Ｌ９ 共振用リアクトル
３ 制御回路
３１ 電流制御部
３２ ＮＶＳ制御部
３３ ＰＷＭ信号生成部
３４ 補助回路パルス信号生成部
４ インバータ装置
５ フィルタ回路
６ 変圧回路
７，８ 電流センサ
９ 系統電圧センサ
Ｂ 三相電力系統

Claims (6)

1. 直流電源が出力する直流電力を交流電力に変換して三相電力系統に出力するインバータ装置であって、
   前記直流電源の正極と負極との間に、２つの主スイッチを直列接続したブリッジを３個並列接続した三相ブリッジ回路と、
   前記各主スイッチにそれぞれ並列接続された６個のコンデンサと、
   複数の補助スイッチと複数のリアクトルとを備え、前記補助スイッチを導通することによって前記各ブリッジにおける２つの主スイッチの接続点を、前記リアクトルを介して互いに接続させる補助回路と、
   を備えているインバータ回路と、
   前記インバータ回路が出力する三相の電位を、１／３周期ずつ、前記負極側の電位に固定する制御のための各相のＰＷＭ信号を生成するＰＷＭ信号生成手段と、
   前記各主スイッチのスイッチング時に前記コンデンサと前記リアクトルとを共振させるように、前記補助スイッチを導通させるためのパルス信号を生成するパルス信号生成手段と、
   を備え、前記ＰＷＭ信号によって前記インバータ回路を制御し、前記パルス信号によって前記補助回路を制御することで前記主スイッチのソフトスイッチングを実現する制御回路と、
   を備えることを特徴とする部分共振型のインバータ装置。
2. 前記補助回路は、
   前記補助スイッチと前記リアクトルとを直列接続した３個の回路を備え、
   前記各回路の一方端は前記各ブリッジの前記接続点にそれぞれ接続され、前記各回路の他方端は互いに接続されている、
   請求項１に記載のインバータ装置。
3. 前記パルス信号生成手段は、前記ブリッジの前記接続点から前記三相電力系統に電流が流れている場合で、当該ブリッジの正極側の主スイッチを開放状態から導通状態に切り替えるオンスイッチング時、および、前記三相電力系統から前記ブリッジの前記接続点に電流が流れている場合で、当該ブリッジの正極側の主スイッチを導通状態から開放状態に切り替えるオフスイッチング時に、当該ブリッジの前記接続点と負極側の電位に固定されている相のブリッジの前記接続点とを前記リアクトルを介して互いに接続させるように前記補助回路を制御するパルス信号を生成する、
   請求項１または２に記載のインバータ装置。
4. 前記ＰＷＭ信号生成手段は、
   １周期の波形が、１／３周期の期間でゼロとなり、続く１／３周期の期間で位相が０から２π／３の区間の正弦波の波形となり、残りの１／３周期の期間で前記正弦波の位相がπ／３からπの区間の波形となる第１のＮＶＳ指令値信号と、
   この第１のＮＶＳ指令値信号に対して位相が２π／３だけ進んだ第２のＮＶＳ指令値信号と、
   前記第１のＮＶＳ指令値信号に対して位相が２π／３だけ遅れた第３のＮＶＳ指令値信号とを生成し、
   当該各ＮＶＳ指令値信号と下限値がゼロとなるキャリア信号とに基づいて前記ＰＷＭ信号を生成する、
   請求項１ないし３のいずれかに記載のインバータ装置。
5. 前記ＰＷＭ信号生成手段は、
   前記インバータ回路より出力すべき各線間電圧を指令するための３つの線間電圧指令値信号に基づいて、
   前記第１のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を第１の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を第２の線間電圧指令値信号として生成し、
   前記第２のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を前記第２の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を第３の線間電圧指令値信号として生成し、
   前記第３のＮＶＳ指令値信号を、１／３周期の期間をゼロとし、続く１／３周期の期間を前記第３の線間電圧指令値信号を反転した信号とし、残りの１／３周期の期間を前記第１の線間電圧指令値信号として生成する、
   請求項４に記載のインバータ装置。
6. 請求項１ないし５のいずれかに記載のインバータ装置を備えている系統連系インバータシステム。

Images